JP4667679B2 - プローブカード用基板 - Google Patents
プローブカード用基板 Download PDFInfo
- Publication number
- JP4667679B2 JP4667679B2 JP2001296669A JP2001296669A JP4667679B2 JP 4667679 B2 JP4667679 B2 JP 4667679B2 JP 2001296669 A JP2001296669 A JP 2001296669A JP 2001296669 A JP2001296669 A JP 2001296669A JP 4667679 B2 JP4667679 B2 JP 4667679B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- supply terminal
- tester
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数個の半導体集積回路等を同時に検査するプローブカード用基板に関する。
【０００２】
【従来の技術】
この種のプローブカード用基板の従来例を図面を用いて以下に説明する。
図１１は従来例を示す正面図、図１２は図１１のＥ−Ｅ階段断面図である。
図１１において、１はプローブカードである。
２は検査対象となる半導体集積回路（以下、デバイスと言う。）であり、同一のデバイス２がウエハ上に多数形成されており、プローブカード１によって複数個同時に検査される。
【０００３】
３はプローブカード１の基板であり、位置決め穴４によって図示しないプロ―バに設けられたピンと嵌合しプローブカードの位置を決定する。
５は信号用テスタ端子であり、図示しないテスタのテストヘッドに接続し、信号の授受を行う。
６は信号層であり、これに設けられた導電パターン等で信号用テスタ端子５と信号端子７とを接続している。
【０００４】
８は信号端子７の信号をプローブ針９に接続するための信号用針立て部であり、信号用プローブ針９が半田付け等の接合手段によって組立てられる。
この信号用プローブ針９は絶縁皮膜が施された被覆部９ａと接触部９ｂから成っており、接触部９ｂの先端がデバイス２のパッドに当接し、テスタからの信号をデバイスに伝え、またデバイスの応答信号をテスタに伝える。
【０００５】
１０は電源用のテスタ電源端子であり、図示しないテスタヘッドに接続しデバイス２に供給するための電源電圧の供給を受ける。
１１は導電板であり、検査するデバイス２の個数分に分割（図１１の例では８分割）されテスタ電源端子１０と、デバイス２の検査部の両側に設けられた電源端子１２とをそれぞれ接続し、導電板１１の上下面を絶縁することで電源層を形成している。
【０００６】
１３は電源端子１２の供給電圧をプローブ針１４に接続するための電源用針立て部であり、プローブ針１４が半田付け等の接合手段によって組立てられる。
プローブ針１４は絶縁皮膜が施された被覆部１４ａと接触部１４ｂから成っており、接触部１４ｂの先端がデバイス２の電源パッド１５に当接し、テスタヘッドからの電源を供給する。
【０００７】
１６はプローブ押えであり、基板３に固定され軟質材で製作されており、プローブ針１４を差し込むことにより、プローブ針１４の位置決めと固定を行っている。
上記の構成によって、複数個のデバイス２を検査する場合は、ウエハ上に形成されたデバイス２の電源パッド１５や信号用のパッドに信号用プローブ針９や電源用のプローブ針１４の先端部をそれぞれ当接させる。
【０００８】
テスタヘッドからの電源電圧は、テスタ電源端子１０に供給され導電板１１を介してこれに接続する電源端子１２に送られ、電源用針立て部１３からプローブ針１４に導かれ、デバイス２の電源パッド１５に当接する接触部１４ｂの先端部からデバイス２へ供給される。
次いで、テスタヘッドから検査用の信号が送られ、この信号が信号用テスタ端子５、信号層６に設けられた導電パターン、信号端子７、信号用針立て部８、プローブ針９、デバイス２の信号用のパッドを経由してデバイス２へ送られ、その応答時間を測定する等によって検査し各デバイスの合否を判定する。
【０００９】
また、近年デバイスの集積化が進み、メモリ、ＣＰＵ、各種回路等の多種類の素子が１つのデバイスに組込まれるようになり、１つのデバイスに対して２種以上の電源電圧が要求されるようになってきた。
このため、２種類の電源電圧が要求される場合は、図１３に示すように同時に検査するデバイス２の個数を半分にし、図１３における分割された導電板１１の上半分と下半分にそれぞれ異なった電源電圧を供給して各デバイスの合否が判定できる。
【００１０】
或いは、図１４に示す正面図、図１５に示すＦ−Ｆ階段断面図ように導電板１１を同時に検査するデバイス２の個数の２倍に分割（図１４の例では１６分割）した基板３を新たに製作し、図１４における分割された導電板１１の左半分と右半分にそれぞれ異なった電源電圧をそれぞれの電源端子１０に供給して各デバイスの合否が判定できる。
【００１１】
また、図１４の基板を用いれば、電源電圧が１種類の場合は図１６に示すように１６個のデバイスの合否判定を同時に行うことができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、電源層が１層であるため、２種類の電源電圧が必要な場合は、図１３に示すように長いプローブ針１４を用いて検査する必要があり、プローブ針１４の抵抗値が増大することによるノイズの増加や応答性の遅れ等により、誤判定が生じやすくなり検査合格数が減少しデバイス２の生産性が低下する他、本来合格すべきデバイス２をも不合格にしてしまうという問題があった。
【００１３】
また、上記不具合を避けるため図１４に示すようにすれば、新たに基板を製作する必要があり、これによって検査コストが上昇し、製作時間がかかるため即応性に欠けるという問題がある。また、３種類以上の電源電圧が要求される場合は、図１３と同様プローブ針が長くなり、デバイス２の生産性が低下するという問題があった。
【００１４】
更に、同じ電源電圧を２箇所に供給する必要があるデバイスの場合は、汎用化を図るため、例えば図１４と同様の電源用のプローブ針の配置にして左右２枚の導電板から同じ電源電圧を供給した場合は、２枚の導電板に供給される電源電圧の僅かな差が原因となってデバイス２の検査結果に誤判定を生じさせるため、図１１のように同じ導電板から電源電圧を供給する必要があり、同一の基板を用いて多様なデバイスに対応するための汎用化を図ることが困難であるという問題もあった。
【００１５】
本発明は、上記の問題点を解決するためになされたもので、多種類の電源電圧の要求や多様なデバイスへの対応が容易で、かつ同一の基板で対応できる汎用性のあるプローブカード用基板を実現することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、上記課題を解決するために、テスタから電源電圧の供給を受けるテスタ電源端子と検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を２層以上設け、前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、前記電源端子群の近傍に設けた浮き端子と前記電源端子とをジャンパ線で接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とする。
【００１７】
【発明の実施の形態】
以下に、図面を参照して本発明によるプローブカード用基板の実施の形態について説明する。
第１実施の形態例
図１は本発明の第１実施の形態を示す正面図、図２は図１のＡ−Ａ階段断面図である。
【００１８】
なお、上記従来例と同様の部分は、同一の符号を付してその説明を省略する。
２０は一枚の板状に成形された導電板であり、この上下面を絶縁することで電源層を形成している。また、導電板２０を板状にすることによって電源供給時の電気抵抗を低減し応答性の改善を図っている。
この電源層は複数設けられ、その数は何層であってもよいが、少なくとも同時に検査するデバイス２の個数と同数以上の導電板２０を設けることが望ましい。本実施の形態例では８個のデバイス２に対して１６層が設けられており、これに伴ってテスタヘッドから各電源層へ電源電圧を供給するためのテスタ電源端子２１も導電板２０に各１個、計１６個が設けられている。
【００１９】
なお、導電板２０はテスタ電源端子２１、電源端子群２２、浮き端子２３等の貫通部を導電板２０と絶縁することを目的として取除く等のために、薄い導電板をプレス成形等の成形手段によって成形し、絶縁板に貼り付ける等の方法で製作することができるが、プリント基板等を製作するのと同等の方法を用いて樹脂等の絶縁板上に形成してもよい。
【００２０】
電源端子群２２は、電源層の数と同数（本実施の形態例の場合は１６個）の互いに絶縁された電源端子からなり、デバイス２の近傍に配置され、それぞれの電源端子２２は別々の導電板２０と接続し、これによってテスタ電源端子２１と接続している。
また、本実施例では、図１、図２に示すように電源端子群２２をデバイス２の両側に配置し、図示のように各電源端子群２２の同等の位置にある電源端子は同じ導電板に接続している。
【００２１】
なお、電源端子群２２の配置はデバイス２の検査部の近傍であればどの位置にあってもよく、同時に検査するデバイス２の数の整数倍に限る必要もない。
浮き端子２３は、各電源端子群２２の近傍に配置され、基板３を貫通して設けられており、どの導電板２０とも導通しないように導電板２０との間は絶縁されている。また、デバイス２が必要とする電源電圧を供給する電源端子群２２の電源端子と浮き端子２３との間をジャンパ線２４によって接続し、必要な電源電圧の供給を受ける。
【００２２】
２５は浮き端子２３とプローブ針１４とを接続するための電源用針立て部であり、プローブ針１４が半田付け等の接合手段によって組立てられる。
なお、本実施の形態例の作用を説明するにあたって、図１、図２のようなプローブカード１の全体を図示した図面を用いると非常に煩雑となるため、以後は、本発明を説明するために図３等に示す説明図を用いて説明する。
【００２３】
図３等は簡単のために４個のデバイスを検査するために８層の電源層を持つプローブカードを想定し、その主要部分のみを図示したものである。なお、図３、図４はそれぞれ図１、図２と対応し、図１、図２と同様の部分は図３、図４に図１、図２で付した符号と同一の符号を付して示してある。
次に、図３、図４を用いて上述した構成の作用について説明する。
【００２４】
図１および図３は、１個のデバイスが２種類の電源電圧を要求する場合の電源供給経路を主に示している。
図３、図４において、デバイス２は２種類の電源電圧を必要とするので、例えばテスタ電源端子２１ａ〜２１ｄには第１の電源電圧が、テスタ電源端子２１ｅ〜２１ｈには第２の電源電圧がテスタヘッドから供給される。また、電源端子群２２は電源端子２２ａ〜２２ｈによって構成されている。
【００２５】
テスタ電源端子２１ａは導電板２０ａを介して各電源端子群２２の電源端子２２ａに接続し第１の電源電圧を供給している。
同様に、テスタ電源端子２１ｄは導電板２０ｄを介して各電源端子２２ｄに接続し第２の電源電圧を供給しており、他のテスタ電源端子も同様である。
デバイス２ａに第１の電源電圧を供給する場合は、浮き端子２３ａと電源端子２２ａとをジャンパ線２４で接続し、プローブ針１４によってデバイス２ａの電源パッド１５ａに供給する。
【００２６】
デバイス２ａの電源パッド１５ｂには、浮き端子２３ｅと電源端子２２ｅとをジャンパ線２４で接続することにより、プローブ針１４を介して第２の電源電圧が供給される。以下同様にして、デバイス２ｂ〜２ｄへもそれぞれの電源電圧が供給される。
各デバイス２の信号用のパッドには、図３では図示していないが、信号用のテスタ端子から信号層に設けられた導電パターン、信号用針立て部８、プローブ針９を経由して信号が送られ、その応答性等を計測することによってデバイス２の検査が行われ合否が判定される。
【００２７】
以上のようにして、２種類の電源電圧を必要とする４個のデバイス２の合否判定を同時に行うことができる。
１種類の電源電圧を２箇所の電源パッド１５ａ，１５ｂに供給する必要がある場合は、同じ導電板に接続しているそれぞれの電源端子２２ａと、浮き端子２３ａ，２３ｅとをジャンパ線２４でそれぞれ接続し上記と同様にデバイス２ａへ電源電圧を供給し検査する。
【００２８】
こうすることで、同一の導電板２０ａに接続する電源端子２２ａには同じ電位の電源電圧が供給され、新たに基板を製作する必要がなくなり即座にデバイス仕様の変更に対処できる。
また、１種類の電源電圧を１箇所の電源パッドに供給する場合は、前記図３の片側のみを使用すれば対応でき、デバイスの個数が２倍の２列８個の場合も両側から各デバイス電源パッドに電源電圧を供給するようにして検査する。
【００２９】
更に、異なった種類のデバイスを１枚のウエハ上に形成したものを検査する場合にも、本発明のプローブカードに、上記の内容を組合わせて適用すれば、同一の基板で種々の態様のウエハに対応することができる。
第２実施の形態例
図５は本発明の第２実施の形態を示す説明図、図６は図５のＣ−Ｃ断面図、図７は本発明の第２実施の形態の他の態様を示す説明図である。
【００３０】
第１実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、３０ａ〜３０ｈは浮き端子であり、第１実施の形態例における浮き端子２３ａ〜２３ｈと同様のものを電源端子群２２の近傍に増設したものである。
次に、上記の構成の作用について説明する。
【００３１】
デバイス２が４種類の電源電圧を要求し、電源パッド１５ａ〜１５ｄにそれぞれの電源電圧を供給する必要がある場合の例について説明する。
本実施の形態の電源層は、第１実施の形態例と同様に８層であるので、要求される電源電圧の種類が４種類の場合は、同時に検査するデバイス２の個数を２個とすることが必要になる。
【００３２】
供給される４種類の電源電圧は、それぞれテスタ電源端子２１ａと２１ｂには第１の電源電圧が、２１ｃと２１ｄには第２の電源電圧が、２１ｅと２１ｆには第３の電源電圧が、２１ｇと２１ｈには第４の電源電圧が供給され、それぞれの導電板２０ａ〜２０ｈを介して、これに対応する電源端子２２ａ〜２２ｈに供給される。
【００３３】
この時、例えばデバイス２ｃに近い浮き端子２３ｃには電源端子２２ｂから第１の電源電圧が、浮き端子２３ｇには電源端子２２ｄから第２の電源電圧が、浮き端子３０ｃには電源端子２２ｆから第３の電源電圧が、浮き端子３０ｇには電源端子２２ｈから第４の電源電圧が、電源端子と浮き端子とを接続することによって供給され、浮き端子の針立て部２５に組立てられたプローブ針１４の接触部１４ｂの先端がデバイス２ｃの電源パッド１５ａ〜１５ｄに当接しそれぞれの電源電圧を供給する。
【００３４】
その後、図示しない信号端子からの入力信号に対する応答性を計測する等により、デバイス２の検査を行い合否を判定する。
なお、電源端子と浮き端子との接続の組合わせは、デバイス２の電源パッド１５ａ〜１５ｄの配置に合わせて電源パッドに近い浮き端子に必要な電源電圧を供給するように接続すればよく、上記の例に限るものではない。
【００３５】
上記によって、多種類の電源電圧を要求される場合であっても、近い浮き端子から短いプローブ針によってデバイスの電源パッドに電源電圧を供給することができるため、精度よくデバイスの合否が判定でき、また同一の基板で数種の電源電圧に対応できるため、汎用性が更に向上するという効果が得られ、特に多種類の電源電圧が要求される場合に有用である。
【００３６】
第２実施の形態例の他の態様としては、図７に示すものがある。
図７と図５との差異は、浮き端子２３を浮き端子３５，３６に、浮き端子３０を浮き端子３７，３８互いに絶縁して分割したものである。
これによって、例えばデバイス２ｃの電源パッド１５ｄに当接するプローブ針１４を浮き端子３６ｃから接続することが可能になり、図５における浮き端子３０ｃから接続する場合に比べてプローブ針１４の長さを短くすることができる他、必要とする電源電圧の種類か増えた場合の対応が容易となる。
【００３７】
このように、浮き端子を分割することによって、より短いプローブ針での接続が可能になり合否判定の精度が更に向上するという効果が得られ、多種類の電源電圧に対応でき、即応性を更に向上させた汎用性のある基板とすることができるという効果が得られる。
なお、浮き端子の列数や分割数は２列や２分割に限る必要はなく、汎用性のある基板の製作を計画する際に必要に応じて列数や分割数を増すことにより、更に多様なデバイスへの対応が可能になる。
【００３８】
また、本実施の形態においては、電源電圧の要求数が増した場合に、同時に検査するデバイスの個数を減じて対応するとして説明したが、電源層の数を増して予め基板を製作することにより、本発明を適用して多数のデバイスを同時に検査することができるのは無論である。
第３実施の形態例
図８は本発明の第３実施の形態を示す説明図である。
【００３９】
第１実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
４０は導電パターンであり、導電パターン４０ａ〜４０ｈによって、電源端子群２２の電源端子２２ａ〜２２ｈをそれぞれの電源端子群２２の近傍に設けられた浮き端子２３との間を接続している。
４１はスリットであり、導電パターン４０をカッターナイフや彫刻刀等の刃物を用いて切断することにより形成する。
【００４０】
次に、上記の構成の作用を説明する。
第１実施の形態例と同様に第１と第２の２種類の電源電圧が要求されている場合で説明する。なお、第１と第２の電源電圧は第１実施の形態例と同じテスタ電源端子に供給されているものとする。
テスタ電源端子２１ａから第１の電源電圧を供給する場合は、テスタ電源端子２１ａと接続している電源端子２２ａと浮き端子２３ａとを接続している導電パターン４０ａを残し、他の導電パターン４０ｂ〜４０ｈにスリット４１を形成して導通を絶ち、電源端子２２ａから浮き端子２３ａへ電源電圧を供給する。
【００４１】
テスタ電源端子２１ｅから第２の電源電圧を供給する場合は、同様にして必要な導電パターン４０ｅを残し、他の導電パターンにスリット４１を形成して導通を絶ち、電源端子２２ｅから浮き端子２３ｅへ電源電圧を供給し、その他の電源パッド１５ａ，１５ｂへの電源電圧の供給も同様に行う。
デバイスの合否判定の作動は、第１実施の形態例と同様であるので省略する。
【００４２】
本実施の形態例は、第１実施の形態例の図３に示すジャンパ線に替えて、予め導電パターンで電源端子と浮き端子を接続して基板を製作し、不要な導電パターンを切断する等によってスリットを形成して必要な電源端子と浮き端子とを導通させ、要求される電源電圧を供給することができ、作業性が向上し即応性を一層高めることができるという効果が得られる。
【００４３】
なお、上記は本発明を第１実施の形態例に適用した場合で説明したが、第２実施の形態例に対しても同様の導電パターンによる接続を適用すれば同様の効果が得られる。
第４実施の形態例
図９は本発明の第４実施の形態を示す説明図、図１０は図９のＤ−Ｄ階段断面図である。
【００４４】
第１および第２実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
図９は第２実施の形態例の図７に本発明を適用したものである。
５０、５２は導電板であり、各電源層に前記導電板２０を略２分割して形成されている。
【００４５】
５１、５３は導電板５０、５２に電源電圧を供給するテスタ電源端子である。
各層の導電板５０ａ〜５０ｈ、５２ａ〜５２ｈはそれぞれテスタ電源端子と電源端子に接続しており、例えば導電板５０ｈはテスタ電源端子５１ｈと電源端子２２ｈとに接続し、導電板５２ｈはテスタ電源端子５３ｈと電源端子２２ｈとに接続して各々のテスタ電源端子から供給される電源電圧をそれぞれの電源端子に供給している。
【００４６】
次に、上述の構成の作用について説明する。
図９に示すように、２種類の電源電圧を要求するデバイスを複数個（図９の例では２列８個）同時に検査する場合は、第１と第２の電源電圧を各層の導電板に供給して行う。例えばデバイス２ａの場合は、テスタ電源端子５１ａと接続している導電板５０ａを介して電源端子２２ａに第１の電源電圧が供給される。
【００４７】
これをジャンパ線２４によって浮き端子３５ａに接続し、針立て部２５に取付けられたプローブ針１４の接触部１４ｂの先端を電源パッド１５ａに当接させてデバイス２ａに第１の電源電圧を供給する。
同様に、テスタ端子５１ｅに供給されている第２の電源電圧は、電源端子２２ｅと浮きパッド３６ａをジャンパ線２４で接続することにより、デバイス２ａの電源パッド１５ｂに供給される。
【００４８】
この時、ジャンパ線に替えて第３実施の形態例で示した導電パターンを用いる方法によって電源端子と浮き端子を接続してもよい。
デバイス２ｅの場合は、テスタ電源端子５３ａと接続している導電板５２ａを介して電源端子２２ａに第１の電源電圧が供給され、これをジャンパ線２４によって浮き端子３５ｅに接続し、針立て部２５に取付けられたプローブ針１４の接触部１４ｂの先端を電源パッド１５ａに当接させてデバイス２ｅに第１の電源電圧を供給する。
【００４９】
同様に、テスタ端子５３ｅに供給されている第２の電源電圧は、電源端子２２ｅと浮きパッド３６ｅをジャンパ線２４で接続することにより、デバイス２ｅの電源パッド１５ｂに供給される。
他のデバイス２の場合も同様にして、それぞれの導電板５０，５２を介して、デバイス２の電源パッド１５ａ，１５ｂに２種類の電源電圧が供給される。
【００５０】
以上のようにして、２種類の電源電圧を必要とする複数個のデバイスを同時に検査することができて検査効率を高めることができるという効果が得られる。これは比較的要求電源電圧の種類や数の少ないデバイスを多数個同時に検査する場合に有用である。
また、電源電圧が１種類の場合は、電源層の数を減らすことができ、更に第１実施の形態例のようにすれば基板の簡素化が可能となり、基板製作のコストを抑えることができる。
【００５１】
上述の第１実施から第４実施の形態例の発明は、互いに組合わせて適用することが可能であり、ジャンパ線の配線または導電パターンの切断、およびプローブ針の配置を変更するだけで、同一の基板で多種多様の検査形態に対応できる汎用性を持たせることができるため、検査ラインの実情、将来の検査対象となるデバイスの種類等を勘案して必要な数の電源層を有するプローブカード用基板を多数まとめて製作することができ、プローブカード用基板の量産が可能になり、基板のコストが低減できることになる。また、即応性に優れた検査体制の構築に貢献することができることにもなる。
【００５２】
【発明の効果】
以上説明したように、本発明は、電源層を２層以上設け、この電源層に設けられた導電板にそれぞれ接続する電源層の数と同数の電源端子によって電源端子群を形成し、この電源端子群の近傍に設けた浮き端子と電源端子をジャンパ線で接続することによって、複数の電源電圧が必要な場合においても、デバイスの電源パッドに近い浮き端子から短いプローブ針を用いて接続することができ、プローブ針の電気抵抗の上昇やノイズの侵入を防止することができる。これによって応答性の遅れやノイズによる誤判定の発生が抑えられ、精度の高い合否判定が可能となり、デバイスの生産性が向上するという効果が得られる。
【００５３】
また、同じ電源電圧を２箇所に供給すること、１種類の電源電圧を１箇所の電源パッドに供給する場合の同時に検査する個数を増加させること、または、異なった種類のデバイスを１枚のウエハ上に形成したものを検査すること等の多様な検査形態に対して、同一の基板を用いプローブ針の配置等を変更するだけで対応できるため、プローブカード用基板の汎用化が図られ、検査コストが低減し、即応性に優れた検査体制を構築することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示す正面図
【図２】図１のＡ−Ａ階段断面図
【図３】本発明の第１実施の形態を示す説明図
【図４】図３のＢ−Ｂ階段断面図
【図５】本発明の第２実施の形態を示す説明図
【図６】図５のＣ−Ｃ階段断面図
【図７】本発明の第２実施の形態の他の態様を示す説明図
【図８】本発明の第３実施の形態を示す説明図
【図９】本発明の第４実施の形態を示す説明図
【図１０】図９のＤ−Ｄ階段断面図
【図１１】従来例を示す正面図
【図１２】図１１のＥ−Ｅ階段断面図
【図１３】従来例の他の実施態様１を示す正面図
【図１４】従来例の他の実施態様２を示す正面図
【図１５】図１４のＦ−Ｆ階段断面図
【図１６】従来例の他の実施態様３を示す正面図
【符号の説明】
１ プローブカード
２ デバイス
３ 基板
５ 信号用テスタ端子
６ 信号層
７ 信号端子
８ 針立て部
９ 信号用プローブ針
１０，２１，５１，５３ テスタ電源端子
１１，２０，５０，５１ 導電板
１２ 電源端子
１３，２５ 電源用針立て部
１４ プローブ針
１５ 電源パッド
２２ 電源端子群
２２ａ〜２２ｈ 電源端子
２３，３０，３５，３６，３７，３８ 浮き端子
２４ ジャンパ線
４０ 導電パターン
４１ スリット
【発明の属する技術分野】
本発明は、複数個の半導体集積回路等を同時に検査するプローブカード用基板に関する。
【０００２】
【従来の技術】
この種のプローブカード用基板の従来例を図面を用いて以下に説明する。
図１１は従来例を示す正面図、図１２は図１１のＥ−Ｅ階段断面図である。
図１１において、１はプローブカードである。
２は検査対象となる半導体集積回路（以下、デバイスと言う。）であり、同一のデバイス２がウエハ上に多数形成されており、プローブカード１によって複数個同時に検査される。
【０００３】
３はプローブカード１の基板であり、位置決め穴４によって図示しないプロ―バに設けられたピンと嵌合しプローブカードの位置を決定する。
５は信号用テスタ端子であり、図示しないテスタのテストヘッドに接続し、信号の授受を行う。
６は信号層であり、これに設けられた導電パターン等で信号用テスタ端子５と信号端子７とを接続している。
【０００４】
８は信号端子７の信号をプローブ針９に接続するための信号用針立て部であり、信号用プローブ針９が半田付け等の接合手段によって組立てられる。
この信号用プローブ針９は絶縁皮膜が施された被覆部９ａと接触部９ｂから成っており、接触部９ｂの先端がデバイス２のパッドに当接し、テスタからの信号をデバイスに伝え、またデバイスの応答信号をテスタに伝える。
【０００５】
１０は電源用のテスタ電源端子であり、図示しないテスタヘッドに接続しデバイス２に供給するための電源電圧の供給を受ける。
１１は導電板であり、検査するデバイス２の個数分に分割（図１１の例では８分割）されテスタ電源端子１０と、デバイス２の検査部の両側に設けられた電源端子１２とをそれぞれ接続し、導電板１１の上下面を絶縁することで電源層を形成している。
【０００６】
１３は電源端子１２の供給電圧をプローブ針１４に接続するための電源用針立て部であり、プローブ針１４が半田付け等の接合手段によって組立てられる。
プローブ針１４は絶縁皮膜が施された被覆部１４ａと接触部１４ｂから成っており、接触部１４ｂの先端がデバイス２の電源パッド１５に当接し、テスタヘッドからの電源を供給する。
【０００７】
１６はプローブ押えであり、基板３に固定され軟質材で製作されており、プローブ針１４を差し込むことにより、プローブ針１４の位置決めと固定を行っている。
上記の構成によって、複数個のデバイス２を検査する場合は、ウエハ上に形成されたデバイス２の電源パッド１５や信号用のパッドに信号用プローブ針９や電源用のプローブ針１４の先端部をそれぞれ当接させる。
【０００８】
テスタヘッドからの電源電圧は、テスタ電源端子１０に供給され導電板１１を介してこれに接続する電源端子１２に送られ、電源用針立て部１３からプローブ針１４に導かれ、デバイス２の電源パッド１５に当接する接触部１４ｂの先端部からデバイス２へ供給される。
次いで、テスタヘッドから検査用の信号が送られ、この信号が信号用テスタ端子５、信号層６に設けられた導電パターン、信号端子７、信号用針立て部８、プローブ針９、デバイス２の信号用のパッドを経由してデバイス２へ送られ、その応答時間を測定する等によって検査し各デバイスの合否を判定する。
【０００９】
また、近年デバイスの集積化が進み、メモリ、ＣＰＵ、各種回路等の多種類の素子が１つのデバイスに組込まれるようになり、１つのデバイスに対して２種以上の電源電圧が要求されるようになってきた。
このため、２種類の電源電圧が要求される場合は、図１３に示すように同時に検査するデバイス２の個数を半分にし、図１３における分割された導電板１１の上半分と下半分にそれぞれ異なった電源電圧を供給して各デバイスの合否が判定できる。
【００１０】
或いは、図１４に示す正面図、図１５に示すＦ−Ｆ階段断面図ように導電板１１を同時に検査するデバイス２の個数の２倍に分割（図１４の例では１６分割）した基板３を新たに製作し、図１４における分割された導電板１１の左半分と右半分にそれぞれ異なった電源電圧をそれぞれの電源端子１０に供給して各デバイスの合否が判定できる。
【００１１】
また、図１４の基板を用いれば、電源電圧が１種類の場合は図１６に示すように１６個のデバイスの合否判定を同時に行うことができる。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、電源層が１層であるため、２種類の電源電圧が必要な場合は、図１３に示すように長いプローブ針１４を用いて検査する必要があり、プローブ針１４の抵抗値が増大することによるノイズの増加や応答性の遅れ等により、誤判定が生じやすくなり検査合格数が減少しデバイス２の生産性が低下する他、本来合格すべきデバイス２をも不合格にしてしまうという問題があった。
【００１３】
また、上記不具合を避けるため図１４に示すようにすれば、新たに基板を製作する必要があり、これによって検査コストが上昇し、製作時間がかかるため即応性に欠けるという問題がある。また、３種類以上の電源電圧が要求される場合は、図１３と同様プローブ針が長くなり、デバイス２の生産性が低下するという問題があった。
【００１４】
更に、同じ電源電圧を２箇所に供給する必要があるデバイスの場合は、汎用化を図るため、例えば図１４と同様の電源用のプローブ針の配置にして左右２枚の導電板から同じ電源電圧を供給した場合は、２枚の導電板に供給される電源電圧の僅かな差が原因となってデバイス２の検査結果に誤判定を生じさせるため、図１１のように同じ導電板から電源電圧を供給する必要があり、同一の基板を用いて多様なデバイスに対応するための汎用化を図ることが困難であるという問題もあった。
【００１５】
本発明は、上記の問題点を解決するためになされたもので、多種類の電源電圧の要求や多様なデバイスへの対応が容易で、かつ同一の基板で対応できる汎用性のあるプローブカード用基板を実現することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、上記課題を解決するために、テスタから電源電圧の供給を受けるテスタ電源端子と検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を２層以上設け、前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、前記電源端子群の近傍に設けた浮き端子と前記電源端子とをジャンパ線で接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とする。
【００１７】
【発明の実施の形態】
以下に、図面を参照して本発明によるプローブカード用基板の実施の形態について説明する。
第１実施の形態例
図１は本発明の第１実施の形態を示す正面図、図２は図１のＡ−Ａ階段断面図である。
【００１８】
なお、上記従来例と同様の部分は、同一の符号を付してその説明を省略する。
２０は一枚の板状に成形された導電板であり、この上下面を絶縁することで電源層を形成している。また、導電板２０を板状にすることによって電源供給時の電気抵抗を低減し応答性の改善を図っている。
この電源層は複数設けられ、その数は何層であってもよいが、少なくとも同時に検査するデバイス２の個数と同数以上の導電板２０を設けることが望ましい。本実施の形態例では８個のデバイス２に対して１６層が設けられており、これに伴ってテスタヘッドから各電源層へ電源電圧を供給するためのテスタ電源端子２１も導電板２０に各１個、計１６個が設けられている。
【００１９】
なお、導電板２０はテスタ電源端子２１、電源端子群２２、浮き端子２３等の貫通部を導電板２０と絶縁することを目的として取除く等のために、薄い導電板をプレス成形等の成形手段によって成形し、絶縁板に貼り付ける等の方法で製作することができるが、プリント基板等を製作するのと同等の方法を用いて樹脂等の絶縁板上に形成してもよい。
【００２０】
電源端子群２２は、電源層の数と同数（本実施の形態例の場合は１６個）の互いに絶縁された電源端子からなり、デバイス２の近傍に配置され、それぞれの電源端子２２は別々の導電板２０と接続し、これによってテスタ電源端子２１と接続している。
また、本実施例では、図１、図２に示すように電源端子群２２をデバイス２の両側に配置し、図示のように各電源端子群２２の同等の位置にある電源端子は同じ導電板に接続している。
【００２１】
なお、電源端子群２２の配置はデバイス２の検査部の近傍であればどの位置にあってもよく、同時に検査するデバイス２の数の整数倍に限る必要もない。
浮き端子２３は、各電源端子群２２の近傍に配置され、基板３を貫通して設けられており、どの導電板２０とも導通しないように導電板２０との間は絶縁されている。また、デバイス２が必要とする電源電圧を供給する電源端子群２２の電源端子と浮き端子２３との間をジャンパ線２４によって接続し、必要な電源電圧の供給を受ける。
【００２２】
２５は浮き端子２３とプローブ針１４とを接続するための電源用針立て部であり、プローブ針１４が半田付け等の接合手段によって組立てられる。
なお、本実施の形態例の作用を説明するにあたって、図１、図２のようなプローブカード１の全体を図示した図面を用いると非常に煩雑となるため、以後は、本発明を説明するために図３等に示す説明図を用いて説明する。
【００２３】
図３等は簡単のために４個のデバイスを検査するために８層の電源層を持つプローブカードを想定し、その主要部分のみを図示したものである。なお、図３、図４はそれぞれ図１、図２と対応し、図１、図２と同様の部分は図３、図４に図１、図２で付した符号と同一の符号を付して示してある。
次に、図３、図４を用いて上述した構成の作用について説明する。
【００２４】
図１および図３は、１個のデバイスが２種類の電源電圧を要求する場合の電源供給経路を主に示している。
図３、図４において、デバイス２は２種類の電源電圧を必要とするので、例えばテスタ電源端子２１ａ〜２１ｄには第１の電源電圧が、テスタ電源端子２１ｅ〜２１ｈには第２の電源電圧がテスタヘッドから供給される。また、電源端子群２２は電源端子２２ａ〜２２ｈによって構成されている。
【００２５】
テスタ電源端子２１ａは導電板２０ａを介して各電源端子群２２の電源端子２２ａに接続し第１の電源電圧を供給している。
同様に、テスタ電源端子２１ｄは導電板２０ｄを介して各電源端子２２ｄに接続し第２の電源電圧を供給しており、他のテスタ電源端子も同様である。
デバイス２ａに第１の電源電圧を供給する場合は、浮き端子２３ａと電源端子２２ａとをジャンパ線２４で接続し、プローブ針１４によってデバイス２ａの電源パッド１５ａに供給する。
【００２６】
デバイス２ａの電源パッド１５ｂには、浮き端子２３ｅと電源端子２２ｅとをジャンパ線２４で接続することにより、プローブ針１４を介して第２の電源電圧が供給される。以下同様にして、デバイス２ｂ〜２ｄへもそれぞれの電源電圧が供給される。
各デバイス２の信号用のパッドには、図３では図示していないが、信号用のテスタ端子から信号層に設けられた導電パターン、信号用針立て部８、プローブ針９を経由して信号が送られ、その応答性等を計測することによってデバイス２の検査が行われ合否が判定される。
【００２７】
以上のようにして、２種類の電源電圧を必要とする４個のデバイス２の合否判定を同時に行うことができる。
１種類の電源電圧を２箇所の電源パッド１５ａ，１５ｂに供給する必要がある場合は、同じ導電板に接続しているそれぞれの電源端子２２ａと、浮き端子２３ａ，２３ｅとをジャンパ線２４でそれぞれ接続し上記と同様にデバイス２ａへ電源電圧を供給し検査する。
【００２８】
こうすることで、同一の導電板２０ａに接続する電源端子２２ａには同じ電位の電源電圧が供給され、新たに基板を製作する必要がなくなり即座にデバイス仕様の変更に対処できる。
また、１種類の電源電圧を１箇所の電源パッドに供給する場合は、前記図３の片側のみを使用すれば対応でき、デバイスの個数が２倍の２列８個の場合も両側から各デバイス電源パッドに電源電圧を供給するようにして検査する。
【００２９】
更に、異なった種類のデバイスを１枚のウエハ上に形成したものを検査する場合にも、本発明のプローブカードに、上記の内容を組合わせて適用すれば、同一の基板で種々の態様のウエハに対応することができる。
第２実施の形態例
図５は本発明の第２実施の形態を示す説明図、図６は図５のＣ−Ｃ断面図、図７は本発明の第２実施の形態の他の態様を示す説明図である。
【００３０】
第１実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
図５、図６において、３０ａ〜３０ｈは浮き端子であり、第１実施の形態例における浮き端子２３ａ〜２３ｈと同様のものを電源端子群２２の近傍に増設したものである。
次に、上記の構成の作用について説明する。
【００３１】
デバイス２が４種類の電源電圧を要求し、電源パッド１５ａ〜１５ｄにそれぞれの電源電圧を供給する必要がある場合の例について説明する。
本実施の形態の電源層は、第１実施の形態例と同様に８層であるので、要求される電源電圧の種類が４種類の場合は、同時に検査するデバイス２の個数を２個とすることが必要になる。
【００３２】
供給される４種類の電源電圧は、それぞれテスタ電源端子２１ａと２１ｂには第１の電源電圧が、２１ｃと２１ｄには第２の電源電圧が、２１ｅと２１ｆには第３の電源電圧が、２１ｇと２１ｈには第４の電源電圧が供給され、それぞれの導電板２０ａ〜２０ｈを介して、これに対応する電源端子２２ａ〜２２ｈに供給される。
【００３３】
この時、例えばデバイス２ｃに近い浮き端子２３ｃには電源端子２２ｂから第１の電源電圧が、浮き端子２３ｇには電源端子２２ｄから第２の電源電圧が、浮き端子３０ｃには電源端子２２ｆから第３の電源電圧が、浮き端子３０ｇには電源端子２２ｈから第４の電源電圧が、電源端子と浮き端子とを接続することによって供給され、浮き端子の針立て部２５に組立てられたプローブ針１４の接触部１４ｂの先端がデバイス２ｃの電源パッド１５ａ〜１５ｄに当接しそれぞれの電源電圧を供給する。
【００３４】
その後、図示しない信号端子からの入力信号に対する応答性を計測する等により、デバイス２の検査を行い合否を判定する。
なお、電源端子と浮き端子との接続の組合わせは、デバイス２の電源パッド１５ａ〜１５ｄの配置に合わせて電源パッドに近い浮き端子に必要な電源電圧を供給するように接続すればよく、上記の例に限るものではない。
【００３５】
上記によって、多種類の電源電圧を要求される場合であっても、近い浮き端子から短いプローブ針によってデバイスの電源パッドに電源電圧を供給することができるため、精度よくデバイスの合否が判定でき、また同一の基板で数種の電源電圧に対応できるため、汎用性が更に向上するという効果が得られ、特に多種類の電源電圧が要求される場合に有用である。
【００３６】
第２実施の形態例の他の態様としては、図７に示すものがある。
図７と図５との差異は、浮き端子２３を浮き端子３５，３６に、浮き端子３０を浮き端子３７，３８互いに絶縁して分割したものである。
これによって、例えばデバイス２ｃの電源パッド１５ｄに当接するプローブ針１４を浮き端子３６ｃから接続することが可能になり、図５における浮き端子３０ｃから接続する場合に比べてプローブ針１４の長さを短くすることができる他、必要とする電源電圧の種類か増えた場合の対応が容易となる。
【００３７】
このように、浮き端子を分割することによって、より短いプローブ針での接続が可能になり合否判定の精度が更に向上するという効果が得られ、多種類の電源電圧に対応でき、即応性を更に向上させた汎用性のある基板とすることができるという効果が得られる。
なお、浮き端子の列数や分割数は２列や２分割に限る必要はなく、汎用性のある基板の製作を計画する際に必要に応じて列数や分割数を増すことにより、更に多様なデバイスへの対応が可能になる。
【００３８】
また、本実施の形態においては、電源電圧の要求数が増した場合に、同時に検査するデバイスの個数を減じて対応するとして説明したが、電源層の数を増して予め基板を製作することにより、本発明を適用して多数のデバイスを同時に検査することができるのは無論である。
第３実施の形態例
図８は本発明の第３実施の形態を示す説明図である。
【００３９】
第１実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
４０は導電パターンであり、導電パターン４０ａ〜４０ｈによって、電源端子群２２の電源端子２２ａ〜２２ｈをそれぞれの電源端子群２２の近傍に設けられた浮き端子２３との間を接続している。
４１はスリットであり、導電パターン４０をカッターナイフや彫刻刀等の刃物を用いて切断することにより形成する。
【００４０】
次に、上記の構成の作用を説明する。
第１実施の形態例と同様に第１と第２の２種類の電源電圧が要求されている場合で説明する。なお、第１と第２の電源電圧は第１実施の形態例と同じテスタ電源端子に供給されているものとする。
テスタ電源端子２１ａから第１の電源電圧を供給する場合は、テスタ電源端子２１ａと接続している電源端子２２ａと浮き端子２３ａとを接続している導電パターン４０ａを残し、他の導電パターン４０ｂ〜４０ｈにスリット４１を形成して導通を絶ち、電源端子２２ａから浮き端子２３ａへ電源電圧を供給する。
【００４１】
テスタ電源端子２１ｅから第２の電源電圧を供給する場合は、同様にして必要な導電パターン４０ｅを残し、他の導電パターンにスリット４１を形成して導通を絶ち、電源端子２２ｅから浮き端子２３ｅへ電源電圧を供給し、その他の電源パッド１５ａ，１５ｂへの電源電圧の供給も同様に行う。
デバイスの合否判定の作動は、第１実施の形態例と同様であるので省略する。
【００４２】
本実施の形態例は、第１実施の形態例の図３に示すジャンパ線に替えて、予め導電パターンで電源端子と浮き端子を接続して基板を製作し、不要な導電パターンを切断する等によってスリットを形成して必要な電源端子と浮き端子とを導通させ、要求される電源電圧を供給することができ、作業性が向上し即応性を一層高めることができるという効果が得られる。
【００４３】
なお、上記は本発明を第１実施の形態例に適用した場合で説明したが、第２実施の形態例に対しても同様の導電パターンによる接続を適用すれば同様の効果が得られる。
第４実施の形態例
図９は本発明の第４実施の形態を示す説明図、図１０は図９のＤ−Ｄ階段断面図である。
【００４４】
第１および第２実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
図９は第２実施の形態例の図７に本発明を適用したものである。
５０、５２は導電板であり、各電源層に前記導電板２０を略２分割して形成されている。
【００４５】
５１、５３は導電板５０、５２に電源電圧を供給するテスタ電源端子である。
各層の導電板５０ａ〜５０ｈ、５２ａ〜５２ｈはそれぞれテスタ電源端子と電源端子に接続しており、例えば導電板５０ｈはテスタ電源端子５１ｈと電源端子２２ｈとに接続し、導電板５２ｈはテスタ電源端子５３ｈと電源端子２２ｈとに接続して各々のテスタ電源端子から供給される電源電圧をそれぞれの電源端子に供給している。
【００４６】
次に、上述の構成の作用について説明する。
図９に示すように、２種類の電源電圧を要求するデバイスを複数個（図９の例では２列８個）同時に検査する場合は、第１と第２の電源電圧を各層の導電板に供給して行う。例えばデバイス２ａの場合は、テスタ電源端子５１ａと接続している導電板５０ａを介して電源端子２２ａに第１の電源電圧が供給される。
【００４７】
これをジャンパ線２４によって浮き端子３５ａに接続し、針立て部２５に取付けられたプローブ針１４の接触部１４ｂの先端を電源パッド１５ａに当接させてデバイス２ａに第１の電源電圧を供給する。
同様に、テスタ端子５１ｅに供給されている第２の電源電圧は、電源端子２２ｅと浮きパッド３６ａをジャンパ線２４で接続することにより、デバイス２ａの電源パッド１５ｂに供給される。
【００４８】
この時、ジャンパ線に替えて第３実施の形態例で示した導電パターンを用いる方法によって電源端子と浮き端子を接続してもよい。
デバイス２ｅの場合は、テスタ電源端子５３ａと接続している導電板５２ａを介して電源端子２２ａに第１の電源電圧が供給され、これをジャンパ線２４によって浮き端子３５ｅに接続し、針立て部２５に取付けられたプローブ針１４の接触部１４ｂの先端を電源パッド１５ａに当接させてデバイス２ｅに第１の電源電圧を供給する。
【００４９】
同様に、テスタ端子５３ｅに供給されている第２の電源電圧は、電源端子２２ｅと浮きパッド３６ｅをジャンパ線２４で接続することにより、デバイス２ｅの電源パッド１５ｂに供給される。
他のデバイス２の場合も同様にして、それぞれの導電板５０，５２を介して、デバイス２の電源パッド１５ａ，１５ｂに２種類の電源電圧が供給される。
【００５０】
以上のようにして、２種類の電源電圧を必要とする複数個のデバイスを同時に検査することができて検査効率を高めることができるという効果が得られる。これは比較的要求電源電圧の種類や数の少ないデバイスを多数個同時に検査する場合に有用である。
また、電源電圧が１種類の場合は、電源層の数を減らすことができ、更に第１実施の形態例のようにすれば基板の簡素化が可能となり、基板製作のコストを抑えることができる。
【００５１】
上述の第１実施から第４実施の形態例の発明は、互いに組合わせて適用することが可能であり、ジャンパ線の配線または導電パターンの切断、およびプローブ針の配置を変更するだけで、同一の基板で多種多様の検査形態に対応できる汎用性を持たせることができるため、検査ラインの実情、将来の検査対象となるデバイスの種類等を勘案して必要な数の電源層を有するプローブカード用基板を多数まとめて製作することができ、プローブカード用基板の量産が可能になり、基板のコストが低減できることになる。また、即応性に優れた検査体制の構築に貢献することができることにもなる。
【００５２】
【発明の効果】
以上説明したように、本発明は、電源層を２層以上設け、この電源層に設けられた導電板にそれぞれ接続する電源層の数と同数の電源端子によって電源端子群を形成し、この電源端子群の近傍に設けた浮き端子と電源端子をジャンパ線で接続することによって、複数の電源電圧が必要な場合においても、デバイスの電源パッドに近い浮き端子から短いプローブ針を用いて接続することができ、プローブ針の電気抵抗の上昇やノイズの侵入を防止することができる。これによって応答性の遅れやノイズによる誤判定の発生が抑えられ、精度の高い合否判定が可能となり、デバイスの生産性が向上するという効果が得られる。
【００５３】
また、同じ電源電圧を２箇所に供給すること、１種類の電源電圧を１箇所の電源パッドに供給する場合の同時に検査する個数を増加させること、または、異なった種類のデバイスを１枚のウエハ上に形成したものを検査すること等の多様な検査形態に対して、同一の基板を用いプローブ針の配置等を変更するだけで対応できるため、プローブカード用基板の汎用化が図られ、検査コストが低減し、即応性に優れた検査体制を構築することができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態を示す正面図
【図２】図１のＡ−Ａ階段断面図
【図３】本発明の第１実施の形態を示す説明図
【図４】図３のＢ−Ｂ階段断面図
【図５】本発明の第２実施の形態を示す説明図
【図６】図５のＣ−Ｃ階段断面図
【図７】本発明の第２実施の形態の他の態様を示す説明図
【図８】本発明の第３実施の形態を示す説明図
【図９】本発明の第４実施の形態を示す説明図
【図１０】図９のＤ−Ｄ階段断面図
【図１１】従来例を示す正面図
【図１２】図１１のＥ−Ｅ階段断面図
【図１３】従来例の他の実施態様１を示す正面図
【図１４】従来例の他の実施態様２を示す正面図
【図１５】図１４のＦ−Ｆ階段断面図
【図１６】従来例の他の実施態様３を示す正面図
【符号の説明】
１ プローブカード
２ デバイス
３ 基板
５ 信号用テスタ端子
６ 信号層
７ 信号端子
８ 針立て部
９ 信号用プローブ針
１０，２１，５１，５３ テスタ電源端子
１１，２０，５０，５１ 導電板
１２ 電源端子
１３，２５ 電源用針立て部
１４ プローブ針
１５ 電源パッド
２２ 電源端子群
２２ａ〜２２ｈ 電源端子
２３，３０，３５，３６，３７，３８ 浮き端子
２４ ジャンパ線
４０ 導電パターン
４１ スリット
Claims (4)
- テスタから電源電圧の供給を受けるテスタ電源端子と、検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、
前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を２層以上設け、
前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、
前記電源端子群の近傍に設けた浮き端子と前記電源端子とをジャンパ線で接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とするプローブカード用基板。 - テスタから電源電圧の供給を受けるテスタ電源端子と、検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、
前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を２層以上設け、
前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、
前記電源端子群の近傍に設けた浮き端子と前記電源端子とを導電パターンで接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とするプローブカード用基板。 - 請求項１または請求項２において、
前記浮き端子を、前記電源端子群に対して２以上設けたことを特徴とするプローブカード用基板。 - 請求項１、請求項２または請求項３において、
前記電源層の各層の導電板を２以上に分割したことを特徴とするプローブカード用基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296669A JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
| US10/231,076 US6734691B2 (en) | 2001-09-27 | 2002-08-30 | Substrate for a probe card having conductive layers for supplying power to IC devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296669A JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100820A JP2003100820A (ja) | 2003-04-04 |
| JP4667679B2 true JP4667679B2 (ja) | 2011-04-13 |
Family
ID=19117862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296669A Expired - Fee Related JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6734691B2 (ja) |
| JP (1) | JP4667679B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003287553A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | プローブカード及びそれを製造するための基板 |
| TWI272394B (en) * | 2004-02-24 | 2007-02-01 | Mjc Probe Inc | Multi-function probe card |
| JP2006041333A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | プローブカード |
| CN100465650C (zh) * | 2005-01-18 | 2009-03-04 | 旺矽科技股份有限公司 | 探针卡 |
| WO2008120302A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置の試験装置 |
| CN102401846B (zh) * | 2010-09-19 | 2013-11-20 | 旺矽科技股份有限公司 | 多电源电路板及其应用探针卡 |
| US9316685B2 (en) * | 2012-11-12 | 2016-04-19 | Mpi Corporation | Probe card of low power loss |
| TWI595237B (zh) * | 2016-09-07 | 2017-08-11 | 美亞國際電子有限公司 | 測試用電路板及其操作方法 |
| CN110501633B (zh) * | 2019-08-29 | 2021-10-15 | 上海华力集成电路制造有限公司 | 封装级芯片测试装置及方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228635A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | プロ−ブ検査装置 |
| JPH0992694A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4719417A (en) * | 1983-05-03 | 1988-01-12 | Wentworth Laboratories, Inc. | Multi-level test probe assembly for IC chips |
| JPH088312A (ja) | 1994-06-21 | 1996-01-12 | Hitachi Electron Eng Co Ltd | 多数個取りプローブカード |
| US6204674B1 (en) * | 1997-10-31 | 2001-03-20 | Probe Technology, Inc. | Assembly structure for making integrated circuit chip probe cards |
-
2001
- 2001-09-27 JP JP2001296669A patent/JP4667679B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-30 US US10/231,076 patent/US6734691B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228635A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | プロ−ブ検査装置 |
| JPH0992694A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6734691B2 (en) | 2004-05-11 |
| JP2003100820A (ja) | 2003-04-04 |
| US20030057978A1 (en) | 2003-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| US3777260A (en) | Grid for making electrical contact | |
| JP4667679B2 (ja) | プローブカード用基板 | |
| US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
| CN101358999B (zh) | 探针组合体 | |
| JP4010588B2 (ja) | 検査用ヘッド | |
| JP4355074B2 (ja) | プローブカード | |
| KR102195561B1 (ko) | 전기적 접속 장치 | |
| JPH10206464A (ja) | プローブ装置 | |
| JPS612338A (ja) | 検査装置 | |
| JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
| JP2003035725A (ja) | 電気的接続装置 | |
| JP2007067008A (ja) | 半導体検査のプローブ方法 | |
| JP2004138576A (ja) | 電気的接続装置 | |
| KR101531767B1 (ko) | 프로브 카드 | |
| JPH06308163A (ja) | プローブ装置 | |
| JPH1164385A (ja) | 検査用基板のプローブ | |
| JP4850284B2 (ja) | 半導体装置の試験装置 | |
| JPH08242052A (ja) | プリント配線板 | |
| JPH0432757Y2 (ja) | ||
| KR101434962B1 (ko) | 분기기판을 포함하는 프로브 카드 | |
| JPH0338849A (ja) | 半導体集積回路測定治具 | |
| JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
| JPH10282179A (ja) | プリント基板の検査方法および検査装置 | |
| JP2010038691A (ja) | 回路基板、その製造方法、電気検査ジグ、および電気検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |