JP4667679B2 - プローブカード用基板 - Google Patents
プローブカード用基板 Download PDFInfo
- Publication number
- JP4667679B2 JP4667679B2 JP2001296669A JP2001296669A JP4667679B2 JP 4667679 B2 JP4667679 B2 JP 4667679B2 JP 2001296669 A JP2001296669 A JP 2001296669A JP 2001296669 A JP2001296669 A JP 2001296669A JP 4667679 B2 JP4667679 B2 JP 4667679B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- terminal
- supply terminal
- tester
- floating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【発明の属する技術分野】
本発明は、複数個の半導体集積回路等を同時に検査するプローブカード用基板に関する。
【0002】
【従来の技術】
この種のプローブカード用基板の従来例を図面を用いて以下に説明する。
図11は従来例を示す正面図、図12は図11のE−E階段断面図である。
図11において、1はプローブカードである。
2は検査対象となる半導体集積回路(以下、デバイスと言う。)であり、同一のデバイス2がウエハ上に多数形成されており、プローブカード1によって複数個同時に検査される。
【0003】
3はプローブカード1の基板であり、位置決め穴4によって図示しないプロ―バに設けられたピンと嵌合しプローブカードの位置を決定する。
5は信号用テスタ端子であり、図示しないテスタのテストヘッドに接続し、信号の授受を行う。
6は信号層であり、これに設けられた導電パターン等で信号用テスタ端子5と信号端子7とを接続している。
【0004】
8は信号端子7の信号をプローブ針9に接続するための信号用針立て部であり、信号用プローブ針9が半田付け等の接合手段によって組立てられる。
この信号用プローブ針9は絶縁皮膜が施された被覆部9aと接触部9bから成っており、接触部9bの先端がデバイス2のパッドに当接し、テスタからの信号をデバイスに伝え、またデバイスの応答信号をテスタに伝える。
【0005】
10は電源用のテスタ電源端子であり、図示しないテスタヘッドに接続しデバイス2に供給するための電源電圧の供給を受ける。
11は導電板であり、検査するデバイス2の個数分に分割(図11の例では8分割)されテスタ電源端子10と、デバイス2の検査部の両側に設けられた電源端子12とをそれぞれ接続し、導電板11の上下面を絶縁することで電源層を形成している。
【0006】
13は電源端子12の供給電圧をプローブ針14に接続するための電源用針立て部であり、プローブ針14が半田付け等の接合手段によって組立てられる。
プローブ針14は絶縁皮膜が施された被覆部14aと接触部14bから成っており、接触部14bの先端がデバイス2の電源パッド15に当接し、テスタヘッドからの電源を供給する。
【0007】
16はプローブ押えであり、基板3に固定され軟質材で製作されており、プローブ針14を差し込むことにより、プローブ針14の位置決めと固定を行っている。
上記の構成によって、複数個のデバイス2を検査する場合は、ウエハ上に形成されたデバイス2の電源パッド15や信号用のパッドに信号用プローブ針9や電源用のプローブ針14の先端部をそれぞれ当接させる。
【0008】
テスタヘッドからの電源電圧は、テスタ電源端子10に供給され導電板11を介してこれに接続する電源端子12に送られ、電源用針立て部13からプローブ針14に導かれ、デバイス2の電源パッド15に当接する接触部14bの先端部からデバイス2へ供給される。
次いで、テスタヘッドから検査用の信号が送られ、この信号が信号用テスタ端子5、信号層6に設けられた導電パターン、信号端子7、信号用針立て部8、プローブ針9、デバイス2の信号用のパッドを経由してデバイス2へ送られ、その応答時間を測定する等によって検査し各デバイスの合否を判定する。
【0009】
また、近年デバイスの集積化が進み、メモリ、CPU、各種回路等の多種類の素子が1つのデバイスに組込まれるようになり、1つのデバイスに対して2種以上の電源電圧が要求されるようになってきた。
このため、2種類の電源電圧が要求される場合は、図13に示すように同時に検査するデバイス2の個数を半分にし、図13における分割された導電板11の上半分と下半分にそれぞれ異なった電源電圧を供給して各デバイスの合否が判定できる。
【0010】
或いは、図14に示す正面図、図15に示すF−F階段断面図ように導電板11を同時に検査するデバイス2の個数の2倍に分割(図14の例では16分割)した基板3を新たに製作し、図14における分割された導電板11の左半分と右半分にそれぞれ異なった電源電圧をそれぞれの電源端子10に供給して各デバイスの合否が判定できる。
【0011】
また、図14の基板を用いれば、電源電圧が1種類の場合は図16に示すように16個のデバイスの合否判定を同時に行うことができる。
【0012】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術においては、電源層が1層であるため、2種類の電源電圧が必要な場合は、図13に示すように長いプローブ針14を用いて検査する必要があり、プローブ針14の抵抗値が増大することによるノイズの増加や応答性の遅れ等により、誤判定が生じやすくなり検査合格数が減少しデバイス2の生産性が低下する他、本来合格すべきデバイス2をも不合格にしてしまうという問題があった。
【0013】
また、上記不具合を避けるため図14に示すようにすれば、新たに基板を製作する必要があり、これによって検査コストが上昇し、製作時間がかかるため即応性に欠けるという問題がある。また、3種類以上の電源電圧が要求される場合は、図13と同様プローブ針が長くなり、デバイス2の生産性が低下するという問題があった。
【0014】
更に、同じ電源電圧を2箇所に供給する必要があるデバイスの場合は、汎用化を図るため、例えば図14と同様の電源用のプローブ針の配置にして左右2枚の導電板から同じ電源電圧を供給した場合は、2枚の導電板に供給される電源電圧の僅かな差が原因となってデバイス2の検査結果に誤判定を生じさせるため、図11のように同じ導電板から電源電圧を供給する必要があり、同一の基板を用いて多様なデバイスに対応するための汎用化を図ることが困難であるという問題もあった。
【0015】
本発明は、上記の問題点を解決するためになされたもので、多種類の電源電圧の要求や多様なデバイスへの対応が容易で、かつ同一の基板で対応できる汎用性のあるプローブカード用基板を実現することを目的とする。
【0016】
【課題を解決するための手段】
本発明は、上記課題を解決するために、テスタから電源電圧の供給を受けるテスタ電源端子と検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を2層以上設け、前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、前記電源端子群の近傍に設けた浮き端子と前記電源端子とをジャンパ線で接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とする。
【0017】
【発明の実施の形態】
以下に、図面を参照して本発明によるプローブカード用基板の実施の形態について説明する。
第1実施の形態例
図1は本発明の第1実施の形態を示す正面図、図2は図1のA−A階段断面図である。
【0018】
なお、上記従来例と同様の部分は、同一の符号を付してその説明を省略する。
20は一枚の板状に成形された導電板であり、この上下面を絶縁することで電源層を形成している。また、導電板20を板状にすることによって電源供給時の電気抵抗を低減し応答性の改善を図っている。
この電源層は複数設けられ、その数は何層であってもよいが、少なくとも同時に検査するデバイス2の個数と同数以上の導電板20を設けることが望ましい。本実施の形態例では8個のデバイス2に対して16層が設けられており、これに伴ってテスタヘッドから各電源層へ電源電圧を供給するためのテスタ電源端子21も導電板20に各1個、計16個が設けられている。
【0019】
なお、導電板20はテスタ電源端子21、電源端子群22、浮き端子23等の貫通部を導電板20と絶縁することを目的として取除く等のために、薄い導電板をプレス成形等の成形手段によって成形し、絶縁板に貼り付ける等の方法で製作することができるが、プリント基板等を製作するのと同等の方法を用いて樹脂等の絶縁板上に形成してもよい。
【0020】
電源端子群22は、電源層の数と同数(本実施の形態例の場合は16個)の互いに絶縁された電源端子からなり、デバイス2の近傍に配置され、それぞれの電源端子22は別々の導電板20と接続し、これによってテスタ電源端子21と接続している。
また、本実施例では、図1、図2に示すように電源端子群22をデバイス2の両側に配置し、図示のように各電源端子群22の同等の位置にある電源端子は同じ導電板に接続している。
【0021】
なお、電源端子群22の配置はデバイス2の検査部の近傍であればどの位置にあってもよく、同時に検査するデバイス2の数の整数倍に限る必要もない。
浮き端子23は、各電源端子群22の近傍に配置され、基板3を貫通して設けられており、どの導電板20とも導通しないように導電板20との間は絶縁されている。また、デバイス2が必要とする電源電圧を供給する電源端子群22の電源端子と浮き端子23との間をジャンパ線24によって接続し、必要な電源電圧の供給を受ける。
【0022】
25は浮き端子23とプローブ針14とを接続するための電源用針立て部であり、プローブ針14が半田付け等の接合手段によって組立てられる。
なお、本実施の形態例の作用を説明するにあたって、図1、図2のようなプローブカード1の全体を図示した図面を用いると非常に煩雑となるため、以後は、本発明を説明するために図3等に示す説明図を用いて説明する。
【0023】
図3等は簡単のために4個のデバイスを検査するために8層の電源層を持つプローブカードを想定し、その主要部分のみを図示したものである。なお、図3、図4はそれぞれ図1、図2と対応し、図1、図2と同様の部分は図3、図4に図1、図2で付した符号と同一の符号を付して示してある。
次に、図3、図4を用いて上述した構成の作用について説明する。
【0024】
図1および図3は、1個のデバイスが2種類の電源電圧を要求する場合の電源供給経路を主に示している。
図3、図4において、デバイス2は2種類の電源電圧を必要とするので、例えばテスタ電源端子21a〜21dには第1の電源電圧が、テスタ電源端子21e〜21hには第2の電源電圧がテスタヘッドから供給される。また、電源端子群22は電源端子22a〜22hによって構成されている。
【0025】
テスタ電源端子21aは導電板20aを介して各電源端子群22の電源端子22aに接続し第1の電源電圧を供給している。
同様に、テスタ電源端子21dは導電板20dを介して各電源端子22dに接続し第2の電源電圧を供給しており、他のテスタ電源端子も同様である。
デバイス2aに第1の電源電圧を供給する場合は、浮き端子23aと電源端子22aとをジャンパ線24で接続し、プローブ針14によってデバイス2aの電源パッド15aに供給する。
【0026】
デバイス2aの電源パッド15bには、浮き端子23eと電源端子22eとをジャンパ線24で接続することにより、プローブ針14を介して第2の電源電圧が供給される。以下同様にして、デバイス2b〜2dへもそれぞれの電源電圧が供給される。
各デバイス2の信号用のパッドには、図3では図示していないが、信号用のテスタ端子から信号層に設けられた導電パターン、信号用針立て部8、プローブ針9を経由して信号が送られ、その応答性等を計測することによってデバイス2の検査が行われ合否が判定される。
【0027】
以上のようにして、2種類の電源電圧を必要とする4個のデバイス2の合否判定を同時に行うことができる。
1種類の電源電圧を2箇所の電源パッド15a,15bに供給する必要がある場合は、同じ導電板に接続しているそれぞれの電源端子22aと、浮き端子23a,23eとをジャンパ線24でそれぞれ接続し上記と同様にデバイス2aへ電源電圧を供給し検査する。
【0028】
こうすることで、同一の導電板20aに接続する電源端子22aには同じ電位の電源電圧が供給され、新たに基板を製作する必要がなくなり即座にデバイス仕様の変更に対処できる。
また、1種類の電源電圧を1箇所の電源パッドに供給する場合は、前記図3の片側のみを使用すれば対応でき、デバイスの個数が2倍の2列8個の場合も両側から各デバイス電源パッドに電源電圧を供給するようにして検査する。
【0029】
更に、異なった種類のデバイスを1枚のウエハ上に形成したものを検査する場合にも、本発明のプローブカードに、上記の内容を組合わせて適用すれば、同一の基板で種々の態様のウエハに対応することができる。
第2実施の形態例
図5は本発明の第2実施の形態を示す説明図、図6は図5のC−C断面図、図7は本発明の第2実施の形態の他の態様を示す説明図である。
【0030】
第1実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
図5、図6において、30a〜30hは浮き端子であり、第1実施の形態例における浮き端子23a〜23hと同様のものを電源端子群22の近傍に増設したものである。
次に、上記の構成の作用について説明する。
【0031】
デバイス2が4種類の電源電圧を要求し、電源パッド15a〜15dにそれぞれの電源電圧を供給する必要がある場合の例について説明する。
本実施の形態の電源層は、第1実施の形態例と同様に8層であるので、要求される電源電圧の種類が4種類の場合は、同時に検査するデバイス2の個数を2個とすることが必要になる。
【0032】
供給される4種類の電源電圧は、それぞれテスタ電源端子21aと21bには第1の電源電圧が、21cと21dには第2の電源電圧が、21eと21fには第3の電源電圧が、21gと21hには第4の電源電圧が供給され、それぞれの導電板20a〜20hを介して、これに対応する電源端子22a〜22hに供給される。
【0033】
この時、例えばデバイス2cに近い浮き端子23cには電源端子22bから第1の電源電圧が、浮き端子23gには電源端子22dから第2の電源電圧が、浮き端子30cには電源端子22fから第3の電源電圧が、浮き端子30gには電源端子22hから第4の電源電圧が、電源端子と浮き端子とを接続することによって供給され、浮き端子の針立て部25に組立てられたプローブ針14の接触部14bの先端がデバイス2cの電源パッド15a〜15dに当接しそれぞれの電源電圧を供給する。
【0034】
その後、図示しない信号端子からの入力信号に対する応答性を計測する等により、デバイス2の検査を行い合否を判定する。
なお、電源端子と浮き端子との接続の組合わせは、デバイス2の電源パッド15a〜15dの配置に合わせて電源パッドに近い浮き端子に必要な電源電圧を供給するように接続すればよく、上記の例に限るものではない。
【0035】
上記によって、多種類の電源電圧を要求される場合であっても、近い浮き端子から短いプローブ針によってデバイスの電源パッドに電源電圧を供給することができるため、精度よくデバイスの合否が判定でき、また同一の基板で数種の電源電圧に対応できるため、汎用性が更に向上するという効果が得られ、特に多種類の電源電圧が要求される場合に有用である。
【0036】
第2実施の形態例の他の態様としては、図7に示すものがある。
図7と図5との差異は、浮き端子23を浮き端子35,36に、浮き端子30を浮き端子37,38互いに絶縁して分割したものである。
これによって、例えばデバイス2cの電源パッド15dに当接するプローブ針14を浮き端子36cから接続することが可能になり、図5における浮き端子30cから接続する場合に比べてプローブ針14の長さを短くすることができる他、必要とする電源電圧の種類か増えた場合の対応が容易となる。
【0037】
このように、浮き端子を分割することによって、より短いプローブ針での接続が可能になり合否判定の精度が更に向上するという効果が得られ、多種類の電源電圧に対応でき、即応性を更に向上させた汎用性のある基板とすることができるという効果が得られる。
なお、浮き端子の列数や分割数は2列や2分割に限る必要はなく、汎用性のある基板の製作を計画する際に必要に応じて列数や分割数を増すことにより、更に多様なデバイスへの対応が可能になる。
【0038】
また、本実施の形態においては、電源電圧の要求数が増した場合に、同時に検査するデバイスの個数を減じて対応するとして説明したが、電源層の数を増して予め基板を製作することにより、本発明を適用して多数のデバイスを同時に検査することができるのは無論である。
第3実施の形態例
図8は本発明の第3実施の形態を示す説明図である。
【0039】
第1実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
40は導電パターンであり、導電パターン40a〜40hによって、電源端子群22の電源端子22a〜22hをそれぞれの電源端子群22の近傍に設けられた浮き端子23との間を接続している。
41はスリットであり、導電パターン40をカッターナイフや彫刻刀等の刃物を用いて切断することにより形成する。
【0040】
次に、上記の構成の作用を説明する。
第1実施の形態例と同様に第1と第2の2種類の電源電圧が要求されている場合で説明する。なお、第1と第2の電源電圧は第1実施の形態例と同じテスタ電源端子に供給されているものとする。
テスタ電源端子21aから第1の電源電圧を供給する場合は、テスタ電源端子21aと接続している電源端子22aと浮き端子23aとを接続している導電パターン40aを残し、他の導電パターン40b〜40hにスリット41を形成して導通を絶ち、電源端子22aから浮き端子23aへ電源電圧を供給する。
【0041】
テスタ電源端子21eから第2の電源電圧を供給する場合は、同様にして必要な導電パターン40eを残し、他の導電パターンにスリット41を形成して導通を絶ち、電源端子22eから浮き端子23eへ電源電圧を供給し、その他の電源パッド15a,15bへの電源電圧の供給も同様に行う。
デバイスの合否判定の作動は、第1実施の形態例と同様であるので省略する。
【0042】
本実施の形態例は、第1実施の形態例の図3に示すジャンパ線に替えて、予め導電パターンで電源端子と浮き端子を接続して基板を製作し、不要な導電パターンを切断する等によってスリットを形成して必要な電源端子と浮き端子とを導通させ、要求される電源電圧を供給することができ、作業性が向上し即応性を一層高めることができるという効果が得られる。
【0043】
なお、上記は本発明を第1実施の形態例に適用した場合で説明したが、第2実施の形態例に対しても同様の導電パターンによる接続を適用すれば同様の効果が得られる。
第4実施の形態例
図9は本発明の第4実施の形態を示す説明図、図10は図9のD−D階段断面図である。
【0044】
第1および第2実施の形態例と同様の部分は、同一の符号を付してその説明を省略する。
図9は第2実施の形態例の図7に本発明を適用したものである。
50、52は導電板であり、各電源層に前記導電板20を略2分割して形成されている。
【0045】
51、53は導電板50、52に電源電圧を供給するテスタ電源端子である。
各層の導電板50a〜50h、52a〜52hはそれぞれテスタ電源端子と電源端子に接続しており、例えば導電板50hはテスタ電源端子51hと電源端子22hとに接続し、導電板52hはテスタ電源端子53hと電源端子22hとに接続して各々のテスタ電源端子から供給される電源電圧をそれぞれの電源端子に供給している。
【0046】
次に、上述の構成の作用について説明する。
図9に示すように、2種類の電源電圧を要求するデバイスを複数個(図9の例では2列8個)同時に検査する場合は、第1と第2の電源電圧を各層の導電板に供給して行う。例えばデバイス2aの場合は、テスタ電源端子51aと接続している導電板50aを介して電源端子22aに第1の電源電圧が供給される。
【0047】
これをジャンパ線24によって浮き端子35aに接続し、針立て部25に取付けられたプローブ針14の接触部14bの先端を電源パッド15aに当接させてデバイス2aに第1の電源電圧を供給する。
同様に、テスタ端子51eに供給されている第2の電源電圧は、電源端子22eと浮きパッド36aをジャンパ線24で接続することにより、デバイス2aの電源パッド15bに供給される。
【0048】
この時、ジャンパ線に替えて第3実施の形態例で示した導電パターンを用いる方法によって電源端子と浮き端子を接続してもよい。
デバイス2eの場合は、テスタ電源端子53aと接続している導電板52aを介して電源端子22aに第1の電源電圧が供給され、これをジャンパ線24によって浮き端子35eに接続し、針立て部25に取付けられたプローブ針14の接触部14bの先端を電源パッド15aに当接させてデバイス2eに第1の電源電圧を供給する。
【0049】
同様に、テスタ端子53eに供給されている第2の電源電圧は、電源端子22eと浮きパッド36eをジャンパ線24で接続することにより、デバイス2eの電源パッド15bに供給される。
他のデバイス2の場合も同様にして、それぞれの導電板50,52を介して、デバイス2の電源パッド15a,15bに2種類の電源電圧が供給される。
【0050】
以上のようにして、2種類の電源電圧を必要とする複数個のデバイスを同時に検査することができて検査効率を高めることができるという効果が得られる。これは比較的要求電源電圧の種類や数の少ないデバイスを多数個同時に検査する場合に有用である。
また、電源電圧が1種類の場合は、電源層の数を減らすことができ、更に第1実施の形態例のようにすれば基板の簡素化が可能となり、基板製作のコストを抑えることができる。
【0051】
上述の第1実施から第4実施の形態例の発明は、互いに組合わせて適用することが可能であり、ジャンパ線の配線または導電パターンの切断、およびプローブ針の配置を変更するだけで、同一の基板で多種多様の検査形態に対応できる汎用性を持たせることができるため、検査ラインの実情、将来の検査対象となるデバイスの種類等を勘案して必要な数の電源層を有するプローブカード用基板を多数まとめて製作することができ、プローブカード用基板の量産が可能になり、基板のコストが低減できることになる。また、即応性に優れた検査体制の構築に貢献することができることにもなる。
【0052】
【発明の効果】
以上説明したように、本発明は、電源層を2層以上設け、この電源層に設けられた導電板にそれぞれ接続する電源層の数と同数の電源端子によって電源端子群を形成し、この電源端子群の近傍に設けた浮き端子と電源端子をジャンパ線で接続することによって、複数の電源電圧が必要な場合においても、デバイスの電源パッドに近い浮き端子から短いプローブ針を用いて接続することができ、プローブ針の電気抵抗の上昇やノイズの侵入を防止することができる。これによって応答性の遅れやノイズによる誤判定の発生が抑えられ、精度の高い合否判定が可能となり、デバイスの生産性が向上するという効果が得られる。
【0053】
また、同じ電源電圧を2箇所に供給すること、1種類の電源電圧を1箇所の電源パッドに供給する場合の同時に検査する個数を増加させること、または、異なった種類のデバイスを1枚のウエハ上に形成したものを検査すること等の多様な検査形態に対して、同一の基板を用いプローブ針の配置等を変更するだけで対応できるため、プローブカード用基板の汎用化が図られ、検査コストが低減し、即応性に優れた検査体制を構築することができるという効果が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態を示す正面図
【図2】図1のA−A階段断面図
【図3】本発明の第1実施の形態を示す説明図
【図4】図3のB−B階段断面図
【図5】本発明の第2実施の形態を示す説明図
【図6】図5のC−C階段断面図
【図7】本発明の第2実施の形態の他の態様を示す説明図
【図8】本発明の第3実施の形態を示す説明図
【図9】本発明の第4実施の形態を示す説明図
【図10】図9のD−D階段断面図
【図11】従来例を示す正面図
【図12】図11のE−E階段断面図
【図13】従来例の他の実施態様1を示す正面図
【図14】従来例の他の実施態様2を示す正面図
【図15】図14のF−F階段断面図
【図16】従来例の他の実施態様3を示す正面図
【符号の説明】
1 プローブカード
2 デバイス
3 基板
5 信号用テスタ端子
6 信号層
7 信号端子
8 針立て部
9 信号用プローブ針
10,21,51,53 テスタ電源端子
11,20,50,51 導電板
12 電源端子
13,25 電源用針立て部
14 プローブ針
15 電源パッド
22 電源端子群
22a〜22h 電源端子
23,30,35,36,37,38 浮き端子
24 ジャンパ線
40 導電パターン
41 スリット
Claims (4)
- テスタから電源電圧の供給を受けるテスタ電源端子と、検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、
前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を2層以上設け、
前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、
前記電源端子群の近傍に設けた浮き端子と前記電源端子とをジャンパ線で接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とするプローブカード用基板。 - テスタから電源電圧の供給を受けるテスタ電源端子と、検査対象となる複数のデバイスに接続するデバイス用の電源端子とを有するプローブカード用基板において、
前記テスタ電源端子と前記電源端子とを接続する導電板を有する電源層を2層以上設け、
前記電源層と同数の前記電源端子からなる電源端子群を形成し、該電源端子群の各電源端子をそれぞれ別の前記導電板と接続し、
前記電源端子群の近傍に設けた浮き端子と前記電源端子とを導電パターンで接続し、前記浮き端子とデバイスの電源パッドに当接するプローブ針とを接続したことを特徴とするプローブカード用基板。 - 請求項1または請求項2において、
前記浮き端子を、前記電源端子群に対して2以上設けたことを特徴とするプローブカード用基板。 - 請求項1、請求項2または請求項3において、
前記電源層の各層の導電板を2以上に分割したことを特徴とするプローブカード用基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001296669A JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
US10/231,076 US6734691B2 (en) | 2001-09-27 | 2002-08-30 | Substrate for a probe card having conductive layers for supplying power to IC devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001296669A JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100820A JP2003100820A (ja) | 2003-04-04 |
JP4667679B2 true JP4667679B2 (ja) | 2011-04-13 |
Family
ID=19117862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001296669A Expired - Fee Related JP4667679B2 (ja) | 2001-09-27 | 2001-09-27 | プローブカード用基板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6734691B2 (ja) |
JP (1) | JP4667679B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003287553A (ja) * | 2002-03-28 | 2003-10-10 | Fujitsu Ltd | プローブカード及びそれを製造するための基板 |
TWI272394B (en) * | 2004-02-24 | 2007-02-01 | Mjc Probe Inc | Multi-function probe card |
JP2006041333A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | プローブカード |
CN100465650C (zh) * | 2005-01-18 | 2009-03-04 | 旺矽科技股份有限公司 | 探针卡 |
WO2008120302A1 (ja) * | 2007-03-28 | 2008-10-09 | Fujitsu Microelectronics Limited | 半導体装置の試験装置 |
CN102401846B (zh) * | 2010-09-19 | 2013-11-20 | 旺矽科技股份有限公司 | 多电源电路板及其应用探针卡 |
US9316685B2 (en) * | 2012-11-12 | 2016-04-19 | Mpi Corporation | Probe card of low power loss |
TWI595237B (zh) * | 2016-09-07 | 2017-08-11 | 美亞國際電子有限公司 | 測試用電路板及其操作方法 |
CN110501633B (zh) * | 2019-08-29 | 2021-10-15 | 上海华力集成电路制造有限公司 | 封装级芯片测试装置及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63228635A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | プロ−ブ検査装置 |
JPH0992694A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719417A (en) * | 1983-05-03 | 1988-01-12 | Wentworth Laboratories, Inc. | Multi-level test probe assembly for IC chips |
JPH088312A (ja) | 1994-06-21 | 1996-01-12 | Hitachi Electron Eng Co Ltd | 多数個取りプローブカード |
US6204674B1 (en) * | 1997-10-31 | 2001-03-20 | Probe Technology, Inc. | Assembly structure for making integrated circuit chip probe cards |
-
2001
- 2001-09-27 JP JP2001296669A patent/JP4667679B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-30 US US10/231,076 patent/US6734691B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63228635A (ja) * | 1987-03-18 | 1988-09-22 | Hitachi Ltd | プロ−ブ検査装置 |
JPH0992694A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | プローブカードおよびそのプローブカードを使用した半導体集積回路のプロービング試験方法 |
Also Published As
Publication number | Publication date |
---|---|
US6734691B2 (en) | 2004-05-11 |
JP2003100820A (ja) | 2003-04-04 |
US20030057978A1 (en) | 2003-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
US3777260A (en) | Grid for making electrical contact | |
JP4667679B2 (ja) | プローブカード用基板 | |
US6249114B1 (en) | Electronic component continuity inspection method and apparatus | |
CN101358999B (zh) | 探针组合体 | |
JP4010588B2 (ja) | 検査用ヘッド | |
JP4355074B2 (ja) | プローブカード | |
KR102195561B1 (ko) | 전기적 접속 장치 | |
JPH10206464A (ja) | プローブ装置 | |
JPS612338A (ja) | 検査装置 | |
JP2003287553A (ja) | プローブカード及びそれを製造するための基板 | |
JP2003035725A (ja) | 電気的接続装置 | |
JP2007067008A (ja) | 半導体検査のプローブ方法 | |
JP2004138576A (ja) | 電気的接続装置 | |
KR101531767B1 (ko) | 프로브 카드 | |
JPH06308163A (ja) | プローブ装置 | |
JPH1164385A (ja) | 検査用基板のプローブ | |
JP4850284B2 (ja) | 半導体装置の試験装置 | |
JPH08242052A (ja) | プリント配線板 | |
JPH0432757Y2 (ja) | ||
KR101434962B1 (ko) | 분기기판을 포함하는 프로브 카드 | |
JPH0338849A (ja) | 半導体集積回路測定治具 | |
JPS59108324A (ja) | 半導体装置試験用プロ−ブカ−ド | |
JPH10282179A (ja) | プリント基板の検査方法および検査装置 | |
JP2010038691A (ja) | 回路基板、その製造方法、電気検査ジグ、および電気検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080303 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |