JP2003099013A

JP2003099013A - 表示装置

Info

Publication number: JP2003099013A
Application number: JP2001293621A
Authority: JP
Inventors: Hisao Fujiwara; 久男藤原; Shigeru Komiya; 滋小宮
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2001-09-26
Filing date: 2001-09-26
Publication date: 2003-04-04

Abstract

(57)【要約】【課題】ＳＲＡＭを内蔵する複数の表示画素により構
成される表示画面を含む液晶表示装置のＳＲＡＭ駆動時
の表示を安定化する。【解決手段】ＳＲＡＭに保持している表示信号を極性
反転して表示素子に印加する際、ＳＲＡＭから表示素子
に印加する表示信号の極性切り換えを行う極性制御信号
を、抵抗Ｒ１、Ｒ２とコンデンサＣ１、Ｃ２で構成され
たローパスフィルターを介して表示画面ＤＳに入力す
る。これにより、ＳＲＡＭ駆動時のＳＲＡＭ電源電圧変
動が抑制され、ＳＲＡＭ表示が安定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置、特に
画素にＳＲＡＭ（Static Random Access Memory）等の
表示信号保持手段を備えた低温多結晶Ｓｉ−ＴＦＴで構
成された液晶表示装置に関する。

【０００２】

【従来の技術】図４はＳＲＡＭを内蔵した表示画素（以
下ＳＲＡＭ内蔵画素とする）ＰＸを含む液晶表示装置の
従来の構成を示すブロック図である。

【０００３】ＳＲＡＭ内蔵画素ＰＸは図４の拡大図に示
すように、Ｎチャネルポリシリコン薄膜トランジスタ
(ＴＦＴ)Ｑsig、液晶容量ＬＣ、補助容量Ｃsig、及びＳ
ＲＡＭを含む。トランジスタＱsigは走査線駆動回路３
から走査線に供給された走査線選択信号がハイレベルの
とき、信号線駆動回路４から信号線に供給されたアナロ
グ表示信号を該ＳＲＡＭ内蔵画素に供給し、液晶容量Ｌ
Ｃ及び補助容量Ｃsigはこの表示信号の電圧に対応して
充電され、これに基づいて表示がなされる。また、例え
ば静止画を表示する場合、走査線及び信号線駆動回路
３，４の動作が停止され、極性制御信号ＳＰＯＬ１及び
ＳＰＯＬ２に応じた極性で、ＳＲＡＭに保持されたディ
ジタル情報に基づいて対応する電圧が液晶容量ＬＣ及び
補助容量Ｃsigに印加され、これにより表示が維持され
る。

【０００４】図５はＳＲＡＭの内容を表示素子に印加す
るＳＲＡＭ表示に関係する制御信号のタイミングチャー
トを示す。極性制御信号ＳＰＯＬ１またはＳＰＯＬ２を
ＯＮ（ロジックレベル“Ｈ”）することによりＳＲＡＭ
の表示信号が表示素子に印加されるが、その際、ＳＰＯ
Ｌ１、ＳＰＯＬ２が変化することにより、Ｐ１及びＰ２
に示すようにＳＲＡＭの電源（ＳＶＤＤ）の電位が変動
する。このＳＶＤＤ電位の変動は、画素のＳＲＡＭの電
源への配線がＳＰＯＬ１及びＳＰＯＬ２と交差または極
く近接に配置して配線されており、その配線間の寄生容
量を通してＳＰＯＬ信号の変動がＳＲＡＭ電源（ＳＶＤ
Ｄ）電位に影響を与えるためである。

【０００５】ＳＰＯＬによりＳＶＤＤ電位が変動、特に
ＳＶＤＤ電位が低下する場合には、ＳＲＡＭで保持して
いる表示信号を維持できなくなるため、ＳＲＡＭ内容が
反転するなどの誤動作が生じる。

【０００６】なお、ＳＰＯＬの他にＶcs（Ｖcom）信号
の変化によってもＳＶＤＤ電位の変動が生じるが、ＳＰ
ＯＬの信号振幅（約１５Ｖ）に比べてＶcs（Ｖcom）信
号の振幅は小さい（約５Ｖ）ので、Ｖcs（Ｖcom）信号
の影響は小さい。

【０００７】

【発明が解決しようとする課題】以上のように、従来の
ＳＲＡＭ内蔵画素の構成では、極性制御信号ＳＰＯＬの
レベル反転時にＳＲＡＭに誤動作が生じ、ＳＲＡＭの内
容が変化し、ＳＲＡＭ駆動を行っている場合には表示画
像が変わってしまうという問題があった。

【０００８】従って本発明は、ＳＲＡＭ等の表示信号保
持手段の誤動作を防止し、安定してメモリ表示を行う表
示装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】本発明に係る表示装置
は、ＳＲＡＭに保持している表示信号を極性反転して表
示素子に印加する際、ＳＲＡＭから表示素子に印加する
表示信号の極性切り換えを行う極性制御信号を、画素領
域外で、該極性制御信号の高周波領域を削減し、かつ高
周波領域のインピーダンスを下げる手段を有している。

【００１０】すなわち本発明は、行と列のマトリックス
状に配置された表示画素と、前記表示画素の行に沿って
配線され、前記表示画素の行を選択するための複数の走
査線と、前記表示画素の列に沿って配線され、前記走査
線により選択された行の各表示画素に表示信号を供給す
る複数の信号線と、前記走査線及び信号線を各々駆動す
る走査線駆動回路及び信号線駆動回路とを有する表示装
置であって、各表示画素は、前記走査線及び信号線に接
続されるスイッチ素子と、前記スイッチ素子を介して供
給される前記表示信号によって充放電される容量素子
と、該表示画素に供給された表示信号を保持する保持手
段と、前記保持手段に保持されている表示信号を、任意
の周期を有する極性制御信号に応じた極性で前記容量素
子に印加する極性制御回路を有し、前記表示装置は、前
記極性制御信号を発生する極性反転回路と、前記極性反
転回路と前記極性制御回路間に設けられ、前記極性制御
信号の高周波成分を削減するローパスフィルタを具備す
る。

【００１１】

【発明の実施の形態】以下、本発明を図面を用いて説明
を行う。

【００１２】図１は本発明の一実施形態に係る液晶表示
装置の構成を示し、図２はこの液晶表示装置の画素周辺
回路を示す。

【００１３】この液晶表示装置は、液晶表示パネル１、
該液晶表示パネル１を制御する表示コントローラ２、及
びＤＣ／ＤＣコンバータ７を備える。液晶表示パネル１
は液晶層ＬＱがアレイ基板ＡＲ及び対向基板ＣＴ間に保
持される構造を有し、表示コントローラ２及びＤＣ／Ｄ
Ｃコンバータは液晶表示パネル１から独立した外部駆動
回路基板上に配置される。

【００１４】ＤＣ／ＤＣコンバータ７はＸドライバーの
電源ＸＶＤＤ、Ｙドライバーの電源ＹＶＤＤ、Ｙドライ
バーから出力される画素ＴＦＴのＯＮ電圧の電源ＹＧＶ
ＤＤ、Ｙドライバーから出力される画素ＴＦＴのＯＦＦ
電圧の電源ＹＧＶＳＳ、ＳＲＡＭの電源ＳＶＤＤ、Ｖcs
（Ｖcom）等を生成する周辺回路の電源ＶＰＥＲＩを発
生する。

【００１５】アレイ基板ＡＲは、マトリクス状に配置さ
れる複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿
って形成される複数の走査線Ｙ（Ｙ1〜Ｙm）、複数の画
素電極ＰＥの列に沿って形成される複数の信号線Ｘ（Ｘ
1〜Ｘn）、信号線Ｘ1〜Ｘn及び走査線Ｙ1〜Ｙmの交差位
置にそれぞれ隣接して配置され、各々対応走査線Ｙから
の走査信号に応答して対応信号線Ｘからの表示信号Ｖpi
xを対応画素電極に供給する複数のＮチャネルポリシリ
コン薄膜トランジスタ(ＴＦＴ)Ｑsig（スイッチ素
子）、走査線Ｙ1〜Ｙmを駆動する走査線駆動回路３、並
びに信号線Ｘ1〜Ｘnを駆動する信号線駆動回路４を含
む。

【００１６】走査線駆動回路３及び信号線駆動回路４は
薄膜トランジスタＱsigと同様に、アレイ基板ＡＲ上に
形成される複数のポリシリコン薄膜トランジスタにより
構成される。対向基板ＣＴは複数の画素電極ＰＥに対向
して配置されコモン電位Ｖcomに設定される単一の対向
電極ＣＥ（図２参照）を含む。

【００１７】表示コントローラ２は、例えば外部から供
給される６ビットのデジタル映像信号及び同期信号を受
取り、通常モードで従来と同様に画素表示信号Ｖpix、
垂直走査制御信号ＹＣＴ及び水平走査制御信号ＸＣＴを
発生する。垂直走査制御信号ＹＣＴは例えば垂直スター
トパルス、垂直クロック信号、出力イネーブル信号ＥＮ
ＡＢ等を含み、走査線駆動回路３に供給される。水平走
査制御信号ＸＣＴは水平スタートパルス、水平クロック
信号、極性反転信号等を含み、表示信号Ｖpixと共に信
号線駆動回路４に供給される。

【００１８】走査線駆動回路３はシフトレジスタ回路を
含み、薄膜トランジスタＱsigを導通させる走査信号を
１垂直走査（フレーム）期間に走査線Ｙ1〜Ｙmに順次供
給するよう垂直走査制御信号ＹＣＴによって制御され
る。シフトレジスタ回路は１垂直走査期間毎に供給され
る垂直スタートパルスを垂直クロック信号に同期してシ
フトさせることにより複数の走査線Ｙ1〜Ｙmのうちの１
本を選択し、該走査線に走査信号を、出力イネーブル信
号ＥＮＡＢを参照して出力する。出力イネーブル信号Ｅ
ＮＡＢは垂直走査(フレーム）期間のうちの有効走査期
間において走査信号の出力を許可するために高レベルに
維持され、この垂直走査期間から有効走査期間を除いた
垂直ブランキング期間で走査信号の出力を禁止するため
に低レベルに維持される。

【００１９】信号線駆動回路４はシフトレジスタ回路を
有し、各走査線Ｙが走査信号により駆動される１水平走
査期間（１Ｈ）において表示信号Ｖpixを信号線Ｘ1〜Ｘ
nにそれぞれ供給するように水平走査制御信号ＸＣＴに
よって制御される。シフトレジスタ回路は１水平走査期
間毎に供給される水平スタートパルスを水平クロック信
号に同期してシフトさせることにより複数の信号線Ｘ１
〜Ｘｎの１本を選択し、選択信号線に対して表示信号Ｖ
pixを供給する。

【００２０】尚、対向電極ＣＥには、図２に示すように
コモン電位ＶcomがＶｃｏｍ・Ｃｃｓ駆動回路６から供
給される。コモン電位Ｖcomは通常モードにおいて１水
平走査期間（Ｈ）毎に０Ｖ及び５Ｖの一方から他方にレ
ベル反転され、低消費電力モードにおいて１フレーム期
間（Ｆ）毎に０Ｖ及び５Ｖの一方から他方にレベル反転
される。また、通常モードにおいて、１水平走査期間
（Ｈ）毎にコモン電位Ｖcomをレベル反転させる代わり
に、例えば２Ｈ毎、あるいは１フレーム期間（Ｆ）毎に
コモン電位Ｖcomをレベル反転させてもかまわない。

【００２１】水平走査制御信号ＸＣＴに含まれる極性反
転信号はこのコモン電位Ｖcomのレベル反転に同期して
信号線駆動回路４に供給される。そして、信号線駆動回
路４は、通常モードにおいては０Ｖから５Ｖの振幅を持
つ表示信号Ｖpixをコモン電位Ｖcomに対して逆極性とな
るように極性反転信号に応答してレベル反転して出力
し、低消費電力モードではその動作を停止する。

【００２２】本実施形態の液晶表示装置は、液晶層ＬＱ
が対向電極ＣＥに設定される０Ｖのコモン電位Ｖcomに
対して５Ｖの表示信号Ｖpixを画素電極ＰＥに印加する
ことにより黒表示を行うノーマリホワイトである。上述
したように通常モードでは表示信号Ｖpix及びコモン電
位Ｖcomの電位関係が１水平走査期間（Ｈ）毎に交互に
反転されるＨコモン反転駆動が採用され、低消費電力モ
ードでは１フレーム毎に交互に反転されるフレーム反転
駆動が採用されている。表示画面ＤＳは各々一対の画素
電極ＰＥ及び対向電極ＣＥ、並びにこれらの間に挟持さ
れた液晶層ＬＱの液晶材料を含む複数の表示画素ＰＸに
より構成され、ＳＲＡＭがこれら表示画素ＰＸの各々に
対して設けられる。図２に示すように、画素電極ＰＥは
この信号線Ｘ上の表示信号Ｖpixを画素スイッチとして
選択的に出力する薄膜トランジスタＱsigに接続され
る。画素電極ＰＥ及び対向電極ＣＥは液晶材料を介して
液晶容量ＬＣを構成し、画素電極ＰＥ及び補助容量線Ｃ
ｓは液晶材料を介さず液晶容量ＬＣに並列的な補助容量
Ｃsigを構成する。

【００２３】薄膜トランジスタＱsigは走査線Ｙからの
走査信号によって駆動されたときに信号線Ｘ上の表示信
号Ｖpixを表示画素ＰＸに印加する。このとき、表示画
素ＰＸは対向電極ＣＥと画素電極ＰＥ間の電位差に対応
する光透過率に設定される。補助容量Ｃsigは液晶容量
ＬＣに比べて十分大きな容量値を有し、表示画素ＰＸに
印加された表示信号Ｖpixにより充放電される。補助容
量Ｃsigがこの充放電により表示信号Ｖpixを保持する
と、この表示信号Ｖpixは薄膜トランジスタＱsigが非導
通となったときに液晶容量ＬＣに保持された電位の変動
を補償し、これにより画素電極ＰＥ及び対向電極ＣＥ間
の電位差が維持される。

【００２４】さらに、表示画素ＰＸは図２に示すように
極性制御回路ＰＣ及びＳＲＡＭを含む。ＳＲＡＭはＰチ
ャネル薄膜トランジスタＱ１，Ｑ３，Ｑ５及びＮチャネ
ル薄膜トランジスタＱ２，Ｑ４で構成され、極性制御回
路ＰＣはＮチャネル薄膜トランジスタＱ６及びＱ７で構
成される。薄膜トランジスタＱ１，Ｑ２は電源ＳＶＤＤ
（＝５Ｖ）及びＧｎｄ（＝０Ｖ）間の電源電圧で動作す
る第１インバータ回路ＩＮＶ１を構成し、薄膜トランジ
スタＱ３，Ｑ４は電源ＳＶＤＤ，Ｇｎｄ間の電源電圧で
動作する第２インバータＩＮＶ２を構成する。インバー
タ回路ＩＮＶ１の出力端は走査信号により制御される薄
膜トランジスタＱ５を介してインバータ回路ＩＮＶ２の
入力端に接続され、インバータ回路ＩＮＶ２の出力端は
インバータ回路ＩＮＶ１の入力端に接続される。Ｐチャ
ネル薄膜トランジスタＱ５は、Ｎチャネル薄膜トランジ
スタＱsigが走査線Ｙからの走査信号の立ち上がりによ
り導通したときに非導通となり、Ｎチャネル薄膜トラン
ジスタＱsigが走査線Ｙからの走査信号の立ち下がりに
より非導通になったときに導通する。即ち、低消費電力
モードで走査線駆動回路３からの走査信号が低レベルに
維持される状態にあっては、Ｐチャネル薄膜トランジス
タＱ５は導通状態を維持する。極性制御回路ＰＣは少な
くとも静止画表示用の低消費電力モードにおいて、例え
ば１フレーム毎に交互に高レベルに設定される極性制御
信号ＳＰＯＬ１及びＳＰＯＬ２によりそれぞれ制御され
るＮチャネル薄膜トランジスタＱ６，Ｑ７で構成され
る。この極性制御信号ＳＰＯＬ１及びＳＰＯＬ２はＳＲ
ＡＭ極性判定回路５から供給される。薄膜トランジスタ
Ｑ６は画素電極ＰＥとインバータ回路ＩＮＶ２の入力端
並びに薄膜トランジスタＱ５を介してインバータ回路Ｉ
ＮＶ１の出力端との間に接続され、薄膜トランジスタＱ
７は画素電極ＰＥとインバータ回路ＩＮＶ１の入力端並
びにインバータ回路ＩＮＶ２の出力端との間に接続され
る。

【００２５】通常モードで走査線Ｙからの走査信号が立
ち上がると、薄膜トランジスタＱsigが導通し薄膜トラ
ンジスタＱ５が非導通となる。極性制御信号ＳＰＯＬ１
及びＳＰＯＬ２は静止画用の低消費電力モードを設定し
ない場合、薄膜トランジスタＱ６，Ｑ７を共に非導通に
維持するために、いずれも低レベルに設定可能である。

【００２６】静止画を表示するＳＲＡＭ駆動モード（低
消費電力モード）を設定する場合には、これら極性制御
信号ＳＰＯＬ１及びＳＰＯＬ２は一方が高レベルに設定
され、後続フレーム毎に高レベルが交互に切り替わるよ
うに設定される。

【００２７】例えば極性制御信号ＳＰＯＬ１だけが高レ
ベルに設定されると、薄膜トランジスタＱ６が画素電極
ＰＥに印加された表示信号Ｖpixをインバータ回路ＩＮ
Ｖ２に供給する。この表示信号Ｖpixはインバータ回路
ＩＮＶ２によってレベル反転され表示信号ＶRAM2として
出力され、さらにインバータ回路ＩＮＶ１によりレベル
反転され表示信号ＶRAM1として出力される。走査線Ｙか
らの走査信号が立ち下がると、薄膜トランジスタＱsig
が非導通とって画素電極ＰＥを電気的なフローティング
状態とする一方で、薄膜トランジスタＱ５が導通して表
示信号ＶRAM1をインバータ回路ＩＮＶ２に供給する。表
示信号Ｖpixはコモン電位Ｖcomに対して表示信号ＶRAM1
と同極性であり、表示信号ＶRAM1はＳＲＡＭによって表
示信号Ｖpixとしてデジタル的に保持されると共に、薄
膜トランジスタＱ６を介して画素電極ＰＥに供給され
る。

【００２８】また、逆に極性制御信号ＳＰＯＬ２だけが
高レベルに設定されると、薄膜トランジスタＱ７が画素
電極ＰＥに印加された表示信号Ｖpixをインバータ回路
ＩＮＶ１に供給する。この表示信号Ｖpixはインバータ
回路ＩＮＶ１によってレベル反転され表示信号ＶRAM1と
して出力される。走査線Ｙからの走査信号が立ち下がる
と、薄膜トランジスタＱsigが非導通とって画素電極Ｐ
Ｅを電気的なフローティング状態とする一方で、薄膜ト
ランジスタＱ５が導通して表示信号ＶRAM1をインバータ
回路ＩＮＶ２に供給する。この表示信号ＶRAM1はインバ
ータ回路ＩＮＶ２によってレベル反転され表示信号ＶRA
M2としてインバータ回路ＩＮＶ１に出力される。表示信
号Ｖpixはコモン電位Ｖcomに対して表示信号ＶRAM2と同
極性であり、この表示信号ＶRAM2はＳＲＡＭによって表
示信号Ｖpixとしてデジタル的に保持されると共に、薄
膜トランジスタＱ６を介して画素電極ＰＥに供給され
る。

【００２９】極性制御信号ＳＰＯＬ１、ＳＰＯＬ２が１
フレーム毎に交互に高レベルに設定されると、互いに逆
の電位関係にある表示信号ＶRAM2，ＶRAM1がＳＲＡＭか
ら交互に画素電極ＰＥに供給され、液晶材料の偏在化に
よる焼き付き現象を防止する。

【００３０】次に、極性制御信号を鈍らせて、表示特性
を安定化する本発明の一実施形態にかかる回路及び動作
を説明する。

【００３１】図１に示す本発明の一実施形態に係る液晶
表示装置は、表示画面ＤＳに入力する極性制御信号ＳＰ
ＯＬ１、ＳＰＯＬ２に対してＲ１、Ｃ１、Ｒ２、Ｃ２を
挿入してローパスフィルターを構成し、極性制御信号を
鈍らせ、かつＣ１、Ｃ２により極性制御信号の高周波領
域のインピーダンスを低下させて入力している。

【００３２】図１に示す液晶表示装置をＳＲＡＭ駆動す
る際のタイミングチャートを図３に示す。図示するよう
に、ＳＰＯＬ１及びＳＰＯＬ２の極性制御信号を鈍らせ
ることにより、Ｐ３及びＰ４に示すように表示画面ＤＳ
内のＳＶＤＤとＳＰＯＬ１及びＳＰＯＬ２とのカップリ
ング容量によるＳＶＤＤの変動が抑制され、ＳＲＡＭの
誤動作を回避することができる。

【００３３】一般に、寄生容量など容量性のインピーダ
ンスはＺｃ＝１／（２πｆｃ）で表される。つまり周波数ｆが大きいほどインピーダン
スは小さくなって見えるため、高い周波数を含む信号、
すなわちＳＰＯＬに高い周波数成分を含むほど寄生容量
（ｃ）によって変動するＳＶＤＤ電位の値は大きくな
る。逆に、ＳＰＯＬに含む周波数成分の中でより低い周
波数成分まで除去し波形を鈍らせるほどＳＶＤＤ電位の
変動が低くなるが、ＳＰＯＬの信号を鈍らせ過ぎると、
表示素子にＳＲＡＭの信号を伝達するＱ６、Ｑ７が同時
にＯＮしたりするなど表示の不具合が発生する場合があ
る。

【００３４】従って、ＳＰＯＬの波形を鈍らせる場合に
はＳＰＯＬ１とＳＰＯＬ２の双方ともが表示に影響しな
い期間、例えば垂直帰線（ブランキング）期間に同時に
ＯＮすること無く切り換えが終了するように、つまりＳ
ＰＯＬ１、ＳＰＯＬ２の双方とも垂直帰線期間の１／２
以下の時間で動作が完了するように、ＳＰＯＬに挿入す
るＲ及びＣの時定数を垂直帰線期間の１／２以下に設定
するのが望ましい。

【００３５】また、ＳＰＯＬが他の信号、例えばＶcs
（Ｖcom）信号によっても変動し、それがＳＲＡＭの極
性切り換えやＳＰＯＬを通じて他の制御信号に影響を与
える場合がある。そのため、ＳＰＯＬに他の信号が重畳
した場合にも、その影響を小さくする為にはＣの容量を
より大きくし、ＳＰＯＬの交流インピーダンスを低下さ
せておくことが望ましい。例えば、Ｒが１ｋΩ、すなわ
ち直流インピーダンスが１ｋΩであったとし、またこの
表示画面ＤＳがＳＲＡＭ表示時以外、すなわち１走査線
毎に表示信号の極性が異なる場合、表示画面ＤＳ内では
Ｖcs（Ｖcom）や表示信号が走査周波数の１／２の周波
数で極性が交番する。つまり走査線の周波数を１０ｋＨ
ｚとすれば５ｋＨｚで極性で交番することになる。この
ときＳＰＯＬに接続されているＣ（Ｃ１及びＣ２）が
０．１μＦであったとすると、交番信号の基本周波数に
対するＳＰＯＬの交流インピーダンス（交流分のみ）
は、Ｚc pol＝１／（２π（５×１０3）（０．１×１０-6）
≒３１８となり直流インピーダンス１ｋΩよりも小さい３１８Ω
にすることができる。このように交流のインピーダンス
を小さく設定することにより、通常駆動時の表示で他の
制御信号から受ける変動をより小さく抑えることができ
る。

【００３６】なお、これまでの説明ではＳＰＯＬに挿入
するＲ、Ｃは表示画面ＤＳの外に付加する場合である
が、画素領域以外、つまりＳＰＯＬ信号とＳＶＤＤ配線
とが交差、または極く近傍に配線される前であれば表示
画面ＤＳ内に挿入されてあっても良い。また、複数の場
所に分散されて挿入されてあっても良い。

【００３７】

【発明の効果】以上のように、本発明によれば、ＳＲＡ
Ｍ等の表示信号保持手段から表示素子に印加する表示信
号の極性切り換えを行う極性制御信号の高周波領域を削
減し、かつ高周波領域のインピーダンスを下げることに
よりメモリ電源の変動を抑制し、メモリ動作を安定化
し、その結果メモリ表示を安定化することが可能にな
る。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すＳＲＡＭ内蔵液晶表
示装置のブロック図。

【図２】図２は図１に示す液晶表示装置の表示画素周辺
回路を示す図。

【図３】本発明の一実施形態に係るＳＲＡＭ駆動時のタ
イミングチャート。

【図４】従来のＳＲＡＭ内蔵液晶表示装置のブロック
図。

【図５】従来のＳＲＡＭ内蔵液晶表示装置のＳＲＡＭ駆
動時のタイミングチャート。

【符号の説明】

１…液晶表示パネル、２…表示コントローラ、３…走査
線駆動回路、４…信号線駆動回路、５…ＳＲＡＭ極性反
転回路、６…Ｖｃｏｍ・Ｖｃｓ駆動回路、Ｃ１、Ｃ２…
コンデンサ、Ｒ１、Ｒ２…抵抗、ＡＲ…アレイ基板、Ｌ
Ｑ…液晶層、ＣＴ…対向基板、ＰＸ…表示画素、ＰＥ…
画素電極、Ｘ…信号線、Ｙ…走査線、Ｑ１、Ｑ３、Ｑ５
…Ｐチャネル薄膜トランジスタ、Ｑ２、Ｑ４、Ｑ６、Ｑ
７、Ｑｓｉｇ…Ｎチャネル薄膜トランジスタ、Ｃｓｉｇ
…補助容量、ＬＣ…液晶容量

フロントページの続きＦターム(参考） 2H093 NA11 NA32 NA33 NA43 NC10 NC11 NC34 NC40 NC44 ND60 5C006 AA01 AC27 AF42 AF44 AF69 AF73 AF84 BB16 BC03 BC06 BC12 BC20 BF21 BF37 FA47 GA03 5C080 AA10 BB05 DD09 DD26 FF11 GG12 JJ02 JJ03 JJ04

Claims

【特許請求の範囲】

【請求項１】行と列のマトリックス状に配置された表
示画素と、前記表示画素の行に沿って配線され、前記表示画素の行
を選択するための複数の走査線と、前記表示画素の列に沿って配線され、前記走査線により
選択された行の各表示画素に表示信号を供給する複数の
信号線と、前記走査線及び信号線を各々駆動する走査線駆動回路及
び信号線駆動回路とを有する表示装置であって、各表示画素は、前記走査線及び信号線に接続されるスイッチ素子と、前記スイッチ素子を介して供給される前記表示信号によ
って充放電される容量素子と、該表示画素に供給された表示信号を保持する保持手段
と、前記保持手段に保持されている表示信号を、任意の周期
を有する極性制御信号に応じた極性で前記容量素子に印
加する極性制御回路を有し、前記表示装置は、前記極性制御信号を発生する極性反転回路と、前記極性反転回路と前記極性制御回路間に設けられ、前
記極性制御信号の高周波成分を削減するローパスフィル
タを具備することを特徴とする表示装置。
【請求項２】ローパスフィルターは抵抗とコンデンサ
で構成されることを特徴とする請求項１記載の表示装
置。
【請求項３】前記ローパスフィルターの時定数は、垂
直帰線期間の１／２以下であることを特徴とする請求項
１又は２記載の表示装置。
【請求項４】前記ローパスフィルタは、前記複数の表
示画素により構成される表示画面領域以外の領域に設け
られることを特徴とする請求項１乃至３の１項に記載の
表示装置。