JP2003092414A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003092414A JP2003092414A JP2001281363A JP2001281363A JP2003092414A JP 2003092414 A JP2003092414 A JP 2003092414A JP 2001281363 A JP2001281363 A JP 2001281363A JP 2001281363 A JP2001281363 A JP 2001281363A JP 2003092414 A JP2003092414 A JP 2003092414A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- type
- cathode
- cathode region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
作を抑制した横型ダイオードを提供することを目的とす
る。 【解決手段】 半導体層(19)の表面に選択的に設け
られた第1導電型のカソード領域(23)と第2導電型
のアノード領域(21)と、前記カソード領域の中央付
近を除いてその周縁部に重なるように設けられた第1導
電型のリサーフ領域(25)と、を備え、前記カソード
領域の下には、第2導電型の半導体領域(19)が設け
られ、さらにその下には第1導電型の埋め込み層(1
3)が設けられた横型ダイオードとすることにより、カ
ソード領域の直下において生じうる寄生トランジスタ動
作を効果的に抑制することが可能となる。
Description
し、より詳細には半導体層の表面に略プレーナ状のアノ
ード領域とカソード領域とが形成された横型ダイオード
を備えた半導体装置に関する。
置などに用いられる半導体装置のうちで、比較的高い耐
圧が要求されるものがある。このような半導体装置を開
示した文献としては、例えば、特開2000−1382
29号公報を挙げることができる。
面構造を例示する模式図である。すなわち、同図に例示
した半導体装置は、「横型ダイオード」と呼ばれるもの
である。同図に例示したダイオードの場合、p型基板1
01の上に形成されたn+型埋め込み層103とn+型
拡散層105とによって基板電位から分離されたp型領
域109が設けられている。そして、その表面に、p+
型アノード領域111とn+型カソード領域113が、
それぞれ略プレーナ状に形成されている。また、n+型
拡散層105の表面にはn+型コンタクト領域120が
形成されている。
には、アノード電極140、カソード電極142がそれ
ぞれ接続され、所定のアノード電位、カソード電位を印
加可能としている。また、n+型コンタクト領域120
には、電極144が接続され、所定の拡散層電位を印加
可能としている。
は、カソード領域113の全体を取り囲むようにn−型
領域115を重ねて形成することによって、高耐圧のダ
イオードを実現していた。すなわち、カソード領域11
3の周りにn−型領域115を設けることにより、pn
接合に逆方向電圧が印加された時にn−型領域115を
空乏化させて、n+型カソード領域113における電界
を緩和してダイオードの耐圧を上げることができる。
例示したような構造の場合、同図に概念的に例示した如
く、n+型カソード領域113の下に、寄生npnトラ
ンジスタが形成される。特に、カソード領域113の直
下においては、n−型領域115を設けることにより、
寄生npnトランジスタのエミッタの注入効率が高くな
る。このため、寄生npnトランジスタの電流増幅率h
feが高くなり、寄生動作が生じて、カソード電位Kと
拡散層電位Vとが同電位になってしまうという現象が生
ずる。これは他の素子との集積化を図る上で回路構成
上、深刻な問題となる場合が多い。
されたのであり、その目的は、高耐圧を維持しつつ、寄
生トランジスタの動作を抑制した横型ダイオードを備え
た半導体装置を提供することにある。
に、本発明の半導体装置は、半導体層の表面に第1導電
型の第1の半導体領域と第2導電型の第2の半導体領域
とが互いに近接して選択的に設けられ、前記第1及び第
2の半導体領域の一方がカソード領域、他方がアノード
領域となるダイオード構造を備え、前記第1の半導体領
域の下には、第2導電型の半導体層を介して第1導電型
の埋め込み層が設けられるとともに、前記第1の半導体
領域の中央付近を除いてその周縁部に重なるように第1
導電型のリサーフ領域が設けられたことを特徴とする。
耐圧を高く維持できると同時に、第1の半導体領域の直
下において生じうる寄生トランジスタ動作を効果的に抑
制することが可能となる。
板と、第1導電型の埋め込み層と第1導電型の拡散領域
とによって前記半導体基板から電気的に分離された半導
体領域と、前記半導体領域の表面に選択的に設けられた
第1導電型のカソード領域と、前記半導体領域の前記表
面で前記カソード領域と近接して選択的に設けられた第
2導電型のアノード領域と、前記カソード領域の中央付
近を除いてその周縁部に重なるように設けられた第1導
電型のリサーフ領域と、を備え、前記カソード領域と前
記埋め込み層との間には、第2導電型の半導体領域が設
けられたことを特徴とする。
て耐圧を高く維持できると同時に、カソード領域の直下
において生じうる寄生トランジスタ動作を効果的に抑制
することが可能となり、カソード領域と埋め込み層の電
位が同電位となる問題を解消することができる。
は、前記カソード領域(第1の半導体領域)の不純物濃
度よりも低いものとすれば、電界を効果的に緩和して耐
圧を高く維持できる。
と接触した電極接触部と、前記電極接触部から前記表面
に沿って横方向に延在する延在部と、を有し、前記リサ
ーフ領域は、前記延在部の周縁に重なるように設けられ
たものとすれば、サージ耐圧を向上させることができ
る。
域の電位と、前記埋め込み層の電位とが同一とならない
ような構造パラメータを設定することにより、寄生トラ
ンジスタ動作を効果的に抑制することができる。
実施の形態について説明する。
ダイオードの断面構造を表す模式図である。
型層17が形成され、この一部はn +型埋め込み層13
とn+型拡散層15とによって基板電位から分離されて
島状領域とされている。そして、その中にp型ウエル領
域19が形成され、このウエル領域19の表面に、p+
型アノード領域21とn+型カソード領域23とが、そ
れぞれ略プレーナ状に形成されている。
形成されている。そして、アノード領域21、カソード
領域23、n+型領域30には、アノード電極40、カ
ソード電極42、拡散層電極44が、それぞれ接続さ
れ、所定のアノード電位A、カソード電位K、拡散層電
位Vを独立に印加可能としている。
ードにおいて、プレーナ状に形成されたカソード領域2
3の周縁部のみを覆うようにn−型リサーフ領域25を
形成する。つまり、n−型リサーフ領域25は、カソー
ド領域23の周縁部のみに重なるように設けられ、カソ
ード領域23の中央部においては設けられていない。リ
サーフ領域25の不純物濃度は、カソード領域23の不
純物濃度よりも低く形成する。
印加した時に電界が集中する箇所は、カソード領域23
の端部の曲率が大きい(曲率半径が小さい)部分であ
る。この部分をn−型リサーフ領域25によって覆うこ
とにより、電界を緩和して、ダイオードの耐圧を高く維
持することができる。すなわち、本発明におけるn−型
リサーフ領域25は、表面付近における電界を緩和する
リサーフ(RESURF:REduced SURface Field)層として
の作用を維持している。
3の直下においてn−領域を除去したことにより、寄生
npnトランジスタのエミッタの注入効率を下げること
ができ、寄生トランジスタの電流増幅率hfeを下げる
ことができる。つまり、寄生トランジスタの動作を抑止
することができる。その結果として、カソード電位Kと
拡散層電位Vとが短絡することを防ぎ、横型ダイオード
を適正に動作させることができる。
げると、n型層17は概ね1013 〜14/cm3、n
+カソード領域23は概ね1015/cm3、n−型リ
サーフ領域25は概ね1012/cm3程度とすること
ができる。
示したが、本発明のダイオードの平面構造は、例えば、
カソード領域23を中心としてn−型リサーフ領域25
とアノード領域21とが略同心状に設けられた構造とす
ることができる。図2は、本発明の第2の具体例の横型
ダイオードの断面構造を表す模式図である。同図につい
ては、図1に関して前述したものと同様の要素には同一
の符号を付して詳細な説明は省略する。
れたカソード領域23の周縁部のみを覆うようにn−型
リサーフ領域25が形成されている。つまり、n−型リ
サーフ領域25は、カソード領域23の周縁部のみに重
なるように設けられ、カソード領域23の中央部におい
ては設けられていない。このようにn−型リサーフ領域
25を選択的に形成することにより、前述したように寄
生npnトランジスタ動作を抑制することができる。す
なわち、カソード電位Kと拡散層電位Vとの短絡を防い
で、素子を好適なバイアス条件で動作させることができ
る。
は、カソード領域23が幅広に形成されている。つま
り、カソード領域23は、カソード電極42との接触部
23Aと、そこから横方向に延在する延在部23Bと、
を有する。そして、図1に例示した具体例と比較した場
合、この延在部23Bの幅(横方向の長さ)が広くなる
ように形成されている。
すると、ESD(Electro-Static Discharge)に対する
耐性が向上する。すなわち、ESDによりカソード電極
42から瞬間的に流入した電流は、図2に矢印Iで表し
たように、延在部23Bを介して素子の中を流れる。し
かし、このように幅広の延在部23Bを流れるうちに、
その抵抗成分によって電流は減衰し、また、電流の一部
はカソード領域の底面から漏出する。その結果、カソー
ド領域の端部に電流が集中して破壊されるという事態を
回避できる。
を抑制しつつ、このようにカソード領域23を幅広に形
成してサージ耐圧を向上させることができる。つまり、
従来の構造の場合、カソード領域23を幅広に形成する
と、その面積が増大するため、寄生トランジスタ動作に
よる短絡電流が増大しやすくなる。これに対して、本発
明によれば、n−型リサーフ領域25をカソード領域2
3の周縁部のみに選択的に設けることにより、電極接触
部23A及び延在部23Bにおける寄生トランジスタ動
作を効果的に抑制することができる。
オードの断面構造を表す模式図である。同図について
も、図1及び図2に関して前述したものと同様の要素に
は同一の符号を付して詳細な説明は省略する。
n型層17の中にp型ウエル19が形成され、p型ウエ
ル19の表面にカソード領域とアノード領域が形成され
ている。これに対して、本具体例においては、n型層1
7をp+型埋め込み層32とp型拡散層34とにより分
離してダイオードが形成されている。
11の上にn型層17が形成され、その一部が、p+型
埋め込み層32とp型拡散層34とによって基板電位か
ら分離されている。そして、その分離された領域の表面
にn+型カソード領域23が略プレーナ状に形成されて
いる。また一方、p型拡散層34の中には、p+型アノ
ード領域21が形成されている。
に形成されたカソード領域23の周縁部のみを覆うよう
にn−型リサーフ領域25が形成されている。つまり、
n−型リサーフ領域25は、カソード領域23の周縁部
のみに重なるように設けられ、カソード領域23の中央
部においては設けられていない。このようにn−型リサ
ーフ領域25を選択的に形成することにより、前述した
ように寄生npnトランジスタ動作を抑制することがで
きる。すなわち、カソード電位Kと拡散層電位Vとの短
絡を防いで、素子を好適なバイアス条件で動作させるこ
とができる。
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。
の寸法関係や材料などに関しては、当業者が公知の範囲
から選択して適宜変更したものも同様に本発明の範囲に
包含される。
有する横型ダイオードも、同様に本発明の作用効果が得
られ、本発明の範囲に包含される。
素子の耐圧を高いレベルに維持しつつ、寄生トランジス
タ動作を効果的に抑制した横型ダイオードを備えた半導
体装置を提供することができ、産業上のメリットは多大
である。
断面構造を表す模式図である。
構造を表す模式図である。
構造を表す模式図である。
式図である。
Claims (4)
- 【請求項1】半導体層の表面に第1導電型の第1の半導
体領域と第2導電型の第2の半導体領域とが互いに近接
して選択的に設けられ、前記第1及び第2の半導体領域
の一方がカソード領域、他方がアノード領域となるダイ
オード構造を備え、 前記第1の半導体領域の下には、第2導電型の半導体層
を介して第1導電型の埋め込み層が設けられるととも
に、前記第1の半導体領域の中央付近を除いてその周縁
部に重なるように第1導電型のリサーフ領域が設けられ
たことを特徴とする半導体装置。 - 【請求項2】半導体基板と、 第1導電型の埋め込み層と第1導電型の拡散領域とによ
って前記半導体基板から電気的に分離された半導体領域
と、 前記半導体領域の表面に選択的に設けられた第1導電型
のカソード領域と、 前記半導体領域の前記表面で前記カソード領域と近接し
て選択的に設けられた第2導電型のアノード領域と、 前記カソード領域の中央付近を除いてその周縁部に重な
るように設けられた第1導電型のリサーフ領域と、 を備え、 前記カソード領域と前記埋め込み層との間には、第2導
電型の半導体領域が設けられたことを特徴とする半導体
装置。 - 【請求項3】前記リサーフ領域の不純物濃度は、前記カ
ソード領域の不純物濃度よりも低いことを特徴とする請
求項2に記載の半導体装置。 - 【請求項4】前記カソード領域は、カソード電極と接触
した電極接触部と、前記電極接触部から前記表面に沿っ
て横方向に延在する延在部と、を有し、 前記リサーフ領域は、前記延在部の周縁に重なるように
設けられたことを特徴とする請求項1または2に記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001281363A JP4074074B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001281363A JP4074074B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003092414A true JP2003092414A (ja) | 2003-03-28 |
JP4074074B2 JP4074074B2 (ja) | 2008-04-09 |
Family
ID=19105196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001281363A Expired - Lifetime JP4074074B2 (ja) | 2001-09-17 | 2001-09-17 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4074074B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864538B2 (en) * | 2000-06-06 | 2005-03-08 | Robert Bosch Gmbh | Protection device against electrostatic discharges |
JP2006066788A (ja) * | 2004-08-30 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置 |
JP2006190837A (ja) * | 2005-01-06 | 2006-07-20 | Renesas Technology Corp | フルアイソレーションダイオード |
CN100338780C (zh) * | 2003-12-10 | 2007-09-19 | 上海华虹Nec电子有限公司 | 嵌位二极管结构(四) |
JP2007535812A (ja) * | 2004-04-30 | 2007-12-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスおよびその製造方法 |
JP2011014923A (ja) * | 2010-09-08 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
US9613945B1 (en) | 2015-09-16 | 2017-04-04 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
-
2001
- 2001-09-17 JP JP2001281363A patent/JP4074074B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6864538B2 (en) * | 2000-06-06 | 2005-03-08 | Robert Bosch Gmbh | Protection device against electrostatic discharges |
CN100338780C (zh) * | 2003-12-10 | 2007-09-19 | 上海华虹Nec电子有限公司 | 嵌位二极管结构(四) |
JP2007535812A (ja) * | 2004-04-30 | 2007-12-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスおよびその製造方法 |
JP2006066788A (ja) * | 2004-08-30 | 2006-03-09 | Mitsubishi Electric Corp | 半導体装置 |
US7598587B2 (en) | 2004-08-30 | 2009-10-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
DE102005011348B4 (de) * | 2004-08-30 | 2011-08-18 | Mitsubishi Denki K.K. | Halbleitervorrichtung |
JP2006190837A (ja) * | 2005-01-06 | 2006-07-20 | Renesas Technology Corp | フルアイソレーションダイオード |
JP2011014923A (ja) * | 2010-09-08 | 2011-01-20 | Mitsubishi Electric Corp | 半導体装置 |
US9613945B1 (en) | 2015-09-16 | 2017-04-04 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4074074B2 (ja) | 2008-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060081919A1 (en) | Semiconductor device | |
JP2009194301A (ja) | 半導体装置 | |
JP2009188178A (ja) | 半導体装置 | |
JP3713490B2 (ja) | 半導体装置 | |
CN103296075A (zh) | 半导体器件 | |
JP3076468B2 (ja) | 半導体装置 | |
US11139288B2 (en) | Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof | |
JP4230681B2 (ja) | 高耐圧半導体装置 | |
JP2001257366A (ja) | 半導体装置 | |
JP2003092414A (ja) | 半導体装置 | |
US20200303369A1 (en) | Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof | |
JP4642767B2 (ja) | サージ保護用半導体装置 | |
JP4177229B2 (ja) | 半導体装置とその製造方法 | |
JP2006261376A (ja) | ダイオード及び半導体装置 | |
JP4423466B2 (ja) | 半導体装置 | |
JP2000114266A (ja) | 高耐圧ダイオードとその製造方法 | |
JP4029549B2 (ja) | 半導体装置 | |
JP2001168321A (ja) | 半導体保護装置とその保護方法 | |
JP2009141071A (ja) | 静電気保護用半導体素子 | |
CN110783396B (zh) | 半导体装置 | |
JP4834305B2 (ja) | 半導体装置 | |
JP2003152183A (ja) | 半導体装置 | |
JP2988047B2 (ja) | 半導体装置 | |
JP3342944B2 (ja) | 横型高耐圧半導体素子 | |
JP2001102387A (ja) | 高耐圧半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040528 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080121 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4074074 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |