JP2003087662A

JP2003087662A - 固体撮像装置

Info

Publication number: JP2003087662A
Application number: JP2001281605A
Authority: JP
Inventors: Keiji Mabuchi; 圭司馬渕
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-09-17
Filing date: 2001-09-17
Publication date: 2003-03-20
Anticipated expiration: 2021-09-17
Also published as: JP4434530B2; US7119840B2; US20030063206A1

Abstract

(57)【要約】【課題】電源電圧を増大させることなく増幅トランジ
スタにおける電位を上げることができ、画素部の低電圧
化を図る。【解決手段】リセットトランジスタ１２０および転送
トランジスタ１２２は、駆動電源（駆動電圧Ｖｄｄ）と
ＰＤ１１０の出力との間に縦に接続され、そのソース・
ドレイン間にＦＤ部１１６が設けられている。また、選
択トランジスタ１２４と増幅トランジスタ１２６は、垂
直信号線１１２と駆動電源との間に縦に接続され、増幅
トランジスタ１２６のゲートがＦＤ部１１６が接続され
ている。増幅トランジスタ１２６と選択トランジスタ１
２４の接続位置が従来と逆に駆動電源側に選択トランジ
スタ１２４が設けられ、垂直信号線１１２側に増幅トラ
ンジスタ１２６が設けられている。そして、リセットト
ランジスタ１２０によるリセット動作の終了後に、選択
トランジスタ１２４をオンさせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、それぞれ撮像画素
を構成する複数の光電変換素子を有し、各光電変換素子
に蓄積された光電荷を複数のトランジスタを用いて読み
出す構造を有する固体撮像装置に関し、特に低電圧化が
可能な固体撮像装置に関する。

【０００２】

【従来の技術】従来より、この種の固体撮像素子とし
て、各撮像画素毎に光電変換用のフォトダイオードと、
このフォトダイオードに蓄積した光電荷の転送、選択、
増幅、リセットを行う各種ＭＯＳトランジスタを設けた
ＭＯＳ型固体撮像装置が提案されている。

【０００３】図４は、このようなＭＯＳ型固体撮像装置
における従来の画素部の構成例を示す回路図であり、図
５は、図４に示す画素部の動作例を示すタイミングチャ
ートである。この図４は、フォトダイオード１０に蓄積
した光電子を垂直信号線１２に出力するまでの構成を示
しており、垂直信号線１２の下端側（後述するＳ／Ｈ・
ＣＤＳ回路への電圧出力）はハイインピーダンスとなっ
ている。また、垂直信号線１２の上端側は画素部の外で
定電流源１４に接続されている。

【０００４】そして、図示のように、フォトダイオード
（以下、ＰＤという）１０の周辺には、４つのＭＯＳト
ランジスタ２０、２２、２４、２６が設けられている。
まず、リセットトランジスタ２０および転送トランジス
タ２２が、駆動電源（駆動電圧Ｖｄｄ）とＰＤ１０の出
力との間に縦に接続されており、リセットトランジスタ
２０のソースと転送トランジスタ２２のドレインとの間
にフローティングディフュージョン部（以下、ＦＤ部と
いう）１６が設けられている。また、選択トランジスタ
２４と増幅トランジスタ２６が、垂直信号線１２と駆動
電源（駆動電圧Ｖｄｄ）との間に縦に接続されており、
増幅トランジスタ２６のゲートにＦＤ部１６が接続され
ている。

【０００５】リセットトランジスタ２０のゲートにはリ
セットパルスが入力され、転送トランジスタ２２のゲー
トには転送パルスが入力され、選択トランジスタ２４の
ゲートには選択パルスが入力されている。このような構
成において、選択トランジスタ２４をＯＮすると、増幅
トランジスタ２６と撮像部外の定電流源１４がソースフ
ォロアを組むので、垂直信号線１２の電位は、増幅トラ
ンジスタ２６のゲート電圧すなわちＦＤ部１６の電位に
追従した値となる。この値が画素の出力となる。

【０００６】次に、図５に基づいて従来の画素部におけ
る駆動方法について説明する。まず、図５の横軸に示す
「ｔ１０」のタイミングでは、ＰＤ１０に光電子を蓄積
する。次に、「ｔ１１」のタイミングで選択トランジス
タ２４をＯＮする。そして、「ｔ１２」のタイミングで
リセットトランジスタ２０にリセットパルスを入力し、
ＦＤ部１６をリセットする。この後、「ｔ１３」に示す
期間で、垂直信号線１２の電位（リセットレベル）を後
段のＳ／Ｈ・ＣＤＳ回路で取り込む。そして、「ｔ１
４」のタイミングで転送パルスを入力し、ＰＤ１０から
ＦＤ部１６に光電子を転送する。

【０００７】この後、「ｔ１５」の期間で、再び垂直信
号線１２の電位（光レベル）を後段のＳ／Ｈ・ＣＤＳ回
路で取り込む。次に、「ｔ１６」のタイミングでリセッ
トパルスを入力し、ＦＤ部１６を再びリセットする。最
後に「ｔ１７」のタイミングで選択トランジスタ２４を
ＯＦＦし、「ｔ１０」の状態に戻る。ここで、Ｓ／Ｈ・
ＣＤＳ回路は、引き続いて取り込まれた２つの電圧の差
を取り、保持する回路であり、上記動作の場合は、上述
したリセットレベルの値と光レベルの差を取り、信号レ
ベルとして保持する。

【０００８】

【発明が解決しようとする課題】ところで、上述のよう
な従来の固体撮像装置では、図４に示すように、増幅ト
ランジスタ２６ではなく選択トランジスタ２４が垂直信
号線１２の側に有ることが一般的であった。その理由
は、選択トランジスタ２４の閾値落ちによる電圧降下
や、選択トランジスタ２４の抵抗増大をきらうためであ
る。一方、図５に示すように、選択トランジスタ２４を
ＯＮしている期間中にリセットパルスを入れることが一
般的であった。その理由は、転送パルスとリセットパル
スの状態を同じ（選択トランジスタ２４がＯＮしてい
る）にした方が良いという直感からと思われる。そし
て、これら２つの事項のうち、片方を満たす従来例は存
在するが、両方に当てはまるものは知られていないもの
と思われる。

【０００９】ところで、ＭＯＳ型の固体撮像装置の最大
の長所の１つとして、周りのＬＳＩと同様の低電圧で動
作することがある。一方、ＬＳＩの進化に伴い、ＬＳＩ
の電源電圧は５Ｖ→３．３Ｖ→２．５Ｖ→１．８Ｖ→
１．３Ｖというように急速に低下する傾向となってい
る。ここでＭＯＳ型固体撮像装置は、ソースフォロアの
動作電圧＋信号振幅＋マージン分の電圧が必要であり、
信号振幅は５００ｍＶ〜１Ｖが要求される。このことか
ら、従来のＭＯＳ型固体撮像装置では、ＴＧ等の周辺回
路は低電圧化の方向に乗ることができるにもかかわら
ず、画素部の動作に必要な電圧が障害となって、２．５
Ｖ以下の電源電圧に対応していくことが困難となってい
た。

【００１０】本発明は、このような実状に鑑みてなされ
たものであり、その目的とするところは、電源電圧を増
大させることなく増幅トランジスタにおける電位を上げ
ることができ、画素部の低電圧化を図ることが可能な固
体撮像装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明は、撮像部内に設
けられた複数の画素部に、受光量に応じて光電荷を蓄積
する光電変換手段と、前記光電変換手段によって蓄積さ
れた光電荷を受け取るフローティングディフュージョン
部と、前記光電変換手段によって蓄積された光電荷を前
記フローティングディフュージョン部に転送する転送手
段と、前記フローティングディフュージョン部から光電
荷に対応する信号を取り出す増幅トランジスタと、前記
フローティングディフュージョン部に印加された光電荷
をリセットするリセットトランジスタと、前記増幅トラ
ンジスタと接続され、増幅トランジスタの出力を撮像部
外の電流源に接続された信号線に選択的に接続する選択
トランジスタとを設け、前記増幅トランジスタは前記選
択トランジスタと信号線との間に挿入され、かつ、前記
リセットトランジスタによるリセット動作の終了後に、
前記選択トランジスタをオンさせることを特徴とする。

【００１２】本発明の固体撮像装置によれば、増幅トラ
ンジスタを選択トランジスタと信号線との間に設け、か
つ、リセットトランジスタによるリセット動作の終了後
に、選択トランジスタをオンさせるという２つの要件を
組み合わせることにより、電源電圧を増大させることな
く増幅トランジスタにおける電位を上げることができ、
その分、画素部の低電圧化を図ることが可能となり、固
体撮像装置の低電圧化を図ることが可能となる。

【００１３】

【発明の実施の形態】次に、本発明の実施の形態例につ
いて図面を参照して説明する。図１は、本発明の固体撮
像装置における画素部の構成例を示す回路図であり、図
２は、図１に示す画素部の動作例を示すタイミングチャ
ートである。また、図３は、図１に示す画素部が設けら
れるＭＯＳ型固体撮像装置の全体構成を示す平面図であ
る。この固体撮像装置において、図４、図５に示す従来
例と異なるところは、増幅トランジスタ１２６と選択ト
ランジスタ１２４の接続位置が入れ替わっていること
と、リッセットパルスが選択パルスの外に出ていること
である。

【００１４】以下、本例の固体撮像装置の構成および動
作について順次説明する。図１に示すように、本例の固
体撮像装置の画素部は、フォトダイオード（ＰＤ）１１
０、垂直信号線１１２、ＭＯＳトランジスタ１２０、１
２２、１２４、１２６などを備えて構成されている。ま
た、図１において、垂直信号線１１２の下端側（後述す
るＳ／Ｈ・ＣＤＳ回路への電圧出力）はハイインピーダ
ンスとなっており、垂直信号線１１２の上端側は画素部
の外で定電流源としてのＬｏａｄトランジスタ１１４に
接続されている。

【００１５】リセットトランジスタ１２０および転送ト
ランジスタ１２２は、駆動電源（駆動電圧Ｖｄｄ）とＰ
Ｄ１１０の出力との間に縦に接続されており、リセット
トランジスタ１２０のソースと転送トランジスタ１２２
のドレインとの間にＦＤ部１１６が設けられている。ま
た、選択トランジスタ１２４と増幅トランジスタ１２６
は、垂直信号線１１２と駆動電源（駆動電圧Ｖｄｄ）と
の間に縦に接続されており、増幅トランジスタ１２６の
ゲートにＦＤ部１１６が接続されている。リセットトラ
ンジスタ１２０のゲートにはリセットパルスが入力さ
れ、転送トランジスタ１２２のゲートには転送パルスが
入力され、選択トランジスタ１２４のゲートには選択パ
ルスが入力されている。そして、本例では、増幅トラン
ジスタ１２６と選択トランジスタ１２４の接続位置が従
来と逆になっており、駆動電源側に選択トランジスタ１
２４が設けられ、垂直信号線１１２側に増幅トランジス
タ１２６が設けられている。

【００１６】次に、図３を用いて本例におけるＭＯＳ画
像型固体撮像装置の全体構成について簡単に説明する。
撮像部２００は、上述した図１に示す構成の画素部を垂
直方向と水平方向の２次元行列状に多数設けたものであ
る。また、定電流部２１０は、各画素列に対応して多数
の定電流回路を設けたものであり、Ｓ／Ｈ・ＣＤＳ部２
２０は、各画素列に対応して多数のＳ／Ｈ・ＣＤＳ回路
を設けたものである。垂直（Ｖ）選択手段２３０は、各
画素部の行を選択するものであり、水平（Ｈ）選択手段
２４０は、Ｓ／Ｈ・ＣＤＳ部２２０で各Ｓ／Ｈ・ＣＤＳ
回路に保持されている信号を順番に水平信号線１１８に
読み出すものである。この読み出された信号は、出力部
２５０で処理され、撮像信号として出力される。また、
ＴＧ２６０は、これらの各部の動作に必要なパルスを作
成して出力するタイミングジェネレータである。

【００１７】次に、図２を用いて本例における画素部の
動作について説明する。図１に示す構成において、選択
トランジスタ１２４をＯＮすると、増幅トランジスタ１
２６と撮像部外の定電流源（Ｌｏａｄトランジスタ）１
１４がソースフォロアを組むので、垂直信号線１１２の
電位は、増幅トランジスタ１２６のゲート電圧すなわち
ＦＤ部１１６の電位に追従した値となる点は上記従来例
と同様である。

【００１８】また、画素部については図２に示すように
以下のような動作となる。まず、図２の横軸に示す「ｔ
０」のタイミングでは、ＰＤ１１０に光電子を蓄積す
る。次に、「ｔ１」のタイミングでＬｏａｄトランジス
タ１１４をＯＮする。ここでは定電流源とするため、ゲ
ート電圧は０．８Ｖ程度とする。そして、「ｔ２」のタ
イミングでリセットトランジスタ１２０にリセットパル
スを入力し、ＦＤ部１１６をリセットする。次に、「ｔ
３」のタイミングで選択トランジスタ１２４をＯＮす
る。この後、「ｔ４」に示す期間で、垂直信号線１１２
の電位（リセットレベル）を後段のＳ／Ｈ・ＣＤＳ回路
で取り込む。そして、「ｔ５」のタイミングで転送パル
スを入力し、ＰＤ１１０からＦＤ部１１６に光電子を転
送する。

【００１９】この後、「ｔ６」の期間で、再び垂直信号
線１１２の電位（光レベル）を後段のＳ／Ｈ・ＣＤＳ回
路で取り込む。次に「ｔ７」のタイミングで選択トラン
ジスタ１２４をＯＦＦする。そして、「ｔ８」のタイミ
ングでリセットパルスを入力し、ＦＤ部１１６を再びリ
セットする。最後に「ｔ９」のタイミングでＬｏａｄト
ランジスタ１１４をＯＦＦする。なお、その他の動作は
上記従来例と同様であるものとする。

【００２０】次に、以上のような本例の動作による作用
効果について説明する。まず、「ｔ１」でＬｏａｄトラ
ンジスタ１１４がＯＮすることによって、垂直信号線１
１２の電位は０Ｖになる。そして、「ｔ２」でＦＤ部１
１６をリセットすると、リセット後の「ｔ２’」のタイ
ミングにおけるＦＤ部１１６の電位Ｖｆｄは、次の（式
１）のようになる。Ｖｆｄ＝Ｖｄｄ−Ａ−Ｂ−Ｃ ……（式１）ここで、Ｖｄｄは電源電圧、Ａはリセットトランジスタ
１２０の閾値落ちによる電圧降下分、Ｂはリセットゲー
トとＦＤ部１１６との容量結合による電圧降下分、Ｃは
リセットトランジスタ１２０のチャネル電子の戻りによ
る電圧降下分である。

【００２１】つまり、上記３つの電圧降下分Ａ、Ｂ、Ｃ
の要因でＦＤ部１１６の電圧は電源電圧Ｖｄｄよりも下
がってしまう。この電位は、上記従来例の場合の「ｔ１
３」におけるリセットレベル取り込みのときのＦＤ電位
と同じものである。すなわち、上記従来例では、ここで
の電圧降下が低電圧化のネックになっていた。例えば、
Ａが０．５Ｖ、ＢとＣの合計が０．４Ｖとすると、ここ
で０．９Ｖの電圧のロスが生じる。そこで本例では、増
幅トランジスタ１２６と選択トランジスタ１２４の位置
が入れ替わっていることと、初めのリセットパルスが選
択トランジスタ１２４をＯＦＦしているときに立つこと
の両方がなされているために、「ｔ４」のリセットレベ
ル取り込み時のＦＤ電圧を上げることができる。

【００２２】なぜなら、「ｔ２’」の時点で、増幅トラ
ンジスタ１２６と選択トランジスタ１２４の間のノード
α点は、０Ｖになっている。そして「ｔ３」で選択トラ
ンジスタ１２４をＯＮすることにより、α点の電位Ｖα
は、次の（式２）のようになる。Ｖα＝Ｖｄｄ−Ｄ−Ｅ ……（式２）ここで、Ｄは選択トランジスタ１２４の閾値落ちによる
電圧降下分、Ｅは選択トランジスタ１２４の抵抗による
電圧降下分である。つまり、α点の電位は、０Ｖから式
２の値まで上がる。また、α点とＦＤ部１１６は、増幅
トランジスタ１２６のゲートを介して容量結合している
ので、このときにＦＤ部１１６の電位も式１の値から上
昇することになる。その振幅は、例えばＶｄｄ＝２．５
Ｖに対して、０．３Ｖ〜０．７Ｖに達し、低電圧化を考
慮すると非常に大きいファクタとなる。

【００２３】もしも図４に示す従来例のように、選択ト
ランジスタが信号線側にあると、図２の動作をしても、
リセットパルスを入れた時点でα’点の電位は０Ｖより
もＶｄｄに近い値となってしまい、選択トランジスタ１
２４をＯＮしてもそこから電位が上昇することはないの
で、ＦＤ部１１６の電位を上げることはできない。ま
た、もしも図５に示す従来例の動作のように、初めての
リセットパルスが選択トランジスタ２４をＯＦＦしてい
るときに入ると、図１に示す本例の構成になっていて
も、リセットレベル取り込みのときのＦＤ電位は式１の
ものであるので、やはりＦＤ電位を上げることはできな
い。つまり、本例で説明した図１の構成と図２の動作方
法の２つの組み合わせによって、新たな効果、ＦＤ電位
を上げ、その分低電圧化をすることができる。

【００２４】また、ＦＤ部１１６の電位を上げる効果を
高めるために、式２におけるＶαの値が大きい（Ｖｄｄ
に近い）ことが望ましい。そのために、次のいずれかの
方法によって選択トランジスタ１２４の閾値落ちの成分
を無くすことが望ましい。（１）選択トランジスタ１２４を、それがＯＮしたとき
に選択トランジスタ１２４の閾値落ちが無いレベルま
で、閾値の低いＤｅｐｌｅｔｉｏｎトランジスタにす
る。ここでの閾値は、例えばＶｄｄ＝２．５Ｖの場合
は、−０．４Ｖ以下という通常では作ることの無い値と
する。（２）選択トランジスタ１２４のゲートに入るＨｉｇｈ
レベルを、選択トランジスタ１２４の閾値落ちが無いレ
ベルまで電源電圧よりも高く設定する。例えばＶｄｄ＝
２．５Ｖの場合は、３．１Ｖ以上とする。

【００２５】また、式１におけるリセットトランジスタ
１２０の閾値落ちの成分を無くすことは可能であり、次
のいずれかの方法を同時に用いることが望ましい。（１）リセットトランジスタ１２０を、それがＯＮした
ときにＦＤ部１１６を電源電圧までリセットできるレベ
ルまで、閾値の低いＤｅｐｌｅｔｉｏｎトランジスタに
する。ここでの閾値は、例えばＶｄｄ＝２．５Ｖの場合
は、−０．４Ｖ以下という通常では作ることの無い値と
する。（２）リセットトランジスタ１２０のゲートに入るＨｉ
ｇｈレベルを、ＦＤ部１１６を電源電圧までリセット可
能なレベルまで、電源電圧よりも高く設定する。例えば
Ｖｄｄ＝２．５Ｖの場合は、３．１Ｖ以上とする。

【００２６】なお、上記の例では、光電変換手段と転送
手段としてフォトダイオードとＭＯＳトランジスタによ
る転送ゲートを用いていたが、その代わりにＭＯＳトラ
ンジスタによるフォトゲートを用いていても同様の効果
を得ることが可能である。また、画素部の各トランジス
タとＬｏａｄトランジスタが全てＮＭＯＳで構成してい
たが、これらを全てＰＭＯＳに置き換えても、電圧の高
低を入れ替えれば全て同様の構成とすることが可能であ
る。

【００２７】

【発明の効果】以上説明したように本発明の固体撮像装
置によれば、増幅トランジスタを選択トランジスタと信
号線との間に設け、かつ、リセットトランジスタによる
リセット動作の終了後に、選択トランジスタをオンさせ
るという２つの要件を組み合わせることにより、電源電
圧を増大させることなく増幅トランジスタにおける電位
を上げることができ、その分、画素部の低電圧化を図る
ことが可能となり、固体撮像装置の低電圧化を図ること
が可能となる。

【図面の簡単な説明】

【図１】本発明の固体撮像装置における画素部の構成例
を示す回路図である。

【図２】図１に示す画素部の動作例を示すタイミングチ
ャートである。

【図３】図１に示す画素部を設けた固体撮像装置の全体
構成を示す平面図である。

【図４】従来の固体撮像装置における画素部の構成例を
示す回路図である。

【図５】図４に示す画素部の動作例を示すタイミングチ
ャートである。

【符号の説明】

１１０……フォトダイオード（ＰＤ）、１１２……垂直
信号線、１１４……Ｌｏａｄトランジスタ、１１６……
ＦＤ部、１１８……水平信号線、１２０……リセットト
ランジスタ、１２２……転送トランジスタ、１２４……
選択トランジスタ、１２６……増幅トランジスタ、２０
０……撮像部、２１０……定電流部、２２０……Ｓ／Ｈ
・ＣＤＳ部、２３０……垂直（Ｖ）選択手段、２４０…
…Ｈ選択手段、２５０……出力部、２６０……ＴＧ。

Claims

【特許請求の範囲】

【請求項１】撮像部内に設けられた複数の画素部に、受光量に応じて光電荷を蓄積する光電変換手段と、前記光電変換手段によって蓄積された光電荷を受け取る
フローティングディフュージョン部と、前記光電変換手段によって蓄積された光電荷を前記フロ
ーティングディフュージョン部に転送する転送手段と、前記フローティングディフュージョン部から光電荷に対
応する信号を取り出す増幅トランジスタと、前記フローティングディフュージョン部に印加された光
電荷をリセットするリセットトランジスタと、前記増幅トランジスタと接続され、増幅トランジスタの
出力を撮像部外の電流源に接続された信号線に選択的に
接続する選択トランジスタとを設け、前記増幅トランジスタは前記選択トランジスタと信号線
との間に挿入され、かつ、前記リセットトランジスタによるリセット動作の
終了後に、前記選択トランジスタをオンさせる、ことを特徴とする固体撮像装置。
【請求項２】前記リセットトランジスタによるリセッ
ト動作の開始前に、前記選択トランジスタをオフさせる
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】前記選択トランジスタは、オンした時
に、ほぼ閾値落ちの無いレベルまで閾値の低いデプレッ
ショントランジスタよりなることを特徴とする請求項１
記載の固体撮像装置。
【請求項４】前記選択トランジスタのゲートに入力さ
れる選択パルスのＨｉｇｈレベルは、ほぼ閾値落ちの無
いレベルまで電源電圧よりも高く設定されていることを
特徴とする請求項１記載の固体撮像装置。
【請求項５】前記リセットトランジスタは、オンした
時に、前記フローティングディフュージョン部をほぼ電
源電圧にリセットできるレベルまで、閾値の低いデプレ
ッショントランジスタよりなることを特徴とする請求項
１記載の固体撮像装置。
【請求項６】前記リセットトランジスタのゲートに入
力されるリセットパルスのＨｉｇｈレベルは、オンした
時に、前記フローティングディフュージョン部をほぼ電
源電圧にリセットできるレベルまで、電源電圧よりも高
く設定されていることを特徴とする請求項１記載の固体
撮像装置。