JP2003086625A - Electronic part element and electronic part device - Google Patents
Electronic part element and electronic part deviceInfo
- Publication number
- JP2003086625A JP2003086625A JP2001277820A JP2001277820A JP2003086625A JP 2003086625 A JP2003086625 A JP 2003086625A JP 2001277820 A JP2001277820 A JP 2001277820A JP 2001277820 A JP2001277820 A JP 2001277820A JP 2003086625 A JP2003086625 A JP 2003086625A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electronic component
- layer
- alloy
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子部品素子の素
子基板上に形成された金属バンプをセラミック等からな
るパッケージや回路基板等の電極パターンに押し付けて
接続するフェースダウン実装に好適な電子部品素子及び
それを有する電子部品装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component suitable for face-down mounting in which a metal bump formed on an element substrate of an electronic component element is pressed against an electrode pattern of a package made of ceramic or the like or a circuit board to connect. The present invention relates to an element and an electronic component device having the element.
【0002】[0002]
【従来の技術】近年、電子部品装置の小型化、低背化に
伴い、電子部品装置に用いる電子部品素子の電極パッド
とパッケージの電極パターンとの接続方法として、ワイ
ヤによる接続に代えて、電子部品素子の機能面をパッケ
ージの接続面に対向させて直接実装するフェースダウン
方式による接続が開発されている。2. Description of the Related Art In recent years, with the downsizing and height reduction of electronic component devices, as a method of connecting the electrode pads of the electronic component elements and the electrode patterns of the package used in the electronic component device, instead of connecting by wires, electronic components are used. A face-down type connection has been developed in which the functional surface of a component element is opposed to the connection surface of a package and directly mounted.
【0003】このようなフェースダウン方式による、電
子部品素子の電極パッドとパッケージの電極パターンと
の接続には、接続の容易性や寸法制御性から金(Au)
バンプが良く用いられている。このようにフェースダウ
ン方式により電子部品素子を接続したパッケージの開口
にキャップ部(蓋部)をはんだ等による気密封止により
取り付けて電子部品装置が作製されている。In connection with the electrode pad of the electronic component element and the electrode pattern of the package by such a face-down method, gold (Au) is used because of easy connection and dimensional controllability.
Bumps are often used. As described above, the electronic component device is manufactured by attaching the cap portion (lid portion) to the opening of the package to which the electronic component elements are connected by the face-down method by hermetically sealing with solder or the like.
【0004】以下に、上記のようなAuバンプを用いた
フェースダウン実装による電子部品装置の一例としての
弾性表面波装置の一般的な構成について説明する。弾性
表面波装置に用いる弾性表面波素子においては、基板上
で、櫛形電極を0.1μm〜0.5μm程度の膜厚にて
形成する必要がある場合、櫛形電極に接続されている電
極パッドの膜厚も、櫛形電極の膜厚と同程度にしか形成
することができない。これは、電極パッドが、櫛形電極
と同時にフォトリソグラフィー法及びエッチング法或い
はリフトオフ法により形成されるからである。A general structure of a surface acoustic wave device as an example of an electronic component device by face-down mounting using Au bumps as described above will be described below. In a surface acoustic wave element used for a surface acoustic wave device, when it is necessary to form a comb-shaped electrode with a film thickness of about 0.1 μm to 0.5 μm on a substrate, an electrode pad connected to the comb-shaped electrode is used. The film thickness can be formed only to the same extent as the film thickness of the comb-shaped electrode. This is because the electrode pad is formed simultaneously with the comb-shaped electrode by the photolithography method and the etching method or the lift-off method.
【0005】このように膜厚が0.1μm〜0.5μm
程度の電極パッド上に直接Auバンプを形成し、Auバ
ンプを介して弾性表面波素子をパッケージ上にフェース
ダウン実装すると、電極パッド部分の強度が弱く、電極
パッドが剥がれる等して、十分な接合強度を得ることが
できないという問題を生じている。Thus, the film thickness is 0.1 μm to 0.5 μm.
If an Au bump is formed directly on a certain level of the electrode pad and the surface acoustic wave element is mounted face down on the package via the Au bump, the strength of the electrode pad is weak and the electrode pad is peeled off, resulting in sufficient bonding. The problem is that strength cannot be obtained.
【0006】そこで、特開2001−15540号公報
に記載の従来の弾性表面波素子は、図4に示すように、
圧電基板21上に形成されたアース用電極及び入出力用
電極といった電極パッド22上に対し、リフトオフ蒸着
法により、さらに膜厚1μm程度のAl又は略Al−1
wt%Cu合金からなる上部電極23をAlとの接着強
度の良いNiCr合金やTiからなる中間電極24と共
に有している。Alは、純度がほぼ100%のアルミニ
ウムを示し、Al−1wt%Cu合金は、アルミニウム
と銅とのAlCu合金中に、1重量(wt)%のCu
を、原子%にて言い換えると0.3原子%のCuを含む
ものを示す。Therefore, the conventional surface acoustic wave element disclosed in Japanese Patent Laid-Open No. 2001-15540 is, as shown in FIG.
On the electrode pad 22 such as the ground electrode and the input / output electrode formed on the piezoelectric substrate 21, Al having a film thickness of about 1 μm or substantially Al-1 was formed by the lift-off deposition method.
It has an upper electrode 23 made of a wt% Cu alloy together with an intermediate electrode 24 made of NiCr alloy or Ti, which has a good adhesive strength with Al. Al indicates aluminum having a purity of almost 100%, and Al-1 wt% Cu alloy is 1 wt% Cu in an AlCu alloy of aluminum and copper.
In other words, it means that it contains 0.3 atom% of Cu.
【0007】これにより、上記弾性表面波素子では、電
極パッド22上の厚さを、中間電極24及び上部電極2
3によって確保することにより、電極パッド22は、A
uを主成分とするバンプ電極26を介したパッケージ容
器28のパッケージ電極27に対する十分な接合強度を
得ることができる。As a result, in the above-described surface acoustic wave device, the thickness on the electrode pad 22 is set to the intermediate electrode 24 and the upper electrode 2.
3 by ensuring that the electrode pad 22 is
Sufficient bonding strength of the package container 28 to the package electrode 27 via the bump electrode 26 containing u as a main component can be obtained.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記従
来では、上部電極23がAlまたはAlCu合金か
らなる単層の場合には、夫々以下の様な問題があった。However, when the upper electrode 23 is a single layer made of Al or an AlCu alloy, there are the following problems in the prior art.
【0009】AlはAlCu合金と比鮫して柔らかい
ため、バンプボンド工程において、バンプ電極26の不
着不良は発生しない。硬さの指標であるビッカース硬度
はAl(30)<Au(80)<Al−1wt%Cu
(200)である(カッコ内が硬度を示す)。Since Al is softer than an AlCu alloy compared with an AlCu alloy, non-bonding failure of the bump electrode 26 does not occur in the bump bonding process. Vickers hardness, which is an index of hardness, is Al (30) <Au (80) <Al-1 wt% Cu.
It is (200) (hardness is shown in parentheses).
【0010】しかしながら、キャップ部封止中の熱によ
りAu/Al相互拡散が進行しやすく、表1(上部電極
23の膜厚が1μmの時の不具合発生率(n= 200 pc
s))に示すように、金属間化合物を形成しやすい。こ
のため、バンプ電極26下に圧電基板21にクラックが
発生することがあった。However, Au / Al interdiffusion is likely to proceed due to the heat during the sealing of the cap portion, and Table 1 (Problem occurrence rate when the thickness of the upper electrode 23 is 1 μm (n = 200 pc)
As shown in s)), intermetallic compounds are easily formed. Therefore, cracks may occur in the piezoelectric substrate 21 below the bump electrodes 26.
【0011】金属間化合物形成面は、表1に示すよう
に、電極パッド22上の上部電極23が、Al−Cu合
金の時に対して、Alの場合は約25%増加していた。As shown in Table 1, in the intermetallic compound formation surface, when the upper electrode 23 on the electrode pad 22 was made of Al-Cu alloy, it was increased by about 25% in the case of Al.
【0012】AlCu合金は逆に圧電基板21にクラ
ックが発生することはないが、バンプボンディング工程
において、表1に示すように、バンプ電極26の不着不
良が10%程度発生する。On the contrary, the AlCu alloy does not cause cracks in the piezoelectric substrate 21, but in the bump bonding process, about 10% of non-bonding defects of the bump electrodes 26 occur as shown in Table 1.
【0013】[0013]
【表1】 [Table 1]
【0014】上記表1中の*はバンプ電極26下に形成
されたAu/Al 金属間化合物を示す。
(1)バンプ電極26下に形成されたAu/Al金属間
化合物
金属間化合物形成→体積膨張[化合物Al2 Auの体積
は、(Al×2+Au)の約2倍]→応力蓄積→クラッ
ク発生というメカニズムでクラックが発生している。従
って、金属間化合物の形成領域を小さくすることがクラ
ック防止に有効である。ただし、接合のためにある程度
の金属間化合物の形成は不可欠である。In Table 1, * indicates an Au / Al intermetallic compound formed under the bump electrode 26. (1) Au / Al intermetallic compound formed under the bump electrode 26: intermetallic compound formation → volume expansion [the volume of the compound Al 2 Au is about twice that of (Al × 2 + Au)] → stress accumulation → cracking The mechanism has cracks. Therefore, it is effective to prevent crack formation by reducing the area where the intermetallic compound is formed. However, formation of some intermetallic compound is indispensable for joining.
【0015】[0015]
【課題を解決するための手段】本発明の電子部品素子
は、上記課題を解決するために、素子基板と、該素子基
板上に形成された素子電極と、該素子電極と電気的に接
続された電極パッドと、電極パッド上に形成され金属バ
ンプと接続される上部電極と、該電極パッドと該上部電
極の間に形成された中間電極とを有し、フェースダウン
実装される電子部品素子であって、前記上部電極は、中
間電極と接するAl合金からなる第一層、及び、金属バ
ンプと接するAlからなる第二層の2層構造を有してい
ることを特徴としている。In order to solve the above-mentioned problems, an electronic component element of the present invention includes an element substrate, an element electrode formed on the element substrate, and an electrical connection with the element electrode. And an electrode pad, an upper electrode formed on the electrode pad and connected to a metal bump, and an intermediate electrode formed between the electrode pad and the upper electrode. It is characterized in that the upper electrode has a two-layer structure of a first layer made of an Al alloy in contact with the intermediate electrode and a second layer made of Al in contact with the metal bump.
【0016】上記構成によれば、上部電極の最上層をA
lとし、中間電極との界面にAl合金を配置したこと
で、電極パッド表面が、第二層により見かけ上、金属バ
ンプより柔らかくできるため、金属バンプとの密着性を
向上できる。According to the above structure, the uppermost layer of the upper electrode is A
Since the surface of the electrode pad can be apparently made softer than the metal bump by the second layer by disposing the Al alloy at the interface with the intermediate electrode, the adhesion to the metal bump can be improved.
【0017】また、上記構成では、Al合金層によっ
て、電極パッド内の金属バンプの金属の拡散が抑制され
るため、Alと金属バンプの金属とにより形成される金
属間化合物の形成領域面積が小さくなり、上記金属間化
合物の体積変化による部分的な応力集中を緩和できる。Further, in the above structure, since the Al alloy layer suppresses the diffusion of the metal of the metal bump in the electrode pad, the formation area area of the intermetallic compound formed by Al and the metal of the metal bump is small. Therefore, partial stress concentration due to the volume change of the intermetallic compound can be relaxed.
【0018】上記電子部品素子においては、前記金属バ
ンプの材料はAuであり、該中間電極は、Ti、Cr、
NiCr合金の内の少なくとも一種類の金属であり、該
Al合金は、Cu、W、Ti、Cr、Ta、Siからな
る群から少なくとも一つ選択されたマイグレーション抑
制性金属とAlとの合金であることが好ましい。In the electronic component element, the material of the metal bump is Au, the intermediate electrode is Ti, Cr,
At least one metal selected from NiCr alloys, and the Al alloy is an alloy of Al and a migration-inhibiting metal selected from at least one selected from the group consisting of Cu, W, Ti, Cr, Ta, and Si. It is preferable.
【0019】上記構成によれば、金属バンプ、中間電極
及びAl合金を上記のようにそれぞれ設定することによ
って、金属バンプとの密着性の向上、及び部分的な応力
集中の緩和を確実化できる。According to the above construction, by setting the metal bump, the intermediate electrode and the Al alloy respectively as described above, it is possible to improve the adhesion to the metal bump and to alleviate the partial stress concentration.
【0020】上記電子部品素子では、前記Al合金にお
けるマイグレーション抑制性金属の濃度は、0.15原
子%から0.45原子%までの範囲内であることが望ま
しい。In the electronic component element, the concentration of the migration-inhibiting metal in the Al alloy is preferably within the range of 0.15 atom% to 0.45 atom%.
【0021】上記構成によれば、マイグレーション抑制
性金属の濃度を、0.15原子%から0.45原子%ま
でに設定することによって、部分的な応力集中の緩和を
より確実化できる。According to the above structure, the concentration of the migration-inhibiting metal is set to 0.15 atom% to 0.45 atom%, so that partial stress concentration can be more reliably relaxed.
【0022】上記電子部品素子においては、前記Al層
の膜厚は該上部電極膜厚の1%以上75%以下であるこ
とが好ましく、5%以上50%以下であることがより好
ましい。In the electronic component element, the thickness of the Al layer is preferably 1% or more and 75% or less of the thickness of the upper electrode, and more preferably 5% or more and 50% or less.
【0023】上記構成によれば、Al層の膜厚を上記の
ように設定することによって、金属バンプとの密着性の
向上、及び部分的な応力集中の緩和を確実化できる。According to the above structure, by setting the film thickness of the Al layer as described above, it is possible to improve the adhesion with the metal bumps and alleviate the partial stress concentration.
【0024】上記電子部品素子では、前記素子基板及び
素子電極は、弾性表面波素子のためのものであってもよ
い。上記構成によれば、素子基板に対する部分的な応力
集中を緩和して、上記素子基板におけるクラック発生を
軽減できて、弾性表面波素子の特性劣化を低減できる。In the above electronic component element, the element substrate and the element electrode may be for a surface acoustic wave element. According to the above configuration, it is possible to reduce partial stress concentration on the element substrate, reduce the occurrence of cracks on the element substrate, and reduce the characteristic deterioration of the surface acoustic wave element.
【0025】上記電子部品素子においては、前記上部電
極と中間電極はリフトオフ法で一括形成されていること
が望ましい。上記構成によれば、上部電極と中間電極は
リフトオフ法で一括形成することにより、上部電極及び
中間電極の形成を簡便化できる。In the electronic component element, it is desirable that the upper electrode and the intermediate electrode are collectively formed by a lift-off method. According to the above configuration, the upper electrode and the intermediate electrode are collectively formed by the lift-off method, so that the formation of the upper electrode and the intermediate electrode can be simplified.
【0026】本発明の電子部品装置は、前記課題を解決
するために、上記の何れかに記載の電子部品素子をパッ
ケージ内にフェースダウン実装で収納したことを特徴と
している。In order to solve the above problems, an electronic component device of the present invention is characterized in that the electronic component element described in any one of the above is housed in a package by face-down mounting.
【0027】上記構成によれば、パッケージ内へのフェ
ースダウン実装に用いる金属バンプとの密着性の向上に
よる金属バンプの不着不良が軽減されると共に、部分的
な応力集中の緩和によって素子基板のクラック発生が抑
制された電子部品素子をパッケージ内にフェースダウン
実装で収納したので、特性に優れ、歩留りを改善でき
る。According to the above structure, the non-bonding failure of the metal bump due to the improved adhesion with the metal bump used for face-down mounting in the package is reduced, and the partial stress concentration is alleviated to crack the element substrate. Since the electronic component elements whose generation is suppressed are housed in the package by face-down mounting, the characteristics are excellent and the yield can be improved.
【0028】[0028]
【発明の実施の形態】本発明の実施の形態に係る電子部
品素子としての弾性表面波素子及びそれを有する電子部
品装置としての弾性表面波装置について図1ないし図3
に基づいて説明すれば、以下の通りである。図2は、上
記弾性表面波素子の平面図であり、図3は弾性表面波素
子をパッケージに収納した弾性表面波装置の断面図であ
り、図1は、上記弾性表面波装置のバンプ部拡大図であ
る。BEST MODE FOR CARRYING OUT THE INVENTION A surface acoustic wave device as an electronic component element and a surface acoustic wave device as an electronic component device having the same according to an embodiment of the present invention will be described with reference to FIGS.
The explanation is based on the following. 2 is a plan view of the surface acoustic wave device, FIG. 3 is a sectional view of a surface acoustic wave device in which the surface acoustic wave device is housed in a package, and FIG. 1 is an enlarged bump portion of the surface acoustic wave device. It is a figure.
【0029】図1、3に示すように、弾性表面波装置1
は、セラミックからなるパッケージ9内に弾性表面波素
子2がフェースダウン実装されたものである。パッケー
ジ9は、弾性表面波素子2を収納できる内部空間を有す
る有底箱状のパッケージ本体9eを備えている。As shown in FIGS. 1 and 3, a surface acoustic wave device 1 is provided.
The surface acoustic wave device 2 is mounted facedown in a package 9 made of ceramic. The package 9 includes a bottomed box-shaped package body 9e having an internal space capable of accommodating the surface acoustic wave element 2.
【0030】図2に示すように、弾性表面波素子2は、
タンタル酸リチウムの圧電基板3と、圧電基板3上にA
lからなる膜厚100nm〜400nm程度の薄膜によ
って弾性表面波フィルタ4、5のIDT4a、5a及び
反射器4b、5bと、入力電極6及び出力電極7とアー
ス電極8上に中間電極12を介して形成された上部電極
11(図1)とで構成されている。As shown in FIG. 2, the surface acoustic wave element 2 has
Piezoelectric substrate 3 of lithium tantalate and A on piezoelectric substrate 3
a thin film having a film thickness of about 100 nm to 400 nm made of 1 through the IDTs 4a and 5a of the surface acoustic wave filters 4 and 5 and the reflectors 4b and 5b, the input electrode 6 and the output electrode 7, and the ground electrode 8 via the intermediate electrode 12. It is composed of the formed upper electrode 11 (FIG. 1).
【0031】これらの電極のうち、弾性表面波フィルタ
4、5のIDT4a、5a及び反射器4b、5bは弾性
表面波素子2が機能するための素子電極であり、入力電
極6、出力電極7、アース電極8は、素子電極と、回路
基板やパッケージとを電気的かつ物理的に接続するため
の電極パッドである。Among these electrodes, the IDTs 4a, 5a and the reflectors 4b, 5b of the surface acoustic wave filters 4, 5 are element electrodes for the surface acoustic wave element 2 to function, and the input electrode 6, the output electrode 7, The ground electrode 8 is an electrode pad for electrically and physically connecting the element electrode to the circuit board or package.
【0032】出力電極7、アース電極8上に、膜厚が、
例えば200nmのTi或いは、NiCr合金膜(Ni
Cr合金膜のCr濃度は25重量%)からなる中間電極
12を挟んで、膜厚が1μm程度の上部電極11が形成
されている。On the output electrode 7 and the ground electrode 8, the film thickness is
For example, 200 nm Ti or NiCr alloy film (Ni
An upper electrode 11 having a film thickness of about 1 μm is formed with an intermediate electrode 12 made of a Cr alloy film having a Cr concentration of 25% by weight) sandwiched therebetween.
【0033】弾性表面波装置1においては、上部電極1
1は、パッケージ本体9eの内底面に形成されたAuか
らなる電極パターン9a、9bとそれぞれAuバンプ
(金属バンプ)10により、電気的及び機械的に接続さ
れている。なお、パッケージ本体9eの外表面には、A
uからなる外部電極9c、9dが、電極パターン9a、
9bにそれぞれ接続されて設けられている。In the surface acoustic wave device 1, the upper electrode 1
1 is electrically and mechanically connected to the electrode patterns 9a and 9b made of Au formed on the inner bottom surface of the package body 9e by Au bumps (metal bumps) 10, respectively. The outer surface of the package body 9e has A
The external electrodes 9c, 9d made of u are the electrode patterns 9a,
9b are provided so as to be connected to each.
【0034】そして、上部電極11は、中間電極12に
当接しAl合金からなる第一層11aと、Auバンプ1
0に当接しpure(純)Alからなる第二層11bとが互
いに積層された2層構造を有している。よって、中間電
極12、第一層11a、及び第二層11bは、この順に
て、電極パッドとしての例えばアース電極8上に積層さ
れていることになる。The upper electrode 11 is in contact with the intermediate electrode 12, and the first layer 11a made of an Al alloy and the Au bump 1 are formed.
It has a two-layer structure in which a second layer 11b which is in contact with 0 and is made of pure Al is laminated on each other. Therefore, the intermediate electrode 12, the first layer 11a, and the second layer 11b are laminated in this order on, for example, the ground electrode 8 as an electrode pad.
【0035】次に、本発明における実施の形態に係る弾
性表面波素子の製造方法を説明する。まず、図2に示す
ように、圧電基板3上に膜厚300nm程度の膜厚から
なるAlまたはAl合金の櫛型電極を真空蒸着あるいは
スパッタ法、フォトリソグラフィー法及びエッチング法
あるいはリフトオフ法を用いて所定の形状にパターニン
グすることによって、各弾性表面波フィルタ4、5の各
IDT4a、5a及び反射器4b、5b、並びに電極パ
ッドである入力電極6、出力電極7及びアース電極8を
形成する。Next, a method of manufacturing the surface acoustic wave device according to the embodiment of the present invention will be described. First, as shown in FIG. 2, a comb-shaped electrode of Al or Al alloy having a film thickness of about 300 nm is formed on the piezoelectric substrate 3 by vacuum deposition or sputtering, photolithography, etching or lift-off. By patterning into a predetermined shape, the IDTs 4a and 5a of the surface acoustic wave filters 4 and 5 and the reflectors 4b and 5b, and the input electrode 6, which is an electrode pad, the output electrode 7 and the ground electrode 8 are formed.
【0036】次に、入力電極6及び出力電極7とアース
電極8上に、図1に示すように、リフトオフ法を用いた
真空蒸着により膜厚200nm程度でCrが25重量%
含まれるNiCrからなる中間電極12を形成し、続い
て、連続蒸着により中間電極12上に、所定の膜厚のA
l−1wt%Cu合金からなる上部電極11の第一層1
1aを形成し、更に連続蒸着により上記第一層11aの
上に所定の膜厚のAlからなる上部電極11の第二層1
1bを形成する。よって、中間電極12及び上部電極1
1は、リフトオフ法により一括に形成されている。この
とき、第一層11aと第二層11bとからなる上部電極
11の膜厚は1μm程度に設定されている。Then, as shown in FIG. 1, on the input electrode 6 and the output electrode 7 and the ground electrode 8, vacuum deposition using a lift-off method was performed to form a film having a thickness of about 200 nm and 25 wt% of Cr.
The intermediate electrode 12 made of contained NiCr is formed, and subsequently, A having a predetermined film thickness is formed on the intermediate electrode 12 by continuous vapor deposition.
First layer 1 of the upper electrode 11 made of 1-1 wt% Cu alloy
1a is formed, and the second layer 1 of the upper electrode 11 made of Al having a predetermined thickness is formed on the first layer 11a by continuous vapor deposition.
1b is formed. Therefore, the intermediate electrode 12 and the upper electrode 1
1 are collectively formed by the lift-off method. At this time, the film thickness of the upper electrode 11 including the first layer 11a and the second layer 11b is set to about 1 μm.
【0037】このようにして形成された上部電極11上
にボールボンディング法によりAuバンプ10を形成す
る。具体的には、上部電極11上にAuワイヤの先端部
に形成されたボールを超音波を印加しながら圧着し、そ
の後、ボールの基端部分からAuワイヤを切断してAu
バンプ10を形成する。Au bumps 10 are formed on the upper electrodes 11 thus formed by a ball bonding method. Specifically, a ball formed at the tip of the Au wire is pressed onto the upper electrode 11 while applying ultrasonic waves, and then the Au wire is cut from the base end of the ball to remove the Au wire.
The bump 10 is formed.
【0038】以上のような工程を経て形成された弾性表
面波素子2を、図3に示すように、その上部電極11の
形成表面をパッケージ本体9e内の内底面上に形成され
た各電極パターン9a、9bにAuバンプ10を介して
対向させる。As shown in FIG. 3, the surface acoustic wave element 2 formed through the above steps has its upper electrode 11 forming surface formed on the inner bottom surface of the package body 9e. The Au bumps 10 are made to face the 9a and 9b.
【0039】続いて、弾性表面波素子2に対し超音波及
び熱を加えながら、弾性表面波素子2をパッケージ本体
9e内の内底面に向かって押圧して、弾性表面波素子2
と各電極パターン9a、9bとを互いに接続する(フェ
ースダウン実装、フリップチップ工法ともいう)。Next, while applying ultrasonic waves and heat to the surface acoustic wave element 2, the surface acoustic wave element 2 is pressed toward the inner bottom surface of the package body 9e, and the surface acoustic wave element 2 is pressed.
And the electrode patterns 9a and 9b are connected to each other (also referred to as face-down mounting or flip-chip method).
【0040】次いで、パッケージ本体9eの開口部をキ
ャップ部9fにより覆い、開口部とキャップ部9fとの
間をはんだ等を用いて気密封止することによって弾性表
面波装置1が完成する。このような気密封止時には、A
uバンプ10、上部電極11、中間電極12、アース電
極8等、それが形成された圧電基板3部分にも気密封止
のための熱が印加される。Next, the surface acoustic wave device 1 is completed by covering the opening of the package body 9e with the cap 9f and hermetically sealing the space between the opening and the cap 9f with solder or the like. At the time of such airtight sealing, A
Heat for hermetic sealing is also applied to the u-bump 10, the upper electrode 11, the intermediate electrode 12, the ground electrode 8 and the like, and the piezoelectric substrate 3 portion on which it is formed.
【0041】このような弾性表面波装置1において、表
2に示すように、上部電極11における、AlCu合金
からなる第一層11aと、Alからなる第二層11bと
の膜厚比を種々代えた各弾性表面波装置1を、それぞれ
200個(200 pcs )作製した。In such a surface acoustic wave device 1, as shown in Table 2, the film thickness ratio between the first layer 11a made of AlCu alloy and the second layer 11b made of Al in the upper electrode 11 is changed variously. 200 surface acoustic wave devices 1 (200 pcs) were prepared.
【0042】[0042]
【表2】 [Table 2]
【0043】上記表2に記載の膜厚比は、Al膜厚/AlC
u 膜厚を示し、Kはクラック発生率(%)を示し、Bは
バンプ不着発生率(%)を示す。The film thickness ratio shown in Table 2 above is Al film thickness / AlC
u shows the film thickness, K shows the crack occurrence rate (%), and B shows the bump non-stick occurrence rate (%).
【0044】AlCu合金としては、AlCu合金中
に、1重量(wt)%(0.3原子%)のCuを含むも
のを用いた。AlCu合金中のCu含量は、第二層11
bとの親和性、及び硬度の点から、0.5wt%〜1.
5wt%の範囲内、原子%にて言い換えると0.15原
子%から0.45原子%までの範囲内が好ましい。As the AlCu alloy, an alloy containing 1% by weight (wt)% (0.3 atom%) of Cu in the AlCu alloy was used. The Cu content in the AlCu alloy depends on the second layer 11
From the viewpoint of affinity with b and hardness, 0.5 wt% to 1.
In the range of 5 wt%, in other words, the range of 0.15 atom% to 0.45 atom% is preferable in terms of atom%.
【0045】それらの、圧電基板3でのクラック発生率
(%)、Auバンプ10(金属バンプ)不着発生率
(%)を測定し、表2に測定結果を示した。表2及び前
述の表1の結果から、明らかなように、上部電極11
は、従来の単層だけよりも、AlCu合金とAlの2層
構造の方がよいことが判る。また、Al/AlCu合金
の全膜厚に対する、Alの膜厚の割合は、1%〜75%
が、より好ましくは5%〜50%がよいことが判る。The crack occurrence rate (%) and the Au bump 10 (metal bump) non-attachment occurrence rate (%) on the piezoelectric substrate 3 were measured, and Table 2 shows the measurement results. As is clear from the results of Table 2 and Table 1 above, the upper electrode 11
Shows that the two-layer structure of AlCu alloy and Al is better than the conventional single layer alone. The ratio of the Al film thickness to the total film thickness of the Al / AlCu alloy is 1% to 75%.
However, it is found that 5% to 50% is more preferable.
【0046】本発明では、上部電極11の最上層である
第二層11bをAlとし、中間電極12との界面側の第
一層11aをAl合金としたことで、電極パッドとして
のアース電極8の表面が、第二層11bにより見かけ
上、Auより柔らかくなったため、Auバンプ10との
密着性が向上し、また、Al合金層である第一層11a
によって、電極パッドとしてのアース電極8内へのAu
の拡散が抑制されるため、金属間化合物の形成領域面積
が小さくなり、部分的な体積変化による応力集中を緩和
できることが判った。In the present invention, the uppermost second layer 11b of the upper electrode 11 is made of Al, and the first layer 11a on the interface side with the intermediate electrode 12 is made of Al alloy. The surface of the first layer 11b is apparently softer than Au by the second layer 11b, so that the adhesion with the Au bumps 10 is improved, and the first layer 11a which is an Al alloy layer.
The Au into the ground electrode 8 as an electrode pad.
It was found that since the diffusion of Al is suppressed, the area where the intermetallic compound is formed becomes smaller, and the stress concentration due to the partial volume change can be relaxed.
【0047】その結果、本発明では、Auバンプボンド
工程の歩留まりを90%からほぼ100%に改善できる
と共に、Auバンプ10下の圧電基板3のクラック発生
を完全に防止することができた。よって、製造工程にお
いて不具合のでない安定した条件で弾性表面波装置1を
製造することができ、信頼性の高い弾性表面波装置1を
提供できる。As a result, according to the present invention, the yield of the Au bump bonding process can be improved from 90% to almost 100%, and the crack generation of the piezoelectric substrate 3 under the Au bump 10 can be completely prevented. Therefore, the surface acoustic wave device 1 can be manufactured under stable conditions that are free from defects in the manufacturing process, and the surface acoustic wave device 1 having high reliability can be provided.
【0048】なお、上記の実施の形態では、素子基板と
してタンタル酸リチウムからなる圧電基板3を用いて説
明したが、これに限るものではなく、例えば、ニオブ酸
リチウムや酸化亜鉛膜を設けた絶縁基板、水晶、ランガ
サイト等の圧電基板でも同様の効果を得られるものであ
る。In the above embodiment, the piezoelectric substrate 3 made of lithium tantalate was used as the element substrate, but the present invention is not limited to this. For example, insulation provided with a lithium niobate or zinc oxide film. The same effect can be obtained with a piezoelectric substrate such as a substrate, crystal, or Langasite.
【0049】また、上記の実施の形態においては、第一
層11aのAl合金としてAlCu合金を用いた例を挙
げたが、Al合金に含まれるAl以外の金属としては、
Cuに限定されるものではなく、マイグレーション(mi
gration )抑制性金属であればよく、例えば、W、T
i、Cr、Ta、Siや、Cuを含め、それらを組み合
わせた金属を用いることができる。In the above embodiment, an example in which an AlCu alloy is used as the Al alloy of the first layer 11a has been given, but as the metal other than Al contained in the Al alloy,
Not limited to Cu, migration (mi
gration) Any inhibitory metal such as W, T
Metals including i, Cr, Ta, Si, and Cu can be used in combination.
【0050】さらに、上記の実施の形態では、中間電極
12として、Crが25重量%含まれるNiCrを用い
た例を挙げたが、上記に限定されるものではなく、他
に、Ti、Crを用いることができる。Further, in the above-mentioned embodiment, the example in which NiCr containing 25% by weight of Cr is used as the intermediate electrode 12 has been described, but the present invention is not limited to the above, and Ti and Cr may be used. Can be used.
【0051】また、上記の実施の形態においては、電子
部品素子として、弾性表面波素子2を用いた例を挙げた
が、Auバンプ10等の金属バンプを使用してフェース
ダウン実装されるものであれば、本発明を適用して同様
な効果を発揮できる。In the above embodiment, the surface acoustic wave element 2 is used as the electronic component element, but it is face-down mounted using the metal bump such as the Au bump 10. If so, the present invention can be applied to achieve the same effect.
【0052】[0052]
【発明の効果】本発明の電子部品素子は、以上のよう
に、フェースダウン実装される電子部品素子において、
素子基板の電極パッド上に中間電極と上部電極とが形成
され、上記上部電極が、中間電極と接するAl合金から
なる第一層、及び、金属バンプと接するAlからなる第
二層の2層構造を有している構成である。As described above, the electronic component element of the present invention is a face-down mounted electronic component element.
An intermediate electrode and an upper electrode are formed on an electrode pad of an element substrate, and the upper electrode has a two-layer structure of a first layer made of an Al alloy in contact with the intermediate electrode and a second layer made of Al in contact with a metal bump. It is a structure having.
【0053】それゆえ、上記構成では、上部電極の最上
層をAlとし、中間電極との界面にAl合金を配置した
ことで、電極パッド表面が、第二層により見かけ上、金
属バンプより柔らかくできるため、金属バンプとの密着
性が向上し、また、Al合金層によって、電極パッド内
の金属バンプの金属の拡散が抑制されるため、金属間化
合物の形成領域面積が小さくなり、部分的な体積変化に
よる応力集中を緩和できる。Therefore, in the above structure, the uppermost layer of the upper electrode is made of Al, and the Al alloy is arranged at the interface with the intermediate electrode, whereby the electrode pad surface can be made softer than the metal bump by the second layer. Therefore, the adhesion with the metal bump is improved, and since the Al alloy layer suppresses the diffusion of the metal of the metal bump in the electrode pad, the area where the intermetallic compound is formed becomes small and the partial volume is reduced. Stress concentration due to changes can be relaxed.
【0054】その結果、上記構成においては、金属バン
プとの密着性の向上により金属バンプの不着発生を軽減
してバンプボンド工程の歩留まりを従来より改善できる
と共に、応力集中を緩和できることによって、金属バン
プ下の、素子基板におけるクラック発生を抑制すること
ができるという効果を奏する。As a result, in the above structure, the adhesion to the metal bumps is improved to reduce the occurrence of non-adhesion of the metal bumps, the yield in the bump bonding process can be improved as compared with the conventional case, and the stress concentration can be relaxed. There is an effect that it is possible to suppress the occurrence of cracks in the lower element substrate.
【図1】本発明の実施の形態に係る弾性表面波装置の要
部拡大断面図である。FIG. 1 is an enlarged sectional view of an essential part of a surface acoustic wave device according to an embodiment of the present invention.
【図2】上記弾性表面波装置の弾性表面波素子の概略平
面図である。FIG. 2 is a schematic plan view of a surface acoustic wave element of the surface acoustic wave device.
【図3】上記弾性表面波素子を有する弾性表面波装置の
概略断面図である。FIG. 3 is a schematic sectional view of a surface acoustic wave device including the surface acoustic wave element.
【図4】従来の弾性表面波装置の要部拡大断面図であ
る。FIG. 4 is an enlarged cross-sectional view of a main part of a conventional surface acoustic wave device.
3 圧電基板(素子基板) 8 電極パッド 10 金属バンプ 11 上部電極 11a 第一層 11b 第二層 12 中間電極 3 Piezoelectric substrate (element substrate) 8 electrode pads 10 metal bumps 11 Upper electrode 11a First layer 11b Second layer 12 Intermediate electrode
Claims (8)
子電極と、該素子電極と電気的に接続された電極パッド
と、電極パッド上に形成され金属バンプと接続される上
部電極と、該電極パッドと該上部電極の間に形成された
中間電極とを有し、フェースダウン実装される電子部品
素子であって、 前記上部電極は、中間電極と接するAl合金からなる第
一層、及び、金属バンプと接するAlからなる第二層の
2層構造を有していることを特徴とする電子部品素子。1. An element substrate, an element electrode formed on the element substrate, an electrode pad electrically connected to the element electrode, and an upper electrode formed on the electrode pad and connected to a metal bump. A face-down mounted electronic component element having the electrode pad and an intermediate electrode formed between the upper electrode, wherein the upper electrode is a first layer made of an Al alloy in contact with the intermediate electrode, An electronic component element having a two-layer structure of a second layer made of Al in contact with the metal bump.
間電極は、Ti、Cr、NiCr合金の内少なくとも一
種類の金属であり、該Al合金は、Cu、W、Ti、C
r、Ta、Siからなる群から少なくとも一つ選択され
たマイグレーション抑制性金属とAlとの合金であるこ
とを特徴とする請求項1記載の電子部品素子。2. The material of the metal bump is Au, the intermediate electrode is at least one kind of metal among Ti, Cr and NiCr alloys, and the Al alloy is Cu, W, Ti and C.
2. The electronic component element according to claim 1, which is an alloy of Al and a migration suppressing metal selected from at least one selected from the group consisting of r, Ta, and Si.
制性金属の濃度は、0.15原子%から0.45原子%
までの範囲内であることを特徴とする請求項2記載の電
子部品素子。3. The concentration of the migration-inhibiting metal in the Al alloy is 0.15 atomic% to 0.45 atomic%.
The electronic component element according to claim 2, which is within the range up to.
以上75%以下であることを特徴とする請求項1ないし
3の何れか1項に記載の電子部品素子。4. The thickness of the Al layer is 1% of the thickness of the upper electrode.
The electronic component element according to any one of claims 1 to 3, wherein the content is 75% or less.
以上50%以下であることを特微とする請求項1ないし
4の何れか1項に記載の電子部品素子。5. The film thickness of the Al layer is 5% of the film thickness of the upper electrode.
The electronic component element according to any one of claims 1 to 4, wherein the content is 50% or more.
素子のためのものであることを特徴とする請求項1ない
し5の何れか1項に記載の電子部品素子。6. The electronic component element according to claim 1, wherein the element substrate and the element electrode are for a surface acoustic wave element.
一括形成されていることを特徴とする請求項1ないし6
の何れか1項に記載の電子部品素子。7. The upper electrode and the intermediate electrode are collectively formed by a lift-off method.
The electronic component element according to any one of 1.
の電子部品素子をパッケージ内にフェースダウン実装で
収納したことを特徴とする電子部品装置。8. An electronic component device in which the electronic component element according to any one of claims 1 to 7 is housed in a package by face-down mounting.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001277820A JP2003086625A (en) | 2001-09-13 | 2001-09-13 | Electronic part element and electronic part device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001277820A JP2003086625A (en) | 2001-09-13 | 2001-09-13 | Electronic part element and electronic part device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003086625A true JP2003086625A (en) | 2003-03-20 |
Family
ID=19102286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001277820A Pending JP2003086625A (en) | 2001-09-13 | 2001-09-13 | Electronic part element and electronic part device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003086625A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005051498A (en) * | 2003-07-28 | 2005-02-24 | Tdk Corp | Element, device, and duplexer for surface acoustic wave and method for manufacturing surface acoustic wave element |
US7352114B2 (en) | 2003-07-17 | 2008-04-01 | Tdk Corporation | Surface acoustic wave element, surface acoustic wave device, surface acoustic wave duplexer, and method of manufacturing surface acoustic wave element |
JP2011199119A (en) * | 2010-03-23 | 2011-10-06 | Panasonic Corp | Light emitting element, and light emitting device |
JP2014120770A (en) * | 2012-12-12 | 2014-06-30 | Freescale Semiconductor Inc | Integrated circuit including integrated passive device and method of manufacturing the same |
-
2001
- 2001-09-13 JP JP2001277820A patent/JP2003086625A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7352114B2 (en) | 2003-07-17 | 2008-04-01 | Tdk Corporation | Surface acoustic wave element, surface acoustic wave device, surface acoustic wave duplexer, and method of manufacturing surface acoustic wave element |
JP2005051498A (en) * | 2003-07-28 | 2005-02-24 | Tdk Corp | Element, device, and duplexer for surface acoustic wave and method for manufacturing surface acoustic wave element |
JP2011199119A (en) * | 2010-03-23 | 2011-10-06 | Panasonic Corp | Light emitting element, and light emitting device |
JP2014120770A (en) * | 2012-12-12 | 2014-06-30 | Freescale Semiconductor Inc | Integrated circuit including integrated passive device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6552475B2 (en) | Surface acoustic wave device | |
JP2004129223A (en) | Piezoelectric component and manufacturing method thereof | |
JP2012151698A (en) | Elastic wave device | |
JP2007096899A (en) | Manufacturing method and bonding structure of piezoelectric vibration piece, and piezoelectric device | |
JP6284811B2 (en) | Electronic device and manufacturing method thereof | |
JP3351402B2 (en) | Electronic element, surface acoustic wave element, mounting method thereof, electronic component or surface acoustic wave device manufacturing method, and surface acoustic wave device | |
JP2019047349A (en) | Electronic component | |
WO2004012332A1 (en) | Piezoelectric component and method for manufacturing the same | |
JP3687601B2 (en) | ELECTRONIC COMPONENT ELEMENT, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT DEVICE | |
JP2007081555A (en) | Surface acoustic wave device | |
TWI538268B (en) | A method for connecting a first electronic component to a second component | |
JP4066952B2 (en) | Electronic component element, electronic component, and communication device | |
JP4012753B2 (en) | Surface acoustic wave device | |
JP2003086625A (en) | Electronic part element and electronic part device | |
JP2001313305A (en) | Electronic component element, electronic component device, and communications equipment device | |
JP5262553B2 (en) | Elastic wave device | |
JP4195605B2 (en) | Surface acoustic wave device | |
US7218038B2 (en) | Surface acoustic wave element, and surface acoustic wave device including the same | |
JP2001102905A (en) | Surface acoustic wave device | |
US8093101B2 (en) | Electronic device and method of fabricating the same | |
JP3821155B2 (en) | Crystal vibration device | |
JP2005136683A (en) | Electronic component | |
WO2023248751A1 (en) | Acoustic wave device, method for manufacturing acoustic wave device, and communication device | |
JP2011071693A (en) | Surface acoustic wave device and method of fixing piezoelectric element | |
JP4349863B2 (en) | Surface acoustic wave device and manufacturing method thereof |