JP2003081695A

JP2003081695A - ＳｉＣ半導体とＳｉＣエピタキシャル成長方法

Info

Publication number: JP2003081695A
Application number: JP2001270242A
Authority: JP
Inventors: Yoshihisa Abe; 芳久阿部; Shunichi Suzuki; 俊一鈴木; Hideo Nakanishi; 秀夫中西; Kazutaka Terajima; 一高寺嶋
Original assignee: Toshiba Ceramics Co Ltd
Current assignee: Coorstek KK
Priority date: 2001-09-06
Filing date: 2001-09-06
Publication date: 2003-03-19
Anticipated expiration: 2021-09-06
Also published as: JP4766642B2

Abstract

(57)【要約】【課題】格子定数の違いによるミスフィット転位を抑
制し、しかも、品質の高いＳｉＣ半導体とＳｉＣエピタ
キシャル成長方法を提供する。【解決手段】Ｓｉウェーハの表面に、ＢＰのバッファ
ー層を介して、３Ｃ−ＳｉＣがエピタキシャル成長によ
り形成されているＳｉＣ半導体であって、そのＢＰが閃
亜鉛鉱型の単結晶である。基板となるＳｉウェーハの上
に３Ｃ−ＳｉＣをエピタキシャル成長させる際に、ＢＰ
をバッファー層として介在させるＳｉＣエピタキシャル
成長方法であって、そのＢＰが閃亜鉛鉱型の単結晶であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＳｉＣ半導体
と、ＳｉＣエピタキシャル成長方法に関する。

【０００２】

【従来の技術】基板になるシリコンと、そのシリコン基
板上にエピタキシャル成長させるＳｉＣとの間には、格
子不整合がある。そのため、ミスフィット転位による結
晶欠陥が多数発生し、デバイス作成時に問題となってい
る。

【０００３】そのため、格子定数の違いによる結晶欠陥
を抑制する技術の導入が重要になる。

【０００４】シリコン基板の表面を炭化水素ガスで炭化
し、これをバッファー層としてＳｉＣを成長させる方法
が知られている。

【０００５】

【発明が解決しようとする課題】この従来の方法による
と、シリコン基板中のＳｉ原子が炭化処理により基板表
面に持ち去られ、シリコン基板中に空孔が生じ、シリコ
ン基板が荒れてしまう現象が見られる。

【０００６】本発明の目的は、格子定数の違いによるミ
スフィット転位を抑制し、しかも、品質の高いＳｉＣ半
導体とＳｉＣエピタキシャル成長方法を提供することで
ある。

【０００７】

【課題を解決するための手段】本発明の解決手段を例示
すると、次のとおりである。

【０００８】（１）Ｓｉウェーハの表面に、ＢＰのバッ
ファー層を介して、３Ｃ−ＳｉＣがエピタキシャル成長
により形成されていることを特徴とするＳｉＣ半導体。

【０００９】（２）ＢＰが閃亜鉛鉱型の単結晶である前
述のＳｉＣ半導体。

【００１０】（３）シリコン基板上にバッファー層を介
して単結晶ＳｉＣ膜を形成したＳｉＣウェーハ。

【００１１】（４）バッファー層が閃亜鉛鉱型結晶のＢ
Ｐである前述のＳｉＣウエーハ。

【００１２】（５）基板となるＳｉウェーハの上に３Ｃ
−ＳｉＣをエピタキシャル成長させる際に、ＢＰをバッ
ファー層として介在させることを特徴とするＳｉＣエピ
タキシャル成長方法。

【００１３】（６）ＢＰが閃亜鉛鉱型の単結晶である前
述のＳｉＣエピタキシャル成長方法。

【００１４】

【発明の実施の形態】この発明は、Ｓｉに比べて半導体
機能として優れた性能を持つＳｉＣ半導体とエピタキシ
ャル成長方法を提供するものである。

【００１５】ＳｉＣ半導体とくに３Ｃ−ＳｉＣ半導体
は、主にＳｉ（シリコン）基板上に３Ｃ−ＳｉＣをエピ
タキシャル成長させることにより製造される。

【００１６】このようなエピタキシャル成長において
は、シリコン基板の結晶性を成膜層が受け継ぐ。それゆ
え、良質な結晶を得る上で基板の荒れは避けるべきであ
る。

【００１７】そこで、基板の荒れをもたらさないよう
に、適当な物質によるバッファー層を設けることが好ま
しいのである。

【００１８】たとえば、基板となるＳｉウェーハ上に３
Ｃ−ＳｉＣをエピタキシャル成長させる際に、閃亜鉛鉱
型単結晶のＢＰ（リン化ホウ素）をバッファー層として
用いる。それにより、結晶欠陥を減少させる。

【００１９】閃亜鉛鉱型結晶であるＢＰ（リン化ホウ
素）の格子定数は、４．５３８オングストロームであ
り、３Ｃ−ＳｉＣの４．３５８オングストロームとほぼ
同等であり、格子不整合によるミスフィット転位を抑制
できる。また、熱膨脹率もほぼ同等である。

【００２０】また、ＢＰは、Ｓｉと格子定数にして１
６．４％の違いがあるものの、ＢＰはＳｉ上にヘテロエ
ピタキシャル成長できるものである。

【００２１】まず、Ｓｉ基板上にＢＰをエピタキシャル
成長させ、続いて、３Ｃ−ＳｉＣを成長させることによ
り、ミスフィット転位を抑制した結晶を得ることができ
る。

【００２２】

【実施例】以下に、好適な実施例の１つを説明する。

【００２３】（１）基板のＳｉ（１００）もしくは（１
１１）を水素雰囲気中で１０００℃以上に加熱すること
により、基板の自然酸化膜を除去する。

【００２４】（２）キャリアガスを水素として、Ｂ原料
のＢＣｌ₃とＰ原料のＰＣｌ₃を反応管に流し、低温成
長を約２００〜５００℃で３０分程度行う。

【００２５】（３）低温成長終了時にＢＰの原料供給を
止め、ＢＰの結晶成長温度である９００〜１２００℃ま
で昇温する。

【００２６】（４）９００〜１２００℃の成長温度にな
ったら、ＢＰの原料供給を開始し、そのまま３０分以上
保持し、ＢＰ層を１〜５μｍ程度成膜する。

【００２７】（５）所定の結晶成長時間を終えたのち、
ＢＰの原料供給を停止し、その温度のまま３０分程度保
持する。

【００２８】（６）ついで、ＳｉＣの低温成長温度であ
る２００〜５００℃にし、原料であるメチルシランの供
給を開始し、１０分程度保持する。

【００２９】（７）３Ｃ−ＳｉＣの結晶成長温度である
８００〜１２００℃程度にし、そのまま３０分以上保持
し、ＳｉＣ層を１０〜３０μｍ成膜する。

【００３０】（８）３Ｃ−ＳｉＣ結晶成長時間が終了し
た時点でメチルシラン原料供給を停止し、その温度のま
ま３０分程度保持する。

【００３１】上記工程（１）〜（８）により製造した３
Ｃ−ＳｉＣ半導体（とくにその結晶）と比較するため
に、ＢＰ層を介さないで、すなわち上記工程（２）から
（５）を除いた条件で、Ｓｉ基板上に３Ｃ−ＳｉＣ結晶
を成長させた３Ｃ−ＳｉＣ半導体の製造を試みた。これ
らを比較したところ、ＢＰのバッファー層を設けて作成
した３Ｃ−ＳｉＣ半導体の結晶は、格子欠陥違いによる
ミスフィット転位が良好に抑制されており、高品質な結
晶になっていたが、ＢＰのバッファ層なしで製造したも
のは、多結晶ＳｉＣが形成されるのみで、単結晶ＳｉＣ
を製造することはできなかった。

【００３２】本発明は、実施例に限定されるものではな
い。たとえば、原料ガスとしては、塩化物の他にも、水
素化物、有機金属原料など、種々のものが利用できる。

【図面の簡単な説明】

【図１】（ａ）は、Ｓｉウェーハ上に、ＳｉＣを直接成
長させた場合の様子を示す模式図。（ｂ）は、本発明の
好適な実施例による３Ｃ−ＳｉＣ単結晶の成長を示す模
式図。

フロントページの続き (72)発明者中西秀夫神奈川県秦野市曽屋30番地東芝セラミックス株式会社開発研究所内 (72)発明者寺嶋一高神奈川県海老名市中野206−３Ｆターム(参考） 4G077 AA03 BE08 DB05 DB09 ED06 EF02 HA06 TK01 5F045 AA03 AB06 AB09 AC03 AD06 AD07 AD08 AD09 AD12 AD13 AD14 AD15 AD16 AF03 BB12 DA53 EB15

Claims

【特許請求の範囲】

【請求項１】Ｓｉウェーハの表面に、ＢＰのバッファ
ー層を介して、３Ｃ−ＳｉＣがエピタキシャル成長によ
り形成されていることを特徴とするＳｉＣ半導体。
【請求項２】ＢＰが閃亜鉛鉱型の単結晶であることを
特徴とする請求項１に記載のＳｉＣ半導体。
【請求項３】シリコン基板上にバッファー層を介して
単結晶ＳｉＣ膜が形成されていることを特徴とするＳｉ
Ｃウェーハ。
【請求項４】バッファー層が閃亜鉛鉱型結晶のＢＰで
あることを特徴とする請求項３に記載のＳｉＣウェー
ハ。
【請求項５】基板となるＳｉウェーハの上に３Ｃ−Ｓ
ｉＣをエピタキシャル成長させる際に、ＢＰをバッファ
ー層として介在させることを特徴とするＳｉＣエピタキ
シャル成長方法。
【請求項６】ＢＰが閃亜鉛鉱型の単結晶であることを
特徴とする請求項５に記載のＳｉＣエピタキシャル成長
方法。