JP2003078421A - 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 - Google Patents

符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置

Info

Publication number
JP2003078421A
JP2003078421A JP2001267904A JP2001267904A JP2003078421A JP 2003078421 A JP2003078421 A JP 2003078421A JP 2001267904 A JP2001267904 A JP 2001267904A JP 2001267904 A JP2001267904 A JP 2001267904A JP 2003078421 A JP2003078421 A JP 2003078421A
Authority
JP
Japan
Prior art keywords
code
syndrome
decoding
cyclic
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001267904A
Other languages
English (en)
Other versions
JP2003078421A5 (ja
Inventor
Keiichi Iwamura
恵市 岩村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001267904A priority Critical patent/JP2003078421A/ja
Priority to US10/233,504 priority patent/US7103827B2/en
Publication of JP2003078421A publication Critical patent/JP2003078421A/ja
Publication of JP2003078421A5 publication Critical patent/JP2003078421A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/33—Synchronisation based on error coding or decoding
    • H03M13/333—Synchronisation on a multi-bit block basis, e.g. frame synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

(57)【要約】 【課題】 簡単な処理構成で高速に符号系列の先頭位置
を検出し、また、検出された先頭位置に基づいて、符号
系列を復号できる符号系列の先頭位置検出方法とその装
置、それを用いた復号方法とその装置を提供する。 【解決手段】 符号長ｎの巡回符号系列を入力して、そ
の先頭位置を検出する先頭位置検出にために、符号長ｎ
の巡回符号系列を順に入力し、乗算器ｇとレジスタｒと
加算器＋とにより、入力した巡回符号系列の第１の符号
開始位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃ
i-1+nまでの符号語に対するシンドロームをレジスタｒ
に生成し、次に、ｎビットバッファに記憶される第２の
符号開始位置Ｃi+nから始まる符号語に基づくデータを
用いて、重付け乗算器ｗと加算機＋とにより、生成され
たシンドロームを補正して、補正されたシンドロームに
基づきＮＯＲにより前記符号長ｎの巡回符号系列の先頭
位置を検出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、符号系列先頭位置
検出方法とその装置、それを用いた通信方法とその装
置、さらに、それを用いた復号方法とその装置、特に、
誤り訂正符号を用いて、ＡＴＭやＢ−ＩＳＤＮ等におけ
るセル同期、または、パケット同期を確立し、復号化す
る符号系列先頭位置検出方法とその装置、それを用いた
復号方法とその装置、さらに、それを用いた通信方法と
その装置に関するものである。
【０００２】
【従来の技術】従来、巡回符号は符号の取り扱い易さか
ら、ハミング符号やＣＲＣ、ファイヤ符号、ＢＣＨ符
号、リード・ソロモン符号などが非常に多くの通信シス
テムや記録システムにおいて用いられている。
【０００３】“符号理論”（今井秀樹著、電子情報通信
学会編）に示されているように、これらの巡回符号の誤
り検出器としては、図１に示される回路がよく用いられ
る。図１は、（式１）に示す受信語Ｒ(x)を入力とし、
（式２）の生成多項式Ｇ(x)で割った剰余Ｓ(x)（以後、
シンドロームと呼ぶ）をとる（式３）の処理を行う。た
だし、Ｒ(x)は、誤りがなければＧ(x)で割った剰余が０
になるように構成されている。
【０００４】 Ｒ(x)＝ＲN-1・ｘN-1＋ＲN-2・ｘN-2＋…＋Ｒ1・ｘ＋ＲO （式１） Ｇ(x)＝Ｘm＋ｇm-1・ｘm-1＋…＋ｇ1・ｘ＋ｇ0 （式２） Ｓ(x)＝Ｒ(x)・ｘm mod Ｇ(x) （式３） 図１の回路は、単位時間（クロック）毎に動作する。ま
た、以後、図中のｒi（ｉ＝０，…，ｍ−１）と表され
た四角は、１単位時間の遅延素子（レジスタ）を示す。
また、ｇiで表された四角は入力をｇi倍して出力する乗
算器（但し、ｇ i＝０ならば結線自体が不要、ｇi＝１な
らば、乗算器不要で結線のみ）である。また、“＋”は
ＥＸＯＲ（排他的論理和）演算器（ここでは、有限体Ｇ
Ｆ（ｑ）上の演算を考えるのでＥＸＯＲになる。一般的
には減算器となる。）を表す。“ＮＯＲ”はＮＯＲ演算
器を表す。
【０００５】この回路に、Ｒj（ｊ＝Ｎ−１，…，０）
を単位時間毎に高次から順に入れ終わったとき、誤りが
なければ、Ｓ(x)＝０、即ち、各レジスタｒj（ｉ＝０，
…，ｍ−１）は全て“０”になる。また、誤りが生じて
いる場合、Ｓ(x)＝０にならないので、ＮＯＲ演算器出
力が０でないことから受信語に誤りが生じていることを
検出できる。さらに、誤りを検出するだけでなく、訂正
する符号器を構成する場合は、図１に特定のパターンを
検出するＮＯＲ回路２０を加え、Ｎビットバッファ２２
を加えた図２の構成の回路が用いられ、以下のような処
理を行う。
【０００６】まず、右のＮＯＲ回路２１によって“０”
検出を行い、図１と同様の処理の後、Ｓ(x)＝０なら
ば、誤りなしとして終了する。しかし、Ｓ(x)≠０であ
れば、入力を“０”にして、さらに、シフトレジスタを
最大Ｎ回までシフトさせ続け、左のＮＯＲ回路２０によ
って符号による特定のパターンにレジスタの値がなった
ことを検出したときに、“１”を出力して、Ｎビット遅
延させた受信語の誤り訂正を行う。シフトレジスタを１
回シフトさせることは、Ｓ(x)にｘをかけてＧ(x)で割っ
た剰余をとることに相当するので、 Ｅ(x)＝Ｓ(x)・ｘj mod Ｇ(x) (j=0,…,N-1) （式４） の演算をシフト毎、即ち、各ｊ毎に行い、Ｅ(x)が特定
のパターンになったときの受信シンボルＲN-jの誤り訂
正を行う。例えば、位置Ｎ−ｉに単一誤りが生じている
とすると、 Ｓ(x)＝ｘ-1+m mod Ｇ(x) であり、ｉ−１回目のシフト（ｊ＝ｉ−１）において、 Ｅ(x)＝Ｓ(x)・ｘi-1 mod Ｇ(x)＝ｘm-1 である。よって、左のＮＯＲ回路２０によって ｒm-j＝０ （ｊ＝２，…，ｍ） ｒm-1＝１ を検出する。
【０００７】さらに、巡回符号を実際に用いる場合に
は、符号語を短縮化（前記“符号理論”参照）して用い
ることが多い。これは、（式１）の上位次数のシンボル
を“０”とした巡回符号と等価であり、符号の訂正能力
は変わらない。このような符号を、短縮巡回符号と呼
ぶ。例えば、次世代通信方式として注目されているＡＴ
Ｍ（Asynchronous Transfer Mode：非同期転送モード）
のヘッダ誤り制御に用いられる生成多項式 Ｇ(x)＝ｘ8＋ｘ2＋ｘ＋１ のＣＲＣ符号長は、 Ｎ＝２7−１＝１２７ ビットであるが、通常、４０ビット程度に短縮して用い
られることが多い。以後、生成多項式Ｇ(x)で規定され
る巡回符号の符号長をＮ、それを短縮した符号長をｎと
する。
【０００８】図２の回路によって短縮巡回符号の復号を
行う場合、受信語Ｒ(x)を入力した後、やはり、最大Ｎ
回シフトと受信語を蓄えるバッファが必要である。ま
た、図１の検出器を同期検出に用いることもできる。こ
の場合、１ビットずつ順にずらして先頭位置とみなして
誤り検出を行い、誤りが検出されなかった先頭位置から
の符号語を採用し、符号語毎の同期を合わせる。
【０００９】図３を用いて、その同期検出動作を説明す
る。
【００１０】図３の第１先頭位置から第１最終位置まで
を１つの符号語とした場合、次のように表される。
【００１１】 ｃ1(x)＝ｃ1・ｘn-1＋ｃ2・ｘn-2＋…＋ｃn-1・ｘ＋ｃn これを、（式２）の生成多項式で割ったシンドロームｓ
1(x)は、次式のように表される。
【００１２】ｓ1(x)＝ｃ1(x)・ｘm mod Ｇ(x) ｃ1(x)が正しい符号語であった場合、ｓ1(x)＝０であ
り、符号語の同期が取れたことになる。しかし、ｓ1(x)
≠０である場合、ｃ1(x)は正しい符号語ではないので、
第２先頭位置から第２最終位置までの符号語ｃ2(x)に対
するシンドロームｓ2(x)を次のように求める。
【００１３】 ｃ2(x)＝ｃ2・ｘn-1＋ｃ3・ｘn-2＋…＋ｃn・ｘ＋ｃn+1 ｓ2(x)＝ｃ2(x)・ｘm mod Ｇ(x) 更に、Ｓi-1(x)≠０（ｉ＝３，…）ならば、（式６）の
Ｃi(x)に対するシンドロームＳi(x)を（式７）により計
算し、これをＳi(x)＝０となるまで、即ち同期がとれる
まで続ける。
【００１４】 Ｃi(x)＝Ｃi・ｘn-1＋Ｃi+1・ｘn-2＋…＋Ｃi+n-2・ｘ＋Ｃi+n-1 （式６） Ｓi(x)＝Ｃi(x)・ｘm mod Ｇ(x) （式７） 従って、この同期処理を行うために、各ｓi(x)（ｉ＝
１，…）毎に、図１に示す回路を複数用いることよって
同期検出が可能である。
【００１５】また、図２に示す復号器も、Ｓ(x)＝０の
検出が行えるので、図１の検出器の代わりに図２の回路
を複数用いて同様の動作を行えば、同期検出回路として
用いられることは明らかである。
【００１６】
【発明が解決しようとする課題】しかしながら、上述の
従来の同期回路は、複数の検出器、または、復号器を用
いるために、回路規模が大きくなると言う問題があっ
た。
【００１７】本発明は、上記従来例に鑑みてなされたも
ので、簡単な処理構成で高速に符号系列の先頭位置を検
出し、また、検出された先頭位置に基づいて、符号系列
を復号できる符号系列の先頭位置検出方法とその装置、
それを用いた復号方法とその装置を提供することを目的
とする。
【００１８】
【課題を解決するための手段】上記目的を達成するた
め、本発明の符号系列の先頭位置検出方法とその装置、
それを用いた復号方法とその装置、さらに、それを用い
た通信方法とその装置は以下の構成を備える。即ち、符
号長ｎの巡回符号系列を入力して、その先頭位置を検出
する先頭位置検出方法であって、前記符号長ｎの巡回符
号系列を順に入力する入力工程と、前記入力工程で入力
した巡回符号系列の第１の符号開始位置Ｃi-1(i=1,
2,...)から第１の符号最終位置Ｃi-1+nまでの符号語に
対するシンドロームを生成するシンドローム生成工程
と、第２の符号開始位置Ｃi+nから始まる符号語に基づ
くデータを用いて、前記シンドローム生成工程で生成さ
れたシンドロームを補正する補正シンドローム生成工程
と、前記補正シンドローム生成工程で得られた、補正さ
れたシンドロームに基づき前記符号長ｎの巡回符号系列
の先頭位置を検出する検出工程とを備える。
【００１９】また、別の発明は、上述の先頭位置検出方
法で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する。
【００２０】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を復号する復号方法であって、前記符号長
ｎの短縮巡回符号を順に入力する入力工程と、前記入力
工程で入力した短縮巡回符号の符号語に対するシンドロ
ームを生成するシンドローム生成工程と、前記シンドロ
ーム生成工程で生成されたシンドロームに基づいて、誤
りパターンＥ(x)を検出することで、前記符号語に対す
る誤り訂正を行う誤り訂正工程とを備える。
【００２１】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を系列を入力して、その先頭位置を検出し
て復号する復号方法であって、前記符号長ｎの短縮巡回
符号系列を順に入力する入力工程と、前記入力工程で入
力した短縮巡回符号系列の第１の符号開始位置Ｃi-1(i=
1,2,...)から第１の符号最終位置Ｃi-1+nまでの符号語
に対するシンドロームを生成するシンドローム生成工程
と、第２の符号開始位置Ｃi+nから始まる符号語に基づ
くデータを用いて、前記シンドローム生成工程で生成さ
れたシンドロームを補正する補正シンドローム生成工程
と、前記補正シンドローム生成工程で得られた、補正さ
れたシンドロームに基づき前記符号長ｎの巡回符号系列
の先頭位置を検出する検出工程と、前記検出方法で検出
された符号長ｎの短縮巡回符号系列の先頭位置に基づ
き、前記符号長ｎの短縮巡回符号系列を復号する復号工
程とを備える。
【００２２】また、別の発明は、符号長ｎの巡回符号系
列を入力して、その先頭位置を検出する先頭位置検出方
法であって、前記符号長ｎの巡回符号系列をｄビット並
列に順に入力する入力工程と、前記入力工程で入力した
巡回符号系列の第１の符号開始位置Ｃi-1(i=1,2,...)か
ら第１の符号最終位置Ｃi-1+nまでの符号語に対するシ
ンドロームを生成するシンドローム生成工程と、第２の
符号開始位置Ｃd+nから始まる符号語に基づくデータを
用いて、前記シンドローム生成工程で生成されたシンド
ロームを補正する補正シンドローム生成工程と、前記補
正シンドローム生成工程で得られた、補正されたシンド
ロームに基づき前記符号長ｎの巡回符号系列の先頭位置
を検出する検出工程とを備える。
【００２３】また、別の発明は、上述の先頭位置検出方
法で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する。
【００２４】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を復号する復号方法であって、前記符号長
ｎの短縮巡回符号をｄビット並列に順に入力する入力工
程と、前記入力工程で入力した短縮巡回符号の符号語に
対するシンドロームを生成するシンドローム生成工程
と、前記シンドローム生成工程で生成されたシンドロー
ムに基づいて、誤りパターンＥ(x)を検出することで、
前記符号語に対する誤り訂正を行う誤り訂正工程とを備
える。
【００２５】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を系列をｄビット並列に入力して、その先
頭位置を検出して復号する復号方法であって、前記符号
長ｎの短縮巡回符号系列をｄビット並列に順に入力する
入力工程と、前記入力工程で入力した短縮巡回符号系列
の第１の符号開始位置Ｃi-1(i=1,2,...)から第１の符号
最終位置Ｃi-1+nまでの符号語に対するシンドロームを
生成するシンドローム生成工程と、第２の符号開始位置
Ｃd+nから始まる符号語に基づくデータを用いて、前記
シンドローム生成工程で生成されたシンドロームを補正
する補正シンドローム生成工程と、前記補正シンドロー
ム生成工程で得られた、補正されたシンドロームに基づ
き前記符号長ｎの巡回符号系列の先頭位置を検出する検
出工程と、前記検出方法で検出された符号長ｎの短縮巡
回符号系列の先頭位置に基づき、前記符号長ｎの短縮巡
回符号系列を復号する復号工程とを備える。
【００２６】また、別の発明は、第１の所定パターンＡ
(x)がＸaの位置に足し込まれている符号長ｎの符号語を
含む巡回符号系列を入力して、その先頭位置を検出する
先頭位置検出方法であって、前記巡回符号系列を順に入
力する入力工程と、前記入力工程で入力した巡回符号系
列の第１の符号開始位置Ｃi-1(i=1,2,...)から第１の符
号最終位置Ｃi-1+nまでの符号語に対するシンドローム
を生成するシンドローム生成工程と、第２の符号開始位
置Ｃi+nから始まる符号語に基づくデータを用いて、前
記シンドローム生成工程で生成されたシンドロームを補
正する補正シンドローム生成工程と、前記補正シンドロ
ーム生成工程で得られた、補正されたシンドロームが第
２の所定パターンＢ(x)に等しい前記巡回符号系列の先
頭位置を検出する検出工程とを備える。
【００２７】また、別の発明は、上述の先頭位置検出方
法で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する。
【００２８】また、別の発明は、第１の所定パターンＡ
(x)がｘaの位置に足し込まれている次数ｍの生成多項式
Ｇ(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮し
た短縮巡回符号を復号する復号方法であって、前記符号
長ｎの短縮巡回符号を順に入力する入力工程と、前記入
力工程で入力した短縮巡回符号の符号語に対するシンド
ロームを生成するシンドローム生成工程と、前記シンド
ローム生成工程で生成されたシンドロームに基づいて、
第２の所定パターン誤りパターンＥ(x)を検出すること
で、前記符号語に対する誤り訂正を行う誤り訂正工程と
を備える。
【００２９】また、別の発明は、第１の所定パターンＡ
(x)がｘaの位置に足し込まれている次数ｍの生成多項式
Ｇ(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮し
た短縮巡回符号を系列を入力して、その先頭位置を検出
して復号する復号方法であって、前記符号長ｎの短縮巡
回符号系列を順に入力する入力工程と、前記入力工程で
入力した短縮巡回符号系列の第１の符号開始位置Ｃ
i-1(i=1,2,...)から第１の符号最終位置Ｃi-1+nまでの
符号語に対するシンドロームを生成するシンドローム生
成工程と、第２の符号開始位置Ｃi+nから始まる符号語
に基づくデータを用いて、前記シンドローム生成工程で
生成されたシンドロームを補正する補正シンドローム生
成工程と、前記補正シンドローム生成工程で得られた、
補正されたシンドロームに基づき前記符号長ｎの巡回符
号系列の先頭位置を検出する検出工程と、前記検出方法
で検出された符号長ｎの短縮巡回符号系列の先頭位置に
基づき、前記符号長ｎの短縮巡回符号系列を復号する復
号工程とを備える。
【００３０】また、別の発明は、上述の先頭位置検出方
法で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する。
【００３１】また、別の発明は、符号長ｎの巡回符号系
列を入力して、その先頭位置を検出する先頭位置検出装
置であって、前記符号長ｎの巡回符号系列を順に入力す
る入力手段と、前記入力手段で入力した巡回符号系列の
第１の符号開始位置Ｃi-1(i=1,2,...)から第１の符号最
終位置Ｃi-1+nまでの符号語に対するシンドロームを生
成するシンドローム生成手段と、第２の符号開始位置Ｃ
i+nから始まる符号語に基づくデータを用いて、前記シ
ンドローム生成手段で生成されたシンドロームを補正す
る補正シンドローム生成手段と、前記補正シンドローム
生成手段で得られた、補正されたシンドロームに基づき
前記符号長ｎの巡回符号系列の先頭位置を検出する検出
手段とを備える。
【００３２】また、別の発明は、上述の先頭位置検出装
置で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する復号手段
を備える。
【００３３】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を復号する復号装置であって、前記符号長
ｎの短縮巡回符号を順に入力する入力手段と、前記入力
手段で入力した短縮巡回符号の符号語に対するシンドロ
ームを生成するシンドローム生成手段と、前記シンドロ
ーム生成手段で生成されたシンドロームに基づいて、誤
りパターンＥ(x)を検出することで、前記符号語に対す
る誤り訂正を行う誤り訂正手段とを備える。
【００３４】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を系列を入力して、その先頭位置を検出し
て復号する復号装置であって、前記符号長ｎの短縮巡回
符号系列を順に入力する入力手段と、前記入力手段で入
力した短縮巡回符号系列の第１の符号開始位置Ｃi-1(i=
1,2,...)から第１の符号最終位置Ｃi-1+nまでの符号語
に対するシンドロームを生成するシンドローム生成手段
と、第２の符号開始位置Ｃi+nから始まる符号語に基づ
くデータを用いて、前記シンドローム生成手段で生成さ
れたシンドロームを補正する補正シンドローム生成手段
と、前記補正シンドローム生成手段で得られた、補正さ
れたシンドロームに基づき前記符号長ｎの巡回符号系列
の先頭位置を検出する検出手段と、前記検出装置で検出
された符号長ｎの短縮巡回符号系列の先頭位置に基づ
き、前記符号長ｎの短縮巡回符号系列を復号する復号手
段とを備える。
【００３５】また、別の発明は、符号長ｎの巡回符号系
列を入力して、その先頭位置を検出する先頭位置検出装
置であって、前記符号長ｎの巡回符号系列をｄビット並
列に順に入力する入力手段と、前記入力手段で入力した
巡回符号系列の第１の符号開始位置Ｃi-1(i=1,2,...)か
ら第１の符号最終位置Ｃi-1+nまでの符号語に対するシ
ンドロームを生成するシンドローム生成手段と、第２の
符号開始位置Ｃd+nから始まる符号語に基づくデータを
用いて、前記シンドローム生成手段で生成されたシンド
ロームを補正する補正シンドローム生成手段と、前記補
正シンドローム生成手段で得られた、補正されたシンド
ロームに基づき前記符号長ｎの巡回符号系列の先頭位置
を検出する検出手段とを備える。
【００３６】また、別の発明は、上述の先頭位置検出装
置で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する復号手段
を備える。
【００３７】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を復号する復号装置であって、前記符号長
ｎの短縮巡回符号をｄビット並列に順に入力する入力手
段と、前記入力手段で入力した短縮巡回符号の符号語に
対するシンドロームを生成するシンドローム生成手段
と、前記シンドローム生成手段で生成されたシンドロー
ムに基づいて、誤りパターンＥ(x)を検出することで、
前記符号語に対する誤り訂正を行う誤り訂正手段とを備
える。
【００３８】また、別の発明は、次数ｍの生成多項式Ｇ
(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮した
短縮巡回符号を系列をｄビット並列に入力して、その先
頭位置を検出して復号する復号装置であって、前記符号
長ｎの短縮巡回符号系列をｄビット並列に順に入力する
入力手段と、前記入力手段で入力した短縮巡回符号系列
の第１の符号開始位置Ｃi-1(i=1,2,...)から第１の符号
最終位置Ｃi-1+nまでの符号語に対するシンドロームを
生成するシンドローム生成手段と、第２の符号開始位置
Ｃd+nから始まる符号語に基づくデータを用いて、前記
シンドローム生成手段で生成されたシンドロームを補正
する補正シンドローム生成手段と、前記補正シンドロー
ム生成手段で得られた、補正されたシンドロームに基づ
き前記符号長ｎの巡回符号系列の先頭位置を検出する検
出手段と、前記検出装置で検出された符号長ｎの短縮巡
回符号系列の先頭位置に基づき、前記符号長ｎの短縮巡
回符号系列を復号する復号手段とを備える。
【００３９】また、別の発明は、第１の所定パターンＡ
(x)がｘaの位置に足し込まれている符号長ｎの符号語を
含む巡回符号系列を入力して、その先頭位置を検出する
先頭位置検出装置であって、前記巡回符号系列を順に入
力する入力手段と、前記入力手段で入力した巡回符号系
列の第１の符号開始位置Ｃi-1(i=1,2,...)から第１の符
号最終位置Ｃi-1+nまでの符号語に対するシンドローム
を生成するシンドローム生成手段と、第２の符号開始位
置Ｃi+nから始まる符号語に基づくデータを用いて、前
記シンドローム生成手段で生成されたシンドロームを補
正する補正シンドローム生成手段と、前記補正シンドロ
ーム生成手段で得られた、補正されたシンドロームが第
２の所定パターンＢ(x)に等しい前記巡回符号系列の先
頭位置を検出する検出手段とを備える。
【００４０】また、別の発明は、上述の先頭位置検出装
置で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する復号手段
を備える。
【００４１】また、別の発明は、第１の所定パターンＡ
(x)がｘaの位置に足し込まれている次数ｍの生成多項式
Ｇ(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮し
た短縮巡回符号を復号する復号装置であって、前記符号
長ｎの短縮巡回符号を順に入力する入力手段と、前記入
力手段で入力した短縮巡回符号の符号語に対するシンド
ロームを生成するシンドローム生成手段と、前記シンド
ローム生成手段で生成されたシンドロームに基づいて、
第２の所定パターン誤りパターンＥ(x)を検出すること
で、前記符号語に対する誤り訂正を行う誤り訂正手段と
を備える。
【００４２】また、別の発明は、第１の所定パターンＡ
(x)がｘaの位置に足し込まれている次数ｍの生成多項式
Ｇ(x)に基づく符号長Ｎの巡回符号を符号長ｎに短縮し
た短縮巡回符号を系列を入力して、その先頭位置を検出
して復号する復号装置であって、前記符号長ｎの短縮巡
回符号系列を順に入力する入力手段と、前記入力手段で
入力した短縮巡回符号系列の第１の符号開始位置Ｃ
i-1(i=1,2,...)から第１の符号最終位置Ｃi-1+nまでの
符号語に対するシンドロームを生成するシンドローム生
成手段と、第２の符号開始位置Ｃi+nから始まる符号語
に基づくデータを用いて、前記シンドローム生成手段で
生成されたシンドロームを補正する補正シンドローム生
成手段と、前記補正シンドローム生成手段で得られた、
補正されたシンドロームに基づき前記符号長ｎの巡回符
号系列の先頭位置を検出する検出手段と、前記検出装置
で検出された符号長ｎの短縮巡回符号系列の先頭位置に
基づき、前記符号長ｎの短縮巡回符号系列を復号する復
号手段とを備える。
【００４３】また、別の発明は、上述の先頭位置検出装
置で検出された符号長ｎの巡回符号系列の先頭位置に基
づき、前記符号長ｎの巡回符号系列を復号する復号手段
を備える。
【００４４】
【発明の実施の形態】［第１の実施の形態］本実施の形
態では、図１の検出器を複数用いなくても同期検出が行
える回路構成を示す。
【００４５】（式６），（式７）から、ｓi-1(x)とｓ
i(x)のシンドロームは、次のような関係をもつ。
【００４６】 ｓi(x)＝ｃi(x)・ｘm mod Ｇ(x) ＝（ｃi-1(x)・ｘ＋ｃi+n-1−ｃi-1・ｘn）・ｘm mod Ｇ(x) ＝（ｓi-1(x)・ｘ＋ｃi+n-1−ｘm） mod Ｇ(x)−ｃi-1・ｗ(x) （式８） ここで、（ｓi-1(x)・ｘ＋ｃi+n-1・ｘm） mod Ｇ(x)
は、図１の検出器にｓi- 1(x)のシンドロームが得られて
いる場合、ｃi+n-1を入力して、もう１クロック分シフ
トレジスタをシフトさせることによって得られる。ここ
で、ｃi+n-1はｃi +n-2の次のビットであるので、（ｓ
i-1(x)・ｘ＋ｃi+n-1・ｘm） mod Ｇ(x)は検出器の動作
を続けることによって得られる。また、ｗ(x)は、以下
のように定義される多項式であり、ｎとＧ(x)（ｍはＧ
(x)の次数）がわかれば、予め求めておくことができ
る。
【００４７】 従って、Ｃi-1が“１”のときに限り、前述の （ｓi-1(x)・ｘ＋ｃi+n-1・ｘm） mod Ｇ(x) からｗ(x)を引くことによって、ｓi(x)を求めることが
できる。ただし、ｃi-1はｃi+n-1に対してｎビット前の
ビットであるので、図３のビット列はバッファ等により
ｎビット分遅延させておく必要がある。
【００４８】よって、本実施の形態による検出器を用い
た同期回路は、図４のようになる。この回路の動作は次
のようになる。ここで、入力は、図３のビット列が第１
先頭位置のビットｃ1から順次入力されているとする。
図４のｇi，ｒiによって構成される回路は、図１に示す
検出器と同じであるので、第１最終位置のビットｃnま
で入力したときに、レジスタｒi（ｉ＝０，…，ｍ−
１）にはシンドロームｓ1(x)が生成されている。ただ
し、検出器に入力されたビット列は、ｎビットバッファ
にも入力され、ｎビット遅延させられ、第１最終位置に
なるまでこのバッファ出力は“０”である。
【００４９】このｓ1(x)をＮＯＲ回路によって検査し、
ｓ1(x)＝０であれば、同期検出信号として“１”を出力
する。また、ｓ1(x)≠０であれば、第２最終位置のビッ
トｃ n+1を連続して入力し検出動作を続ける。このと
き、ｎビットバッファからは、遅延させたｃ1が出力さ
れるので、ｃ1＝１であれば、各レジスタからｗi（ｉ＝
０，…，ｍ−１）、即ち、ｗ(x)を引く（ここでは、２
進演算であるのでＥＸＯＲ演算によって実現される）。
これによって、ｓ2(x)が得られる。このｓ2(x)の“０”
検査をＮＯＲ回路によって行い、ｓ2(x)＝０ならば、同
期検出信号を出力し、ｓ2(x)≠０ならば、入力を連続し
て行い、ｃn+i（ｉ＝２，…）として上述の動作をｓ
i(x)＝０となるまで繰り返す。ｓi(x)＝０となると、同
期検出信号を出力する。
【００５０】［第２の実施の形態］第２の実施の形態
は、Ｎ＝ｎ、即ち、符号が短縮されていない場合につい
て示す。本実施の形態では、図２の復号器を複数用いな
くても同期検出が行える回路構成を図５に示す。
【００５１】図５に示す回路によって、図８Ａのように
符号語が連続して入力されるか、または、図８Ｂのよう
に符号語がある間隔毎に連続して入力される場合、初期
の符号語によって同期を検出し、同期が取れた後、即
ち、符号語の区切りが判定できた後に復号器の本来の目
的である誤り訂正を行うことができる。例えば、図８Ａ
の符号語１の途中からデータが入力された場合、最初は
同期がとれていない、すなわち、符号語の区切りはわか
らない。そこで、前述したようなビットをずらしながら
検出動作を行うことによって、符号語２（誤りは発生し
ていないとする）の最後で、 Ｓ(x)＝０ が検出され、区切り（同期）が検出される。同期が確立
された符号語３以降では、復号器は本来の復号動作を行
う。ただし、同期の確立は最初の同期検出後の符号語か
らでなく、数個の符号語の同期検出後に行ってもよい。
【００５２】図８Ｂの場合では、符号語２で同期検出で
きた後、符号語間の間隔を考慮して符号語３の処理を始
めればよい。
【００５３】次に、図５の回路の動作を説明する。
【００５４】同期検出動作の時は、スイッチＳを接続状
態にし、ＮＯＲ論理演算を行うＮＯＲ回路（５１）によ
って“０”検出を行えば、図５の回路によって、第１の
実施の形態に示した検出動作が行えることは明らかであ
る。
【００５５】次に、“０”が検出され同期が確立された
場合、スイッチＳを開くことによって式（９）のｗ(x)
の影響をなくし、符号に応じた特定のパターンの検出
（ここでは、Ｎ＝ｎであるので、Ｅ(x)＝Ｘm-1の検出）
によって、誤り訂正を行えるようにする。これによっ
て、図５の回路は、図２の復号器と同じ復号動作を行う
ことができる。
【００５６】同期確立まで数個の符号語によって同期を
検出する場合は、スイッチＳの開閉のタイミングを遅ら
せればよい。
【００５７】［第３の実施の形態］第３の実施の形態で
は、短縮巡回符号に対して最大ｎ回のシフトとｎビット
バッファで復号が行える回路を図６を参照して説明す
る。
【００５８】生成多項式Ｇ(x)で規定される巡回符号の
符号長をＮ、それを短縮した符号長をｎとしたとき、位
置ｎ−ｉに誤りがある場合のシンドロームＳ(x)は次の
ようになる。
【００５９】 Ｓ(x)＝ｘn-i+m mod Ｇ(x) （式１０） よって、（式４）の処理を各ｊ（ｊ＝０，…，ｎ−１）
毎に繰り返すことによってｉ−１回目のクロック（ｊ＝
ｉ−１）では、次のような値になる。
【００６０】 このＥ’(x)は、短縮符号長ｎと生成多項式Ｇ(x)によっ
て、予め求めておくとができる。
【００６１】従って、図２の左のＥ(x)＝ｘm-1検出回路
（ＮＯＲ回路２０）を（式１１）の Ｅ’(x)＝ｘn+m-1 mod Ｇ(x) を検出する回路にすれば、最大ｎ回のシフトで誤り位置
を検出できる。よって、受信語の遅延もｎビットバッフ
ァでよいことになる。その回路を図６に示す。図６に示
すｅi（ｉ＝０，…，ｍ−１）を含む三角形はｅi＝１の
時反転させる回路（ｅi＝１のときインバータ、ｅi＝０
のとき結線であればよい）を表す。この回路の動作は図
２と基本的に同様であるが、ＮＯＲ論理演算を実行する
ＮＯＲ回路（６０）の検出パターンがＮＯＲ回路２０と
は異なり、Ｓ(x)≠０の後のシフトもｎ回でよい。
【００６２】また、一般的にバッファをＬビットバッフ
ァ（ｎ≦Ｌ≦Ｎ）とする場合は、検出するＥ’(x)を次
のようにすればよい。
【００６３】 Ｅ’(x)＝Ｓ(x)・ｘj mod Ｇ(x) ＝ＸL+m-1 mod Ｇ(x) （式１２） ［第４の実施の形態］第４の実施の形態の、短縮巡回符
号に対する同期検出と複号を効率的に行える回路構成を
図７に示す。この回路も第２の実施の形態と同様に、図
８Ａや図８Ｂのような符号語系列に対して同期検出と復
号動作が行えるが、本実施の形態の復号対象は第３の実
施の形態と同じく短縮された符号（ｎ＜Ｎ）である。
【００６４】次に、図７の回路の動作を説明する。
【００６５】第２の実施の形態と同様にスイッチＳを接
続状態にすることによって、まず、ＮＯＲ論理演算を行
うＮＯＲ回路（７１）によって“０”検出を行い、同期
検出を行う。同期確立後は、スイッチＳを開くことによ
って（式９）のｗ(x)の影響をなくし、第３の実施の形
態に示す特定のパターンＥ’(x)の検出によって、誤り
訂正が行えるようにする。これによって、図７の回路は
図６の復号器と同じになり、同様の復号動作を行うこと
ができる。
【００６６】［第５の実施の形態］第５の実施の形態で
は、入力がｄビット並列に行われる、または、入力が動
作クロックより高速に行われる場合の同期検出回路を示
す。
【００６７】まず、通常の１ビット毎のシリアル入力の
同期検出回路である図４について説明する。
【００６８】図４の同期検出器において、時点ｉのレジ
スタｒj（ｊ＝０，…，ｍ−１）の値をｒj,i、入力をｃ
i、該入力とレジスタ値ｒm-1,mのＥＸＯＲ論理演算結果
をｅi、ｎビットバッファからの出力をｃi-nと表すと、
次時点ｉ＋１における各レジスタの値は次のようにな
る。
【００６９】 ｅi＝Ｃi＋ｒm-1,i （式１３） ｒj,i+1＝ｅi・ｇj＋ｃi-n・ｗj＋ｒj-1,i （式１４） 同様に、時点ｉ＋２における各レジスタの値は次のよう
になる。
【００７０】 ｅi+1＝ｃi+1＋ｒm-1,i+1 （式１５） ｒj,i+2＝ｅi+1・ｇj＋ｃi-n+1・ｗj＋ｒj-1,i+1 （式１６） （式１６）に（式１４）を代入することによって、次式
が得られる。
【００７１】 ｒj,i+2＝ｅi+1・ｇj＋ｃi-n+1・ｗj ＋（ｅi・ｇj-1＋ｃi-n・ｗj-1＋ｒj-2,i） （式１７） これは、時点ｉ＋２における各レジスタの値ｒ
j,i+2は、時点ｉにおけるレジスタの値ｒj-2,iとｃi，
ｃi+1とｎビットバッファからの出力ｃi-n，ｃi-n+1か
ら直接求められることを意味している。
【００７２】また、（式１７）の（ ）内の値は時点ｉ
＋１におけるレジスタ値である。よって、（式１７）の
関係を満足する論理演算回路を持つ回路は図４の検出器
に比べて、２クロック分の処理が１クロックで行える。
または、２ビットの並列入力に対しても同期検出が行え
ることになり、高速処理が実現できる。
【００７３】ただし、２ビット並列の場合のｎビットバ
ッファは、ｎ／２ビットバッファを２つ持つことに相当
する。また、ＮＯＲ回路等によって構成される“０”検
出回路は、現時点ｉのレジスタ値と式（１７）の（ ）
内の時点ｉ＋１の値を検査するため２つ必要である。
【００７４】一般的に時点ｉ＋ｄにおけるレジスタ値は
次のように表せる。
【００７５】 （式１９）から時点ｉ＋ｄにおけるレジスタ値ｒj,i+d
は、時点ｉにおけるレジスタ値ｒj-d,iと、並列に入力
されるｄ個の入力ｃi〜ｃi+d-1と、ｎビットバッファか
らのｄ個の並列出力ｃi-n〜ｃi-n+d-1から直接合成でき
ることがいえる。
【００７６】よって、（式１９）の結線を持つ回路は、
ｄクロック分の同期検出処理を１クロックで行うことが
できる、または、ｄビットの並列入力に対して、同期検
出処理を実現することができる。ただし、この場合もｎ
ビットバッファはｎ／ｄビットバッファをｄ個持つこと
に相当する。また、ＮＯＲ論理演算等の“０”検出回路
も各時点毎の同期を検出するためにｄ個必要である。
【００７７】説明を容易にするために、一例として、図
１０Ａにｄ＝２の場合の本実施の形態による高速同期検
出器を示す。
【００７８】図１０Ａの回路は、図９Ｂのように１クロ
ックで２つの情報記号ｃi，ｃi+1（ｉ＝１，…）を受け
付ける。また、図１０Ａに示すｎビットバッファは、ｄ
個のｎ／ｄビットバッファから構成されているので、並
列に入力されるｃi〜ｃi+d-1を同時に受け付け、ｎ／ｄ
クロック遅らせたｃi-n〜Ｃi-n+d-1を同時に出力する。
ここでは、ｄ＝２であるので、ｃi，ｃi+1を同時に受け
付け、ｎ／２クロック遅らせたｃi-n，ｃi-n+1を同時に
出力する。
【００７９】また、図１０Ａの回路は、ｄ＝２とした
（式１９）を満たす論理演算回路、即ち、（式１７）の
論理演算回路をもつ。ここで、図１０Ａで、２重の面取
り四角で表されるｆjの回路は、図１０Ｂに示すよう
に、入力ｅi，ｃi-nに対して ｆj＝ｅi・ｇj＋ｃi-n・ｗi の演算を行う回路である。
【００８０】さらに、図１０ＡのＮＯＲ演算回路である
ＮＯＲ（１０１）は、時点ｉ＋１に対する“０”検出を
行い、別のＮＯＲ演算回路であるＮＯＲ（１００）は、
時点ｉに対する“０”検出を行う。ただし、ＮＯＲ（１
００）の入力を、各レジスタの出力ではなく入力にし
て、時点ｉの代わりに時点ｉ＋２に対する“０”検出を
行ってもよい。
【００８１】以下、図１０Ａの回路の動作を説明する。
ここで、入力は、図３のビット列が、第１先頭位置のビ
ットｃ1から２ビットずつ並列に図９Ｂのように入力さ
れるとする。まず、図１０Ａのｃiにｃ1が、ｃi+1にｃ2
が入力されたとする（ｎビットバッファの出力は０）
と、ｃ1とｒm-1の加算によってｅ1が生成され、１番左
のｆm-1回路から１つおきに各々入力される。よって、
その出力は、ｇj・ｅ1（ｊ＝ｍ−１，…，０）であり、
ｒj-1と加算することによって、次時点の値ｒj,2が生成
される。
【００８２】そのうち、ｊ＝ｍ−１の出力ｒm-1,2（下
段１番左のＥＸＯＲ演算器の出力）は、ｃi+1であるｃ2
と加算されることによって、ｅ2が生成される。これを
左から２番目のｆm-1から１つおきに各々入力すること
によって、ｇj・ｅ2が出力される。ここで、隣のＥＸＯ
Ｒ演算器からの次時点のｒj-1,2に相当する信号と加算
することによって、ｒj,3が生成され、次のクロックで
各レジスタにラッチされる。
【００８３】このクロックに同期して、ｃiとｃi+1のラ
インには、次の並列入力であるｃ3とｃ4が入力され、同
様の結線によりｅ3とｅ4が生成され、同様の動作が繰り
返される。これによって、ｃn-1，ｃnが入力された次の
クロックで、最初のシンドロームｓ1(x)が各レジスタに
生成される。
【００８４】このクロックに同期して、ｃi，ｃi+1から
はｃn+1，ｃn+2が並列に入力され、ｎビットバッファか
らは、ｎビット分遅らせた最初の入力ｃ1，ｃ2が並列に
出力されるので、ｆj（ｊ＝ｍ−１，…，０）の各出力
は入力に応じて、 ｇj・ｅn+1＋ｗj・ｃ1 または、 ｇj・ｅn+2＋ｗj・ｃ2 が出力され、下段１番左のＥＸＯＲ演算器から１つおき
のＥＸＯＲ演算器の各出力は、次時点のシンドロームｓ
2(x)になる（ただし、各レジスタの直前入力は次々時点
のシンドロームｓ3(x)になることは明らかである）。
【００８５】よって、この時点のシンドロームである ｓ1(x)＝０ または、生成された次時点のシンドローム ｓ2(x)＝０ がＮＯＲ演算器１００、１０１によって検出されるなら
ば、同期検出は終了する。しかし、そうでなければ、前
述の次々時点のシンドロームｓ3(x)が次のクロックでラ
ッチされ、同様の処理が繰り返されることによって、 ｓi(x)＝０ または、 ｓi+1(x)＝０ （ｉ＝３，…） が検査され、 ｓi(x)＝０ または、 ｓi+1(x)＝０ となった時点で同期が検出され処理が終了する。
【００８６】図１０Ａでは、簡単のためにｄ＝２の場合
を示したが、本実施の形態では、任意のｄに対して実現
できることは（式１９）の記述からも明らかであり、本
発明は任意のｄの場合を含む。
【００８７】［第６の実施の形態］第６の実施の形態で
は、入力がｄビット並列に行われる、または、入力が動
作クロックより高速に行われる場合に対しても、短縮巡
回符号に対する復号が最大ｎ／ｄ回のシフトとｄ個のｎ
／ｄビットバッファで行える回路構成を示す。
【００８８】まず、前述の１ビット毎のシリアル入力回
路である図６について説明する。
【００８９】図６の短縮巡回符号復号器において、時点
ｉのレジスタｒj（ｊ＝０，…，ｍ−１）の値をｒj,i、
入力をｃi、該入力とレジスタ値ｒm-1,iのＥＸＯＲ演算
結果をｅiと表すと、次時点ｉ＋１における各レジスタ
の値は次のようになる。
【００９０】 ｅi＝ｃi＋ｒm-1,i （式２１） ｒj,i+1＝ｅi・ｇj＋ｒj-1,i （式２２） 同様に、時点ｉ＋２における各レジスタの値は次のよう
になる。
【００９１】 ｅi+1＝ｃi+1＋ｒm-1,i+1 （式２３） ｒj,i+2＝ｅi+1・ｇj＋ｒj-1,i+1 （式２４） （式２４）に（式２２）を代入することによって、次式
が得られる。
【００９２】 ｒj,i+2＝ｅi+1・ｇj＋（ｅi・ｇj-1＋ｒj-2,i） （式２５） これは、時点ｉ＋２における各レジスタの値ｒ
j,i+2は、時点ｉにおけるレジスタの値ｒj-2,iと並列入
力ｃi，ｃi+1から求められることを意味している。
【００９３】また、（式２５）の（ ）内の値は時点ｉ
＋１におけるレジスタ値である。よって、（式２５）の
関係を満足する論理演算回路を持つ回路は、図４の復号
器に比べて、２クロック分の処理が１クロックで行え
る、または、２ビットの並列入力に対しても復号処理が
行えることになり、高速処理が実現できる。
【００９４】よって、誤りがなければ、全入力を入れ終
わるｎ／２クロック目に、 Ｓ(x)＝０ となり、処理が終了する。
【００９５】次に、Ｓ(x)≠０であれば、並列入力を各
々“０”にしてシフトを続ける。
【００９６】生成多項式Ｇ(x)で規定される巡回符号の
符号長をＮ、それを短縮した符号長をｎとしたとき、位
置ｎ−ｉに限りがある場合のシンドロームＳ(x)は（式
１０）と同様である。その後、（式４）の処理を各ｊ
（ｊ＝０，…，ｎ−１）毎に繰り返すことによって、ｉ
−１回目のクロック（ｊ＝１−１）において、（式１
１）と同じ Ｅ’(x)＝Ｓ(x)・ｘj mod Ｇ(x) ＝ｘn+m-1 mod Ｇ(x)＝Σｅi・ｘi になる。
【００９７】また、一般的に、バッファをＬビットバッ
ファ（ｎ≦Ｌ≦Ｎ）とする場合は、検出するＥ’(x)を
次のようにすればよい。
【００９８】 Ｅ’(x)＝Ｓ(x)・ｘj mod Ｇ(x)＝ｘL+m-1 mod Ｇ(x) （式２６） さらに、一般的に、時点ｉ＋ｄにおけるレジスタ値は次
のように表せる。
【００９９】 （式２８）から時点ｉ＋ｄにおけるレジスタ値ｒj,i+d
は、時点ｉにおけるレジスタ値ｒj-d,iと、並列に入力
されるｄ個の入力ｃi〜ｃi+d-1から直接合成できること
がいえる。よって、（式２８）の結線をもつ回路はｄク
ロック分の復号処理を１クロックで行うことができる、
または、ｄビットの並列入力に対して復号処理を実現す
ることができる。ただし、この場合も、ｎビットバッフ
ァはｎ／ｄビットバッファをｄ個持つことに相当する。
また、０やＥ’(x)を検出する回路は、１クロック内で
ｄ個分の時点のパターン検出を行う必要があるのでｄ個
必要である。
【０１００】図１１Ａに、ｄ＝２とした場合の本実施の
形態による短縮符号復号器を示す。ただし、図１１Ａに
おけるＥ’(x)＆“０”検出器（１１０、１１１）は、
図１１Ｂに示すように、図６のＮＯＲ回路６０、６１と
同様の構成をもつ。
【０１０１】従って、図１１ＢのＮＯＲ回路（１１２）
で Ｅ’(x)＝Ｓ(x)・ｘj mod Ｇ(x) ＝ｘn+m-1 mod Ｇ(x) ＝ΣＥi・ｘi の検出が行える。また、ＮＯＲ回路（１１３）で“０”
検出が行える。
【０１０２】このＥ’(x)＆“０”検出回路は、各時点
毎に検出するために、図１１Ａにおいて２個（１１０、
１１１）必要である。また、ｎビットバッファは、２個
のｎ／２ビットバッファによって構成される。
【０１０３】次に、図１１Ａの回路の動作を説明する。
【０１０４】入力は、図３に示したようなビット列が、
第１先頭位置のビットｃ1から２ビットずつ並列に、図
９Ｂに示したように入力されているとする。
【０１０５】まず、図１１Ａのｃiにｃ1が、ｃi+1にｃ2
が入力されたとする。ｃ1とｒm-1の加算によってｅ1が
生成され、１番左のｇm-1から１つおきに各々入力され
る。よって、その出力はｇj・ｅ1（ｊ＝ｍ−１，…，
０）であり、ｒj-1と加算することによって、次時点の
値ｒj,2が生成される。
【０１０６】そのうち、ｊ＝ｍ−１の出力ｒm-1,2（Ｅ
ＸＯＲ論理回路（１１４）の出力）は、ｃi+1であるｃ2
と加算されることによってｅ2が生成される。
【０１０７】これを、左から２番目のｇm-1から１つお
きに各々入力することによってｇj・ｅ2が出力される。
ここで、隣のＥＸＯＲ論理演算回路からの次時点のｒ
j-1,2に相当する信号と加算することによってｒj,3が生
成され、次のクロックで、各レジスタにラッチされる。
このクロックに同期して、ｃiとｃi+1のラインには次の
並列入力であるｃ3とｃ4が入力されており、同様の結線
によってｅ3とｅ4が生成され同様の動作が繰り返され
る。これによって、ｃn-1，ｃnが入力された次のクロッ
クでシンドロームＳ(x)がレジスタに生成される。この
とき、Ｓ(x)＝０を図１１ＢのＮＯＲ回路（１１３）に
よって検出すれば、誤りなしとして処理が終了する。
【０１０８】しかし、Ｓ(x)≠０であれば、並列入力を
各々“０”として処理を続け、ＮＯＲ回路（１１２）に
よってＥ’(x)を検出するか、最大シフト回数ｎ／ｄ
（ここではｄ＝２）になるまで処理を続ける。
【０１０９】Ｅ’(x)を検出したのが、Ｅ’(x)＆“０”
検出回路（１１０）であれば、ｃi- nの誤りを訂正し、
Ｅ’(x)＆“０”検出回路（１１１）であれば、ｃi-n+1
の誤りを訂正して終了する。最大ｎ／２回の処理続行の
後も誤りが検出できなければ、訂正不能として処理を終
了する。
【０１１０】図１１Ａでは、簡単のために、ｄ＝２の場
合を示したが、本発明に係る実施の形態は任意のｄに対
して実現できることは、（式２８）の記述からも明らか
であり、本発明に係る実施の形態は任意のｄの場合を含
む。また、第２の実施の形態で述べたように同期確立ま
でに図８Ｂの数個の符号語によって同期検出をする場合
は、スイッチＳの開閉のタイミングを遅らせればよい。
【０１１１】［第７の実施の形態］第７の実施の形態で
は、入力がｄビット並列に行われる、または、入力が動
作クロックより高速に行われる場合に対しても、短縮巡
回符号に対する同期検出と復号を効率的に行える回路構
成を示す。
【０１１２】この回路も、図８Ａのような連続する符号
語系列に対して、同期検出と復号動作が行える。ただ
し、本実施の形態の復号対象は、第３、または、第４の
実施の形態と同じく、短縮された符号（ｎ＜Ｎ）であ
る。また、図８Ａ、図８Ｂの符号語は、図９Ｂのように
ｄビット毎並列に入力されるとする（図９Ｂはｄ＝
２）。
【０１１３】便宜上、ｄ＝２とした場合の短縮巡回符号
の同期検出と復号を行える回路を図１２Ａに示す。図１
２Ａは、図１１Ａのｇjの回路を図１０Ｂに示すｆjの回
路に変更し、ｎビットバッファからの出力をスイッチＳ
を介してｆjのもう１つの入力としたものである。
【０１１４】図１２Ａの回路の動作を説明する。各Ｅ’
(x)＆“０”検出回路（１２０、１２１）の詳細構成を
図１２Ｂに示す。図１２Ｂの１２２では、Ｅ’(x)検
出、１２３では、“０”検出を行う。
【０１１５】同期検出動作は、スイッチＳを接続状態に
し、各Ｅ’(x)＆“０”検出回路のＮＯＲ回路（１２
３）によって０検出を行えば、第５の実施の形態と同様
の同期検出が行えることは明らかである。
【０１１６】同期確立後は、スイッチＳを開くことによ
って、（式９）のｗ(x)の影響をなくし、ｆj（ｊ＝ｍ−
１，…，０）の回路をｇjの回路とし、Ｅ’(x)＆“０”
検出回路のＮＯＲ回路（１２２）によってＥ’(x)の検
出を行えば、第６の実施の形態と同様の短縮巡回符号の
復号動作が行えることも明らかである。
【０１１７】図１２Ａでは、簡単のためにｄ＝２の場合
を示したが、本発明に係る実施の形態では、任意のｄに
対して実現できることは、第５、第６の実施の形態から
も明らかであり、本発明に係る実施の形態は任意のｄの
場合を含む。
【０１１８】［第８の実施の形態］第８の実施の形態で
は、入力がｄビット並列に行われる、または、入力が動
作クロックより高速に行われる場合に対しても、巡回符
号に対する同期検出と復号を効率的に行える回路構成を
示す。
【０１１９】この回路も、図８Ａ、図８Ｂのような符号
語系列に対して同期検出と復号動作が行える。ただし、
本実施の形態の復号対象は、第２の実施の形態と同じく
短縮されていない符号（ｎ＝Ｎ）である。また、図８
Ａ、図８Ｂの符号語は、図９Ｂのようにｄビット毎並列
に入力されるとする（図９Ｂでは、ｄ＝２）。
【０１２０】簡単のために、ｄ＝２とした場合の短縮巡
回符号の同期検出と復号を行える回路を図１３Ａに示
す。
【０１２１】図１３ＡのＥ’(x)＆“０”検出回路（１
３０、１３１）は、図１２ＡのＥ’(x)＆“０”検出回
路（１２０、１２１）を、図１３Ｂに示すＥ(x)＆
“０”検出回路に変更したものである。図１３Ｂを参照
して、ＮＯＲ回路（１３２）がＥ(x)＝ｘm-1を検出し、
ＮＯＲ回路（１３３）が“０”検出を行う。
【０１２２】次に、図１３Ａの回路の動作を説明する。
同期検出動作はＳで示されるスイッチを接続状態にし、
図１３ＢのＮＯＲ回路（１３３）によって“０”検出を
行えば、第５の実施の形態に示した検出動作が行えるこ
とは明らかである。
【０１２３】次に、同期が確立された場合、スイッチＳ
を開くことによって、（式９）のｗ(x)の影響をなく
し、ｆj（ｊ＝ｍ−１，…，０）の回路をｇjの回路と
し、Ｅ(x)＆“０”検出回路のＮＯＲ回路（１３２）に
よってＥ(x)の検出を行えば、復号動作が行えることも
明らかである。
【０１２４】ここで、短縮していない復号長Ｎに対する
誤りパターンＥ(x)は、第６の実施の形態の（式２６）
において、Ｌ＝Ｎとした場合に相当し、 Ｅ(x)＝Ｓ(x)・ｘj mod Ｇ(x)＝ｘm-1 mod Ｇ(x) である。よって、図１３ＢのＮＯＲ回路（１３２）によ
って、 Ｅ(x)＝ｘm-1 mod Ｇ(x) を検出することができ、短縮していない符号の復号が行
える。
【０１２５】図１３Ａでは、簡単のため、ｄ＝２の場合
を示したが、本発明に係る実施の形態では、任意のｄに
対して実現できることは、第５〜第７の実施の形態から
も明らかであり、本発明に係る実施の形態では任意のｄ
の場合を含む。
【０１２６】［第９の実施の形態］符号語がオール０に
なることを防止するために、符号化時に符号語にあるパ
ターンを足し込む処理がよく行われる。ここで、このパ
ターンをＡ(x)、足し込まれ位置をｘaの位置とすると、
受信後を入力し終えた直後のシンドロームは０になら
ず、以下のようになる。
【０１２７】 よって、この場合、誤りがないことを検出する。“０”
検出回路をＢ(x)検出回路に変更すれば、同様の誤り検
出、及び、同期検出が行えることは明らかである。
【０１２８】また、このＢ(x)検出回路は、図６等に示
したＥ’(x)のｅjをｂjに変えたものによって実現でき
る。
【０１２９】さらに、誤り検出、及び、同期検出後に誤
り訂正を行う場合は、受信語を入力し終ったとき、（式
２９）のＢ(x)のパターンをそのシンドロームに足し込
み、Ｂ(x)の影響をなくすことによって、前述の各実施
の形態と同様の誤り訂正動作が実現できることも明らか
である。
【０１３０】以上のような変更を、図７、図１２Ａの回
路を例に行うと、図１４、図１５Ａのようになる。図１
４、図１５Ａにおいて、“制御信号”は、受信後が入力
し終ったときのみ１、それ以外は０となる信号である。
【０１３１】また、図１５ＡのＥ’(x)＆Ｂ(x)検出回路
は、図１５Ｂに示される。図５、図６、及び、図１３Ａ
の復号器に対しても、同様の変更によって実現できるこ
とは明らかである。
【０１３２】［第１０の実施の形態］“０”検出やＥ
(x)検出、Ｅ’(x)検出には、必ずしもＮＯＲ演算論理で
構成される回路を用いる必要はなく、プール代数の意味
で等価であれば、他の回路によって構成しても良い。
【０１３３】また、図９Ａのように、動作クロックより
高速にデータが転送される場合は、シリアル／パラレル
変換によって入力を並列化する処理構成を有する場合で
も、その処理構成を本発明に係る実施の形態に含むこと
ができる。
【０１３４】また、各同期検出回路を、同期検出のため
でなく、誤り検出器、または、復号器として用いる場合
もあることは言うまでもない。
【０１３５】［本実施の形態の同期検出器及び復号器の
適用例］上記の各実施の形態に示した同期検出器は、各
種ディジタルシステムの信頼性向上のために用いられて
いる。図１６は、本発明による上述の各実施の形態を、
ディジタル通信システムに適用した場合での実施の形態
を示している。
【０１３６】ディジタル通信システムの例としては、前
述のＡＴＭなどを用いるＬＡＮ(Local Area Network)を
初め衛星通信、ＳＳ(Spread Spectrum）通信等が上げら
れる。この場合、図１６に示す通信路（１７２）は、空
間やファイバ等となり、送受信機（１７０、１７１）は
各通信端末やコンピュータ等になる。
【０１３７】図１６を参照して、送受信器１７０は、デ
ータの符号化を行う符号化部１７３、符号化データを通
信のために変調する変調部１７４、通信路１７２を経由
して入力する符号系列を受信して復調する復調器１７
５、復調信号の先頭位置を検出する同期検出器１７７、
同期検出器１７７で検出された先頭位置に基づいて、復
調信号を復号化する復号部１７６を備える。また、送受
信器１７１も同様の構成を備え、データの符号化を行う
符号化部１８２、符号化データを通信のために変調する
変調部１７９、通信路１７２を経由して入力する符号系
列を受信して復調する復調器１７８、復調信号の先頭位
置を検出する同期検出器１８０、同期検出器１８０で検
出された先頭位置に基づいて、復調信号を復号化する復
号部１８１を備える。
【０１３８】同期検出器１７７、１８０と復号部１７
６、１８１は、上述の各実施の形態で示した構成を備え
る。
【０１３９】また、この例では、送受信機には、本発明
に係る実施の形態よる同期検出器が含まれているが、符
号化は公知の手法によって実現すればよい。
【０１４０】また、図１７には、本発明に係る実施の形
態による前述の各同期検出器をディジタル記憶システム
に用いた場合を示している。ディジタル記憶システムと
しては、光ディスク装置や光時期ディスク装置等が上げ
られる。
【０１４１】図１７を参照して、記録媒体１９０には、
符号データが格納されている。そして、この符号データ
をアクセス装置２００が読み出して、各実施の形態で説
明した同期検出の処理構成を備える同期検出器２０１
が、符号語データの先頭位置を検出する。
【０１４２】なお、本発明は、複数の機器（例えば、ホ
ストコンピュータ，インタフェイス機器，リーダ，プリ
ンタなど）から構成されるシステムに適用しても、一つ
の機器からなる装置（例えば、複写機，ファクシミリ装
置など）に適用してもよい。
【０１４３】以上説明したように、本発明に係る実施の
形態によれば、ｗ(x)に関する回路を付加するだけで、
１つの検出器、または、復号器によって同期検出が行え
る回路が実現できる。
【０１４４】このｗ(x)に関する上述の面取り四角で表
される回路は、既に説明したが、係数が０の場合は結線
自体が存在せず、係数が１の場合は結線のみで構成でき
る。
【０１４５】従って、ｗ(x)に関して増加するのは、ｗj
（ｊ＝０，…，ｍ−１）の出力を受けるＥＸＯＲ論理演
算器の入力が１入力増すだけである。
【０１４６】また、短縮巡回符号に対して短縮に応じた
シフト回数やバッファで復号できる復号器や同期検出機
能つき復号器も構成できる。
【０１４７】また、動作クロック以上に高速にデータが
転送、または、複数ビットが同時に転送されても、ＥＸ
ＯＲ論理演算器の入力数と、“０”検出回路や特定パタ
ーンの検出回路のみを増すだけで、それに対応できる回
路を構成できる。
【０１４８】
【発明の効果】以上説明したように、本発明によれば、
簡単な処理構成で高速に符号系列の先頭位置を検出し、
また、検出された先頭位置に基づいて、符号系列を復号
できる。
【図面の簡単な説明】
【図１】従来の誤り検出器を示す図である。
【図２】従来の復号器を示す図である。
【図３】同期検出の概念を説明するための図である。
【図４】本発明に係る第１の実施の形態の同期検出回路
を示す図である。
【図５】本発明に係る第２の実施の形態の同期検出／復
号器を示す図である。
【図６】本発明に係る第３の実施の形態の短縮符号復号
器を示す図である。
【図７】本発明に係る第４の実施の形態の同期検出機能
／短縮符号復号器を示す図である。
【図８Ａ】本発明に係る実施の形態の同期検出と復号処
理を説明するための図である。
【図８Ｂ】本発明に係る実施の形態の同期検出と復号処
理を説明するための図である。
【図９Ａ】本発明に係る実施の形態の高速入力を説明す
るための図である。
【図９Ｂ】本発明に係る実施の形態の並列入力を説明す
るための図である。
【図１０Ａ】本発明に係る第５の実施の形態の高速同期
検出回路を示す図である。
【図１０Ｂ】図１０Ａのｆjの回路の構成を示す図であ
る。
【図１１Ａ】本発明に係る第６の実施の形態の高速短縮
符号復号器を示す図である。
【図１１Ｂ】図１１ＡのＥ’(x)＆“０”検出器の構成
を示す図である。
【図１２Ａ】本発明に係第７の実施の形態の高速同期検
出機能つき短縮符号復号器を示す図である。
【図１２Ｂ】図１２ＡのＥ’(x)＆“０”検出器の構成
を示す図である。
【図１３Ａ】本発明に係る第８の実施の形態の高速同期
検出機能つき復号器を示す図である。
【図１３Ｂ】図１３ＡのＥ’(x)＆“０”検出器の構成
を示す図である。
【図１４】本発明に係る第９の実施の形態に対する短縮
符号復号器を示す図である。
【図１５Ａ】本発明に係る第９の実施の形態に対する並
列短縮符号復号器を示す図である。
【図１５Ｂ】図１５ＡのＥ’(x)＆“０”検出器の構成
を示す図である。
【図１６】本発明に係る各実施の形態の同期検出器を用
いたディジタル通信システムを示す図である。
【図１７】本発明に係る各実施の形態の同期検出器を用
いたディジタル記憶システムを示す図である。

Claims (51)

    【特許請求の範囲】
  1. 【請求項１】 符号長ｎの巡回符号系列を入力して、そ
    の先頭位置を検出する先頭位置検出方法であって、 前記符号長ｎの巡回符号系列を順に入力する入力工程
    と、 前記入力工程で入力した巡回符号系列の第１の符号開始
    位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃi-1+n
    までの符号語に対するシンドロームを生成するシンドロ
    ーム生成工程と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成工程で生成された
    シンドロームを補正する補正シンドローム生成工程と、 前記補正シンドローム生成工程で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出工程とを備えることを特徴とする
    先頭位置検出方法。
  2. 【請求項２】 前記補正シンドローム生成工程は、 前記第２の符号開始位置Ｃi+nから始まる符号語に基づ
    くデータを前記シンドローム生成工程で生成されたシン
    ドロームから引くことで、補正されたシンドロームを生
    成することを特徴とする請求項１に記載の先頭位置検出
    方法。
  3. 【請求項３】 前記シンドローム生成工程は、前記入力
    工程で入力した巡回符号系列の第１の符号開始位置Ｃ
    i-1(i=1,2,...)から第１の符号最終位置Ｃi-1+ nまでの
    符号語に対応する生成多項式Ｇ(x)を作用させてシンド
    ロームを生成することを特徴とする請求項１に記載の先
    頭位置検出方法。
  4. 【請求項４】 前記第２の符号開始位置Ｃi+nから始ま
    る符号語に基づくデータは、 前記符号長ｎと前記生成多項式Ｇ(x)に基づいて生成さ
    れる補正多項式Ｗ(x)の係数であることを特徴とする請
    求項３に記載の先頭位置検出方法。
  5. 【請求項５】 前記検出工程は、 前記補正シンドローム生成工程で生成された、補正され
    たシンドロームの前ビットの論理和に基づき前記符号長
    ｎの巡回符号系列の先頭位置を検出することを特徴とす
    る請求項１に記載の先頭位置検出方法。
  6. 【請求項６】 前記符号長ｎと前記生成多項式Ｇ(x)に
    基づいて生成される補正多項式Ｗ(x)の係数は、以下の
    式： Ｗ(x)＝ｘn+m mod Ｇ(x) （ｍはＧ(x)の次数） に基づいて生成されることを特徴とする請求項３に記載
    の先頭位置検出方法。
  7. 【請求項７】 請求項１に記載の先頭位置検出方法で検
    出された符号長ｎの巡回符号系列の先頭位置に基づき、
    前記符号長ｎの巡回符号系列を復号する復号工程を備え
    ることを特徴とする復号方法。
  8. 【請求項８】 前記復号工程は、前記符号長ｎの巡回符
    号系列の前記先頭位置から始まる符号語に対する誤りパ
    ターンＥ(x)を検出することで、前記符号語に対する誤
    り訂正を行うことを特徴とする請求項７に記載の復号方
    法。
  9. 【請求項９】 前記誤りパターンＥ(x)は、 Ｅ(x)＝ｘm-1 であることを特徴とする請求項８に記載の復号方法。
  10. 【請求項１０】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    復号する復号方法であって、 前記符号長ｎの短縮巡回符号を順に入力する入力工程
    と、 前記入力工程で入力した短縮巡回符号の符号語に対する
    シンドロームを生成するシンドローム生成工程と、 前記シンドローム生成工程で生成されたシンドロームに
    基づいて、誤りパターンＥ(x)を検出することで、前記
    符号語に対する誤り訂正を行う誤り訂正工程とを備える
    ことを特徴とする復号方法。
  11. 【請求項１１】 前記誤りパターンＥ(x)は、 Ｅ(x)＝ｘn+m-1 mod Ｇ(x) であることを特徴とする請求項１０に記載の復号方法。
  12. 【請求項１２】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    系列を入力して、その先頭位置を検出して復号する復号
    方法であって、 前記符号長ｎの短縮巡回符号系列を順に入力する入力工
    程と、 前記入力工程で入力した短縮巡回符号系列の第１の符号
    開始位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃ
    i-1+nまでの符号語に対するシンドロームを生成するシ
    ンドローム生成工程と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成工程で生成された
    シンドロームを補正する補正シンドローム生成工程と、 前記補正シンドローム生成工程で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出工程と、 前記検出方法で検出された符号長ｎの短縮巡回符号系列
    の先頭位置に基づき、前記符号長ｎの短縮巡回符号系列
    を復号する復号工程とを備えることを特徴とする復号方
    法。
  13. 【請求項１３】 前記復号工程は、前記符号長ｎの短縮
    巡回符号系列の前記先頭位置から始まる符号語に対する
    誤りパターンＥ(x)を検出することで、前記符号語に対
    する誤り訂正を行うことを特徴とする請求項１２に記載
    の復号方法。
  14. 【請求項１４】 前記誤りパターンＥ(x)は、 Ｅ(x)＝ｘn+m-1 mod Ｇ(x) であることを特徴とする請求項１３に記載の復号方法。
  15. 【請求項１５】 前記補正シンドローム生成工程は、 前記第２の符号開始位置Ｃi+nから始まる符号語に基づ
    くデータを前記シンドローム生成工程で生成されたシン
    ドロームから引くことで、補正されたシンドロームを生
    成することを特徴とする請求項１２に記載の復号方法。
  16. 【請求項１６】 前記シンドローム生成工程は、前記入
    力工程で入力した巡回符号系列の第１の符号開始位置Ｃ
    i-1(i=1,2,...)から第１の符号最終位置Ｃi- 1+nまでの
    符号語に対応する生成多項式Ｇ(x)を作用させてシンド
    ロームを生成することを特徴とする請求項１２に記載の
    復号方法。
  17. 【請求項１７】 前記第２の符号開始位置Ｃi+nから始
    まる符号語に基づくデータは、 前記符号長ｎと前記生成多項式Ｇ(x)に基づいて生成さ
    れる補正多項式Ｗ(x)の係数であることを特徴とする請
    求項１６に記載の復号方法。
  18. 【請求項１８】 前記検出工程は、 前記補正シンドローム生成工程で生成された、補正され
    たシンドロームの前ビットの論理和に基づき前記符号長
    ｎの短縮巡回符号系列の先頭位置を検出することを特徴
    とする請求項１２に記載の復号方法。
  19. 【請求項１９】 前記符号長ｎと前記生成多項式Ｇ(x)
    に基づいて生成される補正多項式Ｗ(x)の係数は、以下
    の式： Ｗ(x)＝ｘn+m mod Ｇ(x) （ｍはＧ(x)の次数） に基づいて生成されることを特徴とする請求項１７に記
    載の復号方法。
  20. 【請求項２０】 符号長ｎの巡回符号系列を入力して、
    その先頭位置を検出する先頭位置検出方法であって、 前記符号長ｎの巡回符号系列をｄビット並列に順に入力
    する入力工程と、 前記入力工程で入力した巡回符号系列の第１の符号開始
    位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃi-1+n
    までの符号語に対するシンドロームを生成するシンドロ
    ーム生成工程と、 第２の符号開始位置Ｃd+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成工程で生成された
    シンドロームを補正する補正シンドローム生成工程と、 前記補正シンドローム生成工程で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出工程とを備えることを特徴とする
    先頭位置検出方法。
  21. 【請求項２１】 請求項２０に記載の先頭位置検出方法
    で検出された符号長ｎの巡回符号系列の先頭位置に基づ
    き、前記符号長ｎの巡回符号系列を復号する復号工程を
    備えることを特徴とする復号方法。
  22. 【請求項２２】 前記復号工程は、前記符号長ｎの巡回
    符号系列の前記先頭位置から始まる符号語に対する誤り
    パターンＥ(x)を検出することで、前記符号語に対する
    誤り訂正を行うことを特徴とする請求項２１に記載の復
    号方法。
  23. 【請求項２３】 前記誤りパターンＥ(x)は、 Ｅ(x)＝Ｘm-1 であることを特徴とする請求項２２に記載の復号方法。
  24. 【請求項２４】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    復号する復号方法であって、 前記符号長ｎの短縮巡回符号をｄビット並列に順に入力
    する入力工程と、 前記入力工程で入力した短縮巡回符号の符号語に対する
    シンドロームを生成するシンドローム生成工程と、 前記シンドローム生成工程で生成されたシンドロームに
    基づいて、誤りパターンＥ(x)を検出することで、前記
    符号語に対する誤り訂正を行うことを特徴とする復号方
    法。
  25. 【請求項２５】 前記誤りパターンＥ(x)は、 Ｅ(x)＝ｘn+m-1 mod Ｇ(x) であることを特徴とする請求項２４に記載の復号方法。
  26. 【請求項２６】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    系列をｄビット並列に入力して、その先頭位置を検出し
    て復号する復号方法であって、 前記符号長ｎの短縮巡回符号系列をｄビット並列に順に
    入力する入力工程と、前記入力工程で入力した短縮巡回
    符号系列の第１の符号開始位置Ｃi-1(i=1,2,...)から第
    １の符号最終位置Ｃi-1+nまでの符号語に対するシンド
    ロームを生成するシンドローム生成工程と、 第２の符号開始位置Ｃd+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成工程で生成された
    シンドロームを補正する補正シンドローム生成工程と、 前記補正シンドローム生成工程で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出工程と、 前記検出方法で検出された符号長ｎの短縮巡回符号系列
    の先頭位置に基づき、前記符号長ｎの短縮巡回符号系列
    を復号する復号工程とを備えることを特徴とする復号方
    法。
  27. 【請求項２７】 第１の所定パターンＡ(x)がｘaの位置
    に足し込まれている符号長ｎの符号語を含む巡回符号系
    列を入力して、その先頭位置を検出する先頭位置検出方
    法であって、 前記巡回符号系列を順に入力する入力工程と、 前記入力工程で入力した巡回符号系列の第１の符号開始
    位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃi-1+n
    までの符号語に対するシンドロームを生成するシンドロ
    ーム生成工程と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成工程で生成された
    シンドロームを補正する補正シンドローム生成工程と、 前記補正シンドローム生成工程で得られた、補正された
    シンドロームが第２の所定パターンＢ(x)に等しい前記
    巡回符号系列の先頭位置を検出する検出工程とを備える
    ことを特徴とする先頭位置検出方法。
  28. 【請求項２８】 前記第２の所定パターンＢ(x)は、 Ｂ(x)＝Ａ(x)・ｘa+m mod Ｇ(x) （ａ：Ｇ(x)の次
    数） であることを特徴とする請求項２７に記載の先頭位置検
    出方法。
  29. 【請求項２９】 請求項２７に記載の先頭位置検出方法
    で検出された符号長ｎの巡回符号系列の先頭位置に基づ
    き、前記符号長ｎの巡回符号系列を復号する復号工程を
    備えることを特徴とする復号方法。
  30. 【請求項３０】 前記復号工程は、前記符号長ｎの巡回
    符号系列の前記先頭位置から始まる符号語に対する誤り
    パターンＥ(x)を検出することで、前記符号語に対する
    誤り訂正を行うことを特徴とする請求項２９に記載の復
    号方法。
  31. 【請求項３１】 前記誤りパターンＥ(x)は、 Ｅ(x)＝Ｂ(x) であることを特徴とする請求項３０に記載の復号方法。
  32. 【請求項３２】 第１の所定パターンＡ(x)がｘaの位置
    に足し込まれている次数ｍの生成多項式Ｇ(x)に基づく
    符号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号
    を復号する復号方法であって、 前記符号長ｎの短縮巡回符号を順に入力する入力工程
    と、 前記入力工程で入力した短縮巡回符号の符号語に対する
    シンドロームを生成するシンドローム生成工程と、 前記シンドローム生成工程で生成されたシンドロームに
    基づいて、第２の所定パターン誤りパターンＥ(x)を検
    出することで、前記符号語に対する誤り訂正を行う誤り
    訂正工程とを備えることを特徴とする復号方法。
  33. 【請求項３３】 前記誤りパターンＥ(x)は、 Ｅ(x)＝Ａ(x)・ｘa+m mod Ｇ(x) であることを特徴とする請求項３２に記載の先頭位置検
    出方法。
  34. 【請求項３４】 第１の所定パターンＡ(x)がｘaの位置
    に足し込まれている次数ｍの生成多項式Ｇ(x)に基づく
    符号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号
    を系列を入力して、その先頭位置を検出して復号する復
    号方法であって、 前記符号長ｎの短縮巡回符号系列を順に入力する入力工
    程と、 前記入力工程で入力した短縮巡回符号系列の第１の符号
    開始位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃ
    i-1+nまでの符号語に対するシンドロームを生成するシ
    ンドローム生成工程と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成工程で生成された
    シンドロームを補正する補正シンドローム生成工程と、 前記補正シンドローム生成工程で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出工程と、 前記検出方法で検出された符号長ｎの短縮巡回符号系列
    の先頭位置に基づき、前記符号長ｎの短縮巡回符号系列
    を復号する復号工程とを備えることを特徴とする復号方
    法。
  35. 【請求項３５】 前記復号工程は、前記符号長ｎの短縮
    巡回符号系列の前記先頭位置から始まる符号語に対する
    誤りパターンＥ(x)を検出することで、前記符号語に対
    する誤り訂正を行うことを特徴とする請求項３４に記載
    の復号方法。
  36. 【請求項３６】 前記誤りパターンＥ(x)は、 Ｅ(x)＝Ａ(x)・ｘa+m mod Ｇ(x) であることを特徴とする請求項３５に記載の復号方法。
  37. 【請求項３７】 請求項３４に記載の先頭位置検出工程
    で検出された符号長ｎの短縮巡回符号系列の先頭位置に
    基づき、前記符号長Ｎの巡回符号系列を復号する復号工
    程を備えることを特徴とする復号方法。
  38. 【請求項３８】 前記復号工程は、前記符号長ｎの短縮
    巡回符号系列の前記先頭位置から始まる符号語に対する
    誤りパターンＥ(x)を検出することで、前記符号語に対
    する誤り訂正を行うことを特徴とする請求項３７に記載
    の復号方法。
  39. 【請求項３９】 前記誤りパターンＥ(x)は、 Ｅ(x)＝Ａ(x)・ｘa+m mod Ｇ(x) であることを特徴とする請求項３８に記載の復号方法。
  40. 【請求項４０】 符号長ｎの巡回符号系列を入力して、
    その先頭位置を検出する先頭位置検出装置であって、 前記符号長ｎの巡回符号系列を順に入力する入力手段
    と、 前記入力手段で入力した巡回符号系列の第１の符号開始
    位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃi-1+n
    までの符号語に対するシンドロームを生成するシンドロ
    ーム生成手段と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成手段で生成された
    シンドロームを補正する補正シンドローム生成手段と、 前記補正シンドローム生成手段で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出手段とを備えることを特徴とする
    先頭位置検出装置。
  41. 【請求項４１】 請求項４０に記載の先頭位置検出装置
    で検出された符号長ｎの巡回符号系列の先頭位置に基づ
    き、前記符号長ｎの巡回符号系列を復号する復号手段を
    備えることを特徴とする復号装置。
  42. 【請求項４２】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    復号する復号装置であって、 前記符号長ｎの短縮巡回符号を順に入力する入力手段
    と、 前記入力手段で入力した短縮巡回符号の符号語に対する
    シンドロームを生成するシンドローム生成手段と、 前記シンドローム生成手段で生成されたシンドロームに
    基づいて、誤りパターンＥ(x)を検出することで、前記
    符号語に対する誤り訂正を行うことを特徴とする復号装
    置。
  43. 【請求項４３】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    系列を入力して、その先頭位置を検出して復号する復号
    装置であって、 前記符号長ｎの短縮巡回符号系列を順に入力する入力手
    段と、 前記入力手段で入力した短縮巡回符号系列の第１の符号
    開始位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃ
    i-1+nまでの符号語に対するシンドロームを生成するシ
    ンドローム生成手段と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成手段で生成された
    シンドロームを補正する補正シンドローム生成手段と、 前記補正シンドローム生成手段で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出手段と、 前記検出装置で検出された符号長ｎの短縮巡回符号系列
    の先頭位置に基づき、前記符号長ｎの短縮巡回符号系列
    を復号する復号手段とを備えることを特徴とする復号装
    置。
  44. 【請求項４４】 符号長ｎの巡回符号系列を入力して、
    その先頭位置を検出する先頭位置検出装置であって、 前記符号長ｎの巡回符号系列をｄビット並列に順に入力
    する入力手段と、 前記入力手段で入力した巡回符号系列の第１の符号開始
    位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃi-1+n
    までの符号語に対するシンドロームを生成するシンドロ
    ーム生成手段と、 第２の符号開始位置Ｃd+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成手段で生成された
    シンドロームを補正する補正シンドローム生成手段と、 前記補正シンドローム生成手段で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出手段とを備えることを特徴とする
    先頭位置検出装置。
  45. 【請求項４５】 請求項４４に記載の先頭位置検出装置
    で検出された符号長ｎの巡回符号系列の先頭位置に基づ
    き、前記符号長ｎの巡回符号系列を復号する復号手段を
    備えることを特徴とする復号装置。
  46. 【請求項４６】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    復号する復号装置であって、 前記符号長ｎの短縮巡回符号をｄビット並列に順に入力
    する入力手段と、 前記入力手段で入力した短縮巡回符号の符号語に対する
    シンドロームを生成するシンドローム生成手段と、 前記シンドローム生成手段で生成されたシンドロームに
    基づいて、誤りパターンＥ(x)を検出することで、前記
    符号語に対する誤り訂正を行う誤り訂正手段とを備える
    ことを特徴とする復号装置。
  47. 【請求項４７】 次数ｍの生成多項式Ｇ(x)に基づく符
    号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号を
    系列をｄビット並列に入力して、その先頭位置を検出し
    て復号する復号装置であって、 前記符号長ｎの短縮巡回符号系列をｄビット並列に順に
    入力する入力手段と、前記入力手段で入力した短縮巡回
    符号系列の第１の符号開始位置Ｃi-1(i=1,2,...)から第
    １の符号最終位置Ｃi-1+nまでの符号語に対するシンド
    ロームを生成するシンドローム生成手段と、 第２の符号開始位置Ｃd+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成手段で生成された
    シンドロームを補正する補正シンドローム生成手段と、 前記補正シンドローム生成手段で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出手段と、 前記検出装置で検出された符号長ｎの短縮巡回符号系列
    の先頭位置に基づき、前記符号長ｎの短縮巡回符号系列
    を復号する復号手段とを備えることを特徴とする復号装
    置。
  48. 【請求項４８】 第１の所定パターンＡ(x)がｘaの位置
    に足し込まれている符号長ｎの符号語を含む巡回符号系
    列を入力して、その先頭位置を検出する先頭位置検出装
    置であって、 前記巡回符号系列を順に入力する入力手段と、 前記入力手段で入力した巡回符号系列の第１の符号開始
    位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃi-1+n
    までの符号語に対するシンドロームを生成するシンドロ
    ーム生成手段と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成手段で生成された
    シンドロームを補正する補正シンドローム生成手段と、 前記補正シンドローム生成手段で得られた、補正された
    シンドロームが第２の所定パターンＢ(x)に等しい前記
    巡回符号系列の先頭位置を検出する検出手段とを備える
    ことを特徴とする先頭位置検出装置。
  49. 【請求項４９】 請求項４８に記載の先頭位置検出装置
    で検出された符号長ｎの巡回符号系列の先頭位置に基づ
    き、前記符号長ｎの巡回符号系列を復号する復号手段を
    備えることを特徴とする復号装置。
  50. 【請求項５０】 第１の所定パターンＡ(x)がｘaの位置
    に足し込まれている次数ｍの生成多項式Ｇ(x)に基づく
    符号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号
    を復号する復号装置であって、 前記符号長ｎの短縮巡回符号を順に入力する入力手段
    と、 前記入力手段で入力した短縮巡回符号の符号語に対する
    シンドロームを生成するシンドローム生成手段と、 前記シンドローム生成手段で生成されたシンドロームに
    基づいて、第２の所定パターン誤りパターンＥ(x)を検
    出することで、前記符号語に対する誤り訂正を行う誤り
    訂正手段とを備えることを特徴とする復号装置。
  51. 【請求項５１】 第１の所定パターンＡ(x)がｘaの位置
    に足し込まれている次数ｍの生成多項式Ｇ(x)に基づく
    符号長Ｎの巡回符号を符号長ｎに短縮した短縮巡回符号
    を系列を入力して、その先頭位置を検出して復号する復
    号装置であって、 前記符号長ｎの短縮巡回符号系列を順に入力する入力手
    段と、 前記入力手段で入力した短縮巡回符号系列の第１の符号
    開始位置Ｃi-1(i=1,2,...)から第１の符号最終位置Ｃ
    i-1+nまでの符号語に対するシンドロームを生成するシ
    ンドローム生成手段と、 第２の符号開始位置Ｃi+nから始まる符号語に基づくデ
    ータを用いて、前記シンドローム生成手段で生成された
    シンドロームを補正する補正シンドローム生成手段と、 前記補正シンドローム生成手段で得られた、補正された
    シンドロームに基づき前記符号長ｎの巡回符号系列の先
    頭位置を検出する検出手段と、 前記検出装置で検出された符号長ｎの短縮巡回符号系列
    の先頭位置に基づき、前記符号長ｎの短縮巡回符号系列
    を復号する復号手段とを備えることを特徴とする復号装
    置。
JP2001267904A 2001-09-04 2001-09-04 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置 Pending JP2003078421A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001267904A JP2003078421A (ja) 2001-09-04 2001-09-04 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置
US10/233,504 US7103827B2 (en) 2001-09-04 2002-09-04 Method and apparatus for detecting start position of code sequence, and decoding method and apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001267904A JP2003078421A (ja) 2001-09-04 2001-09-04 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置

Publications (2)

Publication Number Publication Date
JP2003078421A true JP2003078421A (ja) 2003-03-14
JP2003078421A5 JP2003078421A5 (ja) 2008-10-30

Family

ID=19093969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001267904A Pending JP2003078421A (ja) 2001-09-04 2001-09-04 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置

Country Status (2)

Country Link
US (1) US7103827B2 (ja)
JP (1) JP2003078421A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324418A (ja) * 2002-02-27 2003-11-14 Canon Inc 画像処理装置、データ処理装置及びデータ処理方法
JP2006025409A (ja) * 2004-06-11 2006-01-26 Canon Inc 画像処理装置及び画像処理方法
TWI273775B (en) * 2005-06-17 2007-02-11 Mediatek Inc Method for generating syndrome value and related syndrome generator
US20070016842A1 (en) * 2005-07-13 2007-01-18 Microchip Technology Incorporated Method and apparatus for configuring a cyclic redundancy check (CRC) generation circuit to perform CRC on a data stream
JP4313391B2 (ja) * 2006-12-13 2009-08-12 株式会社日立コミュニケーションテクノロジー 光集線装置および光加入者装置
CN103369311A (zh) * 2012-04-04 2013-10-23 朱洪波 一种用于防止起始码冲突的方法
CN102855940A (zh) * 2012-06-19 2013-01-02 记忆科技(深圳)有限公司 伴随式的计算方法及其计算装置
US9172505B1 (en) * 2012-09-21 2015-10-27 Altera Corporation Methods and apparatus for frame detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148689A (ja) * 1999-11-19 2001-05-29 Nec Corp 符号同期回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE656364A (ja) * 1963-11-29
GB2094041B (en) * 1981-03-03 1985-08-21 Sangamo Weston Data receivers incorporating error code detection and decoding
US5367544A (en) * 1989-05-04 1994-11-22 Northern Telecom Limited Data stream frame synchronisation
US5131012A (en) * 1990-09-18 1992-07-14 At&T Bell Laboratories Synchronization for cylic redundancy check based, broadband communications network
JP2655547B2 (ja) * 1991-03-13 1997-09-24 富士通株式会社 Ｃｒｃ演算方法及びａｔｍ交換方式におけるｈｅｃ同期装置
EP0611054B1 (en) 1993-01-22 1998-04-08 Canon Kabushiki Kaisha Polynomial-set deriving apparatus and method
JPH0787090A (ja) * 1993-06-30 1995-03-31 Toyo Commun Equip Co Ltd 巡回符号検出方法及び装置
KR950009690B1 (ko) * 1993-09-14 1995-08-26 재단법인한국전자통신연구소 순환 여유검사(crc) 동기 장치
NL9302266A (nl) * 1993-12-27 1995-07-17 Nederland Ptt Inrichting voor het vaststellen van grenzen in een bitstroom, en converteermiddelen voor toepassing in de inrichting.
JP3245290B2 (ja) 1993-12-29 2002-01-07 キヤノン株式会社 復号方法とその装置
US5771249A (en) * 1994-09-02 1998-06-23 Toyo Communication Equipment Co., Ltd. ATM cell synchronous system
JPH0936755A (ja) 1995-07-21 1997-02-07 Canon Inc 復号装置及びその方法
JP3673664B2 (ja) 1998-01-30 2005-07-20 キヤノン株式会社 データ処理装置、データ処理方法及び記憶媒体

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148689A (ja) * 1999-11-19 2001-05-29 Nec Corp 符号同期回路

Also Published As

Publication number Publication date
US7103827B2 (en) 2006-09-05
US20030051200A1 (en) 2003-03-13

Similar Documents

Publication Publication Date Title
US5440570A (en) Real-time binary BCH decoder
JP3549788B2 (ja) 多段符号化方法、多段復号方法、多段符号化装置、多段復号装置およびこれらを用いた情報伝送システム
JP3046988B2 (ja) データストリームのフレーム同期検出方法及び装置
US5430739A (en) Real-time Reed-Solomon decoder
JPH08330975A (ja) 誤り訂正符号復号化方法およびこの方法を用いる回路
JPH10190695A (ja) 高速フレーミング装置およびデータのバイトシーケンスを高速フレーミングする方法
JP3249405B2 (ja) 誤り訂正回路および誤り訂正方法
JP2004040199A (ja) 符号化装置、復号化装置、符号化方法、復号化方法、プログラム、プログラム記録媒体、及びデータ記録媒体
US3983536A (en) Data signal handling arrangements
US20050166122A1 (en) System and method for generating cyclic codes for error control in digital communications
US7461329B2 (en) Channel encoding adapted to error bursts
US20030188248A1 (en) Apparatus for iterative hard-decision forward error correction decoding
US4488302A (en) Burst error correction using cyclic block codes
JP2003078421A (ja) 符号系列の先頭位置検出方法とその装置、それを用いた復号方法とその装置
KR101874537B1 (ko) 극 부호의 병렬 복호화 방법 및 장치
US6374384B1 (en) Reed Solomon error correcting circuit and method and device for Euclidean mutual division
EP1102406A2 (en) Apparatus and method for decoding digital data
JP3279624B2 (ja) Ｃｒｃ演算に基づく１ビット誤り訂正回路
JP3454962B2 (ja) 誤り訂正符号の符号器及び復号器
Tang et al. Coding for error control
JPH05183447A (ja) 改善された誤まり検出符号化システム
RU2485683C1 (ru) Устройство декодирования с мягкими решениями для двухступенчатого каскадного кода
US6341362B1 (en) Extended symbol Galois field error correcting device
CN110741562A (zh) 向量信令码信道的流水线式前向纠错
CN110504975B (zh) 一种crc并行编解码方法及基于其的编解码器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110711