JP2003068990A - 強誘電体型不揮発性半導体メモリ及びその製造方法 - Google Patents

強誘電体型不揮発性半導体メモリ及びその製造方法

Info

Publication number
JP2003068990A
JP2003068990A JP2001252375A JP2001252375A JP2003068990A JP 2003068990 A JP2003068990 A JP 2003068990A JP 2001252375 A JP2001252375 A JP 2001252375A JP 2001252375 A JP2001252375 A JP 2001252375A JP 2003068990 A JP2003068990 A JP 2003068990A
Authority
JP
Japan
Prior art keywords
electrode
memory
layer
insulating layer
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001252375A
Other languages
English (en)
Other versions
JP4661006B2 (ja
Inventor
Tsutomu Nagahama
勉 長浜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001252375A priority Critical patent/JP4661006B2/ja
Publication of JP2003068990A publication Critical patent/JP2003068990A/ja
Application granted granted Critical
Publication of JP4661006B2 publication Critical patent/JP4661006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】強誘電体層を形成する際の高温での酸化熱処理
によっても信頼性が低下することのない構造を有する強
誘電体型不揮発性半導体メモリの製造方法を提供する。 【解決手段】選択用トランジスタとメモリセルを有する
強誘電体型不揮発性半導体メモリの製造方法は、選択用
トランジスタを形成する工程と、全面に絶縁層１６を形
成する工程と、パターニングされた第１の電極２１を絶
縁層１６上に形成する工程と、少なくとも第１の電極２
１上に強誘電体層２２を形成する工程と、一方のソース
／ドレイン領域１４Ａと第１の電極２１とを電気的に接
続する接続部１８，１８Ａを形成する工程と、強誘電体
層２２上に第２の電極２３を形成する工程を具備する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、強誘電体型不揮発
性半導体メモリ（所謂ＦＥＲＡＭ）及びその製造方法に
関する。
【０００２】
【従来の技術】近年、大容量の強誘電体型不揮発性半導
体メモリに関する研究が盛んに行われている。強誘電体
型不揮発性半導体メモリ（以下、不揮発性メモリと略称
する場合がある）は、高速アクセスが可能で、しかも、
不揮発性であり、また、小型で低消費電力であり、更に
は、衝撃にも強く、例えば、ファイルのストレージやレ
ジューム機能を有する各種電子機器、例えば、携帯用コ
ンピュータや携帯電話、ゲーム機の主記憶装置としての
利用、あるいは、音声や映像を記録するための記録メデ
ィアとしての利用が期待されている。
【０００３】この不揮発性メモリは、強誘電体薄膜の高
速分極反転とその残留分極を利用し、強誘電体層を有す
るキャパシタ部の蓄積電荷量の変化を検出する方式の、
高速書き換えが可能な不揮発性メモリであり、基本的に
は、メモリセル（キャパシタ部）と選択用トランジスタ
（スイッチング用トランジスタ）とから構成されてい
る。メモリセル（キャパシタ部）は、例えば、下部電
極、上部電極、及び、これらの電極間に挟まれた強誘電
体層から構成されている。この不揮発性メモリにおける
データの書き込みや読み出しは、図３０に示す強誘電体
のＰ−Ｅヒステリシスループを応用して行われる。即
ち、強誘電体層に外部電界を加えた後、外部電界を除い
たとき、強誘電体層は自発分極を示す。そして、強誘電
体層の残留分極は、プラス方向の外部電界が印加された
とき＋Ｐr、マイナス方向の外部電界が印加されたとき
−Ｐrとなる。ここで、残留分極が＋Ｐrの状態（図３０
の「Ｄ」参照）の場合を「０」とし、残留分極が−Ｐr
の状態（図３０の「Ａ」参照）の場合を「１」とする。
【０００４】「１」あるいは「０」の状態を判別するた
めに、強誘電体層に例えばプラス方向の外部電界を印加
する。これによって、強誘電体層の分極は図３０の
「Ｃ」の状態となる。このとき、データが「０」であれ
ば、強誘電体層の分極状態は、「Ｄ」から「Ｃ」の状態
に変化する。一方、データが「１」であれば、強誘電体
層の分極状態は、「Ａ」から「Ｂ」を経由して「Ｃ」の
状態に変化する。データが「０」の場合には、強誘電体
層の分極反転は生じない。一方、データが「１」の場合
には、強誘電体層に分極反転が生じる。その結果、メモ
リセル（キャパシタ部）の蓄積電荷量に差が生じる。選
択された不揮発性メモリの選択用トランジスタをオンに
することで、この蓄積電荷を信号電流として検出する。
データの読み出し後、外部電界を０にすると、データが
「０」のときでも「１」のときでも、強誘電体層の分極
状態は図３０の「Ｄ」の状態となってしまう。即ち、読
み出し時、データ「１」は、一旦、破壊されてしまう。
それ故、データが「１」の場合、マイナス方向の外部電
界を印加して、「Ｄ」、「Ｅ」という経路で「Ａ」の状
態とし、データ「１」を再度書き込む。
【０００５】現在主流となっている不揮発性メモリの構
造及びその動作は、米国特許第４８７３６６４号におい
て、Ｓ．Ｓｈｅｆｆｉｌｅｄらが提案したものである。
この不揮発性メモリは、図３１に回路図を示すように、
２つの不揮発性メモリセルから構成されている。尚、図
３１において、１つの不揮発性メモリを点線で囲った。
各不揮発性メモリは、例えば、選択用トランジスタＴＲ
11，ＴＲ12、メモリセル（キャパシタ部）ＦＣ11，ＦＣ
12から構成されている。
【０００６】尚、２桁あるいは３桁の添字、例えば添字
「１１」は、本来、添字「１，１」と表示すべき添字で
あり、例えば「１１１」は、本来、添字「１，１，１」
と表示すべき添字であるが、表示の簡素化のため、２桁
あるいは３桁の添字で表示する。また、添字「Ｍ」を、
例えば複数のメモリセルやプレート線を総括的に表示す
る場合に使用し、添字「ｍ」を、例えば複数のメモリセ
ルやプレート線を個々に表示する場合に使用し、添字
「Ｎ」を、例えば選択用トランジスタやメモリユニット
を総括的に表示する場合に使用し、添字「ｎ」を、例え
ば選択用トランジスタやメモリユニットを個々に表示す
る場合に使用する。
【０００７】そして、それぞれのメモリセルに相補的な
データを書き込むことにより、１ビットを記憶する。図
３１において、符号「ＷＬ」はワード線を示し、符号
「ＢＬ」はビット線を示し、符号「ＰＬ」はプレート線
を意味する。１つの不揮発性メモリに着目すると、ワー
ド線ＷＬ1は、ワード線デコーダ／ドライバＷＤに接続
されている。また、ビット線ＢＬ1，ＢＬ2は、センスア
ンプＳＡに接続されている。更には、プレート線ＰＬ1
は、プレート線デコーダ／ドライバＰＤに接続されてい
る。
【０００８】このような構造を有する不揮発性メモリに
おいて、記憶されたデータを読み出す場合、ワード線Ｗ
Ｌ1を選択し、更には、プレート線ＰＬ1を駆動すると、
相補的なデータが、対となったメモリセル（キャパシタ
部）ＦＣ11，ＦＣ12から選択用トランジスタＴＲ11，Ｔ
Ｒ12を介して対となったビット線ＢＬ1，ＢＬ2に電圧
（ビット線電位）として現れる。かかる対となったビッ
ト線ＢＬ1，ＢＬ2の電圧（ビット線電位）を、センスア
ンプＳＡで検出する。
【０００９】このような不揮発性メモリをスタック型不
揮発性メモリから構成した場合の、スタック型不揮発性
メモリの模式的な一部断面図を図３２に示す。このスタ
ック型不揮発性メモリは、半導体基板１０に形成された
選択用トランジスタと、全面に形成された絶縁層２１６
と、絶縁層２１６上に形成された下部電極２２１と、下
部電極２２１上に形成された強誘電体層２２２と、強誘
電体層２２２上に形成された上部電極２２３と、選択用
トランジスタの一方のソース／ドレイン領域１４Ａと下
部電極２２１とを電気的に接続する接続孔２１８から構
成されている。接続孔２１８は、絶縁層２１６に形成さ
れた開口部内をポリシリコンやタングステンといった導
電材料で埋め込むことによって形成される。接続孔２１
８を形成した後、下部電極２２１、強誘電体層２２２、
上部電極２２３の形成を順次行う。図中、参照番号１１
は素子分離領域、参照番号１２はゲート絶縁膜、参照番
号１３はゲート電極、参照番号１４Ｂはビット線ＢＬと
接続された他方のソース／ドレイン領域、参照番号２２
４はプレート線、参照番号２２６Ａはパッシベーション
膜である。
【００１０】強誘電体層２２２を構成する強誘電体材料
として、ペロブスカイト構造を有する酸化物［例えば、
Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｂａ，Ｓｒ）ＴｉＯ3等］
や、ビスマス系層状ペロブスカイト構造を有する酸化物
［例えば、Ｂｉ2Ｓｒ（Ｔａ，Ｎｂ）2Ｏ9、（Ｂｉ，Ｌ
ａ）4Ｔｉ3Ｏ12等］が使用されている。そして、良好な
特性を得るためには、高温での酸化熱処理を行い、酸素
欠損の無い強誘電体層２２２を形成する必要がある。
【００１１】
【発明が解決しようとする課題】しかしながら、酸化熱
処理を行ったとき、下部電極２２１を構成する材料の原
子と接続孔２１８を構成する導電材料の原子とが相互拡
散したり、これらの材料が酸化され、不揮発性メモリの
信頼性の低下、導通不良等が発生する場合がある。尚、
このような原子の相互拡散を、以下、単に、相互拡散と
表現する。
【００１２】相互拡散防止のため、例えば、ＴｉＮやＴ
ｉＡｌＮ等から構成されたバリア層を下部電極２２１と
接続孔２１８との間に形成することが検討され、あるい
は又、酸化防止のため、下部電極２２１を構成する材料
を、高温酸化雰囲気でも安定であり、しかも、酸素バリ
ア性を有するＩｒやＩｒＯ2、ＳｒＲｕＯ3等の白金族材
料あるいはその酸化物から構成することが検討されてい
る。しかしながら、いずれにせよ、下部電極２２１の構
造が複雑になり、下部電極２２１に要求される厚さが厚
くなるのみならず、下部電極２２１を白金族材料から構
成する場合、バリア層と下部電極２２１との間の密着性
の問題が新たに生じ、また、下部電極２２１を酸化物か
ら構成する場合、下部電極２２１形成時のバリア層の酸
化の問題が残る等、高い信頼性を有する不揮発性メモリ
の製造技術が確立されているとは云い難い。
【００１３】このような現状のため、模式的な一部断面
図を図３３に示すプレーナ型不揮発性メモリが一般に採
用している。このプレーナ型不揮発性メモリにあって
は、選択用トランジスタの形成、絶縁層２１６の形成、
絶縁層２１６上への下部電極２２１の形成、酸化熱処理
を含む強誘電体層２２２の形成を行った後、全面にパッ
シベーション膜２２６Ａを形成し、その後、パッシベー
ション膜２２６Ａ及び絶縁層２１６に開口部を形成し、
選択用トランジスタの一方のソース／ドレイン領域１４
Ａと下部電極２２１とを接続孔２２８Ａ，２２８Ｂ及び
配線２２９で接続する。
【００１４】しかしながら、プレーナ型不揮発性メモリ
は、構造上、集積度を高めることが困難であるといった
問題を有する。
【００１５】特開平９−１１６１０７号公報には、１つ
の選択用トランジスタに並列に複数のメモリセルが接続
された構造を有する不揮発性メモリが開示されている。
しかしながら、この特許公開公報に開示された不揮発性
メモリにおいては、基本的に、局所酸化膜上（素子分離
領域上）に複数のメモリセルが形成されている。それ
故、選択用トランジスタと素子分離領域の面積が集積化
の限界を決めており、一層の高集積化に対応し難いとい
った問題を有する。また、１つの選択用トランジスタに
並列に複数のメモリセルが接続された構造を有する不揮
発性メモリにおいて、複数のメモリセルを選択用トラン
ジスタの上方に絶縁層を介して形成した場合、スタック
型不揮発性メモリと同様の問題が生じる場合がある。
【００１６】従って、本発明の目的は、強誘電体層を形
成する際の高温での酸化熱処理によっても信頼性が低下
することのない構造を有する強誘電体型不揮発性半導体
メモリ及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の強誘電体型不揮発性半導体メモリの製造方
法は、（Ａ）半導体基板に形成され、ソース／ドレイン
領域及びゲート電極を備えた選択用トランジスタ、及
び、（Ｂ）選択用トランジスタの上方に絶縁層を介して
形成された第１の電極と、少なくとも該第１の電極上に
形成され強誘電体層と、該強誘電体層上に形成された第
２の電極から成るメモリセル、を有する強誘電体型不揮
発性半導体メモリの製造方法であって、（ａ）選択用ト
ランジスタを形成する工程と、（ｂ）全面に絶縁層を形
成する工程と、（ｃ）パターニングされた第１の電極を
絶縁層上に形成する工程と、（ｄ）少なくとも第１の電
極上に強誘電体層を形成する工程と、（ｅ）一方のソー
ス／ドレイン領域と第１の電極とを電気的に接続する接
続部を形成する工程と、（ｆ）強誘電体層上に第２の電
極を形成する工程、を具備することを特徴とする。尚、
この本発明の強誘電体型不揮発性半導体メモリの製造方
法を、便宜上、本発明の第１の態様に係る強誘電体型不
揮発性半導体メモリの製造方法と呼ぶ。
【００１８】尚、工程（ｅ）と工程（ｆ）の順序を逆と
することもでき、係る態様も本発明の第１の態様に係る
強誘電体型不揮発性半導体メモリの製造方法に包含され
る。
【００１９】本発明の第１の態様に係る強誘電体型不揮
発性半導体メモリの製造方法にあっては、前記接続部
は、絶縁層に形成された接続孔、及び、第１の電極の側
部又は頂面まで延在した該接続孔の頂部から成る構成と
することができる。
【００２０】本発明の強誘電体型不揮発性半導体メモリ
の製造方法にあっては、絶縁層は、下層絶縁層と上層絶
縁層とが積層された構造を有し、前記工程（ｂ）は、全
面に下層絶縁層を形成した後、下層絶縁層上に、一方の
ソース／ドレイン領域と電気的に接続された中間配線層
を形成し、次いで、下層絶縁層及び中間配線層上に上層
絶縁層を形成する工程から成り、前記工程（ｅ）におい
ては、一方のソース／ドレイン領域と第１の電極とを電
気的に接続する接続部を形成する代わりに、中間配線層
と第１の電極とを電気的に接続する接続部を形成する構
成とすることもできる。このような本発明の強誘電体型
不揮発性半導体メモリの製造方法を、便宜上、本発明の
第２の態様に係る強誘電体型不揮発性半導体メモリの製
造方法と呼ぶ。
【００２１】本発明の第２の態様に係る強誘電体型不揮
発性半導体メモリの製造方法にあっては、一方のソース
／ドレイン領域と中間配線層との電気的な接続は、下層
絶縁層に形成された第１の接続孔によってなされ、前記
接続部は、上層絶縁層に形成された第２の接続孔、及
び、第１の電極の側部又は頂面まで延在した該第２の接
続孔の頂部から成る構成とすることができる。
【００２２】本発明の第２の態様に係る強誘電体型不揮
発性半導体メモリの製造方法にあっては、中間配線層と
第１の電極との間の相互拡散防止のために、中間配線層
の上面に、例えば、ＴｉＮやＷＮ、ＴａＮ、ＴｉＡｌＮ
から成る拡散障壁層を形成してもよい。
【００２３】上記の目的を達成するための本発明の第１
の態様に係る強誘電体型不揮発性半導体メモリは、
（Ａ）半導体基板に形成され、ソース／ドレイン領域及
びゲート電極を備えた選択用トランジスタ、及び、
（Ｂ）選択用トランジスタの上方に絶縁層を介して形成
された第１の電極と、少なくとも該第１の電極上に形成
され強誘電体層と、該強誘電体層上に形成された第２の
電極から成るメモリセル、を有する強誘電体型不揮発性
半導体メモリであって、選択用トランジスタの一方のソ
ース／ドレイン領域と第１の電極とは、絶縁層に形成さ
れた接続孔、及び、第１の電極の側部又は頂面まで延在
した該接続孔の頂部を介して電気的に接続されているこ
とを特徴とする。
【００２４】上記の目的を達成するための本発明の第２
の態様に係る強誘電体型不揮発性半導体メモリは、
（Ａ）半導体基板に形成され、ソース／ドレイン領域及
びゲート電極を備えた選択用トランジスタ、及び、
（Ｂ）選択用トランジスタの上方に絶縁層を介して形成
された第１の電極と、少なくとも該第１の電極上に形成
され強誘電体層と、該強誘電体層上に形成された第２の
電極から成るメモリセル、を有する強誘電体型不揮発性
半導体メモリであって、絶縁層は、下層絶縁層と上層絶
縁層とが積層された構造を有し、下層絶縁層上に中間配
線層が形成され、選択用トランジスタの一方のソース／
ドレイン領域と中間配線層とは、下層絶縁層に形成され
た第１の接続孔を介して電気的に接続され、第１の電極
と中間配線層とは、上層絶縁層に形成された第２の接続
孔、及び、第１の電極の側部又は頂面まで延在した該第
２の接続孔の頂部を介して電気的に接続されていること
を特徴とする。
【００２５】本発明の第２の態様に係る強誘電体型不揮
発性半導体メモリにあっては、中間配線層と第１の電極
との間の相互拡散防止のために、中間配線層の上面に、
例えば、ＴｉＮやＷＮ、ＴａＮ、ＴｉＡｌＮから成る拡
散障壁層を形成してもよい。
【００２６】本発明の第１の態様若しくは第２の態様に
係る強誘電体型不揮発性半導体メモリの製造方法、ある
いは又、本発明の第１の態様若しくは第２の態様に係る
強誘電体型不揮発性半導体メモリ（以下、これらを総称
して、単に本発明と呼ぶ）にあっては、ビット線と、Ｍ
個（但し、Ｍ≧２）のメモリセルから構成されたメモリ
ユニットと、Ｍ本のプレート線、を更に備え、メモリユ
ニットは絶縁層上に形成されており、メモリユニットに
おいて、メモリセルの第１の電極は共通であり、該共通
の第１の電極は、選択用トランジスタを介してビット線
に接続され、メモリユニットにおいて、第ｍ番目（但
し、ｍ＝１，２・・・，Ｍ）のメモリセルの第２の電極
は、第ｍ番目のプレート線に接続されている構成とする
ことができる。尚、このような構成を、便宜上、第１の
構成の不揮発性メモリと呼ぶ。
【００２７】あるいは又、本発明にあっては、ビット線
と、それぞれがＭ個（但し、Ｍ≧２）のメモリセルから
構成された、Ｎ個（但し、Ｎ≧２）のメモリユニット
と、Ｍ×Ｎ本のプレート線、を更に備え、第１層目のメ
モリユニットは絶縁層上に形成されており、Ｎ個のメモ
リユニットは、層間絶縁層を介して積層されており、各
メモリユニットにおいて、メモリセルの第１の電極は共
通であり、該共通の第１の電極は、選択用トランジスタ
を介してビット線に接続され、第ｎ層目（但し、ｎ＝
１，２・・・，Ｎ）のメモリユニットにおいて、第ｍ番
目（但し、ｍ＝１，２・・・，Ｍ）のメモリセルの第２
の電極は、第［（ｎ−１）Ｍ＋ｍ］番目のプレート線に
接続されている構成とすることができる。尚、このよう
な構成を、便宜上、第２の構成の不揮発性メモリと呼
ぶ。
【００２８】あるいは又、本発明にあっては、ビット線
と、それぞれがＭ個（但し、Ｍ≧２）のメモリセルから
構成された、Ｎ個（但し、Ｎ≧２）のメモリユニット
と、Ｍ本のプレート線、を更に備え、選択用トランジス
タをＮ個備え、第１層目のメモリユニットは絶縁層上に
形成されており、Ｎ個のメモリユニットは、層間絶縁層
を介して積層されており、各メモリユニットにおいて、
メモリセルの第１の電極は共通であり、第ｎ層目（但
し、ｎ＝１，２・・・，Ｎ）のメモリユニットにおける
共通の第１の電極は、第ｎ番目の選択用トランジスタを
介してビット線に接続され、第ｎ層目のメモリユニット
において、第ｍ番目（但し、ｍ＝１，２・・・，Ｍ）の
メモリセルの第２の電極は、メモリユニット間で共通と
された第ｍ番目のプレート線に接続されている構成とす
ることができる。尚、このような構成を、便宜上、第３
の構成の不揮発性メモリと呼ぶ。
【００２９】あるいは又、本発明にあっては、Ｎ本（但
し、Ｎ≧２）のビット線と、それぞれがＭ個（但し、Ｍ
≧２）のメモリセルから構成された、Ｎ個のメモリユニ
ットと、Ｍ本のプレート線、を更に備え、選択用トラン
ジスタをＮ個備え、第１層目のメモリユニットは絶縁層
上に形成されており、Ｎ個のメモリユニットは、層間絶
縁層を介して積層されており、各メモリユニットにおい
て、メモリセルの第１の電極は共通であり、第ｎ層目
（但し、ｎ＝１，２・・・，Ｎ）のメモリユニットにお
ける共通の第１の電極は、第ｎ番目の選択用トランジス
タを介して第ｎ番目のビット線に接続され、第ｎ層目の
メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
・・・，Ｍ）のメモリセルの第２の電極は、メモリユニ
ット間で共通とされた第ｍ番目のプレート線に接続され
ている構成とすることができる。尚、このような構成
を、便宜上、第４の構成の不揮発性メモリと呼ぶ。
【００３０】第２の構成〜第４の構成の不揮発性メモリ
にあっては、第１層目のメモリユニットを構成するメモ
リセルの構造に、本発明の第１の態様若しくは第２の態
様に係る強誘電体型不揮発性半導体メモリの製造方法、
あるいは又、本発明の第１の態様若しくは第２の態様に
係る強誘電体型不揮発性半導体メモリを適することがで
きる。一方、２層目からＮ層目までのメモリユニットを
構成するメモリセルに、本発明の第１の態様に係る強誘
電体型不揮発性半導体メモリの製造方法、あるいは又、
本発明の第１の態様に係る強誘電体型不揮発性半導体メ
モリを適することができる。即ち、２層目からＮ層目ま
でのメモリユニットを構成するメモリセルを、 全面に層間絶縁層を形成する工程 パターニングされた第１の電極を層間絶縁層上に形成
する工程 少なくとも第１の電極上に強誘電体層を形成する工程 一方のソース／ドレイン領域と第１の電極とを電気的
に接続する接続部を形成する工程 強誘電体層上に第２の電極を形成する工程 によって製造することができる。尚、工程と工程の
順序を逆にすることもできる。
【００３１】尚、この場合、接続部は、層間絶縁層に形
成された接続孔、及び、第１の電極の側部又は頂面まで
延在した該接続孔の頂部から成る構成とすることができ
る。ここで、層間絶縁層に形成された接続孔は、絶縁層
に形成された接続孔の上に形成することが構造の簡素化
といった観点から望ましい。
【００３２】第１の構成〜第４の構成に係る不揮発性メ
モリにおいては複数のメモリセルに１つの選択用トラン
ジスタを共有させ、しかも、第２の構成〜第４の構成に
係る不揮発性メモリにおいてはメモリユニットを積層構
造とすることにより、半導体基板表面を占有するトラン
ジスタの数に制約されることが無くなり、従来の強誘電
体型不揮発性半導体メモリに比べて飛躍的に記憶容量を
増大させることができ、ビット記憶単位の実効占有面積
を大幅に縮小することが可能となる。尚、ロー方向のア
ドレス選択は選択用トランジスタとプレート線とによっ
て構成された二次元マトリクスにて行う。例えば、８個
の選択用トランジスタとプレート線８本とでロー・アド
レスの選択単位を構成すれば、１６個のデコーダ／ドラ
イバ回路で、例えば、６４ビットのメモリセルを選択す
ることができる。従って、強誘電体型不揮発性半導体メ
モリの集積度が従来と同等でも、記憶容量は４倍とする
ことができる。また、アドレス選択における周辺回路や
駆動配線数を削減することができる。
【００３３】第１の構成〜第４の構成に係る不揮発性メ
モリにおいては、Ｍ≧２を満足すればよく、実際的なＭ
の値として、例えば、２のべき数（２，４，８，１６・
・・）を挙げることができる。また、第２の構成〜第４
の構成に係る不揮発性メモリにおいては、Ｎ≧２を満足
すればよく、実際的なＮの値として、例えば、２のべき
数（２，４，８・・・）を挙げることができる。
【００３４】第１の電極が共通である構造として、具体
的には、ストライプ状の第１の電極を形成し、かかるス
トライプ状の第１の電極の全面を覆うように強誘電体層
を形成する構成を挙げることができる。尚、このような
構造においては、第１の電極と強誘電体層と第２の電極
の重複領域がメモリセルに相当する。第１の電極が共通
である構造として、その他、第１の電極の所定の領域及
びその近傍の絶縁層上に、それぞれの強誘電体層が形成
され、強誘電体層上に第２の電極が形成された構造を挙
げることができるが、これらの構成に限定するものでは
ない。強誘電体層を得るために、強誘電体薄膜をパター
ニングしてもよいし、パターニングしなくともよい。ま
た、プレート線は、第２の電極から延在している構成と
することもできるし、第２の電極とは別途に形成され、
第２の電極と接続された構成とすることもできる。後者
の場合、プレート線を構成する配線材料として、例えば
アルミニウムやアルミニウム系合金を例示することがで
きる。
【００３５】第１の電極は、周りを絶縁層で埋め込まれ
た構造、即ち、所謂ダマシン構造を有していることが、
強誘電体層を平坦な下地上、即ち、第１の電極及び絶縁
層上に形成することができるが故に、各層の平坦化を図
ることができ、一層容易にメモリセルあるいはメモリユ
ニットの多層化を達成することができるといった観点か
ら好ましい。ここで、絶縁層の頂面と、第１の電極の頂
面とは、同一平面内にあってもよいし、絶縁層から第１
の電極の頂面が突出した状態、あるいは、絶縁層から第
１の電極の頂面が沈んだ状態であってもよい。
【００３６】第１の電極上に強誘電体層を形成した後、
一方のソース／ドレイン領域と第１の電極とを電気的に
接続する接続部を形成する際、強誘電体層が多結晶粒か
ら構成されている場合、接続部を構成する導電材料が結
晶粒界に入り込み、強誘電体層内部で短絡が発生する虞
がある。このような場合には、第１の電極上に強誘電体
層を形成した後、強誘電体層上に保護層を形成し、一方
のソース／ドレイン領域と第１の電極とを電気的に接続
する接続部を導電材料から形成した後、保護層及びその
上の導電材料を、例えば、化学的機械的研磨法（ＣＭＰ
法）やエッチバック法に基づき除去すればよい。
【００３７】強誘電体型不揮発性半導体メモリにおける
強誘電体層を構成する材料として、ビスマス層状化合
物、より具体的には、Ｂｉ系層状構造ペロブスカイト型
の強誘電体材料を挙げることができる。Ｂｉ系層状構造
ペロブスカイト型の強誘電体材料は、所謂不定比化合物
に属し、金属元素、アニオン（Ｏ等）元素の両サイトに
おける組成ずれに対する寛容性がある。また、化学量論
的組成からやや外れたところで最適な電気的特性を示す
ことも珍しくない。Ｂｉ系層状構造ペロブスカイト型の
強誘電体材料は、例えば、一般式（Ｂｉ2Ｏ2）2+（Ａ
m-1ＢmＯ3m+1）2-で表すことができる。ここで、「Ａ」
は、Ｂｉ、Ｐｂ、Ｂａ、Ｓｒ、Ｃａ、Ｎａ、Ｋ、Ｃｄ等
の金属から構成された群から選択された１種類の金属を
表し、「Ｂ」は、Ｔｉ、Ｎｂ、Ｔａ、Ｗ、Ｍｏ、Ｆｅ、
Ｃｏ、Ｃｒから成る群から選択された１種類、若しくは
複数種の任意の比率による組み合わせを表す。また、ｍ
は１以上の整数である。
【００３８】あるいは又、強誘電体層を構成する材料
は、 （ＢｉX，Ｓｒ1-X）2（ＳｒY，Ｂｉ1-Y）（ＴａZ，Ｎｂ1-Z）2Ｏd 式（１） （但し、０．９≦Ｘ≦１．０、０．７≦Ｙ≦１．０、０
≦Ｚ≦１．０、８．７≦ｄ≦９．３）で表される結晶相
を主たる結晶相として含んでいることが好ましい。ある
いは又、強誘電体層を構成する材料は、 ＢｉXＳｒYＴａ2Ｏd 式（２） （但し、Ｘ＋Ｙ＝３、０．７≦Ｙ≦１．３、８．７≦ｄ
≦９．３）で表される結晶相を主たる結晶相として含ん
でいることが好ましい。これらの場合、式（１）若しく
は式（２）で表される結晶相を主たる結晶相として８５
％以上含んでいることが一層好ましい。尚、式（１）
中、（ＢｉX，Ｓｒ1-X）の意味は、結晶構造における本
来Ｂｉが占めるサイトをＳｒが占め、このときのＢｉと
Ｓｒの割合がＸ：（１−Ｘ）であることを意味する。ま
た、（ＳｒY，Ｂｉ1-Y）の意味は、結晶構造における本
来Ｓｒが占めるサイトをＢｉが占め、このときのＳｒと
Ｂｉの割合がＹ：（１−Ｙ）であることを意味する。式
（１）若しくは式（２）で表される結晶相を主たる結晶
相として含む強誘電体層を構成する材料には、Ｂｉの酸
化物、ＴａやＮｂの酸化物、Ｂｉ、ＴａやＮｂの複合酸
化物が若干含まれている場合もあり得る。
【００３９】あるいは又、強誘電体層を構成する材料
は、 ＢｉX（Ｓｒ，Ｃａ，Ｂａ）Y（ＴａZ，Ｎｂ1-Z）2Ｏd 式（３） （但し、１．７≦Ｘ≦２．５、０．６≦Ｙ≦１．２、０
≦Ｚ≦１．０、８．０≦ｄ≦１０．０）で表される結晶
相を含んでいてもよい。尚、「（Ｓｒ，Ｃａ，Ｂａ）」
は、Ｓｒ、Ｃａ及びＢａから構成された群から選択され
た１種類の元素を意味する。これらの各式で表される強
誘電体層を構成する材料の組成を化学量論的組成で表せ
ば、例えば、Ｂｉ2ＳｒＴａ2Ｏ9、Ｂｉ2ＳｒＮｂ2Ｏ9、
Ｂｉ2ＢａＴａ2Ｏ9、Ｂｉ2Ｓｒ（Ｔａ，Ｎｂ）2Ｏ9等を
挙げることができる。あるいは又、強誘電体層を構成す
る材料として、Ｂｉ4ＳｒＴｉ4Ｏ15、Ｂｉ3ＴｉＮｂ
Ｏ9、Ｂｉ3ＴｉＴａＯ9、Ｂｉ4Ｔｉ3Ｏ12、Ｂｉ2ＰｂＴ
ａ2Ｏ9等を例示することができるが、これらの場合にお
いても、各金属元素の比率は、結晶構造が変化しない程
度に変化させ得る。即ち、金属元素及び酸素元素の両サ
イトにおける組成ずれがあってもよい。
【００４０】あるいは又、強誘電体層を構成する材料と
して、ＰｂＴｉＯ3、ペロブスカイト型構造を有するＰ
ｂＺｒＯ3とＰｂＴｉＯ3の固溶体であるチタン酸ジルコ
ン酸鉛［ＰＺＴ，Ｐｂ（Ｚｒ1-y，Ｔｉy）Ｏ3（但し、
０＜ｙ＜１）］、ＰＺＴにＬａを添加した金属酸化物で
あるＰＬＺＴ、あるいはＰＺＴにＮｂを添加した金属酸
化物であるＰＮＺＴといったＰＺＴ系化合物を挙げるこ
とができる。
【００４１】強誘電体層を得るためには、強誘電体薄膜
を形成した後の工程において、使用する強誘電体材料に
応じた強誘電体薄膜の酸化熱処理を行い、強誘電体薄膜
をパターニングすればよい。場合によっては、強誘電体
薄膜のパターニングは不要である。強誘電体薄膜の形成
は、例えば、ＭＯＣＶＤ法、パルスレーザアブレーショ
ン法、スパッタ法、ゾル−ゲル法といった強誘電体薄膜
を構成する材料に適宜適した方法にて行うことができ
る。また、強誘電体薄膜のパターニングは、例えば異方
性イオンエッチング（ＲＩＥ）法にて行うことができ
る。
【００４２】本発明において、第１の電極及び第２の電
極は、白金族から選択された少なくとも１種類の金属、
あるいは、その酸化物から構成され、あるいは又、ルテ
ニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐ
ｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金
（Ｐｔ）及びレニウム（Ｒｅ）から成る群から選択され
た少なくとも１種類の金属、あるいは、その酸化物から
構成されていることが望ましく、具体的には、例えば、
Ｉｒ、ＩｒＯ2-X、ＩｒＯ2-X／Ｉｒ、Ｉｒ／Ｉｒ
Ｏ2-X、ＳｒＩｒＯ3、Ｒｕ、ＲｕＯ2-X、ＳｒＲｕＯ3、
Ｐｔ、Ｐｔ／ＩｒＯ2-X、Ｐｔ／ＲｕＯ2-X、Ｐｄ、Ｐｔ
／Ｔｉの積層構造、Ｐｔ／Ｔａの積層構造、Ｐｔ／Ｔｉ
／Ｔａの積層構造を例示することができ、あるいは又、
Ｌａ0.5Ｓｒ0.5ＣｏＯ3（ＬＳＣＯ）、Ｐｔ／ＬＳＣＯ
の積層構造、ＹＢａ2Ｃｕ3Ｏ7を挙げることができる。
ここで、Ｘの値は、０≦Ｘ＜２である。尚、積層構造に
おいては、「／」の前に記載された材料が上層を構成
し、「／」の後ろに記載された材料が下層を構成する。
第１の電極と第２の電極は、同じ材料から構成されてい
てもよいし、同種の材料から構成されていてもよいし、
異種の材料から構成されていてもよい。第１の電極ある
いは第２の電極を形成するためには、第１の電極を構成
する第１の導電材料層あるいは第２の電極を構成する第
２の導電材料層を形成した後の工程において、第１の導
電材料層あるいは第２の導電材料層をパターニングすれ
ばよい。第１の導電材料層あるいは第２の導電材料層の
形成は、例えばスパッタ法、反応性スパッタ法、電子ビ
ーム蒸着法、ＭＯＣＶＤ法、あるいはパルスレーザアブ
レーション法といった第１の導電材料層や第２の導電材
料層を構成する材料に適宜適した方法にて行うことがで
きる。また、第１の導電材料層や第２の導電材料層のパ
ターニングは、例えばイオンミーリング法やＲＩＥ法、
化学的機械的研磨法（ＣＭＰ法）にて行うことができ
る。
【００４３】本発明において、絶縁層や層間絶縁層を構
成する材料として、酸化シリコン（ＳｉＯ2）、窒化シ
リコン（ＳｉＮ）、ＳｉＯＮ、ＳＯＧ、ＮＳＧ、ＢＰＳ
Ｇ、ＰＳＧ、ＢＳＧあるいはＬＴＯを例示することがで
きる。
【００４４】接続部や接続孔は、強誘電体層の形成時の
酸化熱処理温度（一般的に、６００゜Ｃ〜８００゜Ｃ）
に耐え得る導電材料（例えば、ＴｉＮや、不純物を含有
したポリシリコン、タングステン等の高融点金属材料）
を、絶縁層や層間絶縁層に形成された開口部に埋め込
み、また、絶縁層や層間絶縁層上に延在させることによ
って得ることができる。また、必要に応じて、例えば、
ＴｉＮやＷＮ、ＴａＮ、ＴｉＡｌＮから成る相互拡散防
止のための拡散障壁層を接続部や接続孔に形成してもよ
い。接続部や接続孔の形成方法として、ＣＶＤ法、スパ
ッタ法やメッキ法を例示することができる。
【００４５】メモリセルの下方の半導体基板に絶縁層を
介して形成された選択用トランジスタ（スイッチング用
トランジスタ）や各種のトランジスタは、例えば、周知
のＭＩＳ型ＦＥＴやＭＯＳ型ＦＥＴから構成することが
できる。ビット線を構成する材料として、不純物がドー
ピングされたポリシリコンや高融点金属材料を挙げるこ
とができる。
【００４６】第１の構成〜第４の構成に係る不揮発性メ
モリにおいて、実用的には、かかる不揮発性メモリを一
対とし（便宜上、不揮発性メモリ−Ａ、不揮発性メモリ
−Ｂと呼ぶ）、一対の不揮発性メモリを構成するビット
線は、同一のセンスアンプに接続されている構成とする
ことができる。そして、この場合、不揮発性メモリ−Ａ
を構成する選択用トランジスタと、不揮発性メモリ−Ｂ
を構成する選択用トランジスタとは、同一のワード線に
接続されていてもよいし、異なるワード線に接続されて
いてもよい。不揮発性メモリ−Ａ及び不揮発性メモリ−
Ｂの構成及び動方法に依り、不揮発性メモリ−Ａと不揮
発性メモリ−Ｂとを構成するそれぞれのメモリセルに１
ビットを記憶させることもできるし、不揮発性メモリ−
Ａを構成するメモリセルの１つと、このメモリセルと同
じプレート線に接続された不揮発性メモリ−Ｂを構成す
るメモリセルの１つとを対として、これらの対となった
メモリセルに相補的なデータを記憶させることもでき
る。
【００４７】本発明においては、強誘電体層を形成した
後の工程において、一方のソース／ドレイン領域と第１
の電極とを電気的に接続する接続部を形成するので、強
誘電体層を形成する際の高温での酸化熱処理によっても
強誘電体型不揮発性半導体メモリの信頼性が低下するこ
とを確実に回避することができる。
【００４８】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、実施の形態と略称する）に基づき本発
明を説明する。
【００４９】（実施の形態１）実施の形態１は、本発明
の第１の態様に係る強誘電体型不揮発性半導体メモリ
（以下、不揮発性メモリと略称する）及びその製造方法
に関し、更に詳しくは、第１の構成及び第２の構成の不
揮発性メモリに関する。ビット線の延びる方向と平行な
仮想垂直面で実施の形態１の不揮発性メモリを切断した
ときの模式的な一部断面図を図１に示す。更には、本発
明の第２の構成に係る不揮発性メモリの概念的な回路図
を図２の（Ａ）及び（Ｂ）に示し、図２の（Ａ）の概念
的な回路図のより具体的な回路図を図３に示し、図２の
（Ｂ）の概念的な回路図のより具体的な回路図を図４に
示す。尚、図３及び図４には、２つの不揮発性メモリＭ
1，Ｍ2を図示するが、これらの不揮発性メモリＭ1，Ｍ2
の構造は同一であり、以下においては、不揮発性メモリ
Ｍ1に関しての説明を行う。
【００５０】実施の形態１の不揮発性メモリは、選択用
トランジスタＴＲ1、及び、メモリセルＭＣ111〜ＭＣ
114のそれぞれから構成されている。選択用トランジス
タＴＲ 1は、半導体基板１０に形成され、ソース／ドレ
イン領域１４Ａ，１４Ｂ及びゲート電極１３を備えてい
る。各メモリセルＭＣ111〜ＭＣ114は、選択用トランジ
スタＴＲ1の上方に絶縁層１６を介して形成された第１
の電極２１と、少なくとも第１の電極２１上（実施の形
態１においては、より具体的には、絶縁層１６及び第１
の電極２１上）に形成され強誘電体層２２と、強誘電体
層２２上に形成された第２の電極２３から構成されてい
る。そして、選択用トランジスタＴＲ1の一方のソース
／ドレイン領域１４Ａと第１の電極２１とは、絶縁層１
６に形成された接続孔１８、及び、第１の電極２１の頂
面まで延在した接続孔１８の頂部１８Ａを介して電気的
に接続されている。
【００５１】あるいは又、実施の形態１の不揮発性メモ
リは、（１）ビット線ＢＬ1と、（２）Ｍ’個（但し、
Ｍ’≧２であり、実施の形態１においては、Ｍ’＝８）
のメモリセルＭＣ111〜ＭＣ114，ＭＣ121〜ＭＣ124から
構成されたメモリユニットＭＵ1Nと、（３）Ｍ’本のプ
レート線、を更に備えている。
【００５２】そして、メモリセルは、第１の電極２１，
３１と強誘電体層２２，３２と第２の電極２３，３３と
から成り、メモリユニットは絶縁層１６上に形成されて
おり、メモリユニットにおいて、メモリセルの第１の電
極２１，３１は共通であり、該共通の第１の電極２１，
３１は、選択用トランジスタＴＲ1を介してビット線Ｂ
Ｌ1に接続され、メモリユニットにおいて、第ｍ’番目
（但し、ｍ’＝１，２・・・，Ｍ’）のメモリセルの第
２の電極２３，３３は、第ｍ’番目のプレート線に接続
されている。
【００５３】あるいは又、実施の形態１の不揮発性メモ
リは、（１）ビット線ＢＬ1と、（２）それぞれがＭ個
（但し、Ｍ≧２であり、実施の形態１においては、Ｍ＝
４）のメモリセルＭＣ1NMから構成された、Ｎ個（但
し、Ｎ≧２であり、実施の形態１においては、Ｎ＝２）
のメモリユニットＭＵ1Nと、（３）Ｍ×Ｎ本のプレート
線、を更に備えている。
【００５４】そして、第１層目のメモリユニットＭＵ11
は絶縁層１６上に形成されており、Ｎ個のメモリユニッ
トＭＵ1Nは、層間絶縁層２６を介して積層されており、
各メモリセルは、第１の電極２１，３１と強誘電体層２
２，３２と第２の電極２３，３３とから成り、各メモリ
ユニットＭＵ1Nにおいて、メモリセルＭＣ1NMの第１の
電極は共通であり、該共通の第１の電極は、選択用トラ
ンジスタＴＲ1を介してビット線ＢＬ1に接続されてい
る。具体的には、メモリユニットＭＵ11において、メモ
リセルＭＣ11Mの第１の電極２１は共通であり（この共
通の第１の電極を第１の共通ノードＣＮ11と呼ぶ）、共
通の第１の電極２１（第１の共通ノードＣＮ11）は、選
択用トランジスタＴＲ1を介してビット線ＢＬ1に接続さ
れている。また、メモリユニットＭＵ12において、メモ
リセルＭＣ12Mの第１の電極３１は共通であり（この共
通の第１の電極を第２の共通ノードＣＮ12と呼ぶ）、共
通の第１の電極３１（第２の共通ノードＣＮ12）は、選
択用トランジスタＴＲ1を介してビット線ＢＬ1に接続さ
れている。更には、第ｎ層目（但し、ｎ＝１，２・・
・，Ｎ）のメモリユニットＭＵ1nにおいて、第ｍ番目
（但し、ｍ＝１，２・・・，Ｍ）のメモリセルＭＣ1nm
の第２の電極２３，３３は、第［（ｎ−１）Ｍ＋ｍ］番
目のプレート線ＰＬ(n-1)M+mに接続されている。尚、こ
のプレート線ＰＬ(n-1)M+mは、不揮発性メモリＭ2を構
成する各メモリセルの第２の電極２３，３３にも接続さ
れている。実施の形態１においては、より具体的には、
各プレート線は、第２の電極２３，３３から延在してい
る。
【００５５】選択用トランジスタＴＲ1の他方のソース
／ドレイン領域１４Ｂはコンタクトホール１５を介して
ビット線ＢＬ1に接続されており、選択用トランジスタ
ＴＲ1の一方のソース／ドレイン領域１４Ａは、絶縁層
１６に設けられた接続孔１８（第１層目の接続孔１８と
呼ぶ）、及び、第１の電極２１の頂面まで延在した接続
孔１８の頂部１８Ａを介して、第１層目のメモリユニッ
トＭＵ11における共通の第１の電極２１（第１の共通ノ
ードＣＮ11）に接続されている。更には、選択用トラン
ジスタＴＲ1の一方のソース／ドレイン領域１４Ｂは、
絶縁層１６に設けられた第１層目の接続孔１８、パッド
部２５、層間絶縁層２６に設けられた接続孔２８（第２
層目の接続孔２８と呼ぶ）、第１の電極３１の頂面まで
延在した接続孔２８の頂部２８Ａを介して、第２層目の
メモリユニットＭＵ12における共通の第１の電極３１
（第２の共通ノードＣＮ12）に接続されている。尚、図
中、参照番号３６Ａはパッシベーション層である。
【００５６】ビット線ＢＬ1は、センスアンプＳＡに接
続されている。また、プレート線ＰＬ(n-1)M+mはプレー
ト線デコーダ／ドライバＰＤに接続されている。更に
は、ワード線ＷＬ（あるいはワード線ＷＬ1，ＷＬ2）
は、ワード線デコーダ／ドライバＷＤに接続されてい
る。ワード線ＷＬは、図１の紙面垂直方向に延びてい
る。また、不揮発性メモリＭ1を構成するメモリセルＭ
Ｃ11mの第２の電極２３は、図１の紙面垂直方向に隣接
する不揮発性メモリＭ2を構成するメモリセルＭＣ21mの
第２の電極と共通であり、プレート線ＰＬ(n-1)M+mを兼
ねている。更には、不揮発性メモリＭ1を構成するメモ
リセルＭＣ12mの第２の電極３３は、図１の紙面垂直方
向に隣接する不揮発性メモリＭ2を構成するメモリセル
ＭＣ22mの第２の電極と共通であり、プレート線ＰＬ
(n-1)M+mを兼ねている。また、ワード線ＷＬは、不揮発
性メモリＭ1を構成する選択用トランジスタＴＲ1と、図
１の紙面垂直方向に隣接する不揮発性メモリＭ2を構成
する選択用トランジスタＴＲ2とで共通である。
【００５７】図２の（Ａ）及び図３に回路図を示す不揮
発性メモリＭ1，Ｍ2において、不揮発性メモリＭ1，Ｍ2
を構成する選択用トランジスタＴＲ1，ＴＲ2は同じワー
ド線ＷＬに接続されている。そして、対となったメモリ
セルＭＣ1nm，ＭＣ2nm（ｎ＝１，２・・・，Ｎ、及び、
ｍ＝１，２・・・，Ｍ）に相補的なデータが記憶され
る。例えば、メモリセルＭＣ1nm，ＭＣ2nm（ここで、ｍ
は１，２，３，４のいずれか）に記憶されたデータを読
み出す場合、ワード線ＷＬを選択し、プレート線ＰＬj
（ｍ≠ｊ）には、例えば（１／３）Ｖccの電圧を印加し
た状態で、プレート線ＰＬ(n-1)M+mを駆動する。ここ
で、Ｖccは、例えば、電源電圧である。これによって、
相補的なデータが、対となったメモリセルＭＣ1nm，Ｍ
Ｃ2nmから選択用トランジスタＴＲ1，ＴＲ2を介して対
となったビット線ＢＬ1，ＢＬ2に電圧（ビット線電位）
として現れる。そして、かかる対となったビット線ＢＬ
1，ＢＬ2の電圧（ビット線電位）を、センスアンプＳＡ
で検出する。尚、不揮発性メモリＭ1，Ｍ2を構成する選
択用トランジスタＴＲ1，ＴＲ2を、それぞれ、異なるワ
ード線ＷＬ1，ＷＬ2に接続し、メモリセルＭＣ1nm，Ｍ
Ｃ2nmを独立して制御し、対となったビット線ＢＬ1，Ｂ
Ｌ2の一方に参照電圧を印加することによって、メモリ
セルＭＣ1nm，ＭＣ2nmのそれぞれからデータを読み出す
こともできる。このような構成を採用する場合の回路図
は、図２の（Ｂ）及び図４を参照のこと。尚、選択用ト
ランジスタＴＲ1，ＴＲ2を同時に駆動すれば、図２の
（Ａ）及び図３に示した回路と等価となる。このよう
に、各メモリセルＭＣ1nm，ＭＣ2nm（ｎ＝１，２であ
り、ｍ＝１，２，３，４）のそれぞれに１ビットがデー
タとして記憶され（図２の（Ｂ）及び図４参照）、ある
いは又、対となったメモリセルＭＣ1nm，ＭＣ2nmに相補
的なデータが１ビットとして記憶される（図２の（Ａ）
及び図３参照）。実際の不揮発性メモリにおいては、こ
の１６ビットあるいは８ビットを記憶するメモリユニッ
トの集合がアクセス単位ユニットとしてアレイ状に配設
されている。尚、Ｍの値は４に限定されない。Ｍの値
は、Ｍ≧２を満足すればよく、実際的なＭの値として、
例えば、２のべき数（２，４，８，１６・・・）を挙げ
ることができる。また、Ｎの値は、Ｎ≧２を満足すれば
よく、実際的なＮの値として、例えば、２のべき数
（２，４，８・・・）を挙げることができる。
【００５８】対となった不揮発性メモリにおける一対の
選択用トランジスタＴＲ1及びＴＲ2は、ワード線ＷＬ、
及び、対となったビット線ＢＬ1，ＢＬ2によって囲まれ
た領域を占めている。従って、仮に、ワード線及びビッ
ト線が最短ピッチで配置されるとすると、対となった不
揮発性メモリにおける一対の選択用トランジスタＴＲ 1
及びＴＲ2の最小面積は、８Ｆ2である。しかしながら、
一対の選択用トランジスタＴＲ1，ＴＲ2を、Ｍ組の対と
なったメモリセルＭＣ11m，ＭＣ12m，ＭＣ21m，ＭＣ22m
（ｍ＝１，２・・・，Ｍ）で共有するが故に、１ビット
当たりの選択用トランジスタＴＲ1，ＴＲ2の数が少なく
て済み、また、ワード線ＷＬの配置も緩やかなので、不
揮発性メモリの縮小化を図り易い。しかも、周辺回路に
ついても、１本のワード線デコーダ／ドライバＷＤとＭ
本のプレート線デコーダ／ドライバＰＤでＭビットを選
択することができる。従って、このような構成を採用す
ることで、セル面積が８Ｆ2に近いレイアウトを実現可
能であり、ＤＲＡＭ並のチップサイズを実現することが
できる。
【００５９】以下、半導体基板等の模式的な一部断面図
である図５〜図１０を参照して、実施の形態１の不揮発
性メモリの製造方法の概要を説明する。
【００６０】［工程−１００］先ず、不揮発性メモリに
おける選択用トランジスタを構成するトランジスタとし
て機能するＭＯＳ型トランジスタを半導体基板１０に形
成する。そのために、例えばＬＯＣＯＳ構造を有する素
子分離領域１１を公知の方法に基づき形成する。尚、素
子分離領域は、トレンチ構造を有していてもよいし、Ｌ
ＯＣＯＳ構造とトレンチ構造の組合せとしてもよい。そ
の後、半導体基板１０の表面を例えばパイロジェニック
法により酸化し、ゲート絶縁膜１２を形成する。次い
で、不純物がドーピングされたポリシリコン層をＣＶＤ
法にて全面に形成した後、ポリシリコン層をパターニン
グし、ゲート電極１３を形成する。このゲート電極１３
はワード線を兼ねている。尚、ゲート電極１３をポリシ
リコン層から構成する代わりに、ポリサイドや金属シリ
サイドから構成することもできる。次に、半導体基板１
０にイオン注入を行い、ＬＤＤ構造を形成する。その
後、全面にＣＶＤ法にてＳｉＯ2層を形成した後、この
ＳｉＯ2層をエッチバックすることによって、ゲート電
極１３の側面にゲートサイドウオール（図示せず）を形
成する。次いで、半導体基板１０にイオン注入を施した
後、イオン注入された不純物の活性化アニール処理を行
うことによって、ソース／ドレイン領域１４Ａ，１４Ｂ
を形成する。
【００６１】［工程−１１０］次いで、全面に絶縁層を
形成する。具体的には、ＳｉＯ2及びＳｉＮの積層構造
を有する下層絶縁層（厚さ１μｍ）をＣＶＤ法にて形成
した後、ＣＭＰ法にて平坦化処理を行い、下層絶縁層の
厚さを０．６μｍとする。その後、他方のソース／ドレ
イン領域１４Ｂの上方の下層絶縁層に開口部をＲＩＥ法
にて形成する。そして、かかる開口部内を含む下層絶縁
層上に不純物がドーピングされたポリシリコン層をＣＶ
Ｄ法にて形成する。次いで、８５０゜Ｃ、３０分間の活
性化アニール処理を行い、ポリシリコン層中の不純物の
活性化を行う。これによって、コンタクトホール１５が
形成される。次に、下層絶縁層上のポリシリコン層をパ
ターニングすることによって、ビット線ＢＬ1を形成す
る。その後、ＳｉＯ2から成る上層絶縁層（厚さ０．４
μｍ）をＣＶＤ法にて全面に形成し、ＣＭＰ法にて平坦
化処理を行い、上層絶縁層の厚さを０．２μｍとする。
尚、下層絶縁層と上層絶縁層を纏めて、絶縁層１６と呼
ぶ。尚、ビット線ＢＬ1は、後の工程で形成する接続孔
１８と短絡しないように形成されている。
【００６２】［工程−１２０］次いで、パターニングさ
れた第１の電極２１を絶縁層１６上に形成する。具体的
には、厚さ５０ｎｍのＳｉＮ膜及び厚さ１００ｎｍのＳ
ｉＯ2膜をＣＶＤ法にて、順次、絶縁層１６上に形成し
た後、リソグラフィ技術及びドライエッチング技術によ
ってＳｉＯ2膜に溝部を形成する。図においては、これ
らの積層膜を参照番号１６Ａで示す。その後、例えばＴ
ｉＯ2から成る厚さ２０ｎｍの密着層（図示せず）をス
パッタ法にて全面に形成し、更に、第１の電極２１を構
成する白金（Ｐｔ）から成る第１の導電材料層（厚さ１
５０ｎｍ）を全面にスパッタ法にて形成する。そして、
積層膜１６Ａ上の第１の導電材料層及び密着層をＣＭＰ
法にて除去することで、積層膜１６Ａに設けられた溝部
内に、密着層及び第１の導電材料層から構成されたスト
ライプ状の第１の電極２１、即ち、所謂ダマシン構造を
有する第１の電極２１を得ることができる。尚、密着層
を構成する材料はＴｉＯ2に限定されず、例えば、Ｔｉ
やＴａを用いることもでき、場合によっては密着層の形
成を省略することもできる。また、第１の電極２１は、
ダマシン構造を有していなくともよい。即ち、絶縁層１
６上に第１の導電材料層を形成し、リソグラフィ技術及
びドライエッチング技術に基づき、パターニングされた
第１の電極２１を形成してもよい。更には、この場合、
パターニングされた第１の電極２１の間を絶縁材料で埋
め込んでもよい。
【００６３】［工程−１３０］その後、例えば、ＭＯＣ
ＶＤ法によって、Ｂｉ系層状構造ペロブスカイト型の強
誘電体材料（具体的には、例えば、結晶化温度７５０゜
ＣのＢｉ2ＳｒＴａ2Ｏ 9）から成る強誘電体薄膜を全面
に形成する。その後、２５０゜Ｃの空気中で乾燥処理を
行った後、７５０゜Ｃの酸素ガス雰囲気で１時間の酸化
熱処理を施し、結晶化を促進させ、強誘電体層２２を形
成する。こうして、図５に示す構造を得ることができ
る。
【００６４】［工程−１４０］次に、一方のソース／ド
レイン領域１４Ａと第１の電極２１（共通ノードＣ
Ｎ 11）とを電気的に接続する接続部を形成する。具体的
には、リソグラフィ技術及びドライエッチング技術に基
づき、一方のソース／ドレイン領域１４Ａの上方の強誘
電体層２２、積層膜１６Ａ及び絶縁層１６に開口部１７
を形成する（図６参照）。ドライエッチングの際、第１
の電極２１は白金から構成されているが故に、蒸気圧の
高い反応生成物を生成し難く、強誘電体層２２や密着層
はエッチングされるが、第１の電極２１はエッチングさ
れ難く、図６に示すような開口部１７を形成することが
できる。尚、第１の電極２１を導電性酸化物材料から構
成した場合、第１の電極２１が若干エッチングされる場
合があるが、何ら問題は生じない。その後、ＣＶＤ法に
基づき開口部１７内をＴｉＮ層にて埋め込み、次いで、
強誘電体層２２をストッパー層としたＣＭＰ法にて、強
誘電体層２２上のＴｉＮ層を除去し、接続孔１８、及
び、第１の電極２１の頂面まで延在した接続孔１８の頂
部１８Ａを完成させる（図７参照）。
【００６５】接続孔１８をＴｉＮ層から構成することに
よって、第１の電極２１と半導体基板１０との間の相互
拡散の発生を確実に防止することができる。尚、第１の
電極２１を構成する第１の導電材料層に依っては、Ｔｉ
Ｎの代わりに他の導電材料層を選択してもよい。また、
接続孔の形成方法はＣＶＤ法に限定されず、スパッタ法
やメッキ法を採用することもできる。更には、強誘電体
層２２上のＴｉＮ層の除去は、ＣＭＰ法に限定されるも
のではなく、例えば、エッチバック法によって行うこと
もできる。
【００６６】［工程−１５０］その後、強誘電体層２２
上に第２の電極２３を形成する。具体的には、全面に厚
さ１００ｎｍのＳｉＯ2膜１６Ｂを形成し、リソグラフ
ィ技術及びドライエッチング技術によって、第２の電極
を形成すべき部分のＳｉＯ2膜１６Ｂを除去し、併せ
て、接続孔１８の上方のＳｉＯ2膜１６Ｂを除去する。
その後、白金（Ｐｔ）層をスパッタ法にて全面に形成し
た後、ＣＭＰ法にてＳｉＯ2膜１６Ｂ上の白金層を除去
し、第２の電極２３を形成し、併せて、接続孔１８の頂
面にパッド部２５を形成する。こうして、図８に示す構
造を得ることができる。
【００６７】［工程−１６０］その後、 層間絶縁層２６を形成し、平坦化処理する工程 ダマシン構造を有し、パターニングされた第１の電極
３１を層間絶縁層２６上に形成する工程 少なくとも第１の電極３１上に、結晶化温度７００゜
ＣのＢｉ2Ｓｒ（Ｔａ1.5Ｎｂ0.5）Ｏ9から成る強誘電体
層３２を形成する工程 一方のソース／ドレイン領域１４Ａと第１の電極３１
とを電気的に接続する接続部を形成する工程（図９及び
図１０参照） 強誘電体層３２上に第２の電極３３を形成する工程 パッシベーション層３６Ａを形成する工程 を、順次、実行する。尚、Ｂｉ2Ｓｒ（Ｔａ1.5Ｎ
ｂ0.5）Ｏ9から成る強誘電体層３２に対して、結晶化促
進のための熱処理を、７００゜Ｃの酸素ガス雰囲気で１
時間、行えばよい。
【００６８】尚、この場合、接続部は、層間絶縁層２６
に形成された開口部２７内に設けられた接続孔２８、及
び、第１の電極３１の頂面まで延在した接続孔２８の頂
部２８Ａから成る。上記の工程である、一方のソース
／ドレイン領域１４Ａと第１の電極３１とを電気的に接
続する接続部を形成する工程（図９及び図１０参照）
は、実質的に、［工程−１４０］と同様の工程とするこ
とができる。また、層間絶縁層２６に形成された接続孔
２８は、絶縁層１６に形成された接続孔１８の上に形成
されたパッド部２５の上に形成する。尚、参照番号２６
Ａ，２６Ｂは、それぞれ、積層膜１６Ａ、ＳｉＯ2膜１
６Ｂと同じ機能を有する同種の膜である。
【００６９】［工程−１４０］において、リソグラフィ
技術及びドライエッチング技術に基づき、一方のソース
／ドレイン領域１４Ａの上方の強誘電体層２２、積層膜
１６Ａ及び絶縁層１６に開口部１７を形成する際の開口
部１７の大きさ、位置によっては、最終的に形成される
接続部が、図１１に模式的な一部断面図を示すように、
絶縁層１６に形成された接続孔１８、及び、第１の電極
２１の側部まで延在した接続孔の頂部１８Ｂから成る構
成とすることもでき、あるいは又、層間絶縁層２６に形
成された接続孔２８、及び、第１の電極３１の側部まで
延在した接続孔の頂部２８Ｂから成る構成とすることも
できる。
【００７０】また、各第２の電極はプレート線を兼ねて
いなくともよい。この場合には、例えば、パッシベーシ
ョン層３６Ａの形成完了後、第２の電極２３、第２の電
極３３をビアホールによって接続し、併せて、パッシベ
ーション層３６Ａ上に、かかるビヤホールと接続したプ
レート線を形成すればよい。
【００７１】尚、強誘電体層を構成する材料を適宜選択
することによって、上方に位置するメモリセルを構成す
る強誘電体層の結晶化温度（酸化熱処理温度）を、下方
に位置するメモリセルを構成する強誘電体層の結晶化温
度よりも低くすることができ、あるいは又、上方に位置
するメモリユニットを構成するメモリセルの強誘電体層
の結晶化温度を、下方に位置するメモリユニットを構成
するメモリセルの強誘電体層の結晶化温度よりも低くす
ることができる。以下の表１に、強誘電体層を構成する
代表的な材料の結晶化温度を示すが、強誘電体層を構成
する材料をかかる材料に限定するものではない。
【００７２】メモリセルを構成する強誘電体層の結晶化
温度は、例えば、Ｘ線回折装置や表面走査型電子顕微鏡
を用いて調べることができる。具体的には、例えば、強
誘電体薄膜を形成した後、強誘電体薄膜の結晶化を行う
ための熱処理温度を種々変えて結晶化促進のための熱処
理を行い、熱処理後の強誘電薄膜のＸ線回折分析を行
い、強誘電体材料に特有の回折パターン強度（回折ピー
クの高さ）を評価することによって、強誘電体層の結晶
化温度を求めることができる。
【００７３】ところで、第２の構成〜第４の構成の強誘
電体型不揮発性半導体メモリを製造する場合、強誘電体
層を構成する強誘電体薄膜の結晶化のために、酸化熱処
理（結晶化熱処理）を積層されたメモリセルやメモリユ
ニットの段数だけ行わなければならない。従って、下段
に位置するメモリセルやメモリユニットほど、長時間の
結晶化熱処理を受け、上段に位置するほど、メモリセル
やメモリユニットは短時間の酸化熱処理を受けることに
なる。それ故、上段に位置するメモリセルやメモリユニ
ットに対して最適な酸化熱処理を施すと、下段に位置す
るメモリセルやメモリユニットは過度の熱負荷を受ける
虞があり、下段に位置するメモリセルやメモリユニット
の特性劣化が生じる虞がある。尚、多段のメモリセルや
メモリユニットを作製した後、一度で酸化熱処理を行う
方法も考えられるが、結晶化の際に強誘電体層に大きな
体積変化が生じたり、各強誘電体層から脱ガスが生じる
可能性が高く、強誘電体層にクラックや剥がれが生じる
といった問題が発生し易い。
【００７４】上方に位置するメモリセルやメモリユニッ
トを構成する強誘電体層の結晶化温度を、下方に位置す
るメモリセルやメモリユニットを構成する強誘電体層の
結晶化温度よりも低くすれば、積層されたメモリセルや
メモリユニットの段数だけ酸化熱処理を行っても、下方
に位置するメモリセルやメモリユニットを構成するメモ
リセルの特性劣化といった問題は生じない。また、各段
におけるメモリセルやメモリユニットを構成するメモリ
セルに対して、最適な条件での酸化熱処理を行うことが
でき、特性の優れた強誘電体型不揮発性半導体メモリを
得ることができる。
【００７５】 ［表１］ 材料名 結晶化温度 Ｂｉ2ＳｒＴａ2Ｏ9 ７００〜８００゜Ｃ Ｂｉ2Ｓｒ（Ｔａ1.5，Ｎｂ0.5）Ｏ9 ６５０〜７５０゜Ｃ Ｂｉ4Ｔｉ3Ｏ12 ６００〜７００゜Ｃ Ｐｂ（Ｚｒ0.48，Ｔｉ0.52）Ｏ3 ５５０〜６５０゜Ｃ ＰｂＴｉＯ3 ５００〜６００゜Ｃ
【００７６】例えば、Ｂｉ2ＳｒＴａ2Ｏ9から成る強誘
電体薄膜の形成条件を以下の表２に例示する。尚、表２
中、「ｔｈｄ」は、テトラメチルヘプタンジオネートの
略である。また、表２に示したソース原料はテトラヒド
ロフラン（ＴＨＦ）を主成分とする溶媒中に溶解されて
いる。
【００７７】 ［表２］ ＭＯＣＶＤ法による形成 ソース材料 ：Ｓｒ（ｔｈｄ）2−tetraglyme Ｂｉ（Ｃ6Ｈ5）3 Ｔａ（Ｏ−ｉＣ3Ｈ7）4（ｔｈｄ） 形成温度 ：４００〜７００゜Ｃ プロセスガス：Ａｒ／Ｏ2＝１０００／１０００ｃｍ3 形成速度 ：５〜２０ｎｍ／分
【００７８】あるいは又、Ｂｉ2ＳｒＴａ2Ｏ9から成る
強誘電体薄膜をパルスレーザアブレーション法、ゾル−
ゲル法、あるいはＲＦスパッタ法にて全面に形成するこ
ともできる。これらの場合の形成条件を以下に例示す
る。尚、ゾル−ゲル法によって厚い強誘電体薄膜を形成
する場合、所望の回数、スピンコート及び乾燥、あるい
はスピンコート及び焼成（又は、アニール処理）を繰り
返せばよい。
【００７９】［表３］ パルスレーザアブレーション法による形成 ターゲット：Ｂｉ2ＳｒＴａ2Ｏ9 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ） 形成温度 ：４００〜８００゜Ｃ 酸素濃度 ：３Ｐａ
【００８０】 ［表４］ ゾル−ゲル法による形成 原料：Ｂｉ（ＣＨ3（ＣＨ2）3ＣＨ（Ｃ2Ｈ5）ＣＯＯ）3 ［ビスマス・２エチルヘキサン酸，Ｂｉ（ＯＯｃ）3］ Ｓｒ（ＣＨ3（ＣＨ2）3ＣＨ（Ｃ2Ｈ5）ＣＯＯ）2 ［ストロンチウム・２エチルヘキサン酸，Ｓｒ（ＯＯｃ）2］ Ｔａ（ＯＥｔ）5 ［タンタル・エトキシド］ スピンコート条件：３０００ｒｐｍ×２０秒 乾燥：２５０゜Ｃ×７分 焼成：７００〜８００゜Ｃ×１時間（必要に応じてＲＴＡ処理を加える）
【００８１】［表５］ ＲＦスパッタ法による形成 ターゲット：Ｂｉ2ＳｒＴａ2Ｏ9セラミックターゲット ＲＦパワー：１．２Ｗ〜２．０Ｗ／ターゲット１ｃｍ2 雰囲気圧力：０．２〜１．３Ｐａ 形成温度 ：室温〜６００゜Ｃ プロセスガス：Ａｒ／Ｏ2の流量比＝２／１〜９／１
【００８２】強誘電体層を、ＰＺＴあるいはＰＬＺＴか
ら構成するときの、マグネトロンスパッタ法によるＰＺ
ＴあるいはＰＬＺＴの形成条件を以下の表６に例示す
る。あるいは又、ＰＺＴやＰＬＺＴを、反応性スパッタ
法、電子ビーム蒸着法、ゾル−ゲル法、又はＭＯＣＶＤ
法にて形成することもできる。
【００８３】［表６］ ターゲット ：ＰＺＴあるいはＰＬＺＴ プロセスガス：Ａｒ／Ｏ2＝９０体積％／１０体積％ 圧力 ：４Ｐａ パワー ：５０Ｗ 形成温度 ：５００゜Ｃ
【００８４】更には、ＰＺＴやＰＬＺＴをパルスレーザ
アブレーション法にて形成することもできる。この場合
の形成条件を以下の表７に例示する。
【００８５】［表７］ ターゲット：ＰＺＴ又はＰＬＺＴ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、３Ｈｚ） 出力エネルギー：４００ｍＪ（１．１Ｊ／ｃｍ2） 形成温度 ：５５０〜６００゜Ｃ 酸素濃度 ：４０〜１２０Ｐａ
【００８６】（実施の形態２）実施の形態２は、本発明
の第２の態様に係る不揮発性メモリ及びその製造方法に
関し、更に詳しくは、第１の構成及び第２の構成の不揮
発性メモリに関する。ビット線の延びる方向と平行な仮
想垂直面で実施の形態２の不揮発性メモリを切断したと
きの模式的な一部断面図を図１２に示す。
【００８７】実施の形態２の不揮発性メモリにおいて
は、絶縁層は、下層絶縁層１１６Ａと上層絶縁層１１６
Ｂとが積層された構造を有し、下層絶縁層１１６Ａ上に
中間配線層４２が形成され、選択用トランジスタＴＲ1
の一方のソース／ドレイン領域１４Ａと中間配線層４２
とは、下層絶縁層１１６Ａに形成された第１の接続孔４
１を介して電気的に接続され、第１の電極２１と中間配
線層４２とは、上層絶縁層１１６Ｂに形成された第２の
接続孔１１８、及び、第１の電極２１の頂面まで延在し
た該第２の接続孔１１８Ａの頂部を介して電気的に接続
されている。その他の構成、構造は実施の形態１にて説
明した不揮発性メモリと同様とすることができるので、
詳細な説明は省略する。
【００８８】以下、実施の形態２の不揮発性メモリの製
造方法の概要を説明する。
【００８９】［工程−２００］先ず、実施の形態１の
［工程−１００］と同様にして、不揮発性メモリにおけ
る選択用トランジスタを構成するトランジスタとして機
能するＭＯＳ型トランジスタを半導体基板１０に形成す
る。
【００９０】［工程−２１０］次いで、全面に下層絶縁
層１１６Ａを形成する。具体的には、ＳｉＯ2及びＳｉ
Ｎの積層構造を有する下層絶縁層（厚さ１μｍ）１１６
ＡをＣＶＤ法にて形成した後、ＣＭＰ法にて平坦化処理
を行い、下層絶縁層１１６Ａの厚さを０．６μｍとす
る。その後、一方のソース／ドレイン領域１４Ａの上方
の下層絶縁層１１６Ａに開口部４０をＲＩＥ法にて形成
し、併せて、他方のソース／ドレイン領域１４Ｂの上方
の下層絶縁層１１６Ａに開口部をＲＩＥ法にて形成す
る。そして、これらの開口部内を含む下層絶縁層１１６
Ａ上に不純物がドーピングされたポリシリコン層をＣＶ
Ｄ法にて形成する。次いで、８５０゜Ｃ、３０分間の活
性化アニール処理を行い、ポリシリコン層中の不純物の
活性化を行う。これによって、第１の接続孔４１及びコ
ンタクトホール１５が形成される。次に、下層絶縁層１
１６Ａ上のポリシリコン層をパターニングすることによ
って、中間配線層４２及びビット線ＢＬ1を下層絶縁層
１１６Ａ上に形成する。こうして、下層絶縁層１１６Ａ
上に一方のソース／ドレイン領域１４Ａと第１の接続孔
４１を介して電気的に接続された中間配線層４２を形成
することができる。その後、ＳｉＯ2から成る上層絶縁
層１１６Ｂ（厚さ０．４μｍ）をＣＶＤ法にて全面に形
成し、ＣＭＰ法にて平坦化処理を行い、上層絶縁層１１
６Ｂの厚さを０．２μｍとする。
【００９１】尚、ポリシリコン層をＣＶＤ法にて形成し
た後、ポリシリコン層の上にスパッタ法にて、例えば、
ＴｉＮから成る厚さ３０ｎｍの拡散障壁層を形成しても
よい。これによって、中間配線層４２と第１の電極２１
との間の相互拡散を一層確実に防止することができる。
【００９２】［工程−２２０］次いで、実施の形態１の
［工程−１２０］と同様にして、パターニングされた第
１の電極２１を上層絶縁層１１６Ｂ上に形成する。
【００９３】［工程−２３０］その後、実施の形態１の
［工程−１３０］と同様にして、強誘電体層２２を形成
する。
【００９４】［工程−２４０］次に、実施の形態１の
［工程−１４０］と同様にして、中間配線層４２と第１
の電極２１（共通ノードＣＮ11）とを電気的に接続する
接続部を形成する。具体的には、リソグラフィ技術及び
ドライエッチング技術に基づき、中間配線層４２の上方
の強誘電体層２２、積層膜１６Ａ及び絶縁層１６に開口
部１７Ａを形成する。その後、ＣＶＤ法に基づき開口部
１７Ａ内をＴｉＮ層にて埋め込み、強誘電体層２２をス
トッパー層としたＣＭＰ法にて、強誘電体層２２上のＴ
ｉＮ層を除去し、第２の接続孔１１８、及び、第１の電
極２１の頂面まで延在した接続孔１１８の頂部１１８Ａ
を完成させる。
【００９５】［工程−２５０］その後、実施の形態１の
［工程−１５０］と同様にして、強誘電体層２２上に第
２の電極２３を形成する。
【００９６】［工程−２６０］その後、実施の形態１の
［工程−１６０］と同様にして、 層間絶縁層２６を形成し、平坦化処理する工程 パターニングされた第１の電極３１を層間絶縁層２６
上に形成する工程 少なくとも第１の電極３１上に、結晶化温度７００゜
ＣのＢｉ2Ｓｒ（Ｔａ1.5Ｎｂ0.5）Ｏ9から成る強誘電体
層３２を形成する工程 一方のソース／ドレイン領域１４Ａと第１の電極３１
とを電気的に接続する接続部２８，２８Ａを形成する工
程 強誘電体層３２上に第２の電極３３を形成する工程 パッシベーション層３６Ａを形成する工程 を、順次、実行する。
【００９７】［工程−２４０］において、リソグラフィ
技術及びドライエッチング技術に基づき、一方のソース
／ドレイン領域１４Ａの上方の強誘電体層２２、積層膜
１６Ａ及び絶縁層１６に開口部１７を形成する際の開口
部１７の大きさ、位置によっては、最終的に形成される
接続部が、図１１に模式的な一部断面図を示したと同様
に、絶縁層１６に形成された接続孔、及び、第１の電極
２１の側部まで延在した接続孔の頂部から成る構成とす
ることもでき、あるいは又、層間絶縁層２６に形成され
た接続孔、及び、第１の電極３１の側部まで延在した接
続孔の頂部から成る構成とすることもできる。
【００９８】（実施の形態３）実施の形態３は実施の形
態１の変形である。第１の電極２１上に強誘電体層２２
を形成した後、一方のソース／ドレイン領域１４Ａと第
１の電極２１とを電気的に接続する接続部を形成する
際、強誘電体層２２が多結晶粒から構成されている場
合、接続部を構成する導電材料が結晶粒界に入り込み、
強誘電体層内部で短絡が発生する虞がある場合がある。
このような場合、第１の電極２１上に強誘電体層２２を
形成した後、強誘電体層２２上に保護層２９を形成し、
一方のソース／ドレイン領域１４Ａと第１の電極２１と
を電気的に接続する接続部を導電材料から形成した後、
保護層２９及びその上の導電材料を、例えば、ＣＭＰ法
に基づき除去すればよい。
【００９９】以下、半導体基板等の模式的な一部断面図
である図１３及び図１４を参照して、実施の形態３の不
揮発性メモリの製造方法の概要を説明する。
【０１００】［工程−３００］先ず、実施の形態１の
［工程−１００］と同様にして、不揮発性メモリにおけ
る選択用トランジスタを構成するトランジスタとして機
能するＭＯＳ型トランジスタを半導体基板１０に形成す
る。
【０１０１】［工程−３１０］次いで、実施の形態１の
［工程−１１０］と同様にして、全面に絶縁層１６を形
成する。
【０１０２】［工程−３２０］次いで、実施の形態１の
［工程−１２０］と同様にして、パターニングされた第
１の電極２１を絶縁層１６上に形成する。
【０１０３】［工程−３３０］その後、実施の形態１の
［工程−１３０］と同様にして、強誘電体層２２を形成
する。
【０１０４】［工程−３４０］次に、一方のソース／ド
レイン領域１４Ａと第１の電極２１（共通ノードＣ
Ｎ 11）とを電気的に接続する接続部を形成する。具体的
には、強誘電体層２２上にＣＶＤ法にてＳｉＯ2から成
る保護層２９を形成する（図１３参照）。その後、リソ
グラフィ技術及びドライエッチング技術に基づき、一方
のソース／ドレイン領域１４Ａの上方の保護層２９、強
誘電体層２２、積層膜１６Ａ及び絶縁層１６に開口部１
７を形成する（図１４参照）。ドライエッチングの際、
第１の電極２１は白金から構成されているが故に、蒸気
圧の高い反応生成物を生成し難く、強誘電体層２２や密
着層はエッチングされるが、第１の電極２１はエッチン
グされ難く、図１４に示すような開口部１７を形成する
ことができる。尚、第１の電極２１を導電性酸化物材料
から構成した場合、第１の電極２１が若干エッチングさ
れる場合があるが、何ら問題は生じない。その後、ＣＶ
Ｄ法に基づき開口部１７内をＴｉＮ層にて埋め込み、強
誘電体層２２をストッパー層としたＣＭＰ法にて、強誘
電体層２２上のＴｉＮ層及び保護層２９を除去し、接続
孔１８を完成させる。こうして、図７に示したと同様の
構造を得ることができ、一方のソース／ドレイン領域１
４Ａと第１の電極２１とを電気的に接続する接続部が完
成する。
【０１０５】［工程−３５０］その後、実施の形態１の
［工程−１５０］と同様にして、強誘電体層２２上に第
２の電極２３を形成し、更に、［工程−１６０］と同様
の工程を実行する。
【０１０６】（実施の形態４）実施の形態４は、第１の
構成及び第３の構成に係る不揮発性メモリに関する。ビ
ット線の延びる方向と平行な仮想垂直面で実施の形態４
の不揮発性メモリを切断したときの模式的な一部断面図
を図１５に示す。更には、第３の構成に係る不揮発性メ
モリの概念的な回路図を図１６の（Ａ）及び（Ｂ）に示
し、図１６の（Ａ）の概念的な回路図のより具体的な回
路図を図１７に示し、図１６の（Ｂ）の概念的な回路図
のより具体的な回路図を図１８に示す。尚、図１７及び
図１８には、２つの不揮発性メモリＭ1，Ｍ2を図示する
が、これらの不揮発性メモリＭ1，Ｍ2の構造は同一であ
り、以下においては、不揮発性メモリＭ1に関しての説
明を行う。
【０１０７】実施の形態４の不揮発性メモリＭ1は、
（１）ビット線ＢＬ1と、（２）Ｎ個（但し、Ｎ≧２で
あり、実施の形態４においては、Ｎ＝２）の選択用トラ
ンジスタＴＲ1Nと、（３）それぞれがＭ個（但し、Ｍ≧
２であり、実施の形態４においては、Ｍ＝４）のメモリ
セルＭＣ1NMから構成された、Ｎ個のメモリユニットＭ
Ｕ1Nと、（４）Ｍ本のプレート線ＰＬM、から成る。
【０１０８】そして、第１層目のメモリユニットＭＵ11
は絶縁層１６上に形成されており、Ｎ個のメモリユニッ
トＭＵ1Nは、層間絶縁層２６を介して積層されている。
各メモリセルは、第１の電極と強誘電体層と第２の電極
とから成る。具体的には、第１層目のメモリユニットＭ
Ｕ11を構成する各メモリセルＭＣ11Mは、第１の電極２
１と強誘電体層２２と第２の電極２３とから成り、第２
層目のメモリユニットＭＵ12を構成する各メモリセルＭ
Ｃ12Mは、第１の電極３１と強誘電体層３２と第２の電
極３３とから成る。更には、各メモリユニットＭＵ1nに
おいて、メモリセルＭＣ1nmの第１の電極２１，３１は
共通である。具体的には、第１層目のメモリユニットＭ
Ｕ11において、メモリセルＭＣ11Mの第１の電極２１は
共通である。この共通の第１の電極２１を第１の共通ノ
ードＣＮ11と呼ぶ場合がある。また、第２層目のメモリ
ユニットＭＵ12において、メモリセルＭＣ12Mの第１の
電極３１は共通である。この共通の第１の電極３１を第
２の共通ノードＣＮ12と呼ぶ場合がある。更には、第ｎ
層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニット
ＭＵ1nにおいて、第ｍ番目（但し、ｍ＝１，２・・・，
Ｍ）のメモリセルの第２の電極２３，３３は、メモリユ
ニットＭＵ1n間で共通とされた第ｍ番目のプレート線Ｐ
Ｌmに接続されている。実施の形態４においては、より
具体的には、各プレート線は、第２の電極２３，３３か
ら延在している。
【０１０９】第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）
のメモリユニットＭＵ1nにおける共通の第１の電極は、
第ｎ番目の選択用トランジスタＴＲ1nを介してビット線
ＢＬ 1に接続されている。具体的には、各選択用トラン
ジスタＴＲ11，ＴＲ12の他方のソース／ドレイン領域１
４Ｂはビット線ＢＬ1に接続され、第１番目の選択用ト
ランジスタＴＲ11の一方のソース／ドレイン領域１４Ａ
は、絶縁層１６に設けられた第１層目の接続孔１８、及
び、第１の電極２１の側部又は頂面まで延在した接続孔
の頂部１８Ａを介して、第１層目のメモリユニットＭＵ
11における共通の第１の電極２１（第１の共通ノードＣ
Ｎ11）に接続されている。また、第２番目の選択用トラ
ンジスタＴＲ12の一方のソース／ドレイン領域１４Ａ
は、絶縁層１６に設けられた第１層目の接続孔１８、パ
ッド部２５、層間絶縁層２６に設けられた第２層目の接
続孔２８、及び、第１の電極３１の側部又は頂面まで延
在した接続孔の頂部２８Ａを介して、第２層目のメモリ
ユニットＭＵ12における共通の第１の電極３１（第２の
共通ノードＣＮ12）に接続されている。
【０１１０】ビット線ＢＬ1は、センスアンプＳＡに接
続されている。また、プレート線ＰＬMはプレート線デ
コーダ／ドライバＰＤに接続されている。更には、ワー
ド線ＷＬ1，ＷＬ2（あるいはワード線ＷＬ11，ＷＬ12，
ＷＬ21，ＷＬ22）は、ワード線デコーダ／ドライバＷＤ
に接続されている。ワード線ＷＬ1，ＷＬ2は、図１５の
紙面垂直方向に延びている。また、不揮発性メモリＭ1
を構成するメモリセルＭＣ11mの第２の電極２３は、図
１５の紙面垂直方向に隣接する不揮発性メモリＭ2を構
成するメモリセルＭＣ21mの第２の電極と共通であり、
プレート線ＰＬmを兼ねている。更には、不揮発性メモ
リＭ1を構成するメモリセルＭＣ12mの第２の電極３３
は、図１５の紙面垂直方向に隣接する不揮発性メモリＭ
2を構成するメモリセルＭＣ22mの第２の電極と共通であ
り、プレート線ＰＬmを兼ねている。これらのプレート
線ＰＬmは、図示しない領域において接続されている。
また、ワード線ＷＬ1は、不揮発性メモリＭ1を構成する
選択用トランジスタＴＲ11と、図１５の紙面垂直方向に
隣接する不揮発性メモリＭ2を構成する選択用トランジ
スタＴＲ21とで共通である。更には、ワード線ＷＬ
2は、不揮発性メモリＭ1を構成する選択用トランジスタ
ＴＲ12と、図１５の紙面垂直方向に隣接する不揮発性メ
モリＭ2を構成する選択用トランジスタＴＲ22とで共通
である。
【０１１１】図１６の（Ａ）及び図１７に回路図を示す
不揮発性メモリＭ1，Ｍ2において、不揮発性メモリ
Ｍ1，Ｍ2を構成する選択用トランジスタＴＲ1n，ＴＲ2n
は同じワード線ＷＬnに接続されている。そして、対と
なったメモリセルＭＣ1nm，ＭＣ2n m（ｎ＝１，２、及
び、ｍ＝１，２・・・，Ｍ）に相補的なデータが記憶さ
れる。例えば、メモリセルＭＣ11m，ＭＣ21m（ここで、
ｍは１，２，３，４のいずれか）に記憶されたデータを
読み出す場合、ワード線ＷＬ1を選択し、プレート線Ｐ
Ｌj（ｍ≠ｊ）には、例えば（１／３）Ｖccの電圧を印
加した状態で、プレート線ＰＬmを駆動する。これによ
って、相補的なデータが、対となったメモリセルＭＣ
11m，ＭＣ21mから選択用トランジスタＴＲ11，ＴＲ21を
介して対となったビット線ＢＬ1，ＢＬ2に電圧（ビット
線電位）として現れる。そして、かかる対となったビッ
ト線ＢＬ1，ＢＬ2の電圧（ビット線電位）を、センスア
ンプＳＡで検出する。尚、不揮発性メモリＭ1，Ｍ2を構
成する選択用トランジスタＴＲ11，ＴＲ12，ＴＲ21，Ｔ
Ｒ22を、それぞれ、異なるワード線ＷＬ11，ＷＬ12，Ｗ
Ｌ21，ＷＬ22に接続し、メモリセルＭＣ1nm，ＭＣ2nmを
独立して制御し、対となったビット線ＢＬ1，ＢＬ2の一
方に参照電圧を印加することによって、メモリセルＭＣ
1nm，ＭＣ2nmのそれぞれからデータを読み出すこともで
きる。このような構成を採用する場合の回路図は、図１
６の（Ｂ）及び図１８を参照のこと。尚、選択用トラン
ジスタＴＲ11，ＴＲ21を同時に駆動し、選択用トランジ
スタＴＲ12，ＴＲ22を同時に駆動すれば、図１６の
（Ａ）及び図１７に示した回路と等価となる。このよう
に、各メモリセルＭＣ1nm，ＭＣ2nm（ｎ＝１，２であ
り、ｍ＝１，２，３，４）のそれぞれに１ビットがデー
タとして記憶され（図１６の（Ｂ）及び図１８参照）、
あるいは又、対となったメモリセルＭＣ1nm，ＭＣ2nmに
相補的なデータが１ビットとして記憶される（図１６の
（Ａ）及び図１７参照）。実際の不揮発性メモリにおい
ては、この１６ビットあるいは８ビットを記憶するメモ
リユニットの集合がアクセス単位ユニットとしてアレイ
状に配設されている。尚、Ｍの値は４に限定されない。
Ｍの値は、Ｍ≧２を満足すればよく、実際的なＭの値と
して、例えば、２のべき数（２，４，８，１６・・・）
を挙げることができる。また、Ｎの値は、Ｎ≧２を満足
すればよく、実際的なＮの値として、例えば、２のべき
数（２，４，８・・・）を挙げることができる。
【０１１２】実施の形態４の不揮発性メモリは、実質的
に、実施の形態１、実施の形態２あるいは実施の形態３
にて説明した不揮発性メモリの製造方法によって製造す
ることができるので、詳細な説明は省略する。
【０１１３】（実施の形態５）実施の形態５は、第１の
構成及び第４の構成に係る不揮発性メモリに関する。ビ
ット線の延びる方向と平行な仮想垂直面で実施の形態５
の不揮発性メモリを切断したときの模式的な一部断面図
を図１９に示す。更には、第４の態様に係る不揮発性メ
モリの概念的な回路図を図２０の（Ａ）及び（Ｂ）に示
し、具体的な回路図を図２１に示す。尚、図２０の
（Ａ）及び（Ｂ）には、２つの不揮発性メモリＭ1，Ｍ2
を図示するが、これらの不揮発性メモリＭ1，Ｍ2の構造
は同一であり、以下においては、不揮発性メモリＭ1に
関しての説明を行う。
【０１１４】実施の形態５の不揮発性メモリＭ1は、
（１）Ｎ本（但し、Ｎ≧２であり、実施の形態５におい
ては、Ｎ＝２）のビット線ＢＬ1Nと、（２）Ｎ個の選択
用トランジスタＴＲ1Nと、（３）それぞれがＭ個（但
し、Ｍ≧２であり、実施の形態５においては、Ｍ＝４）
のメモリセルＭＣ1NMから構成された、Ｎ個のメモリユ
ニットＭＵ1Nと、（４）Ｍ本のプレート線ＰＬM、から
成る。
【０１１５】尚、図２０、図２１中、ビット線ＢＬ
11と、選択用トランジスタＴＲ11と、メモリセルＭＣ
11Mから構成されたメモリユニットＭＵ11を、サブユニ
ットＳＵ11で表し、ビット線ＢＬ12と、選択用トランジ
スタＴＲ12と、メモリセルＭＣ12Mから構成されたメモ
リユニットＭＵ12を、サブユニットＳＵ12で表す。
【０１１６】そして、第１層目のメモリユニットＭＵ11
は絶縁層１６上に形成されており、Ｎ個のメモリユニッ
トＭＵ1Nは、層間絶縁層２６を介して積層されている。
各メモリセルは、第１の電極と強誘電体層と第２の電極
とから成る。具体的には、第１層目のメモリユニットＭ
Ｕ11を構成する各メモリセルＭＣ11Mは、第１の電極２
１と強誘電体層２２と第２の電極２３とから成り、第２
層目のメモリユニットＭＵ12を構成する各メモリセルＭ
Ｃ12Mは、第１の電極３１と強誘電体層３２と第２の電
極３３とから成る。更には、各メモリユニットＭＵ1nに
おいて、メモリセルＭＣ1nmの第１の電極２１，３１は
共通である。具体的には、第１層目のメモリユニットＭ
Ｕ11において、メモリセルＭＣ11Mの第１の電極２１は
共通である。この共通の第１の電極２１を第１の共通ノ
ードＣＮ11と呼ぶ場合がある。また、第２層目のメモリ
ユニットＭＵ12において、メモリセルＭＣ12Mの第１の
電極３１は共通である。この共通の第１の電極３１を第
２の共通ノードＣＮ12と呼ぶ場合がある。更には、第ｎ
層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニット
ＭＵ1nにおいて、第ｍ番目（但し、ｍ＝１，２・・・，
Ｍ）のメモリセルの第２の電極２３，３３は、メモリユ
ニットＭＵ1n間で共通とされた第ｍ番目のプレート線Ｐ
Ｌmに接続されている。実施の形態５においては、より
具体的には、各プレート線は、第２の電極２３，３３か
ら延在している。
【０１１７】第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）
のメモリユニットＭＵ1nにおける共通の第１の電極は、
第ｎ番目の選択用トランジスタＴＲ1nを介して第ｎ番目
のビット線ＢＬ1nに接続されている。具体的には、第ｎ
番目の選択用トランジスタＴＲ1nの他方のソース／ドレ
イン領域１４Ｂは第ｎ番目のビット線ＢＬ1nに接続さ
れ、第１番目の選択用トランジスタＴＲ11の一方のソー
ス／ドレイン領域１４Ａは、絶縁層１６に設けられた第
１層目の接続孔１８、及び、第１の電極２１の側部又は
頂面まで延在した接続孔の頂部１８Ａを介して、第１層
目のメモリユニットＭＵ11における共通の第１の電極２
１（第１の共通ノードＣＮ11）に接続されている。ま
た、第２番目の選択用トランジスタＴＲ12の一方のソー
ス／ドレイン領域１４Ａは、絶縁層１６に設けられた第
１層目の接続孔１８、パッド部２５、層間絶縁層２６に
設けられた第２層目の接続孔２８、及び、第１の電極３
１の側部又は頂面まで延在した接続孔の頂部２８Ａを介
して、第２層目のメモリユニットＭＵ12における共通の
第１の電極３１（第２の共通ノードＣＮ12）に接続され
ている。
【０１１８】ビット線ＢＬ1nは、センスアンプＳＡに接
続されている。また、プレート線ＰＬMはプレート線デ
コーダ／ドライバＰＤに接続されている。更には、ワー
ド線ＷＬ1，ＷＬ2（あるいはワード線ＷＬ11，ＷＬ12，
ＷＬ21，ＷＬ22）は、ワード線デコーダ／ドライバＷＤ
に接続されている。ワード線ＷＬ1，ＷＬ2は、図１９の
紙面垂直方向に延びている。また、不揮発性メモリＭ1
を構成するメモリセルＭＣ11mの第２の電極２３は、図
１９の紙面垂直方向に隣接する不揮発性メモリＭ2を構
成するメモリセルＭＣ21mの第２の電極と共通であり、
プレート線ＰＬmを兼ねている。更には、不揮発性メモ
リＭ1を構成するメモリセルＭＣ12mの第２の電極３３
は、図１９の紙面垂直方向に隣接する不揮発性メモリＭ
2を構成するメモリセルＭＣ22mの第２の電極と共通であ
り、プレート線ＰＬmを兼ねている。これらのプレート
線ＰＬmは、図示しない領域において接続されている。
また、ワード線ＷＬ1は、不揮発性メモリＭ1を構成する
選択用トランジスタＴＲ11と、図１９の紙面垂直方向に
隣接する不揮発性メモリＭ2を構成する選択用トランジ
スタＴＲ21とで共通である。更には、ワード線ＷＬ
2は、不揮発性メモリＭ1を構成する選択用トランジスタ
ＴＲ12と、図１９の紙面垂直方向に隣接する不揮発性メ
モリＭ2を構成する選択用トランジスタＴＲ22とで共通
である。
【０１１９】図２０の（Ａ）及び図２１に回路図を示す
不揮発性メモリＭ1，Ｍ2においては、不揮発性メモリＭ
1，Ｍ2を構成する選択用トランジスタＴＲ11，ＴＲ21は
同じワード線ＷＬ1に接続され、選択用トランジスタＴ
Ｒ12，ＴＲ22は同じワード線ＷＬ2に接続されている。
そして、対となったメモリセルＭＣ1nm，ＭＣ2nm（ｎ＝
１，２、及び、ｍ＝１，２・・・，Ｍ）に相補的なデー
タが記憶される。例えば、メモリセルＭＣ11m，ＭＣ21m
（ここで、ｍは１，２，３，４のいずれか）に記憶され
たデータを読み出す場合、ワード線ＷＬ1を選択し、プ
レート線ＰＬj（ｍ≠ｊ）には、例えば（１／３）Ｖcc
の電圧を印加した状態で、プレート線ＰＬ mを駆動す
る。これによって、相補的なデータが、対となったメモ
リセルＭＣ11m，ＭＣ21mから選択用トランジスタＴ
Ｒ11，ＴＲ21を介して対となったビット線ＢＬ11，ＢＬ
21に電圧（ビット線電位）として現れる。そして、かか
る対となったビット線ＢＬ11，ＢＬ21の電圧（ビット線
電位）を、センスアンプＳＡで検出する。尚、不揮発性
メモリＭ1，Ｍ2を構成する選択用トランジスタＴＲ11，
ＴＲ 12，ＴＲ21，ＴＲ22を、それぞれ、異なるワード線
ＷＬ11，ＷＬ12，ＷＬ21，ＷＬ22に接続し、メモリセル
ＭＣ1nm，ＭＣ2nmを独立して制御し、対となったビット
線ＢＬ11，ＢＬ21、あるいは、対となったビット線ＢＬ
12，ＢＬ22の一方に参照電圧を印加することによって、
メモリセルＭＣ1nm，ＭＣ2nmのそれぞれからデータを読
み出すこともできる。このような構成を採用する場合の
回路図は、図２０の（Ｂ）及び図２１を参照のこと。
尚、選択用トランジスタＴＲ11，ＴＲ21を同時に駆動
し、選択用トランジスタＴＲ12，ＴＲ22を同時に駆動す
れば、図２０の（Ａ）に示した回路と等価となる。この
ように、各メモリセルＭＣ1nm，ＭＣ2 nm（ｎ＝１，２で
あり、ｍ＝１，２，３，４）のそれぞれに１ビットがデ
ータとして記憶され（図２０の（Ｂ）参照）、あるいは
又、対となったメモリセルＭＣ 1nm，ＭＣ2nmに相補的な
データが１ビットとして記憶される（図２０の（Ａ）参
照）。実際の不揮発性メモリにおいては、この１６ビッ
トあるいは８ビットを記憶するメモリユニットの集合が
アクセス単位ユニットとしてアレイ状に配設されてい
る。尚、Ｍの値は４に限定されない。Ｍの値は、Ｍ≧２
を満足すればよく、実際的なＭの値として、例えば、２
のべき数（２，４，８，１６・・・）を挙げることがで
きる。また、Ｎの値は、Ｎ≧２を満足すればよく、実際
的なＮの値として、例えば、２のべき数（２，４，８・
・・）を挙げることができる。
【０１２０】あるいは又、図２０の（Ａ）及び図２１に
回路図を示す不揮発性メモリＭ1において、例えば、対
となったメモリセルＭＣ11m，ＭＣ12m（ｍ＝１，２・・
・，Ｍ）に相補的なデータを記憶してもよい。例えば、
メモリセルＭＣ11m，ＭＣ12m（ここで、ｍは１，２，
３，４のいずれか）に記憶されたデータを読み出す場
合、ワード線ＷＬ1，ＷＬ2を選択し、プレート線ＰＬj
（ｍ≠ｊ）には、例えば（１／３）Ｖccの電圧を印加し
た状態で、プレート線ＰＬmを駆動する。これによっ
て、相補的なデータが、対となったメモリセルＭ
Ｃ11m，ＭＣ12mから選択用トランジスタＴＲ11，ＴＲ12
を介して対となったビット線ＢＬ11，ＢＬ12に電圧（ビ
ット線電位）として現れる。そして、かかる対となった
ビット線ＢＬ11，ＢＬ 12の電圧（ビット線電位）を、セ
ンスアンプＳＡで検出する。尚、メモリセルＭＣ11m，
ＭＣ12mを独立して制御し、対となったビット線Ｂ
Ｌ11，ＢＬ12の一方に参照電圧を印加することによっ
て、メモリセルＭＣ11m，ＭＣ12mのそれぞれからデータ
を読み出すこともできる。このような構成を採用する場
合の回路図は、図２０の（Ｂ）及び図２１を参照のこ
と。
【０１２１】実施の形態５の不揮発性メモリは、実質的
に、実施の形態１、実施の形態２あるいは実施の形態３
にて説明した不揮発性メモリの製造方法によって製造す
ることができるので、詳細な説明は省略する。
【０１２２】以上、本発明を、発明の実施の形態に基づ
き説明したが、本発明はこれらに限定されるものではな
い。発明の実施の形態にて説明した不揮発性メモリの構
造、使用した材料、各種の形成条件、回路構成、駆動方
法等は例示であり、適宜変更することができる。
【０１２３】一方のソース／ドレイン領域と第１の電極
とを電気的に接続する接続部を形成する工程と、強誘電
体層上に第２の電極を形成する工程との順序を逆にする
こともできる。この場合には、例えば、実施の形態３に
おいて、［工程−３３０］に引き続き、［工程−３５
０］を実行し、その後、全面に絶縁膜を形成し、次い
で、一方のソース／ドレイン領域１４Ａと第１の電極２
１（共通ノードＣＮ11）とを電気的に接続する接続部を
形成すればよい。具体的には、全面にＣＶＤ法にてＳｉ
Ｏ2から成る絶縁膜を形成する。その後、リソグラフィ
技術及びドライエッチング技術に基づき、一方のソース
／ドレイン領域１４Ａの上方の絶縁膜、強誘電体層２
２、積層膜１６Ａ及び絶縁層１６に開口部１７を形成す
る。その後、ＣＶＤ法に基づき開口部１７内をＴｉＮ層
にて埋め込み、絶縁膜をストッパー層としたＣＭＰ法に
て、絶縁膜上のＴｉＮ層を除去すればよい。
【０１２４】強誘電体層の応力が強く、強誘電体層が絶
縁層や層間絶縁層から剥離するといった問題が生じる場
合には、強誘電体薄膜を所望の形状にパターニングすれ
ばよい。これによって、強誘電体層の応力緩和を図るこ
とができる。尚、エッチングによって、強誘電体層にダ
メージが加わる場合には、ダメージ回復に必要とされる
温度にて、熱処理を行えばよい。
【０１２５】本発明の第１の態様あるいは第２の態様に
係る不揮発性メモリ及びその製造方法を、図２９の
（Ａ）及び（Ｂ）に模式的な一部断面図で示すように、
スタック型不揮発性メモリに適用することもできる。
【０１２６】一般に、単位ユニットの駆動用の信号線の
合計本数をＡ本、その内のワード線本数をＢ本、プレー
ト線の本数をＣ本とすると、Ａ＝Ｂ＋Ｃである。ここ
で、合計本数Ａを一定とした場合、単位ユニットの総ア
ドレス数（＝Ｂ×Ｃ）が最大となるには、Ｂ＝Ｃを満足
すればよい。従って、最も効率良く周辺回路を配置する
ためには、単位ユニットにおけるワード線本数Ｂとプレ
ート線の本数Ｃとを等しくすればよい。また、ロー・ア
ドレスのアクセス単位ユニットにおけるワード線本数
は、例えば、メモリセルの積層段数（Ｎ）に一致し、プ
レート線本数はメモリユニットを構成するメモリセルの
数（Ｍ）に一致するが、これらのワード線本数、プレー
ト線本数が多いほど、実質的な不揮発性メモリの集積度
は向上する。そして、ワード線本数とプレート線本数の
積がアクセス可能なアドレス回数である。ここで、一括
して、且つ、連続したアクセスを前提とすると、その積
から「１」を減じた値がディスターブ回数である。従っ
て、ワード線本数とプレート線本数の積の値は、メモリ
セルのディスターブ耐性、プロセス要因等から決定され
る。ここで、ディスターブとは、非選択のメモリセルを
構成する強誘電体層に対して、分極が反転する方向に、
即ち、保存されていたデータが劣化若しくは破壊される
方向に、電界が加わる現象を指す。
【０１２７】第３の構成に係る不揮発性メモリを、図２
２に示す構造のように変形することもできる。尚、回路
図を図２３に示す。
【０１２８】この不揮発性メモリは、センスアンプＳＡ
に接続されているビット線ＢＬ1と、ＭＯＳ型ＦＥＴか
ら構成されたＮ個（但し、Ｎ≧２であり、この例におい
てはＮ＝４）の選択用トランジスタＴＲ11，ＴＲ12，Ｔ
Ｒ13，ＴＲ14と、Ｎ個のメモリユニットＭＵ11，Ｍ
Ｕ12，ＭＵ13，ＭＵ14と、プレート線から構成されてい
る。第１層目のメモリユニットＭＵ11は、Ｍ個（但し、
Ｍ≧２であり、この例においてはＭ＝８）のメモリセル
ＭＣ11m（ｍ＝１，２，・・・，８）から構成されてい
る。また、第２層目のメモリユニットＭＵ12も、Ｍ個
（Ｍ＝８）のメモリセルＭＣ12m（ｍ＝１，２・・・，
８）から構成されている。更には、第３層目のメモリユ
ニットＭＵ13も、Ｍ個（Ｍ＝８）のメモリセルＭＣ13m
（ｍ＝１，２・・・，８）から構成され、第４層目のメ
モリユニットＭＵ14も、Ｍ個（Ｍ＝８）のメモリセルＭ
Ｃ14m（ｍ＝１，２・・・，８）から構成されている。
プレート線の数は、Ｍ本（この例においては８本）であ
り、ＰＬm（ｍ＝１，２・・・，８）で表している。選
択用トランジスタＴＲ1nのゲート電極に接続されたワー
ド線ＷＬ1nは、ワード線デコーダ／ドライバＷＤに接続
されている。一方、各プレート線ＰＬmは、プレート線
デコーダ／ドライバＰＤに接続されている。
【０１２９】また、第１層目のメモリユニットＭＵ11を
構成する各メモリセルＭＣ11mは、第１の電極２１Ａと
強誘電体層２２Ａと第２の電極２３とから成り、第２層
目のメモリユニットＭＵ12を構成する各メモリセルＭＣ
12mは、第１の電極２１Ｂと強誘電体層２２Ｂと第２の
電極２３とから成り、第３層目のメモリユニットＭＵ 13
を構成する各メモリセルＭＣ13mは、第１の電極３１Ａ
と強誘電体層３２Ａと第２の電極３３とから成り、第４
層目のメモリユニットＭＵ14を構成する各メモリセルＭ
Ｃ14mは、第１の電極３１Ｂと強誘電体層３２Ｂと第２
の電極３３とから成る。そして、各メモリユニットＭＵ
11，ＭＵ12，ＭＵ13，ＭＵ14において、メモリセルの第
１の電極２１Ａ，２１Ｂ，３１Ａ，３１Ｂは共通であ
る。この共通の第１の電極２１Ａ，２１Ｂ，３１Ａ，３
１Ｂを、便宜上、共通ノードＣＮ11，ＣＮ12，ＣＮ13，
ＣＮ14と呼ぶ。
【０１３０】ここで、第１層目のメモリユニットＭＵ11
における共通の第１の電極２１Ａ（第１の共通ノードＣ
Ｎ11）は、第１番目の選択用トランジスタＴＲ11を介し
てビット線ＢＬ1に接続されている。また、第２層目の
メモリユニットＭＵ12における共通の第１の電極２１Ｂ
（第２の共通ノードＣＮ12）は、第２番目の選択用トラ
ンジスタＴＲ12を介してビット線ＢＬ1に接続されてい
る。更には、第３層目のメモリユニットＭＵ13における
共通の第１の電極３１Ａ（第３の共通ノードＣＮ13）
は、第３番目の選択用トランジスタＴＲ13を介してビッ
ト線ＢＬ1に接続されている。また、第４層目のメモリ
ユニットＭＵ14における共通の第１の電極３１Ｂ（第４
の共通ノードＣＮ14）は、第４番目の選択用トランジス
タＴＲ14を介してビット線ＢＬ1に接続されている。
【０１３１】また、第１層目のメモリユニットＭＵ11を
構成するメモリセルＭＣ11mと、第２層目のメモリユニ
ットＭＵ12を構成するメモリセルＭＣ12mは、第２の電
極２３を共有しており、この共有された第ｍ番目の第２
の電極２３はプレート線ＰＬ mに接続されている。更に
は、第３層目のメモリユニットＭＵ13を構成するメモリ
セルＭＣ13mと、第４層目のメモリユニットＭＵ14を構
成するメモリセルＭＣ1 4mは、第２の電極３３を共有し
ており、この共有された第ｍ番目の第２の電極３３はプ
レート線ＰＬmに接続されている。具体的には、この共
有された第ｍ番目の第２の電極２３の延在部からプレー
ト線ＰＬmが構成され、この共有された第ｍ番目の第２
の電極３３の延在部からプレート線ＰＬmが構成されて
おり、各プレート線ＰＬmは図示しない領域で接続され
ている。
【０１３２】この不揮発性メモリにおいては、メモリユ
ニットＭＵ11，ＭＵ12とメモリユニットＭＵ13，ＭＵ14
は、層間絶縁層２６を介して積層されている。メモリユ
ニットＭＵ14はパッシベーション層３６Ａで被覆されて
いる。また、メモリユニットＭＵ11は、半導体基板１０
の上方に絶縁層１６を介して形成されている。半導体基
板１０には素子分離領域１１が形成されている。また、
選択用トランジスタＴＲ11，ＴＲ12，ＴＲ13，ＴＲ
14は、ゲート絶縁膜１２、ゲート電極１３、ソース／ド
レイン領域１４Ａ，１４Ｂから構成されている。そし
て、第１の選択用トランジスタＴＲ11、第２の選択用ト
ランジスタＴＲ12、第３の選択用トランジスタＴＲ13、
第４の選択用トランジスタＴＲ14の他方のソース／ドレ
イン領域１４Ｂはコンタクトホール１５を介してビット
線ＢＬ1に接続されている。また、第１の選択用トラン
ジスタＴＲ11の一方のソース／ドレイン領域１４Ａは、
絶縁層１６に形成された開口部中に設けられた接続孔１
８、及び、第１の電極２１Ａの側部又は頂面まで延在し
た接続孔の頂部１８Ａを介して第１の共通ノードＣＮ11
に接続されている。更には、第２の選択用トランジスタ
ＴＲ12の一方のソース／ドレイン領域１４Ａは、接続孔
１８、及び、第１の電極２１Ｂの側部又は頂面まで延在
した接続孔の頂部１８Ｃを介して第２の共通ノードＣＮ
12に接続されている。また、第３の選択用トランジスタ
ＴＲ13の一方のソース／ドレイン領域１４Ａは、接続孔
１８、パッド部２５、層間絶縁層２６に形成された開口
部中に設けられた接続孔２８、及び、第１の電極３１の
側部又は頂面まで延在した接続孔の頂部２８Ａを介して
第３の共通ノードＣＮ13に接続されている。更には、第
４の選択用トランジスタＴＲ14の一方のソース／ドレイ
ン領域１４Ａは、接続孔１８、パッド部２５、接続孔２
８、及び、第１の電極の側部３１又は頂面まで延在した
接続孔の頂部２８Ｃを介して第４の共通ノードＣＮ14に
接続されている。
【０１３３】また、第１の構成〜第４の構成に係る不揮
発性メモリを、所謂ゲインセル型とすることもできる。
このような不揮発性メモリの回路図を図２４に示し、不
揮発性メモリを構成する各種のトランジスタの模式的な
レイアウトを図２５に示し、不揮発性メモリの模式的な
一部断面図を図２６及び図２７に示す。尚、図２５にお
いて、各種のトランジスタの領域を点線で囲み、活性領
域及び配線を実線で示し、ゲート電極あるいはワード線
を一点鎖線で示した。また、図２６に示す不揮発性メモ
リの模式的な一部断面図は、図２５の線Ａ−Ａに沿った
模式的な一部断面図であり、図２７に示す不揮発性メモ
リの模式的な一部断面図は、図２５の線Ｂ−Ｂに沿った
模式的な一部断面図である。
【０１３４】第３の構成に係る不揮発性メモリにゲイン
セル型を適用した場合を、以下に説明する。この不揮発
性メモリは、例えば、ビット線ＢＬと、書込用トランジ
スタ（第１の構成〜第４の構成に係る不揮発性メモリに
おける選択用トランジスタである）ＴＲWと、Ｍ個（但
し、Ｍ≧２であり、例えば、Ｍ＝８）のメモリセルＭＣ
Mから構成され、例えば層間絶縁層を介して積層された
Ｎ個のメモリユニットＭＵと、Ｍ本のプレート線ＰＬM
から成るメモリユニットＭＵから構成されている。尚、
図面においては、第１層目のメモリユニットのみを図示
した。そして、各メモリセルＭＣMは、第１の電極２１
と強誘電体層２２と第２の電極２３とから成り、メモリ
ユニットＭＵを構成するメモリセルＭＣMの第１の電極
２１は、メモリユニットＭＵにおいて共通であり、この
共通の第１の電極（共通ノードＣＮ）は、書込用トラン
ジスタＴＲWを介してビット線ＢＬに接続され、各メモ
リセルＭＣmを構成する第２の電極２３はプレート線Ｐ
Ｌmに接続されている。メモリセルＭＣMは層間絶縁層２
６によって被覆されている。尚、不揮発性メモリのメモ
リユニットＭＵを構成するメモリセルの数（Ｍ）は８個
に限定されず、一般には、Ｍ≧２を満足すればよく、２
のべき数（Ｍ＝２，４，８，１６・・・）とすることが
好ましい。
【０１３５】更には、共通の第１の電極の電位変化を検
出し、該検出結果をビット線に電流又は電圧として伝達
する信号検出回路を備えている。言い換えれば、検出用
トランジスタＴＲS、及び、読出用トランジスタＴＲRを
備えている。信号検出回路は、検出用トランジスタＴＲ
S及び読出用トランジスタＴＲRから構成されている。そ
して、検出用トランジスタＴＲSの一端は所定の電位Ｖ
ccを有する配線（例えば、不純物層から構成された電源
線）に接続され、他端は読出用トランジスタＴＲRを介
してビット線ＢＬに接続され、各メモリセルＭＣmに記
憶されたデータの読み出し時、読出用トランジスタＴＲ
Rが導通状態とされ、各メモリセルＭＣmに記憶されたデ
ータに基づき共通の第１の電極（共通ノードＣＮ）に生
じた電位により、検出用トランジスタＴＲSの動作が制
御される。
【０１３６】具体的には、各種のトランジスタはＭＯＳ
型ＦＥＴから構成されており、書込用トランジスタ（選
択用トランジスタ）ＴＲWの他方のソース／ドレイン領
域は絶縁層１６に形成されたコンタクトホール１５を介
してビット線ＢＬに接続され、一方のソース／ドレイン
領域は、絶縁層１６に形成された開口部中に設けられた
接続孔１８、及び、第１の電極２１の側部又は頂面まで
延在した接続孔の頂部１８Ａを介して共通の第１の電極
（共通ノードＣＮ）に接続されている。また、検出用ト
ランジスタＴＲSの一方のソース／ドレイン領域は、所
定の電位Ｖccを有する配線に接続され、他方のソース／
ドレイン領域は、読出用トランジスタＴＲRの一方のソ
ース／ドレイン領域に接続されている。より具体的に
は、検出用トランジスタＴＲSの他方のソース／ドレイ
ン領域と読出用トランジスタＴＲRの一方のソース／ド
レイン領域とは、１つのソース／ドレイン領域を占めて
いる。更には、読出用トランジスタＴＲRの他方のソー
ス／ドレイン領域はコンタクトホール１５を介してビッ
ト線ＢＬに接続され、更に、共通の第１の電極（共通ノ
ードＣＮ、あるいは、書込用トランジスタＴＲWの一方
のソース／ドレイン領域）は、開口部中に設けられたコ
ンタクトホール１８Ｄ、ワード線ＷＬSを介して検出用
トランジスタＴＲSのゲート電極に接続されている。ま
た、書込用トランジスタＴＲWのゲート電極に接続され
たワード線ＷＬW及び読出用トランジスタＴＲRのゲート
電極に接続されたワード線ＷＬRは、ワード線デコーダ
／ドライバＷＤに接続されている。一方、各プレート線
ＰＬmは、プレート線デコーダ／ドライバＰＤに接続さ
れている。更には、ビット線ＢＬはセンスアンプＳＡに
接続されている。
【０１３７】この不揮発性メモリのメモリセルＭＣ1か
らデータを読み出す場合、選択プレート線ＰＬ1にＶcc
を印加する。このとき、選択メモリセルＭＣ1にデータ
「１」が記憶されていれば、強誘電体層に分極反転が生
じ、蓄積電荷量が増加し、共通ノードＣＮの電位が上昇
する。一方、選択メモリセルＭＣ1にデータ「０」が記
憶されていれば、強誘電体層に分極反転が生ぜず、共通
ノードＣＮの電位は殆ど上昇しない。即ち、共通ノード
ＣＮは、非選択メモリセルの強誘電体層を介して複数の
非選択プレート線ＰＬjにカップリングされているの
で、共通ノードＣＮの電位は０ボルトに比較的近いレベ
ルに保たれる。このようにして、選択メモリセルＭＣ1
に記憶されたデータに依存して共通ノードＣＮの電位に
変化が生じる。従って、選択メモリセルの強誘電体層に
は、分極反転に十分な電界を与えることができる。そし
て、ビット線ＢＬを浮遊状態とし、読出用トランジスタ
ＴＲRをオン状態とする。一方、選択メモリセルＭＣ1に
記憶されたデータに基づき共通の第１の電極（共通ノー
ドＣＮ）に生じた電位により、検出用トランジスタＴＲ
Sの動作が制御される。具体的には、選択メモリセルＭ
Ｃ1に記憶されたデータに基づき共通の第１の電極（共
通ノードＣＮ）に高い電位が生じれば、検出用トランジ
スタＴＲSは導通状態となり、検出用トランジスタＴＲS
の一方のソース／ドレイン領域は所定の電位Ｖccを有す
る配線に接続されているので、かかる配線から、検出用
トランジスタＴＲS及び読出用トランジスタＴＲRを介し
てビット線ＢＬに電流が流れ、ビット線ＢＬの電位が上
昇する。即ち、信号検出回路によって共通の第１の電極
（共通ノードＣＮ）の電位変化が検出され、この検出結
果がビット線ＢＬに電圧（電位）として伝達される。こ
こで、検出用トランジスタＴＲSの閾値をＶth、検出用
トランジスタＴＲSのゲート電極の電位（即ち、共通ノ
ードＣＮの電位）をＶgとすれば、ビット線ＢＬの電位
は概ね（Ｖg−Ｖth）となる。尚、検出用トランジスタ
ＴＲSをディプレッション型のＮＭＯＳＦＥＴとすれ
ば、閾値Ｖthは負の値をとる。これにより、ビット線Ｂ
Ｌの負荷の大小に拘わらず、安定したセンス信号量を確
保できる。尚、検出用トランジスタＴＲSをＰＭＯＳＦ
ＥＴから構成することもできる。
【０１３８】尚、検出用トランジスタの一端が接続され
た配線の所定の電位はＶccに限定されず、例えば、接地
されていてもよい。即ち、検出用トランジスタの一端が
接続された配線の所定の電位を０ボルトとしてもよい。
但し、この場合には、選択メモリセルにおけるデータの
読み出し時に電位（Ｖcc）がビット線に現れた場合、再
書き込み時には、ビット線の電位を０ボルトとし、選択
メモリセルにおけるデータの読み出し時に０ボルトがビ
ット線に現れた場合、再書き込み時には、ビット線の電
位をＶccとする必要がある。そのためには、図２８に例
示するような、トランジスタＴＲIV-1，ＴＲIV-2，ＴＲ
IV-3，ＴＲIV-4から構成された一種のスイッチ回路（反
転回路）をビット線間に配設し、データの読み出し時に
は、トランジスタＴＲIV-2，ＴＲIV-4をオン状態とし，
データの再書き込み時には、トランジスタＴＲIV-1，Ｔ
ＲIV-3をオン状態とすればよい。
【０１３９】本発明の不揮発性メモリのキャパシタ構造
を、強誘電体層を用いた不揮発性メモリ（所謂ＦＥＲＡ
Ｍ）のみならず、ＤＲＡＭに適用することもできる。こ
の場合には、強誘電体層の常誘電的な電界応答（強誘電
双極子の反転を伴わない応答）のみを利用する。
【０１４０】
【発明の効果】本発明においては、強誘電体層を形成し
た後の工程において、一方のソース／ドレイン領域と第
１の電極とを電気的に接続する接続部を形成するので、
強誘電体層を形成する際の高温での酸化熱処理によって
も、相互拡散が発生することがなく、不揮発性メモリの
信頼性が低下することを確実に回避することができる。
また、第１の電極を構成する第１の導電材料に酸素バリ
ア性を要求する必要がなくなり、高温酸化雰囲気中で安
定した材料であればよく、白金やペロブスカイト構造を
有する酸化物等を第１の導電材料として使用することが
可能となり、一般に、下地の影響を受け易い強誘電体薄
膜を制御性良く成膜することができる。
【０１４１】また、従来のスタック型不揮発性メモリに
あっては、材料の耐熱性の問題のために、メモリセルに
十分な特性を付与できず、メモリセルの微細化を進める
に当たって情報の判定に必要な信号量を確保できなくな
るといった問題を、本発明においては、メモリセルの特
性を最大限に引き出すことができるが故に、確実に回避
することができる。また、不揮発性メモリにおいて、第
１の構成〜第４の構成を採用することによって、一層の
高集積化を図ることができる。
【図面の簡単な説明】
【図１】発明の実施の形態１の強誘電体型不揮発性半導
体メモリをビット線の延びる方向と平行な仮想垂直面で
切断したときの模式的な一部断面図である。
【図２】本発明の第２の態様に係る不揮発性メモリの概
念的な回路図である。
【図３】図２の（Ａ）に示す概念的な回路図のより具体
的な回路図である。
【図４】図２の（Ｂ）に示す概念的な回路図のより具体
的な回路図である。
【図５】発明の実施の形態１の強誘電体型不揮発性半導
体メモリの製造方法を説明するための半導体基板等の模
式的な一部断面図である。
【図６】図５に引き続き、発明の実施の形態１の強誘電
体型不揮発性半導体メモリの製造方法を説明するための
半導体基板等の模式的な一部断面図である。
【図７】図６に引き続き、発明の実施の形態１の強誘電
体型不揮発性半導体メモリの製造方法を説明するための
半導体基板等の模式的な一部断面図である。
【図８】図７に引き続き、発明の実施の形態１の強誘電
体型不揮発性半導体メモリの製造方法を説明するための
半導体基板等の模式的な一部断面図である。
【図９】図８に引き続き、発明の実施の形態１の強誘電
体型不揮発性半導体メモリの製造方法を説明するための
半導体基板等の模式的な一部断面図である。
【図１０】図９に引き続き、発明の実施の形態１の強誘
電体型不揮発性半導体メモリの製造方法を説明するため
の半導体基板等の模式的な一部断面図である。
【図１１】発明の実施の形態１の強誘電体型不揮発性半
導体メモリの変形例をビット線の延びる方向と平行な仮
想垂直面で切断したときの模式的な一部断面図である。
【図１２】発明の実施の形態２の強誘電体型不揮発性半
導体メモリをビット線の延びる方向と平行な仮想垂直面
で切断したときの模式的な一部断面図である。
【図１３】発明の実施の形態３の強誘電体型不揮発性半
導体メモリの製造方法を説明するための半導体基板等の
模式的な一部断面図である。
【図１４】図１３に引き続き、発明の実施の形態３の強
誘電体型不揮発性半導体メモリの製造方法を説明するた
めの半導体基板等の模式的な一部断面図である。
【図１５】発明の実施の形態４の強誘電体型不揮発性半
導体メモリを含む半導体装置をビット線の延びる方向と
平行な仮想垂直面で切断したときの模式的な一部断面図
である。
【図１６】本発明の第３の態様に係る不揮発性メモリの
概念的な回路図である。
【図１７】図１６の（Ａ）に示す概念的な回路図のより
具体的な回路図である。
【図１８】図１６の（Ｂ）に示す概念的な回路図のより
具体的な回路図である。
【図１９】発明の実施の形態５の強誘電体型不揮発性半
導体メモリを含む半導体装置をビット線の延びる方向と
平行な仮想垂直面で切断したときの模式的な一部断面図
である。
【図２０】本発明の第４の態様に係る不揮発性メモリの
概念的な回路図である。
【図２１】図２０に示す概念的な回路図のより具体的な
回路図である。
【図２２】発明の実施の形態４にて説明した強誘電体型
不揮発性半導体メモリの変形例を示す模式的な一部断面
図である。
【図２３】図２２に示す強誘電体型不揮発性半導体メモ
リの回路図である。
【図２４】ゲインセル型の強誘電体型不揮発性半導体メ
モリの回路図である。
【図２５】図２４に示した強誘電体型不揮発性半導体メ
モリにおけるレイアウト図である。
【図２６】図２４に示した強誘電体型不揮発性半導体メ
モリの模式的な一部断面図である。
【図２７】図２４に示した強誘電体型不揮発性半導体メ
モリの、図２６とは異なる断面で見たときの模式的な一
部断面図である。
【図２８】検出用トランジスタの一端が接続された配線
の所定の電位を０ボルトとした場合の、ビット線間に配
設された一種のスイッチ回路を示す回路図である。
【図２９】スタック型強誘電体型不揮発性半導体メモリ
に本発明を適用した場合の模式的な一部断面図である。
【図３０】強誘電体のＰ−Ｅヒステリシスループ図であ
る。
【図３１】米国特許第４８７３６６４号に開示された強
誘電体型不揮発性半導体メモリの回路図である。
【図３２】従来のスタック型強誘電体型不揮発性半導体
メモリの模式的な一部断面図である。
【図３３】従来のプレーナ型強誘電体型不揮発性半導体
メモリの模式的な一部断面図である。
【符号の説明】
１０・・・シリコン半導体基板、１１・・・素子分離領
域、１２・・・ゲート絶縁膜、１３・・・ゲート電極、
１４Ａ，１４Ｂ・・・ソース／ドレイン領域、１５・・
・コンタクトホール、１６，１１６Ａ，１１６Ｂ・・・
絶縁層、１６Ａ，２６Ａ・・・積層膜、１６Ｂ，２６Ｂ
・・・ＳｉＯ2膜、１７，２７，４０・・・開口部、１
８，１１８，２８，４１・・・接続孔、１８Ａ，１１８
Ａ，２８Ａ・・・接続孔の頂部、２１，２１Ａ，２１
Ｂ，，３１，３１Ａ，３１Ｂ・・・第１の電極、２２，
２２Ａ，２２Ｂ，３２，３２Ａ，３２Ｂ・・・強誘電体
層、２３，３３・・・第２の電極、２５・・・パッド
部、２６・・・層間絶縁層、３６Ａ，２２６Ａ・・・パ
ッシベーション層、４２・・・中間配線層、ＴＲ・・・
選択用トランジスタ、ＴＲW・・・書込用トランジス
タ、ＴＲR・・・読出用トランジスタ、ＴＲS・・・検出
用トランジスタ、ＴＲSW・・・スイッチング用のトラン
ジスタ、ＷＬ・・・ワード線、ＢＬ・・・ビット線、Ｐ
Ｌ・・・プレート線、ＷＤ・・・ワード線デコーダ／ド
ライバ、ＳＡ・・・センスアンプ、ＰＤ・・・プレート
線デコーダ／ドライバ、ＣＮ・・・共通ノード

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】（Ａ）半導体基板に形成され、ソース／ド
    レイン領域及びゲート電極を備えた選択用トランジス
    タ、及び、 （Ｂ）選択用トランジスタの上方に絶縁層を介して形成
    された第１の電極と、少なくとも該第１の電極上に形成
    され強誘電体層と、該強誘電体層上に形成された第２の
    電極から成るメモリセル、を有する強誘電体型不揮発性
    半導体メモリの製造方法であって、 （ａ）選択用トランジスタを形成する工程と、 （ｂ）全面に絶縁層を形成する工程と、 （ｃ）パターニングされた第１の電極を絶縁層上に形成
    する工程と、 （ｄ）少なくとも第１の電極上に強誘電体層を形成する
    工程と、 （ｅ）一方のソース／ドレイン領域と第１の電極とを電
    気的に接続する接続部を形成する工程と、 （ｆ）強誘電体層上に第２の電極を形成する工程、を具
    備することを特徴とする強誘電体型不揮発性半導体メモ
    リの製造方法。
  2. 【請求項２】前記接続部は、絶縁層に形成された接続
    孔、及び、第１の電極の側部又は頂面まで延在した該接
    続孔の頂部から成ることを特徴とする請求項１に記載の
    強誘電体型不揮発性半導体メモリの製造方法。
  3. 【請求項３】絶縁層は、下層絶縁層と上層絶縁層とが積
    層された構造を有し、 前記工程（ｂ）は、全面に下層絶縁層を形成した後、下
    層絶縁層上に、一方のソース／ドレイン領域と電気的に
    接続された中間配線層を形成し、次いで、下層絶縁層及
    び中間配線層上に上層絶縁層を形成する工程から成り、 前記工程（ｅ）においては、一方のソース／ドレイン領
    域と第１の電極とを電気的に接続する接続部を形成する
    代わりに、中間配線層と第１の電極とを電気的に接続す
    る接続部を形成することを特徴とする請求項１に記載の
    強誘電体型不揮発性半導体メモリの製造方法。
  4. 【請求項４】一方のソース／ドレイン領域と中間配線層
    との電気的な接続は、下層絶縁層に形成された第１の接
    続孔によってなされ、 前記接続部は、上層絶縁層に形成された第２の接続孔、
    及び、第１の電極の側部又は頂面まで延在した該第２の
    接続孔の頂部から成ることを特徴とする請求項３に記載
    の強誘電体型不揮発性半導体メモリの製造方法。
  5. 【請求項５】ビット線と、 Ｍ個（但し、Ｍ≧２）のメモリセルから構成されたメモ
    リユニットと、 Ｍ本のプレート線、を更に備え、 メモリユニットは絶縁層上に形成されており、 メモリユニットにおいて、メモリセルの第１の電極は共
    通であり、該共通の第１の電極は、選択用トランジスタ
    を介してビット線に接続され、 メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
    ・・・，Ｍ）のメモリセルの第２の電極は、第ｍ番目の
    プレート線に接続されていることを特徴とする請求項１
    乃至請求項４のいずれか１項に記載の強誘電体型不揮発
    性半導体メモリの製造方法。
  6. 【請求項６】ビット線と、 それぞれがＭ個（但し、Ｍ≧２）のメモリセルから構成
    された、Ｎ個（但し、Ｎ≧２）のメモリユニットと、 Ｍ×Ｎ本のプレート線、を更に備え、 第１層目のメモリユニットは絶縁層上に形成されてお
    り、 Ｎ個のメモリユニットは、層間絶縁層を介して積層され
    ており、 各メモリユニットにおいて、メモリセルの第１の電極は
    共通であり、該共通の第１の電極は、選択用トランジス
    タを介してビット線に接続され、 第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニ
    ットにおいて、第ｍ番目（但し、ｍ＝１，２・・・，
    Ｍ）のメモリセルの第２の電極は、第［（ｎ−１）Ｍ＋
    ｍ］番目のプレート線に接続されていることを特徴とす
    る請求項１乃至請求項４のいずれか１項に記載の強誘電
    体型不揮発性半導体メモリの製造方法。
  7. 【請求項７】ビット線と、 それぞれがＭ個（但し、Ｍ≧２）のメモリセルから構成
    された、Ｎ個（但し、Ｎ≧２）のメモリユニットと、 Ｍ本のプレート線、を更に備え、 選択用トランジスタをＮ個備え、 第１層目のメモリユニットは絶縁層上に形成されてお
    り、 Ｎ個のメモリユニットは、層間絶縁層を介して積層され
    ており、 各メモリユニットにおいて、メモリセルの第１の電極は
    共通であり、 第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニ
    ットにおける共通の第１の電極は、第ｎ番目の選択用ト
    ランジスタを介してビット線に接続され、 第ｎ層目のメモリユニットにおいて、第ｍ番目（但し、
    ｍ＝１，２・・・，Ｍ）のメモリセルの第２の電極は、
    メモリユニット間で共通とされた第ｍ番目のプレート線
    に接続されていることを特徴とする請求項１乃至請求項
    ４のいずれか１項に記載の強誘電体型不揮発性半導体メ
    モリの製造方法。
  8. 【請求項８】Ｎ本（但し、Ｎ≧２）のビット線と、 それぞれがＭ個（但し、Ｍ≧２）のメモリセルから構成
    された、Ｎ個のメモリユニットと、 Ｍ本のプレート線、 を更に備え、 選択用トランジスタをＮ個備え、 第１層目のメモリユニットは絶縁層上に形成されてお
    り、 Ｎ個のメモリユニットは、層間絶縁層を介して積層され
    ており、 各メモリユニットにおいて、メモリセルの第１の電極は
    共通であり、 第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニ
    ットにおける共通の第１の電極は、第ｎ番目の選択用ト
    ランジスタを介して第ｎ番目のビット線に接続され、 第ｎ層目のメモリユニットにおいて、第ｍ番目（但し、
    ｍ＝１，２・・・，Ｍ）のメモリセルの第２の電極は、
    メモリユニット間で共通とされた第ｍ番目のプレート線
    に接続されていることを特徴とする請求項１乃至請求項
    ４のいずれか１項に記載の強誘電体型不揮発性半導体メ
    モリの製造方法。
  9. 【請求項９】（Ａ）半導体基板に形成され、ソース／ド
    レイン領域及びゲート電極を備えた選択用トランジス
    タ、及び、 （Ｂ）選択用トランジスタの上方に絶縁層を介して形成
    された第１の電極と、少なくとも該第１の電極上に形成
    され強誘電体層と、該強誘電体層上に形成された第２の
    電極から成るメモリセル、を有する強誘電体型不揮発性
    半導体メモリであって、 選択用トランジスタの一方のソース／ドレイン領域と第
    １の電極とは、絶縁層に形成された接続孔、及び、第１
    の電極の側部又は頂面まで延在した該接続孔の頂部を介
    して電気的に接続されていることを特徴とする強誘電体
    型不揮発性半導体メモリ。
  10. 【請求項１０】（Ａ）半導体基板に形成され、ソース／
    ドレイン領域及びゲート電極を備えた選択用トランジス
    タ、及び、 （Ｂ）選択用トランジスタの上方に絶縁層を介して形成
    された第１の電極と、少なくとも該第１の電極上に形成
    され強誘電体層と、該強誘電体層上に形成された第２の
    電極から成るメモリセル、を有する強誘電体型不揮発性
    半導体メモリであって、 絶縁層は、下層絶縁層と上層絶縁層とが積層された構造
    を有し、 下層絶縁層上に中間配線層が形成され、 選択用トランジスタの一方のソース／ドレイン領域と中
    間配線層とは、下層絶縁層に形成された第１の接続孔を
    介して電気的に接続され、 第１の電極と中間配線層とは、上層絶縁層に形成された
    第２の接続孔、及び、第１の電極の側部又は頂面まで延
    在した該第２の接続孔の頂部を介して電気的に接続され
    ていることを特徴とする強誘電体型不揮発性半導体メモ
    リ。
  11. 【請求項１１】ビット線と、 Ｍ個（但し、Ｍ≧２）のメモリセルから構成されたメモ
    リユニットと、 Ｍ本のプレート線、を更に備え、 メモリユニットは絶縁層上に形成されており、 メモリユニットにおいて、メモリセルの第１の電極は共
    通であり、該共通の第１の電極は、選択用トランジスタ
    を介してビット線に接続され、 メモリユニットにおいて、第ｍ番目（但し、ｍ＝１，２
    ・・・，Ｍ）のメモリセルの第２の電極は、第ｍ番目の
    プレート線に接続されていることを特徴とする請求項９
    又は請求項１０に記載の強誘電体型不揮発性半導体メモ
    リ。
  12. 【請求項１２】ビット線と、 それぞれがＭ個（但し、Ｍ≧２）のメモリセルから構成
    された、Ｎ個（但し、Ｎ≧２）のメモリユニットと、 Ｍ×Ｎ本のプレート線、 を更に備え、 第１層目のメモリユニットは絶縁層上に形成されてお
    り、 Ｎ個のメモリユニットは、層間絶縁層を介して積層され
    ており、 各メモリユニットにおいて、メモリセルの第１の電極は
    共通であり、該共通の第１の電極は、選択用トランジス
    タを介してビット線に接続され、 第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニ
    ットにおいて、第ｍ番目（但し、ｍ＝１，２・・・，
    Ｍ）のメモリセルの第２の電極は、第［（ｎ−１）Ｍ＋
    ｍ］番目のプレート線に接続されていることを特徴とす
    る請求項９又は請求項１０に記載の強誘電体型不揮発性
    半導体メモリ。
  13. 【請求項１３】ビット線と、 それぞれがＭ個（但し、Ｍ≧２）のメモリセルから構成
    された、Ｎ個（但し、Ｎ≧２）のメモリユニットと、 Ｍ本のプレート線、を更に備え、 選択用トランジスタをＮ個備え、 第１層目のメモリユニットは絶縁層上に形成されてお
    り、 Ｎ個のメモリユニットは、層間絶縁層を介して積層され
    ており、 各メモリユニットにおいて、メモリセルの第１の電極は
    共通であり、 第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニ
    ットにおける共通の第１の電極は、第ｎ番目の選択用ト
    ランジスタを介してビット線に接続され、 第ｎ層目のメモリユニットにおいて、第ｍ番目（但し、
    ｍ＝１，２・・・，Ｍ）のメモリセルの第２の電極は、
    メモリユニット間で共通とされた第ｍ番目のプレート線
    に接続されていることを特徴とする請求項９又は請求項
    １０に記載の強誘電体型不揮発性半導体メモリ。
  14. 【請求項１４】Ｎ本（但し、Ｎ≧２）のビット線と、 それぞれがＭ個（但し、Ｍ≧２）のメモリセルから構成
    された、Ｎ個のメモリユニットと、 Ｍ本のプレート線、 を更に備え、 選択用トランジスタをＮ個備え、 第１層目のメモリユニットは絶縁層上に形成されてお
    り、 Ｎ個のメモリユニットは、層間絶縁層を介して積層され
    ており、 各メモリユニットにおいて、メモリセルの第１の電極は
    共通であり、 第ｎ層目（但し、ｎ＝１，２・・・，Ｎ）のメモリユニ
    ットにおける共通の第１の電極は、第ｎ番目の選択用ト
    ランジスタを介して第ｎ番目のビット線に接続され、 第ｎ層目のメモリユニットにおいて、第ｍ番目（但し、
    ｍ＝１，２・・・，Ｍ）のメモリセルの第２の電極は、
    メモリユニット間で共通とされた第ｍ番目のプレート線
    に接続されていることを特徴とする請求項９又は請求項
    １０に記載の強誘電体型不揮発性半導体メモリ。
JP2001252375A 2001-08-23 2001-08-23 強誘電体型不揮発性半導体メモリ及びその製造方法 Expired - Fee Related JP4661006B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001252375A JP4661006B2 (ja) 2001-08-23 2001-08-23 強誘電体型不揮発性半導体メモリ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001252375A JP4661006B2 (ja) 2001-08-23 2001-08-23 強誘電体型不揮発性半導体メモリ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003068990A true JP2003068990A (ja) 2003-03-07
JP4661006B2 JP4661006B2 (ja) 2011-03-30

Family

ID=19080860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001252375A Expired - Fee Related JP4661006B2 (ja) 2001-08-23 2001-08-23 強誘電体型不揮発性半導体メモリ及びその製造方法

Country Status (1)

Country Link
JP (1) JP4661006B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296735A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP2005175457A (ja) * 2003-12-08 2005-06-30 Sharp Corp Ｒｒａｍメモリセル電極
WO2006131968A1 (ja) * 2005-06-09 2006-12-14 Fujitsu Limited 半導体装置及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116107A (ja) * 1995-10-16 1997-05-02 Sony Corp 強誘電体記憶装置およびその製造方法
JP2000174219A (ja) * 1998-12-01 2000-06-23 Rohm Co Ltd 強誘電体メモリ装置およびその製造方法
JP2000294743A (ja) * 1999-04-01 2000-10-20 Matsushita Electronics Industry Corp 強誘電体メモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116107A (ja) * 1995-10-16 1997-05-02 Sony Corp 強誘電体記憶装置およびその製造方法
JP2000174219A (ja) * 1998-12-01 2000-06-23 Rohm Co Ltd 強誘電体メモリ装置およびその製造方法
JP2000294743A (ja) * 1999-04-01 2000-10-20 Matsushita Electronics Industry Corp 強誘電体メモリ装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004296735A (ja) * 2003-03-26 2004-10-21 Seiko Epson Corp 強誘電体キャパシタの製造方法、強誘電体キャパシタ、記憶素子、電子素子、メモリ装置及び電子機器
JP4650602B2 (ja) * 2003-03-26 2011-03-16 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
JP2005175457A (ja) * 2003-12-08 2005-06-30 Sharp Corp Ｒｒａｍメモリセル電極
WO2006131968A1 (ja) * 2005-06-09 2006-12-14 Fujitsu Limited 半導体装置及びその製造方法
US7629636B2 (en) 2005-06-09 2009-12-08 Fujitsu Microelectronics Limited Semiconductor device and manufacturing method thereof
KR100949108B1 (ko) * 2005-06-09 2010-03-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
US7820456B2 (en) 2005-06-09 2010-10-26 Fujitsu Semiconductor Limited Semiconductor device and manufacturing method thereof
JP4935672B2 (ja) * 2005-06-09 2012-05-23 富士通セミコンダクター株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4661006B2 (ja) 2011-03-30

Similar Documents

Publication Publication Date Title
JP3591497B2 (ja) 強誘電体型不揮発性半導体メモリ
KR100803642B1 (ko) 강유전체형 비휘발성 반도체 메모리 및 이의 동작 방법
US6700146B2 (en) Semiconductor memory device and method for producing the same
KR100895740B1 (ko) 강유전체형 불휘발성 반도체 메모리
US6754095B2 (en) Digital to analog converter including a ferroelectric non-volatile semiconductor memory, and method for converting digital data to analog data
US20020196654A1 (en) Semiconductor memory device
US7002836B2 (en) Ferroelectric-type nonvolatile semiconductor memory and operation method thereof
JP2003178578A (ja) 強誘電体型不揮発性半導体メモリ
JP4670177B2 (ja) 強誘電体型不揮発性半導体メモリ及びその駆動方法
JP4661006B2 (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2000091509A (ja) 半導体装置及びその製造方法
JP2003046067A (ja) 半導体メモリ及びその製造方法
JP4069607B2 (ja) 強誘電体型不揮発性半導体メモリ
JP3918515B2 (ja) 強誘電体型不揮発性半導体メモリ
JP4706141B2 (ja) 強誘電体型不揮発性半導体メモリ、及び、半導体装置
JP2003046065A (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP4720046B2 (ja) 強誘電体型不揮発性半導体メモリの駆動方法
JP2003158247A (ja) 強誘電体型不揮発性半導体メモリの製造方法
JPH08213487A (ja) 半導体メモリセル及びその作製方法
JP2003179211A (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2003068989A (ja) 強誘電体型不揮発性半導体メモリの製造方法
JP4604414B2 (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2003204041A (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2003123467A (ja) 強誘電体型不揮発性半導体メモリアレイ及びその駆動方法
JP2002184170A (ja) 強誘電体型不揮発性半導体メモリ、及び、印加電圧パルス幅制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees