JP2003068922A - 半導体チップ搭載基板及びそれを用いた半導体装置 - Google Patents
半導体チップ搭載基板及びそれを用いた半導体装置Info
- Publication number
- JP2003068922A JP2003068922A JP2001252658A JP2001252658A JP2003068922A JP 2003068922 A JP2003068922 A JP 2003068922A JP 2001252658 A JP2001252658 A JP 2001252658A JP 2001252658 A JP2001252658 A JP 2001252658A JP 2003068922 A JP2003068922 A JP 2003068922A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip mounting
- insulating
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/2901—Shape
- H01L2224/29012—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
- H01L2224/3013—Square or rectangular array
- H01L2224/30131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
- H01L2224/301—Disposition
- H01L2224/3012—Layout
- H01L2224/3013—Square or rectangular array
- H01L2224/30133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
Abstract
ように基板の表面に絶縁パターンを形成するものであり
ながら、絶縁パターンの硬化収縮等に起因する基板の反
りを低減する。 【解決手段】表面に、接着材を介して半導体チップを搭
載するためのチップ搭載領域を有する可撓性の基板11
(絶縁フィルム16)と、前記基板11の表面に形成さ
れ、前記チップ搭載領域の外部領域で前記半導体チップ
に電気的に接続される導体パターン20と、前記半導体
チップと前記導体パターン20との間に介在するように
前記基板11の表面に形成される絶縁パターン21とを
備え、前記絶縁パターン21は、前記チップ搭載領域に
部分的に形成する。
Description
導体パターンと、基板に搭載される半導体チップとを絶
縁する絶縁パターンを備えた半導体チップ搭載基板及び
それを用いた半導体装置に関する。
の小型電子機器の普及に伴って、これらに搭載する半導
体装置の小型化の要求が高まっている。LGA(Land G
rid Array)やBGA(Ball Grid Array)構造の半導体
装置は、外部基板へのインタフェースとしての外部接続
端子を、半導体装置の底面に2次元的に配することがで
きるので、その小型化に適している。LGAやBGA構
造の半導体装置においては、半導体チップを基板にフェ
イスダウン実装したものと、半導体チップを基板にフェ
イスアップ実装したものとがあり、後者としては、基板
にフェイスアップ実装した半導体チップを、ワイヤボン
ディングによって基板に電気的に接続するワイヤボンド
方式の半導体装置が広く普及している。
ば、その表面に複数のチップ搭載領域を備えた基板を用
意する工程と、前記基板の各チップ搭載領域に接着材を
介して半導体チップを搭載する工程と、前記基板上の半
導体チップをモールド樹脂で封止する工程と、前記基板
の裏面に外部基板接続用のバンプ電極を形成する工程
と、前記基板をダイシングして個々の半導体装置を分離
する工程とを経て製造される。
表面には、銅箔のエッチング処理等によって、予め導体
パターン101が形成される。導体パターン101は、
チップ搭載領域102の外部領域で半導体チップにワイ
ヤボンド接続されるワイヤ接続用電極部101aと、ビ
ヤホールを介して外部基板接続用のバンプ電極に接続さ
れるバンプ接続用電極部101bと、両電極部101
a、101bを接続する回路部101cとを含む。導体
パターン101の回路部101cおよびバンプ接続用電
極部101bは、チップ搭載領域102にも形成される
ので、半導体チップを基板100に搭載する際には、半
導体チップと導体パターン101との短絡を防止するこ
とが要求される。
においては、半導体チップと導体パターン101との短
絡を防止するために、半導体チップと導体パターン10
1との間に介在する絶縁層(ソルダーレジスト)103
をチップ搭載領域102に形成している。この絶縁層1
03は、例えば、チップ搭載領域102の全域に熱硬化
性の絶縁材を塗布し、これを熱硬化させことにより形成
される。しかしながら、上記のような半導体装置の製造
においては、基板100として、ポリイミド樹脂等で形
成される可撓性の絶縁フィルムが用いられるため、絶縁
層103の硬化収縮等により基板に反りが発生し、この
反りが許容量を越える場合には、下記に示すような幾つ
かの問題がある。
板搬送用の治具に基板をセットする際、基板の反りが大
きいと、基板を上記治具の位置決めピンに上手く固定で
きず、トラブルの原因となる。 (2)半導体装置の製造工程において、基板上の半導体
チップを樹脂封止する際、基板の反りが大きいと、基板
をモールド金型の位置決めピンに上手く固定できず、ト
ラブルの原因となる。 (3)半導体装置の製造工程において、基板に半導体チ
ップを搭載する際に、基板を強制的に平面状態とする治
具にセットした上、接着材を基板の表面に塗布し、ここ
に半導体チップを搭載するが、基板の反りが大きいと、
基板を治具から外したとき、基板の反りが戻り、半導体
チップの接着面と基板の絶縁層との間に気泡(空間)が
発生し、パッケージクラック(外観不良)やチップクラ
ックの原因となる。特に、薄型の半導体装置(1mm以
下)においては、半導体チップの厚さが薄いことから、
接着材が半導体チップに乗り上げないように接着材の量
を少なく設定する必要があり、そのため、基板の反りを
接着材の量で吸収することができず、気泡が発生し易
い。
ーンとの間に介在するように基板の表面に絶縁パターン
を形成するものでありながら、絶縁パターンの硬化収縮
等に起因する基板の反りを低減し、その結果、半導体装
置の製造工程において、基板の反りを原因とするトラブ
ルの発生を防止できる許りでなく、製造された半導体装
置において、基板の反りを原因とするパッケージクラッ
クやチップクラックの発生を防止できる半導体チップ搭
載基板及び半導体装置を提供することにある。
本発明に係る半導体チップ搭載基板は、その主面に半導
体チップ搭載領域を有する絶縁基板と、前記絶縁基板の
主面に形成され、搭載される半導体チップの電極パッド
に電気的に接続される接続部を含む複数の導体パターン
と、前記半導体チップ搭載領域に部分的に形成され、搭
載される半導体チップと前記導体パターンとの間に介在
するための絶縁パターンとを有する。
前記半導体チップ搭載領域の外周に沿って配置されてい
ることが好ましい。この場合、半導体チップ搭載領域に
搭載される半導体チップの電極パッドと導体パターンの
接続部とが導電ワイヤにより接続され得る。また、絶縁
パターンが部分的に形成されているので、絶縁パターン
の硬化収縮等に起因する基板の反りを低減することがで
きる。
れていることが好ましい。この場合、絶縁パターンを半
導体チップ搭載領域に部分的に形成するものでありなが
ら、半導体チップが絶縁パターンによって3点以上で支
持されるため、半導体チップと導体パターンとの短絡を
確実に防止することができる。
体チップの重心位置を囲むように配置されていることが
好ましい。この場合、絶縁パターンを半導体チップ搭載
領域に部分的に形成するものでありながら、半導体チッ
プの重心位置を囲む絶縁パターンによって半導体チップ
がバランス良く支持されるため、半導体チップと導体パ
ターンとの短絡を確実に防止することができる。
プ搭載領域の隅部に配置されていることが好ましい。こ
の場合、絶縁パターンを半導体チップ搭載領域に部分的
に形成するものでありながら、半導体チップ搭載領域の
隅部に配置される絶縁パターンによって半導体チップが
バランス良く支持されるため、半導体チップと導体パタ
ーンとの短絡を確実に防止することができる。
て配置される複数のドット状パターンであることが好ま
しい。この場合、半導体チップ搭載領域における絶縁パ
ターンの形成面積を減らし、絶縁パターンの硬化収縮等
に起因する絶縁基板の反りを更に低減することができ、
しかも、半導体チップが絶縁パターンによって多点支持
されるため、半導体チップと導体パターンとの短絡を確
実に防止することができる。
り欠き部により複数に分割されていることが好ましい。
この場合、絶縁パターンによる半導体チップの支持面積
を広く確保しつつ、絶縁パターンの硬化収縮等に起因す
る絶縁基板の反りを低減することができる。
半導体チップ搭載領域の対角線上に配置されていること
が好ましい。この場合、スリット状の切り欠き部を可及
的に長くし、絶縁パターンの硬化収縮等に起因する絶縁
基板の反りを更に低減することができる。
ていることが好ましい。この場合、半導体チップ搭載領
域における絶縁パターンの形成面積を減らし、絶縁パタ
ーンの硬化収縮等に起因する基板の反りを更に低減する
ことができる。
体チップ搭載領域において交差状に配置されていること
が好ましい。この場合、絶縁パターンを半導体チップ搭
載領域に部分的に形成するものでありながら、半導体チ
ップ搭載領域内に交差状に配置される線状の絶縁パター
ンによって半導体チップがバランス良く支持されるた
め、半導体チップと導体パターンとの短絡を確実に防止
することができる。
の半導体装置は、前述の半導体チップ搭載基板と、前記
半導体チップ搭載基板の半導体チップ搭載領域に接着剤
を介して搭載された半導体チップと、前記半導体チップ
の電極パッドと前記半導体チップ搭載基板の接続部とを
電気的に接続する接続部材とを有する。
沿って説明する。図1は、本発明の一実施形態に係る絶
縁フィルム(基板)を用いて製造された半導体装置を示
す断面図である。この図に示されるように、半導体装置
10は、基板11と、該基板11の表面に接着材12を
介して搭載される半導体チップ13と、前記基板11に
搭載された半導体チップ13を封止するモールド樹脂1
4と、基板11の裏面に形成される外部基板接続用のバ
ンプ電極15とを備えて構成される。
図である。この図に示されるように、絶縁フィルム16
は、その両側に沿って、搬送および位置決め用の孔16
aを備える。絶縁フィルム16は、長尺状のフィルムと
して供給され、所望の寸法に切断して使用される。絶縁
フィルム16は、例えば厚さ50μm程度のポリイミド
樹脂フィルムであり、本図では省略しているが、後述す
る導体パターンを前記バンプ電極15に電気的に接続す
るためのビアホール17を複数有している。絶縁フィル
ム16には、多数の基板領域18が行方向及び列方向に
規則正しく配列されている。各基板領域18は、その領
域内に確保されるチップ搭載領域19に半導体チップ1
3を搭載した後に分離され、前述した半導体装置10の
基板11を構成する。尚、本実施形態の絶縁フィルム1
6は、長さ方向に並ぶ複数のブロックBに区画され、各
ブロックBに90個の基板領域18が形成される。
ルム(基板)の平面図である。この図に示されるよう
に、絶縁フィルム16は、各基板領域18の表面に導体
パターン20を備える。この導体パターン20は、絶縁
フィルム16上の全域に、一旦金属箔(好ましくは銅
箔)を接着剤により接着し、リソグラフィ技術(エッチ
ング)を用いて不必要な金属部分を除去することによっ
て形成される。導体パターン20は、チップ搭載領域1
9の外部領域で半導体チップ13の電極部にワイヤボン
ド接続されるワイヤ接続用電極部20aと、ビヤホール
17を介してバンプ電極15に接続されるバンプ接続用
電極部20bと、両電極部20a、20bを接続する回
路部20cとを備えて形成される。導体パターン20の
回路部20cおよびバンプ接続用電極部20bは、チッ
プ搭載領域19にも形成されており、半導体チップ13
をチップ搭載領域19に搭載する際には、半導体チップ
13と導体パターン20との短絡を防止することが要求
される。
(基板)の平面図である。この図に示されるように、絶
縁フィルム16は、各チップ搭載領域19に絶縁パター
ン21を備える。この絶縁パターン21は、例えば絶縁
フィルム16に熱硬化性の絶縁材を塗布し、これを熱硬
化させることによって形成される。絶縁パターン21
は、導体パターン20上に、12μm程度の絶縁層を形
成することにより、半導体チップ13と導体パターン2
0とを絶縁する。図4に示す絶縁パターン21は、複数
のドット21a(例えば径寸法0.5mmの円形ドッ
ト)で形成され、チップ搭載領域19に所定間隔(例え
ば0.7mm)で配置される。つまり、絶縁パターン2
1は、チップ搭載領域19に部分的に形成される。従っ
て、チップ搭載領域19の全域に絶縁層を形成していた
従来に比べ、絶縁材の硬化収縮に伴って絶縁フィルム1
6の表面に作用する圧縮応力が低減され、該圧縮応力に
起因する絶縁フィルム16の反りが抑制される。また、
絶縁パターン21は、3以上のドット21aに分割さ
れ、少なくとも、半導体チップ13の重心位置を囲み、
且つ、チップ搭載領域19の4隅に配置される。これに
より、絶縁パターン21をチップ搭載領域19に部分的
に形成するものでありながら、半導体チップ13がバラ
ンス良く支持され、半導体チップ13と導体パターン2
0との短絡を確実に防止することが可能になる。
る。図5の(A)に示される絶縁パターン22は、図4
に示した絶縁パターン21と同様に、複数のドット22
aによって形成される。この絶縁パターン22において
は、隣接するドット22aが行方向及び列方向に半ピッ
チずつ位置をずらして配置されているが、図4に示した
絶縁パターン21と同等の効果が得られる。図5の
(B)に示される絶縁パターン23も、図4に示した絶
縁パターン21と同様に、複数のドット23aによって
形成される。この絶縁パターン23においては、ドット
径が図4のものよりも大きく設定されているが、図4に
示した絶縁パターン21と同等の効果が得られる。図5
の(C)に示される絶縁パターン24は、スリット状の
非絶縁領域を介して分離されている。そのため、絶縁パ
ターン24による半導体チップ13の支持面積を広く確
保しつつ、絶縁パターン24の硬化収縮等に起因する絶
縁フィルム16の反りを低減することが可能になる。ま
た、このものでは、スリット状の非絶縁領域をチップ搭
載領域19の対角線上に配置している。これにより、ス
リット状の非絶縁領域を可及的に長くし、絶縁フィルム
16の反りを更に低減することが可能になる。図5の
(D)に示される絶縁パターン25は、上記絶縁パター
ン21〜24のように複数に分割されることなく、チッ
プ搭載領域19内に連続状に配置される。絶縁パターン
25は、交差する線形状に形成されると共に、チップ搭
載領域19の対角線上に配置されている。そのため、チ
ップ搭載領域19における絶縁パターン25の形成面積
を減らし、絶縁フィルム16の反りを更に低減すること
ができる許りでなく、半導体チップ13がバランス良く
支持し、半導体チップ13と導体パターン20との短絡
を確実に防止することが可能になる。
形成した絶縁フィルムの反り量と、チップ搭載領域に本
発明の絶縁パターンを形成した絶縁フィルムの反り量を
測定した結果を示す図である。この図に示されるよう
に、この測定においては、幅48mmの絶縁フィルム1
6を用い、そのチップ搭載領域19の全域に絶縁層を形
成した絶縁フィルム16の反り量と、チップ搭載領域1
9に図4に示す絶縁パターン21を形成した絶縁フィル
ム16の反り量と、チップ搭載領域19に図5の(C)
に示す絶縁パターン24を形成した絶縁フィルム16の
反り量とを測定した。反り量は、絶縁フィルム16の幅
方向一端部を平面に固定した状態における幅方向他端部
の平面からの垂直距離とし、各10枚の絶縁フィルム1
6において反り量を計測した。チップ搭載領域19の全
域に絶縁層を形成した絶縁フィルム16の反り量は、最
小が10.1mm、最大が10.5mm、10枚の平均
が10.3mmであり、標準偏差は0.15811であ
った。また、チップ搭載領域19に絶縁パターン21を
形成した絶縁フィルム16の反り量は、最小が3.7m
m、最大が5.4mm、10枚の平均が4.4mmであ
り、標準偏差は0.73144であった。さらに、チッ
プ搭載領域19に絶縁パターン24を形成した絶縁フィ
ルム16の反り量は、最小が5.3mm、最大が6.3
mm、10枚の平均が5.82mmであり、標準偏差は
0.42071であった。その結果、チップ搭載領域1
9に本発明の絶縁パターン21、24を形成した絶縁フ
ィルム16の反りが、チップ搭載領域19の全域に絶縁
層を形成した絶縁フィルム16に比べて低減されること
が確認された。
半導体装置10の製造工程を説明する。図7は、半導体
装置の製造工程を示す図である。この図に示されるよう
に、最初の工程(A)においては、絶縁フィルム16を
用意する。この絶縁フィルム16は、そのチップ搭載領
域19に絶縁パターン21〜25が形成されたものであ
り、前述のように反りが低減されている。従って、治具
による絶縁フィルム16の搬送や位置決めが確実に行わ
れる。次の工程(B)においては、絶縁フィルム16の
チップ搭載領域19に接着材12を塗布し、半導体チッ
プ13をフェイスアップ状態で搭載する。このとき、絶
縁フィルム16のチップ搭載領域19においては、前述
のように反りが低減されると共に、絶縁パターン21〜
25が半導体チップ13をバランス良く支持するため、
半導体チップ13の下面が導体パターン20に接触する
ことなく、絶縁フィルム16と平行な姿勢でチップ搭載
領域19に接着される。次の工程(C)においては、半
導体チップ13の電極部と、導体パターン20のワイヤ
接続用電極部20aとの間をワイヤボンディング(導体
ワイヤ26)によって電気的に接続する。次の工程
(D)においては、絶縁フィルム16上にモールド樹脂
14を供給し、半導体チップ13を樹脂封止する。この
とき、絶縁フィルム16は、前述のように反りが低減さ
れているため、治具によって確実に位置決めされる。次
の工程(E)においては、絶縁フィルム16の裏面側に
バンプ電極15を形成する。バンプ電極15は、LGA
またはBGA構造のものであり、形成されたバンプ電極
15は、絶縁フィルム16のビアホール17を介して導
体パターン20のバンプ接続用電極部20bに電気的に
接続される。次の工程(F)においては、ダイシングブ
レード27を用いて、絶縁フィルム16及びモールド樹
脂14をダイシングし、個々の半導体装置10に分離す
る。ダイシングは、図のようにダイシングテープ28上
にモールド樹脂14側を下にして絶縁フィルム16を固
定し、前述した基板領域18の境界線に沿って行う。以
上の工程により多数の半導体装置10が同時に製造され
る。
説明したが、本発明は前記実施形態において示された事
項に限定されず、特許請求の範囲及び発明の詳細な説明
の記載、並びに周知の技術に基づいて、当業者がその変
更・応用を行うことができる範囲が含まれる。
プと導体パターンとの間に介在するように基板の表面に
絶縁パターンを形成するものでありながら、絶縁パター
ンの硬化収縮等に起因する基板の反りを低減し、その結
果、半導体装置の製造工程において、基板の反りを原因
とするトラブルの発生を防止できる許りでなく、製造さ
れた半導体装置において、基板の反りを原因とするパッ
ケージクラックやチップクラックの発生を防止すること
ができる。
板)を用いて製造された半導体装置を示す断面図であ
る。
の平面図である。
面図である。
フィルムの反り量と、チップ搭載領域に本発明の絶縁パ
ターンを形成した絶縁フィルムの反り量を測定した結果
を示す図である。
ある。
Claims (11)
- 【請求項1】 その主面に半導体チップ搭載領域を有す
る絶縁基板と、 前記絶縁基板の主面に形成され、搭載される半導体チッ
プの電極パッドに電気的に接続される接続部を含む複数
の導体パターンと、 前記半導体チップ搭載領域に部分的に形成され、搭載さ
れる半導体チップと前記導体パターンとの間に介在する
ための絶縁パターンと、 を有する半導体チップ搭載基板。 - 【請求項2】 前記複数の導体パターンの接続部が前記
半導体チップ搭載領域の外周に沿って配置されている請
求項1に記載の半導体チップ搭載基板。 - 【請求項3】 前記絶縁パターンが3以上に分割されて
いる請求項1又は2に記載の半導体チップ搭載基板。 - 【請求項4】 前記絶縁パターンが搭載される半導体チ
ップの重心位置を囲むように配置されている請求項3に
記載の半導体チップ搭載基板。 - 【請求項5】 前記絶縁パターンが前記半導体チップ搭
載領域の隅部に配置されている請求項3又は4に記載の
半導体チップ搭載基板。 - 【請求項6】 前記絶縁パターンが所定間隔をおいて配
置される複数のドット状パターンである請求項1又は2
に記載の半導体チップ搭載基板。 - 【請求項7】 前記絶縁パターンがスリット状の切り欠
き部により複数に分割されている請求項1又は2に記載
の半導体チップ搭載基板。 - 【請求項8】 前記スリット状の切り欠き部が前記半導
体チップ搭載領域の対角線上に配置されている請求項1
又は2に記載の半導体チップ搭載基板。 - 【請求項9】 前記絶縁パターンが線状に配置されてい
る請求項1又は2に記載の半導体チップ搭載基板。 - 【請求項10】 前記線状の絶縁パターンが前記半導体
チップ搭載領域において交差状に配置されている請求項
9に記載の半導体チップ搭載基板。 - 【請求項11】 請求項1乃至10の何れかに記載の半
導体チップ搭載基板と、 前記半導体チップ搭載基板の半導体チップ搭載領域に接
着剤を介して搭載された半導体チップと、 前記半導体チップの電極パッドと前記半導体チップ搭載
基板の接続部とを電気的に接続する接続部材と、 を有する半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252658A JP4701563B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体チップ搭載基板及びそれを用いた半導体装置 |
US10/226,539 US6965162B2 (en) | 2001-08-23 | 2002-08-23 | Semiconductor chip mounting substrate and semiconductor device using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001252658A JP4701563B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体チップ搭載基板及びそれを用いた半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003068922A true JP2003068922A (ja) | 2003-03-07 |
JP2003068922A5 JP2003068922A5 (ja) | 2008-06-19 |
JP4701563B2 JP4701563B2 (ja) | 2011-06-15 |
Family
ID=19081097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001252658A Expired - Lifetime JP4701563B2 (ja) | 2001-08-23 | 2001-08-23 | 半導体チップ搭載基板及びそれを用いた半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6965162B2 (ja) |
JP (1) | JP4701563B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3914135B2 (ja) * | 2002-11-07 | 2007-05-16 | 三井金属鉱業株式会社 | 電子部品実装用フィルムキャリアテープ |
JP3772983B2 (ja) * | 2003-03-13 | 2006-05-10 | セイコーエプソン株式会社 | 電子装置の製造方法 |
KR101089647B1 (ko) * | 2009-10-26 | 2011-12-06 | 삼성전기주식회사 | 단층 패키지 기판 및 그 제조방법 |
KR102213604B1 (ko) * | 2017-02-15 | 2021-02-05 | 매그나칩 반도체 유한회사 | 반도체 패키지 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996005613A1 (en) * | 1994-08-15 | 1996-02-22 | Citizen Watch Co., Ltd. | Semiconductor device |
JPH08316360A (ja) * | 1995-05-18 | 1996-11-29 | Citizen Watch Co Ltd | Ic実装構造 |
JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
JP2000236040A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5729049A (en) * | 1996-03-19 | 1998-03-17 | Micron Technology, Inc. | Tape under frame for conventional-type IC package assembly |
JP3904058B2 (ja) * | 1998-10-30 | 2007-04-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
US6740962B1 (en) * | 2000-02-24 | 2004-05-25 | Micron Technology, Inc. | Tape stiffener, semiconductor device component assemblies including same, and stereolithographic methods for fabricating same |
-
2001
- 2001-08-23 JP JP2001252658A patent/JP4701563B2/ja not_active Expired - Lifetime
-
2002
- 2002-08-23 US US10/226,539 patent/US6965162B2/en not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1996005613A1 (en) * | 1994-08-15 | 1996-02-22 | Citizen Watch Co., Ltd. | Semiconductor device |
JPH08316360A (ja) * | 1995-05-18 | 1996-11-29 | Citizen Watch Co Ltd | Ic実装構造 |
JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
JP2000236040A (ja) * | 1999-02-15 | 2000-08-29 | Hitachi Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US6965162B2 (en) | 2005-11-15 |
US20030039102A1 (en) | 2003-02-27 |
JP4701563B2 (ja) | 2011-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6545366B2 (en) | Multiple chip package semiconductor device | |
US8643161B2 (en) | Semiconductor device having double side electrode structure | |
JP5179787B2 (ja) | 半導体装置及びその製造方法 | |
JP3063032B2 (ja) | ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法 | |
US7911047B2 (en) | Semiconductor device and method of fabricating the semiconductor device | |
KR100212607B1 (ko) | 반도체 칩 팩키지 | |
US20050051882A1 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
JP2005026680A (ja) | 積層型ボールグリッドアレイパッケージ及びその製造方法 | |
TW200414471A (en) | Semiconductor device and manufacturing method for the same | |
JP2008277569A (ja) | 半導体装置及びその製造方法 | |
US6677219B2 (en) | Method of forming a ball grid array package | |
JP2010010301A (ja) | 半導体装置及びその製造方法 | |
US6911737B2 (en) | Semiconductor device package and method | |
JPH08279591A (ja) | 半導体装置とその製造方法 | |
JP2000031343A (ja) | 半導体装置 | |
JP5378643B2 (ja) | 半導体装置及びその製造方法 | |
JP2010010269A (ja) | 半導体装置、半導体装置製造用中間体およびそれらの製造方法 | |
JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
EP1035577A1 (en) | Wiring substrate, method of manufacture thereof, and semiconductor device | |
KR20130023432A (ko) | 반도체 패키지용 리드 프레임 구조, 이의 제조방법 및 이를 이용한 반도체 패키지 제조방법 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
KR20090036948A (ko) | Bga 패키지 및 그의 제조 방법 | |
JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
US20070209830A1 (en) | Semiconductor chip package having a slot type metal film carrying a wire-bonding chip | |
JP2011061055A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080507 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4701563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |