JP2003060353A - Electronic component unit and manufacturing method therefor - Google Patents
Electronic component unit and manufacturing method thereforInfo
- Publication number
- JP2003060353A JP2003060353A JP2001241906A JP2001241906A JP2003060353A JP 2003060353 A JP2003060353 A JP 2003060353A JP 2001241906 A JP2001241906 A JP 2001241906A JP 2001241906 A JP2001241906 A JP 2001241906A JP 2003060353 A JP2003060353 A JP 2003060353A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic component
- unit according
- conductor film
- component unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、電子部品ユニッ
トおよびその製造方法に関するもので、特に、電子部品
が実装されながら内蔵された構造を有しかつ回路モジュ
ールとして好適に用いられる電子部品ユニットおよびそ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component unit and a method for manufacturing the same, and more particularly to an electronic component unit which has a structure in which electronic components are mounted while being mounted and which is preferably used as a circuit module, and the same. The present invention relates to a manufacturing method.
【０００２】[0002]
【従来の技術】この発明にとって興味ある構造、すなわ
ち電子部品が実装されながら内蔵された構造を有する多
層基板として、特開平１０−１５０２７３号公報に記載
されたものがある。図６を参照して、この従来の多層基
板の構造を説明する。2. Description of the Related Art As a multilayer substrate having a structure which is of interest to the present invention, that is, a structure in which electronic parts are built in while being mounted, there is one described in Japanese Patent Application Laid-Open No. 10-150273. The structure of this conventional multilayer substrate will be described with reference to FIG.
【０００３】多層基板１は積層構造を有し、その内部に
は、導体膜やビアホール導体のような配線導体が設けら
れているが、図６では、これらの図示が省略されてい
る。The multilayer substrate 1 has a laminated structure, and wiring conductors such as a conductor film and via-hole conductors are provided inside the multilayer substrate 1, but these are not shown in FIG.
【０００４】多層基板１の上面上には、いくつかの導体
膜２が形成され、これら導体膜２に電気的に接続された
状態で、いくつかの電子部品３が表面実装されている。Several conductor films 2 are formed on the upper surface of the multilayer substrate 1, and some electronic components 3 are surface-mounted in a state of being electrically connected to these conductor films 2.
【０００５】他方、多層基板１の下面側には、キャビテ
ィ４が設けられている。キャビティ４には、別の電子部
品５が収容される。この電子部品５は、たとえば表面実
装部品またはベアチップであり、キャビティ４の底面上
に形成された接続パッドのような導体膜６と電気的に接
続される。この接続にあたって、電子部品５が表面実装
部品である場合には、半田リフロー法が適用され、ベア
チップである場合には、たとえば、半田フリップチップ
実装が適用されたり、金バンプフリップチップ実装が適
用されたり、あるいは、ワイヤボンディングが適用され
たりすることができる。On the other hand, a cavity 4 is provided on the lower surface side of the multilayer substrate 1. Another electronic component 5 is housed in the cavity 4. The electronic component 5 is, for example, a surface mount component or a bare chip, and is electrically connected to a conductor film 6 such as a connection pad formed on the bottom surface of the cavity 4. In this connection, when the electronic component 5 is a surface mount component, the solder reflow method is applied, and when it is a bare chip, for example, solder flip chip mount or gold bump flip chip mount is applied. Alternatively, wire bonding may be applied.
【０００６】フリップチップ実装が適用される場合に
は、通常、キャビティ４と電子部品５との間にアンダー
フィル充填が施される。When flip chip mounting is applied, underfill filling is usually performed between the cavity 4 and the electronic component 5.
【０００７】また、キャビティ４の開口を閉じるよう
に、たとえばメタルクラッド７が設けられ、これによっ
て、キャビティ４内が封止される。電子部品５がパワー
モジュールのように放熱を必要とするものである場合に
は、メタルクラッド７によって放熱機能が与えられる。Further, for example, a metal clad 7 is provided so as to close the opening of the cavity 4, whereby the inside of the cavity 4 is sealed. In the case where the electronic component 5 requires heat dissipation like a power module, the metal clad 7 gives a heat dissipation function.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、図６に
示したような電子部品５を埋め込んだ構造を有する多層
基板１には、キャビティ４の存在のために、次のような
問題に遭遇する。However, in the multilayer substrate 1 having a structure in which the electronic component 5 is embedded as shown in FIG. 6, the following problems are encountered due to the existence of the cavity 4.
【０００９】キャビティ４内に電子部品５を適正に実装
するためには、キャビティ４の底面に対して良好な平滑
性が要求される。しかしながら、多層基板１がセラミッ
クから構成される場合には、キャビティ４の底面に良好
な平滑性を与えることは容易ではない。In order to properly mount the electronic component 5 in the cavity 4, good smoothness is required for the bottom surface of the cavity 4. However, when the multilayer substrate 1 is made of ceramic, it is not easy to give good smoothness to the bottom surface of the cavity 4.
【００１０】また、電子部品５の実装に際して、フリッ
プチップ実装が適用される場合には、前述したように、
通常、アンダーフィル充填が施されるが、アンダーフィ
ル充填を施そうとすれば、キャビティ４内に、アンダー
フィル充填のためのノズルを挿入できるスペースを設け
ておく必要があり、そのため、キャビティ４の寸法を大
きくしておく必要があり、結果として、多層基板１の小
型化を阻害してしまう。When flip-chip mounting is applied when mounting the electronic component 5, as described above,
Normally, underfill filling is performed. However, if underfill filling is to be performed, it is necessary to provide a space in the cavity 4 into which a nozzle for underfill filling can be inserted. It is necessary to increase the size, and as a result, miniaturization of the multilayer substrate 1 is hindered.
【００１１】また、一般に、表面実装部品を実装しよう
とする場合、前もって、クリーム半田をスクリーン印刷
しておくことが通常であるが、これを、キャビティ４内
の電子部品５に適用しようとしても、キャビティ４内で
はスクリーン印刷を行なうことができない。また、実装
後において、洗浄が必要となるが、キャビティ４内にお
ける洗浄は容易ではない。これらのことから、キャビテ
ィ４内に収容される電子部品５として、表面実装部品を
用いることは実質的に不可能であると言っても過言では
なく、汎用性の点で劣る。In general, when mounting a surface mount component, it is usual to screen print solder paste in advance, but even if this is applied to the electronic component 5 in the cavity 4, Screen printing cannot be performed in the cavity 4. Further, although cleaning is required after mounting, cleaning in the cavity 4 is not easy. For these reasons, it is no exaggeration to say that it is virtually impossible to use surface-mounted components as the electronic components 5 housed in the cavity 4, and the versatility is poor.
【００１２】また、キャビティ４内の電子部品５が放熱
を必要とするものである場合、放熱のために、たとえば
メタルクラッド７を用いる必要があり、そのために製造
工程の複雑化を招いてしまう。When the electronic component 5 in the cavity 4 requires heat radiation, it is necessary to use, for example, the metal clad 7 for heat radiation, which causes the manufacturing process to be complicated.
【００１３】そこで、この発明は、上述したような問題
を解決し得る、電子部品ユニットおよびその製造方法を
提供しようとすることである。Therefore, the present invention is to provide an electronic component unit and a method of manufacturing the same, which can solve the above-mentioned problems.
【００１４】[0014]
【課題を解決するための手段】この発明に係る電子部品
ユニットは、上述した技術的課題を解決するため、次の
ような構成を備えることを特徴としている。In order to solve the above-mentioned technical problem, an electronic component unit according to the present invention is characterized by having the following constitution.
【００１５】すなわち、この発明に係る電子部品ユニッ
トは、少なくとも下面上に電子部品が実装された第１の
基板と、上記電子部品を収容するための凹部が上面側に
形成された第２の基板とを備えている。That is, in the electronic component unit according to the present invention, at least the first substrate on which the electronic components are mounted on the lower surface and the second substrate on which the concave portion for accommodating the electronic components is formed on the upper surface side. It has and.
【００１６】これら第１の基板と第２の基板とは、第１
の基板の下面と第２の基板の上面とを対向させ、かつ電
子部品を凹部内に収容した状態で接合される。The first substrate and the second substrate are the first
The lower surface of the substrate and the upper surface of the second substrate are opposed to each other, and the electronic components are bonded in a state of being housed in the recess.
【００１７】また、第１の基板には、第１の配線導体が
設けられ、他方、第２の基板には、第１の配線導体に対
して第１の基板と第２の基板との接合部分において電気
的に接続された第２の配線導体が設けられている。The first wiring conductor is provided on the first substrate, while the second substrate is joined to the first wiring conductor by joining the first substrate and the second substrate. A second wiring conductor electrically connected to the portion is provided.
【００１８】そして、第２の配線導体は、第２の基板の
露出する外表面上に形成される外部端子電極を含んでい
る。The second wiring conductor includes an external terminal electrode formed on the exposed outer surface of the second substrate.
【００１９】上述した外部端子電極は、第２の基板の下
面上に形成されることが好ましい。The above-mentioned external terminal electrodes are preferably formed on the lower surface of the second substrate.
【００２０】第２の配線導体は、第１の配線導体と外部
端子電極とを電気的に接続する機能をその少なくとも一
部において有するものであるが、上述したように、外部
端子電極が第２の基板の下面上に形成される場合、第２
の配線導体は、第２の基板を上下方向に貫通して外部端
子電極に電気的に接続されたスルーホール導体を含んで
いても、第２の基板の外側面側を通って外部端子電極に
接続された側面導体膜を含んでいてもよい。The second wiring conductor has a function of electrically connecting the first wiring conductor and the external terminal electrode at least at a part thereof, but as described above, the external terminal electrode is the second wiring conductor. Second when formed on the lower surface of the substrate of
Even if the wiring conductor includes a through-hole conductor that vertically penetrates the second substrate and is electrically connected to the external terminal electrode, the wiring conductor passes through the outer surface side of the second substrate to the external terminal electrode. It may include a connected side surface conductor film.
【００２１】また、この発明に係る電子部品ユニットに
おいて、第１および第２の基板の少なくとも一方は、内
部に配線導体を有する多層セラミック基板によって構成
されることが好ましい。この場合、特に第１の基板には
必ず電子部品が実装されることから、第１の基板が多層
セラミック基板によって構成されると、この電子部品に
対する配線を多層セラミック基板によって実現しなが
ら、第２の基板の構造を簡単なものとすることができ
る。Further, in the electronic component unit according to the present invention, it is preferable that at least one of the first and second substrates is composed of a multilayer ceramic substrate having a wiring conductor therein. In this case, in particular, the electronic component is always mounted on the first substrate. Therefore, when the first substrate is formed of the multilayer ceramic substrate, the wiring for the electronic component is realized by the multilayer ceramic substrate while the second substrate is formed. The structure of the substrate can be simplified.
【００２２】凹部内に収容される電子部品が放熱を必要
とするものである場合には、第２の基板の凹部の底面壁
に、放熱機能を有する放熱手段が設けられていることが
好ましい。When the electronic component housed in the recess requires heat dissipation, it is preferable that the bottom wall of the recess of the second substrate be provided with a heat dissipation means having a heat dissipation function.
【００２３】上述した好ましい実施態様において、電子
部品と凹部の底面壁とは、半田または熱伝導性接着剤を
介して熱的結合されていることがより好ましい。In the above-described preferred embodiment, it is more preferable that the electronic component and the bottom wall of the recess are thermally coupled to each other via solder or a heat conductive adhesive.
【００２４】また、上述の放熱手段は、凹部の底面壁を
貫通するように設けられた熱伝導性の良好な材料からな
る熱伝導体をもって構成されることが望ましく、この熱
伝導性の良好な材料としては、たとえば、金属または熱
伝導性セラミックが用いられる。Further, it is desirable that the above-mentioned heat dissipating means is composed of a heat conductor made of a material having a good heat conductivity, which is provided so as to penetrate the bottom wall of the recess, and this heat conductivity is good. As the material, for example, metal or heat conductive ceramic is used.
【００２５】第１の基板の上面上に、前述した電子部品
とは異なる第２の電子部品が実装されてもよい。A second electronic component different from the above-mentioned electronic component may be mounted on the upper surface of the first substrate.
【００２６】上述の場合、第２の電子部品を収容するた
めの第２の凹部を下面に形成した第３の基板をさらに備
えるようにしてもよい。第３の基板は、第１の基板の上
面とこの第３の基板の下面とを対向させ、かつ第２の電
子部品を第２の凹部内に収容した状態で、第１の基板と
接合される。In the above case, a third substrate having a second recess for accommodating the second electronic component on the lower surface may be further provided. The third substrate is bonded to the first substrate with the upper surface of the first substrate and the lower surface of the third substrate facing each other and the second electronic component housed in the second recess. It
【００２７】上述した第３の基板の上面上に、別の電子
部品すなわち第３の電子部品が実装されていてもよい。Another electronic component, that is, a third electronic component may be mounted on the upper surface of the above-mentioned third substrate.
【００２８】この第３の基板も、また、内部に配線導体
を有する多層セラミック基板によって構成されてもよ
い。This third substrate may also be composed of a multilayer ceramic substrate having a wiring conductor inside.
【００２９】なお、必要に応じて、第３の基板と同様、
凹部を有する基板をさらに接合することも可能である。If necessary, similar to the third substrate,
It is also possible to further bond substrates having recesses.
【００３０】この発明は、上述したような電子部品ユニ
ットの製造方法にも向けられる。The present invention is also directed to a method of manufacturing the electronic component unit as described above.
【００３１】この発明に係る電子部品ユニットの製造方
法は、少なくとも下面上に電子部品が実装され、かつ下
面上に第１の接続用導体膜が形成され、第１の接続用導
体膜を含む第１の配線導体が設けられている、第１の基
板を用意する工程と、電子部品を収容するための凹部が
上面側に形成され、かつ上面上に第２の接続用導体膜が
形成され、第２の接続用導体膜を含む第２の配線導体が
設けられている、第２の基板を用意する工程と、第１の
接続用導体膜と第２の接続用導体膜とが互いに電気的に
接続されるように、第１の基板の下面と第２の基板の上
面とを対向させ、かつ電子部品を凹部内に収容した状態
で、第１の基板と第２の基板とを接合する工程と、第２
の基板の露出する外表面上に第２の配線導体の一部とし
ての外部端子電極を形成する工程とを備えることを特徴
としている。In the method of manufacturing the electronic component unit according to the present invention, the electronic component is mounted on at least the lower surface, the first connecting conductor film is formed on the lower surface, and the first connecting conductor film is included. A step of preparing a first substrate in which the first wiring conductor is provided, a concave portion for accommodating an electronic component is formed on the upper surface side, and a second connecting conductor film is formed on the upper surface, The step of preparing a second substrate in which the second wiring conductor including the second connecting conductor film is provided, and the first connecting conductor film and the second connecting conductor film are electrically connected to each other. So that the lower surface of the first substrate and the upper surface of the second substrate are opposed to each other and the electronic components are housed in the recesses, the first substrate and the second substrate are bonded together. Process and second
And forming an external terminal electrode as a part of the second wiring conductor on the exposed outer surface of the substrate.
【００３２】上述した外部端子電極は、第２の基板を用
意する工程において形成されること、すなわち、第１の
基板と第２の基板とを接合する工程の前に予め形成され
ることが好ましい。The above-mentioned external terminal electrodes are preferably formed in the step of preparing the second substrate, that is, formed in advance before the step of joining the first substrate and the second substrate. .
【００３３】第１の基板と第２の基板とを接合する工程
において、好ましくは、第１の接続用導体膜と第２の接
続用導体膜とを半田付けすることが行なわれる。In the step of joining the first substrate and the second substrate, preferably, the first connecting conductor film and the second connecting conductor film are soldered.
【００３４】上述の半田付けする工程は、第１の接続用
導体膜と第２の接続用導体膜との少なくとも一方にクリ
ーム半田を付与する工程と、クリーム半田を介して第１
の接続用導体膜と第２の接続用導体膜とを対向させた状
態で加熱してクリーム半田をリフローさせる工程とを備
えることがより好ましい。The above-mentioned soldering step includes the step of applying cream solder to at least one of the first connecting conductor film and the second connecting conductor film, and the first step through the cream solder.
It is more preferable to include a step of heating the connection conductor film and the second connection conductor film so as to face each other to reflow the cream solder.
【００３５】[0035]
【発明の実施の形態】図１および図２は、この発明の第
１の実施形態を説明するためのものである。ここで、図
１は、電子部品ユニット１１を示す断面図であり、図２
は、電子部品ユニット１１を得るための製造工程の途中
の状態を示す断面図である。1 and 2 are for explaining a first embodiment of the present invention. Here, FIG. 1 is a cross-sectional view showing the electronic component unit 11, and FIG.
FIG. 6 is a cross-sectional view showing a state in the middle of a manufacturing process for obtaining the electronic component unit 11.
【００３６】まず、図２を参照して、電子部品ユニット
１１を得るため、第１の基板１２および第２の基板１３
が用意される。第１の基板１２には、第１の配線導体が
設けられ、第２の基板１３には、第２の配線導体が設け
られている。第１および第２の配線導体の詳細について
は、以下に説明する。First, referring to FIG. 2, in order to obtain the electronic component unit 11, a first substrate 12 and a second substrate 13 are provided.
Is prepared. The first substrate 12 is provided with a first wiring conductor, and the second substrate 13 is provided with a second wiring conductor. Details of the first and second wiring conductors will be described below.
【００３７】第１の基板１２に設けられる第１の配線導
体としては、上面上に設けられるいくつかの導体膜１
４、１５、１６および１７がある。第１の基板１２の上
面上には、いくつかの電子部品１８、１９、２０および
２１が実装される。導体膜１４〜１７の少なくとも一部
は、これら電子部品１８〜２１に電気的に接続される接
続パッドを与えている。As the first wiring conductor provided on the first substrate 12, several conductor films 1 provided on the upper surface are used.
There are 4, 15, 16 and 17. Several electronic components 18, 19, 20 and 21 are mounted on the upper surface of the first substrate 12. At least a part of the conductor films 14 to 17 provides connection pads electrically connected to these electronic components 18 to 21.
【００３８】第１の基板１２に設けられる第１の配線導
体として、また、下面上に設けられるいくつかの導体膜
２２、２３および２４がある。第１の基板１２の下面上
には、別の電子部品２５が実装される。導体膜２３の少
なくとも一部は、電子部品２５を電気的に接続するため
の接続パッドを与える。また、導体膜２２および２４
は、後述するように、第２の基板１３に対して電気的に
接続される接続用導体膜として機能する。There are several conductor films 22, 23 and 24 provided on the lower surface as a first wiring conductor provided on the first substrate 12. Another electronic component 25 is mounted on the lower surface of the first substrate 12. At least a part of the conductor film 23 provides a connection pad for electrically connecting the electronic component 25. In addition, the conductor films 22 and 24
As will be described later, serves as a connection conductor film electrically connected to the second substrate 13.
【００３９】上述した電子部品１８〜２１および２５
は、たとえば表面実装部品またはベアチップによって構
成される。表面実装部品の場合には、導体膜１４〜１７
および２３上の特定の領域に、クリーム半田がスクリー
ン印刷によって予め付与され、電子部品１８〜２１およ
び２５を配置した後、リフロー処理することによって、
電気的接続が達成される。ベアチップの場合には、たと
えば、半田フリップチップ実装、金バンプフリップチッ
プ実装、ワイヤボンディングなどが適用される。また、
フリップチップ実装の場合には、通常、アンダーフィル
充填が施される。The above-mentioned electronic parts 18 to 21 and 25
Is composed of, for example, surface mount components or bare chips. In the case of surface mount components, the conductor films 14 to 17
Cream solder is pre-applied by screen printing to specific areas on and 23, and by arranging the electronic components 18 to 21 and 25, and then performing reflow processing,
Electrical connection is achieved. In the case of a bare chip, for example, solder flip chip mounting, gold bump flip chip mounting, wire bonding, etc. are applied. Also,
In the case of flip chip mounting, underfill filling is usually applied.
【００４０】なお、電子部品１８〜２１および２５は、
いずれも、図６に示した従来技術の場合のように、キャ
ビティに収容された状態ではないので、上述したような
クリーム半田を付与するためのスクリーン印刷を容易に
行なうことができ、また、フリップチップ実装やワイヤ
ボンディングにとって必要な良好な平滑性を第１の基板
１２の上面および下面において得ることが容易であり、
また、アンダーフィル充填に用いられるノズルのための
特別なスペースを必要としない。The electronic components 18 to 21 and 25 are
Since neither is in the state of being housed in the cavity as in the case of the conventional technique shown in FIG. 6, it is possible to easily perform the screen printing for applying the cream solder as described above, and to flip the screen. It is easy to obtain good smoothness necessary for chip mounting and wire bonding on the upper surface and the lower surface of the first substrate 12,
Also, no special space is required for the nozzle used for underfill filling.
【００４１】第１の基板１２は、低温焼結セラミックを
もって製造される多層セラミック基板から構成される。
そのため、第１の基板１２に設けられる第１の配線導体
としては、その内部に設けられる内部導体膜２６および
ビアホール導体またはスルーホール導体２７がある。こ
れら内部導体膜２６およびビアホール導体またはスルー
ホール導体２７によって、第１の基板１２の内部には、
コンデンサやインダクタなどの受動素子が構成されるこ
とができる。The first substrate 12 is composed of a multi-layer ceramic substrate made of a low temperature sintered ceramic.
Therefore, the first wiring conductor provided on the first substrate 12 includes the internal conductor film 26 and the via-hole conductor or the through-hole conductor 27 provided inside the first wiring conductor. Due to the internal conductor film 26 and the via-hole conductors or the through-hole conductors 27, inside the first substrate 12,
Passive elements such as capacitors and inductors can be constructed.
【００４２】第２の基板１３の上面側には、電子部品２
５を収容するための凹部２８が形成される。On the upper surface side of the second substrate 13, the electronic component 2
A recess 28 for accommodating 5 is formed.
【００４３】また、第２の基板１３に設けられる第２の
配線導体としては、その上面上に設けられるいくつかの
導体膜２９および３０、その下面上に設けられるいくつ
かの外部端子電極３１および３２、ならびに上下方向に
貫通して、導体膜２９および３０と外部端子電極３１お
よび３２とをそれぞれ電気的に接続するいくつかのスル
ーホール導体３３および３４がある。なお、導体膜２９
および３０は、後述するように、第１の基板１２の接続
用導体膜２２および２４の各々に対して電気的に接続さ
れる接続用導体膜として機能する。As the second wiring conductor provided on the second substrate 13, some conductor films 29 and 30 provided on the upper surface thereof and some external terminal electrodes 31 provided on the lower surface thereof. 32 and several through-hole conductors 33 and 34 penetrating vertically and electrically connecting the conductor films 29 and 30 and the external terminal electrodes 31 and 32, respectively. The conductor film 29
As will be described later, and 30 function as connecting conductor films electrically connected to the connecting conductor films 22 and 24 of the first substrate 12, respectively.
【００４４】第２の基板１３は、図示したような簡単な
構造のもので十分であるが、必要に応じて、第２の基板
１３を、内部に配線導体を有する、たとえば低温焼結セ
ラミックをもって製造される多層セラミック基板によっ
て構成してもよい。この場合には、第２の基板１３の内
部にコンデンサやインダクタなどの受動素子が構成され
ることができる。この場合、これらの受動素子は、第１
の基板１２側の受動素子と独立して、あるいは協働して
機能を果たすように構成される。The second substrate 13 may have a simple structure as shown in the drawing, but if necessary, the second substrate 13 may have a wiring conductor therein, for example, a low temperature sintered ceramic. It may be constituted by a manufactured multilayer ceramic substrate. In this case, passive elements such as capacitors and inductors can be formed inside the second substrate 13. In this case, these passive elements are
Is configured to perform a function independently of or in cooperation with the passive element on the substrate 12 side.
【００４５】第１および第２の基板１２および１３は、
第１の基板１２の下面と第２の基板１３の上面とを対向
させ、かつ電子部品２５を凹部２８内に収容した状態
で、互いに接合される。これによって、図２において矢
印で示すように、接続用導体膜２２は接続用導体膜２９
と電気的に接続され、また、接続用導体膜２４は接続用
導体膜３０に電気的に接続される。The first and second substrates 12 and 13 are
The lower surface of the first substrate 12 and the upper surface of the second substrate 13 are opposed to each other, and the electronic components 25 are housed in the recesses 28, and are bonded to each other. As a result, as shown by the arrow in FIG. 2, the connecting conductor film 22 becomes the connecting conductor film 29.
The connecting conductor film 24 is electrically connected to the connecting conductor film 30.
【００４６】上述した接合工程において、より具体的に
は、接続用導体膜２２および２４と接続用導体膜２９お
よび３０とをそれぞれ半田付けするようにされる。In the joining step described above, more specifically, the connecting conductor films 22 and 24 and the connecting conductor films 29 and 30 are soldered, respectively.
【００４７】この半田付けのため、接続用導体膜２２お
よび２４と接続用導体膜２９および３０との少なくとも
一方にクリーム半田を付与し、このクリーム半田を介し
て接続用導体膜２２および２４と接続用導体膜２９およ
び３０とをそれぞれ対向させた状態で加熱してクリーム
半田をリフローさせることが行なわれる。For this soldering, cream solder is applied to at least one of the connecting conductor films 22 and 24 and the connecting conductor films 29 and 30, and the connecting conductor films 22 and 24 are connected via this cream solder. The cream solder is reflowed by heating with the conductor films 29 and 30 facing each other.
【００４８】上述したクリーム半田の付与にあたって
は、たとえば、第１の基板１２の導体膜２３上にクリー
ム半田を付与するためのスクリーン印刷において、これ
と同時に、接続用導体膜２２および２４上にもクリーム
半田を付与するようにすれば能率的である。In applying the above-mentioned cream solder, for example, in screen printing for applying the cream solder on the conductor film 23 of the first substrate 12, at the same time, on the connecting conductor films 22 and 24. It is efficient if cream solder is applied.
【００４９】このようにして、図１に示すような電子部
品ユニット１１が完成される。In this way, the electronic component unit 11 as shown in FIG. 1 is completed.
【００５０】この電子部品ユニット１において、第２の
基板１３側に設けられる凹部２８の底面壁３５上には、
何らの電子部品も実装される必要がないため、この底面
壁３５における良好な平滑性は要求されることはない。
したがって、凹部２８を設けるための加工等において、
高い精度が要求されることがなく、そのため、製造コス
トの低減も図ることができる。In the electronic component unit 1, on the bottom wall 35 of the recess 28 provided on the second substrate 13 side,
Since no electronic component needs to be mounted, good bottom surface 35 is not required to have good smoothness.
Therefore, in processing for providing the concave portion 28, etc.
Since high precision is not required, the manufacturing cost can be reduced.
【００５１】なお、外部端子電極３１および３２は、完
成品としての電子部品ユニット１１の外表面上に形成さ
れるものであるので、第１および第２の基板１２および
１３の接合を終えた後に、これらを形成する、といった
工程順を採用してもよい。Since the external terminal electrodes 31 and 32 are formed on the outer surface of the electronic component unit 11 as a finished product, after the bonding of the first and second substrates 12 and 13 is completed. It is also possible to adopt a process sequence of forming these.
【００５２】図３は、この発明の第２の実施形態による
電子部品ユニット１１ａを示す、図１に相当する図であ
る。図３において、図１に示す要素に相当する要素には
同様の参照符号を付し、重複する説明は省略する。FIG. 3 is a view, corresponding to FIG. 1, showing an electronic component unit 11a according to a second embodiment of the present invention. In FIG. 3, elements corresponding to those shown in FIG. 1 are designated by the same reference numerals, and redundant description will be omitted.
【００５３】図３に示した電子部品ユニット１１ａは、
第２の基板１３に設けられる第２の配線導体として、図
１に示すようなスルーホール導体３３および３４を備え
ず、代わりに、第２の基板１３の外側面側を通って外部
端子電極３１および３２に電気的にそれぞれ接続された
側面導体膜３６および３７を備えることを特徴としてい
る。The electronic component unit 11a shown in FIG.
As the second wiring conductor provided on the second substrate 13, the through-hole conductors 33 and 34 as shown in FIG. 1 are not provided, but instead, the external terminal electrode 31 is passed through the outer surface side of the second substrate 13. And 32 are provided with side surface conductor films 36 and 37 electrically connected to them, respectively.
【００５４】なお、側面導体膜３６および３７の各々
は、それ自身、外部端子電極として機能させることもで
きる。そのため、側面導体膜３６および３７を外部端子
電極とし、第２の基板１３の下面上に形成された外部端
子電極３１および３２を省略することもできる。Each of the side surface conductor films 36 and 37 can also function as an external terminal electrode itself. Therefore, the side surface conductor films 36 and 37 can be used as external terminal electrodes, and the external terminal electrodes 31 and 32 formed on the lower surface of the second substrate 13 can be omitted.
【００５５】図４は、この発明の第３の実施形態を説明
するための図２に相当する図である。図４において、図
２に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。FIG. 4 is a diagram corresponding to FIG. 2 for explaining the third embodiment of the present invention. 4, the elements corresponding to the elements shown in FIG. 2 are designated by the same reference numerals, and the duplicate description will be omitted.
【００５６】図４に示した実施形態は、第１の基板１２
の上面上に実装された電子部品１８および２０を収容す
るための凹部３８を下面に形成した第３の基板３９をさ
らに備えることを特徴としている。In the embodiment shown in FIG. 4, the first substrate 12
It further comprises a third substrate 39 having a lower surface formed with a recess 38 for accommodating the electronic components 18 and 20 mounted on the upper surface thereof.
【００５７】第３の基板３９の下面上には、いくつかの
導体膜４０および４１が形成される。Several conductor films 40 and 41 are formed on the lower surface of the third substrate 39.
【００５８】第３の基板３９の上面上には、いくつかの
導体膜４２、４３および４５が形成される。また、第３
の基板３９の上面上には、いくつかの電子部品４６、４
７、４８および４９が実装される。導体膜４２〜４５の
少なくとも一部は、電子部品４６〜４９に電気的に接続
される接続パッドを与えている。Several conductor films 42, 43 and 45 are formed on the upper surface of the third substrate 39. Also, the third
On the top surface of the substrate 39 of
7, 48 and 49 are implemented. At least a part of the conductor films 42 to 45 provide connection pads electrically connected to the electronic components 46 to 49.
【００５９】また、第３の基板３９には、その上下方向
に貫通するスルーホール導体５０が設けられ、このスル
ーホール導体５０によって、導体膜４０および４２が互
いに電気的に接続される。図示しないが、他のスルーホ
ール導体も、必要に応じて設けられることもある。Further, the third substrate 39 is provided with through-hole conductors 50 penetrating in the vertical direction thereof, and the through-hole conductors 50 electrically connect the conductor films 40 and 42 to each other. Although not shown, other through-hole conductors may be provided as needed.
【００６０】この実施形態では、前述したように、第１
の基板１２と第２の基板１３とが接合されるだけでな
く、第３の基板３９が第１の基板１２に接合される。こ
の接合に際しては、第１の基板１２の上面と第３の基板
３９の下面とを対向させ、かつ電子部品１８および２０
を凹部３８内に収容した状態とされる。In this embodiment, as described above, the first
Not only the substrate 12 and the second substrate 13 are joined, but also the third substrate 39 is joined to the first substrate 12. At the time of this bonding, the upper surface of the first substrate 12 and the lower surface of the third substrate 39 are opposed to each other, and the electronic components 18 and 20 are connected.
Is accommodated in the recess 38.
【００６１】また、この接合状態において、第３の基板
３９の下面上に形成された導体膜４０および４１ならび
に第１の基板１２の上面上に形成された導体膜１４およ
び１７は、接続用導体膜として機能する。すなわち、導
体膜４０および４１は、それぞれ、導体膜１４および１
７と電気的に接続される。In this joined state, the conductor films 40 and 41 formed on the lower surface of the third substrate 39 and the conductor films 14 and 17 formed on the upper surface of the first substrate 12 are the connecting conductors. Functions as a film. That is, the conductor films 40 and 41 are respectively the conductor films 14 and 1.
7 is electrically connected.
【００６２】なお、これら導体膜４０および４１と導体
膜１４および１７との電気的接続には、たとえば半田付
けが適用されるが、この半田付け方法については、前述
した導体膜２２および２４と導体膜２９および３０との
電気的接続のために実施した半田付け方法と実質的に同
様の方法を適用することができる。Note that, for example, soldering is applied to the electrical connection between the conductor films 40 and 41 and the conductor films 14 and 17, and regarding the soldering method, the conductor films 22 and 24 and the conductors described above are used. A method substantially similar to the soldering method carried out for the electrical connection with the membranes 29 and 30 can be applied.
【００６３】また、第３の基板３９は、内部に配線導体
を有する多層セラミック基板によって構成されてもよ
い。この場合には、第３の基板３９内に構成されるコン
デンサやインダクタなどの受動素子は、独立して、ある
いは、第１の基板１２もしくは第１および第２の基板１
２および１３と協働して機能を果たすようにすることが
できる。Further, the third substrate 39 may be composed of a multilayer ceramic substrate having a wiring conductor inside. In this case, the passive elements such as the capacitors and the inductors formed in the third substrate 39 may be independent, or may be the first substrate 12 or the first and second substrates 1.
2 and 13 may cooperate to perform the function.
【００６４】図４に示した実施形態に関連して、第３の
基板３９の上面上に、さらに、凹部を形成した基板を必
要に応じて、必要な数だけ、接合するようにしてもよ
い。In connection with the embodiment shown in FIG. 4, it is also possible to join a desired number of substrates, each having a concave portion, on the upper surface of the third substrate 39. .
【００６５】図５は、この発明の第４の実施形態を説明
するための図２に相当する図である。図５において、図
２に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。FIG. 5 is a diagram corresponding to FIG. 2 for explaining the fourth embodiment of the present invention. In FIG. 5, elements corresponding to those shown in FIG. 2 are designated by the same reference numerals, and redundant description will be omitted.
【００６６】図５に示した実施形態は、第２の基板１３
の凹部２８の底面壁３５に放熱機能を有する放熱手段が
設けられていることを特徴としている。このような実施
形態は、凹部２８内に収容される電子部品２５が、たと
えばパワーモジュールの場合のように、放熱を必要とす
るものである場合において有利に適用される。In the embodiment shown in FIG. 5, the second substrate 13 is used.
The bottom surface wall 35 of the concave portion 28 is provided with a heat radiating means having a heat radiating function. Such an embodiment is advantageously applied to the case where the electronic component 25 housed in the recess 28 requires heat dissipation, as in the case of a power module, for example.
【００６７】上述した放熱手段としては、たとえば、凹
部２８の底面壁３５を貫通するように設けられた熱伝導
性の良好な材料からなる熱伝導体５１によって与えられ
る。熱伝導体５１は、底面壁３５の上面および下面にそ
れぞれ形成される熱伝導膜５２および５３ならびに熱伝
導膜５２および５３を互いに連結するように底面壁３５
を貫通して延びるいくつかの熱伝導貫通体５４を備えて
いる。The above-mentioned heat radiating means is provided, for example, by a heat conductor 51 made of a material having a good heat conductivity provided so as to penetrate the bottom wall 35 of the recess 28. The heat conductor 51 includes heat conducting films 52 and 53 formed on the upper surface and the lower surface of the bottom wall 35, and the bottom wall 35 so as to connect the heat conducting films 52 and 53 to each other.
There are several heat conducting penetrations 54 extending therethrough.
【００６８】このような熱伝導体５１は、たとえば金属
または熱伝導性セラミックを含む組成をもって構成され
る。Such a heat conductor 51 is made of a composition containing, for example, a metal or a heat conductive ceramic.
【００６９】第２の基板１３が焼成工程を経て得られる
セラミックをもって構成される場合、金属または熱伝導
性セラミックを含むペーストを用意し、熱伝導膜５２お
よび５３を形成するにあたっては、このペーストを印刷
等により付与し、熱伝導貫通体５４を形成するにあたっ
ては、このペーストをビアホール導体またはスルーホー
ル導体を形成するための方法と同様の方法にて付与し、
第２の基板１３を得るための焼成を実施し、ペースト中
に含まれる金属または熱伝導性セラミックを焼結状態と
すれば、所望の熱伝導体５１を得ることができる。When the second substrate 13 is composed of a ceramic obtained through a firing process, a paste containing a metal or a heat conductive ceramic is prepared, and this paste is used to form the heat conductive films 52 and 53. In applying the paste by printing or the like to form the heat conduction through-hole 54, this paste is applied in the same manner as the method for forming the via-hole conductor or the through-hole conductor,
A desired heat conductor 51 can be obtained by carrying out firing to obtain the second substrate 13 and making the metal or the heat conductive ceramic contained in the paste into a sintered state.
【００７０】また、凹部２８内に収容される電子部品２
５は、半田または熱伝導性接着剤５５を介して底面壁３
５と熱的結合されることが好ましい。The electronic component 2 housed in the recess 28
5 is a bottom wall 3 via solder or heat conductive adhesive 55.
5 is preferably thermally coupled.
【００７１】この実施形態によれば、電子部品２５にお
いて発生する熱を、外部に効率的に逃がすことができ
る。According to this embodiment, the heat generated in the electronic component 25 can be efficiently dissipated to the outside.
【００７２】[0072]
【発明の効果】以上のように、この発明によれば、電子
部品が実装されながら内蔵された構造を有する電子部品
ユニットにおいて、電子部品を収容するための凹部が形
成された第２の基板とは異なる、凹部が形成されない第
１の基板に対して、電子部品が実装されるので、電子部
品を実装すべき面において良好な平滑性を得ることが容
易であり、この実装にあたって、表面実装、フリップチ
ップ実装またはワイヤボンディングなどの種々の方法を
問題なく適用することができ、また、実装後の洗浄が容
易であり、アンダーフィル充填を施す場合にも、ノズル
のための特別なスペースと必要とせず、電子部品ユニッ
トの小型化を有利に図ることができる。As described above, according to the present invention, in the electronic component unit having a structure in which the electronic component is mounted and built in, the second substrate having the recess for accommodating the electronic component is formed. Since the electronic component is mounted on the first substrate in which the concave portion is different from that in which the concave portion is not formed, it is easy to obtain good smoothness on the surface on which the electronic component is to be mounted. Various methods such as flip chip mounting or wire bonding can be applied without any problems, and it is easy to clean after mounting. Therefore, it is possible to advantageously reduce the size of the electronic component unit.
【００７３】この発明に係る電子部品ユニットにおい
て、第１および第２の基板の少なくとも一方が、内部に
配線導体を有する多層セラミック基板によって構成され
ていると、第１および第２の基板の少なくとも一方の内
部においてコンデンサやインダクタのような受動素子を
構成することができ、電子部品ユニットの多機能化を図
ることができる。In the electronic component unit according to the present invention, if at least one of the first and second substrates is composed of a multilayer ceramic substrate having a wiring conductor inside, at least one of the first and second substrates is provided. A passive element such as a capacitor or an inductor can be formed inside the device, and the electronic component unit can be made multifunctional.
【００７４】また、第２の基板の凹部の底面壁に、放熱
機能を有する放熱手段が設けられていたり、凹部の底面
壁と凹部に収容される電子部品とが、半田または熱伝導
性接着剤を介して熱的結合されていると、電子部品から
発生する熱を効率的に外部へ逃がすことができる。ま
た、第２の基板の下面は、通常、この電子部品ユニット
を実装する基板側に向いているので、上述した電子部品
からの放熱は、この基板へと効率的に逃がすことができ
る。Further, a heat dissipation means having a heat dissipation function is provided on the bottom wall of the recess of the second substrate, or the bottom wall of the recess and the electronic component housed in the recess are soldered or thermally conductive adhesive. The heat generated from the electronic component can be efficiently released to the outside by being thermally coupled via the. Further, since the lower surface of the second substrate is normally oriented toward the side of the board on which the electronic component unit is mounted, the heat radiation from the electronic components described above can be efficiently released to this substrate.
【００７５】また、第１の基板の上面上に、第２の基板
の電子部品が実装され、この第２の電子部品を収容する
ための第２の凹部を下面に形成した第３の基板をさらに
備え、この第３の基板が第１の基板に接合されたり、さ
らには、第３の基板の上面上に第３の電子部品が実装さ
れたりすると、電子部品ユニットの占有面積を増加させ
ることなく、その多機能化をさらに推進することができ
る。On the upper surface of the first substrate, the electronic component of the second substrate is mounted, and the third substrate having the second concave portion for accommodating the second electronic component on the lower surface is formed. Further, if the third substrate is bonded to the first substrate, or if the third electronic component is mounted on the upper surface of the third substrate, the area occupied by the electronic component unit is increased. Without it, it is possible to further promote its multi-functionality.
【００７６】この発明に係る電子部品ユニットの製造方
法によれば、第１の基板と第２の基板とを各々別に予め
用意し、その後、これらを接合するようにしているの
で、第１および第２の基板の各々に対して施される電子
部品の実装や配線導体の形成といった工程を容易にかつ
能率的に実施することができる。According to the method of manufacturing an electronic component unit according to the present invention, the first substrate and the second substrate are separately prepared in advance, and then these are joined together. It is possible to easily and efficiently carry out the steps of mounting electronic components and forming wiring conductors on each of the two substrates.
【００７７】上述した第１の基板と第２の基板とを接合
するにあたって、第１の基板側に設けられた第１の接続
用導体膜と第２の基板側に設けられた第２の接続用導体
膜との少なくとも一方にクリーム半田を付与し、このク
リーム半田を介して第１の接続用導体膜と第２の接続用
導体膜とを対向させた状態で加熱してクリーム半田をリ
フローさせるようにすれば、この接合工程を能率的に行
なうことができる。In joining the above-mentioned first substrate and second substrate, the first connecting conductor film provided on the first substrate side and the second connecting film provided on the second substrate side are joined together. Cream solder is applied to at least one of the conductor films for application, and the cream solder is reflowed by heating the first connection conductor film and the second connection conductor film facing each other through the cream solder. By doing so, this joining process can be performed efficiently.
【図１】この発明の第１の実施形態による電子部品ユニ
ット１１を示す断面図である。FIG. 1 is a sectional view showing an electronic component unit 11 according to a first embodiment of the present invention.
【図２】図１に示した電子部品ユニット１１を得るため
の工程の途中の状態を示す断面図である。2 is a cross-sectional view showing a state in the middle of a process for obtaining the electronic component unit 11 shown in FIG.
【図３】この発明の第２の実施形態による電子部品ユニ
ット１１ａを示す、図１に相当する図である。FIG. 3 is a view corresponding to FIG. 1, showing an electronic component unit 11a according to a second embodiment of the present invention.
【図４】この発明の第３の実施形態を説明するための図
２に相当する図である。FIG. 4 is a diagram corresponding to FIG. 2 for explaining a third embodiment of the present invention.
【図５】この発明の第４の実施形態を説明するための図
２に相当する図である。FIG. 5 is a diagram corresponding to FIG. 2 for explaining a fourth embodiment of the present invention.
【図６】この発明にとって興味ある従来技術を説明する
ためのもので、キャビティ４内に電子部品３が収容され
た多層基板１を示す断面図である。FIG. 6 is a sectional view showing a multilayer substrate 1 in which an electronic component 3 is housed in a cavity 4 for explaining a conventional technique which is of interest to the present invention.
１１，１１ａ 電子部品ユニット
１２ 第１の基板
１３ 第２の基板
１４〜１７，２２〜２４，２９，３０，４０〜４５ 導
体膜
１８〜２１，２５，４６〜４９ 電子部品
２６ 内部導体膜
２７ ビアホール導体またはスルーホール導体
２８，３８ 凹部
３１，３２ 外部端子電極
３３，３４ スルーホール導体
３５ 底面壁
３６，３７ 側面導体膜
３９ 第３の基板
５１ 熱伝導体
５５ 半田または熱伝導性接着剤11, 11a Electronic component unit 12 First substrate 13 Second substrate 14 to 17, 22 to 24, 29, 30, 40 to 45 Conductor film 18 to 21, 25, 46 to 49 Electronic component 26 Internal conductor film 27 Via hole Conductor or through-hole conductor 28,38 Recess 31,31 External terminal electrode 33,34 Through-hole conductor 35 Bottom wall 36,37 Side conductor film 39 Third substrate 51 Heat conductor 55 Solder or heat conductive adhesive
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/11 Ｈ０５Ｋ 1/11 Ｈ 1/14 Ａ 1/14 1/18 Ｑ 1/18 Ｈ０１Ｌ 23/12 Ｂ Ｊ Ｆターム(参考） 5E317 AA01 AA24 BB04 BB11 CC15 CC22 CC25 CD34 GG16 5E336 AA08 AA14 AA16 BB03 BB07 BB11 BB18 BC26 BC34 BC36 CC31 CC51 EE03 GG30 5E344 AA01 AA12 AA26 AA28 BB02 BB03 BB08 CC05 CC11 CC23 CC25 CD01 DD02 DD16 EE21 5E346 AA05 AA06 AA11 AA12 AA15 AA22 AA43 AA60 BB01 BB16 CC02 CC08 CC17 CC31 EE43 FF18 FF22 FF36 FF45 GG28 GG40 HH17 HH33 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 1/11 H05K 1/11 H 1/14 A 1/14 1/18 Q 1/18 H01L 23/12 BJF term (reference) 5E317 AA01 AA24 BB04 BB11 CC15 CC22 CC25 CD34 GG16 5E336 AA08 AA14 AA16 BB03 BB07 BB11 BB18 BC26 BC34 BC36 CC31 CC51 EE03 GG30 5E344 CC02 CC02 CC02 CC02 CC23 CC02 CC23 CC02 CC23 CC02 CC23 CC01 AA06 AA11 AA12 AA15 AA22 AA43 AA60 BB01 BB16 CC02 CC08 CC17 CC31 EE43 FF18 FF22 FF36 FF45 GG28 GG40 HH17 HH33
Claims (17)
た第１の基板と、 前記電子部品を収容するための凹部が上面側に形成され
た第２の基板とを備え、 前記第１の基板の下面と前記第２の基板の上面とを対向
させ、かつ前記電子部品を前記凹部内に収容した状態
で、前記第１の基板と前記第２の基板とが接合され、 前記第１の基板には、第１の配線導体が設けられ、 前記第２の基板には、前記第１の配線導体に対して前記
第１の基板と前記第２の基板との接合部分において電気
的に接続された第２の配線導体が設けられ、 前記第２の配線導体は、前記第２の基板の露出する外表
面上に形成される外部端子電極を含む、電子部品ユニッ
ト。1. A first substrate having an electronic component mounted on at least a lower surface, and a second substrate having a concave portion for accommodating the electronic component formed on an upper surface side, the first substrate The first substrate and the second substrate are bonded to each other with the lower surface of the substrate facing the upper surface of the second substrate and the electronic component housed in the recess. Is provided with a first wiring conductor, and is electrically connected to the second substrate at a joint portion between the first substrate and the second substrate with respect to the first wiring conductor. A second wiring conductor is provided, and the second wiring conductor includes an external terminal electrode formed on the exposed outer surface of the second substrate.
下面上に形成される、請求項１に記載の電子部品ユニッ
ト。2. The electronic component unit according to claim 1, wherein the external terminal electrode is formed on a lower surface of the second substrate.
を上下方向に貫通して前記外部端子電極に電気的に接続
されたスルーホール導体を含む、請求項２に記載の電子
部品ユニット。3. The electronic component according to claim 2, wherein the second wiring conductor includes a through-hole conductor that vertically penetrates the second substrate and is electrically connected to the external terminal electrode. unit.
の外側面側を通って前記外部端子電極に電気的に接続さ
れた側面導体膜を含む、請求項２に記載の電子部品ユニ
ット。4. The electronic component according to claim 2, wherein the second wiring conductor includes a side surface conductor film that is electrically connected to the external terminal electrode through an outer surface side of the second substrate. unit.
一方は、内部に配線導体を有する多層セラミック基板に
よって構成される、請求項１ないし４のいずれかに記載
の電子部品ユニット。5. The electronic component unit according to claim 1, wherein at least one of the first and second substrates is constituted by a multilayer ceramic substrate having a wiring conductor inside.
あり、前記第２の基板の前記凹部の底面壁には、放熱機
能を有する放熱手段が設けられている、請求項１ないし
５のいずれかに記載の電子部品ユニット。6. The electronic component according to claim 1, wherein the electronic component requires heat radiation, and a heat radiation means having a heat radiation function is provided on a bottom wall of the recess of the second substrate. The electronic component unit according to any one.
半田または熱伝導性接着剤を介して熱的結合されてい
る、請求項６に記載の電子部品ユニット。7. The electronic component and the bottom wall of the recess are
The electronic component unit according to claim 6, which is thermally coupled via a solder or a heat conductive adhesive.
通するように設けられた熱伝導性の良好な材料からなる
熱伝導体を備える、請求項６または７に記載の電子部品
ユニット。8. The electronic component unit according to claim 6, wherein the heat radiating means includes a heat conductor made of a material having good heat conductivity and provided so as to penetrate a bottom wall of the recess.
ラミックを含む、請求項８に記載の電子部品ユニット。9. The electronic component unit according to claim 8, wherein the heat conductor includes a metal or a heat conductive ceramic.
電子部品が実装されている、請求項１ないし９のいずれ
かに記載の電子部品ユニット。10. The electronic component unit according to claim 1, wherein a second electronic component is mounted on the upper surface of the first substrate.
第２の凹部を下面に形成した第３の基板をさらに備え、
前記第１の基板の上面と前記第３の基板の下面とを対向
させ、かつ前記第２の電子部品を前記第２の凹部内に収
容した状態で、前記第１の基板と前記第３の基板とが接
合されている、請求項１０に記載の電子部品ユニット。11. A third substrate having a second recess formed on a lower surface thereof to accommodate the second electronic component, the third substrate further comprising:
With the upper surface of the first substrate and the lower surface of the third substrate facing each other and the second electronic component housed in the second recess, the first substrate and the third substrate The electronic component unit according to claim 10, which is joined to a substrate.
電子部品が実装されている、請求項１１に記載の電子部
品ユニット。12. The electronic component unit according to claim 11, wherein a third electronic component is mounted on the upper surface of the third substrate.
有する多層セラミック基板によって構成される、請求項
１１または１２に記載の電子部品ユニット。13. The electronic component unit according to claim 11, wherein the third substrate is a multilayer ceramic substrate having a wiring conductor inside.
れ、かつ下面上に第１の接続用導体膜が形成され、前記
第１の接続用導体膜を含む第１の配線導体が設けられて
いる、第１の基板を用意する工程と、 前記電子部品を収容するための凹部が上面側に形成さ
れ、かつ上面上に第２の接続用導体膜が形成され、前記
第２の接続用導体膜を含む第２の配線導体が設けられて
いる、第２の基板を用意する工程と、 前記第１の接続用導体膜と前記第２の接続用導体膜とが
互いに電気的に接続されるように、前記第１の基板の下
面と前記第２の基板の上面とを対向させ、かつ前記電子
部品を前記凹部内に収容した状態で、前記第１の基板と
前記第２の基板とを接合する工程と、 前記第２の基板の露出する外表面上に前記第２の配線導
体の一部としての外部端子電極を形成する工程とを備え
る、電子部品ユニットの製造方法。14. An electronic component is mounted on at least a lower surface, a first connecting conductor film is formed on the lower surface, and a first wiring conductor including the first connecting conductor film is provided. A step of preparing a first substrate, a recess for accommodating the electronic component is formed on an upper surface side, and a second connecting conductor film is formed on the upper surface, and the second connecting conductor film is formed. A step of preparing a second substrate in which a second wiring conductor including is provided, and the first connecting conductor film and the second connecting conductor film are electrically connected to each other. And bonding the first substrate and the second substrate with the lower surface of the first substrate and the upper surface of the second substrate facing each other and the electronic component housed in the recess. And a step of forming a part of the second wiring conductor on the exposed outer surface of the second substrate. And a step of forming an external terminal electrode.
前記第２の基板を用意する工程において実施される、請
求項１４に記載の電子部品ユニットの製造方法。15. The step of forming the external terminal electrode comprises:
The method of manufacturing an electronic component unit according to claim 14, which is carried out in the step of preparing the second substrate.
接合する工程は、前記第１の接続用導体膜と前記第２の
接続用導体膜とを半田付けする工程を備える、請求項１
４または１５に記載の電子部品ユニットの製造方法。16. The step of joining the first substrate and the second substrate comprises a step of soldering the first connecting conductor film and the second connecting conductor film. Item 1
The method for manufacturing an electronic component unit according to 4 or 15.
接続用導体膜と前記第２の接続用導体膜との少なくとも
一方にクリーム半田を付与する工程と、前記クリーム半
田を介して前記第１の接続用導体膜と前記第２の接続用
導体膜とを対向させた状態で加熱して前記クリーム半田
をリフローさせる工程とを備える、請求項１６に記載の
電子部品ユニットの製造方法。17. The step of soldering includes the step of applying cream solder to at least one of the first connecting conductor film and the second connecting conductor film; and the step of applying the cream solder through the cream solder. The method for manufacturing an electronic component unit according to claim 16, further comprising the step of heating the first connecting conductor film and the second connecting conductor film so as to face each other to reflow the cream solder.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241906A JP4899269B2 (en) | 2001-08-09 | 2001-08-09 | Electronic component unit and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241906A JP4899269B2 (en) | 2001-08-09 | 2001-08-09 | Electronic component unit and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060353A true JP2003060353A (en) | 2003-02-28 |
| JP4899269B2 JP4899269B2 (en) | 2012-03-21 |
Family
ID=19072264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241906A Expired - Lifetime JP4899269B2 (en) | 2001-08-09 | 2001-08-09 | Electronic component unit and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4899269B2 (en) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112450A1 (en) * | 2003-06-12 | 2004-12-23 | Fujitsu Limited | Board mounting method and mounting structure |
| JP2006120996A (en) * | 2004-10-25 | 2006-05-11 | Murata Mfg Co Ltd | Circuit module |
| EP1718137A2 (en) * | 2005-02-16 | 2006-11-02 | Alps Electric Co., Ltd. | Three-dimensional circuit module and method of manufacturing the same |
| JP2007250608A (en) * | 2006-03-14 | 2007-09-27 | Element Denshi:Kk | Circuit board including hollow part, method for manufacturing the same, method for manufacturing circuit device using the same |
| JP2007318048A (en) * | 2006-05-29 | 2007-12-06 | Ibiden Co Ltd | Multilayer wiring board and manufacturing method therefor |
| JP2007318047A (en) * | 2006-05-29 | 2007-12-06 | Ibiden Co Ltd | Multilayer wiring board and manufacturing method therefor |
| JP2010147955A (en) * | 2008-12-22 | 2010-07-01 | Element Denshi:Kk | Circuit board including cavity and method of manufacturing the same |
| JP2010251487A (en) * | 2009-04-15 | 2010-11-04 | Mitsubishi Electric Corp | Circuit device, and method of manufacturing the circuit device |
| JP2011066449A (en) * | 2010-12-20 | 2011-03-31 | Fujikura Ltd | Method for manufacturing passing wiring substrate, method for manufacturing complex substrate, and method for manufacturing electronic device using passing wiring substrate and complex substrate formed by those manufacturing methods |
| US8125793B2 (en) | 2008-05-16 | 2012-02-28 | Polar Electro Oy | Electric circuitry arrangement |
| JP2016157924A (en) * | 2015-02-24 | 2016-09-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Circuit board and circuit board assembly |
| US9674970B2 (en) | 2010-05-26 | 2017-06-06 | Murata Manufacturing Co., Ltd. | Module board and manufacturing method thereof |
| JP2019036674A (en) * | 2017-08-21 | 2019-03-07 | 株式会社村田製作所 | Interposer substrate and module component |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204330A (en) * | 1995-01-30 | 1996-08-09 | Matsushita Electric Works Ltd | Connecting method for ceramic wiring board |
| JPH09307238A (en) * | 1996-05-20 | 1997-11-28 | Kyocera Corp | Multilayer circuit board |
| JPH1145955A (en) * | 1997-07-28 | 1999-02-16 | Kyocera Corp | Device built-in multilayered printed circuit board and its manufacture |
| JPH11214819A (en) * | 1998-01-28 | 1999-08-06 | Sony Corp | Wiring board and manufacture thereof |
| JP2001210954A (en) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | Multilayered substrate |
| JP2002026526A (en) * | 2000-06-30 | 2002-01-25 | Ngk Spark Plug Co Ltd | Wiring board and wiring board for mounting substrate |
-
2001
- 2001-08-09 JP JP2001241906A patent/JP4899269B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08204330A (en) * | 1995-01-30 | 1996-08-09 | Matsushita Electric Works Ltd | Connecting method for ceramic wiring board |
| JPH09307238A (en) * | 1996-05-20 | 1997-11-28 | Kyocera Corp | Multilayer circuit board |
| JPH1145955A (en) * | 1997-07-28 | 1999-02-16 | Kyocera Corp | Device built-in multilayered printed circuit board and its manufacture |
| JPH11214819A (en) * | 1998-01-28 | 1999-08-06 | Sony Corp | Wiring board and manufacture thereof |
| JP2001210954A (en) * | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | Multilayered substrate |
| JP2002026526A (en) * | 2000-06-30 | 2002-01-25 | Ngk Spark Plug Co Ltd | Wiring board and wiring board for mounting substrate |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004112450A1 (en) * | 2003-06-12 | 2004-12-23 | Fujitsu Limited | Board mounting method and mounting structure |
| JP2006120996A (en) * | 2004-10-25 | 2006-05-11 | Murata Mfg Co Ltd | Circuit module |
| EP1718137A2 (en) * | 2005-02-16 | 2006-11-02 | Alps Electric Co., Ltd. | Three-dimensional circuit module and method of manufacturing the same |
| EP1718137A3 (en) * | 2005-02-16 | 2007-08-01 | Alps Electric Co., Ltd. | Three-dimensional circuit module and method of manufacturing the same |
| JP2007250608A (en) * | 2006-03-14 | 2007-09-27 | Element Denshi:Kk | Circuit board including hollow part, method for manufacturing the same, method for manufacturing circuit device using the same |
| JP2007318047A (en) * | 2006-05-29 | 2007-12-06 | Ibiden Co Ltd | Multilayer wiring board and manufacturing method therefor |
| JP2007318048A (en) * | 2006-05-29 | 2007-12-06 | Ibiden Co Ltd | Multilayer wiring board and manufacturing method therefor |
| US8125793B2 (en) | 2008-05-16 | 2012-02-28 | Polar Electro Oy | Electric circuitry arrangement |
| JP2010147955A (en) * | 2008-12-22 | 2010-07-01 | Element Denshi:Kk | Circuit board including cavity and method of manufacturing the same |
| JP2010251487A (en) * | 2009-04-15 | 2010-11-04 | Mitsubishi Electric Corp | Circuit device, and method of manufacturing the circuit device |
| US9674970B2 (en) | 2010-05-26 | 2017-06-06 | Murata Manufacturing Co., Ltd. | Module board and manufacturing method thereof |
| JP2011066449A (en) * | 2010-12-20 | 2011-03-31 | Fujikura Ltd | Method for manufacturing passing wiring substrate, method for manufacturing complex substrate, and method for manufacturing electronic device using passing wiring substrate and complex substrate formed by those manufacturing methods |
| JP2016157924A (en) * | 2015-02-24 | 2016-09-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Circuit board and circuit board assembly |
| JP2019036674A (en) * | 2017-08-21 | 2019-03-07 | 株式会社村田製作所 | Interposer substrate and module component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4899269B2 (en) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10275966A (en) | Printed-wiring board and its manufacture | |
| JPH11224705A (en) | Connector chip and taping connector chip | |
| JP2008060602A (en) | Manufacturing method of wiring board and manufacturing method of electronic component | |
| JP2001111232A (en) | Electronic component mounting multilayer board and manufacturing method thereof | |
| JP2003060353A (en) | Electronic component unit and manufacturing method therefor | |
| JP2003309213A (en) | Wiring board | |
| JP2004515077A (en) | Intermediate carrier for semiconductor modules, semiconductor modules produced using such intermediate carriers, and methods for producing such intermediate carriers | |
| JP2003142628A (en) | Wiring board | |
| JP2007242908A (en) | Ceramic package for housing electronic components | |
| JP2003046251A (en) | Electronic component | |
| JP2001036224A (en) | Circuit board made of resin and manufacture thereof | |
| JPH10189655A (en) | Wiring board, semiconductor device and mounting of electronic component | |
| JP2000183488A (en) | Hybrid module | |
| JP2001144215A (en) | Flip-chip mounter | |
| JPH0513963A (en) | Electronic component mounting board | |
| JP2000124578A (en) | Hybrid module and manufacture thereof | |
| JP2001345592A (en) | Electronic component and manufacturing method therefor | |
| JP2007096182A (en) | Printed wiring board, its production process, and electronic apparatus incorporating printed wiring board | |
| JP2904274B2 (en) | LSI package mounting method | |
| JPH05267561A (en) | Board for mounting electronic component for high speed processing | |
| JPH05327161A (en) | Electronic circuit module | |
| JP2007124223A (en) | Package for storing piezoelectric vibrator, and piezoelectric vibration device | |
| JPH1140918A (en) | Ceramics element, component-mounting board and wiring board | |
| JP3420362B2 (en) | Semiconductor device mounting structure | |
| JPS634690A (en) | Thick film hybrid integrated circuit substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4899269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| EXPY | Cancellation because of completion of term |