JP2003058107A - 発光装置及びその駆動方法 - Google Patents

発光装置及びその駆動方法

Info

Publication number
JP2003058107A
JP2003058107A JP2001244358A JP2001244358A JP2003058107A JP 2003058107 A JP2003058107 A JP 2003058107A JP 2001244358 A JP2001244358 A JP 2001244358A JP 2001244358 A JP2001244358 A JP 2001244358A JP 2003058107 A JP2003058107 A JP 2003058107A
Authority
JP
Japan
Prior art keywords
tft
light emitting
tfts
period
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001244358A
Other languages
English (en)
Other versions
JP2003058107A5 (ja
JP4926346B2 (ja
Inventor
Kazutaka Inukai
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001244358A priority Critical patent/JP4926346B2/ja
Publication of JP2003058107A publication Critical patent/JP2003058107A/ja
Publication of JP2003058107A5 publication Critical patent/JP2003058107A5/ja
Application granted granted Critical
Publication of JP4926346B2 publication Critical patent/JP4926346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 鮮明な多階調表示の可能なアクティブマトリ
クス型の発光装置を提供する。 【解決手段】 複数の画素が、有機発光素子と、有機発
光素子の発光をそれぞれ制御する駆動用ＴＦＴ群と、駆
動用ＴＦＴ群のスイッチングを制御するスイッチング用
ＴＦＴ及び消去用ＴＦＴとをそれぞれ有している。そし
て、有機発光素子が有する画素電極と、電源線の間にお
いて、複数の第３のＴＦＴが、少なくとも２つづつ直列
に接続されており、２つづつ直列に接続されている第３
のＴＦＴが２つ以上並列に接続されていることを特徴と
する発光装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板上に形成され
た有機発光素子（ＯＬＥＤ：Organic Light Emitting D
iode）を、該基板とカバー材の間に封入したＯＬＥＤパ
ネルに関する。また、該ＯＬＥＤパネルにコントローラ
を含むＩＣ等を実装した、ＯＬＥＤモジュールに関す
る。なお本明細書において、ＯＬＥＤパネル及びＯＬＥ
Ｄモジュールを共に発光装置と総称する。本発明はさら
に、該発光装置の駆動方法及び該発光装置を用いた電子
機器に関する。
【０００２】
【従来の技術】ＯＬＥＤは自ら発光するため視認性が高
く、液晶表示装置（ＬＣＤ）で必要なバックライトが要
らず薄型化に最適であると共に、視野角にも制限が無
い。そのため、近年ＯＬＥＤを用いた発光装置は、ＣＲ
ＴやＬＣＤに代わる表示装置として注目されている。発
光装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL
Display）又は有機ライトエミッティングダイオードと
も呼ばれている。
【０００３】ＯＬＥＤは、電場を加えることで発生する
ルミネッセンス（Electroluminescence）が得られる有
機化合物（有機発光材料）を含む層（以下、有機発光層
と記す）と、陽極層と、陰極層とを有している。有機化
合物におけるルミネッセンスには、一重項励起状態から
基底状態に戻る際の発光（蛍光）と三重項励起状態から
基底状態に戻る際の発光（リン光）とがあるが、本発明
の発光装置は、上述した発光のうちの、いずれか一方の
発光を用いていても良いし、または両方の発光を用いて
いても良い。
【０００４】なお、本明細書では、ＯＬＥＤの陽極と陰
極の間に設けられた全ての層を有機発光層と定義する。
有機発光層には具体的に、発光層、正孔注入層、電子注
入層、正孔輸送層、電子輸送層等が含まれる。基本的に
ＯＬＥＤは、陽極／発光層／陰極が順に積層された構造
を有しており、この構造に加えて、陽極／正孔注入層／
発光層／陰極や、陽極／正孔注入層／発光層／電子輸送
層／陰極等の順に積層した構造を有していることもあ
る。
【０００５】ところで、発光装置の駆動方法の１つに、
アナログ方式の駆動方法（アナログ駆動法）がある。以
下、発光装置のアナログ駆動法について説明する。
【０００６】図１８に、一般的な発光装置の画素部１８
００の構造を示す。画素部１８００は走査線Ｇ１〜Ｇｙ
と、電源線Ｖ１〜Ｖｘと、信号線Ｓ１〜Ｓｘとを有して
いる。走査線Ｇ１〜Ｇｙは、各画素が有するスイッチン
グ用ＴＦＴ１８０１のゲート電極にそれぞれ接続されて
いる。また各画素の有するスイッチング用ＴＦＴ１８０
１のソース領域とドレイン領域は、一方が信号線Ｓ１〜
Ｓｘのいずれか１つに、もう一方が各画素が有する駆動
用ＴＦＴ１８０４のゲート電極及び各画素が有するコン
デンサ１８０８にそれぞれ接続されている。
【０００７】なお、本明細書において接続とは、特に記
載のない限り電気的な接続を意味する。
【０００８】各画素が有する駆動用ＴＦＴ１８０４のソ
ース領域は電源線Ｖ１〜Ｖｘのいずれか１つに接続され
ており、ドレイン領域はＯＬＥＤ１８０６の画素電極に
接続されている。電源線Ｖ１〜Ｖｘは、各画素が有する
コンデンサ１８０８に接続されている。
【０００９】ＯＬＥＤ１８０６は陽極と、陰極と、陽極
と陰極の間に設けられた有機発光層とを有する。ＯＬＥ
Ｄ１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域
またはドレイン領域と接続している場合、ＯＬＥＤ１８
０６の陽極が画素電極となる。逆にＯＬＥＤ１８０６の
陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイ
ン領域と接続している場合、ＯＬＥＤ１８０６の陰極が
画素電極となる。本明細書では、陽極を画素電極として
用いる場合は陰極を対向電極と呼び、陰極を画素電極と
して用いる場合は陽極を対向電極と呼ぶ。
【００１０】画素電極の電圧と対向電極の電圧の電圧差
が、ＯＬＥＤ駆動電圧として有機発光層にかかる。な
お、本明細書において電圧とは、特に記載のない限りグ
ラウンドとの電位差を意味する。
【００１１】図１８で示した発光装置を、アナログ駆動
法で駆動させたときの各画素の動作について説明する。
【００１２】まず電源線Ｖ１〜Ｖｘの電圧は一定の高さ
に保たれている。そして対向電極の電圧も一定の高さに
保たれている。電源線Ｖ１〜Ｖｘの電圧と対向電極の電
圧は、電源線Ｖ１〜Ｖｘの電圧がＯＬＥＤの画素電極に
与えられたときに、ＯＬＥＤが発光する程度に電源電圧
との間に電圧差を有している。
【００１３】走査線駆動回路によって走査線Ｇ１〜Ｇｙ
が順に選択される。本明細書において走査線が選択され
るとは、該走査線にゲート電極が接続された薄膜トラン
ジスタが全てオンの状態になることを意味する。よっ
て、各走査線にゲート電極が接続されているスイッチン
グ用ＴＦＴ１８０１が順にオンになる。
【００１４】そして、信号線Ｓ１〜Ｓｘに順にアナログ
のビデオ信号が入力される。信号線Ｓ１〜Ｓｘに入力さ
れたアナログのビデオ信号は、スイッチング用ＴＦＴ１
８０１を介して駆動用ＴＦＴ１８０４のゲート電極に入
力される。
【００１５】駆動用ＴＦＴ１８０４のチャネル形成領域
を流れる電流の量は、駆動用ＴＦＴ１８０４のゲート電
極に入力される信号の電圧によって制御される。よっ
て、ＯＬＥＤ１８０６の画素電極にかかる電圧は、駆動
用ＴＦＴ１８０４のゲート電極に入力されたアナログの
ビデオ信号の電圧によって決まる。よって、ＯＬＥＤ１
８０６はアナログのビデオ信号の電圧に制御されて発光
する。
【００１６】全ての画素において上述した動作が行われ
ることで、１つの画像が形成される。なお、アナログの
ビデオ信号によって全ての画素のＯＬＥＤの発光量が制
御されるまでの期間を１フレーム期間と呼ぶ。
【００１７】以上のように、アナログのビデオ信号によ
ってＯＬＥＤの発光量が制御され、その発光量の制御に
よって階調表示がなされる。
【００１８】
【発明が解決しようとする課題】上述したアナログ駆動
法において、ＯＬＥＤに供給される電流量が駆動用ＴＦ
Ｔのゲート電圧によって制御される様子を図１９
（Ａ）、（Ｂ）を用いて詳しく説明する。
【００１９】図１９（Ａ）は、ゲート／ソース間の電圧
（ゲート電圧）ＶGSを変化させたときの、駆動用ＴＦＴ
のソース／ドレイン間電圧ＶDSと、ドレイン電流ＩDSの
関係を示すグラフである。このグラフにより任意のゲー
ト電圧に対して流れる電流量を知ることができる。
【００２０】アナログ駆動法において階調表示を行う場
合、駆動用ＴＦＴは飽和領域を用いて駆動する。飽和領
域は、しきい値電圧をＶTHとすると、｜ＶGS−ＶTH｜＜
｜Ｖ DS｜を満たすようなゲート電圧である領域を指す。
この領域を使ってゲート電圧による電流制御を行う。
【００２１】スイッチング用ＴＦＴがオンとなって画素
内に入力されたアナログのビデオ信号の電圧は、駆動用
ＴＦＴのゲート電圧となる。このとき、図１９（Ａ）
（Ｂ）に示した特性に従って、ゲート電圧に対するドレ
イン電流が１対１で決まる。即ち、駆動用ＴＦＴのゲー
ト電極に入力されるアナログのビデオ信号の電圧に対応
して、ドレイン領域の電圧が定まり、所定のドレイン電
流がＯＬＥＤに流れ、その電流量に対応した発光量で前
記ＯＬＥＤが発光する。
【００２２】以上のように、ビデオ信号によってＯＬＥ
Ｄの発光量が制御され、その発光量の制御によって階調
表示がなされる。
【００２３】しかしながら、上記アナログ駆動法はＴＦ
Ｔの特性のバラツキに非常に弱いという欠点がある。ま
た図１９（Ｂ）に、閾値電圧ＶTHを変化させたときの、
ゲート電圧ＶGSと、ドレイン電流ＩDSの関係を示すグラ
フである。仮に各画素の駆動用ＴＦＴに等しいゲート電
圧がかかったとしても、駆動用ＴＦＴの特性にバラツキ
があれば、同じドレイン電流を出力することはできな
い。なお、図１９（Ｂ）では、閾値電圧ＶTHを変化させ
たときのＩDS−ＶGS特性を示すグラフであるが、閾値電
圧の他に、移動度やゲート容量などにバラツキがある場
合も、出力されるドレイン電流の値は異なってくる。
【００２４】さらに、図１９（Ａ）、（Ｂ）からも明ら
かなように、特性が僅かでもずれれば、等しいゲート電
圧がかかっても出力される電流量は大きく異なるといっ
た事態が生じうる。こうなってしまうと、僅かな特性の
バラツキによって、同じ電圧の信号を入力してもＯＬＥ
Ｄの発光量が隣接画素で大きく異なってしまう。
【００２５】このように、アナログ駆動法は駆動用ＴＦ
Ｔの特性バラツキに対して極めて敏感であり、その点が
従来のアクティブマトリクス型の発光装置の階調表示に
おける障害となっていた。
【００２６】また、図１８に示した画素を用いた従来の
アナログ駆動では、各画素毎に次に書き換えられるまで
ずっと画像が表示されつづけるという、いわゆるホール
ド型表示となり、動画がぼける（滑らかな動きにならな
い）という問題もあった。
【００２７】本発明は上記問題点を鑑みてなされたもの
であり、鮮明な階調表示の可能なアクティブマトリクス
型の発光装置を提供することを課題とする。そして、そ
のようなアクティブマトリクス型発光装置を表示装置と
して具備する高性能な電子機器を提供することを課題と
する。
【００２８】
【課題を解決するための手段】本発明者は、駆動用ＴＦ
Ｔの特性のばらつきを大幅に軽減すると同時に、動画が
ぼけるのを防止するために、ビデオ信号を画素に書き込
むためのスイッチング用ＴＦＴと、書き込まれたビデオ
信号の電圧に基づいて電流をＯＬＥＤに流す複数の駆動
用ＴＦＴと、画素に書き込まれたビデオ信号を消去する
ためのＴＦＴ（以下、消去用ＴＦＴと呼ぶ）とを各画素
に設けた。さらに、複数の駆動用ＴＦＴは、直列に接続
された複数の駆動用ＴＦＴが、複数並列に接続されてい
る。そして、全ての駆動用ＴＦＴはゲート電極が互いに
接続されている。以下、本明細書では、各画素に設けら
れた複数の駆動用ＴＦＴを、駆動用ＴＦＴ群と総称す
る。
【００２９】各画素に上述した駆動用ＴＦＴ群を設ける
ことで、本発明では、駆動用ＴＦＴのＩDS−ＶGS特性に
多少のばらつきがあっても、同じ電圧の信号を入力した
ときにＯＬＥＤの発光量が隣接画素で大きく異なってし
まうという事態を避けることが可能になる。
【００３０】
【発明の実施の形態】以下に、本発明の発光装置の構造
と、その駆動方法を２つ例を挙げて説明する。１つはデ
ジタルビデオ信号を用いる方式であり、もう１つはアナ
ログビデオ信号を用いる方式である。 （実施の形態１）まず、ｎビットのデジタルビデオ信号
により２n階調の表示を行う場合について説明する。
【００３１】図１は本発明の駆動方法を用いる発光装置
のブロック図であり、１００は画素部、１０２は信号線
駆動回路、１０３は第１走査線駆動回路、１０４は第２
走査線駆動回路である。
【００３２】図示しないが、画素部１００は信号線Ｓ１
〜Ｓｘと、第１走査線Ｇａ１〜Ｇａｙと、第２走査線Ｇ
ｅ１〜Ｇｅｙと、電源線Ｖ１〜Ｖｘとを有している。
【００３３】信号線、第１走査線、第２走査線、電源線
を、それぞれ１つずつ有する領域が画素１０１である。
画素部１００には、マトリクス状に複数の画素１０１が
設けられている。
【００３４】なお図１では信号線駆動回路１０２と第１
走査線駆動回路１０３と第２走査線駆動回路１０４が、
画素部１００と同じ基板上に形成されているが、本発明
はこの構成に限定されない。信号線駆動回路１０２、第
１走査線駆動回路１０３、第２走査線駆動回路１０４
が、画素部１００と異なる基板上に形成され、ＦＰＣ等
のコネクターを介して、画素部１００と接続されていて
も良い。また、図１では信号線駆動回路１０２と第１走
査線駆動回路１０３と第２走査線駆動回路１０４は１つ
ずつ設けられているが、本発明はこの構成に限定されな
い。信号線駆動回路１０２と第１走査線駆動回路１０３
と第２走査線駆動回路１０４の数は設計者が任意に設定
することができる。
【００３５】図２に本発明の画素の構成を示す。図２に
示す画素１０１は、信号線Ｓｉ（Ｓ１〜Ｓｘのうちの１
つ）、第１走査線Ｇａｊ（Ｇａ１〜Ｇａｙのうちの１
つ）、第２走査線Ｇｅｊ（Ｇｅ１〜Ｇｅｙのうちの１
つ）及び電源線Ｖｉ（Ｖ１〜Ｖｘのうちの１つ）を有し
ている。
【００３６】なお信号線と電源線の数は必ずしも同じで
あるとは限らない。また、第１走査線と、第２走査線の
数は必ずしも同じであるとは限らない。またこれらの配
線を必ず全て有していなくとも良く、これらの配線の他
に、別の異なる配線が設けられていても良い。
【００３７】画素１０１は、スイッチング用ＴＦＴ１０
７、消去用ＴＦＴ１０９、ＯＬＥＤ１１０、コンデンサ
１１２を有している。さらに画素１０１は、複数の駆動
用ＴＦＴを含んでいる駆動用ＴＦＴ群１０８を有してい
る。
【００３８】本発明の発光装置では、駆動用ＴＦＴ群１
０８はｓ×ｔ個の駆動用ＴＦＴを有している。図２では
ｓ＝ｔ＝２の場合の駆動用ＴＦＴ群１０８について示し
ている。ｓ×ｔ個の駆動用ＴＦＴは、電源線ＶｉとＯＬ
ＥＤ１１０の間においてｓ個ずつ直列に接続されてい
る。つまり、電源線ＶｉとＯＬＥＤ１１０の間に、直列
に接続されたｓ個のチャネル形成領域が、ｔ個分並列に
接続されている。そして、全ての駆動用ＴＦＴはゲート
電極が互いに接続されている。
【００３９】なお、ｓとｔの値は共に２以上であれば、
設計者が任意に設定することができる。
【００４０】スイッチング用ＴＦＴ１０７のゲート電極
は、第１走査線Ｇａｊに接続されている。スイッチング
用ＴＦＴ１０７のソース領域とドレイン領域は、一方が
信号線Ｓｉに接続されており、もう一方が駆動用ＴＦＴ
群１０８が有する全ての駆動用ＴＦＴのゲート電極に接
続されている。
【００４１】なお本明細書では、ｎチャネル型トランジ
スタのソース領域に与えられる電圧は、ドレイン領域に
与えられる電圧よりも低いものとする。また、ｐチャネ
ル型トランジスタのソース領域に与えられる電圧は、ド
レイン領域に与えられる電圧よりも高いものとする。
【００４２】コンデンサ１１２は、電源線Ｖｉと、駆動
用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴのゲート
電極との間に形成されている。スイッチング用ＴＦＴ１
０７が非選択状態（オフの状態）にある時、駆動用ＴＦ
Ｔ群１０８群が有する全ての駆動用ＴＦＴのゲート電圧
を保持するために設けられている。なお本実施の形態で
はコンデンサ１１２を設ける構成を示したが、本発明は
この構成に限定されず、コンデンサ１１２を設けない構
成にしても良い。本発明の発光装置は、駆動用ＴＦＴが
２×２以上設けられているため、駆動用ＴＦＴ群のゲー
ト電極と活性層の間に形成される容量（ゲート容量）
が、駆動用ＴＦＴが１つの場合比べて大きく、ゲート容
量によりゲート電圧を保持することは十分可能である。
【００４３】消去用ＴＦＴ１０９のゲート電極は、第２
走査線Ｇｅｊに接続されている。また消去用ＴＦＴ１０
９のソース領域とドレイン領域は、一方は電源線Ｖｉ
に、もう一方は、駆動用ＴＦＴ群１０８の全ての駆動用
ＴＦＴのゲート電極に接続されている。
【００４４】ＯＬＥＤ１１０は陽極と陰極と、陽極と陰
極の間に設けられた有機発光層とからなる。
【００４５】ＯＬＥＤ１１０の対向電極には、画素部１
０１を有する基板の外部に設けられた電源から、所定の
電圧が与えらる。また電源線Ｖ１〜Ｖｘには、画素部１
０１を有する基板の外部に設けられた電源から、所定の
電圧が与えらる。そして対向電極と電源線の電圧差は、
電源線の電圧が画素電極に与えられたときにＯＬＥＤが
発光する程度の大きさに保たれている。
【００４６】なお図１及び図２ではモノクロの画像を表
示する発光装置の構成を示しているが、本発明はカラー
の画像を表示する発光装置であっても良い。その場合、
電源線Ｖ１〜Ｖｘの電圧の高さを全て同じに保たなくて
も良く、対応する色毎に変えるようにしても良い。
【００４７】現在の典型的な発光装置は、画素部の面積
あたりの発光量が２００ｃｄ／ｍ2の場合、画素部の面
積あたりの電流が数ｍＡ／ｃｍ2程度必要となる。その
ため画素部のサイズが大きくなると、ＩＣ等に設けられ
た電源から電源線に与えられる電圧のオンオフをスイッ
チで制御することが難しくなる。本発明においては、電
源線と対向電極の間の電圧差は常に一定に保たれてお
り、ＩＣに設けられた電源から与えられる電圧をスイッ
チで制御する必要がないので、より大きな画面サイズの
パネルの実現に有用である。
【００４８】スイッチング用ＴＦＴ１０７、駆動用ＴＦ
Ｔ群１０８、消去用ＴＦＴ１０９は、ｎチャネル型ＴＦ
Ｔでもｐチャネル型ＴＦＴでもどちらでも用いることが
できる。ただし、駆動用ＴＦＴ群１０８が有する全ての
駆動用ＴＦＴは同じ極性を有している。そして、陽極を
画素電極として用い、陰極を対向電極として用いる場
合、全ての駆動用ＴＦＴはｐチャネル型トランジスタで
あるのが望ましい。逆に、陽極を対向電極として用い、
陰極を画素電極として用いる場合、全ての駆動用ＴＦＴ
はｎチャネル型トランジスタであるのが望ましい。
【００４９】またスイッチング用ＴＦＴ１０７、消去用
ＴＦＴ１０９は、シングルゲート構造ではなく、マルチ
ゲート構造（直列に接続された二つ以上のチャネル形成
領域を有する活性層を含む構造）を有していても良い。
【００５０】次に図１、図２で示した本発明の発光装置
の駆動方法について説明する。
【００５１】本発明の発光装置の駆動は、書き込み期間
Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄとに分けて説
明することができる。書き込み期間Ｔａと、表示期間Ｔ
ｒと、非表示期間Ｔｄとが出現するタイミングは、各ラ
インの画素ごとに時間差を有している。
【００５２】図４に、書き込み期間Ｔａと、表示期間Ｔ
ｒと、非表示期間Ｔｄとが出現するタイミングを示す。
横軸は時間を示しており、縦軸は画素が有する第１走査
線及び第２走査線の位置を示している。ただし、書き込
み期間Ｔａは短いので、図を見やすくするために、各ビ
ットに対応する書き込み期間Ｔａ１〜Ｔａｎの開始され
るタイミングを矢印で示した。また、対応するビットご
とに、１ライン目の画素の書き込み期間が開始されてか
ら、ｙライン目の画素の書き込み期間が終了するまでの
期間をΣＴａ１〜ΣＴａｎとして示す。
【００５３】まず、１ライン目の画素において書き込み
期間Ｔａ１が開始される。書き込み期間Ｔａ１が開始さ
れると、第１走査線駆動回路１０３によって１ライン目
の第１走査線Ｇａ１が選択され、１ライン目の画素のス
イッチング用ＴＦＴ１０７が全てオンになる。なおこの
とき、１ライン目の第２走査線Ｇｅ１は選択されていな
いので、消去用ＴＦＴ１０９はオフの状態になってい
る。
【００５４】図３（Ａ）に、書き込み期間Ｔａにおける
各画素の回路素子の接続を簡単に示す。
【００５５】そして、信号線Ｓ１〜Ｓｘに１ビット目の
デジタルのビデオ信号（以下、デジタルビデオ信号と呼
ぶ）が入力され、デジタルのビデオ信号の電圧が駆動用
ＴＦＴ群１０８の全ての駆動用ＴＦＴのゲート電極に与
えられる。
【００５６】なお本明細書において、ビデオ信号の電圧
がスイッチング用ＴＦＴ１０７を介して駆動用ＴＦＴ群
１０８のゲート電極に与えられることを、画素にビデオ
信号が入力されるとする。
【００５７】デジタルビデオ信号は「０」または「１」
の情報を有しており、「０」と「１」のデジタルビデオ
信号は、一方がＨｉ、一方がＬｏの電圧を有する信号で
ある。デジタルビデオ信号が有する電圧に従って、駆動
用ＴＦＴ群１０８が有する全ての駆動用ＴＦＴがオンに
なるかオフになるかが選択される。
【００５８】駆動用ＴＦＴ群１０８がオフのとき、言い
換えると駆動用ＴＦＴ群１０８が有する全ての駆動用Ｔ
ＦＴがオフのとき、画素電極に電源線の電圧が与えられ
ないので、ＯＬＥＤ１１０は発光しない。
【００５９】駆動用ＴＦＴ群１０８がオンのとき、言い
換えると駆動用ＴＦＴ群１０８が有する全ての駆動用Ｔ
ＦＴがオンのとき、画素電極に電源線の電圧が与えら
れ、ＯＬＥＤ１１０は発光する。
【００６０】このように、１ライン目の画素にデジタル
ビデオ信号が入力されると同時に、ＯＬＥＤ１１０が発
光、または非発光の状態になり、１ライン目の画素は表
示を行う。
【００６１】そして１ライン目の画素において書き込み
期間が終了し、２ライン目の画素において書き込み期間
Ｔａ１が開始される。２ライン目の画素において書き込
み期間Ｔａ１が開始されると、第１走査線Ｇａ２が選択
される。そして、１ライン目の画素と同様に１ビット目
のデジタルビデオ信号が２ライン目の画素に入力され、
２ライン目の画素が表示を行う。
【００６２】そして、２ライン目の画素において書き込
み期間Ｔａ１が終了すると、同様に３ライン目以降の画
素においても順に書き込み期間Ｔａ１が開始され、第１
走査線Ｇａ３〜Ｇａｙが順に選択される。そして各ライ
ンの画素に１ビット目のデジタルビデオ信号が入力さ
れ、各ラインの画素が表示を行う。
【００６３】一方、１ライン目の画素において書き込み
期間Ｔａ１が終了すると、次に表示期間Ｔｒ１が開始さ
れる。
【００６４】図３（Ｂ）に、表示期間Ｔｒにおける各画
素の回路素子の接続を簡単に示す。
【００６５】表示期間Ｔｒ１では、第１走査線Ｇａ１及
び第２走査線Ｇｅ１が非選択の状態にあるので、書き込
み期間において駆動用ＴＦＴ群１０８のゲート電極に与
えられた電圧が保持されている。そのため、書き込み期
間Ｔａ１において駆動用ＴＦＴ群１０８がオンになった
場合、表示期間Ｔｒ１においても駆動用ＴＦＴ群１０８
はオンのままであり、ＯＬＥＤ１１０は発光しつづけ
る。逆に、書き込み期間Ｔａ１において駆動用ＴＦＴ群
１０８がオフになった場合、表示期間Ｔｒ１においても
駆動用ＴＦＴ群１０８はオフのままであり、ＯＬＥＤ１
１０は非発光の状態のままである。
【００６６】次に、２ライン目の画素において書き込み
期間Ｔａ１が終了すると、表示期間Ｔｒ１が開始され、
１ライン目の画素と同様に２ライン目の画素において
も、書き込み期間Ｔａ１において画素に入力されたデジ
タルビデオ信号の電圧に従って、画素の表示が維持され
る。
【００６７】そして、３ライン目以降の画素においても
順に表示期間Ｔｒ１が開始される。そして、１ライン目
の画素と同様に、各ラインの画素においても、書き込み
期間Ｔａ１において画素に入力されたデジタルビデオ信
号の電圧に従って、画素の表示が維持される。
【００６８】一方、全てのラインの画素において表示期
間Ｔｒ１が開始される前に、１ライン目の画素において
表示期間Ｔｒ１が終了し、非表示期間Ｔｄ１が開始され
る。
【００６９】非表示期間Ｔｄ１が開始されると、１ライ
ン目の第２走査線Ｇｅ１が選択され、１ライン目の画素
の消去用ＴＦＴ１０９がオンになる。なお、非表示期間
Ｔｄ１においては第１走査線Ｇａ１は非選択の状態のま
まである。
【００７０】図３（Ｃ）に、非表示期間Ｔｄにおける各
画素の回路素子の接続を簡単に示す。
【００７１】消去用ＴＦＴ１０９がオンになると、駆動
用ＴＦＴ群１０８のゲート電極に電源線の電圧が与えら
れる。そのため、駆動用ＴＦＴ群１０８のうち、電源線
の電圧がソース領域に与えられている駆動用ＴＦＴのゲ
ート電圧が０に近くなり、該駆動用ＴＦＴ１０８はオフ
になる。従って、ＯＬＥＤ１１０の画素電極に電源線の
電圧が与えられなくなり、ＯＬＥＤ１１０は発光しな
い。
【００７２】次に、２ライン目以降の画素においても順
に非表示期間Ｔｄ１が出現し、各画素のＯＬＥＤ１１０
が発光しなくなる。
【００７３】次に、１ライン目の画素において書き込み
期間Ｔａ２が開始され、第１走査線Ｇａ１が選択され
る。そして、１ライン目の画素に２ビット目のデジタル
ビデオ信号が入力され、２ライン目の画素が表示を行
う。
【００７４】そして、２ライン目以降の画素において
も、順に書き込み期間Ｔａ２が開始される。
【００７５】一方、１ライン目の画素において書き込み
期間Ｔａ２が終了すると、次に表示期間Ｔｒ２が開始さ
れ、画素の表示が維持される。そして、２ライン目以降
の画素においても書き込み期間Ｔａ２が終了し、表示期
間Ｔｒ２が順に開始される。
【００７６】上述した動作は、表示期間Ｔａｍ（ｍは１
〜ｎの任意の自然数）が開始されるまで繰り返され、書
き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄと
が繰り返し出現する。
【００７７】説明をわかりやすくするために、図４では
ｍ＝ｎ−２の場合を示しているが、本発明はこれに限定
されないのは言うまでもない。本発明においてｍは、１
からｎまでの値を任意に選択することが可能である。
【００７８】Ｔａｍ〔ｎ−２（以下、括弧内はｍ＝ｎ−
２の場合を示す）〕が開始されると、ｍビット目のデジ
タル信号が１ライン目の画素に入力され、表示が行われ
る。そして１ライン目の画素において書き込み期間Ｔａ
ｍが終了すると、２ライン目以降の画素において、順に
書き込み期間Ｔａｍが開始され、ｍビット目のデジタル
信号が各ラインの画素に入力される。
【００７９】一方、１ライン目の画素において書き込み
期間Ｔａｍが終了すると、次に表示期間Ｔｒｍが開始さ
れ、１ライン目の画素の表示が維持される。そして、２
ライン目以降の画素においても、書き込み期間Ｔａｍが
それぞれ終了すると、順に表示期間Ｔｒｍが開始され、
各ラインの画素の表示が維持される。
【００８０】次に、全てのラインの画素の表示期間Ｔｒ
ｍが開始された後、１ライン目の画素において書き込み
期間Ｔａ（ｍ＋１）〔ｎ−１〕が開始され、（ｍ＋１）
〔ｎ−１〕ビット目のデジタルビデオ信号が１ライン目
の画素に入力される。
【００８１】一方、１ライン目の画素において書き込み
期間Ｔａ（ｍ＋１）〔ｎ−１〕が終了すると、次に表示
期間Ｔｒ（ｍ＋１）〔ｎ−１〕が開始され、１ライン目
の画素の表示が維持される。そして、２ライン目以降の
画素においても、書き込み期間Ｔａ（ｍ＋１）〔ｎ−
１〕がそれぞれ終了すると、順に表示期間Ｔｒ（ｍ＋
１）〔ｎ−１〕が開始され、各ラインの画素の表示が維
持される。
【００８２】上述した動作は、全ての画素において表示
期間Ｔｒｎが終了するまで繰り返される。
【００８３】全ての表示期間Ｔｒ１〜Ｔｒｎが終了する
と、１つの画像を表示することができる。本発明におい
て、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。
【００８４】そして１フレーム期間終了後、次のフレー
ム期間が開始され、再び１ライン目の画素において書き
込み期間Ｔａ１が開始され、再び上述した動作が繰り返
される。
【００８５】発光装置は１秒間に６０以上のフレーム期
間を設けることが好ましい。１秒間に表示される画像の
数が６０より少なくなると、視覚的に画像のちらつきが
目立ち始めることがある。
【００８６】また本発明では、全ての書き込み期間の長
さの和が１フレーム期間よりも短いことが重要である。
なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ３：
…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：…：２
(n-2)：２(n-1)とすることが必要である。この表示期間
の組み合わせで２n階調のうち所望の階調表示を行うこ
とができる。
【００８７】１フレーム期間中にＯＬＥＤが発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、ｎ＝８のとき、全部の表示期間で画素が発光した場
合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３
とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表
現できる。
【００８８】なお、１ライン目の画素の書き込み期間Ｔ
ａｍが開始されてから、ｙライン目の画素の書き込み期
間Ｔａｍが終了するまでの期間ΣＴａｍは、表示期間Ｔ
ｒｍの長さよりも短い。
【００８９】また表示期間Ｔｒ１〜Ｔｒｎは、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、表示期間Ｔｒ１〜Ｔｒｎが互いに重ならない順序の
方がより好ましい。また非表示期間Ｔｄ１〜Ｔｄｎも、
互いに重ならない順序の方がより好ましい。
【００９０】なお、本発明では、発光時において駆動用
ＴＦＴは飽和領域で動作させるものとする。飽和領域で
動作させることにより、ＯＬＥＤが多少劣化し、あるい
は環境温度が変化することにより、ＯＬＥＤの輝度−電
圧特性が変化したとしても、輝度−電流特性に変化がな
ければ発光輝度が経時的に変化するのを防ぐことができ
る。
【００９１】そして、本発明では複数の駆動用ＴＦＴを
格子状に複数配する点において、本出願人によって出願
された、図２０に示す特願２０００−３５９０３２号に
記載の画素と異なる。なお、図２０において、各画素は
信号線７０１、第１走査線７０２、第２走査線７０３、
電源線７０４、スイッチング用ＴＦＴ７０５、駆動用Ｔ
ＦＴ７０６、消去用ＴＦＴ７０７、ＯＬＥＤ７０８を有
している。図２０に示した画素と異なり、本発明では、
駆動用ＴＦＴが２×２以上の駆動用ＴＦＴが直列及び並
列に接続されているので、駆動用ＴＦＴの活性層を流れ
る電流によって発生した熱の放射を効率的に行うことが
でき、駆動用ＴＦＴの劣化を抑えることができる。さら
に本発明は複数の駆動用ＴＦＴを格子状に複数配するこ
とにより、個別の駆動用ＴＦＴのＩDS−ＶGS特性に多少
のばらつきがあっても、駆動用ＴＦＴ群に等しいゲート
電圧がかかったときに出力される電流量のばらつきを抑
えることができる。よってＩDS−ＶGS特性のバラツキに
よって、同じ電圧の信号を入力してもＯＬＥＤの発光量
が隣接画素で大きく異なってしまうという事態を避ける
ことが可能になる。
【００９２】また、本発明では、表示を行わない非表示
期間を設けることができる。これにより、ホールド型駆
動とは異なり、動画がぼけるのを回避することができ
る。
【００９３】（実施の形態２）本実施の形態では、アナ
ログビデオ信号を用いた、インパルス型の駆動方法につ
いて説明する。発光装置のブロック図及び画素の構成
は、図１及び図２を参照する。
【００９４】アナログビデオ信号を用いる場合もデジタ
ルビデオ信号を用いる場合と同様に、書き込み期間Ｔａ
と、表示期間Ｔｒと、非表示期間Ｔｄとに分けて本発明
の発光装置の駆動を説明することができる。ただし、ア
ナログビデオ信号を用いた駆動の場合、１フレーム期間
に、書き込み期間Ｔａと、表示期間Ｔｒと、非表示期間
Ｔｄとが１つづつ出現する。
【００９５】また、書き込み期間Ｔａと、表示期間Ｔｒ
と、非表示期間Ｔｄとが出現するタイミングは、各ライ
ンの画素ごとに時間差を有している。
【００９６】各画素において書き込み期間Ｔａが開始さ
れると、第１走査線Ｇａが選択され、スイッチング用Ｔ
ＦＴ１０７がオンになる。このとき、第２走査線Ｇｅは
選択されておらず、消去用ＴＦＴ１０９はオフの状態に
なっている。書き込み期間Ｔａにおける各画素の回路素
子の接続は、図３（Ａ）を参照することができる。
【００９７】そして、信号線にアナログビデオ信号が入
力され、アナログビデオ信号の電圧が駆動用ＴＦＴ群１
０８の全ての駆動用ＴＦＴのゲート電極に与えられる。
各駆動用ＴＦＴは、ゲート電極に入力されたアナログビ
デオ信号の電圧に見合った大きさのドレイン電流を、Ｏ
ＬＥＤ１１０に流す。よって、アナログビデオ信号の電
圧に従ってＯＬＥＤ１１０の発光輝度が定められ、階調
が表示される。
【００９８】書き込み期間Ｔａが終了すると、次に表示
期間Ｔｒが開始される。表示期間Ｔｒでは、第１走査線
Ｇａ及び第２走査線Ｇｅが非選択の状態にあるので、書
き込み期間Ｔａにおいて駆動用ＴＦＴ群１０８のゲート
電極に与えられた電圧が保持されている。表示期間Ｔｒ
における各画素の回路素子の接続は、図３（Ｂ）を参照
することができる。よって、ＯＬＥＤ１１０は、書き込
み期間Ｔａにおいて定められた発光輝度を保ち続ける。
【００９９】表示期間Ｔｒが終了すると、次に非表示期
間Ｔｄが開始される。非表示期間Ｔｄが開始されると、
第２走査線Ｇｅが選択され消去用ＴＦＴ１０９がオンに
なる。第１走査線Ｇａは非選択の状態のままである。非
表示期間Ｔｄにおける各画素の回路素子の接続は、図３
（Ｃ）を参照することができる。
【０１００】消去用ＴＦＴ１０９がオンになると、駆動
用ＴＦＴ群１０８のゲート電極に電源線の電圧が与えら
れる。そのため、駆動用ＴＦＴ群１０８のうち、電源線
の電圧がソース領域に与えられている駆動用ＴＦＴのゲ
ート電圧が０に近くなり、該駆動用ＴＦＴ１０８はオフ
になる。従って、ＯＬＥＤ１１０の画素電極に電源線の
電圧が与えられなくなり、ＯＬＥＤ１１０は発光しなく
なる。
【０１０１】全ての画素において上述した動作が行われ
る。各ラインの画素において、書きこみ期間Ｔａと、表
示期間Ｔｒと、非表示期間Ｔｄとが全て出現すると１フ
レーム期間が終了する。
【０１０２】このように、インパルス型の駆動方法の場
合、各画素毎に、次にビデオ信号が書き込まれるまで
に、いったん表示が消去されるため、各画素において発
光と非発光が繰り返される。このようなインパルス型の
駆動方法では、ホールド型の駆動方法とは異なり、動画
がぼけるのを防止することができる。
【０１０３】なお、本発明の発光装置は、本発明では複
数の駆動用ＴＦＴを格子状に複数配するので、駆動用Ｔ
ＦＴのしきい値や移動度などの特性のばらつきによって
生じるドレイン電流のばらつきを抑えることができる。
よって、デジタルビデオ信号を用いたデジタル駆動法に
限られず、アナログのビデオ信号を用いたアナログ駆動
法にも適している。
【０１０４】
【実施例】以下に、本発明の実施例について説明する。
【０１０５】（実施例１）本実施例では、実施の形態１
に示した駆動方法における、表示期間の出現する順序に
ついて説明する。本実施例では６ビットのデジタルビデ
オ信号を用いた場合に、表示期間Ｔｒ１〜Ｔｒ６の出現
する順序を例に挙げてて説明する。ただし本実施例では
ｍ＝５の場合について説明する。なお、対応するデジタ
ルビデオ信号のビット数やｍの値については、本発明は
本実施例の構成に限定されない。なお本実施例の構成は
デジタルビデオ信号のビット数が３以上の場合において
有効である。
【０１０６】図５に、本実施例の駆動方法において、書
き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄと
が出現するタイミングを示す。横軸は時間を示してお
り、縦軸は画素が有する第１走査線及び第２走査線の位
置を示している。ただし、書き込み期間は短いので、図
を見やすくするために、各ビットに対応する書き込み期
間Ｔａ１〜Ｔａ６の開始されるタイミングを矢印で示し
た。また、対応するビットごとに、１ライン目の画素の
書き込み期間が開始されてから、ｙライン目の画素の書
き込み期間が終了するまでの期間を、それぞれΣＴａ１
〜ΣＴａ６と示す。
【０１０７】また、画素の詳しい動作については、実施
の形態において既に説明してあるので、ここでは説明を
省略する。
【０１０８】本実施例の駆動方法では、１フレーム期間
中で１番長い表示期間（本実施例ではＴｒ６）を、１フ
レーム期間の最初及び最後に設けない。言い換えると、
１フレーム期間中で１番長い表示期間の前後に、同じフ
レーム期間に含まれる他の表示期間が出現するような構
成にしている。
【０１０９】ただし、表示期間の直前に、必ず同じビッ
トに対応する書き込み期間が出現するようにする。
【０１１０】上記構成によって、中間階調の表示を行っ
たときに、隣り合うフレーム期間同士で発光する表示期
間が隣接することによって起きていた表示むらを、人間
の目に認識されずらくすることができる。
【０１１１】なお本実施例の構成はｎ≧３の場合におい
て有効である。
【０１１２】（実施例２）本実施例では、実施の形態１
に示した駆動方法の、別の実施例について説明する。本
実施例では、ｎビットのデジタルビデオ信号を用いた。
ただし本実施例ではｍ＝ｎ−２の場合について説明す
る。
【０１１３】本実施例の駆動方法では、最上位ビットの
デジタルビデオ信号に対応する表示期間Ｔｒｎを第１表
示期間Ｔｒｎ＿１と第２表示期間Ｔｒｎ＿２とに分割し
ている。そして、第１表示期間Ｔｒｎ＿１と第２表示期
間Ｔｒｎ＿２のそれぞれに対応して、第１書き込み期間
Ｔａｎ＿１と第２書き込み期間Ｔａｎ＿２とが設けられ
ている。
【０１１４】図６に、本実施例の駆動方法において、書
き込み期間Ｔａと、表示期間Ｔｒと、非表示期間Ｔｄと
が出現するタイミングを示す。横軸は時間を示してお
り、縦軸は画素が有する第１走査線及び第２走査線の位
置を示している。ただし、書き込み期間は短いので、図
を見やすくするために、各ビットに対応する書き込み期
間Ｔａ１〜Ｔａ（ｎ−１）、Ｔａｎ＿１、Ｔａｎ＿２の
開始されるタイミングを矢印で示した。また、対応する
ビットごとに、１ライン目の画素の書き込み期間が開始
されてから、ｙライン目の画素の書き込み期間が終了す
るまでの期間をΣＴａ１〜ΣＴａ（ｎ−１）、ΣＴａｎ
＿１、ΣＴａｎ＿２と示す。
【０１１５】また、画素の詳しい動作については、実施
の形態において既に説明してあるので、ここでは説明を
省略する。
【０１１６】本実施例では、同じビットのデジタルビデ
オ信号に対応する表示期間（本実施例では第１表示期間
Ｔｒｎ＿１と第２表示期間Ｔｒｎ＿２の間）に、他のビ
ットに対応する表示期間が設けられている。
【０１１７】表示期間Ｔｒ１〜Ｔｒｎ、Ｔｒｎ＿１、Ｔ
ｒｎ＿２の長さは、Ｔｒ１：Ｔｒ２：…：Ｔｒ（ｎ−
１）：（Ｔｒｎ＿１＋Ｔｒｎ＿２）＝２0：２1：…：２
n-1を満たす。
【０１１８】本発明の駆動方法では、１フレーム期間中
における発光する表示期間の長さの和を制御すること
で、階調を表示する。
【０１１９】本実施例は上記構成によって、中間階調の
表示を行ったときに、隣り合うフレーム期間同士で発光
する表示期間が隣接することによって起きていた表示む
らを、実施の形態や実施例１の場合に比べて人間の目に
より認識されずらくすることができる。
【０１２０】なお本実施例では、同じビットに対応する
表示期間が２つある場合について説明したが、本発明は
これに限定されない。１フレーム期間内に同じビットに
対応する表示期間が３つ以上設けられていても良い。
【０１２１】また、本実施例では最上位ビットのデジタ
ルビデオ信号に対応する表示期間を複数設けたが、本発
明はこれに限定されない。最上位ビット以外のビットに
対応する表示期間を複数設けても良い。また、対応する
表示期間が複数設けられたビットは１つだけに限られ
ず、いくつかのビットのそれぞれに複数の表示期間が対
応するような構成にしても良い。
【０１２２】なお本実施例の構成はｎ≧２の場合におい
て有効である。また、本実施例は実施例１と組み合わせ
て実施することが可能である。
【０１２３】（実施例３）本実施例では、本発明の発光
装置における画素部のＴＦＴを作製する方法について説
明する。但し、説明を簡単にするために、駆動用ＴＦＴ
群は、２×２ある駆動用ＴＦＴのうち、２つだけを示し
て説明する。また、本実施例では画素部のＴＦＴの作製
方法についてのみ説明するが、画素部とその周辺に設け
られる駆動回路（信号線駆動回路、第１走査線駆動回
路、第２走査線駆動回路）のＴＦＴを同時に作製するこ
とも可能である。
【０１２４】まず、図７（Ａ）に示すように、コーニン
グ社の＃７０５９ガラスや＃１７３７ガラスなどに代表
されるバリウムホウケイ酸ガラス、またはアルミノホウ
ケイ酸ガラスなどのガラスから成る基板５００１上に酸
化シリコン膜、窒化シリコン膜または酸化窒化シリコン
膜などの絶縁膜から成る下地膜５００２を形成する。例
えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから
作製される酸化窒化シリコン膜５００２ａを１０〜２０
０ｎｍ（好ましくは５０〜１００ｎｍ）形成し、同様に
ＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン
膜５００２ｂを５０〜２００ｎｍ（好ましくは１００〜
１５０ｎｍ）の厚さに積層形成する。本実施例では下地
膜５００２を２層構造として示したが、前記絶縁膜の単
層膜または２層以上積層させた構造として形成しても良
い。
【０１２５】島状半導体膜５００３〜５００５は、非晶
質構造を有する半導体膜をレーザー結晶化法や公知の熱
結晶化法を用いて作製した結晶質半導体膜で形成する。
この島状半導体膜５００３〜５００５の厚さは２５〜８
０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成す
る。結晶質半導体膜の材料に限定はないが、好ましくは
シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金
などで形成すると良い。
【０１２６】レーザー結晶化法で結晶質半導体膜を作製
するには、パルス発振型または連続発光型のエキシマレ
ーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。
これらのレーザーを用いる場合には、レーザー発振器か
ら放射されたレーザー光を光学系で線状に集光し、半導
体膜に照射する方法を用いると良い。結晶化の条件は実
施者が適宣選択するものであるが、エキシマレーザーを
用いる場合はパルス発振周波数３００Ｈｚとし、レーザ
ーエネルギー密度を１００〜４００ｍＪ／ｃｍ 2(代表的
には２００〜３００ｍＪ／ｃｍ2)とする。また、ＹＡＧ
レーザーを用いる場合にはその第２高調波を用いパルス
発振周波数３０〜３００ｋＨｚとし、レーザーエネルギ
ー密度を３００〜６００ｍＪ／ｃｍ2(代表的には３５０
〜５００ｍＪ／ｃｍ2)とすると良い。そして幅１００〜
１０００μm、例えば４００μmで線状に集光したレーザ
ー光を基板全面に渡って照射し、この時の線状レーザー
光の重ね合わせ率（オーバーラップ率）を５０〜９０％
として行う。
【０１２７】次いで、島状半導体膜５００３〜５００５
を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜
５００７はプラズマＣＶＤ法またはスパッタ法を用い、
厚さを４０〜１５０ｎｍとしてシリコンを含む絶縁膜で
形成する。本実施例では、１２０ｎｍの厚さで酸化窒化
シリコン膜で形成する。勿論、ゲート絶縁膜はこのよう
な酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。例えば、酸化シリコン膜を用いる場合には、プ
ラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicat
e）とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３０
０〜４００℃とし、高周波（１３．５６ＭＨｚ）、電力
密度０．５〜０．８Ｗ／ｃｍ2で放電させて形成するこ
とができる。このようにして作製される酸化シリコン膜
は、その後４００〜５００℃の熱アニールによりゲート
絶縁膜として良好な特性を得ることができる。
【０１２８】そして、ゲート絶縁膜５００７上にゲート
電極を形成するための第１の導電膜５００８と第２の導
電膜５００９とを形成する。本実施例では、第１の導電
膜５００８をＴａで５０〜１００ｎｍの厚さに形成し、
第２の導電膜５００９をＷで１００〜３００ｎｍの厚さ
に形成する。
【０１２９】Ｔａ膜はスパッタ法で、Ｔａのターゲット
をＡｒでスパッタすることにより形成する。この場合、
Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力
を緩和して膜の剥離を防止することができる。また、α
相のＴａ膜の抵抗率は２０μΩｃｍ程度でありゲート電
極に使用することができるが、β相のＴａ膜の抵抗率は
１８０μΩｃｍ程度でありゲート電極とするには不向き
である。α相のＴａ膜を形成するために、Ｔａのα相に
近い結晶構造をもつ窒化タンタルを１０〜５０ｎｍ程度
の厚さでＴａの下地に形成しておくとα相のＴａ膜を容
易に得ることができる。
【０１３０】Ｗ膜を形成する場合には、Ｗをターゲット
としたスパッタ法で形成する。その他に６フッ化タング
ステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも
できる。いずれにしてもゲート電極として使用するため
には低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μ
Ωｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大き
くすることで低抵抗率化を図ることができるが、Ｗ中に
酸素などの不純物元素が多い場合には結晶化が阻害され
高抵抗化する。このことより、スパッタ法による場合、
純度９９．９９または９９．９９９９％のＷターゲット
を用い、さらに成膜時に気相中からの不純物の混入がな
いように十分配慮してＷ膜を形成することにより、抵抗
率９〜２０μΩｃｍを実現することができる。
【０１３１】なお、本実施例では、第１の導電膜５００
８をＴａ、第２の導電膜５００９をＷとしたが、特に限
定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ
から選ばれた元素、または前記元素を主成分とする合金
材料もしくは化合物材料で形成してもよい。また、リン
等の不純物元素をドーピングした多結晶シリコン膜に代
表される半導体膜を用いてもよい。本実施例以外の他の
組み合わせの一例は、第１の導電膜を窒化タンタル（Ｔ
ａＮ）で形成し、第２の導電膜をＷとする組み合わせ、
第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２
の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとす
る組み合わせで形成することが好ましい。また、第１の
導電膜及び第２の導電膜としてリン等の不純物元素をド
ーピングした多結晶シリコン膜に代表される半導体膜
や、、ＡｇＰｄＣｕ合金を用いてもよい。
【０１３２】また、２層構造に限定されず、例えば、タ
ングステン膜、アルミニウムとシリコンの合金（Ａｌ−
Ｓｉ）膜、窒化チタン膜を順次積層した３層構造として
もよい。また、３層構造とする場合、タングステンに代
えて窒化タングステンを用いてもよいし、アルミニウム
とシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウ
ムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、
窒化チタン膜に代えてチタン膜を用いてもよい。
【０１３３】なお、導電膜の材料によって、適宜最適な
エッチングの方法や、エッチャントの種類を選択するこ
とが重要である。
【０１３４】次に、レジストによるマスク５０１０を形
成し、電極及び配線を形成するための第１のエッチング
処理を行う。本実施例ではＩＣＰ（Inductively Couple
d Plasma：誘導結合型プラズマ）エッチング法を用い、
エッチング用ガスにＣＦ4とＣｌ2を混合し、１Ｐａの圧
力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入してプラズマを生成して行う。基板側
（試料ステージ）にも１００ＷのＲＦ（１３．５６ＭＨ
ｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ
膜とも同程度にエッチングされる。
【０１３５】上記エッチング条件では、レジストによる
マスクの形状を適したものとすることにより、基板側に
印加するバイアス電圧の効果により第１の導電層及び第
２の導電層の端部がテーパー形状となる。テーパー部の
角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残
すことなくエッチングするためには、１０〜２０％程度
の割合でエッチング時間を増加させると良い。Ｗ膜に対
する酸化窒化シリコン膜の選択比は２〜４（代表的には
３）であるので、オーバーエッチング処理により、酸化
窒化シリコン膜が露出した面は２０〜５０ｎｍ程度エッ
チングされることになる。こうして、第１のエッチング
処理により第１の導電層と第２の導電層から成る第１の
形状の導電層５０１１〜５０１４（第１の導電層５０１
１ａ〜５０１４ａと第２の導電層５０１１ｂ〜５０１４
ｂ）を形成する。このとき、ゲート絶縁膜５００７にお
いては、第１の形状の導電層５０１１〜５０１４で覆わ
れない領域は２０〜５０ｎｍ程度エッチングされ薄くな
った領域が形成される。（図７（Ａ））
【０１３６】そして、第１のドーピング処理を行いＮ型
を付与する不純物元素を添加する。（図７（Ｂ））ドー
ピングの方法はイオンドープ法もしくはイオン注入法で
行えば良い。イオンドープ法の条件はドーズ量を１×１
０13〜５×１０14ａｔｏｍｓ／ｃｍ2とし、加速電圧を
６０〜１００ｋｅＶとして行う。Ｎ型を付与する不純物
元素として１５族に属する元素、典型的にはリン（Ｐ）
または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を
用いる。この場合、導電層５０１１〜５０１４がＮ型を
付与する不純物元素に対するマスクとなり、自己整合的
に第１の不純物領域５０１７〜５０２３が形成される。
第１の不純物領域５０１７〜５０２３には１×１０20〜
１×１０21ａｔｏｍｓ／ｃｍ3の濃度範囲でＮ型を付与
する不純物元素を添加する。
【０１３７】次に、図７（Ｃ）に示すように第２のエッ
チング処理を行う。同様にＩＣＰエッチング法を用い、
エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Ｐ
ａの圧力でコイル型の電極に５００ＷのＲＦ(１３．５
６ＭＨｚ)電力を供給し、プラズマを生成して行う。基
板側（試料ステージ）には５０ＷのＲＦ(１３．５６Ｍ
Ｈｚ)電力を投入し、第１のエッチング処理に比べ低い
自己バイアス電圧を印加する。このような条件によりＷ
膜を異方性エッチングし、かつ、それより遅いエッチン
グ速度で第１の導電層であるＴａを異方性エッチングし
て第２の形状の導電層５０２４〜５０２７（第１の導電
層５０２４ａ〜５０２７ａと第２の導電層５０２４ｂ〜
５０２７ｂ）を形成する。このとき、ゲート絶縁膜５０
０７においては、第２の形状の導電層５０２４〜５０２
７で覆われない領域はさらに２０〜５０ｎｍ程度エッチ
ングされ薄くなった領域が形成される。
【０１３８】Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスに
よるエッチング反応は、生成されるラジカルまたはイオ
ン種と反応生成物の蒸気圧から推測することができる。
ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗ
のフッ化物であるＷＦ6が極端に高く、その他のＷＣ
ｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、Ｃ
Ｆ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチン
グされる。しかし、この混合ガスに適量のＯ2を添加す
るとＣＦ4とＯ2が反応してＣＯとＦになり、Ｆラジカル
またはＦイオンが多量に発生する。その結果、フッ化物
の蒸気圧が高いＷ膜のエッチング速度が増大する。一
方、ＴａはＦが増大しても相対的にエッチング速度の増
加は少ない。また、ＴａはＷに比較して酸化されやすい
ので、Ｏ2を添加することでＴａの表面が酸化される。
Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴ
ａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ
膜とのエッチング速度に差を作ることが可能となりＷ膜
のエッチング速度をＴａ膜よりも大きくすることが可能
となる。
【０１３９】そして、図８（Ａ）に示すように第２のド
ーピング処理を行う。この場合、第１のドーピング処理
よりもドーズ量を下げて高い加速電圧の条件としてＮ型
を付与する不純物元素をドーピングする。例えば、加速
電圧を７０〜１２０ｋｅＶとし、１×１０13ａｔｏｍｓ
／ｃｍ2のドーズ量で行い、図７（Ｂ）で島状半導体膜
に形成された第１の不純物領域の内側に新たな不純物領
域を形成する。ドーピングは、第２の形状の導電層５０
２４〜５０２７を不純物元素に対するマスクとして用
い、第２の導電層５０２４ａ〜５０２７ａの下側の領域
にも不純物元素が添加されるようにドーピングする。こ
うして、第２の導電層５０２４ａ〜５０２７ａと重なる
第３の不純物領域５０３０〜５０３７と、第１の不純物
領域と第３の不純物領域との間の第２の不純物領域５０
４０〜５０４７とを形成する。Ｎ型を付与する不純物元
素は、第２の不純物領域で１×１０17〜１×１０19ａｔ
ｏｍｓ／ｃｍ3の濃度となるようにし、第３の不純物領
域で１×１０16〜１×１０18ａｔｏｍｓ／ｃｍ3の濃度
となるようにする。
【０１４０】そして、図８（Ｂ）に示すように、Ｐチャ
ネル型ＴＦＴを形成する島状半導体膜５００４に第1の
導電型とは逆の導電型の第４の不純物領域５０５０〜５
０６０を形成する。第２の導電層５０２４ｂ〜５０２７
ｂを不純物元素に対するマスクとして用い、自己整合的
に不純物領域を形成する。このとき、Ｎチャネル型ＴＦ
Ｔを形成する島状半導体膜５００３、５００５はレジス
トマスク５２００で全面を被覆しておく。不純物領域５
０５０〜５０６０にはそれぞれ異なる濃度でリンが添加
されているが、ジボラン（Ｂ2Ｈ6）を用いたイオンドー
プ法で形成し、そのいずれの領域においても不純物濃度
を２×１０20〜２×１０21ａｔｏｍｓ／ｃｍ3となるよ
うにする。
【０１４１】以上までの工程でそれぞれの島状半導体膜
に不純物領域が形成される。島状半導体膜と重なる第２
の導電層５０２４〜５０２７がゲート電極として機能す
る。
【０１４２】こうして導電型の制御を目的として、それ
ぞれの島状半導体膜に添加された不純物元素を活性化す
る工程を行う。この工程はファーネスアニール炉を用い
る熱アニール法で行う。その他に、レーザーアニール
法、またはラピッドサーマルアニール法（ＲＴＡ法）を
適用することができる。熱アニール法では酸素濃度が１
ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気
中で４００〜７００℃、代表的には５００〜６００℃で
行うものであり、本実施例では５００℃で４時間の熱処
理を行う。ただし、５０２４〜５０２７に用いた配線材
料が熱に弱い場合には、配線等を保護するため層間絶縁
膜（シリコンを主成分とする）を形成した後で活性化を
行うことが好ましい。
【０１４３】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、島状半導体膜を水素化する工程を行う。この工程は
熱的に励起された水素により半導体膜のダングリングボ
ンドを終端する工程である。水素化の他の手段として、
プラズマ水素化（プラズマにより励起された水素を用い
る）を行っても良い。
【０１４４】次いで、図８（Ｃ）に示すように、第１の
層間絶縁膜５０６１を酸化窒化シリコン膜から１００〜
２００ｎｍの厚さで形成する。その上に有機絶縁物材料
から成る第２の層間絶縁膜５０６２を形成した後、第１
の層間絶縁膜５０６１、第２の層間絶縁膜５０６２、お
よびゲート絶縁膜５００７に対してコンタクトホールを
形成し、各配線（接続配線、信号線を含む）５０６５〜
５０６９をパターニング形成する。
【０１４５】第２の層間絶縁膜５０６２としては、有機
樹脂を材料とする膜を用い、その有機樹脂としてはポリ
イミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することが出来る。特に、第２の層間
絶縁膜５０６２は平坦化の意味合いが強いので、平坦性
に優れたアクリルが好ましい。本実施例ではＴＦＴによ
って形成される段差を十分に平坦化しうる膜厚でアクリ
ル膜を形成する。好ましくは１〜５μm（さらに好まし
くは２〜４μm）とすれば良い。
【０１４６】コンタクトホールの形成は、ドライエッチ
ングまたはウエットエッチングを用い、Ｎ型の不純物領
域５０１７、５０１８、５０２２、５０２３またはＰ型
の不純物領域５０５０、５０６０に達するコンタクトホ
ールをそれぞれ形成する。
【０１４７】また、配線（接続配線、信号線を含む）５
０６５〜５０６９として、Ｔｉ膜を１００ｎｍ、Ｔｉを
含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍを
スパッタ法で連続形成した３層構造の積層膜を所望の形
状にパターニングしたものを用いる。勿論、他の導電膜
を用いても良い。
【０１４８】次に、図９（Ａ）に示すように、有機樹脂
からなる第３層間絶縁膜５０７１を形成する。有機樹脂
としてはポリイミド、ポリアミド、アクリル、ＢＣＢ
（ベンゾシクロブテン）等を使用することができる。特
に、第３層間絶縁膜５０７１は平坦化の意味合いが強い
ので、平坦性に優れたアクリルが好ましい。本実施例で
はＴＦＴによって形成される段差を十分に平坦化しうる
膜厚でアクリル膜を形成する。好ましくは１〜５μm
（さらに好ましくは２〜４μm）とすれば良い。
【０１４９】次に第３層間絶縁膜５０７１に、配線５０
６８に達するコンタクトホールを形成し、画素電極５０
７３を形成する。本実施例では酸化インジウム・スズ
（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニン
グを行って画素電極５０７３を形成する。また、酸化イ
ンジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した
透明導電膜を用いても良い。この画素電極５０７３がＯ
ＬＥＤの陽極に相当する（図９（Ａ））。
【０１５０】図９（Ａ）の状態における画素の上面図を
図１０に示す。なお、図１０の破線Ａ−Ａ’、Ｂ−
Ｂ’、Ｃ−Ｃ’における断面図が図９（Ａ）に相当す
る。
【０１５１】５０８０はスイッチング用ＴＦＴ、５０８
１〜５０８４は駆動用ＴＦＴ、５０８５は消去用ＴＦＴ
に相当する。
【０１５２】信号線Ｓｉに相当する配線５０６５は、ス
イッチング用ＴＦＴ５０８０が有する島状半導体膜（活
性層）５００３の第１の不純物領域５０１７に接続され
ている。また、スイッチング用ＴＦＴ５０８０のゲート
電極に相当する第２の形状の導電層５０２４は、第１の
走査線Ｇａｊ５０９０に接続されている。また、スイッ
チング用ＴＦＴ５０８０が有する島状半導体膜（活性
層）５００３の第１の不純物領域５０１８は、配線５０
６６を介してゲート配線５０９１に接続されている。
【０１５３】ゲート配線５０９１の一部は、駆動用ＴＦ
Ｔ５０８１のゲート電極に相当する第２の形状の導電層
５０２５、駆動用ＴＦＴ５０８２のゲート電極に相当す
る第２の形状の導電層５０２６、駆動用ＴＦＴ５０８３
のゲート電極に相当する第２の形状の導電層、駆動用Ｔ
ＦＴ５０８２のゲート電極に相当する第２の形状の導電
層を含んでいる。駆動用ＴＦＴ５０８１〜５０８４は島
状半導体膜５００４を有しており、島状半導体膜５００
４が有する第３の不純物領域５０５０は、電源線Ｖｉに
相当する配線５０６７に接続されている。また、島状半
導体膜５００４が有する第３の不純物領域５０６０は配
線５０６８に接続されている。
【０１５４】ゲート配線５０９１は、配線５０６９を介
して、消去用ＴＦＴ５０８５が有する島状半導体膜５０
０５の第１の不純物領域５０２３に接続されている。ま
た、消去用ＴＦＴ５０８５が有する島状半導体膜５００
５の第１の不純物領域５０２２は、電源線５０６７に接
続されている。消去用ＴＦＴ５０８５のゲート電極に相
当する第２の形状の導電層５０２７は、第２の走査線Ｇ
ｅｊ５０９２に接続されている。
【０１５５】配線５０６８は画素電極５０７３に接続さ
れている。
【０１５６】次に、図９（Ｂ）に示すように、珪素を含
む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚
さに形成し、画素電極５０７３に対応する位置に開口部
を形成して第４の層間絶縁膜５０７４を形成する。開口
部を形成する際、ウエットエッチング法を用いることで
容易にテーパー形状の側壁とすることが出来る。開口部
の側壁が十分になだらかでないと段差に起因する有機発
光層の劣化が顕著な問題となってしまう。
【０１５７】次に、有機発光層５０７５および陰極（Ｍ
ｇＡｇ電極）５０７６を、真空蒸着法を用いて大気解放
しないで連続形成する。なお、有機発光層５０７５の膜
厚は８０〜２００ｎｍ（典型的には１００〜１２０ｎ
ｍ）、陰極５０７６の厚さは１８０〜３００ｎｍ（典型
的には２００〜２５０ｎｍ）とすれば良い。
【０１５８】この工程では、赤色に対応する画素、緑色
に対応する画素および青色に対応する画素に対して順
次、有機発光層および陰極を形成する。但し、有機発光
層は溶液に対する耐性に乏しいためフォトリソグラフィ
技術を用いずに各色個別に形成しなくてはならない。そ
こでメタルマスクを用いて所望の画素以外を隠し、必要
箇所だけ選択的に有機発光層および陰極を形成するのが
好ましい。
【０１５９】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
有機発光層を選択的に形成する。次いで、緑色に対応す
る画素以外を全て隠すマスクをセットし、そのマスクを
用いて緑色発光の有機発光層を選択的に形成する。次い
で、同様に青色に対応する画素以外を全て隠すマスクを
セットし、そのマスクを用いて青色発光の有機発光層を
選択的に形成する。なお、ここでは全て異なるマスクを
用いるように記載しているが、同じマスクを使いまわし
ても構わない。また、全画素に有機発光層を形成するま
で真空を破らずに処理することが好ましい。
【０１６０】ここではＲＧＢに対応した３種類のＯＬＥ
Ｄを形成する方式を用いたが、白色発光のＯＬＥＤとカ
ラーフィルタを組み合わせた方式、青色または青緑発光
のＯＬＥＤと蛍光体（蛍光性の色変換層：ＣＣＭ）とを
組み合わせた方式、陰極（対向電極）に透明電極を利用
してＲＧＢに対応したＯＬＥＤを重ねる方式などを用い
ても良い。
【０１６１】なお、有機発光層５０７５としては公知の
材料を用いることが出来る。公知の材料としては、駆動
電圧を考慮すると有機材料を用いるのが好ましい。例え
ば正孔注入層、正孔輸送層、発光層および電子注入層で
なる４層構造を有機発光層とすれば良い。
【０１６２】次に陰極５０７６を形成する。本実施例で
はＯＬＥＤの陰極としてＭｇＡｇ電極を用いた例を示す
が、公知の他の材料であっても良い。
【０１６３】次いで、有機発光層および陰極を覆って保
護電極５０７７を形成する。保護電極５０７７が有機発
光層を水分等から保護し、ＯＬＥＤの信頼性を高めるこ
とが出来る。この保護電極５０７７としてはアルミニウ
ムを主成分とする導電膜を用いれば良い。保護電極５０
７７は有機発光層および陰極を形成した時とは異なるマ
スクを用いて真空蒸着法で形成すれば良い。また、有機
発光層および陰極を形成した後で大気解放しないで連続
的に形成することが好ましい。
【０１６４】こうして図９（Ｂ）に示すような構造のア
クティブマトリクス型発光装置が完成する。
【０１６５】ところで、本実施例の作製方法で作製され
たＴＦＴは、画素部だけでなく駆動回路に用いること
で、非常に高い信頼性を示し、動作特性も向上しうる。
また結晶化工程においてＮｉ等の金属触媒を添加し、結
晶性を高めることも可能である。それによって、信号線
駆動回路の駆動周波数を１０ＭＨｚ以上にすることが可
能である。
【０１６６】まず、極力動作速度を落とさないようにホ
ットキャリア注入を低減させる構造を有するＴＦＴを、
駆動回路を形成するＣＭＯＳ回路のＮチャネル型ＴＦＴ
として用いる。なお、ここでいう駆動回路としては、シ
フトレジスタ、バッファ、レベルシフタ、線順次駆動に
おけるラッチ、点順次駆動におけるトランスミッション
ゲートなどが含まれる。
【０１６７】本実施例の場合、Ｎチャネル型ＴＦＴの活
性層は、ソース領域、ドレイン領域、ＧＯＬＤ領域、Ｌ
ＤＤ領域およびチャネル形成領域を含み、ＧＯＬＤ領域
はゲート絶縁膜を介してゲート電極と重なっている。
【０１６８】また、ＣＭＯＳ回路のＰチャネル型ＴＦＴ
は、ホットキャリア注入による劣化が殆ど気にならない
ので、特にＬＤＤ領域を設けなくても良い。勿論、Ｎチ
ャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャ
リア対策を講じることも可能である。
【０１６９】その他、駆動回路において、チャネル形成
領域を双方向に電流が流れるようなＣＭＯＳ回路、即
ち、ソース領域とドレイン領域の役割が入れ替わるよう
なＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成
するＮチャネル型ＴＦＴは、チャネル形成領域の両サイ
ドにチャネル形成領域を挟む形でＬＤＤ領域を形成する
ことが好ましい。このような例としては、点順次駆動に
用いられるトランスミッションゲートなどが挙げられ
る。また駆動回路において、オフ電流値を極力低く抑え
る必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ
回路を形成するＮチャネル型ＴＦＴは、ＬＤＤ領域の一
部がゲート絶縁膜を介してゲート電極と重なる構成を有
していることが好ましい。このような例としては、やは
り、点順次駆動に用いられるトランスミッションゲート
などが挙げられる。
【０１７０】なお、実際には図９（Ｂ）の状態まで完成
したら、さらに外気に曝されないように、気密性が高
く、脱ガスの少ない保護フィルム（ラミネートフィル
ム、紫外線硬化樹脂フィルム等）や透光性のシーリング
材でパッケージング（封入）することが好ましい。その
際、シーリング材の内部を不活性雰囲気にしたり、内部
に吸湿性材料（例えば酸化バリウム）を配置したりする
とＯＬＥＤの信頼性が向上する。
【０１７１】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クタ（フレキシブルプリントサーキット：ＦＰＣ）を取
り付けて製品として完成する。
【０１７２】なお本実施例ではスイッチング用ＴＦＴと
消去用ＴＦＴとがシングルゲート構造を有する場合につ
いて示したが、スイッチング用ＴＦＴと消去用ＴＦＴと
がマルチゲート構造を有していても良い。マルチゲート
構造を有するＴＦＴは、シングルゲート構造を有するＴ
ＦＴに比べてオフ電流を抑えることができる。そのた
め、スイッチング用ＴＦＴをマルチゲート構造にするこ
とは、スイッチング素子として用いるのにより望まし
い。
【０１７３】なお本実施例は、実施例１または実施例２
と組み合わせて実施することが可能である。
【０１７４】（実施例４）実施例３では、陽極を画素電
極として用い、陰極を対向電極として用いた例について
説明したが、本実施例では、陰極を画素電極として用
い、陽極を対向電極として用いた画素の構成について説
明する。
【０１７５】図１１に本実施例の画素の断面図を示す。
図１１において、５３００はスイッチング用ＴＦＴ、５
３０１、５３０２は駆動用ＴＦＴ、５３０３は消去用Ｔ
ＦＴである。なお本実施例では駆動用ＴＦＴが２×２個
設けられた画素の構成について説明するが、図１１では
そのうち２つの駆動用ＴＦＴのみ図示した。
【０１７６】図１１において、スイッチング用ＴＦＴ５
３００と、消去用ＴＦＴ５３０３はｎチャネル型ＴＦＴ
を用いている。スイッチング用ＴＦＴ５３００と、消去
用ＴＦＴ５３０３は、ｎチャネル型ＴＦＴでもｐチャネ
ル型ＴＦＴでもどちらでも良い。
【０１７７】また図１１において、駆動用ＴＦＴ５３０
１、５３０２はｎチャネル型ＴＦＴである。本実施例で
はＯＬＥＤの陰極を画素電極として用い、陽極を対向電
極として用いており、駆動用ＴＦＴは全てｎチャネル型
ＴＦＴであることが望ましい。
【０１７８】５３１０はＯＬＥＤに相当する。ＯＬＥＤ
５３１０は、陰極である画素電極５３１１と、有機発光
層５３１２と、陽極である対向電極５３１３を有してい
る。
【０１７９】本実施例では画素電極５３１１として３０
０ｎｍ厚のアルミニウム合金膜（１wt%のチタンを含有
したアルミニウム膜）を用いた。
【０１８０】また図示しないが、有機発光層５３１２
は、陰極に近い側に発光層と、陽極に近い側に正孔注入
層を有している。なお、これはほんの一例であり、本実
施例の有機発光層の構成はこれに限定されない。有機発
光層の組み合わせは、既に様々な例が報告されており、
そのいずれの構成を用いても構わない。
【０１８１】対向電極５３１３は、透明導電膜でなる陽
極を１２０ｎｍの厚さに形成する。本実施例では、酸化
インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透
明導電膜を用いる。成膜方法は、有機発光層５３１２を
劣化させないように、室温で蒸着法により形成すること
が好ましい。
【０１８２】対向電極５３１３を形成したら、プラズマ
ＣＶＤ法により窒化酸化珪素膜でなる第２パッシベーシ
ョン膜５３１４を３００ｎｍの厚さに形成する。このと
きも成膜温度に留意する必要がある。成膜温度を下げる
にはリモートプラズマＣＶＤ法を用いると良い。
【０１８３】本実施例の発光装置は、ＯＬＥＤ５３１０
において発せられた光が、画素電極５３１１を透過せず
に、対向電極５３１３側に透過される。そのため、基板
上に形成されたＴＦＴによって光が遮られることがな
い。したがって、画素電極に陽極を用い、対向電極に陰
極を用いる場合に比べて、ＯＬＥＤに流れる電流を増や
さなくとも、ＯＬＥＤパネルの輝度を高くすることが可
能である。また、各画素におけるＴＦＴの配置および数
に、ＯＬＥＤパネルの発光輝度が左右されることがな
い。
【０１８４】なお本実施例ではスイッチング用ＴＦＴと
消去用ＴＦＴとがシングルゲート構造を有する場合につ
いて示したが、スイッチング用ＴＦＴと消去用ＴＦＴと
がマルチゲート構造を有していても良い。マルチゲート
構造を有するＴＦＴは、シングルゲート構造を有するＴ
ＦＴに比べてオフ電流を抑えることができる。そのた
め、スイッチング用ＴＦＴをマルチゲート構造にするこ
とは、スイッチング素子として用いるのにより望まし
い。
【０１８５】本実施例は、実施例１または実施例２と組
み合わせて実施することが可能である。
【０１８６】（実施例５）本実施例では、ボトムゲート
型のＴＦＴを用いた、本発明の発光装置の画素の構成に
ついて説明する。但し、説明を簡単にするために、駆動
用ＴＦＴ群は、２×２ある駆動用ＴＦＴのうち、２つだ
けを示して説明する。また、本実施例では画素部のＴＦ
Ｔの作製方法についてのみ説明するが、画素部とその周
辺に設けられる駆動回路（信号線駆動回路、第１走査線
駆動回路、第２走査線駆動回路）のＴＦＴを同時に作製
することも可能である。
【０１８７】図１２に、本実施例の発光装置の画素の断
面図を示す。
【０１８８】５４００はスイッチング用ＴＦＴ、５４０
１、５４０２は駆動用ＴＦＴ、５４０３は消去用ＴＦＴ
である。
【０１８９】スイッチング用ＴＦＴ５４００は、ゲート
電極５４１０と、ゲート電極５４１０に接するゲート絶
縁膜５４１１と、ゲート絶縁膜５４１１に接する島状の
半導体膜５４１２とを有している。半導体膜５４１２
は、チャネル形成領域５４１３と、チャネル形成領域５
４１３に接している、ＬＤＤ領域に相当する第２の不純
物領域５４１４、５４１５と、ＬＤＤ領域５４１４、５
４１５に接する第１の不純物領域５４１６、５４１７と
を有している。
【０１９０】駆動用ＴＦＴ５４０１、５４０２は、ゲー
ト電極５４２０、５４２１と、ゲート電極５４２０、５
４２１に接するゲート絶縁膜５４１１と、ゲート絶縁膜
５４１１に接する島状の半導体膜５４２２とを有してい
る。半導体膜５４２２は、チャネル形成領域５４２３、
５４２４と、チャネル形成領域５４２３、５４２４に接
している不純物領域５４２５〜５４２７とを有してい
る。
【０１９１】消去用ＴＦＴ５４０３は、ゲート電極５４
３０と、ゲート電極５４３０に接するゲート絶縁膜５４
１１と、ゲート絶縁膜５４１１に接する島状の半導体膜
５４３２とを有している。半導体膜５４３２は、チャネ
ル形成領域５４３３と、チャネル形成領域５４３３に接
している、ＬＤＤ領域に相当する第２の不純物領域５４
３４、５４３５と、ＬＤＤ領域５４３４、５４３５に接
する第１の不純物領域５４３６、５４３７とを有してい
る。
【０１９２】駆動用ＴＦＴ５４０２が有する不純物領域
５４２７は、ＯＬＥＤ５４５０が有する画素電極５４５
１に配線５４５２を介して接続されている。
【０１９３】なお本実施例ではスイッチング用ＴＦＴと
消去用ＴＦＴとがシングルゲート構造を有する場合につ
いて示したが、スイッチング用ＴＦＴと消去用ＴＦＴと
がマルチゲート構造を有していても良い。マルチゲート
構造を有するＴＦＴは、シングルゲート構造を有するＴ
ＦＴに比べてオフ電流を抑えることができる。そのた
め、スイッチング用ＴＦＴをマルチゲート構造にするこ
とは、スイッチング素子として用いるのにより望まし
い。
【０１９４】また本実施例では、陽極を画素電極として
用いた場合について説明したが、陰極を画素電極として
用いても良い。この場合、駆動用ＴＦＴ５４０１、５４
０２はｎチャネル型ＴＦＴであることが望ましい。
【０１９５】なお本実施例は、実施例１または実施例２
と組み合わせて実施することが可能である。
【０１９６】（実施例６）本実施例では、実施の形態１
に示した駆動方法に対応した、発光装置の駆動回路（信
号線駆動回路、第１及び第２走査線駆動回路）の構成に
ついて説明する。
【０１９７】図１４に本実施例の自発光装置の駆動回路
のブロック図を示す。図１４（Ａ）は信号線駆動回路６
０１であり、シフトレジスタ６０２、ラッチ（Ａ）６０
３、ラッチ（Ｂ）６０４を有している。
【０１９８】信号線駆動回路６０１において、シフトレ
ジスタ６０２にクロック信号（ＣＬＫ）およびスタート
パルス（ＳＰ）が入力される。シフトレジスタ６０２
は、これらのクロック信号（ＣＬＫ）およびスタートパ
ルス（ＳＰ）に基づきタイミング信号を順に発生させ、
バッファ等（図示せず）を通して後段の回路へタイミン
グ信号を順次入力する。
【０１９９】シフトレジスタ６０２からのタイミング信
号は、バッファ等によって緩衝増幅される。タイミング
信号が入力される配線には、多くの回路あるいは素子が
接続されているために負荷容量（寄生容量）が大きい。
この負荷容量が大きいために生ずるタイミング信号の立
ち上がりまたは立ち下がりの”鈍り”を防ぐために、こ
のバッファが設けられる。なおバッファは必ずしも設け
る必要はない。
【０２００】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）６０３に入力される。ラッチ
（Ａ）６０３は、ｎビットのデジタルビデオ信号を処理
する複数のステージのラッチを有している。ラッチ
（Ａ）６０３は、前記タイミング信号が入力されると、
信号線駆動回路６０１の外部から入力されるｎビットの
デジタルビデオ信号を順次取り込み、保持する。
【０２０１】なお、ラッチ（Ａ）６０３にデジタルビデ
オ信号を取り込む際に、ラッチ（Ａ）６０３が有する複
数のステージのラッチに、順にデジタルビデオ信号を入
力しても良い。しかし本発明はこの構成に限定されな
い。ラッチ（Ａ）６０３が有する複数のステージのラッ
チをいくつかのグループに分け、各グループごとに並行
して同時にデジタルビデオ信号を入力する、いわゆる分
割駆動を行っても良い。なおこのときのグループの数を
分割数と呼ぶ。例えば４つのステージごとにラッチをグ
ループに分けた場合、４分割で分割駆動すると言う。
【０２０２】ラッチ（Ａ）６０３の全てのステージのラ
ッチにデジタルビデオ信号の書き込みが一通り終了する
までの時間を、ライン期間と呼ぶ。実際には、上記ライ
ン期間に水平帰線期間が加えられた期間をライン期間に
含むことがある。
【０２０３】１ライン期間が終了すると、ラッチ（Ｂ）
６０４にラッチシグナル（Latch Signal）が入力され
る。この瞬間、ラッチ（Ａ）６０３に書き込まれ保持さ
れているデジタルビデオ信号は、ラッチ（Ｂ）６０４に
一斉に送出され、ラッチ（Ｂ）６０４の全ステージのラ
ッチに書き込まれ、保持される。
【０２０４】デジタルビデオ信号をラッチ（Ｂ）６０４
に送出し終えたラッチ（Ａ）６０３には、シフトレジス
タ６０２からのタイミング信号に基づき、デジタルビデ
オ信号の書き込みが順次行われる。
【０２０５】この２順目の１ライン期間中には、ラッチ
（Ｂ）６０３に書き込まれ、保持されているデジタルビ
デオ信号が信号線に入力される。
【０２０６】なお、シフトレジスタの代わりにデコーダ
回路等の別の回路を用いて、ラッチ回路に順にデジタル
ビデオ信号を書きこむようにしても良い。
【０２０７】図１４（Ｂ）は第１走査線駆動回路の構成
を示すブロック図である。
【０２０８】第１走査線駆動回路６０５は、それぞれシ
フトレジスタ６０６、バッファ６０７を有している。ま
た場合によってはレベルシフトを有していても良い。
【０２０９】第１走査線駆動回路６０５において、シフ
トレジスタ６０６からのタイミング信号がバッファ６０
７に入力され、対応する第１走査線に入力される。第１
走査線には、１ライン分の画素のスイッチング用ＴＦＴ
のゲート電極が接続されている。そして、１ライン分の
画素のスイッチング用ＴＦＴを一斉にＯＮにしなくては
ならないので、バッファは大きな電流を流すことが可能
なものが用いられる。
【０２１０】なお第２走査線駆動回路は第１走査線駆動
回路の構成と同じであるので、図１４（Ｂ）を参考にす
る。ただし第２走査線駆動回路の場合、バッファからの
出力は第２走査線に入力される。また第２走査線には、
１ライン分の画素の消去用ＴＦＴのゲート電極が接続さ
れている。そして、１ライン分の画素の消去用ＴＦＴを
一斉にＯＮにしなくてはならないので、バッファは大き
な電流を流すことが可能なものが用いられる。
【０２１１】なお、シフトレジスタの代わりにデコーダ
回路等の別の回路を用いて、ゲート信号を選択し、タイ
ミング信号を供給するようにしても良い。
【０２１２】本発明において用いられる駆動回路は、本
実施例で示した構成に限定されない。本実施例は、実施
例１〜実施例５と自由に組み合わせて実施することが可
能である。
【０２１３】（実施例７）本実施例では、実施の形態１
に示した駆動方法に対応する、図１３で示した信号線駆
動回路６０１の詳しい構成について説明する。
【０２１４】図１４に本実施例の信号線駆動回路の回路
図を示す。シフトレジスタ８０１、ラッチ（Ａ）（８０
２）、ラッチ（Ｂ）（８０３）、が図１４に示すように
配置されている。なお本実施例では、１組のラッチ
（Ａ）（８０２）と１組のラッチ（Ｂ）（８０３）が、
４本の信号線Ｓｔ〜Ｓ（ｔ＋３）に対応している。また
本実施例では信号が有する電圧の振幅の幅を変えるレベ
ルシフトを設けなかったが、設計者が適宜設けるように
しても良い。
【０２１５】クロック信号ＣＬＫ、ＣＬＫの極性が反転
したクロック信号ＣＬＫＢ、スタートパルス信号ＳＰ、
駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配
線からシフトレジスタ８０１に入力される。また外部か
ら入力されるデジタルビデオ信号ＶＤは図に示した配線
からラッチ（Ａ）（８０２）に入力される。ラッチ信号
Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が反転した信号Ｓ＿ＬＡ
Ｔｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０
３）に入力される。
【０２１６】ラッチ（Ａ）（８０２）の詳しい構成につ
いて、信号線Ｓｔに対応するラッチ（Ａ）（８０２）の
一部８０４を例にとって説明する。ラッチ（Ａ）（８０
２）の一部８０４は２つのクロックドインバーターと２
つのインバーターを有している。
【０２１７】ラッチ（Ａ）（８０２）の一部８０４の上
面図を図１７に示す。８３１ａ、８３１ｂはそれぞれ、
ラッチ（Ａ）（８０２）の一部８０４が有するインバー
ターの１つを形成するＴＦＴの活性層であり、８３６は
該インバータの１つを形成するＴＦＴの共通のゲート電
極である。また８３２ａ、８３２ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのイン
バーターを形成するＴＦＴの活性層であり、８３７ａ、
８３７ｂは活性層８３２ａ、８３２ｂ上にそれぞれ設け
られたゲート電極である。なおゲート電極８３７ａ、８
３７ｂは電気的に接続されている。
【０２１８】８３３ａ、８３３ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するクロックドイン
バーターの１つを形成するＴＦＴの活性層である。活性
層８３３ａ上にはゲート電極８３８ａ、８３８ｂが設け
られており、ダブルゲート構造となっている。また活性
層８３３ｂ上にはゲート電極８３８ｂ、８３９が設けら
れており、ダブルゲート構造となっている。
【０２１９】８３４ａ、８３４ｂはそれぞれ、ラッチ
（Ａ）（８０２）の一部８０４が有するもう１つのクロ
ックドインバーターを形成するＴＦＴの活性層である。
活性層８３４ａ上にはゲート電極８３９、８４０が設け
られており、ダブルゲート構造となっている。また活性
層８３４ｂ上にはゲート電極８４０、８４１が設けられ
ており、ダブルゲート構造となっている。
【０２２０】本実施例は、実施例１〜実施例６と組み合
わせて実施することが可能である。
【０２２１】（実施例８）本実施例では、ＯＬＥＤが形
成された基板を、ＯＬＥＤが大気に触れないように封止
して、本発明の発光装置を作製する工程について説明す
る。なお、図１６（Ａ）は本発明の発光装置の上面図で
あり、図１６（Ｂ）は図１６（Ａ）のＡ−Ａ’における
断面図その断面図である。図１６（Ｃ）は図１６（Ａ）
のＢ−Ｂ’における断面図その断面図である。
【０２２２】基板４００１上に設けられた画素部４００
２と、信号線駆動回路４００３と、第１及び第２の走査
線駆動回路４００４ａ、ｂとを囲むようにして、シール
材４００９が設けられている。また画素部４００２と、
信号線駆動回路４００３と、第１及び第２の走査線駆動
回路４００４ａ、ｂとの上にシーリング材４００８が設
けられている。よって画素部４００２と、信号線駆動回
路４００３と、第１及び第２の走査線駆動回路４００４
ａ、ｂとは、基板４００１とシール材４００９とシーリ
ング材４００８とによって、充填材４２１０で密封され
ている。
【０２２３】また基板４００１上に設けられた画素部４
００２と、信号線駆動回路４００３と、第１及び第２の
走査線駆動回路４００４ａ、ｂとは、複数のＴＦＴを有
している。図１６（Ｂ）では代表的に、下地膜４０１０
上に形成された、信号線駆動回路４００３に含まれる駆
動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴと
ｐチャネル型ＴＦＴを図示する）４２０１及び画素部４
００２に含まれる駆動用ＴＦＴの１つ４２０２を図示し
た。
【０２２４】本実施例では、駆動回路用ＴＦＴ４２０１
には公知の方法で作製されたｐチャネル型ＴＦＴまたは
ｎチャネル型ＴＦＴが用いられ、駆動用ＴＦＴ４２０２
には公知の方法で作製されたｐチャネル型ＴＦＴが用い
られる。また、画素部４００２には駆動用ＴＦＴ４２０
２のゲートに接続された保持容量（図示せず）が設けら
れる。
【０２２５】駆動回路用ＴＦＴ４２０１及び駆動用ＴＦ
Ｔ４２０２上には層間絶縁膜（平坦化膜）４３０１が形
成され、その上に駆動用ＴＦＴ４２０２のドレインと電
気的に接続する画素電極（陽極）４２０３が形成され
る。画素電極４２０３としては仕事関数の大きい透明導
電膜が用いられる。透明導電膜としては、酸化インジウ
ムと酸化スズとの化合物、酸化インジウムと酸化亜鉛と
の化合物、酸化亜鉛、酸化スズまたは酸化インジウムを
用いることができる。また、前記透明導電膜にガリウム
を添加したものを用いても良い。
【０２２６】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機発光層４２０４が形
成される。有機発光層４２０４は公知の有機発光材料ま
たは無機発光材料を用いることができる。また、有機発
光材料には低分子系（モノマー系）材料と高分子系（ポ
リマー系）材料があるがどちらを用いても良い。
【０２２７】有機発光層４２０４の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、有機
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
【０２２８】有機発光層４２０４の上には遮光性を有す
る導電膜（代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜）からなる陰極４２０５が形成される。また、陰極４
２０５と有機発光層４２０４の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層４２０４を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極４２０５を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式（クラスターツール方式）の成膜装置を用いること
で上述のような成膜を可能とする。そして陰極４２０５
は所定の電圧が与えられている。
【０２２９】以上のようにして、画素電極（陽極）４２
０３、有機発光層４２０４及び陰極４２０５からなるＯ
ＬＥＤ４３０３が形成される。そしてＯＬＥＤ４３０３
を覆うように、絶縁膜４３０２上に保護膜４３０３が形
成されている。保護膜４３０３は、ＯＬＥＤ４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０２３０】４００５ａは電源線に接続された引き回し
配線であり、駆動用ＴＦＴ４２０２のソース領域に電気
的に接続されている。引き回し配線４００５ａはシール
材４００９と基板４００１との間を通り、異方導電性フ
ィルム４３００を介してＦＰＣ４００６が有するＦＰＣ
用配線４３０１に電気的に接続される。
【０２３１】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【０２３２】但し、ＯＬＥＤからの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【０２３３】また、充填材４１０３としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。
【０２３４】また充填材４１０３を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑
制できる。
【０２３５】図１６（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５ａ上
に接するように導電性膜４２０３ａが形成される。
【０２３６】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０２３７】なお本実施例は、実施例１〜７と組み合わ
せて実施することが可能である。
【０２３８】（実施例９）本発明の発光装置において、
ＯＬＥＤが有する有機発光層に用いられる材料は、有機
発光材料に限定されず、無機発光材料を用いても実施で
きる。但し、現在の無機発光材料は非常に駆動電圧が高
いため、そのような駆動電圧に耐えうる耐圧特性を有す
るＴＦＴを用いなければならない。
【０２３９】または、将来的にさらに駆動電圧の低い無
機発光材料が開発されれば、本発明に適用することは可
能である。
【０２４０】また、本実施例の構成は、実施例１〜８と
組み合わせて実施することが可能である。
【０２４１】（実施例１０）本発明において、三重項励
起子からの燐光を発光に利用できる有機発光材料を用い
ることで、外部発光量子効率を飛躍的に向上させること
ができる。これにより、ＯＬＥＤの低消費電力化、長寿
命化、および軽量化が可能になる。
【０２４２】ここで、三重項励起子を利用し、外部発光
量子効率を向上させた報告を示す。 (T.Tsutsui, C.Adachi, S.Saito, Photochemical Proce
sses in Organized Molecular Systems, ed.K.Honda,
(Elsevier Sci.Pub., Tokyo,1991) p.437.)
【０２４３】上記の論文により報告された有機発光材料
（クマリン色素）の分子式を以下に示す。
【０２４４】
【化１】
【０２４５】(M.A.Baldo, D.F.O'Brien, Y.You, A.Shou
stikov, S.Sibley, M.E.Thompson,S.R.Forrest, Nature
395 (1998) p.151.)
【０２４６】上記の論文により報告された有機発光材料
（Ｐｔ錯体）の分子式を以下に示す。
【０２４７】
【化２】
【０２４８】(M.A.Baldo, S.Lamansky, P.E.Burrrows,
M.E.Thompson, S.R.Forrest, Appl.Phys.Lett.,75 (199
9) p.4.) (T.Tsutsui, M.-J.Yang, M.Yahiro, K.Nakamu
ra,T.Watanabe, T.tsuji, Y.Fukuda, T.Wakimoto, S.Ma
yaguchi, Jpn.Appl.Phys.,38 (12B) (1999) L1502.)
【０２４９】上記の論文により報告された有機発光材料
（Ｉｒ錯体）の分子式を以下に示す。
【０２５０】
【化３】
【０２５１】以上のように三重項励起子からの燐光発光
を利用できれば原理的には一重項励起子からの蛍光発光
を用いる場合より３〜４倍の高い外部発光量子効率の実
現が可能となる。
【０２５２】なお本実施例は、実施例１〜９と組み合わ
せて実施することが可能である。
【０２５３】（実施例１１）ＯＬＥＤに用いられる有機
発光材料は低分子系と高分子系に大別される。本発明の
発光装置は、低分子系の有機発光材料でも高分子系の有
機発光材料でも用いることができる。
【０２５４】低分子系の有機発光材料は、蒸着法により
成膜される。したがって積層構造をとりやすく、ホール
輸送層、電子輸送層などの機能が異なる膜を積層するこ
とで高効率化しやすい。
【０２５５】低分子系の有機発光材料としては、キノリ
ノールを配位子としたアルミニウム錯体Ａｌｑ3、トリ
フェニルアミン誘導体（ＴＰＤ）等が挙げられる。
【０２５６】一方、高分子系の有機発光材料は低分子系
に比べて物理的強度が高く、素子の耐久性が高い。また
塗布により成膜することが可能であるので、素子の作製
が比較的容易である。
【０２５７】高分子系の有機発光材料を用いた発光素子
の構造は、低分子系の有機発光材料を用いたときと基本
的には同じであり、陰極／有機発光層／陽極となる。し
かし、高分子系の有機発光材料を用いた有機発光層を形
成する際には、低分子系の有機発光材料を用いたときの
ような積層構造を形成させることは難しく、知られてい
る中では２層の積層構造が有名である。具体的には、陰
極／発光層／正孔輸送層／陽極という構造である。な
お、高分子系の有機発光材料を用いた発光素子の場合に
は、陰極材料としてＣａを用いることも可能である。
【０２５８】なお、素子の発光色は、発光層を形成する
材料で決まるため、これらを選択することで所望の発光
を示す発光素子を形成することができる。発光層の形成
に用いることができる高分子系の有機発光材料は、ポリ
パラフェニレンビニレン系、ポリパラフェニレン系、ポ
リチオフェン系、ポリフルオレン系が挙げられる。
【０２５９】ポリパラフェニレンビニレン系には、ポリ
（パラフェニレンビニレン） [ＰＰＶ] の誘導体、ポリ
（２，５−ジアルコキシ−１，４−フェニレンビニレ
ン） [ＲＯ−ＰＰＶ]、ポリ（２−（２'−エチル−ヘキ
ソキシ）−５−メトキシ−１，４−フェニレンビニレ
ン）[ＭＥＨ−ＰＰＶ]、ポリ（２−（ジアルコキシフェ
ニル）−１,４−フェニレンビニレン）[ＲＯＰｈ−ＰＰ
Ｖ]等が挙げられる。
【０２６０】ポリパラフェニレン系には、ポリパラフェ
ニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキ
シ−１，４−フェニレン）[ＲＯ−ＰＰＰ]、ポリ（２，
５−ジヘキソキシ−１，４−フェニレン）等が挙げられ
る。
【０２６１】ポリチオフェン系には、ポリチオフェン
［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）
［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨ
Ｔ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨ
Ｔ］、ポリ（３−シクロヘキシル−４−メチルチオフェ
ン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシル
チオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチ
ルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−
（４−オクチルフェニル）−２，２ビチオフェン］［Ｐ
ＴＯＰＴ］等が挙げられる。
【０２６２】ポリフルオレン系には、ポリフルオレン
［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレ
ン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレ
ン）［ＰＤＯＦ］等が挙げられる。
【０２６３】なお、正孔輸送性の高分子系の有機発光材
料を、陽極と発光性の高分子系有機発光材料の間に挟ん
で形成すると、陽極からの正孔注入性を向上させること
ができる。一般にアクセプター材料と共に水に溶解させ
たものをスピンコート法などで塗布する。また、有機溶
媒には不溶であるため、上述した発光性の有機発光材料
との積層が可能である。
【０２６４】正孔輸送性の高分子系の有機発光材料とし
ては、ＰＥＤＯＴとアクセプター材料としてのショウノ
ウスルホン酸（ＣＳＡ）の混合物、ポリアニリン［ＰＡ
ＮＩ］とアクセプター材料としてのポリスチレンスルホ
ン酸［ＰＳＳ］の混合物等が挙げられる。
【０２６５】なお、本実施例の構成は、実施例１〜実施
例１０のいずれの構成とも自由に組み合わせて実施する
ことが可能である。
【０２６６】（実施例１２）発光装置は自発光型である
ため、液晶ディスプレイに比べ、明るい場所での視認性
に優れ、視野角が広い。従って、様々な電子機器の表示
部に用いることができる。
【０２６７】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ
ｖｅｒｓａｔｉｌｅ ｄｉｓｃ）等の記録媒体を再生
し、その画像を表示しうるディスプレイを備えた装置）
などが挙げられる。特に、斜め方向から画面を見る機会
が多い携帯情報端末は、視野角の広さが重要視されるた
め、発光装置を用いることが望ましい。それら電子機器
の具体例を図１７に示す。
【０２６８】図１７（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明の
発光装置は表示部２００３に用いることができる。発光
装置は自発光型であるためバックライトが必要なく、液
晶ディスプレイよりも薄い表示部とすることができる。
なお、表示装置は、パソコン用、ＴＶ放送受信用、広告
表示用などの全ての情報表示用表示装置が含まれる。
【０２６９】図１７（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明の発光装置は表示部２１０
２に用いることができる。
【０２７０】図１７（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明の
発光装置は表示部２２０３に用いることができる。
【０２７１】図１７（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明の発光装置は表示部２３０２に用いることが
できる。
【０２７２】図１７（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ２４０３、２４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。
【０２７３】図１７（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
の発光装置は表示部２５０２に用いることができる。
【０２７４】図１７（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の発光装置は表示部２６０
２に用いることができる。
【０２７５】ここで図１７（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明の発光装置は表示部２７０３に用いることができ
る。なお、表示部２７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電力を抑えることができ
る。
【０２７６】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０２７７】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０２７８】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０２７９】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例１〜１１に示し
たいずれの構成の発光装置を用いても良い。
【０２８０】
【発明の効果】本発明は上記構成により、ＴＦＴによっ
てＩDS−ＶGS特性に多少のばらつきがあっても、等しい
ゲート電圧がかかったときに出力される電流量のばらつ
きを抑えることができる。よってＩDS−ＶGS特性のバラ
ツキによって、同じ電圧の信号を入力してもＯＬＥＤの
発光量が隣接画素で大きく異なってしまうという現象を
抑制することが可能になる。
【０２８１】また、本発明では、表示を行わない非表示
期間を設けることができる。従来のデューティー比（画
素が発光して階調表示を行う期間の１フレーム期間に占
める割合）が１００％であるホールド型のアナログ駆動
法の場合、動画がぼけてしまい、高速応答で動画表示に
向いているというＯＬＥＤの特徴を十分に生かしきれな
かった。しかし、本発明の発光装置では、非表示期間を
設けてインパルス型の駆動をすることができるので、動
画がぼけるのを回避することができる。
【図面の簡単な説明】
【図１】 本発明の発光装置の回路構成を示すブロッ
ク図。
【図２】 本発明の発光装置の画素の回路図。
【図３】 各期間における画素の電気的接続を示す
図。
【図４】 本発明の発光装置の駆動方法を示す図。
【図５】 本発明の発光装置の駆動方法を示す図。
【図６】 本発明の発光装置の駆動方法を示す図。
【図７】 本発明の発光装置の作製行程を示す図。
【図８】 本発明の発光装置の作製行程を示す図。
【図９】 本発明の発光装置の作製行程を示す図。
【図１０】 本発明の発光装置の画素上面図。
【図１１】 本発明の発光装置の断面図。
【図１２】 本発明の発光装置の断面図。
【図１３】 本発明の発光装置の駆動回路の構成を示
すブロック図。
【図１４】 本発明の発光装置の信号線駆動回路の回路
図。
【図１５】 本発明の発光装置の信号線駆動回路のラッ
チ上面図。
【図１６】 本発明の発光装置の外観図及び断面図。
【図１７】 本発明の発光装置を用いた電子機器。
【図１８】 従来の発光装置の画素部の回路図。
【図１９】 ＴＦＴのＩDS−ＶGS特性を示す図。
【図２０】 特願２０００−３５９０３２号に記載の画
素の回路図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４１ Ｇ０９Ｇ 3/20 ６４１Ｅ ６４２ ６４２Ｃ ６６０ ６６０Ｖ Ｈ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ Ｆターム(参考） 3K007 AB17 BA06 BB01 BB04 BB05 BB07 CA01 CB01 DA01 DB03 EA01 EB00 GA04 5C080 AA06 BB05 DD02 DD05 DD07 EE19 EE28 FF11 JJ02 JJ03 JJ04 JJ05 JJ06 KK02 KK07 KK43 KK47 5C094 AA03 AA23 AA53 AA55 BA03 BA27 CA19 CA25 DA09 DA13 DB01 DB04 EA04 EA05 EA07 EB02 FA01 FB01 FB12 FB14 FB15 FB20 GB10 JA01

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】複数の画素を有する発光装置であって、 前記画素は、第１のＴＦＴと、第２のＴＦＴと、複数の
    第３のＴＦＴと、有機発光素子と、信号線と、電源線と
    を有しており、 前記第１のＴＦＴのソースとドレインは、一方は前記信
    号線に、他方は全ての前記複数の第３のＴＦＴのゲート
    電極に接続されており、 前記第２のＴＦＴのソースとドレインは、一方は前記電
    源線に、他方は全ての前記複数の第３のＴＦＴのゲート
    電極に接続されており、 前記有機発光素子が有する画素電極と、前記電源線の間
    において、前記複数の第３のＴＦＴが、少なくとも２つ
    ずつ直列に接続されており、前記２つずつ直列に接続さ
    れている第３のＴＦＴが２つ以上並列に接続されている
    ことを特徴とする発光装置。
  2. 【請求項２】複数の画素を有する発光装置であって、 前記画素は、第１のＴＦＴと、第２のＴＦＴと、複数の
    第３のＴＦＴと、有機発光素子と、信号線と、電源線
    と、第１の走査線と、第２の走査線とを有しており、 前記第１のＴＦＴのゲートは前記第１の走査線に接続さ
    れており、 前記第２のＴＦＴのゲートは前記第２の走査線に接続さ
    れており、 前記第１のＴＦＴのソースとドレインは、一方は前記信
    号線に、他方は全ての前記複数の第３のＴＦＴのゲート
    電極に接続されており、 前記第２のＴＦＴのソースとドレインは、一方は前記電
    源線に、他方は全ての前記複数の第３のＴＦＴのゲート
    電極に接続されており、 前記有機発光素子が有する画素電極と、前記電源線の間
    において、前記複数の第３のＴＦＴが、少なくとも２つ
    ずつ直列に接続されており、前記２つずつ直列に接続さ
    れている第３のＴＦＴが２つ以上並列に接続されている
    ことを特徴とする発光装置。
  3. 【請求項３】請求項１または請求項２において、 前記複数の第３のＴＦＴは、全て極性が同じであること
    を特徴とする発光装置。
  4. 【請求項４】請求項１乃至請求項３のいずれか１項にお
    いて、 前記有機発光素子の画素電極が陽極であり、前記複数の
    第３のＴＦＴは、全てｐチャネル型ＴＦＴであることを
    特徴とする発光装置。
  5. 【請求項５】請求項１乃至請求項３のいずれか１項にお
    いて、 前記有機発光素子の画素電極が陰極であり、前記複数の
    第３のＴＦＴは、全てｎチャネル型ＴＦＴであることを
    特徴とする発光装置。
  6. 【請求項６】第１の期間において、第１のＴＦＴはオン
    になり、第２のＴＦＴはオフになり、前記第１のＴＦＴ
    を介してデジタルビデオ信号が全ての複数の第３のＴＦ
    Ｔのゲート電極に入力され、 第２の期間において、前記第１のＴＦＴ及び前記第２の
    ＴＦＴがオフになることで前記複数の第３のＴＦＴのゲ
    ート電圧が保持され、 第３の期間において、前記第１のＴＦＴはオフになり、
    前記第２のＴＦＴがオンになることによって前記複数の
    第３のＴＦＴのソースとゲートが接続され、 有機発光素子が有する画素電極と電源線の間において、
    前記複数の第３のＴＦＴが、少なくとも２つずつ直列に
    接続されており、前記２つずつ直列に接続されている第
    ３のＴＦＴが２つ以上並列に接続されていることを特徴
    とする発光装置の駆動方法。
  7. 【請求項７】１フレーム期間に、ｎ個（ｎは自然数）の
    第１の期間と、ｎ個の第２の期間と、少なくとも１つの
    第３の期間とが設けられた発光装置の駆動方法であっ
    て、 前記第１の期間において、第１のＴＦＴはオンになり、
    第２のＴＦＴはオフになり、前記第１のＴＦＴを介して
    デジタルビデオ信号が全ての複数の第３のＴＦＴのゲー
    ト電極に入力され、 前記第２の期間において、前記第１のＴＦＴ及び前記第
    ２のＴＦＴがオフになることで前記複数の第３のＴＦＴ
    のゲート電圧が保持され、 前記第３の期間において、前記第１のＴＦＴはオフにな
    り、前記第２のＴＦＴがオンになることによって前記複
    数の第３のＴＦＴのソースとゲートが接続され、 有機発光素子が有する画素電極と電源線の間において、
    前記複数の第３のＴＦＴが、少なくとも２つずつ直列に
    接続されており、前記２つずつ直列に接続されている第
    ３のＴＦＴが２つ以上並列に接続されていることを特徴
    とする発光装置の駆動方法。
  8. 【請求項８】１フレーム期間に、ｎ個（ｎは自然数）の
    第１の期間と、ｎ個の第２の期間と、少なくとも１つの
    第３の期間とが設けられた発光装置の駆動方法であっ
    て、 前記第１の期間において、第１のＴＦＴはオンになり、
    第２のＴＦＴはオフになり、前記第１のＴＦＴを介して
    デジタルビデオ信号が全ての複数の第３のＴＦＴのゲー
    ト電極に入力され、 前記第２の期間において、前記第１のＴＦＴ及び前記第
    ２のＴＦＴがオフになることで前記複数の第３のＴＦＴ
    のゲート電圧が保持され、 前記第３の期間において、前記第１のＴＦＴはオフにな
    り、前記第２のＴＦＴがオンになることによって前記複
    数の第３のＴＦＴのソースとゲートが接続され、 有機発光素子が有する画素電極と電源線の間において、
    前記複数の第３のＴＦＴが、少なくとも２つずつ直列に
    接続されており、前記２つずつ直列に接続されている第
    ３のＴＦＴが２つ以上並列に接続されており、 前記ｎ個の第２の期間の長さの比は、１：２：２2：
    …：２n-1であることを特徴とする発光装置の駆動方
    法。
  9. 【請求項９】第１のＴＦＴと、第２のＴＦＴと、第３の
    ＴＦＴと、有機発光素子と、信号線と、電源線とを有す
    る複数の画素を備えた発光装置の駆動方法であって、 前記第１のＴＦＴのソースとドレインは、一方は前記信
    号線に、他方は全ての前記第３のＴＦＴのゲート電極に
    接続されており、 前記第２のＴＦＴのソースとドレインは、一方は前記電
    源線に、他方は全ての前記第３のＴＦＴのゲート電極に
    接続されており、 前記第３のＴＦＴは、ソースが前記電源線に、ドレイン
    が前記有機発光素子が有する画素電極に接続されてお
    り、 第１の期間において、第１のＴＦＴがオンになり、かつ
    第２のＴＦＴがオフになることで、前記第１のＴＦＴを
    介してアナログビデオ信号が第３のＴＦＴのゲート電極
    に入力され、 第２の期間において、前記第１のＴＦＴ及び前記第２の
    ＴＦＴがオフになることで前記第３のＴＦＴのゲート電
    圧が保持され、 第３の期間において、前記第１のＴＦＴがオフになり、
    かつ前記第２のＴＦＴがオンになることによって前記第
    ３のＴＦＴのソースとゲートが接続され、 前記第３のＴＦＴは、ソースが有機発光素子の有する画
    素電極に接続されており、ドレインに電源から一定の電
    圧が印加されていることを特徴とする発光装置の駆動方
    法。
  10. 【請求項１０】第１のＴＦＴと、第２のＴＦＴと、複数
    の第３のＴＦＴと、有機発光素子と、信号線と、電源線
    とを有する複数の画素を備えた発光装置の駆動方法であ
    って、 前記第１のＴＦＴのソースとドレインは、一方は前記信
    号線に、他方は全ての前記複数の第３のＴＦＴのゲート
    電極に接続されており、 前記第２のＴＦＴのソースとドレインは、一方は前記電
    源線に、他方は全ての前記複数の第３のＴＦＴのゲート
    電極に接続されており、 前記有機発光素子が有する画素電極と、前記電源線の間
    において、前記複数の第３のＴＦＴが、少なくとも２つ
    ずつ直列に接続されており、前記２つずつ直列に接続さ
    れている第３のＴＦＴが２つ以上並列に接続されてお
    り、 第１の期間において、第１のＴＦＴがオンになり、かつ
    第２のＴＦＴがオフになることで、前記第１のＴＦＴを
    介してアナログビデオ信号が全ての複数の第３のＴＦＴ
    のゲート電極に入力され、 第２の期間において、前記第１のＴＦＴ及び前記第２の
    ＴＦＴがオフになることで前記複数の第３のＴＦＴのゲ
    ート電圧が保持され、 第３の期間において、前記第１のＴＦＴがオフになり、
    かつ前記第２のＴＦＴがオンになることによって前記複
    数の第３のＴＦＴのソースとゲートが接続され、 有機発光素子が有する画素電極と、一定の電圧が印加さ
    れている電源線の間において、前記複数の第３のＴＦＴ
    が、少なくとも２つずつ直列に接続されており、前記２
    つずつ直列に接続されている第３のＴＦＴが２つ以上並
    列に接続されていることを特徴とする発光装置の駆動方
    法。
  11. 【請求項１１】請求項６乃至請求項１０のいずれか１項
    において、 前記複数の第３のＴＦＴは、全て極性が同じであること
    を特徴とする発光装置の駆動方法。
  12. 【請求項１２】請求項６乃至請求項１１のいずれか１項
    において、 前記有機発光素子の画素電極が陽極であり、前記複数の
    第３のＴＦＴは、全てｐチャネル型ＴＦＴであることを
    特徴とする発光装置の駆動方法。
  13. 【請求項１３】請求項６乃至請求項１１のいずれか１項
    において、 前記有機発光素子の画素電極が陰極であり、前記複数の
    第３のＴＦＴは、全てｎチャネル型ＴＦＴであることを
    特徴とする発光装置の駆動方法。
  14. 【請求項１４】有機発光素子を有する画素を複数備えた
    発光装置の駆動方法であって、 １フレーム期間に、各画素にビデオ信号を書き込み、前
    記有機発光素子を前記ビデオ信号に応じて発光または非
    発光の状態にすることで表示を行う第１の期間と、前記
    表示を維持する第２の期間と、前記有機発光素子を非発
    光の状態にする第３の期間とを有することを特徴とする
    発光装置の駆動方法。
  15. 【請求項１５】第１のＴＦＴと、第２のＴＦＴと、第３
    のＴＦＴと、有機発光素子と、信号線と、電源線とを有
    する複数の画素を備えた発光装置の駆動方法であって、 前記第１のＴＦＴのソースとドレインは、一方は前記信
    号線に、他方は全ての前記第３のＴＦＴのゲート電極に
    接続されており、 前記第２のＴＦＴのソースとドレインは、一方は前記電
    源線に、他方は全ての前記第３のＴＦＴのゲート電極に
    接続されており、 前記第３のＴＦＴは、ソースが前記電源線に、ドレイン
    が前記有機発光素子が有する画素電極に接続されてお
    り、 １フレーム期間に、各画素にビデオ信号を書き込み、前
    記有機発光素子を前記ビデオ信号に応じて発光または非
    発光の状態にすることで表示を行う第１の期間と、前記
    表示を維持する第２の期間と、前記有機発光素子を非発
    光の状態にする第３の期間とを有することを特徴とする
    発光装置の駆動方法。
JP2001244358A 2001-08-10 2001-08-10 発光装置 Expired - Fee Related JP4926346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001244358A JP4926346B2 (ja) 2001-08-10 2001-08-10 発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001244358A JP4926346B2 (ja) 2001-08-10 2001-08-10 発光装置

Publications (3)

Publication Number Publication Date
JP2003058107A true JP2003058107A (ja) 2003-02-28
JP2003058107A5 JP2003058107A5 (ja) 2008-08-07
JP4926346B2 JP4926346B2 (ja) 2012-05-09

Family

ID=19074301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001244358A Expired - Fee Related JP4926346B2 (ja) 2001-08-10 2001-08-10 発光装置

Country Status (1)

Country Link
JP (1) JP4926346B2 (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084689A (ja) * 2001-09-14 2003-03-19 Seiko Epson Corp Ｅｌ表示装置および電子機器
WO2004086343A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
JP2004361424A (ja) * 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
JP2005182061A (ja) * 2003-12-22 2005-07-07 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US7332742B2 (en) 2004-06-29 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
JP2010160494A (ja) * 2003-03-19 2010-07-22 Semiconductor Energy Lab Co Ltd 発光装置
US7804705B2 (en) 2007-01-31 2010-09-28 Sharp Kabushiki Kaisha Semiconductor device, liquid crystal display device and electronic equipment
CN1953022B (zh) * 2005-10-21 2010-12-15 株式会社半导体能源研究所 显示器件以及其驱动方法
JP2011090323A (ja) * 2003-06-30 2011-05-06 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
KR101066414B1 (ko) 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 유기발광소자의 구동소자 및 구동방법과, 이를 갖는표시패널 및 표시장치
JP2012137788A (ja) * 2005-03-18 2012-07-19 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
KR101215744B1 (ko) 2010-03-17 2012-12-26 가시오게산키 가부시키가이샤 화소 회로 기판, 표시 장치, 전자 기기, 및 화소 회로 기판의 제조 방법
JP2013037261A (ja) * 2011-08-10 2013-02-21 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
WO2020107337A1 (zh) * 2018-11-29 2020-06-04 深圳市柔宇科技有限公司 显示面板及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221903A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000259098A (ja) * 1999-03-10 2000-09-22 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001042822A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置
JP2001053287A (ja) * 1999-06-02 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000221903A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2000259098A (ja) * 1999-03-10 2000-09-22 Sanyo Electric Co Ltd アクティブ型ｅｌ表示装置
JP2001053287A (ja) * 1999-06-02 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001060076A (ja) * 1999-06-17 2001-03-06 Sony Corp 画像表示装置
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2001042822A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003084689A (ja) * 2001-09-14 2003-03-19 Seiko Epson Corp Ｅｌ表示装置および電子機器
JP2010160494A (ja) * 2003-03-19 2010-07-22 Semiconductor Energy Lab Co Ltd 発光装置
JP2004361424A (ja) * 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
US8570256B2 (en) 2003-03-19 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
US8242988B2 (en) 2003-03-19 2012-08-14 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
US7843408B2 (en) 2003-03-19 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Device substrate, light emitting device and driving method of light emitting device
US8659523B2 (en) 2003-03-26 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
KR101138806B1 (ko) * 2003-03-26 2012-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 소자기판 및 발광장치
JP2008171021A (ja) * 2003-03-26 2008-07-24 Semiconductor Energy Lab Co Ltd 表示装置
US11430845B2 (en) 2003-03-26 2022-08-30 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9698207B2 (en) 2003-03-26 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
US9300771B2 (en) 2003-03-26 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light-emitting device
JP2014044441A (ja) * 2003-03-26 2014-03-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2011095761A (ja) * 2003-03-26 2011-05-12 Semiconductor Energy Lab Co Ltd 表示装置
WO2004086343A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
JP2013061667A (ja) * 2003-03-26 2013-04-04 Semiconductor Energy Lab Co Ltd 表示装置
US8018403B2 (en) 2003-04-25 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US8674908B2 (en) 2003-04-25 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
US8139001B2 (en) 2003-04-25 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device
US8552933B2 (en) 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP2011090323A (ja) * 2003-06-30 2011-05-06 Semiconductor Energy Lab Co Ltd 発光装置の駆動方法
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
JP2005182061A (ja) * 2003-12-22 2005-07-07 Lg Phillips Lcd Co Ltd 有機電界発光素子とその製造方法
US8097882B2 (en) 2003-12-22 2012-01-17 Lg Display Co., Ltd. Organic EL display and method of fabricating comprising plural TFTs and with connection electrode wrapped on organic pattern
KR101066414B1 (ko) 2004-05-19 2011-09-21 재단법인서울대학교산학협력재단 유기발광소자의 구동소자 및 구동방법과, 이를 갖는표시패널 및 표시장치
US7332742B2 (en) 2004-06-29 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
JP2012137788A (ja) * 2005-03-18 2012-07-19 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
CN1953022B (zh) * 2005-10-21 2010-12-15 株式会社半导体能源研究所 显示器件以及其驱动方法
US7804705B2 (en) 2007-01-31 2010-09-28 Sharp Kabushiki Kaisha Semiconductor device, liquid crystal display device and electronic equipment
KR101215744B1 (ko) 2010-03-17 2012-12-26 가시오게산키 가부시키가이샤 화소 회로 기판, 표시 장치, 전자 기기, 및 화소 회로 기판의 제조 방법
CN102956670A (zh) * 2011-08-10 2013-03-06 精工爱普生株式会社 电光学装置、电光学装置的驱动方法以及电子设备
JP2013037261A (ja) * 2011-08-10 2013-02-21 Seiko Epson Corp 電気光学装置、電気光学装置の駆動方法および電子機器
US9318045B2 (en) 2011-08-10 2016-04-19 Seiko Epson Corporation Electro-optical device, method for driving electro-optical device, and electronic apparatus
CN106898301A (zh) * 2011-08-10 2017-06-27 精工爱普生株式会社 电光学装置、电光学装置的驱动方法以及电子设备
WO2020107337A1 (zh) * 2018-11-29 2020-06-04 深圳市柔宇科技有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
JP4926346B2 (ja) 2012-05-09

Similar Documents

Publication Publication Date Title
JP6676735B2 (ja) 表示装置
JP5030993B2 (ja) 発光装置、半導体装置、表示モジュール及び電子機器
JP4827883B2 (ja) 半導体装置及び発光装置
US6809482B2 (en) Light emitting device and method of driving the same
JP2002082651A (ja) 表示装置
JP4926346B2 (ja) 発光装置
JP3813555B2 (ja) 発光装置及び電子機器
JP3810724B2 (ja) 発光装置及び電子機器
JP4447202B2 (ja) 発光装置
JP4869491B2 (ja) 発光装置
JP3917494B2 (ja) 発光装置の駆動方法
JP4163225B2 (ja) 半導体装置及び発光装置
JP3583413B2 (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP5639988B2 (ja) 発光装置
JP4164048B2 (ja) スイッチ素子、それを用いた表示装置及び半導体装置
JP2004128374A (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4926346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees