JP2003051115A - 光ディスク装置 - Google Patents

Abstract

(57)【要約】 【課題】 記録可能な光ディスク装置において、パルス
分割されたレーザ駆動波形を制御するレーザ駆動集積回
路であって、回路構成が簡単で、回路規模が小さく低コ
ストが実現可能なレーザ駆動集積回路を提供する。 【解決手段】 レーザ駆動集積回路１１は、マーク長と
スペース長を検出するマーク・スペース長検出手段４
と、アドレス信号を切り替えるアドレス生成手段５と、
選択された駆動波形情報を出力する駆動波形記憶手段６
と、駆動波形記憶手段６の出力情報を取り込む先入先出
記憶手段７と、ディレークロックを選択するディレーク
ロック生成・選択手段８と、複数チャンネルのうち１チ
ャンネルを選択する電流設定・切替手段９と、レーザダ
イオード１２を電流駆動する駆動手段１０と、各種クロ
ック信号を出力するクロック生成手段３と、コントロー
ラ１から供給されるデータを駆動波形情報記憶手段６お
よび電流設定・切替手段９に書き込む書込み制御手段２
により構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録可能な光ディ
スク装置の、パルス分割されたレーザ駆動波形を制御す
るレーザ駆動集積回路に関し、さらに詳しくは、高精度
で駆動波形の時間タイミングを制御可能で各種駆動波形
に対応するレーザ駆動集積回路およびこれを搭載する光
ディスク制御装置に関するものである。

【０００２】

【従来の技術】従来から、光ディスクの基本的な原理
は、情報の「１」に対応するデータを記録する際にレー
ザを照射し、情報の「０」に対応するデータを記録する
場合にレーザを照射しないオン、オフの制御のみで行う
方法が一般的であった。近年、より高密度な光ディスク
記録再生システムが要求されており、光ディスクの高密
度化に伴って、レーザ駆動波形をディスクの記録再生特
性や、ディスクの記録材質に対応して、時間タイミング
および電流レベルを適応的に可変にし、記録マーク形状
を制御することで記録データの信頼性を高めることが光
ディスク装置として要求されている。そのため、記録マ
ーク形状制御を行う場合、ライトストラテジーと呼ばれ
る記録レーザ出力をパルス分割し、多値レベル化し制御
する技術により駆動波形制御を行っている。このライト
ストラテジーによる駆動波形制御の従来例として、特開
平１１−２８３２４９号公報には、記録可能な光ディス
ク装置の、特に多値レベル化およびパルス分割されたレ
ーザ駆動波形を制御するレーザ駆動集積回路に係り、高
精度で高速スイッチングが可能な各種駆動波形に対応す
るレーザ駆動集積回路およびこれを搭載する光ディスク
装置について開示されている。これによると、レーザダ
イオードに供給する電流を設定された複数のレベルに順
次切り替える電流設定・切替手段を備えたレーザ駆動集
積回路において、記録媒体に記録する２値化記録信号に
対応してレーザダイオードを駆動する駆動波形の情報を
１つ以上記憶する第１の駆動波形情報記憶手段、該第１
の駆動波形情報記憶手段の記憶情報をもとに駆動波形を
復元し、該切り替え手段を制御する駆動波形復元手段、
記録媒体に記録する２値化記録信号をもとに該第１の駆
動波形情報記憶手段の駆動波形情報を選択するアドレス
信号を生成するアドレス生成手段、外部より供給される
駆動波形情報を該第１の駆動波形情報記憶手段に記憶す
る制御手段を設けたものである。

【０００３】

【発明が解決しようとする課題】上記特開平１１−２８
３２４９号公報では、２値化記録信号ＮＲＺＩのマーク
長のレーザ駆動波形を、隣接するスペース長によって変
化させ、記録媒体上でのマークエッジのジッタを低減さ
せるものである。マーク部ではレーザパワーを大きく
し、かつマルチパルスで駆動し、スペース部では既に媒
体に記録してあるマーク、スペースを消去するパワー
（マーク記録より小さいパワー）でレーザダイオードを
駆動するものである。そしてマークを記録するとき、隣
接のスペース長によって媒体上で熱的影響を受け、マー
クのエッジがさまざまに変化する。これを避けるため
に、隣接のスペース長を考慮してマーク部の記録波形の
時間タイミングを変えている。マーク長およびスペース
長は、３Ｔから１１Ｔ（Ｔは２値化記録信号ＮＲＺＩの
変化の最小単位時間で、クロックＣＬＫ（ｆ／２）の周
期に対応する）までの９通りの離散的な値をとるように
符号化されている。隣接スペース長が６Ｔ以上の場合
は、熱的影響は同等であるので隣接スペース長は、３
Ｔ、４Ｔ、５Ｔおよび６Ｔ以上の４通りを考慮して駆動
波形が制御される。上記従来例ではアドレス生成手段は
マーク・スペース長検出手段を備え、該マーク・スペー
ス長検出手段は、マーク長と隣接する２つのスペース長
の３つの値をアドレス情報として、第１の記憶手段に記
憶された第２の駆動波形情報記憶手段のアドレス情報を
選択し、第１の記憶手段から読み出されたアドレス情報
をもとに第２の駆動波形情報記憶手段に記憶されている
駆動波形情報を選択し、該駆動波形情報をもとに駆動波
形復元手段が駆動波形を復元する構成となっている。し
かしながら、上記発明に開示されている駆動波形制御に
関わるアドレス生成手段、駆動波形復元手段等の回路構
成が複雑で、回路規模が大きく、これを集積化した時
に、集積回路のコストが高くなるという問題があった。
本発明は、かかる課題に鑑み、記録可能な光ディスク装
置において、パルス分割されたレーザ駆動波形を制御す
るレーザ駆動集積回路であって、回路構成が簡単で回路
規模が小さく、しかも低コストで実現可能なレーザ駆動
集積回路を提供することを目的とする。

【０００４】

【課題を解決するための手段】本発明はかかる課題を解
決するために、請求項１の発明は、レーザダイオードに
供給する電流を、設定された複数のレベルに順次切り替
えるレーザ駆動集積回路を搭載した光ディスク装置にお
いて、記録媒体に記録する２値化記録信号に対応してレ
ーザダイオードを駆動する駆動波形情報を少なくとも１
つ以上記憶する駆動波形情報記憶手段と、該駆動波形情
報記憶手段の記憶情報をクロック信号に同期して取り込
み、該取り込んだ情報順に取り出す先入先出記憶手段
と、該先入先出記憶手段の記憶情報をもとに電流レベル
の切り替えを制御する電流設定・切替手段と、記録媒体
に記録する２値化記録信号をもとに前記駆動波形情報記
憶手段の駆動波形情報を選択するためのアドレス信号を
生成するアドレス生成手段と、外部より供給される駆動
波形情報を前記駆動波形情報記憶手段に記憶する書込み
制御手段と、を備えたことを特徴とする。本発明は記録
データに応じて光ディスクに記録する駆動波形を予めコ
ントローラから受信して記憶しておき、記録データであ
るＮＲＺＩ信号からマークとスペース長を検出し、その
長さから最適な駆動波形を選択するためのアドレスを生
成する。このアドレス生成手段により選択された駆動波
形は、一旦ＦＩＦＯ（先入先出記憶手段）に記憶し、光
ディスクの記憶タイミングに同期したクロックにてＬＤ
に記録電流が流される。このとき、電流は３レベルに分
割されて流すために、記録データにより電流設定が切り
替えられる。かかる発明によれば、これら主要な回路が
比較的簡略化されて構成されているので、集積化したと
きに集積回路のコストを低くすることができる。

【０００５】また、請求項２の発明は、前記アドレス生
成手段は、前記２値化記録信号のマーク長と先行するス
ペース長及びマーク長と後続のスペース長をもとに、そ
れぞれ前記駆動波形情報記憶手段の駆動波形情報を選択
するためのアドレス信号を生成することも本発明の有効
な手段である。従来のライトストラテジーの方法では、
マークを記録するとき、隣接のスペース長によって媒体
上で熱的影響を受け、マークのエッジがさまざまに変化
する。これを避けるために、隣接のスペース長を考慮し
てマーク部の記録波形の時間タイミングを変えている。
そのため、回路が複雑となり、回路規模が大きくなるこ
とがあった。本発明では、これを避けるため、２値化記
録信号のマーク長と先行するスペース長及びマーク長と
後続のスペース長をもとに、駆動波形情報を選択する。
かかる技術手段によれば、駆動波形情報をスペース長及
びマーク長により最適な波形を選択するので、ハードウ
ェアの規模が少なくなり、回路規模が小さく構成でき
る。また、請求項３の発明は、前記書込み制御手段は、
外部から前記駆動波形情報記憶手段に記憶すべき駆動波
形情報およびアドレスをシリアル転送で受信し、該アド
レスに基づいて前記駆動波形情報を前記駆動波形情報記
憶手段に書き込むことも本発明の有効な手段である。駆
動波形は、光ディスクの媒体の材質、記録状態によりそ
の駆動波形を変える必要がある。これをハードウェアに
より実現しようとすると、各種の駆動波形を発生する回
路を事前に用意しておく必要がある。本発明では、外部
のコントローラからこれらの駆動波形情報を受信して、
それを記憶する手段を備えるようにした。かかる技術手
段によれば、外部から駆動波形情報を受信するので、ハ
ードウェアを最小限に抑えて、柔軟性のある回路構成を
実現できる。

【０００６】また、請求項４の発明は、レーザダイオー
ドに供給する電流を設定された複数のレベルに順次切り
替えるレーザ駆動集積回路を搭載した光ディスク装置に
おいて、記録媒体に記録する２値化記録信号に対応して
レーザダイオードを駆動する駆動波形情報を少なくとも
１つ以上記憶する駆動波形情報記憶手段と、該駆動波形
情報記憶手段のアドレス情報を記憶して、該アドレス情
報を前記駆動波形情報記憶手段の何れか１つを選択する
アドレスに変換するアドレス情報記憶手段と、前記駆動
波形情報記憶手段の記憶情報をクロック信号に同期して
取り込み、該取り込んだ情報順に取り出す先入先出記憶
手段と、該先入先出記憶手段の記憶情報をもとに電流レ
ベルの切り替えを制御する電流設定・切替手段と、記録
媒体に記録する２値化記録信号をもとに前記アドレス情
報記憶手段のアドレス情報を選択するためのアドレス信
号を生成するアドレス生成手段と、外部より供給される
駆動波形情報を前記駆動波形情報記憶手段に記憶する書
込み制御手段と、を備えたことを特徴とする。請求項１
では、第３レジスタの値を上位ビット、第２レジスタの
値を下位ビットとした値をアドレス信号としていたの
で、アドレス信号のビット数が多く必要であった。そこ
で、このアドレス信号を一旦アドレス変換するために、
更に駆動波形情報記憶手段のアドレス情報を記憶するア
ドレス情報記憶手段を設ける。かかる技術手段によれ
ば、アドレス情報を記憶するアドレス情報記憶手段を設
けたので、駆動波形情報記憶手段のアドレス信号のビッ
ト数を減らすことができる。また、請求項５の発明は、
前記アドレス生成手段は、前記２値化記録信号のマーク
長と先行するスペース長及びマーク長と後続のスペース
長をもとに、それぞれ前記駆動波形情報記憶手段の駆動
波形情報を選択するためのアドレス信号を生成すること
も本発明の有効な手段である。また、請求項６の発明
は、前記書込み制御手段は、外部から前記駆動波形情報
記憶手段に記憶すべき駆動波形情報およびアドレスをシ
リアル転送で受信し、該アドレスに基づいて前記駆動波
形情報を前記駆動波形情報記憶手段に書き込むことを特
徴とも本発明の有効な手段である。

【０００７】

【発明の実施の形態】以下、本発明を図に示した実施形
態を用いて詳細に説明する。但し、この実施形態に記載
される構成要素、種類、組み合わせ、形状、その相対配
置などは特定的な記載がない限り、この発明の範囲をそ
れのみに限定する主旨ではなく単なる説明例に過ぎな
い。

【０００８】次に、本発明の実施形態について図面を参
照して詳細に説明する。図１は本発明の第１の実施形態
であるレーザ駆動集積回路とこれを搭載する光ディスク
装置のコントローラ部の構成図である（光ディスク装置
の光学系および機械系部分は省略してある）。１はコン
トローラであり、これは光ディスク装置の固定部側（メ
イン基板）に配置される。１１はレーザ駆動集積回路で
レーザダイオード１２とともに光ピックアップに搭載さ
れディスク記録再生トラック位置に対応して可動する。
レーザ駆動集積回路１１は、コントローラ１より供給さ
れる２値化記録信号ＮＲＺＩよりマーク長とスペース長
を検出するマーク・スペース長検出手段４と、マーク・
スペース長検出手段４の検出結果をもとに、アドレス信
号としてマーク長およびスペース長から合成された値を
出力するか、マーク長およびスペース長によらない共通
の値を出力するかを切り替えるアドレス生成手段５と、
アドレス生成手段５からの出力に対応して選択された駆
動波形情報を出力する駆動波形記憶手段６と、駆動波形
記憶手段６の出力情報を取り込む先入先出記憶手段７
と、先入先出記憶手段７の出力情報をもとにディレーク
ロックを選択するディレークロック生成・選択手段８
と、コントローラ１からの設定値に対応した複数チャン
ネルの電流値を設定するとともに、ディレークロック生
成・選択手段８からのディレークロックに同期して、複
数チャンネルのうち１チャンネルを選択する電流設定・
切替手段９と、電流設定・切替手段９からの出力値をも
とにレーザダイオード１２を電流駆動する駆動手段１０
と、コントローラ１から供給されるクロック信号ＣＬＫ
（ｆ／ｎ）を２ｎ逓倍したクロック信号ＣＬＫ（２ｆ）
およびクロック信号ＣＬＫ（２ｆ）をそれぞれ２分周、
４分周したクロック信号ＣＬＫ（ｆ）とＣＬＫ（ｆ／
２）を出力するクロック生成手段３と、コントローラ１
から供給されるデータをコントローラ１から供給される
アドレスと制御信号により駆動波形情報記憶手段６およ
び電流設定・切替手段９に書き込む書込み制御手段２に
より構成される。図１ではこのコントローラ１からデー
タを転送する方式として、パラレル転送方式の場合を示
しているが、データおよびアドレスを１本の信号線で転
送するシリアル転送方式であってもよい。

【０００９】以下、この第１の実施形態の動作および各
部の詳細について説明する。図３は、マーク・スペース
長検出手段４の構成を示すブロック図であり、図５にそ
の動作タイミングを示す。この構成は、２値化記録信号
ＮＲＺＩのマーク長（ハイレベル区間）とスペース長
（ローレベル区間）を計数するマーク・スペース長検出
カウンタ２０と、各種タイミングを生成するタイミング
生成手段２４と、マーク長またはスペース長検出値と、
マークかスペースかを示す１ビットの情報を取り込む第
1レジスタ２１、第２レジスタ２２と、第２レジスタ２
２から供給されるマーク長またはスペース長と、マーク
かスペースかを示す１ビットの情報を取り込む第３レジ
スタ２３から構成されている。図５と併せて参照しなが
ら動作について説明する。マーク・スペース長検出カウ
ンタ２０は、クロックＣＬＫ（ｆ／２）によりコントロ
ーラ１から供給される２値化記録信号ＮＲＺＩのマーク
長（ハイレベル区間）とスペース長（ローレベル区間）
を計数する。第1レジスタ２１は、タイミング生成手段
２４のタイミング信号を受け、マーク長またはスペース
長検出値と、マークかスペースかを示す１ビットの情報
を取り込む。第２レジスタ２２も同様にマーク長または
スペース長検出値と、マークかスペースかを示す１ビッ
トの情報を取り込むが、マーク・スペース長検出カウン
タ２０のカウント値が６になった時点で、マーク・スペ
ース長検出カウンタ２０のカウント値６を取り込むこと
で、６以上のマーク長およびスペース長を６とするレジ
スタである。第３レジスタ２３は、第２レジスタ２２か
ら供給されるマーク長またはスペース長と、マークかス
ペースかを示す１ビットの情報を取り込む。図４は、ア
ドレス生成手段５の内部構成を示すブロック図である。
アドレス生成手段５は、上記第１〜第３レジスタの値を
もとに、駆動波形情報記憶手段６の選択すべき駆動波形
の記憶されているアドレスを生成する。第３レジスタの
値を上位ビット、第２レジスタの値を下位ビットとした
値をアドレス信号（または第２レジスタの値を上位ビッ
ト、第３レジスタの値を下位ビットとした値をアドレス
信号としてもよい）とするか、または共通アドレス生成
手段６０が生成するマーク長およびスペース長によらな
い共通の値をアドレス信号として出力するかをスイッチ
手段６１により切り替える。

【００１０】図６は、記録データとレーザダイオード駆
動電流波形の関係を示すタイミングチャートである。図
６のａ）、ｂ）、ｃ）はそれぞれクロックＣＬＫ（ｆ／
２）、記録データ、該記録データに対応するレーザダイ
オード駆動電流波形を示す。６以上のマーク長の場合に
マークの中程では、マーク長および隣接スペース長によ
らず同じ駆動波形がマーク長に対応した回数だけ繰り返
えされる（タイミングチャートの繰り返し部分）。図６
のｃ）のマーク長８の場合、４回繰り返えされている。
図４の共通アドレス生成手段６０は、この繰り返し部分
に対応してマーク長およびスペース長によらない共通の
値をアドレス信号として生成する。図７は、第３レジス
タの値を上位ビット、第２レジスタの値を下位ビットと
した値をアドレス信号とする駆動波形情報記憶手段１１
のアドレスと記憶情報との関係を示す図である。例えば
Ｓ３Ｍ４は、先行するスペース長が３で、マーク長が４
の組み合わせに対応する駆動波形情報を指し、Ｍ４Ｓ３
はマーク長が４で、後続のスペース長が３の組み合わせ
に対応する駆動波形情報を指す。各組み合わせに対応す
る駆動波形情報は、アドレス下位２ビットが異なる４つ
の連続するワードから構成されているが、図中、下位２
ビットは簡略化のために省略してある。図１０は、１ワ
ード１２ビットの駆動波形情報を示す図である。ｂ１１
がマーク先頭情報、ｂ１０がマーク終端情報、ｂ９〜ｂ
４がクロックタイミング情報の上位６ビット、ｂ３〜ｂ
０がクロックタイミング情報の下位４ビットを表す。こ
こで、先入先出記憶手段７は、駆動波形情報記憶手段６
から出力される駆動波形情報をクロック信号ＷＣＬＫに
同期して取り込む。先入先出記憶手段７からの読み出し
は、ディレークロック生成・選択手段８から出力される
クロック信号ＤＣＬＫの立ち上りエッジに同期して行わ
れる。すなわち、クロック信号ＤＣＬＫが立ち上ると、
次の駆動波形情報が先入先出記憶手段から出力される。
図８は、ディレークロック生成・選択手段８の構成を示
すブロック図である。この構成は、位相比較器３０、チ
ャージポンプ３１、ループフィルタ３２および可変ディ
レーライン３３は、ディレー・ロックド・ループ（ＤＬ
Ｌ）を構成し、マークの先頭を示す情報（ｂ１１）をカ
ウントする６ビットカウンタ３４と、クロックタイミン
グ情報の上位６ビット（ｂ９〜ｂ４）と６ビットカウン
タ３４の出力値が一致するかを比較するデコーダ・比較
器３５から構成されている。クロック信号ＣＬＫ（２
ｆ）から、可変ディレーライン３３の出力信号として図
９のタイミングに示すような、クロック信号ＣＬＫ（２
ｆ）から少しずつ遅延したクロック信号群（ＤＣＬＫ０
〜ＤＣＬＫ９）を生成する。６ビットカウンタ３４は、
先入先出記憶手段７から出力される駆動波形情報のマー
クの先頭を示す情報（ｂ１１）により初期化された後、
クロック信号ＣＬＫ（２ｆ）に同期してカウントを行な
う。デコーダ・比較器３５は先入先出記憶手段７から出
力される駆動波形情報のうち、クロックタイミング情報
の上位６ビット（ｂ９〜ｂ４）と６ビットカウンタ３４
の出力値が一致するかを比較するとともに、クロックタ
イミング情報の下位４ビットをデコードし、セレクタ３
６を介して可変ディレーライン３３から出力される１０
チャンネルのディレークロックのうち１チャンネルを選
択し、クロック信号ＤＣＬＫを出力する。

【００１１】図１１は、電流設定・切替手段９および駆
動手段１０の構成を示すブロック図である。この構成
は、３つの電流レベル１、２、３に対応する値を設定す
るレジスタ４１、４２，４３と、この電流レベル設定値
を切り替えるスイッチ４４と、スイッチ４４から出力さ
れる設定値に対応する電圧を出力するディジタル・アナ
ログ変換器（Ｄ／Ａ）４５と、入力電圧と、抵抗４８を
流れる電流による電圧が等しくなるように動作するオペ
アンプ４６、Ｐ型ＭＯＳトランジスタ４７、４９および
抵抗４８より構成される。番号４１〜４３はそれぞれ図
６の３つの電流レベル１、２、３に対応する値を設定す
るレジスタであり、レーザダイオードを駆動する前にコ
ントローラ１により値が設定される。電流設定・切替手
段９はディレークロック生成・選択手段８から出力され
るクロック信号ＤＣＬＫの立ち上りエッジおよび先入先
出記憶手段７から出力されるマーク終端情報（ｂ１０）
により、スイッチ４４から出力する電流レベル設定値を
切り替える。ディジタル・アナログ変換器（Ｄ／Ａ）４
５はスイッチ４４から出力される設定値に対応する電圧
を出力する。オペアンプ４６とＰ型ＭＯＳトランジスタ
４７によって構成される回路は、この入力電圧と、抵抗
４８を流れる電流による電圧が等しくなるように動作す
るので、スイッチ４４から出力される電流設定値に比例
した電流が、Ｐ型ＭＯＳトランジスタ４７、４９および
抵抗４８を流れることになる。Ｐ型ＭＯＳトランジスタ
４９と駆動手段１０のＰ型ＭＯＳトランジスタ５１はミ
ラー接続されているため、Ｐ型ＭＯＳトランジスタ４９
と５１のチャンネル幅の比だけ増幅された電流が、Ｐ型
ＭＯＳトランジスタ５１から出力され、レーザダイオー
ド１２を駆動する。

【００１２】図２は、本発明の第２の実施形態の構成を
示すブロック図である。図中、同じ構成要素には同じ参
照番号が付せられているので、重複する説明は省略す
る。図２が図１と異なる点は、アドレス情報記憶手段１
３を新たに設けた点である。第１の実施形態では第２レ
ジスタ、第３レジスタの値をそのまま駆動波形情報記憶
手段６のアドレス信号としたが、駆動波形情報記憶手段
６のアドレス情報を記憶するアドレス情報記憶手段１３
を設けて、アドレス変換した後、駆動波形情報記憶手段
６の記憶情報を選択する構成とすることで、駆動波形情
報記憶手段６のアドレス信号のビット数を減らすことが
できる。

【００１３】

【発明の効果】以上記載のごとく本発明によれば、請求
項１は、これら主要な回路が比較的簡略化されて構成さ
れているので、集積化したときに集積回路のコストを低
くすることができる。請求項２は、駆動波形情報をスペ
ース長及びマーク長により最適な波形を選択するので、
ハードウェアの規模が少なくなり、回路規模が小さく構
成できる。請求項３、５は、外部から駆動波形情報を受
信するので、ハードウェアを最小限に抑えて、柔軟性の
ある回路構成を実現できる。請求項４、６は、アドレス
情報を記憶するアドレス情報記憶手段を設けたので、駆
動波形情報記憶手段のアドレス信号のビット数を減らす
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態であるレーザ駆動集積
回路とこれを搭載する光ディスク装置のコントローラ部
の構成を示すブロック図である。

【図２】本発明の第２の実施形態であるレーザ駆動集積
回路とこれを搭載する光ディスク装置のコントローラ部
の構成を示すブロック図である。

【図３】本発明のマーク・スペース長検出手段の構成を
示すブロック図である。

【図４】本発明のアドレス生成手段の内部構成を示すブ
ロック図である。

【図５】本発明のマーク・スペース長検出手段の動作タ
イミングチャートである。

【図６】本発明のアドレス生成手段の動作タイミングチ
ャートである。

【図７】本発明の駆動波形情報記憶手段のアドレスと記
憶情報との関係を示す図である。

【図８】本発明のディレークロック生成・選択手段の構
成を示すブロック図である。

【図９】本発明の可変ディレーラインの出力信号のタイ
ミングチャートである。

【図１０】本発明の１ワード１２ビットの駆動波形情報
を示す図である。

【図１１】本発明の電流設定・切替手段および駆動手段
を示すブロック図である。

【符号の説明】

１ コントローラ、２ 書込み制御手段、３ クロック
生成手段、４ マーク・スペース長検出手段、５ アド
レス生成手段、６ 駆動波形情報記憶手段、７先入先出
記憶手段、８ ディレークロック生成・選択手段、９
電流設定・切替手段、１０ 駆動手段、１１ レーザ駆
動集積回路、１２ レーザダイオード

Claims (6)

【特許請求の範囲】
1. 【請求項１】 レーザダイオードに供給する電流を、設
   定された複数のレベルに順次切り替えるレーザ駆動集積
   回路を搭載した光ディスク装置において、 記録媒体に記録する２値化記録信号に対応してレーザダ
   イオードを駆動する駆動波形情報を少なくとも１つ以上
   記憶する駆動波形情報記憶手段と、 該駆動波形情報記憶手段の記憶情報をクロック信号に同
   期して取り込み、該取り込んだ情報順に取り出す先入先
   出記憶手段と、 該先入先出記憶手段の記憶情報をもとに電流レベルの切
   り替えを制御する電流設定・切替手段と、 記録媒体に記録する２値化記録信号をもとに、前記駆動
   波形情報記憶手段の駆動波形情報を選択するためのアド
   レス信号を生成するアドレス生成手段と、 外部より供給される駆動波形情報を前記駆動波形情報記
   憶手段に記憶する書込み制御手段と、を備えたことを特
   徴とする光ディスク装置。
2. 【請求項２】 前記アドレス生成手段は、前記２値化記
   録信号のマーク長と先行するスペース長及びマーク長と
   後続のスペース長をもとに、それぞれ前記駆動波形情報
   記憶手段の駆動波形情報を選択するためのアドレス信号
   を生成することを特徴とする請求項１記載の光ディスク
   装置。
3. 【請求項３】 前記書込み制御手段は、外部から前記駆
   動波形情報記憶手段に記憶すべき駆動波形情報およびア
   ドレスをシリアル転送で受信し、該アドレスに基づいて
   前記駆動波形情報を前記駆動波形情報記憶手段に書き込
   むことを特徴とする請求項２記載の光ディスク装置。
4. 【請求項４】 レーザダイオードに供給する電流を設定
   された複数のレベルに順次切り替えるレーザ駆動集積回
   路を搭載した光ディスク装置において、 記録媒体に記録する２値化記録信号に対応してレーザダ
   イオードを駆動する駆動波形情報を少なくとも１つ以上
   記憶する駆動波形情報記憶手段と、 該駆動波形情報記憶手段のアドレス情報を記憶して、該
   アドレス情報を前記駆動波形情報記憶手段の何れか１つ
   を選択するアドレスに変換するアドレス情報記憶手段
   と、前記駆動波形情報記憶手段の記憶情報をクロック信
   号に同期して取り込み、該取り込んだ情報順に取り出す
   先入先出記憶手段と、 該先入先出記憶手段の記憶情報をもとに電流レベルの切
   り替えを制御する電流設定・切替手段と、 記録媒体に記録する２値化記録信号をもとに前記アドレ
   ス情報記憶手段のアドレス情報を選択するためのアドレ
   ス信号を生成するアドレス生成手段と、 外部より供給される駆動波形情報を前記駆動波形情報記
   憶手段に記憶する書込み制御手段と、を備えたことを特
   徴とする光ディスク装置。
5. 【請求項５】 前記アドレス生成手段は、前記２値化記
   録信号のマーク長と先行するスペース長及びマーク長と
   後続のスペース長をもとに、それぞれ前記駆動波形情報
   記憶手段の駆動波形情報を選択するためのアドレス信号
   を生成することを特徴とする請求項４記載の光ディスク
   装置。
6. 【請求項６】 前記書込み制御手段は、外部から前記駆
   動波形情報記憶手段に記憶すべき駆動波形情報およびア
   ドレスをシリアル転送で受信し、該アドレスに基づいて
   前記駆動波形情報を前記駆動波形情報記憶手段に書き込
   むことを特徴とする請求項５記載の光ディスク装置。