ES2253793T3 - Dispositivo y procedimiento de codificacion de cd para una unidad de disco optico. - Google Patents
Dispositivo y procedimiento de codificacion de cd para una unidad de disco optico.Info
- Publication number
- ES2253793T3 ES2253793T3 ES98106186T ES98106186T ES2253793T3 ES 2253793 T3 ES2253793 T3 ES 2253793T3 ES 98106186 T ES98106186 T ES 98106186T ES 98106186 T ES98106186 T ES 98106186T ES 2253793 T3 ES2253793 T3 ES 2253793T3
- Authority
- ES
- Spain
- Prior art keywords
- clock
- frequency
- channel
- encoder
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
- G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
- G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
- G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
- G11B27/3036—Time code signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
- G11B2220/213—Read-only discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
- G11B2220/215—Recordable discs
- G11B2220/216—Rewritable discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2545—CDs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
- G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Optical Recording Or Reproduction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
UN DISPOSITIVO DE CODIFICACION DE CD PARA UN DISCO OPTICO GRABABLE INCLUYE UN SINTETIZADOR DE RELOJ QUE MULTIPLICA, POR M/N, UN RELOJ DEL SISTEMA DE DECODIFICACION DE CD; UN RELOJ CON UNA FRECUENCIA IGUAL A 2 N VECES O 1/2 N VECES LA FRECUENCIA DEL RELOJ DEL SISTEMA DE DECODIFICACION DE CD; UN RELOJ OBTENIDO MEDIANTE LA MULTIPLICACION ANTERIOR FUNCIONA COMO UN RELOJ DE CANAL NECESARIO DURANTE UNA OPERACION DE ESCRITURA, DONDE M, N Y N SON, RESPECTIVAMENTE, ENTEROS.
Description
Dispositivo y procedimiento de codificación de CD
para una unidad de disco óptico.
La presente invención se refiere a una unidad de
discos ópticos que acciona un disco óptico grabable, y más
particularmente a un dispositivo y procedimiento codificador de CD y
para tal unidad de discos ópticos.
El disco óptico se usa generalmente como
dispositivo capaz de almacenar una enorme cantidad de información.
En primer lugar, se dará una descripción de un esquema de un disco
óptico y la estructura de una unidad.
Los discos CD-R y
CD-E generales son CD (discos compactos) escribibles
(grabables). El CD-R (CD Recordable -
grabable) es un CD en el que se puede grabar información sólo una
vez (también llamado CD - Write Once - escribir una vez). El
CD-E (CD Erasable - borrable) es un CD en el
que se puede grabar información repetidamente una pluralidad de
veces (también llamado CD RW: CD ReWritable - reescribible).
Se puede grabar y reproducir información desde los discos ópticos,
concretamente, CD-R y CD-E, por
medio de una unidad tal como se muestra en la Fig. 1.
La Fig. 1 es un diagrama de bloques de una unidad
de discos ópticos. La unidad de discos ópticos está compuesta por
un disco óptico 1, un motor de giro del disco 2, un lector láser, un
controlador del motor 4, un amplificador de lectura 5, una unidad
servo 6, un descodificador de CD 7, un descodificador ATIP
(Absolute Time In Pregroove - Tiempo absoluto en el presurco)
8, un controlador de láser 9, un codificador de CD 10, un
codificador de CD-ROM 11, una memoria intermedia
RAM 12, un gestor de memoria intermedia 13, un descodificador de
CD-ROM 14, una interfaz ATAPI/SCSI 15, un
convertidor D/A 16, una memoria ROM 17, una CPU 18 y una memoria RAM
19. En la Fig. 1, un símbolo LB indica un haz láser, y un símbolo
Audio denota una señal de salida de audio.
Las flechas que se muestran en la Fig. 1 indican
generalmente las direcciones de flujos de datos. Para mayor
sencillez, la Fig. 1 se ilustra de forma que desde la CPU 18 se
extiende una línea continua para controlar los bloques y, así, se
omiten las líneas individuales que se proporcionarían entre la CPU
18 y los bloques.
La estructura y el funcionamiento de la unidad de
discos ópticos son los siguientes.
El disco óptico 1 se acciona para hacerlo girar
por medio del motor de giro 2, el cual se regula a una velocidad
lineal constante por medio del controlador del motor 4 y la unidad
servo 5. La velocidad lineal puede cambiarse escalonadamente. El
lector óptico 3 incluye un diodo láser semiconductor, un sistema
óptico, un accionador de enfoque, un accionador de pista, un
elemento receptor de luz y un sensor de posición, no ilustrándose
estos componentes integrados. El lector óptico 3 proyecta el haz
láser LB sobre el disco óptico 1. El lector óptico 3 puede
transportarse en la dirección de arrastre mediante un motor de
búsqueda. El accionador de enfoque, el accionador de pista y el
motor de búsqueda se controlan de tal manera que, basándose en las
señales procedentes del elemento receptor de luz y el sensor de
posición, el punto del haz láser LB se sitúa sobre la posición de
destino mediante el controlador del motor 4 y la unidad servo 5.
En el momento de una operación de lectura, el
amplificador de lectura 5 amplifica una señal reproducida obtenida
mediante el lector óptico 3, y ésta se binariza. La señal
reproducida binarizada resultante entra en el descodificador de CD
7. Los datos binarizados de entrada se someten a un procedimiento de
EFM (Eight to Fourteen Modulation - modulación ocho a
catorce) mediante el descodificador de CD 7. Los datos grabados en
el disco óptico 1 se obtienen mediante una modulación EFM que se
efectúa cada ocho bits. En la modulación EFM, los datos de ocho
bits se convierten en datos de catorce bits, a los que se añaden
tres bits asociados, de forma que el número total de bits es 17.
Los bits asociados se dan a fin de que el número de bits "1" y
el número de bits "0" que aparezcan hasta el momento sean
iguales entre sí de media. Esto se denomina "supresión de la
componente DC", y se puede suprimir la variación en el nivel de
recorte de la señal reproducida a partir del cual se puede cortar
la componente DC.
Los datos demodulados se someten después a
procedimientos de desintercalación y corrección de errores. Después,
los datos obtenidos entran en el descodificador de
CD-ROM 14 y se someten a otra corrección de errores
con el fin de aumentar la fiabilidad de los datos demodulados.
Los datos obtenidos mediante los dos
procedimientos de corrección de errores son almacenados
temporalmente en la memoria RAM intermedia 12 por el gestor de la
memoria intermedia 13. Cuando la cantidad de datos suficiente para
formar los datos del sector se encuentra disponible en la memoria
RAM intermedia 12, los datos se transfieren a un ordenador central
(que no se muestra) a través de la interfaz ATAPI/SCSI 15 sin
interrupción.
Si los datos son datos de música, la salida de
los datos desde el descodificador de CD 7 entra en el convertidor
D/A 16, y sale como una señal de audio analógica.
En el momento de la operación de escritura, los
datos suministrados desde el ordenador central a través de la
interfaz ATAPI/SCSI 15 son almacenados temporalmente en la memoria
RAM intermedia 12 por el gestor de la memoria intermedia 13. Cuando
en la memoria RAM intermedia 12 llega a estar presente una
determinada cantidad de datos, da comienzo la operación de
escritura. En este caso, es necesario mover el punto del láser hasta
una posición de comienzo de la escritura. Esta posición de comienzo
de la escritura puede obtenerse a partir de una señal tambaleo que
se imprime de antemano sobre el disco óptico 1 mediante el
enrollamiento de las pistas.
La señal de tambaleo incluye información de
tiempo absoluto denominada ATIP, que es extraída por el
descodificador ATIP 8. En el codificador de CD 10 entra una señal
de sincronización generada por el descodificador ATIP 8, mediante
la cual puede llevarse a cabo la escritura de datos en la posición
correcta en el disco óptico 1.
Los datos almacenados en la memoria RAM
intermedia 12 son sometidos a un procedimiento añadidos de
corrección de errores y a un procedimiento de intercalado por el
codificador de CD-ROM 11 y el codificador de CD 10,
y después se graban en el disco óptico 1 a través del controlador de
láser 9 y el lector óptico 3.
Los datos modulados por EFM accionan, como un
flujo de bits, el diodo láser a una tasa de bits por canal de
4,3218 Mbps (tasa de bits estándar). En este caso, los datos
grabados forman un cuadro EFM cada 588 bits de canal. Se define un
reloj de canal como un reloj de frecuencia igual a la de los bits
del canal.
Este es el esquema de la estructura y el
funcionamiento de la unidad de discos ópticos que se muestra en la
Fig. 1. Se ha comercializado un dispositivo LSI de un chip usado
para un disco óptico, por ejemplo, usado en la unidad de
CD-R (por ejemplo, LC8959 fabricado por SANYO DENKI
KABUSIKI KAISHA). El dispositivo LSI de un chip incluye un circuito
de sistema descodificador de CD (que procesa una señal leída en el
disco) y un circuito de sistema codificador de CD (que procesa una
señal basada en datos de escritura que se escriben realmente sobre
el disco). El circuito de sistema descodificador de CD y el circuito
de sistema codificador de CD funcionan en sincronía con respectivas
señales de reloj diferentes. Es decir, el dispositivo LSI de un
chip requiere dos señales de reloj diferentes.
Generalmente, se requieren dos elementos de
oscilación para generar las dos señales de reloj diferentes. Debido
a que los elementos de oscilación no resultan menos caros, el uso
del anterior dispositivo LSI de un chip aumenta los costes de
producción.
En el documento
EP-A-0485234, que constituye la base
para el preámbulo de las reivindicaciones independientes, se
describe un dispositivo codificador de CD para un disco óptico
grabable, que genera una señal de grabación que se usa con un único
fin.
Un objeto general de la presente invención
consiste en eliminar la anterior desventaja.
Un objeto más concreto de la presente invención
consiste en generar señales de reloj que sean usadas por un único
elemento de oscilación en un dispositivo LSI de un chip para las
unidades CD-R y para reducir así los costes de
producción.
Los anteriores objetivos de la presente invención
se logran mediante un dispositivo y un procedimiento codificador de
CD según las reivindicaciones 1 y 7, respectivamente, para un disco
óptico grabable.
También se logra una forma de realización
ventajosa de la presente invención mediante dicho dispositivo
codificador de CD para un disco óptico grabable que comprende
además: un sintetizador de relojes que genera un reloj que posee
una frecuencia igual a (m x 2) veces la frecuencia de un reloj de
canal requerido durante una operación de escritura de otro reloj
usado en un circuito de sistema descodificador de CD, en la que m y
n son, respectivamente, números enteros; y un divisor de
frecuencias que divide la frecuencia del reloj generado por el
sintetizador de relojes a unas razones dadas de división de
frecuencia, de forma que se puedan generar relojes que tengan
diferentes frecuencias. Por ello resulta posible abordar la
grabación variable usando tres veces la frecuencia, seis veces la
frecuencia, doce veces la frecuencia, ..., o 3 x (2) veces la
frecuencia.
Otra forma de realización ventajosa de la
presente invención se logra también mediante dicho dispositivo
codificador de CD para un disco óptico grabable que comprende
además: un sintetizador de relojes que genera un reloj que posee
una frecuencia igual a dos veces la frecuencia de un reloj de canal
requerido durante una operación de escritura de otro reloj usado en
un circuito de sistema descodificador de CD; y un circuito de
corrección de anchura de pulso que corrige la anchura de un pulso
de escritura en una unidad de anchura de impulso correspondiente a
los flancos ascendentes y descendentes del reloj generado por el
sintetizador de relojes. Es posible omitir un circuito externo para
la corrección fina a la estrategia de escritura definida en el libro
naranja y proporcionar dispositivos sencillos y menos caros.
Otros objetos, características y ventajas de la
presente invención resultarán más evidentes a partir de la
siguiente descripción detallada, cuando se lee junto con los dibujos
adjuntos, en los que:
la Fig. 1 es un diagrama de bloques de una
unidad de discos ópticos convencional;
la Fig. 2 es un diagrama de bloques de un LSI
de un chip que tiene una función de codificación EFM y una función
de codificación/descodificación de CD-ROM;
la Fig. 3 es otro diagrama de bloques del LSI
de un chip que posee la función de codificación EFM y la función de
codificación/descodificación de CD-ROM;
la Fig. 4 es un diagrama de bloques de un
codificador de CD 10, un generador de relojes 21 y un sintetizador
de relojes 22 que se muestran en la Fig. 2;
la Fig. 5 es un diagrama de señales de la
interfaz relacionadas con los terminales del dispositivo
codificador de CD que se muestra en la Fig. 4;
la Fig. 6 es un diagrama de bloques de un
sintetizador de relojes que genera un reloj usado en el dispositivo
codificador de CD según una primera forma de realización de la
presente invención;
la Fig. 7 es un diagrama de bloques de un
sintetizador de relojes que genera un reloj usado en el dispositivo
codificador de CD según una segunda forma de realización de la
presente invención;
la Fig. 8 es un diagrama de bloques de un
sintetizador de relojes que genera un reloj usado en el dispositivo
codificador de CD según una tercera forma de realización de la
presente invención;
la Fig. 9 es un diagrama de bloques de un
circuito de corrección de la anchura del impulso del dispositivo
codificador de CD según la tercera forma de realización de la
presente invención;
la Fig. 10 es un diagrama temporal de una
operación del circuito de corrección de la anchura del impulso que
se muestra en la Fig. 9;
la Fig. 11 es un diagrama de forma de onda que
muestra una operación de corrección de pulso de escritura según una
cuarta forma de realización de la presente invención;
la Fig. 12 es un diagrama de bloques de una
configuración de circuitos situados en la periferia de un
controlador de láser 9 según la cuarta forma de realización de la
presente invención;
la Fig. 13 es un diagrama temporal de un estado
de accionamiento de un diodo láser que se muestra en la Fig.
12;
la Fig. 14 es un diagrama temporal de una
estrategia de CD-R para la señal EFM1;
la Fig. 15 es un diagrama temporal de una
estrategia de CD-R para la señal EFM2;
las Figs. 16A, 16B y 16C son diagramas del
ajuste de la salida de señales a los terminales EFM1 y EFM2
mediante una estrategia de conversión para una señal EFM
interna;
las Figs. 17A, 17B y 17C son diagramas del
ajuste de la salida de señales al terminal EFM2 mediante una
estrategia de conversión para una señal EFM interna;
la Fig. 18 es un diagrama de bloques de un
circuito de corrección de la anchura del impulso según una quinta
forma de realización de la presente invención;
la Fig. 19 es un diagrama temporal de una
operación del circuito de corrección de la anchura del impulso que
se muestra en la Fig. 18;
la Fig. 20 es un diagrama temporal de los
estados de las señales de control EFM1 y EFM2 para la estrategia de
escritura observada cuando la señal EFM interna es 5T;
la Fig. 21 es un diagrama de una estructura
interna del controlador de láser 149 que se muestra en la Fig.
18;
las Figs. 22A, 22B y 22C son diagramas del
ajuste de la salida de la anchura de un impulso de cresta, la
anchura de un pulso intermedio y la anchura de un pulso de
desconexión mediante la estrategia de conversión que se lleva a
cabo cuando la señal EFM interna es 3T;
las Figs. 23A, 23B y 23C son diagramas del
ajuste de la salida de la anchura de un impulso de cresta, la
anchura de un pulso intermedio y la anchura de un pulso de
desconexión mediante la estrategia de conversión que se lleva a
cabo cuando la señal EFM interna es de 4T; y
las Figs. 24A, 24B y 24C son diagramas del
ajuste de la salida de la anchura de un impulso de cresta, la
anchura de un pulso intermedio y la anchura de un pulso de
desconexión mediante la estrategia de conversión que se lleva a
cabo cuando la señal EFM interna es de 5T a 11T.
Ahora se dará una descripción de una primera
forma de realización de la presente invención.
La primera forma de realización está dirigida
principalmente a multiplicar, por M/N veces, un reloj del sistema
descodificador de CD, un reloj de una frecuencia igual a 2 elevado a
la enésima potencia (2^{n}) veces la frecuencia del reloj del
sistema descodificador de CD o un reloj de una frecuencia igual a
½^{2} veces la frecuencia del reloj del sistema descodificador de
CD, para que se pueda generar el reloj del sistema codificador de
CD o el reloj de canal necesario para la operación de escritura. La
primera forma de realización se dirige en segundo lugar a hacer que
un VCO (oscilador controlado por voltaje) genere un reloj de una
frecuencia igual a 2^{n} veces el reloj de canal y a dividir la
frecuencia del anterior reloj mediante un divisor de frecuencias.
En lo anterior, n, M y N son respectivamente números enteros
arbitrarios.
Con la anterior estructura, es posible generar el
reloj del sistema descodificador de CD y el reloj de codificación
de CD usando sólo un único elemento de oscilación, y reducir así los
costes de producción.
En primer lugar se dará una descripción de un
dispositivo LSI de un chip que incluye el dispositivo codificador
de CD de la presente invención, concretamente un dispositivo LSI de
un chip adecuado para un sintetizador de relojes que genera el
reloj del sistema codificador de CD a partir del reloj del sistema
descodificador de CD.
Las Figs. 2 y 3 son diagramas de bloques de un
dispositivo LSI de un chip que posee la función de codificación EFM
y la función de codificación/descodificación de
CD-ROM. En estas figuras, las partes que son iguales
a las que se muestran en la Fig. 1 reciben los mismos números de
referencia, y a las interfaces se les asigna un sufijo "a". El
dispositivo LSI de un chip que se muestra en las Figs. 2 y 3 incluye
un generador de relojes 21, un sintetizador de relojes 22, un
codificador CIRC 23, un operador de subcódigo 24, un procesador de
sectores 25, una interfaz CD-DA 26a, una interfaz
RAM 27a y una interfaz DRAM 28a.
En el dispositivo LSI de un chip que posee la
función de codificación EFM y la función de
codificación/descodificación de CD-ROM que se
muestran en las Figs. 2 y 3, la función de codificación EFM y la
función de codificación/descodificación de CD-ROM
de la unidad de discos ópticos que se muestran en la Fig. 24 aplican
en la formación del LSI.
Un circuito de procesamiento de datos de
lectura/escritura se configura mediante una interfaz de subcódigo
24a, una interfaz CD-DA 26a, el codificador de CD
10, el gestor de la memoria intermedia 13, un procesador de
sectores 25, una interfaz DRAM 28a, una interfaz ATAPI 15a y un
controlador del sistema 18a.
El controlador del sistema 18a incluye un grupo
de registros en los que se escriben instrucciones procedentes de la
CPU 18 que se muestra en la Fig. 1 al dispositivo LSI de un chip, y
a partir de los cuales indican los estados internos del dispositivo
LSI de un chip.
El dispositivo codificador de CD de la presente
invención está directamente relacionado con el codificador de CD
10, el generador de relojes 21 y el sintetizador de relojes 22 en
los bloques que se muestran en las Figs. 2 y 3.
Se dará otra descripción de los componentes
anteriores en referencia a la Fig. 4.
La Fig. 4 es un diagrama de bloques de una parte
de un circuito relacionada con el codificador de CD 10, el
generador de relojes 21 y el sintetizador de relojes 22 que se
muestran en la Fig. 2. En la Fig. 4, las partes que son iguales a
las que se muestran en la Fig. 2 reciben los mismos números de
referencia. La parte del circuito que se muestra en la Fig. 4
incluye un controlador de temporización de salida EFM 31, un
comparador 32, un registro de tiempo actual 33, un registro de
tiempo de destino 34, un selector 35, un registro de tiempo ATIP
36, un registro de tiempo sub Q 37, un convertidor de estrategia 41,
un sumador 42, un selector 43, una parte de trama de sincronización
de cuadro EFM 44, un modulador EFM 45, un selector 46, una parte de
bit de enlace 47, un detector de tramas 51 y un generador de señal
de muestreo y retención 61.
Cuando la parte de codificación de CD que se
muestra en la Fig. 4, es decir, el dispositivo codificador de CD
realiza la operación de codificación, el sintetizador de relojes 22
genera el reloj de canal. En la Fig. 5 se muestran las señales de
interfaz que se muestran en la Fig. 4 y algunas señales de interfaz
(suministradas a los terminales del dispositivo codificador de CD)
que se muestran en la Fig. 2.
La Fig. 5 muestra el contenido de las señales de
interfaz suministradas a los respectivos terminales del dispositivo
codificador de CD. La entrada y salida de las señales de interfaz
que se muestran en la Fig. 5 hace funcionar el dispositivo
codificador de CD. Tal como se ha descrito ya, el dispositivo
codificador de CD de la presente invención se caracteriza porque el
reloj del sistema descodificador de CD y el reloj del sistema
codificador de CD son generados por el elemento de oscilación
común. Así, se dará una descripción detallada del sintetizador de
relojes que genera los relojes usados en el dispositivo codificador
de CD.
La Fig. 6 es un diagrama de bloques de una
estructura del sintetizador de relojes que genera los relojes usados
en el dispositivo codificador de CD. El sintetizador de relojes
incluye un divisor de frecuencia 1/48, un divisor de frecuencia
1/49 102, un detector de fase (PD) 103, un oscilador controlado por
voltaje (VCO) 104, y un divisor de frecuencia variable 105.
Cuando se aplica al sintetizador de relojes un
reloj CLKIN usado en el sistema descodificador de CD, el detector
de fase 103 detecta una diferencia de fase entre la señal de salida
del divisor de frecuencia 1/48 101 y la señal de salida del VCO
104, y controla el VCO de forma que la frecuencia del reloj CLKIN
para el sistema descodificador de CD sea igual a M/N veces la
frecuencia del reloj de salida del VCO 104. En la estructura que se
muestra en la Fig. 6, M es igual a 49 y N es igual a 48. La
frecuencia del reloj de salida del VCO 104 se divide mediante el
divisor de frecuencia variable 105, que genera así el reloj de canal
usado para el dispositivo codificador de CD.
Más particularmente, el divisor de frecuencia
1/48 101 divide la frecuencia del reloj CLKIN que tiene una
frecuencia de, por ejemplo, 33,8688 MHz y da una salida de un reloj
que tiene una frecuencia igual a 1/48 veces la frecuencia del reloj
CLKIN. El VCO 104 genera el reloj con una frecuencia de 34,5744 MHz
en respuesta a una señal de entrada de control VCOIN. La frecuencia
del reloj de 34,5744 MHz generado por el VCO 104 se divide mediante
el divisor de frecuencia 1/49 102, que genera así un reloj que tiene
una frecuencia igual a 1/49 veces la frecuencia de 34,5744 MHz.
El detector de fase 103 detecta la diferencia de
fase entre las señales de salida del divisor de frecuencia 1/48 101
y del divisor de frecuencia 1/49 102, y se vuelve a introducir en el
VCO 104 como una señal de detección de diferencia de fase CPOUT. De
la forma mencionada anteriormente, el reloj de canal puede generarse
detectando la diferencia de fase mediante el detector de fase 103 y
controlando el VCO 104 sobre la base de la diferencia de fase
detectada.
En la configuración que se muestra en la Fig. 6,
el reloj generado por el VCO 104 tiene una frecuencia igual a 49/48
veces la frecuencia del reloj de entrada CLKIN, es decir, 34,5744
MHz, que es igual a ocho veces la frecuencia del reloj de canal.
Por ello, el reloj de 34,5744 MHz es un reloj de canal necesario
para una operación de codificación de ocho veces la frecuencia.
Dividiendo el reloj de ocho veces la frecuencia en relojes a
razones de división de frecuencia escalonadas mediante el divisor de
frecuencia variable 105, se puede obtener una pluralidad de relojes
de canal usados respectivamente para diferentes frecuencias de
grabación.
La CPU 18 que se muestra en la Fig. 1 controla la
razón de división de frecuencia variable del divisor de frecuencia
variable 105 y se ajusta a un valor cualquiera entre 1/8 y 1/1. Así,
resulta posible generar los relojes de canal usados para diferentes
frecuencias de grabación de codificación a una vez la frecuencia,
codificación a dos veces la frecuencia, codificación a cuatro veces
la frecuencia, y codificación a ocho
veces la frecuencia.
veces la frecuencia.
Cuando la frecuencia del reloj generado por el
VCO 104 se ajusta a 8 veces, 16 veces, 32 veces, ..., (2^{n}
veces) la frecuencia del reloj de canal, resulta posible generar
relojes usados para la codificación a mayor frecuencia.
El sintetizador mencionado anteriormente puede
generar el reloj de canal necesario para la operación de escritura
a partir del reloj del sistema descodificador de CD. Además, el
sintetizador puede generar relojes de canal que posean frecuencias
iguales a 2^{n} veces la frecuencia del reloj de canal y se usan,
durante la operación de escritura, para las diferentes frecuencias
de grabación de codificación a una vez la frecuencia, codificación
a dos veces la frecuencia, codificación a cuatro veces la
frecuencia, y codificación a ocho veces la frecuencia mediante la
generación. Es decir, la presente invención puede abordar la
grabación a frecuencia variable mediante un único elemento de
oscilación y puede producir las unidades de CD-R y
las unidades de CD-E a bajo coste.
Ahora se dará una descripción de una segunda
forma de realización de la presente invención.
La primera forma de realización mencionada
anteriormente está dirigida al dispositivo codificador de CD que
realiza una codificación de frecuencia variable que tiene una
frecuencia igual a 2^{n} veces la frecuencia del reloj de canal,
como por ejemplo la grabación a una vez la frecuencia, grabación a
dos veces la frecuencia, grabación a cuatro veces la frecuencia,
grabación a ocho veces la frecuencia, y así sucesivamente.
A diferencia de esto, la segunda forma de
realización de la presente invención está dirigida a un dispositivo
codificador de CD que realiza una codificación de frecuencia
variable que tiene una frecuencia igual a (3 x 2^{n}) veces la
frecuencia del reloj de canal, como por ejemplo la grabación a tres
veces la frecuencia, grabación a seis veces la frecuencia,
grabación a doce veces la frecuencia, y así sucesivamente.
La Fig. 7 es un diagrama de bloques de un
sintetizador de relojes usado para el dispositivo codificador de CD
según la segunda forma de realización de la presente invención. En
la Fig. 7, las partes que son iguales a las que se muestran en la
Fig. 6 reciben los mismos números de referencia. El sintetizador de
frecuencias incluye un divisor de frecuencia 1/64 111 y un segundo
divisor de frecuencia variable 112.
La estructura básica del sintetizador de
frecuencias que se muestra en la Fig. 7 es la misma que la que se
muestra en la Fig. 6, excepto en lo siguiente. El VCO 104 que se
muestra en la Fig. 7 genera un reloj que tiene una frecuencia de
25,9308 MHz, que se divide mediante el segundo divisor de frecuencia
112 a una razón de división de frecuencia 1/1 ó 1/2. Cuando se usa
la razón de división de frecuencia 1/1, el reloj generado por el
VCO 104 se usa como reloj de canal para la codificación a seis veces
la frecuencia. Cuando se usa la razón de división de frecuencia
1/2, el reloj generado por el VCO 104 se usa como reloj de canal
para la codificación a tres veces la frecuencia.
En el caso anterior, en el que la frecuencia del
reloj de entrada CLKIN se multiplica por 49/64 veces, se usa el
divisor de frecuencia 1/64 111 en lugar del divisor de frecuencia
1/48 101 que se muestra en la Fig. 6.
Tal como se describe anteriormente, la segunda
forma de realización de la presente invención puede generar relojes
que tengan frecuencias iguales a (m x 2^{n}) veces la frecuencia
del reloj de canal en la que m es un número entero distinto de
2^{n} y n es un número entero. Por ejemplo, cuando m = 3 y n = 1,
se puede generar el reloj de canal para la codificación a seis
veces la frecuencia.
Ahora se dará una descripción de una tercera
forma de realización de la presente invención.
La estrategia de escritura en la escritura del
disco en la unidad de CD-R/CD-E se
define en el denominado libro naranja. Sin embargo, en la práctica,
la definición anterior dada en el libro naranja resulta insuficiente
para obtener las características de reproducción satisfactorias de
las unidades. Así, es necesario realizar además una corrección fina
de la anchura del pulso. Convencionalmente, es necesario que un
circuito que se vaya a conectar de forma externa al dispositivo LSI
de un chip realice tal corrección fina de la anchura del pulso.
Esto aumenta los costes de producción.
Teniendo presente lo anterior, la tercera forma
de realización de la presente invención se caracteriza porque el
reloj que se necesita durante la operación de escritura y que tiene
una frecuencia igual a dos veces la del reloj de canal se genera a
partir de un reloj usado en el circuito del sistema descodificador
de CD, y el pulso de escritura se corrige con un intervalo igual a
la anchura del pulso entre los flancos ascendentes o descendentes
del anterior reloj de dos veces la frecuencia.
La Fig. 8 es un diagrama de bloques de una parte
del sintetizador de frecuencias usado en el dispositivo codificador
de CD según la tercera forma de realización de la presente
invención. En la Fig. 8, las partes que son iguales a las que se
muestran en la Fig. 6 reciben los mismos números de referencia. Como
se muestra en la Fig. 8, el sintetizador de frecuencias según la
tercera forma de realización se configura interponiendo un divisor
de frecuencias 1/2 121 entre el VCO 104 y el divisor de frecuencia
variable 105 en la configuración que se muestra en la Fig. 6.
El VCO 104 genera un reloj que tiene una
frecuencia igual a dos veces la frecuencia del reloj de canal. La
frecuencia del reloj generado por el VCO 104 se divide mediante el
divisor de frecuencia 1/2 121 a la razón de división de frecuencia
de 1/2. Por ello, como en el caso que se muestra en la Fig. 6, se
puede obtener el reloj de canal que tiene la frecuencia igual a la
de la señal aplicada al divisor de frecuencia variable 105, es
decir, el reloj de canal de 34,5744 MHz usado para la codificación
de ocho veces la frecuencia.
Cuando los dos flancos ascendentes contiguos del
reloj de canal se denotan como 1T, la señal EFM generada por el
dispositivo LSI de un chip que se muestra en las Figs. 2 y 3 se hace
pasar a través de un registro de desplazamiento capaz de desplazar
la señal un número arbitrario de ciclos de la señal del reloj que
tiene la dos veces la frecuencia generada por el VCO 104, de forma
que la señal EFM pueda desplazarse escalonadamente cada 0,25T.
Lo anterior puede aplicarse mediante un circuito
de corrección de la anchura del impulso que se muestra en la Fig.
9. Se proporcionan dos registros de desplazamiento, es decir, un
primer registro de desplazamiento 131 y un segundo registro de
desplazamiento 132, un circuito puerta AND 133 y un circuito puerta
OR 134. Cada uno de los registros de desplazamiento primero y
segundo, 131 y 132 recibe la señal EFM y el reloj de dos veces la
frecuencia generado por el VCO 104 que se muestra en la Fig. 7. Cada
una de las señales de salida del primer y el segundo registros de
desplazamiento 131 y 132 se aplica al circuito puerta AND 133 y al
circuito puerta NOR 134. Por ello, las señales EFM con la anchura
de impulso corregida pueden obtenerse del circuito puerta AND 133 y
el circuito puerta OR 134.
La Fig. 10 es un diagrama temporal de una
operación del circuito de corrección de la anchura del impulso que
se muestra en la Fig. 9. El primer y el segundo registros de
desplazamiento 131 y 132 desplazan la señal EFM en sincronía con
los flancos ascendentes y descendentes del reloj de dos veces la
frecuencia que tiene la frecuencia igual a dos veces la frecuencia
del reloj de canal de entrada. Las señales EFM desplazadas se
aplican al circuito puerta AND 133 y el circuito puerta OR 134, que
generan así una salida AND y una salida OR tal como se muestra en
la Fig. 10.
Más particularmente, el primer registro de
desplazamiento 131 retrasa la señal EFM 0,25T x a, y el segundo
registro de desplazamiento 132 retrasa la señal EFM 0,25T x b, en
las que a y b son números arbitrarios. La salida AND obtenida al
realizar la operación AND con las señales de salida del primer y el
segundo registros de desplazamiento 131 y 132 tiene una anchura de
impulso menor que la de la señal EFM. La salida OR obtenida al
realizar la operación OR con las señales de salida del primer y el
segundo registros de desplazamiento 131 y 132 tiene una anchura de
impulso mayor que la de la señal EFM. Por ello, puede realizarse la
corrección fina para la estrategia de escritura. Es decir, las
unidades de CD-R y CD-E que poseen
unas características de escritura mejoradas pueden configurarse sin
un circuito externo y sin aumento en la CPU.
En la descripción anterior, el VCO 104 que se
muestra en la Fig. 8 genera el reloj que tiene la frecuencia igual
a dos veces la del reloj de canal. También es posible hacer que el
VCO 104 genere un reloj que tenga una frecuencia igual a cuatro
veces, ocho veces, ... la frecuencia del reloj de canal y realizar
así una corrección más fina.
Ahora se dará una descripción de la cuarta forma
de realización de la presente invención.
La forma de realización de la presente invención
mencionada anteriormente ejecuta la operación de desplazamiento del
impulso y la corrección de la anchura del impulso. Así puede
llevarse a cabo la corrección fina del impulso de escritura. Sin
embargo, es necesario que la unidad de disco práctica corrija el
impulso de escritura definido en el libro naranja en ambas
direcciones con el fin de obtener las características satisfactorias
tras la escritura. Es decir, es necesario usar una estrategia
combinada de escritura que incluya una estrategia para el ajuste
basada en la potencia determinada por la altura del impulso y otra
estrategia para el ajuste basada en la anchura del impulso.
La Fig. 11 es un diagrama de una operación de
corrección del impulso de escritura según la cuarta forma de
realización de la presente invención. En la Fig. 11, los números de
referencia (1) y (2) añadidos a las flechas indican las direcciones
de la corrección. Tal como se muestra en la Fig. 11, el impulso de
escritura usado realmente requiere la corrección en las direcciones
derecha e izquierda indicadas por las flechas (1) y las direcciones
indicadas por las flechas (2). La corrección en las direcciones (2)
se lleva a cabo mediante el controlador de láser 9 que se muestra
en la Fig. 1.
La Fig. 12 muestra una configuración de circuito
periférica con respecto al controlador de láser 9 según la cuarta
forma de realización de la presente invención. En la Fig. 12, un
símbolo LD indica un diodo láser, y los símbolos EFM1 y EFM2
indican señales EFM con anchura de impulso corregida.
La Fig. 13 es un diagrama temporal de una
operación del circuito que se muestra en la Fig. 12.
Tal como se muestra en la Fig.12, el controlador
del láser 9 puede recibir una pluralidad de señales EFM1 y EFM2. En
las Figs. 2 y 3 se muestra cómo está configurado un dispositivo LSI
de un chip capaz de variar las ganancias de la corriente en las
señales EFM y de sumar las corrientes.
La cuarta forma de realización se caracteriza
porque se emplean dos bloques de corrección de la anchura del
impulso, estando configurado cada uno de ellos según la tercera
forma de realización, y se da salida a dos señales EFM con anchura
de impulso corregida, concretamente, EFM1 y EFM2.
Ahora se dará una descripción de la estrategia de
la señal EFM suministrada al controlador de láser 9 que se muestra
en la Fig. 12.
La Fig. 14 es un diagrama temporal de una
estrategia de CD-R de la señal EFM1. Tal como se
muestra, la señal EFM1 tiene una longitud unitaria de 0,25T y la
longitud de la señal EFM1 puede ajustarse escalonadamente dentro
del intervalo de (n - 0,5T) a
nT.
nT.
A continuación se describirá la señal EFM2.
La Fig. 15 es un diagrama temporal de una
estrategia de CD-R de la señal EFM2. Tal como se
muestra, la anchura del impulso de cresta de la señal EFM2 tiene
una longitud unitaria de 0,25T y puede ajustarse escalonadamente
dentro del intervalo de 0,5T a 2T de acuerdo con 3T/4T de la señal
interna EFM y las otras.
El anterior ajuste puede realizarse de manera que
la estrategia de la señal EFM interna se convierta mediante el
convertidor de estrategia 41 que se muestra en la Fig. 4, y salga
hacia el terminal EFM1 o EFM2.
Las Figs. 16A, 16B y 16C muestran un ejemplo de
la salida del ajuste de la señal a los terminales EFM1 y EFM2
mediante la conversión de la estrategia para la señal EFM interna.
La Fig. 16A muestra la estrategia de conversión para el terminal
EFM1 y el ajuste de la anchura del impulso de cresta al terminal
EFM2. La Fig. 16B muestra la longitud de la señal EFM1. La Fig. 16C
muestra la anchura del impulso de cresta de la señal EFM2.
Las Figs. 17A, 17B y 17C muestran un ejemplo de
la salida de la anchura del impulso de cresta al terminal EFM2
mediante la conversión de la estrategia para la señal EFM interna.
La Fig. 17A muestra el ajuste de la anchura del impulso de cresta
con respecto a impulsos distintos del impulso 4T y el impulso 3T/4T.
La Fig. 17B muestra la salida de la anchura del impuso de cresta al
terminal EFM2 cuando la anchura de la señal EFM es igual a 4T. La
Fig. 17C muestra la anchura del impulso de cresta a la salida al
terminal EFM2 cuando la anchura de la señal EFM es igual a de 5T a
11T.
Tal como se muestra en las Figs. 16A a 16C y en
la Fig. 7, es posible ajustar de forma arbitraria la longitud de la
señal EFM1 y la anchura del impulso de cresta de la señal EFM2
mediante la estrategia de conversión para la señal EFM interna. Con
el fin de realizar el ajuste anterior, se proporcionan cinco
registros de ocho bits, y están dispuestos para las direcciones
0x70 a 0x71 y 0x77 a 0x79 (en las que 0x indica la notación
hexadecimal).
Las dos señales EFM1 y EFM2 pueden corregirse de
forma independiente.
Las dos señales EFM1 y EFM2, es decir, las
señales de control EFM1 y EFM2 para la estrategia de escritura se
aplican al controlador de láser 9 que se muestra en la Fig. 1, y el
diodo láser se acciona de manera que se pueda obtener el impulso de
escritura de la Fig. 13. La corrección anterior puede realizarse
mediante el circuito de la tercera forma de realización de la
presente invención que se muestra en la Fig. 9.
Por ello, según la presente invención, es posible
proporcionar el dispositivo que posee las características de
escritura mejoradas en mayor grado además de los efectos
proporcionados por la tercera forma de realización de la misma.
Ahora se dará una descripción de una quinta forma
de realización de la presente invención.
La unidad de CD-E requiere una
estrategia de escritura más compleja que la unidad de
CD-R. Así, en la práctica, es necesario corregir
más finamente la estrategia de escritura de la cuarta forma de
realización con el fin de satisfacer las características de
reproducción tras la escritura. La cuarta forma de realización
mencionada anteriormente posee el circuito que genera las dos
señales de control EFM1 y EFM2 para la estrategia de escritura.
A diferencia de ello, la quinta forma de
realización es capaz de corregir finamente en mayor grado las
señales de control EFM1 y EFM2 para la estrategia de escritura.
La Fig. 18 es un diagrama de bloques de un
circuito de corrección de la anchura del impulso para el dispositivo
codificador de CD según la quinta forma de realización de la
presente invención. El circuito de corrección de la anchura del
impulso incluye un divisor de frecuencia variable 141, un primer
circuito de corrección de la anchura del impulso 142, un segundo
circuito de corrección de la anchura del impulso 143, un tercer
circuito de corrección de la anchura del impulso 144, un inversor
145, un circuito puerta AND 146, circuitos puerta OR 147 y 148, un
controlador de láser 149 y un diodo láser 150.
La Fig. 19 es un diagrama temporal de una
operación del circuito de corrección de la anchura del impulso que
se muestra en la Fig. 18. El circuito de corrección de la anchura
del impulso que se muestra en la Fig. 18 puede corregir la anchura
del impulso cada 0,25T de la anchura del impulso de cresta. La
anchura de impulso de un pulso intermedio generado por un circuito
generador de impulsos intermedios puede corregirse cada 0,25T. La
anchura del impulso de desconexión de la señal EFM1 puede corregirse
cada 0,25T mediante el circuito de corrección de la anchura del
impulso.
La Fig. 20 es un diagrama temporal que muestra
los estados de las señales de control EFM1 y EFM2 para la estrategia
de escritura obtenidos cuando la señal EFM interna es 5T. Tal como
se muestra en la Fig. 20, cuando la señal EFM es 5T, la anchura del
impulso intermedio de la señal EFM1 y la anchura del impulso de
desconexión se pueden ajustar cada 0,25T. La anchura del impulso de
cresta de la señal EFM2 y la anchura del impulso intermedio se
pueden ajustar cada 0,25T.
La señal de control EFM1 para la estrategia de
escritura así generada entra en el controlador de láser 149 como
señal de control de potencia de borrado. La señal de control EFM2
para la estrategia de escritura así generada entra en el
controlador de láser 149 como señal de control de potencia de
escritura. De este modo se puede obtener la compleja forma de onda
de escritura que se requiere en la unidad de CD-E y
que se muestra en la Fig. 13.
La Fig. 21 es un diagrama de una estructura
interna del controlador de láser 149 que se muestra en la Fig. 18.
En el controlador de láser 149 que se muestra en la Fig. 21, se
puede ajustar la resistencia del controlador controlado por la
señal de control EFM1 para la estrategia de escritura para que
resulte igual a la potencia de borrado, y se puede ajustar la
resistencia del controlador controlado por la señal de control EFM2
para que resulte igual a (potencia de cresta) - (potencia de
borrado). Por ello, se puede hacer que la corriente igual a la suma
de las corrientes de salida de los controladores fluya en el diodo
láser 150.
Ahora se dará una descripción de la estrategia de
las señales EFM1 y EFM2.
Las Figs. 22A a 22D muestran un ejemplo de la
salida de la anchura del impulso de cresta, la anchura del impulso
intermedio y la anchura del impulso de desconexión mediante la
estrategia de conversión cuando la señal EFM interna es 3T. La Fig.
22A muestra el ajuste de la anchura del impulso de cresta, de la
anchura del impulso intermedio y de la anchura del impulso de
desconexión. La Fig. 22B muestra la anchura del impulso de cresta y
la Fig. 22C muestra el ajuste de la anchura del impulso intermedio.
La Fig. 22D muestra la anchura del impulso de desconexión.
Las Figs. 23A a 23D muestran un ejemplo de la
salida de la anchura del impulso de cresta, la anchura del impulso
intermedio y la anchura del impulso de desconexión mediante la
estrategia de conversión cuando la señal EFM interna es 4T. La Fig.
23A muestra el ajuste de la anchura del impulso de cresta, de la
anchura del impulso intermedio y de la anchura del impulso de
desconexión. La Fig. 23B muestra la anchura del impulso de cresta y
la Fig. 23C muestra el ajuste de la anchura del impulso intermedio.
La Fig. 23D muestra la anchura del impulso de desconexión.
Las Figs. 24A a 24D muestran un ejemplo de la
salida de la anchura del impulso de cresta, la anchura del impulso
intermedio y la anchura del impulso de desconexión mediante la
estrategia de conversión cuando la señal EFM interna es de 5T a
11T. La Fig. 24A muestra el ajuste de la anchura del impulso de
cresta, de la anchura del impulso intermedio y de la anchura del
impulso de desconexión. La Fig. 24B muestra la anchura del impulso
de cresta y la Fig. 24C muestra el ajuste de la anchura del impulso
intermedio. La Fig. 24D muestra la anchura del impulso de
desconexión.
Tal como se muestra en las Figs. 22A a 24D,
cuando la anchura de la señal EFM interna es 3T, 4T o de 5T a 11T,
es posible ajustar la anchura del impulso de cresta, la anchura del
impulso intermedio y de la anchura del impulso de desconexión, cada
0,25T dentro del intervalo de 0,25T a 1,5T.
Tal como se describe anteriormente, según la
quinta forma de realización de la presente invención, las dos
señales de control EFM1 y EFM2 para la estrategia de escritura se
pueden corregir más finamente.
La presente invención no se limita a las formas
de realización descritas específicamente, y se pueden realizar
variaciones y modificaciones sin alejarse del alcance de la presente
invención tal como se define en las reivindicaciones adjuntas.
Claims (12)
1. Un dispositivo codificador de CD para un disco
óptico grabable, comprendiendo dicho dispositivo codificador de CD
(10):
un sintetizador de relojes (22) que genera un
reloj de canal que se usa durante una operación de escritura usando
un reloj de sistema descodificador de CD (CLKIN),
caracterizado porque
dicho sintetizador de relojes (22) está dispuesto
para multiplicar la frecuencia de dicho reloj de sistema
descodificador de CD (CLKIN) por M/N para obtener un reloj que tenga
una frecuencia igual a 2^{n} veces o 1/2^{n} veces la
frecuencia del reloj de canal, en el que M, N son números enteros
mayores que la unidad y n es un número entero distinto de cero.
2. El dispositivo codificador de CD según la
reivindicación 1, en el que se proporciona un divisor de frecuencia
(101, 105) para dividir la frecuencia de la señal de reloj a unas
razones de división de frecuencia dadas, de manera que se generen
relojes que tengan frecuencias diferentes.
3. El dispositivo codificador de CD según la
reivindicación 1, en el que
el sintetizador de relojes genera otro reloj de
canal que tiene una frecuencia igual a (m x 2^{n}) veces la
frecuencia del reloj de canal que se usa durante la operación de
escritura en la que m es un número entero distinto de cero.
4. El dispositivo codificador de CD según la
reivindicación 1, en el que
el sintetizador de relojes genera un reloj que
tiene una frecuencia igual a 2 veces la frecuencia del reloj de
canal requerido durante la operación de escritura;
en el que el dispositivo codificador de CD
incluye además un circuito de corrección de la anchura del impulso
(141 a 150) que corrige la anchura de un impulso de escritura en una
unidad de anchura de impulso correspondiente a los flancos
ascendentes y descendentes del reloj generado.
5. El dispositivo codificador de CD de la
reivindicación 4, en el que el sintetizador de relojes genera
señales de control para una estrategia de escritura y el circuito de
corrección de la anchura del impulso corrige de forma independiente
la anchura de las señales de control en la unidad de anchura de
impulso correspondiente a los flancos ascendentes y descendentes del
reloj de canal requerido durante la operación de escritura; para
generar señales de control de anchura de pulso corregida para
codificar a diferentes frecuencias.
6. El dispositivo codificador de CD de la
reivindicación 5, que comprende además la característica de que el
circuito de corrección de la anchura del impulso también corrige
anchuras de impulso de impulsos intermedios de un impulso generado
en dicha unidad de anchura de impulso.
7. Un procedimiento codificador de CD para un
disco óptico grabable, comprendiendo dicho procedimiento:
la generación de un reloj de canal para usarlo
durante una operación de escritura usando un reloj de sistema
descodificador de CD (CLKIN),
caracterizado porque
la frecuencia de dicho reloj de sistema
descodificador de CD (CLKIN) se multiplica por M/N para obtener un
reloj que tenga una frecuencia igual a 2^{n} veces o ½^{n} veces
la frecuencia del reloj de canal, en la que M, N son números
enteros mayores que la unidad y n es un número entero distinto de
cero.
8. El procedimiento codificador de CD según la
reivindicación 7, en el que se divide la frecuencia de la señal de
reloj a unas razones de división de frecuencia dadas, de manera que
se generen relojes que tengan frecuencias diferentes.
9. El procedimiento codificador de CD según la
reivindicación 7, en el que
se genera otro reloj de canal que tiene una
frecuencia igual a (m x 2^{n}) veces la frecuencia del reloj de
canal que se usa durante la operación de escritura, en el que m es
un número entero distinto de cero.
10. El procedimiento codificador de CD según la
reivindicación 7, en el que se genera un reloj de canal que tiene
una frecuencia igual a 2 veces la frecuencia del reloj de canal
requerido durante la operación de escritura; y
se corrige la anchura de un impulso de escritura
correspondiente a los flancos ascendente y descendente del reloj
generado.
11. El procedimiento codificador de CD de la
reivindicación 10, en el que se usa el reloj para generar señales
de control para una estrategia de escritura y se corrigen de forma
independiente las anchuras de los impulsos de las señales de
control correspondientes a los flancos ascendente y descendente del
reloj de canal requerido durante la operación de escritura; para
generar señales de control de anchura de pulso corregida para
codificar a diferentes frecuencias.
12. El procedimiento codificador de CD de la
reivindicación 11, en el que también se corrigen las anchuras de
impulso de impulsos intermedios de un impulso generado.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10261997A JP3631586B2 (ja) | 1997-04-05 | 1997-04-05 | ライトパルス幅補正回路、書き込み信号処理装置、及び光ディスクドライブ |
JP9-102619 | 1997-04-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
ES2253793T3 true ES2253793T3 (es) | 2006-06-01 |
Family
ID=14332274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
ES98106186T Expired - Lifetime ES2253793T3 (es) | 1997-04-05 | 1998-04-03 | Dispositivo y procedimiento de codificacion de cd para una unidad de disco optico. |
Country Status (5)
Country | Link |
---|---|
US (1) | US6172951B1 (es) |
EP (1) | EP0869484B1 (es) |
JP (1) | JP3631586B2 (es) |
DE (1) | DE69832920T2 (es) |
ES (1) | ES2253793T3 (es) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339478B1 (ko) * | 1999-09-18 | 2002-05-31 | 구자홍 | 광 기록매체의 최적 기록장치 및 기록방법 |
JP4062425B2 (ja) | 2002-07-04 | 2008-03-19 | ソニー株式会社 | 情報処理装置および方法 |
WO2005067379A2 (en) * | 2004-01-15 | 2005-07-28 | Technion Research And Development Foundation Ltd. | A test device and method for measuring strength |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0081802B1 (en) * | 1981-12-09 | 1986-04-02 | Hitachi, Ltd. | Magnetic recording system |
JPS63205819A (ja) | 1987-02-20 | 1988-08-25 | Pioneer Electronic Corp | 光学式情報記録装置 |
US5111443A (en) * | 1988-11-02 | 1992-05-05 | Pioneer Electronic Corporation | Optical recording apparatus |
US5182741A (en) * | 1989-08-25 | 1993-01-26 | Sharp Kabushiki Kaisha | Optical disk recording/reproducing device utilizing a constant angular velocity method with a constant linear velocity formatted optical disk |
JP3034268B2 (ja) * | 1990-02-19 | 2000-04-17 | 株式会社日立製作所 | ディスク状記録媒体および記録/再生装置 |
CA2054880C (en) | 1990-11-09 | 1997-07-08 | Shigemi Maeda | Information recording and reproducing device |
US5528574A (en) | 1992-03-09 | 1996-06-18 | Hitachi, Ltd. | Disk reproducing apparatus capable of increasing speed of access to disks recorded at constant linear velocity |
US5729515A (en) * | 1994-05-26 | 1998-03-17 | Kabushiki Kaisha Toshiba | Disc data reproducing apparatus and signal processing circuit for reproducing and processing disc data having a plurality of type data |
TW272280B (es) * | 1994-08-08 | 1996-03-11 | Hitachi Seisakusyo Kk |
-
1997
- 1997-04-05 JP JP10261997A patent/JP3631586B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-03 US US09/054,516 patent/US6172951B1/en not_active Expired - Fee Related
- 1998-04-03 EP EP98106186A patent/EP0869484B1/en not_active Expired - Lifetime
- 1998-04-03 DE DE69832920T patent/DE69832920T2/de not_active Expired - Fee Related
- 1998-04-03 ES ES98106186T patent/ES2253793T3/es not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10283735A (ja) | 1998-10-23 |
US6172951B1 (en) | 2001-01-09 |
DE69832920D1 (de) | 2006-02-02 |
EP0869484B1 (en) | 2005-12-28 |
DE69832920T2 (de) | 2006-07-27 |
JP3631586B2 (ja) | 2005-03-23 |
EP0869484A2 (en) | 1998-10-07 |
EP0869484A3 (en) | 2000-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8509045B1 (en) | Flexible optical write strategy | |
BR9705561B1 (pt) | disco ótico, processo para gravação de disco ótico, e, dispositivo de disco ótico. | |
JP3034268B2 (ja) | ディスク状記録媒体および記録/再生装置 | |
KR100378247B1 (ko) | 기록매체와,기록매체에기록및기록매체로부터재생하는방법 | |
ES2253793T3 (es) | Dispositivo y procedimiento de codificacion de cd para una unidad de disco optico. | |
JP2005141860A (ja) | 情報記録方法、情報記録装置及び評価装置 | |
JP3941005B2 (ja) | バッファリング方法、バッファ装置及びこれを具備するcd−rw/dvd−rwシステム | |
CN100449631C (zh) | 包括生成更高定时分辩率的定时信号的装置的光记录载体记录设备和方法 | |
JP3339841B2 (ja) | 記録/再生方式 | |
JP3622762B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622760B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622759B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3674627B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622765B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622764B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622768B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622769B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622763B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622767B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622766B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3674628B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3674629B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3674626B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3622761B2 (ja) | ディスク状記録媒体及び記録再生装置 | |
JP3536856B2 (ja) | ディスク状記録媒体及び記録再生装置 |