JP2003037133A - 半導体装置およびその製造方法ならびに電子装置 - Google Patents

半導体装置およびその製造方法ならびに電子装置

Info

Publication number
JP2003037133A
JP2003037133A JP2001223953A JP2001223953A JP2003037133A JP 2003037133 A JP2003037133 A JP 2003037133A JP 2001223953 A JP2001223953 A JP 2001223953A JP 2001223953 A JP2001223953 A JP 2001223953A JP 2003037133 A JP2003037133 A JP 2003037133A
Authority
JP
Japan
Prior art keywords
electrodes
conductor film
wiring board
semiconductor device
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001223953A
Other languages
English (en)
Inventor
Tetsuya Hayashida
哲哉 林田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Northern Japan Semiconductor Technologies Inc
Original Assignee
Hitachi Ltd
Northern Japan Semiconductor Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Northern Japan Semiconductor Technologies Inc filed Critical Hitachi Ltd
Priority to JP2001223953A priority Critical patent/JP2003037133A/ja
Priority to US10/173,715 priority patent/US6781234B2/en
Priority to KR1020020041482A priority patent/KR20030011541A/ko
Priority to US10/358,191 priority patent/US6787442B2/en
Publication of JP2003037133A publication Critical patent/JP2003037133A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半田接合性の向上を図る。 【解決手段】 マルチチップモジュールのモジュール基
板１１に搭載されたＣＳＰ１５を接続している半田バン
プ６は、Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金
属が添加物として添加された半田を用い、かつこの半田
に対して半田リフローを行ってモジュール基板１１の第
１の電極１１ａに接合させたものであり、したがって、
半田リフロー時に、リン（Ｐ）とアルカリ土類金属とが
反応してＰ化合物７が形成され、このＰ化合物７が半田
バンプ６内に分散するため、Ｎｉ膜４には、Ｐ濃縮層は
形成されず、半田リフロー時の半田バンプ６の第１の電
極１１ａからの剥離を防止できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、半田接合における接合性の向上に適用して
有効な技術に関する。
【０００２】
【従来の技術】半導体装置を基板に実装する際の外部端
子と基板の電極との接合手段としては、半田接合が知ら
れており、その際、主にＰｂ−Ｓｎ系半田が使用されて
いるが、最近では、Ｐｂを使わないＳｎ系半田も使用さ
れている。
【０００３】なお、半導体装置が搭載される基板の電極
は、Ｃｕ配線に電気メッキ法によりＮｉ−Ａｕを被着し
た構造となっており、この電極上にＰｂ−Ｓｎ系半田、
またはＳｎ系半田を用いて半導体装置を搭載している。
【０００４】近年、半導体装置の実装の高密度化が進
み、Ｃｕ配線上に電気メッキ法によりＮｉ−Ａｕを被着
することが困難になりつつある。
【０００５】なぜなら、装置の小型化が進むにつれて、
配線基板に対する制約が大きくなり、配線基板上の各電
極に独立して接続させなければならない電気メッキ給電
用の配線を、配線基板の配線によって形成することが困
難になりつつあるからである。
【０００６】特に、装置の小型化が進むにつれて、配線
基板の裏面上に形成される半田バンプ電極用ランド（裏
面側電極）のピッチが狭くなり、かつ配線基板の裏面上
に複数行／列のアレイ状に配置する場合には、裏面側電
極の間に電気メッキ給電用の配線を配置することが困難
となる。
【０００７】また、複数の半導体チップを搭載したマル
チチップモジュール（電子装置）では、配線基板の主面
上の配線において、複数チップ間を接続する信号用配線
が形成されるために、配線基板の主面上の配線によって
電気メッキ給電用の配線を形成することも困難となる。
【０００８】その結果、無電解メッキ法によってＮｉ−
Ａｕを被着した電極を有する基板が使われ出した。
【０００９】
【発明が解決しようとする課題】Ｎｉ膜は、例えば、リ
ン酸浴を用いた無電解メッキ法によって形成するが、そ
の際、Ｎｉ膜中のリンの濃度が６重量％以下になると、
Ｎｉ膜の膜質が悪くなることによって、半田バンプとの
接合強度が低下する。無電解メッキＮｉ膜と半田バンプ
との接合強度が低下するのは、以下に記載の理由によ
る。
【００１０】無電解メッキによって形成されたＮｉ膜の
上には、ＮｉとＡｕを置き換えることによってＡｕ膜が
形成される。この際のＡｕとＮｉとの反応速度（置き換
えられる速度）は、Ｎｉ膜に含有されるＰ（リン）の濃
度が低いほど高速となる。
【００１１】ここで、Ｎｉ膜中のリンの濃度が６重量％
以下の場合には、欠陥が多くかつ密度も小さいＮｉ結晶
粒界の部分において、Ａｕによる侵食の速度が非常に大
きくなるために、侵食が縦方向に進行し、Ｎｉ膜中にク
ラック状の侵食部が形成される。
【００１２】このように、Ｎｉ膜がＡｕによって顕著に
侵食されることにより生じるクラック状の侵食部では、
Ｎｉの濃度が相対的に大きく低下している。このため配
線基板の電極上に半田バンプを溶融接合させる際に、そ
の侵食部にはＳｎ−Ｎｉ合金が生成されにくく、半田バ
ンプとＮｉ膜との接合強度が低下するという問題が生じ
る。
【００１３】したがって、無電解メッキ法によって形成
するＮｉ膜中には、少なくとも６重量％以上、好ましく
は８重量％のリンを含ませるのが、半田バンプとＮｉ膜
との接合強度を向上する上で好ましい。
【００１４】ところが、前記無電解メッキによって形成
され、その膜中に大量のリンを含むＮｉ膜を有する電極
上に、Ｐｂ−Ｓｎ系半田、もしくはＳｎ系半田を溶融さ
せて半田と電極を接合させると、Ｎｉ膜のＮｉが、半田
側に侵入し、Ｓｎ−Ｎｉ合金を生成するが、一般にリン
とＳｎの反応性が乏しいために、この反応が進行するに
つれてＮｉ膜中に分散していたリン（Ｐ）がＮｉ膜中に
取り残され、リン（Ｐ）がＮｉ膜とＳｎ−Ｎｉ合金の反
応層との境界部に集まってそこに高濃度のＰ層が形成さ
れる。
【００１５】この高濃度のＰ層が形成されると、基板の
電極と半田との間で剥離が起こり、その結果、半導体装
置の信頼性を著しく阻害するという問題が発生する。
【００１６】本発明者は、前記高濃度のＰ層の影響によ
って半田が電極から剥離すると考えた。
【００１７】なお、Ｐ層におけるＰ濃度を低く抑制する
ことにより、半田接合部に十分な接合強度を付与する技
術が、例えば、特開２００１−６０７６０号公報に記載
されている。
【００１８】前記公報に記載された技術では、基板の電
極を、下層側から、銅パターン、無電解高濃度Ｎｉ−Ｐ
メッキ膜、無電解低濃度Ｎｉ−Ｐメッキ膜および無電解
金メッキ膜の順に積層した４層構造としている。
【００１９】したがって、基板の電極を前記４層構造と
することにより、Ｐ層のＰ濃度を低くすることができ、
Ｎｉ−Ｐ膜表面におけるＰ濃度を低く抑えることは可能
と思われるが、Ａｕメッキを施す部分のＮｉ膜中のＰの
濃度が低いために、Ｎｉ膜中にクラック状の侵食部が形
成され、半田バンプとＮｉ膜との接合強度が落ちるとい
う問題が生じる。
【００２０】本発明の目的は、半田接合性の向上を図る
半導体装置およびその製造方法ならびに電子装置を提供
することにある。
【００２１】本発明のその他の目的は、信頼性の高い半
導体装置およびその製造方法ならびに電子装置を提供す
ることにある。
【００２２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００２４】本発明は、配線基板と、前記配線基板の複
数の電極上に形成された複数の突起電極と、前記配線基
板上に配置された半導体チップとを有するものであり、
前記複数の電極のそれぞれは、Ｃｕを含む第１の導電体
膜と、前記第１の導電体膜と前記突起電極の間に形成さ
れ、ＮｉとＰを含む第２の導電体膜とを有し、前記複数
の突起電極はＳｎと、Ｂａ、Ｂｅ、Ｃａ、Ｍｇのいずれ
かを含む半田によって構成され、前記半導体チップは突
起電極に電気的に接続しているものである。
【００２５】さらに、本発明は、配線基板と、前記配線
基板上の第１および第２の複数の電極と、それぞれ複数
の電極を有する第１および第２の半導体装置とを有する
ものであり、前記第１の複数の電極は、前記配線基板上
に形成されたＣｕを含む第１の導電体膜と、前記第１の
導電体膜上に形成されたＮｉおよびＰを含む第２の導電
体膜とを有し、前記第２の複数の電極は、Ｃｕを含む第
３の導電体膜と、前記第３の導電体膜上に形成されたＮ
ｉおよびＰを含む第４の導電体膜と、前記第４の導電体
膜上に形成されたＡｕを含む第５の導電体膜とを有し、
前記第１の半導体装置の複数の電極は、前記第１の複数
の電極上にＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇのいずれ
かを含む半田によって電気的に接続されており、前記第
２の半導体装置の複数の電極は、前記第２の複数の電極
上に複数のＡｕを含む接続体を介して電気的に接続され
ているものである。
【００２６】また、本発明は、（ａ）Ｃｕを含む第１の
導電体膜と、前記第１の導電体膜上に形成され、かつＮ
ｉおよびＰを含む第２の導電体膜と、前記第２の導電体
膜上に形成され、かつＡｕを含む第３の導電体膜によっ
て構成される複数の電極を持つ配線基板を準備する工程
と、（ｂ）前記（ａ）工程において準備された配線基板
の複数の電極上でＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇの
いずれかを含む半田を溶融させる工程と、（ｃ）前記
（ｂ）工程後に前記半田を前記複数の電極上で固化させ
る工程とを有するものである。
【００２７】
【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
【００２８】また、以下の実施の形態では便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明などの関係にある。
【００２９】さらに、以下の実施の形態において、要素
の数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合及び原理的に明らかに特定の数に
限定される場合などを除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良いものとす
る。
【００３０】また、以下の実施の形態において、その構
成要素（要素ステップなどを含む）は、特に明示した場
合及び原理的に明らかに必須であると考えられる場合な
どを除き、必ずしも必須のものではないことは言うまで
もない。
【００３１】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合及び原理的に明らかにそうでないと考えられる
場合などを除き、実質的にその形状などに近似または類
似するものなどを含むものとする。このことは前記数値
及び範囲についても同様である。
【００３２】（実施の形態１）以下、本発明の実施の形
態１を図面に基づいて詳細に説明する。なお、実施の形
態１を説明するための全図において、同一の機能を有す
る部材には同一の符号を付し、その繰り返しの説明は省
略する。
【００３３】図１は本発明の実施の形態１における半田
接合の構造の一例を示す拡大部分断面図、図２は図１に
示す半田接合が行われる配線基板の電極構造の一例を示
す拡大部分断面図、図３は本発明の実施の形態１の電子
装置の一例であるマルチチップモジュールの構造を示す
断面図、図４は図３に示すマルチチップモジュールの平
面図、図５は図３に示すマルチチップモジュールの底面
図、図６は図３に示すＡ部の構造を示す部分拡大断面
図、図７は図３に示すＢ部の構造を示す部分拡大断面
図、図８は図３に示すマルチチップモジュールの実装構
造の一例を示す部分断面図、図９は図８に示すＣ部の構
造を示す部分拡大断面図、図１０〜図１６は図３に示す
マルチチップモジュールに搭載されたＣＳＰの製造手順
のそれぞれの一例を示す部分断面図であり、図１０は第
１保護膜形成工程、図１１はメッキシード層形成工程、
図１２はレジストパターニング工程、図１３はＮｉ／Ｃ
ｕメッキ形成工程、図１４はレジスト除去工程、図１５
は第２保護膜形成工程、図１６はＡｕメッキ層形成工
程、図１７は図３に示すマルチチップモジュールの組み
立てにおける基板準備工程の一例を示す断面図、図１８
は図３に示すマルチチップモジュールの組み立てにおけ
るワイヤボンディング工程の一例を示す断面図、図１９
は図３に示すマルチチップモジュールの組み立てにおけ
るポッティング工程の一例を示す断面図、図２０は図３
に示すマルチチップモジュールの組み立てにおけるＣＳ
Ｐ搭載工程の一例を示す断面図、図２１は図３に示すマ
ルチチップモジュールの組み立てにおける外部端子搭載
工程の一例を示す断面図、図２９は比較例の半田接合部
の構造を示す部分拡大断面図、図３０は図２９に示す比
較例の半田接合部における半田バンプの剥離状態の一例
を示す部分拡大断面図である。
【００３４】本実施の形態１は、無電解メッキ法によっ
て形成された配線基板の電極における半田接合部の接合
性を向上させるものである。
【００３５】すなわち、半導体実装の高密度化やマルチ
チップ化などによって、メッキ配線が高密度になった
り、あるいはクロスさせなければならない場合があり、
その際、電気メッキ法によるメッキ配線を配置できない
ため、無電解メッキ法を採用する。
【００３６】さらに、電気メッキ法によって形成された
メッキ配線は、高周波領域で用いられる半導体装置に対
してアンテナとして悪影響を及ぼすため、したがって、
無電解メッキ法を用いることにより、メッキ配線がアン
テナとして悪影響を及ぼすことを阻止する。
【００３７】ここで、図１および図２に示す本実施の形
態１の半田接合部の構造について説明する。
【００３８】まず、図２に示すように、配線基板である
インタポーザ１（図８に示すモジュール基板１１やマザ
ーボード１３などの配線基板でもよい）において、Ｃｕ
配線（第１の導電体膜）２上に絶縁性の有機保護膜３を
形成し、この有機保護膜３の開口した箇所に無電解メッ
キ法によってＮｉ膜（第２の導電体膜）４を、例えば、
５μｍ程度、かつＡｕ膜５を0.１μｍ程度それぞれ形成
する。
【００３９】なお、この無電解Ｎｉメッキは、リン
（Ｐ）酸浴を用いるため、生成されたＮｉ膜４中にＰ
（リン）が取り込まれ、この際の無電解メッキによるＮ
ｉ膜４中には、およそ８重量％のＰ（リン）が含まれて
いる。
【００４０】続いて、図１に示すように、インタポーザ
１の図２に示す電極のＡｕ膜５上にＳｎ−Ｐｂ系半田あ
るいはＳｎ系半田からなる半田バンプ（突起電極）６を
配置した後、リフローによって半田バンプ６を溶融させ
て電極と半田バンプ６とを接合する。
【００４１】なお、リフローを完了した時点で、Ａｕ膜
５を形成していたＡｕは、半田バンプ中のＳｎと合金を
形成して半田バンプ６内に拡散し、半田バンプ６と電極
のＮｉ膜４との界面には、図１に示すＳｎ−Ｎｉ合金層
８がおよそ３〜５μｍ形成される。
【００４２】そこで、本実施の形態１では、予め、Ｂ
ａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金属を添加物
として添加した半田からなる半田バンプ６を用い、半田
リフロー時に、Ｎｉ中のＰ（リン）と、半田中のＢａ、
Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金属の添加物とを
反応させてＰ（リン）とアルカリ土類金属の化合物であ
るＰ（リン）化合物７を生成させる。
【００４３】すなわち、Ｓｎと比較してリン（Ｐ）と反
応をし易いアルカリ土類金属を、予め半田バンプ６を形
成する半田内に添加物として添加しておき、半田リフロ
ー時に、Ｎｉ膜４中のＮｉが半田側に侵入してＳｎ−Ｎ
ｉ合金層８を形成するのと一緒に、Ｎｉ膜４中のリン
（Ｐ）を同じく半田側に侵入させて添加物であるアルカ
リ土類金属とリン（Ｐ）とを反応させてＰ化合物７を形
成するものであり、さらに、形成されたＰ化合物７を半
田バンプ６中に分散させ、図２９の比較例に示すような
Ｐ（リン）濃縮層１４を生成させないようにして半田接
合性の向上を図るものである。
【００４４】なお、前記添加物は、リン（Ｐ）と反応し
易く、リン（Ｐ）を半田側に引き出すことが可能なもの
であればよい。
【００４５】前記半田接合の具体的な例について説明す
ると、Ｓｎ／３重量％Ａｇ／0.５重量％Ｃｕの半田（Ｓ
ｎ系半田）を用い、この半田にリン（Ｐ）と反応し易い
添加物であるＭｇをおよそ0.１重量％Ｍｇとして添加す
る（以降、この半田をＳｎ／３Ａｇ／0.５Ｃｕ／0.１Ｍ
ｇ半田という）。
【００４６】その際、この半田に含まれる３重量％Ａｇ
は、Ｓｎと合金化して溶融温度（Melting Point)を下げ
る効果がある。さらに、0.５重量％ＣｕはＳｎ−Ｎｉ合
金の成長を抑制する効果を持っている。
【００４７】図１は、電極に無電解Ｎｉ−Ａｕメッキが
施されたインタポーザ１などの配線基板に、リフローに
よってＳｎ／３Ａｇ／0.５Ｃｕ／0.１Ｍｇ半田を接合し
たものである。
【００４８】この場合、図１に示すように、半田バンプ
６内にＰ化合物７であるＭｇ3P2 が微量に分散してお
り、図２９の比較例に示すように、Ｎｉ膜４中にＰ濃縮
層１４は生成されない。
【００４９】その結果、半田バンプ６と配線基板の電極
との接合は安定しており、図３０の比較例に示すような
半田バンプ６のＰ濃縮層１４での剥離は起こらず、半田
接合性の向上を図ることができる。
【００５０】したがって、半田接続の信頼性の向上を図
ることができる。
【００５１】なお、凝固した半田バンプ６はＰ化合物７
であるＭｇ3Ｐ2 を有している。
【００５２】また、Ｎｉ膜４のＳｎ−Ｎｉ合金層８との
境界部には、半田バンプ６と配線基板の電極との接合強
度が確保できる程度であれば、Ｐ（リン）の薄い層が部
分的に形成されていてもよい。
【００５３】ここで、前記半田接合では、添加物として
Ｍｇを取り上げ、Ｓｎ／３重量％Ａｇ／0.５重量％Ｃｕ
の半田（Ｓｎ系半田）におよそ0.１重量％Ｍｇを添加す
る場合を説明したが、前記添加物としては、Ｍｇ以外の
Ｂａ、ＢｅまたはＣａなどのアルカリ土類金属を添加し
ても同様の効果が得られる。
【００５４】例えば、それぞれＰ化合物７として、Ｂａ
ではＢａＰ3 、ＢｅではＢｅ3 Ｐ2、ＣａではＣａ3 Ｐ
2 が生成され、それぞれのＰ化合物７が半田バンプ６中
に分散することにより、図２９に示すようなＰ濃縮層１
４は生成されず半田バンプ６の剥離は起こらない。
【００５５】また、Ｓｎ系半田に限らず、Ｓｎ−Ｐｂ系
半田であっても同様の効果を得ることができる。
【００５６】次に、本実施の形態１の半田接続を用いた
具体例として、図３に示すマルチチップモジュール（電
子装置）１６を説明する。
【００５７】マルチチップモジュール１６は、配線基板
であるモジュール基板１１と、モジュール基板１１上に
形成された複数の第１の電極１１ａおよび複数の第２の
電極１１ｂと、モジュール基板１１上に配置されてお
り、かつそれぞれ複数の電極を有するＣＳＰ（Chip Siz
e Package)１５（第１の半導体装置）および第２の半導
体装置１７とを有するものである。
【００５８】なお、ここでは、マルチチップモジュール
１６に２つの半導体装置が搭載されている場合を説明す
るが、前記半導体装置の搭載数は、単数／複数を問わ
ず、何個でもよい。
【００５９】また、複数の第１の電極１１ａのそれぞれ
は、図６に示すように、モジュール基板１１上に形成さ
れたＣｕを含むＣｕ配線２（第１の導電体膜）と、Ｃｕ
配線２上に形成されたＮｉおよびＰを含むＮｉ膜４（第
２の導電体膜）とを有している。
【００６０】一方、複数の第２の電極１１ｂのそれぞれ
は、図７に示すように、モジュール基板１１上に形成さ
れたＣｕを含むＣｕ配線１１ｃ（第３の導電体膜）と、
Ｃｕ配線１１ｃ上に形成されたＮｉおよびＰを含むＮｉ
膜１１ｄ（第４の導電体膜）と、Ｎｉ膜１１ｄ上に形成
されたＡｕを含むＡｕ膜１１ｅ（第５の導電体膜）とを
有している。
【００６１】さらに、図６に示すように、ＣＳＰ１５の
複数の電極である表面電極１５ａは、複数の第１の電極
１１ａ上にそれぞれＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇ
のいずれかを含む半田である半田バンプ６を介して電気
的に接続されている。
【００６２】また、第２の半導体装置１７の複数の電極
であるＡｌパッド９ａ（図７参照）は、複数の第２の電
極１１ｂ上に、複数のＡｕを含む接続体であるＡｕワイ
ヤ１０を介してそれぞれ電気的に接続されている。
【００６３】すなわち、モジュール基板１１上には、そ
の複数の第１の電極１１ａに対して第１の半導体装置で
あるＣＳＰ１５が図１に示す複数の半田バンプ６を介し
て搭載され、さらに、複数の第２の電極１１ｂに対して
第２の半導体装置１７を構成する半導体チップ９がＡｕ
ワイヤ１０を介して接続されている。
【００６４】ＣＳＰ１５を接続している半田バンプ６
は、図１に示す半田バンプ６と同様のものである。つま
り、Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金属が
添加物として添加された半田を用い、半田リフローを行
ってモジュール基板１１の第１の電極１１ａに接合させ
たものであり、したがって、半田リフロー時に、リン
（Ｐ）とアルカリ土類金属とが反応してＰ化合物７が形
成され、このＰ化合物７が半田バンプ６内に分散してお
り、図６に示すＮｉ膜４には、図２９に示すようなＰ濃
縮層１４は形成されていない。
【００６５】したがって、半田リフロー時の半田バンプ
６の第１の電極１１ａからの剥離を防止できる。
【００６６】なお、モジュール基板１１上の複数の第１
の電極１１ａと、複数の第２の電極１１ｂとは、同一の
工程で形成されたものであり、両方の電極ともそのＮｉ
−Ａｕ膜を無電解Ｎｉメッキ法によって形成したもので
あるが、図６に示すように、第１の電極１１ａの表面に
は、図７に示すようなＡｕ膜１１ｅは形成されていな
い。これは、半田リフローによってＡｕ膜１１ｅが半田
内に溶け込んだためである。
【００６７】また、Ｎｉ膜４の上にはＳｎ−Ｎｉ合金層
８が形成されている。
【００６８】さらに、半田バンプ６は、その内部にＳｎ
とＰ化合物７とを有している。
【００６９】また、図７に示すように、第２の半導体装
置１７（図３参照）の半導体チップ９のＡｌパッド９ａ
は、Ａｕワイヤ１０と接続され、さらに、このＡｕワイ
ヤ１０がモジュール基板１１の第２の電極１１ｂの最上
層のＡｕ膜１１ｅとＡｕ−Ａｕ接合によって接合されて
いる。
【００７０】つまり、Ａｕワイヤ１０は、半田を用いな
いワイヤボンディングによるＡｕ−Ａｕ接合でモジュー
ル基板１１の第２の電極１１ｂに接合されている。
【００７１】なお、Ａｕ−Ａｕ接合では、Ａｕ膜１１ｅ
が溶融しないため、その最上層のＡｕ膜１１ｅが残留し
ている。
【００７２】また、図３、図４に示すように、モジュー
ル基板１１上の第２の半導体装置１７において、半導体
チップ９と複数のＡｕワイヤ１０は、ポッティングによ
って滴下された封止用樹脂１２によって樹脂封止されて
いる。
【００７３】また、マルチチップモジュール１６では、
図３、図５に示すように、外部端子として複数のボール
状の半田外部電極１８が、モジュール基板１１における
ＣＳＰ１５および第２の半導体装置１７を搭載した主面
と反対側の裏面に、複数行／列に亘ってアレイ状に配列
されて設けられている。
【００７４】なお、半田外部電極１８は、半田バンプ６
と同じ材質でもので、かつ半田バンプ６より大きなサイ
ズのものである。
【００７５】すなわち、Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどの
アルカリ土類金属が添加物として添加された半田を用い
たものであり、半田リフローを行ってモジュール基板１
１の裏面側電極１１ｆに接合させたことにより、半田リ
フロー時に、リン（Ｐ）とアルカリ土類金属とが反応し
てＰ化合物７が形成され、このＰ化合物７が半田外部電
極１８内に分散しており、図９に示すＮｉ膜４には、図
２９に示すようなＰ濃縮層１４は形成されていない。
【００７６】したがって、半田リフロー時の半田外部電
極１８のモジュール基板１１の裏面側電極１１ｆからの
剥離を防止できる。
【００７７】また、図３に示すマルチチップモジュール
１６の実装形態を示したものが図８である。
【００７８】マルチチップモジュール１６の実装構造で
は、図８、図９に示すように、第１の配線基板であるモ
ジュール基板１１と、モジュール基板１１の裏面側の複
数の第１の電極である裏面側電極１１ｆと、第２の配線
基板であるマザーボード１３と、マザーボード１３上の
複数の第２の電極である主面側電極１３ａと、複数の裏
面側電極１１ｆおよび複数の主面側電極１３ａの間にそ
れぞれ接続した複数の半田突起電極である半田外部電極
１８と、複数の裏面側電極１１ｆおよび複数の半田外部
電極１８を介して複数の主面側電極１３ａに電気的に接
続した半導体チップ９およびＣＳＰ１５とを有した構造
となる。
【００７９】さらに、複数の裏面側電極１１ｆおよび主
面側電極１３ａのそれぞれは、Ｃｕを含む第１の導電体
膜であるＣｕ配線２，Ｃｕ配線１３ｂと、Ｃｕ配線２，
Ｃｕ配線１３ｂそれぞれの上に形成されており、かつＮ
ｉおよびＰを含む第２の導電体膜であるＮｉ膜４，Ｎｉ
膜１３ｃを有している。
【００８０】また、複数の半田外部電極１８は、Ｓｎお
よびＢａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金属を
含んでいる。
【００８１】したがって、半田リフローを行ってモジュ
ール基板１１の裏面側電極１１ｆおよびマザーボード１
３の主面側電極１３ａに接合させたことにより、半田リ
フロー時に、リン（Ｐ）とアルカリ土類金属とが反応し
てＰ化合物７が形成され、このＰ化合物７が半田外部電
極１８内に分散しており、図９に示すＮｉ膜４およびＮ
ｉ膜１３ｃには、図２９に示すようなＰ濃縮層１４は形
成されていない。
【００８２】なお、前記Ｐ化合物７が形成される際に
は、半田側のＳｎとＮｉ膜４、Ｎｉ膜１３ｃのそれぞれ
のＮｉとの反応が行われて、それぞれのＮｉ膜４および
Ｎｉ膜１３ｃ上にＳｎ−Ｎｉ合金層８が形成される。つ
まり、第２の導電体膜であるＮｉ膜４およびＮｉ膜１３
ｃと、それぞれの上層に配置された半田外部電極１８と
の間には、それぞれＳｎ−Ｎｉ合金層８が形成される。
【００８３】また、モジュール基板１１やマザーボード
１３は、例えば、ガラス入りエポキシ基板などであり、
したがって、モジュール基板１１やマザーボード１３の
熱膨張係数は、半導体チップ９の熱膨張係数よりも大き
い。
【００８４】さらに、半導体チップ９は、図７に示すよ
うに、その第１の主面９ｂが接着材１９を介して第１の
配線基板であるモジュール基板１１上に固定されてお
り、かつ複数の半田外部電極１８は、半導体チップ９の
第１の主面９ｂとマザーボード１３との間に配置されて
いる。
【００８５】また、モジュール基板１１やマザーボード
１３は、例えば、ガラス入りエポキシ基板などによって
形成されており、したがって、有機樹脂で形成された絶
縁層を有している。
【００８６】以上により、図３に示す構造を有したマル
チチップモジュール１６を、図８に示すような実装形態
で実装する場合、半田バンプ６や半田外部電極１８を搭
載する際の半田リフロー時に、各半導体チップ９とモジ
ュール基板１１やマザーボード１３との熱膨張係数の差
が大きく異なること、各半導体チップ９が接着材１９に
よってモジュール基板１１に固定されていること、およ
び、各半田バンプ６と各第２の導電体膜（Ｎｉ膜４、Ｎ
ｉ膜１３ｃ）との間にＳｎ−Ｎｉ合金層８が形成される
ことなどの理由により、それぞれの半田バンプ６や半田
外部電極１８とその下層の各第２の導電体膜（Ｎｉ膜
４、Ｎｉ膜１３ｃ）との境界部に大きな応力がかかるこ
とになるが、図１に示すような半田接合により、半田接
合性を向上できるため、半田バンプ６や半田外部電極１
８の剥離を防止できる。
【００８７】また、マルチチップモジュール１６では、
そのモジュール基板１１において図６に示す第１の導電
体膜であるＣｕ配線２と、図７に示す第３の導電体膜で
あるＣｕ配線１１ｃとがモジュール基板１１上で一体に
繋がって形成されている場合がある。
【００８８】例えば、マルチチップモジュール１６が、
複数の半導体チップ９をモジュール基板１１に搭載した
メモリモジュールなどの場合に、複数のチップ間で接続
する配線としてＣｕ配線２とＣｕ配線１１ｃとを同一の
工程で一体に形成するものである。
【００８９】このような場合、配線密度が高いマルチチ
ップモジュール１６であっても、無電解Ｎｉ−Ａｕメッ
キで電極を形成することにより、電気メッキ法を採用す
る場合に必要であった給電用の配線を形成する必要が無
くなり、マルチチップモジュールを小型化することが可
能となる。
【００９０】また、半田接合性を向上させた配線密度の
高いマルチチップモジュール１６を実現でき、これによ
り、マルチチップモジュール１６の信頼性を向上でき
る。
【００９１】特に、無電解Ｎｉ−Ａｕメッキなどの無電
解メッキを必要とするマルチチップモジュール１６に有
効である。
【００９２】さらに、狭パッドピッチの半導体チップ９
の場合であっても、モジュール基板１１（図１に示すイ
ンタポーザ１なども含む）における配線の引き回しを可
能にできる。
【００９３】ここで、図３に示すマルチチップモジュー
ル１６に搭載されたＣＳＰ１５は、これが有する半導体
チップ９のＡｌパッド９ａが比較的狭いピッチで配置さ
れた際に、広いピッチの外部接続用の表面電極１５ａに
配置を置き換えた構造のものであり、半導体チップ９に
個片化する前の半導体ウェハの状態で置き換え用の図６
に示す再配線１５ｂを形成したものである。
【００９４】再配線１５ｂは、半導体チップ９のＡｌパ
ッド９ａに接続するＣｒシード層１５ｃと、Ｃｒシード
層１５ｃに接続するＣｕシード層１５ｄと、Ｃｕシード
層１５ｄに接続するＣｕメッキ層１５ｅと、Ｃｕメッキ
層１５ｅに接続するＮｉメッキ層１５ｆとからなる。
【００９５】ＣＳＰ１５における再配線１５ｂの製造方
法について説明すると、まず、図１０に示すように半導
体チップ９のＡｌパッド９ａ上にそのほぼ中央部を露出
させて絶縁膜１５ｈと第１保護膜１５ｉとを形成する。
【００９６】その後、図１１に示すように第１保護膜１
５ｉとＡｌパッド９ａの露出した箇所との上に給電メッ
キ用のＣｒシード層１５ｃおよびＣｕシード層１５ｄを
スパッタリング法によって成膜する。
【００９７】さらに、図１２に示すようにレジスト膜１
５ｋを形成して、レジスト膜１５ｋのパターニングを行
う。
【００９８】その後、図１３に示すようにレジスト膜１
５ｋのパターニング領域にＣｕメッキ層１５ｅとＮｉメ
ッキ層１５ｆを、Ｃｒシード層１５ｃおよびＣｕシード
層１５ｄを給電用配線として電気メッキ法によって形成
する。
【００９９】続いて、図１４に示すようにレジスト膜１
５ｋを除去し、Ｃｕメッキ層１５ｅおよびＮｉメッキ層
１５ｆをマスクにしたドライエッチングによって、Ｃｒ
シード層１５ｃおよびＣｕシード層１５ｄをパターニン
グする。
【０１００】その後、図１５に示すようにＮｉメッキ層
１５ｆ上にその一部を露出させて第２保護膜１５ｊを形
成する。
【０１０１】さらに、図１６に示すように、Ｎｉメッキ
層１５ｆの露出した領域に無電解メッキによってＡｕ膜
１５ｇを形成する。
【０１０２】これにより、半導体チップ９のＡｌパッド
９ａと表面に露出するＡｕ膜１５ｇとが再配線１５ｂに
よって電気的に接続される。
【０１０３】このように、スパッタリング法によって、
Ｓｉ基板上全面に電気メッキの給電用配線となるシード
層を形成し、その上に形成したメッキ層をマスクにした
ドライエッチングによってシード層をパターニングする
ことで、各再配線１５ｂごとに独立した電気メッキの給
電用配線を設ける必要がないため、微細なピッチで形成
される再配線１５ｂにも電気メッキによる成膜法を適用
することが可能となる。
【０１０４】しかし、ガラスエポキシ樹脂などの耐熱性
の低い有機樹脂によって形成された配線基板１に対して
は、前記スパッタリングやドライエッチングといった工
程を適用することは困難であり、やはり無電解メッキを
用いることが有効である。
【０１０５】次に本実施の形態１のマルチチップモジュ
ール１６の製造方法について説明する。
【０１０６】まず、図１７に示すように、半導体装置を
搭載する面に複数の第１の電極１１ａおよび複数の第２
の電極１１ｂが形成され、かつ裏面には複数の第１の電
極である裏面側電極１１ｆが、例えば、アレイ状に形成
されたモジュール基板１１を準備する。
【０１０７】なお、第１の電極１１ａ、第２の電極１１
ｂおよび裏面側電極１１ｆのそれぞれは、Ｃｕを含むＣ
ｕ配線２およびＣｕ配線１１ｃと、このＣｕ配線２，１
１ｃ上に形成され、かつＮｉおよびＰ（リン）を含むＮ
ｉ膜４およびＮｉ膜１１ｄと、Ｎｉ膜４およびＮｉ膜１
１ｄ上に形成され、かつＡｕを含むＡｕ膜５およびＡｕ
膜１１ｅとによって構成されている。
【０１０８】その後、図１８に示すように、モジュール
基板１１に半導体チップ９を搭載し、搭載後、図７に示
すように、複数の第２の電極１１ｂのそれぞれのＡｕ膜
１１ｅと、半導体チップ９のＡｌパッド９ａとをＡｕワ
イヤ１０によって電気的に接続する。
【０１０９】続いて、図１９に示すように、半導体チッ
プ９およびＡｕワイヤ１０上に、ポッティング法によっ
て封止用樹脂１２を滴下して樹脂封止を行う。
【０１１０】その後、図６、図２０に示すように、モジ
ュール基板１１において、複数の第１の電極１１ａのそ
れぞれの上にＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇのいず
れかを含む半田を配置し、この半田の上に、各半田と表
面電極１５ａとの位置を合わせてＣＳＰ１５を配置す
る。
【０１１１】なお、前記半田の中には、ＳｎよりもＰ
（リン）との反応性が高い添加物（例えば、前記Ｂａ、
Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金属）が含まれて
おり、さらに、半田をリフローによって溶融する。
【０１１２】この際、前記添加物とＮｉ膜４に含まれる
Ｐとの化合物であるＰ化合物７を前記溶融した半田の中
に生成させる。
【０１１３】さらに、溶融と同時に、前記半田に含まれ
るＳｎと、Ｎｉ膜４に含まれるＮｉによってＳｎとＮｉ
を反応させてＳｎとＮｉを含む合金であるＳｎ−Ｎｉ合
金層８を形成する。
【０１１４】本実施の形態１のマルチチップモジュール
１６では、この半田溶融時に、Ｐ化合物７が半田内に分
散し、その結果、Ｎｉ膜４中に図２９に示すようなＰ濃
縮層１４は形成されない。
【０１１５】したがって、前記半田の接合性を向上で
き、半田リフロー時の前記半田の第１の電極１１ａから
の剥離を防止できる。
【０１１６】続いて、前記半田を複数の第１の電極１１
ａ上で固化させて半田バンプ６を形成し、これによって
ＣＳＰ１５が半田バンプ６を介してモジュール基板１１
上に搭載される。
【０１１７】その後、図２１に示すように、モジュール
基板１１の複数の裏面側電極１１ｆ上に、前記半田の場
合と同様に、半田リフローを行って複数の半田外部電極
１８を設ける。
【０１１８】その際、半田外部電極１８に用いる半田に
も、ＳｎよりもＰ（リン）との反応性が高い添加物（例
えば、前記Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類
金属）が含まれていることが好ましく、これにより、前
記添加物とＮｉ膜４に含まれるＰとの化合物であるＰ化
合物７を前記溶融した半田の中に生成させ、溶融と同時
に、前記半田に含まれるＳｎと、Ｎｉ膜４に含まれるＮ
ｉによってＳｎとＮｉを反応させてＳｎとＮｉを含む合
金であるＳｎ−Ｎｉ合金層８を形成する。
【０１１９】これにより、半田外部電極１８において
も、Ｎｉ膜４中に図２９に示すようなＰ濃縮層１４は形
成されることはない。
【０１２０】（実施の形態２）図２２は本発明の実施の
形態２の電子装置の一例であるマルチチップモジュール
の構造を示す断面図、図２３は図２２に示すマルチチッ
プモジュールの平面図、図２４は図２２に示すマルチチ
ップモジュールの底面図、図２５は図２２に示すＤ部の
構造を示す部分拡大断面図、図２６は図２２に示すＥ部
の構造を示す部分拡大断面図、図２７は図２２に示すマ
ルチチップモジュールの実装構造の一例を示す部分断面
図、図２８は図２７に示すＦ部の構造を示す部分拡大断
面図である。
【０１２１】本実施の形態２では、図１に示す半田接合
を用いた電子装置の一例として図２２〜図２４に示すマ
ルチチップモジュール２０について説明する。
【０１２２】本実施の形態２のマルチチップモジュール
２０は、実施の形態１のマルチチップモジュール１６と
同様のモジュール基板１１を用いたものであるが、モジ
ュール基板１１上に、アウタリード２１ａを有した半導
体装置であるＱＦＰ（Quad Flat Package)２１と、接続
体であるＡｕ突起電極２２を介して半導体チップ９とが
搭載されているものである。
【０１２３】ここで、ＱＦＰ２１のアウタリード２１ａ
は、実施の形態１のＣＳＰ１５の表面電極１５ａと同様
に、図２５に示すように、モジュール基板１１の第１の
電極１１ａ上に半田部２４を介して、かつ半田フィレッ
ト２４ａが形成された状態で半田接合されている。
【０１２４】この半田部２４に用いられる半田は、実施
の形態１と同様に、ＳｎよりもＰ（リン）との反応性が
高い添加物（例えば、前記Ｂａ、Ｂｅ、Ｃａ、Ｍｇなど
の何れかのアルカリ土類金属）が含まれているものであ
る。
【０１２５】したがって、半田リフロー時に、実施の形
態１の場合と同様に、前記添加物とＮｉ膜４に含まれる
Ｐとの化合物であるＰ化合物７を前記溶融した半田の中
に生成させ、さらに、溶融と同時に、前記半田に含まれ
るＳｎと、Ｎｉ膜４に含まれるＮｉによってＳｎとＮｉ
を反応させてＳｎとＮｉを含む合金であるＳｎ−Ｎｉ合
金層８を形成する。
【０１２６】これにより、マルチチップモジュール２０
においても、この半田溶融時に、Ｐ化合物７が半田内に
分散し、その結果、Ｎｉ膜４中には図２９に示すような
Ｐ濃縮層１４は形成されず、したがって、前記半田の接
合性を向上でき、半田リフロー時の前記半田の第１の電
極１１ａからの剥離を防止できる。
【０１２７】一方、図２６に示すように、第２の半導体
装置として、モジュール基板１１の第２の電極１１ｂ上
に搭載された半導体チップ９は、図２６に示す接続体で
あるＡｕ突起電極２２を介して搭載されている。
【０１２８】すなわち、複数のＡｕを含む接続体は、そ
れぞれ半導体チップ９の複数のＡｌパッド９ａにボンデ
ィングされ、かつ複数の第２の電極１１ｂのそれぞれに
圧接されたＡｕ突起電極２２であり、第２の電極１１ｂ
のＡｕ膜１１ｅとＡｕ突起電極２２との接合が、図７に
示すＡｕワイヤ１０と同様にＡｕ−Ａｕ接合となってい
る。
【０１２９】なお、モジュール基板１１上における半導
体チップ９は、そのＡｕ突起電極２２の周囲が、図２２
および図２３に示すように、アンダーフィル樹脂２３に
よって樹脂封止され、保護されている。
【０１３０】さらに、モジュール基板１１の裏面側に
は、実施の形態１のマルチチップモジュール１６と同様
に、図２４に示すように、複数の半田外部電極１８がア
レイ状に配置されている。
【０１３１】また、図２７に示すように、マルチチップ
モジュール２０は、半田外部電極１８を介してマザーボ
ード１３に実装される。
【０１３２】なお、図２７および図２８に示すマルチチ
ップモジュール２０の実装形態は、実施の形態１の図８
および図９に示すマルチチップモジュール１６の実装形
態と同じであるため、その重複説明は省略する。
【０１３３】さらに、本実施の形態２のマルチチップモ
ジュール２０によって得られるその他の効果についても
実施の形態１のマルチチップモジュール１６のものと同
じであるため、その重複説明は省略する。
【０１３４】なお、マルチチップモジュール２０を組み
立てる際には、まず、モジュール基板１１を準備した
後、図２６に示すように、Ａｕ突起電極２２を介して第
２の電極１１ｂ上にＡｕ−Ａｕ接合によって半導体チッ
プ９を搭載する。
【０１３５】さらに、半導体チップ９とモジュール基板
１１との間にアンダーフィル樹脂２３を注入してアンダ
ーフィル封止を行う。
【０１３６】その後、第１の電極１１ａ上に、Ｓｎより
もＰ（リン）との反応性が高い添加物（例えば、前記Ｂ
ａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類金属）が含ま
れた半田を配置し、さらに、この半田の上にＱＦＰ２１
のアウタリード２１ａを配置する。
【０１３７】続いて、前記半田をリフローによって溶融
する。
【０１３８】この際、前記添加物とＮｉ膜４に含まれる
Ｐとの化合物であるＰ化合物７を前記溶融した半田の中
に生成させる。
【０１３９】さらに、溶融と同時に、前記半田に含まれ
るＳｎと、Ｎｉ膜４に含まれるＮｉによってＳｎとＮｉ
を反応させてＳｎとＮｉを含む合金であるＳｎ−Ｎｉ合
金層８を形成する。
【０１４０】本実施の形態２のマルチチップモジュール
２０では、実施の形態１の場合と同様に、半田溶融時
に、Ｐ化合物７が半田内に分散し、その結果、Ｎｉ膜４
中に図２９に示すようなＰ濃縮層１４は形成されない。
【０１４１】したがって、前記半田の接合性を向上で
き、半田リフロー時の前記半田の第１の電極１１ａから
の剥離を防止できる。
【０１４２】続いて、前記半田を複数の第１の電極１１
ａ上で固化させ、図２５に示すように半田フィレット２
４ａを形成するとともにアウタリード２１ａを半田部２
４を介して第１の電極１１ａ上に接合させ、これによっ
てＱＦＰ２１が半田部２４を介してモジュール基板１１
上に搭載される。
【０１４３】その後、モジュール基板１１の複数の裏面
側電極１１ｆ上に、半田リフローを行って複数の半田外
部電極１８を設ける。
【０１４４】その際、半田外部電極１８に用いる半田に
も、ＳｎよりもＰ（リン）との反応性が高い添加物（例
えば、前記Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類
金属）が含まれていることが好ましく、これにより、前
記添加物とＮｉ膜４に含まれるＰとの化合物であるＰ化
合物７を前記溶融した半田の中に生成させ、溶融と同時
に、前記半田に含まれるＳｎと、Ｎｉ膜４に含まれるＮ
ｉによってＳｎとＮｉを反応させてＳｎとＮｉを含む合
金であるＳｎ−Ｎｉ合金層８を形成する。
【０１４５】その結果、マルチチップモジュール２０の
半田外部電極１８においても、Ｎｉ膜４中に図２９に示
すようなＰ濃縮層１４が形成されることはない。
【０１４６】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１４７】例えば、前記実施の形態１，２では、半田
に添加する添加物として、Ｂａ、Ｂｅ、Ｃａ、Ｍｇなど
の何れかのアルカリ土類金属が添加される場合を説明し
たが、前記Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土類
金属を複数組み合わせて添加してもよい。
【０１４８】さらに、前記実施の形態１，２では、Ａｕ
ワイヤ１０やＡｕ突起電極２２を接続体として説明した
が、前記接続体は、Ａｕを含んでおり、かつ電気的に接
続することが可能な部材（導電体）であればよい。
【０１４９】また、前記実施の形態１，２では、半田接
合の例として電子装置であるマルチチップモジュール１
６，２０を取り上げて説明したが、前記半田接合は、モ
ジュール基板１１をインタポーザ１に置き換えれば、半
導体装置としても適用することが可能である。
【０１５０】例えば、図３に示すマルチチップモジュー
ル１６におけるＣＳＰ１５のみや、あるいは、図２２に
示すマルチチップモジュール２０におけるＱＦＰ２１の
みをインタポーザ１（図１参照）に搭載した半導体装置
などであってもよく、さらに、インタポーザ１に単数ま
たは複数の半導体チップ９をフリップチップ実装した半
導体装置（マルチチップパッケージを含む）などであっ
てもよく、その場合に、半田に前記実施の形態１，２で
用いた半田を用いることにより、半田接合性の向上を図
ることができるとともに、信頼性の高い半導体装置を実
現できる。特に、無電解メッキが必要とされる高周波機
器用の半導体装置などに有効である。
【０１５１】本明細書に記載の実施の形態においては、
半田に添加する添加物としては、Ｂａ、Ｂｅ、Ｃａ、Ｍ
ｇなどのアルカリ土類金属であると記載したが、前記添
加物としては、アルカリ土類金属に限るものではなく、
Ｎｉ膜中のＰと化合物を形成して、半田中に拡散または
分散して存在するような機能を有するアルカリ土類金属
以外の添加物を添加した半田を用いることもできる。
【０１５２】本明細書に記載の実施の形態においては、
Ｎｉ膜に含まれる含有物についてはＰのみを記載した
が、本発明の適用の範囲はこれに限るものではない。例
えば、Ａｕメッキをする際にクラック状の侵食部を防ぐ
ようなＰ以外の含有物がＮｉ膜中に含まれる場合にも本
発明を適用することができる。
【０１５３】つまり、半田バンプ形成時に前記含有物に
よる濃縮層の形成を防ぐために、前記含有物と化合物を
形成し、凝固した半田バンプ中に拡散して存在するよう
な添加物を半田バンプ中にあらかじめ添加することによ
って、半田バンプの接合強度の低下を防ぐことができ
る。
【０１５４】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１５５】Ｂａ、Ｂｅ、Ｃａ、Ｍｇなどのアルカリ土
類金属が添加された半田を用いてこの半田をリフローし
て半田接合を行うことにより、溶融した半田の中にＰの
化合物を生成することができるため、Ｎｉ膜中へのＰ濃
縮層の形成を防止できる。その結果、半田接合性を向上
でき、半田リフロー時の半田の剥離を防止できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半田接合の構造
の一例を示す拡大部分断面図である。
【図２】図１に示す半田接合が行われる配線基板の電極
構造の一例を示す拡大部分断面図である。
【図３】本発明の実施の形態１の電子装置の一例である
マルチチップモジュールの構造を示す断面図である。
【図４】図３に示すマルチチップモジュールの平面図で
ある。
【図５】図３に示すマルチチップモジュールの底面図で
ある。
【図６】図３に示すＡ部の構造を示す部分拡大断面図で
ある。
【図７】図３に示すＢ部の構造を示す部分拡大断面図で
ある。
【図８】図３に示すマルチチップモジュールの実装構造
の一例を示す部分断面図である。
【図９】図８に示すＣ部の構造を示す部分拡大断面図で
ある。
【図１０】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順における第１保護膜形成工程の一
例を示す部分断面図である。
【図１１】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順におけるメッキシード層形成工程
の一例を示す部分断面図である。
【図１２】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順におけるレジストパターニング工
程の一例を示す部分断面図である。
【図１３】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順におけるＮｉ／Ｃｕメッキ形成工
程の一例を示す部分断面図である。
【図１４】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順におけるレジスト除去工程の一例
を示す部分断面図である。
【図１５】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順における第２保護膜形成工程の一
例を示す部分断面図である。
【図１６】図３に示すマルチチップモジュールに搭載さ
れたＣＳＰの製造手順におけるＡｕメッキ層形成工程の
一例を示す部分断面図である。
【図１７】図３に示すマルチチップモジュールの組み立
てにおける基板準備工程の一例を示す断面図である。
【図１８】図３に示すマルチチップモジュールの組み立
てにおけるワイヤボンディング工程の一例を示す断面図
である。
【図１９】図３に示すマルチチップモジュールの組み立
てにおけるポッティング工程の一例を示す断面図であ
る。
【図２０】図３に示すマルチチップモジュールの組み立
てにおけるＣＳＰ搭載工程の一例を示す断面図である。
【図２１】図３に示すマルチチップモジュールの組み立
てにおける外部端子搭載工程の一例を示す断面図であ
る。
【図２２】本発明の実施の形態２の電子装置の一例であ
るマルチチップモジュールの構造を示す断面図である。
【図２３】図２２に示すマルチチップモジュールの平面
図である。
【図２４】図２２に示すマルチチップモジュールの底面
図である。
【図２５】図２２に示すＤ部の構造を示す部分拡大断面
図である。
【図２６】図２２に示すＥ部の構造を示す部分拡大断面
図である。
【図２７】図２２に示すマルチチップモジュールの実装
構造の一例を示す部分断面図である。
【図２８】図２７に示すＦ部の構造を示す部分拡大断面
図である。
【図２９】比較例の半田接合部の構造を示す部分拡大断
面図である。
【図３０】図２９に示す比較例の半田接合部における半
田バンプの剥離状態の一例を示す部分拡大断面図であ
る。
【符号の説明】
１ インタポーザ（配線基板） ２ Ｃｕ配線（第１の導電体膜） ３ 有機保護膜 ４ Ｎｉ膜（第２の導電体膜） ５ Ａｕ膜 ６ 半田バンプ（突起電極） ７ Ｐ化合物 ８ Ｓｎ−Ｎｉ合金層 ９ 半導体チップ ９ａ Ａｌパッド（電極） １０ Ａｕワイヤ（接続体） １１ モジュール基板（配線基板） １１ａ 第１の電極 １１ｂ 第２の電極 １１ｃ Ｃｕ配線（第３の導電体膜） １１ｄ Ｎｉ膜（第４の導電体膜） １１ｅ Ａｕ膜（第５の導電体膜） １１ｆ 裏面側電極（第１の電極） １２ 封止用樹脂 １３ マザーボード（配線基板） １３ａ 主面側電極（第２の電極） １３ｂ Ｃｕ配線（第１の導電体膜） １３ｃ Ｎｉ膜（第２の導電体膜） １４ Ｐ濃縮層 １５ ＣＳＰ（第１の半導体装置） １５ａ 表面電極（電極） １５ｂ 再配線 １５ｃ Ｃｒシード層 １５ｄ Ｃｕシード層 １５ｅ Ｃｕメッキ層 １５ｆ Ｎｉメッキ層 １５ｇ Ａｕ膜 １５ｈ 絶縁膜 １５ｉ 第１保護膜 １５ｊ 第２保護膜 １５ｋ レジスト膜 １６ マルチチップモジュール（電子装置） １７ 第２の半導体装置 １８ 半田外部電極（半田突起電極） １９ 接着材 ２０ マルチチップモジュール（電子装置） ２１ ＱＦＰ（半導体装置） ２１ａ アウタリード ２２ Ａｕ突起電極（接続体） ２３ アンダーフィル樹脂 ２４ 半田部 ２４ａ 半田フィレット

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 配線基板と、前記配線基板上に形成され
    た複数の電極と、前記複数の電極上にそれぞれ形成され
    た複数の突起電極と、前記配線基板上に配置された半導
    体チップとを有する半導体装置であって、 前記複数の電極のそれぞれは、Ｃｕを含む第１の導電体
    膜と、前記第１の導電体膜と前記突起電極の間に形成さ
    れておりＮｉとＰを含む第２の導電体膜とを有してお
    り、 前記複数の突起電極のそれぞれはＳｎと、Ｂａ、Ｂｅ、
    Ｃａ、Ｍｇのいずれかを含む半田によって構成されてお
    り、 前記半導体チップは前記突起電極に電気的に接続してい
    ることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記配線基板の熱膨張係数は、前記半導体チップの熱膨張
    係数よりも大きいことを特徴とする半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記配線基板は、有機樹脂で形成された絶縁層を有するこ
    とを特徴とする半導体装置。
  4. 【請求項４】 配線基板と、前記配線基板上に形成され
    た複数の電極と、前記複数の電極上にそれぞれ形成され
    た複数の突起電極と、前記配線基板上に配置された半導
    体チップとを有する半導体装置であって、 前記複数の電極のそれぞれは、Ｃｕを含む第１の導電体
    膜と、前記第１の導電体膜と前記突起電極の間に形成さ
    れておりＮｉとＰを含む第２の導電体膜とを有してお
    り、 前記複数の突起電極のそれぞれはＳｎを含む半田によっ
    て構成されており、 前記複数の突起電極のそれぞれは、その内部にＰの化合
    物を有しており、 前記半導体チップは前記突起電極に電気的に接続してい
    ることを特徴とする半導体装置。
  5. 【請求項５】 配線基板と、前記配線基板上に形成され
    た複数の電極と、前記複数の電極上にそれぞれ形成され
    た複数の突起電極と、前記配線基板上に配置された半導
    体チップとを有する半導体装置であって、 前記複数の電極のそれぞれは、Ｃｕを含む第１の導電体
    膜と、前記第１の導電体膜と前記突起電極の間に形成さ
    れておりＮｉとＰを含む第２の導電体膜とを有してお
    り、 前記複数の突起電極のそれぞれはＳｎを含む半田によっ
    て構成されており、 前記複数の突起電極のそれぞれは、その内部にＰと化合
    物を形成する添加物を含んでおり、 前記半導体チップは前記突起電極に電気的に接続してい
    ることを特徴とする半導体装置。
  6. 【請求項６】 請求項５記載の半導体装置であって、前
    記添加物はアルカリ土類金属であることを特徴とする半
    導体装置。
  7. 【請求項７】 主面および裏面を有する配線基板と、前
    記配線基板の裏面上に形成された第１の複数の電極と、
    前記各電極上に形成された複数の突起電極と、前記配線
    基板の主面上に配置されており、前記第１の複数の電極
    を介して前記複数の突起電極と電気的に接続した半導体
    チップとを有する半導体装置であって、 前記第１の複数の電極のそれぞれは、Ｃｕを含む第１の
    導電体膜と、前記第１の導電体膜と前記突起電極の間に
    形成されておりＮｉとＰを含む第２の導電体膜とを有し
    ており、 前記複数の突起電極のそれぞれは、ＳｎとＢａ、Ｂｅ、
    Ｃａ、Ｍｇのいずれかを含む半田によって形成されてお
    り、 前記半導体チップは、その主面上に形成された複数の半
    導体素子と、複数の電極を有しており、 前記半導体チップの複数の電極は、前記第１の複数の電
    極を介して前記複数の突起電極に電気的に接続している
    ことを特徴とする半導体装置。
  8. 【請求項８】 請求項７記載の半導体装置であって、前
    記配線基板の主面上に第２の複数の電極を有しており、
    前記第２の複数の電極のそれぞれは、Ｃｕを含む第３の
    導電体膜と、前記第３の導電体膜上に形成されたＮｉと
    Ｐを含む第４の導電体膜と、前記第４の導電体膜上に形
    成されたＡｕを含む第５の導電体膜とを有しており、前
    記半導体チップの複数の電極は、前記第５の導電体膜を
    介して、前記第１の複数の電極および前記複数の突起電
    極と電気的に接続していることを特徴とする半導体装
    置。
  9. 【請求項９】 請求項８記載の半導体装置であって、前
    記半導体チップの複数の電極は、前記第５の導電体膜と
    Ａｕワイヤを介して電気的に接続していることを特徴と
    する半導体装置。
  10. 【請求項１０】 請求項８記載の半導体装置であって、
    前記半導体チップの複数の電極は、前記第５の導電体膜
    とＡｕ突起電極を介して電気的に接続していることを特
    徴とする半導体装置。
  11. 【請求項１１】 請求項８記載の半導体装置であって、
    前記半導体チップの複数の電極は、前記第５の導電体膜
    とＡｕを含む導電体を介して電気的に接続していること
    を特徴とする半導体装置。
  12. 【請求項１２】 請求項７記載の半導体装置であって、
    前記配線基板は、有機樹脂で形成された絶縁層を有する
    ことを特徴とする半導体装置。
  13. 【請求項１３】 請求項７記載の半導体装置であって、
    前記半導体チップは、前記配線基板上に接着材を介して
    固定されていることを特徴とする半導体装置。
  14. 【請求項１４】 請求項７記載の半導体装置であって、
    前記複数の突起電極は、複数行／列によって構成される
    アレイ状に配列されていることを特徴とする半導体装
    置。
  15. 【請求項１５】 主面および裏面を有する配線基板と、
    前記配線基板の裏面上に形成された第１の複数の電極
    と、前記各電極上に形成された複数の突起電極と、前記
    配線基板の主面上に配置されており、前記第１の複数の
    電極を介して前記複数の突起電極と電気的に接続した半
    導体チップとを有する半導体装置であって、 前記第１の複数の電極のそれぞれは、Ｃｕを含む第１の
    導電体膜と、前記第１の導電体膜と前記突起電極の間に
    形成されておりＮｉとＰを含む第２の導電体膜とを有し
    ており、 前記複数の突起電極のそれぞれは、Ｓｎを含む半田によ
    って形成されており、 前記複数の突起電極のそれぞれは、その内部にＰの化合
    物を有しており、 前記半導体チップは、その主面上に形成された複数の半
    導体素子と、複数の電極を有しており、 前記半導体チップの複数の電極は、前記第１の複数の電
    極を介して前記複数の突起電極に電気的に接続している
    ことを特徴とする半導体装置。
  16. 【請求項１６】 配線基板と、前記配線基板上に形成さ
    れた第１および第２の複数の電極と、前記配線基板上に
    配置されており、それぞれ複数の電極を有する第１およ
    び第２の半導体装置とを有する電子装置であって、 前記第１の複数の電極のそれぞれは、前記配線基板上に
    形成されたＣｕを含む第１の導電体膜と、前記第１の導
    電体膜上に形成されたＮｉおよびＰを含む第２の導電体
    膜とを有し、 前記第２の複数の電極のそれぞれは、前記配線基板上に
    形成されたＣｕを含む第３の導電体膜と、前記第３の導
    電体膜上に形成されたＮｉおよびＰを含む第４の導電体
    膜と、前記第４の導電体膜上に形成されたＡｕを含む第
    ５の導電体膜とを有し、 前記第１の半導体装置の複数の電極は、前記第１の複数
    の電極上にそれぞれＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇ
    のいずれかを含む半田によって電気的に接続されてお
    り、 前記第２の半導体装置の複数の電極は、前記第２の複数
    の電極上に、複数のＡｕを含む接続体を介してそれぞれ
    電気的に接続されていることを特徴とする電子装置。
  17. 【請求項１７】 請求項１６記載の電子装置であって、
    前記第１の導電体膜と前記第３の導電体膜は、前記配線
    基板上で一体に繋がって形成されていることを特徴とす
    る電子装置。
  18. 【請求項１８】 請求項１６記載の電子装置であって、
    前記複数のＡｕを含む接続体は、前記第２の半導体装置
    の複数の電極および前記第２の複数の電極にそれぞれボ
    ンディングされた複数のＡｕワイヤであることを特徴と
    する電子装置。
  19. 【請求項１９】 請求項１６記載の電子装置であって、
    前記複数のＡｕを含む接続体はそれぞれ、前記第２の半
    導体装置の複数の電極にボンディングされ、かつ前記第
    ２の複数の電極に圧接されたＡｕ突起電極であることを
    特徴とする電子装置。
  20. 【請求項２０】 請求項１６記載の電子装置であって、
    前記配線基板は、有機樹脂で形成された絶縁層を有する
    ことを特徴とする電子装置。
  21. 【請求項２１】 請求項１６記載の電子装置であって、
    複数の電極の前記第２の導電体膜と前記複数の半田との
    間には、それぞれＳｎとＮｉを含む合金層を有すること
    を特徴とする電子装置。
  22. 【請求項２２】 配線基板と、前記配線基板上に形成さ
    れた第１および第２の複数の電極と、前記配線基板上に
    配置されており、それぞれ複数の電極を有する第１およ
    び第２の半導体装置とを有する電子装置であって、 前記第１の複数の電極のそれぞれは、前記配線基板上に
    形成されたＣｕを含む第１の導電体膜と、前記第１の導
    電体膜上に形成されたＮｉおよびＰを含む第２の導電体
    膜とを有し、 前記第２の複数の電極のそれぞれは、前記配線基板上に
    形成されたＣｕを含む第３の導電体膜と、前記第３の導
    電体膜上に形成されたＮｉおよびＰを含む第４の導電体
    膜と、前記第４の導電体膜上に形成されたＡｕを含む第
    ５の導電体膜とを有し、 前記第１の半導体装置の複数の電極は、前記第１の複数
    の電極上にそれぞれＳｎおよびＰの化合物を含む半田に
    よって電気的に接続されており、 前記第２の半導体装置の複数の電極は、前記第２の複数
    の電極上に、複数のＡｕを含む接続体を介してそれぞれ
    電気的に接続されていることを特徴とする電子装置。
  23. 【請求項２３】 請求項２２記載の電子装置であって、
    前記第１の導電体膜と前記第３の導電体膜は、前記配線
    基板上で一体に繋がって形成されていることを特徴とす
    る電子装置。
  24. 【請求項２４】 請求項２２記載の電子装置であって、
    前記複数のＡｕを含む接続体は、前記第２の半導体装置
    の複数の電極および前記第２の複数の電極にそれぞれボ
    ンディングされた複数のＡｕワイヤであることを特徴と
    する電子装置。
  25. 【請求項２５】 請求項２２記載の電子装置であって、
    前記複数のＡｕを含む接続体はそれぞれ、前記第２の半
    導体装置の複数の電極にボンディングされ、かつ前記第
    ２の複数の電極に圧接されたＡｕ突起電極であることを
    特徴とする電子装置。
  26. 【請求項２６】 請求項２２記載の電子装置であって、
    複数の電極の前記第２の導電体膜と前記複数の半田との
    間には、それぞれＳｎとＮｉを含む合金層を有すること
    を特徴とする電子装置。
  27. 【請求項２７】 第１の配線基板と、前記第１の配線基
    板上の第１の複数の電極と、第２の配線基板と、前記第
    ２の配線基板上の第２の複数の電極と、前記第１の複数
    の電極および第２の複数の電極の間にそれぞれ接続した
    複数の半田突起電極と、前記第１の複数の電極および複
    数の半田突起電極を介して前記第２の複数の電極に電気
    的に接続した半導体チップとを有する半導体装置であっ
    て、 前記第１の複数の電極は、それぞれ前記第１の配線基板
    上に形成されており、Ｃｕを含む第１の導電体膜と、前
    記第１の導電体膜上に形成されておりＮｉおよびＰを含
    む第２の導電体膜を有しており、 前記複数の半田突起電極は、ＳｎおよびＢａ、Ｂｅ、Ｃ
    ａ、Ｍｇのいずれかを含んでおり、 前記第２の配線基板の熱膨張係数は、前記半導体チップ
    の熱膨張係数よりも大きいことを特徴とする半導体装
    置。
  28. 【請求項２８】 請求項２７記載の半導体装置であっ
    て、前記半導体チップは、その第１の主面が接着材を介
    して前記第１の配線基板上に固定されており、前記複数
    の半田突起電極は、前記半導体チップの第１の主面と前
    記第２の配線基板との間に配置されていることを特徴と
    する半導体装置。
  29. 【請求項２９】 配線基板と、前記配線基板上に形成さ
    れた複数の電極と、前記複数の電極に電気的に接続され
    た半導体チップとを有する半導体装置の製造方法であっ
    て、 （ａ）Ｃｕを含む第１の導電体膜と、前記第１の導電体
    膜上に形成されており、ＮｉおよびＰを含む第２の導電
    体膜と、前記第２の導電体膜上に形成されており、Ａｕ
    を含む第３の導電体膜によって構成される複数の電極を
    持つ配線基板を準備する工程と、 （ｂ）前記（ａ）工程において準備された配線基板の複
    数の電極上でＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇのいず
    れかを含む半田を溶融させる工程と、 （ｃ）前記（ｂ）工程後に前記半田を前記複数の電極上
    で固化させる工程とを有することを特徴とする半導体装
    置の製造方法。
  30. 【請求項３０】 請求項２９記載の半導体装置の製造方
    法であって、前記半田を溶融させる工程において、同時
    に前記半田に含まれるＳｎと、前記第２の導電体膜に含
    まれるＮｉによってＳｎとＮｉを含む合金を形成するこ
    とを特徴とする半導体装置の製造方法。
  31. 【請求項３１】 配線基板と、前記配線基板上に形成さ
    れた複数の電極と、前記複数の電極に電気的に接続され
    た半導体チップとを有する半導体装置の製造方法であっ
    て、 （ａ）Ｃｕを含む第１の導電体膜と、前記第１の導電体
    膜上に形成されており、ＮｉおよびＰを含む第２の導電
    体膜と、前記第２の導電体膜上に形成されており、Ａｕ
    を含む第３の導電体膜によって構成される複数の電極を
    持つ配線基板を準備する工程と、 （ｂ）前記（ａ）工程において準備された配線基板のそ
    れぞれの複数の電極上でＳｎを含む半田を溶融させ、か
    つ前記溶融した半田の中にＰの化合物を生成する工程
    と、 （ｃ）前記（ｂ）工程後に前記半田を前記複数の電極上
    で固化させる工程とを有することを特徴とする半導体装
    置の製造方法。
  32. 【請求項３２】 請求項３１記載の半導体装置の製造方
    法であって、前記半田の中には、ＳｎよりもＰとの反応
    性が高い添加物が含まれており、前記（ｂ）工程におい
    て、前記添加物と前記第２の導電体膜に含まれるＰとの
    化合物を前記溶融した半田の中に生成させることを特徴
    とする半導体装置の製造方法。
  33. 【請求項３３】 請求項３１記載の半導体装置の製造方
    法であって、前記半田を溶融させる工程において、同時
    に前記半田に含まれるＳｎと、前記第２の導電体膜に含
    まれるＮｉによってＳｎとＮｉを含む合金を形成するこ
    とを特徴とする半導体装置の製造方法。
  34. 【請求項３４】 配線基板と、前記配線基板上に形成さ
    れた複数の電極と、前記複数の電極に電気的に接続され
    た半導体チップとを有する半導体装置の製造方法であっ
    て、 （ａ）Ｃｕを含む第１の導電体膜と、前記第１の導電体
    膜上に形成されており、ＮｉおよびＰを含む第２の導電
    体膜と、前記第２の導電体膜上に形成されており、Ａｕ
    を含む第３の導電体膜とによって構成される第１および
    第２の複数の電極を持つ配線基板を準備する工程と、 （ｂ）前記（ａ）工程において準備された配線基板の第
    １の複数の電極と、前記半導体チップとをＡｕを含む接
    続体を介して電気的に接続する工程と、 （ｃ）前記（ａ）工程において準備された配線基板の第
    ２の複数の電極上でＳｎおよびＢａ、Ｂｅ、Ｃａ、Ｍｇ
    のいずれかを含む半田を溶融させる工程と、 （ｄ）前記（ｃ）工程後に前記半田を前記複数の電極上
    で固化させる工程とを有することを特徴とする半導体装
    置の製造方法。
  35. 【請求項３５】 請求項３４記載の半導体装置の製造方
    法であって、前記（ｂ）工程は、複数のＡｕワイヤを前
    記第１の複数の電極と前記半導体チップとにそれぞれボ
    ンディングする工程を含むことを特徴とする半導体装置
    の製造方法。
JP2001223953A 2001-07-25 2001-07-25 半導体装置およびその製造方法ならびに電子装置 Pending JP2003037133A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001223953A JP2003037133A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法ならびに電子装置
US10/173,715 US6781234B2 (en) 2001-07-25 2002-06-19 Semiconductor device having electrodes containing at least copper nickel phosphorous and tin
KR1020020041482A KR20030011541A (ko) 2001-07-25 2002-07-16 반도체장치와 그 제조방법 및 전자장치
US10/358,191 US6787442B2 (en) 2001-07-25 2003-02-05 Method of making a semiconductor having multi-layered electrodes including nickel and phosphorus and solder formed with tin and an alkaline earth metal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001223953A JP2003037133A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法ならびに電子装置

Publications (1)

Publication Number Publication Date
JP2003037133A true JP2003037133A (ja) 2003-02-07

Family

ID=19057202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001223953A Pending JP2003037133A (ja) 2001-07-25 2001-07-25 半導体装置およびその製造方法ならびに電子装置

Country Status (3)

Country Link
US (2) US6781234B2 (ja)
JP (1) JP2003037133A (ja)
KR (1) KR20030011541A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053581A1 (fr) 2006-11-02 2008-05-08 Ntn Corporation Capteur de rotation et palier équipé dudit capteur de rotation
JP2009094224A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 回路基板、半導体装置、及び半導体装置の製造方法
JP2012119411A (ja) * 2010-11-30 2012-06-21 Kyocera Corp 実装構造体およびその製造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法
US6825564B2 (en) * 2002-08-21 2004-11-30 Micron Technology, Inc. Nickel bonding cap over copper metalized bondpads
DE10238816B4 (de) * 2002-08-23 2008-01-10 Qimonda Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
TWI229930B (en) * 2003-06-09 2005-03-21 Advanced Semiconductor Eng Chip structure
KR101025844B1 (ko) * 2003-10-01 2011-03-30 삼성전자주식회사 ＳｎＡｇＡｕ 솔더범프, 이의 제조 방법 및 이 방법을이용한 발광소자 본딩 방법
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
EP1745571B1 (en) * 2004-05-01 2017-02-22 Callahan Cellular L.L.C. Methods and apparatus for multi-carrier communications with variable channel bandwidth
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
DE102004047522B3 (de) * 2004-09-28 2006-04-06 Infineon Technologies Ag Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
US7943861B2 (en) * 2004-10-14 2011-05-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US20080035065A1 (en) * 2006-04-27 2008-02-14 Lauren Grace Towner Combined Bird Feeder and Squirrel Feeder
US20080136019A1 (en) * 2006-12-11 2008-06-12 Johnson Michael E Solder Bump/Under Bump Metallurgy Structure for High Temperature Applications
JP5194471B2 (ja) * 2007-02-06 2013-05-08 パナソニック株式会社 半導体装置
US9084377B2 (en) * 2007-03-30 2015-07-14 Stats Chippac Ltd. Integrated circuit package system with mounting features for clearance
US7947592B2 (en) * 2007-12-14 2011-05-24 Semiconductor Components Industries, Llc Thick metal interconnect with metal pad caps at selective sites and process for making the same
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
WO2011163599A2 (en) * 2010-06-24 2011-12-29 Indium Corporation Metal coating for indium bump bonding
JP2016076534A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 金属ポスト付きプリント配線板およびその製造方法
JP2018046257A (ja) * 2016-09-16 2018-03-22 ローム株式会社 チップインダクタおよびチップインダクタの製造方法
JP6494899B1 (ja) * 2017-11-16 2019-04-03 Ｊｘ金属株式会社 半導体基板、及びその製造方法
JP7075847B2 (ja) * 2018-08-28 2022-05-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684546B2 (ja) * 1984-10-26 1994-10-26 京セラ株式会社 電子部品
US6015083A (en) * 1995-12-29 2000-01-18 Microfab Technologies, Inc. Direct solder bumping of hard to solder substrate
US5909633A (en) * 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
JP3688429B2 (ja) * 1997-04-25 2005-08-31 株式会社東芝 電子部品実装用基板および電子部品実装基板
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
JP2001060760A (ja) 1999-06-18 2001-03-06 Mitsubishi Electric Corp 回路電極およびその形成方法
US6570251B1 (en) * 1999-09-02 2003-05-27 Micron Technology, Inc. Under bump metalization pad and solder bump connections
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008053581A1 (fr) 2006-11-02 2008-05-08 Ntn Corporation Capteur de rotation et palier équipé dudit capteur de rotation
JP2009094224A (ja) * 2007-10-05 2009-04-30 Fujitsu Ltd 回路基板、半導体装置、及び半導体装置の製造方法
JP4547411B2 (ja) * 2007-10-05 2010-09-22 富士通株式会社 半導体装置、及び半導体装置の製造方法
KR101010241B1 (ko) * 2007-10-05 2011-01-21 후지쯔 가부시끼가이샤 회로 기판, 반도체 장치, 및 반도체 장치의 제조 방법
US8952271B2 (en) 2007-10-05 2015-02-10 Fujitsu Limited Circuit board, semiconductor device, and method of manufacturing semiconductor device
JP2012119411A (ja) * 2010-11-30 2012-06-21 Kyocera Corp 実装構造体およびその製造方法

Also Published As

Publication number Publication date
US6781234B2 (en) 2004-08-24
US20030022479A1 (en) 2003-01-30
KR20030011541A (ko) 2003-02-11
US6787442B2 (en) 2004-09-07
US20030119298A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
JP2003037133A (ja) 半導体装置およびその製造方法ならびに電子装置
KR100719905B1 (ko) Ｓｎ-Ｂｉ계 솔더 합금 및 이를 이용한 반도체 소자
KR100724031B1 (ko) Pb 프리 접속재료
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
US7125745B2 (en) Multi-chip package substrate for flip-chip and wire bonding
US6653217B1 (en) Method of connecting a conductive trace to a semiconductor chip
JP3866503B2 (ja) 半導体装置
JPH08153834A (ja) Ｍｃｍキャリア
US20080012131A1 (en) Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction
US6391681B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
US8368234B2 (en) Semiconductor device, production method for the same, and substrate
US6544813B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
JP3700598B2 (ja) 半導体チップ及び半導体装置、回路基板並びに電子機器
JP2003017531A (ja) 半導体装置
JP2001060760A (ja) 回路電極およびその形成方法
JP4366838B2 (ja) 電子回路モジュールの製造方法
JPH09153519A (ja) 半導体の実装構造
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
JP3600138B2 (ja) 半導体装置
JPH11307585A (ja) 半導体装置
JP2001024033A (ja) 半導体素子実装用テープ、半導体装置及びそれらの製造方法
JP2741611B2 (ja) フリップチップボンディング用基板
JP2687949B2 (ja) リードレスパッケージおよび電気部品ならびにその製造方法
JPH08316272A (ja) 半導体装置、その製造方法、及び半導体装置用フレキシブル基板
JPH0823050A (ja) Ｂｇａ型半導体装置