JP2018046257A - チップインダクタおよびチップインダクタの製造方法 - Google Patents

チップインダクタおよびチップインダクタの製造方法 Download PDF

Info

Publication number
JP2018046257A
JP2018046257A JP2016182094A JP2016182094A JP2018046257A JP 2018046257 A JP2018046257 A JP 2018046257A JP 2016182094 A JP2016182094 A JP 2016182094A JP 2016182094 A JP2016182094 A JP 2016182094A JP 2018046257 A JP2018046257 A JP 2018046257A
Authority
JP
Japan
Prior art keywords
coil conductor
external terminal
layer
substrate
chip inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016182094A
Other languages
English (en)
Inventor
拓真 下市
Takuma Shimoichi
拓真 下市
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016182094A priority Critical patent/JP2018046257A/ja
Priority to US15/703,091 priority patent/US10566126B2/en
Publication of JP2018046257A publication Critical patent/JP2018046257A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • H01F41/125Other insulating structures; Insulating between coil and core, between different winding sections, around the coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/29Terminals; Tapping arrangements for signal inductances
    • H01F27/292Surface mounted devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/324Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/327Encapsulating or impregnating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • H01F41/122Insulating between turns or between winding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12Insulating of windings
    • H01F41/127Encapsulating or impregnating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F2017/0086Printed inductances on semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Of Transformers For General Uses (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】Q値を向上できるチップインダクタおよびそのようなチップインダクタの製造方法を提供する。【解決手段】チップインダクタ1は、基板10と、基板10を被覆する絶縁層13と、絶縁層13上に形成された外部端子6と、基板10において、外部端子6外の領域に加えて、外部端子6と対向する領域に引き回された平面視螺旋状のコイル導体11とを含む。【選択図】図2

Description

本発明は、チップインダクタおよびチップインダクタの製造方法に関する。
特許文献1には、複数の端子電極(外部端子)と、複数の端子電極間の領域のみに形成された螺旋状の導体パターン(コイル導体)とを含むインダクタが開示されている。
特開平9−199365号公報
インダクタの特性を表すパラメータの一つとしてQ値(Quality Factor)が知られている。インダクタのQ値は、Q=2πfL/Rによって表される。fはコイル導体を流れる電流の周波数であり、Lはコイル導体のインダクタンス成分であり、Rはコイル導体の抵抗成分である。Q値が高いほど理想的なインダクタに近いといえる。上記式から、コイル導体のインダクタンス成分の増加を図ることにより、および/または、コイル導体の抵抗成分の低減を図ることにより、Q値を向上できることが理解される。
特許文献1に開示されたインダクタの構造では、コイル導体の形成領域が複数の外部端子間という限られた領域だけに制限される。そのため、コイル導体のインダクタンス成分の増加を図ることや、コイル導体の抵抗成分の低減を図ることが容易でなく、Q値を向上させる上で課題が存在している。
そこで、本発明は、Q値を向上できるチップインダクタおよびそのようなチップインダクタの製造方法を提供することを一つの目的とする。
本発明の一局面に係るチップインダクタは、基板と、前記基板を被覆する絶縁層と、前記絶縁層上に形成された外部端子と、前記基板において、前記外部端子外の領域に加えて、前記外部端子と対向する領域に引き回された平面視螺旋状のコイル導体とを含む。
本発明の他の局面に係るチップインダクタは、基板と、前記基板を被覆する絶縁層と、前記絶縁層上に間隔を空けて形成された第1外部端子および第2外部端子と、前記基板において、前記第1外部端子および前記第2外部端子の間の領域に加えて、前記第1外部端子と対向する領域および前記第2外部端子と対向する領域に引き回された平面視螺旋状のコイル導体とを含む。
本発明のチップインダクタの製造方法は、基板の主面に平面視螺旋状のコイル導体を形成するコイル導体形成工程と、前記コイル導体を被覆するように前記基板の主面に絶縁層を形成する絶縁層形成工程と、前記絶縁層に、前記コイル導体の内側末端を露出させる第1開口、および、前記コイル導体の外側末端を露出させる第2開口を形成する開口形成工程と、前記第1開口に導体を埋めて、前記コイル導体の一部と対向し、かつ、前記コイル導体の前記内側末端と電気的に接続される第1外部端子を形成する工程と、前記第2開口に導体を埋めて、前記コイル導体の一部と対向し、かつ、前記コイル導体の前記外側末端と電気的に接続される第2外部端子を形成する工程とを含む。
本発明の一局面に係るチップインダクタでは、平面視螺旋状のコイル導体が、基板における外部端子外の領域(つまり、外部端子と対向しない領域)に加えて、基板における外部端子と対向する領域に引き回されている。これにより、コイル導体の平面視面積を増加させることができるから、コイル導体の抵抗成分の低減を図ることができる。また、コイル導体の形成領域を外部端子外の領域に広げることにより、当該コイル導体の巻線数も増加させることができるから、コイル導体のインダクタンス成分の増加を図ることができる。
また、本発明の一局面に係るチップインダクタでは、コイル導体と外部端子との間に絶縁層が形成されているから、これらコイル導体および外部端子の間の寄生容量の増加も抑制できる。これにより、Q値を向上できるチップインダクタを提供できる。
本発明の他の局面に係るチップインダクタでは、平面視螺旋状のコイル導体が、基板において、第1外部端子および第2外部端子の間の領域に加えて、第1外部端子と対向する領域および第2外部端子と対向する領域に引き回されている。これにより、コイル導体の平面視面積を増加させることができるから、コイル導体の抵抗成分の低減を図ることができる。また、コイル導体の形成領域を第1外部端子と対向する領域および第2外部端子と対向する領域に広げることにより、当該コイル導体の巻線数も増加させることができるから、コイル導体のインダクタンス成分の増加を図ることができる。
また、本発明の他の局面に係るチップインダクタでは、コイル導体と第1外部端子との間、および、コイル導体と第2外部端子との間に絶縁層が形成されているから、コイル導体と第1外部端子との間、および、コイル導体と第2外部端子との間の寄生容量の増加も抑制できる。これにより、Q値を向上できるチップインダクタを提供できる。
本発明のチップインダクタの製造方法では、平面視螺旋状のコイル導体が、基板において、第1外部端子および第2外部端子の間の領域に加えて、第1外部端子と対向する領域および第2外部端子と対向する領域に引き回された構造のチップインダクタを製造できる。よって、本発明の他の局面に係るチップインダクタにおいて述べた作用効果と同様の作用効果を奏することのできるチップインダクタを提供できる。
図1は、本発明の第1実施形態に係るチップインダクタの模式的な斜視図である。 図2は、図1の一点鎖線II-IIに沿う断面図である。 図3は、図1の一点鎖線III-IIIに沿う断面図である。 図4は、絶縁層を取り除いてコイル導体の平面視形状を示す図である。 図5は、コイル導体の内側末端の構造を説明するための図であって、図5(a)は、図4の二点鎖線Vによって取り囲まれた領域の拡大平面図であり、図5(b)は、図5(a)の一点鎖線Vb-Vbに沿う断面図である。 図6Aは、図1のチップインダクタの製造方法を説明するための図である。 図6Bは、図6Aの後の工程を示す図である。 図6Cは、図6Bの後の工程を示す図である。 図6Dは、図6Cの後の工程を示す図である。 図6Eは、図6Dの後の工程を示す図である。 図6Fは、図6Eの後の工程を示す図である。 図6Gは、図6Fの後の工程を示す図である。 図6Hは、図6Gの後の工程を示す図である。 図6Iは、図6Hの後の工程を示す図である。 図6Jは、図6Iの後の工程を示す図である。 図6Kは、図6Jの後の工程を示す図である。 図6Lは、図6Kの後の工程を示す図である。 図6Mは、図6Lの後の工程を示す図である。 図7は、図1のチップインダクタのQ値をシミュレーションにより求めた結果を示すグラフである。 図8は、本発明の第2実施形態に係るチップインダクタの模式的な断面図である。 図9Aは、図8のチップインダクタの製造方法を説明するための図である。 図9Bは、図9Aの後の工程を示す図である。 図9Cは、図9Bの後の工程を示す図である。 図9Dは、図9Cの後の工程を示す図である。 図10は、本発明の第3実施形態に係るチップインダクタの模式的な断面図である。
以下では、本発明の実施形態を、添付図面を参照して詳細に説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係るチップインダクタ1の模式的な斜視図である。図2は、図1の一点鎖線II-IIに沿う断面図である。図3は、図1の一点鎖線III-IIIに沿う断面図である。図4は、絶縁層13を取り除いてコイル導体11の平面視形状を示す図である。図5は、コイル導体11の内側末端21の構造を説明するための図であって、図5(a)は、図4の二点鎖線Vによって取り囲まれた領域の拡大平面図であり、図5(b)は、図5(a)の一点鎖線Vb-Vbに沿う断面図である。図5(a)では、明瞭化のため、クロスハッチングによってコイル導体11が示されている。
図1を参照して、チップインダクタ1は、0603(0.6mm×0.3mm)チップ、0402(0.4mm×0.2mm)チップ、03015(0.3mm×0.15mm)チップ等と称されるチップ部品型の電子部品である。
チップインダクタ1は、直方体形状のチップ本体2を含む。チップ本体2は、第1主面3と、第2主面4と、第1主面3および第2主面4を接続する側面5A,5Bとを含む。チップ本体2の第1主面3および第2主面4は、第1主面3の法線方向から見た平面視(以下、単に「平面視」という。)において、長方形状に形成されている。チップ本体2の側面5A,5Bには、当該チップ本体2の長手方向に沿って延びる一対の長手側面5Aと、当該チップ本体2の短手方向に沿って延びる一対の短手側面5Bとが含まれる。前述の「0603」、「0402」、「03015」等は、長手側面5Aの長さおよび短手側面5Bの長さによって定義されている。チップ本体2の厚さは、たとえば50μm以上150μm以下(本実施形態では100μm程度)である。
チップ本体2の第1主面3上には、第1外部端子6および第2外部端子7が互いに間隔を空けて形成されている。第1外部端子6は、チップ本体2の長手方向一方側の端部(図1の左側の端部)において、当該チップ本体2の短手方向に沿う長方形状に形成されている。第2外部端子7は、チップ本体2の長手方向他方側の端部(図1の右側の端部)において、当該チップ本体2の短手方向に沿う長方形状に形成されている。
図2および図3を参照して、チップ本体2は、基板10と、基板10に形成されたコイル導体11と、基板10を被覆する表面絶縁膜12と、表面絶縁膜12を被覆する絶縁層13とを含む。チップ本体2の第1主面3は、絶縁層13によって形成されている。チップ本体2の第2主面4は、基板10によって形成されている。チップ本体2の側面5A,5Bは、基板10、表面絶縁膜12および絶縁層13によって形成されている。前述の第1外部端子6および第2外部端子7は、絶縁層13上に互いに間隔を空けて形成されている。
基板10は、直方体形状に形成されており、第1主面14と、第2主面15と、第1主面14および第2主面15を接続する側面16A,16Bとを含む。基板10の第2主面15は、チップ本体2の第2主面4を形成している。基板10の側面16A,16Bは、チップ本体2の側面5A,5Bの一部をそれぞれ形成している。基板10は、たとえば0.5MΩ・cm以上1.5Ω・cm以下(本実施形態では1.0MΩ・cm程度)の抵抗率を有する高抵抗基板である。基板10の厚さは、たとえば80μm以上250μm以下(本実施形態では100μm程度)である。
図4を参照して、コイル導体11は、基板10の第1主面14側に平面視螺旋状に形成されている。コイル導体11は、基板10の第1主面14において、第1外部端子6および第2外部端子7の間の領域に加えて、第1外部端子6と対向する領域および第2外部端子7と対向する領域に引き回されている。コイル導体11は、内側末端21と、外側末端22と、内側末端21および外側末端22の間を螺旋状に引き回された螺旋部23とを含む。
図2〜図5を参照して、コイル導体11の内側末端21は、基板10の第1主面14において第1外部端子6と対向する領域に形成されている。つまり、コイル導体11の内側末端21は、第1外部端子6の直下に形成されている。コイル導体11の外側末端22は、基板10の第1主面14において第2外部端子7と対向する領域に形成されている。つまり、コイル導体11の外側末端22は、第2外部端子7の直下に形成されている。コイル導体11の螺旋部23は、基板10において、第1外部端子6と対向する領域および第2外部端子7と対向する領域に加えて、第1外部端子6および第2外部端子7の間の領域に引き回されている。
コイル導体11の螺旋部23は、第1外部端子6および第2外部端子7の対向方向に沿って延びる第1部分24と、前記対向方向に交差する方向に沿って延びる第2部分25とを含む。第1外部端子6および第2外部端子7の対向方向とは、基板10(チップ本体2)の長手方向でもある。また、前記対向方向に交差する方向とは、基板10(チップ本体2)の短手方向でもある。螺旋部23の第1部分24は、第1外部端子6および第2外部端子7の間の領域に形成されている。また、螺旋部23の第2部分25は、第1外部端子6と対向する領域、および、第2外部端子7と対向する領域に形成されている。
本実施形態では、基板10の第1主面14には、当該基板10の第1主面14から第2主面15に向かって掘り下げて形成された平面視螺旋状のトレンチ30が形成されており、当該トレンチ30に、コイル導体11が埋め込まれている。図2および図3を参照して、コイル導体11(トレンチ30)が延びる螺旋方向に直交する方向の断面に関して、トレンチ30は、基板10の厚さ方向に細長い長方形状の断面形状を有している。トレンチ30は、底部の幅が開口幅よりも小さいテーパ状の断面形状を有していてもよい。
トレンチ30の側壁および底壁を含む内壁面には、内壁絶縁膜31が形成されている。内壁絶縁膜31は、トレンチ30の内壁面に沿って膜状に形成されている。内壁絶縁膜31が膜状に形成されているとは、内壁絶縁膜31の一方表面(トレンチ30側の表面)およびその反対の他方表面がトレンチ30の内壁面に沿って形成されていることをいう。内壁絶縁膜31は、トレンチ30外において、基板10を被覆する表面絶縁膜12と連なっている。内壁絶縁膜31は、表面絶縁膜12の厚さとほぼ等しい厚さで形成されている。コイル導体11は、この内壁絶縁膜31を介してトレンチ30内に埋め込まれている。したがって、内壁絶縁膜31は、基板10とコイル導体11との間に介在している。
図5を参照して、コイル導体11は、第1導電体層32と、第1導電体層32上に形成された第2導電体層33とを含む積層構造を有している。第1導電体層32は、トレンチ30の内壁面に沿って膜状に形成されている。第1導電体層32が膜状に形成されているとは、第1導電体層32の一方表面(トレンチ30側の表面)およびその反対の他方表面がトレンチ30の内壁面に沿って形成されていることをいう。
第1導電体層32は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および当該窒化チタン層上に形成されたチタン層を含む積層構造を有していてもよい。第1導電体層32は、窒化チタン層および/またはチタン層を含むことにより、バリア電極層として機能する。第1導電体層32は、たとえば第2導電体層33の厚さの100分の1以下の厚さで形成されている。第1導電体層32の厚さは、たとえば1000Å以上2000Å以下(本実施形態では1500Å程度)である。
第2導電体層33は、銅を主成分とする金属を含み、第1導電体層32によって区画された凹状の空間に埋め込まれている。第2導電体層33は、コイル導体11の大部分を占めている。銅を主成分とする金属を含む第2導電体層33によれば、コイル導体11の抵抗成分の低減を図ることができる。
「銅を主成分とする金属」とは、第2導電体層33を構成する銅の質量比率(質量%)が、当該第2導電体層33を構成する他の成分に対して最も高い金属のことをいう(以下、同じ)。たとえば、第2導電体層33がアルミニウム−銅合金(Al−Cu合金)からなる場合、銅の質量比率RCuは、アルミニウムの質量比率RAlよりも高い(RCu>RAl)。また、たとえば、第2導電体層33がアルミニウム−シリコン−銅合金(Al−Si−Cu合金)からなる場合、銅の質量比率RCuは、アルミニウムの質量比率RAlおよびシリコンの質量比率RSiよりも高い(RCu>RAl、かつ、RCu>RSi)。「銅を主成分とする金属」には、微量の不純物を含む場合はあるが、純度99.9999%(6N)以上の高純度銅や、純度99.99%(4N)以上の高純度銅等も含まれる。
第2導電体層33は、銅を主成分とする金属に代えてタングステンを含むこともできる。タングステンを含む第2導電体層33によれば、トレンチ30にコイル導体11を良好に埋め込むことができる。
図4および図5を参照して、コイル導体11(トレンチ30)が延びる螺旋方向に直交する方向に関して、コイル導体11の内側末端21および外側末端22は、コイル導体11の螺旋部23の幅よりも大きい幅を有している。コイル導体11の内側末端21および外側末端22は、本実施形態では、第1外部端子6および第2外部端子7の対向方向に直交する方向に延びる平面視長方形状に形成されている。
より具体的には、前述のトレンチ30は、コイル導体11の螺旋部23用の螺旋トレンチ34と、コイル導体11の内側末端21および外側末端22用の末端トレンチ35とを含む。末端トレンチ35は、第1外部端子6および第2外部端子7の対向方向に直交する方向に延びる平面視長方形状に形成されている。
コイル導体11(トレンチ30)が延びる螺旋方向に直交する方向に関して、末端トレンチ35は、螺旋トレンチ34の開口幅W1よりも大きい開口幅W2を有している。螺旋トレンチ34の深さD1および末端トレンチ35の深さD2は、ほぼ等しい(D2≒D1またはD2=D1)。したがって、螺旋トレンチ34の開口幅W1に対する深さD1の比であるアスペクト比R1(=D1/W1)は、末端トレンチ35の開口幅W2に対する深さD2の比であるアスペクト比R2(=D2/W2)よりも大きい(R1>R2)。
図4および図5を参照して、末端トレンチ35には、四角柱状のピラー部36(柱状部)が形成されている。本実施形態では、末端トレンチ35に複数(本実施形態では10個)のピラー部36が形成されている。複数のピラー部36は、第1外部端子6および第2外部端子7の対向方向、ならびに、前記対向方向に交差する方向に沿って間隔を空けて行列状(5行2列の行列状)に形成されている。また、複数のピラー部36は、末端トレンチ35の側壁から内側の領域に間隔を空けて形成されている。これによって、末端トレンチ35が平面視格子形状に形成されている。ピラー部36は、基板10の一部からなり、かつ、末端トレンチ35の底壁から基板10の第1主面14側に向けて立設されている。
互いに隣り合うピラー部36間の幅W3は、たとえば螺旋トレンチ34の開口幅W1とほぼ等しい(W3≒W1またはW3=W1)ことが好ましい。また、末端トレンチ35の側壁およびピラー部36の間の幅W4は、たとえば螺旋トレンチ34の開口幅W1とほぼ等しい(W4≒W1またはW4=W1)ことが好ましい。コイル導体11は、ピラー部36の側壁を被覆するように末端トレンチ35内に埋め込まれている。より具体的には、ピラー部36の側壁は、前述の内壁絶縁膜31によって被覆されており、コイル導体11は、内壁絶縁膜31を介してピラー部36の側壁を被覆している。
本実施形態では、ピラー部36が四角柱状に形成された例について説明したが、ピラー部36は、三角柱状、六角柱状等の四角柱状以外の多角柱状に形成されていてもよいし、円柱状や楕円柱状に形成されていてもよい。本実施形態では、複数のピラー部36が、末端トレンチ35の側壁から内側の領域に間隔を空けて形成された例について説明したが、複数のピラー部36の内の少なくとも一つが、末端トレンチ35の側壁と一体的に形成された構造の末端トレンチ35が採用されてもよい。また、複数のピラー部36の内の少なくとも二つが一体的に形成された構造の末端トレンチ35が採用されてもよい。むろん、ピラー部36が存在しない構造の末端トレンチ35が採用されてもよい。
また、本実施形態では、コイル導体11の内側末端21(末端トレンチ35)およびコイル導体11の外側末端22(末端トレンチ35)がほぼ等しい形状で形成されている。しかし、コイル導体11の内側末端21(末端トレンチ35)およびコイル導体11の外側末端22(末端トレンチ35)は、互いに異なる形状に形成されていてもよい。
図2および図3を参照して、絶縁層13は、コイル導体11を被覆するように基板10の第1主面14の全域に形成されている。絶縁層13は、直方体形状に形成されており、第1主面41と、第2主面42と、第1主面41および第2主面42を接続する側面43A,43Bとを含む。絶縁層13の第1主面41は、チップ本体2の第1主面3を形成している。絶縁層13の側面43A,43Bは、チップ本体2の側面5A,5Bの一部をそれぞれ形成している。絶縁層13の第2主面42は、表面絶縁膜12およびコイル導体11と接している。
絶縁層13の側面43A,43Bは、基板10の側面16A,16Bよりも当該基板10の内側に間隔を空けて形成されている。これによって、絶縁層13の側面43A,43Bと基板10の側面16A,16Bとの間には、これらを接続する段部44が形成されている。段部44は、絶縁層13の側面43A,43Bと基板10の側面16A,16Bとの間の領域から露出する基板10の周縁部(表面絶縁膜12によって被覆された基板10の周縁部)によって形成されている。
絶縁層13は、樹脂層45の単層構造からなる。樹脂層45は、たとえば感光性樹脂、より具体的にはエポキシ樹脂を含むネガティブタイプのフォトレジストである。樹脂層45は、永久膜とも称される。絶縁層13は、基板10やコイル導体11等を保護するために設けられているのに加えて、第1外部端子6とコイル導体11との間の寄生容量を低減し、かつ、第2外部端子7とコイル導体11との間の寄生容量を低減するために設けられている。絶縁層13の厚さTは、たとえば10μm以上100μm以下(本実施形態では40μm程度)である(図5参照)。絶縁層13には、第1パッド開口51と、第2パッド開口52とが形成されている。
図2および図5を参照して、第1パッド開口51は、絶縁層13を貫通するように形成され、かつコイル導体11の内側末端21を第1パッド領域53として露出させている。第1パッド開口51は、本実施形態では、コイル導体11の内側末端21のほぼ全域を露出させている。第1パッド開口51の開口端は、当該第1パッド開口51内に向かう凸湾曲状に形成されている。
第1パッド開口51の開口端とは、より具体的には、絶縁層13のうち、当該絶縁層13の第1主面41を形成する部分と第1パッド開口51の内壁を形成する部分とを接続する部分である。第1パッド開口51の開口端が凸湾曲状であれば、第1外部端子6を第1パッド開口51内に良好に埋め込むことができる。
第1外部端子6は、絶縁層13の第1主面41から第1パッド開口51に入り込み、当該第1パッド開口51内においてコイル導体11の内側末端21に直接接合されている。図5を参照して、第1外部端子6は、基板10側から順に積層された第1導電体層54および第2導電体層55を含む積層構造を有している。第1パッド開口51外において、第1導電体層54の側面および第2導電体層55の側面は、面一に形成されている。
第1外部端子6の第1導電体層54は、バリアシード層56と、バリアシード層56上に形成され、かつ銅を主成分とする金属を含む銅層57とを含む積層構造を有している。バリアシード層56は、絶縁層13の第1主面41から第1パッド開口51の内壁に沿って膜状に形成されている。バリアシード層56が膜状に形成されているとは、バリアシード層56の一方表面(第1パッド開口51の内壁側の表面)およびその反対の他方表面が第1パッド開口51の内壁に沿って形成されていることをいう。
バリアシード層56は、窒化チタン層またはチタン層からなる単層構造を有していてもよいし、窒化チタン層および当該窒化チタン層上に形成されたチタン層を含む積層構造を有していてもよい。銅層57は、バリアシード層56の表面に沿って形成され、かつ当該バリアシード層56によって区画された凹状の空間を埋めている。
第1外部端子6の第2導電体層55は、ニッケル−リン合金を含むニッケル−リン合金層58と、ニッケル−リン合金層58上に形成された金層59とを含む積層構造を有している。ニッケル−リン合金層58は、第1導電体層54(銅層57)の外面を被覆している。金層59は、ニッケル−リン合金層58の外面を被覆している。
図2を参照して、第2パッド開口52は、絶縁層13を貫通するように形成され、かつコイル導体11の外側末端22を第2パッド領域60として露出させている。第2パッド開口52は、本実施形態では、コイル導体11の外側末端22のほぼ全域を露出させている。第2パッド開口52の開口端は、第1パッド開口51の開口端と同様に、当該第2パッド開口52内に向かう凸湾曲状に形成されている。
第2パッド開口52の開口端とは、より具体的には、絶縁層13のうち、当該絶縁層13の第1主面41を形成する部分と第2パッド開口52の内壁を形成する部分とを接続する部分である。第2パッド開口52の開口端が凸湾曲状であれば、第2外部端子7を第2パッド開口52内に良好に埋め込むことができる。
第2外部端子7は、絶縁層13の第1主面41から第2パッド開口52に入り込み、当該第2パッド開口52内においてコイル導体11の外側末端22に直接接合されている。第2外部端子7は、第1外部端子6と同様に、基板10側から順に積層された第1導電体層54および第2導電体層55を含む積層構造を有している。第2外部端子7の構成については、第1外部端子6の構成とほぼ同様であるので、同一の参照符号を付して説明を省略する。
次に、チップインダクタ1の製造方法について説明する。図6A〜図6Mは、図1のチップインダクタ1の製造方法を説明するための図である。
まず、図6Aに示すように、ウエハ70が準備される。チップインダクタ1の製造は、当該チップインダクタ1が個片に切り分けられる前のウエハ70の状態で進められる。このウエハ70からは、複数個のチップインダクタ1が形成されるが、図6Aでは、1個のチップインダクタ1が形成される領域、および、その周辺の領域のみが示されている(以下、図6B〜図6Mにおいて同じ)。
ウエハ70の第1主面71は、基板10の第1主面14に対応しており、ウエハ70の第2主面72は、基板10の第2主面15に対応している。ウエハ70の厚さは、たとえば700μm以上750μm以下である。ウエハ70には、チップインダクタ1に対応する複数のチップ形成領域73と、複数のチップ形成領域73を区画する境界領域74とが設定される。
次に、図6Bに示すように、ウエハ70の第1主面71および第2主面72に絶縁膜75が形成される。絶縁膜75は、シリコン酸化膜であってもよい。絶縁膜75は、CVD(chemical vapor deposition:化学気相成長)法によって形成されてもよいし、熱酸化処理によって形成されてもよい。ウエハ70の第1主面71および第2主面72に等しい厚さの絶縁膜75を形成することにより、ウエハ70の第1主面71側で生じる応力と、ウエハ70の第2主面72側で生じる応力をほぼ等しくできる。これにより、ウエハ70の反りを抑制できる。
次に、図6Cに示すように、ウエハ70の第1主面71側に形成された絶縁膜75上にマスク77が形成される。マスク77は、トレンチ30(螺旋トレンチ34および末端トレンチ35を含む)を形成すべき領域を露出させる平面視螺旋状の開口76を有している。次に、マスク77を介するエッチングにより、絶縁膜75の不要な部分が除去される。エッチングは、異方性エッチング(たとえば反応性イオンエッチング)であってもよい。これにより、マスク77の開口76に整合する平面視螺旋状の開口78が絶縁膜75に形成される。絶縁膜75に開口78が形成された後、マスク77は除去される。
次に、図6Dに示すように、絶縁膜75をマスクとするエッチングにより、絶縁膜75の開口78から露出するウエハ70が第1主面71から第2主面72に向けて掘り下げられる。エッチングは、異方性エッチング(たとえば反応性イオンエッチング)であってもよい。これにより、ウエハ70が第1主面71に、絶縁膜75に開口78に整合する平面視螺旋状のトレンチ30が形成される。
この工程では、螺旋部23用の螺旋トレンチ34と、内側末端21および外側末端22用の末端トレンチ35とを含む平面視螺旋状のトレンチ30が形成される。また、この工程では、末端トレンチ35内に、基板10の一部からなり、かつ、末端トレンチ35の底壁から基板10の第1主面14側に向けて立設された四角柱状のピラー部36が複数形成される。本実施形態では、複数のピラー部36が行列状に形成される。これによって、平面視格子形状の末端トレンチ35が形成される。
次に、図6Eに示すように、たとえばエッチングにより、ウエハ70の第1主面71および第2主面72に形成された絶縁膜75が除去される。エッチングは、等方性エッチング(たとえばウェットエッチング)であってもよい。
次に、図6Fに示すように、ウエハ70の第1主面71および第2主面72に、別の絶縁膜79が形成される。絶縁膜79は、シリコン酸化膜であってもよい。絶縁膜79は、CVD法によって形成されてもよいし、熱酸化処理によって形成されてもよい。ウエハ70の第1主面71および第2主面72に等しい厚さの絶縁膜79を形成することにより、ウエハ70の第1主面71側で生じる応力と、ウエハ70の第2主面72側で生じる応力をほぼ等しくできる。これにより、ウエハ70の反りを抑制できる。
この工程では、ウエハ70の第1主面71側に形成された絶縁膜79のうち、ウエハ70の第1主面71を被覆する部分が表面絶縁膜12となる。また、絶縁膜79のうち、トレンチ30の側壁および底壁を含む内壁面を被覆する部分が内壁絶縁膜31となる。表面絶縁膜12および内壁絶縁膜31は、ほぼ等しい厚さで形成される。
次に、図6Gに示すように、たとえばスパッタ法により、ウエハ70の第1主面71側の絶縁膜79上にチタンが堆積されて第1導電体層32が形成される。第1導電体層32の厚さは、たとえば1000Å以上2000Å以下(本実施形態では1500Å程度)である。
次に、図6Hに示すように、トレンチ30において第1導電体層32によって区画された凹状の空間を埋めてウエハ70の第1主面71の全面を覆うように銅層80が形成される。
次に、図6Iに示すように、たとえばエッチングにより、トレンチ30外の銅層80が選択的に除去される。エッチングは、等方性エッチング(たとえばウェットエッチング)であってもよい。これにより、第1導電体層32を介してトレンチ30に埋め込まれた第2導電体層33が形成される。また、たとえばエッチングにより、トレンチ30外の第1導電体層32が選択的に除去される。エッチングは、等方性エッチング(たとえばウェットエッチング)であってもよい。このようにして、第1導電体層32および第2導電体層33を含むコイル導体11が形成される。
本実施形態では、末端トレンチ35内にピラー部36が形成されているので、当該ピラー部36の個数に応じた分だけ、末端トレンチ35のアスペクト比R2が低減されている。したがって、螺旋トレンチ34よりも幅広な末端トレンチ35が形成されている場合であっても、末端トレンチ35に対する第1導電体層32および第2導電体層33の埋め込み性(成膜性)が低下することを回避できる。
特に、互いに隣り合うピラー部36間の幅W3を螺旋トレンチ34の開口幅W1と同程度(W3≒W1またはW3=W1)とし、末端トレンチ35の側壁およびピラー部36間の幅W4を螺旋トレンチ34の開口幅W1と同程度(W4≒W1またはW4=W1)とすることが好ましい(図5も併せて参照)。これにより、ほぼ同様の速度および割合で、螺旋トレンチ34および末端トレンチ35に第1導電体層32および第2導電体層33を形成できる。
次に、図6Jに示すように、ウエハ70の第1主面71の全面を覆うように感光性樹脂が塗布される。本実施形態では、感光性樹脂として、エポキシ樹脂を含むネガティブタイプのフォトレジストがウエハ70の第1主面71の全面に塗布される。これにより、絶縁層13が形成される。絶縁層13の厚さTは、たとえば10μm以上100μm以下(本実施形態では40μm程度)である。
次に、フォトマスク(図示せず)を介して、絶縁層13において、境界領域74を露出させる開口を形成すべき領域外、第1パッド開口51を形成すべき領域外および第2パッド開口52を形成すべき領域外の領域が露光される。その後、絶縁層13が現像される。これにより、絶縁層13に、境界領域74を露出させる開口81、第1パッド開口51および第2パッド開口52が形成される。その後、必要に応じて、絶縁層13をキュアするための熱処理が行われる。
次に、図6Kに示すように、第1導電体層54および第2導電体層55を含む積層構造を有する第1外部端子6および第2外部端子7が同時に形成される。
第1導電体層54を形成する工程では、まず、たとえばスパッタ法により、絶縁層13の第1主面41、第1パッド開口51の内壁および第2パッド開口52の内壁に沿うように、チタンが堆積されてバリアシード層56が形成される。次に、たとえばスパッタ法により、バリアシード層56上に銅が堆積されて銅シード層(図示せず)が形成される。次に、第1外部端子6の銅層57および第2外部端子7の銅層57を形成すべき領域を露出させる開口82を選択的に有するマスク83が銅シード層(図示せず)上に形成される。次に、たとえば電解めっきにより、マスク83から露出する銅シード層(図示せず)の表面から銅がめっき成長させられる。これにより、バリアシード層56上に銅層57が形成されて、第1導電体層54となる。
第2導電体層55を形成する工程では、たとえば電解めっきにより、マスク83から露出する第1導電体層54の表面(銅層57の表面)からニッケル−リン合金がめっき成長させられる。これにより、第1導電体層54の表面(銅層57の表面)上にニッケル−リン合金層58が形成される。次に、マスク83から露出するニッケル−リン合金層58の表面から金がめっき成長させられる。これにより、ニッケル−リン合金層58上に金層59が形成されて、第2導電体層55となる。第2導電体層55が形成された後、マスク83が除去される。
次に、たとえばエッチングにより、バリアシード層56および銅シード層(図示せず)のうち、マスク83により被覆されていた部分、つまり、第1導電体層54および第2導電体層55から露出する部分が除去される。これにより、第1外部端子6および第2外部端子7が形成される。
次に、図6Lに示すように、ウエハ70を支持するための支持テープ84が、当該ウエハ70の第1主面3側に貼着される。次に、たとえばCMP(Chemical Mechanical Polishing:化学機械研磨)法によって、ウエハ70の第2主面72が研削されて、ウエハ70が薄化される。研削工程後のウエハ70の厚さは、たとえば50μm以上150μm以下(本実施形態では100μm程度)である。
次に、図6Mに示すように、ウエハ70を支持するための支持板85が、当該ウエハ70の第2主面72側に貼着される。ウエハ70の第2主面72側に支持板85が貼着された後、支持テープ84が除去される。次に、ウエハ70の第1主面71側から境界領域74に沿ってダイシングブレードDBが進出されて、チップ形成領域73の周縁に沿ってウエハ70が切断される。
ウエハ70において、第1主面71を成していた部分は、基板10の第1主面14となり、第2主面72を成していた部分は、基板10の第2主面15となる。また、ウエハ70において、ダイシングブレードDBによって切断された切断面が、基板10の側面16A,16Bとなる。このようにして、複数のチップインダクタ1の個片が、1枚のウエハ70から切り出される。以上の工程を経て、チップインダクタ1が製造される。
チップインダクタ1のQ値(Quality Factor)をシミュレーショにより求めた結果が、図7に示されている。図7は、図1のチップインダクタ1のQ値をシミュレーションにより求めた結果を示すグラフである。図7において、縦軸はQ値であり、横軸は周波数である。ここでは、コイル導体11のインダクタンス成分を3nHとし、コイル導体11を流れる電流の周波数を0Hzから10GHzまで増加させた場合のチップインダクタ1のQ値を求めた。チップインダクタ1のQ値は、下記の(1)式で与えられる。
Q=2πfL/R …(1)
上記(1)式において、fはコイル導体11を流れる電流の周波数であり、Lはコイル導体11のインダクタンス成分であり、Rはコイル導体11の抵抗成分である。Q値が高いほど理想的なインダクタに近いといえる。上記(1)式から、コイル導体11のインダクタンス成分を増加させることにより、および/または、コイル導体11の抵抗成分を低減させることにより、Q値を向上できることが理解される。
図7に示されるように、本実施形態に係るチップインダクタ1によれば、1GHz以上の高周波域において、Q値が20以上となっている。よって、本実施形態に係るチップインダクタ1は、損失が小さく、高周波用インダクタンスとして優れた特性を有していることが理解される。
以上、本実施形態に係るチップインダクタ1では、平面視螺旋状のコイル導体11が、基板10において、第1外部端子6および第2外部端子7の間の領域に加えて、第1外部端子6と対向する領域および第2外部端子7と対向する領域に引き回されている。特に、本実施形態に係るチップインダクタ1では、コイル導体11が基板10の第1主面71を掘り下げて形成された平面視螺旋状のトレンチ30に埋め込まれている。
これにより、コイル導体11の平面視面積および断面積を増加させることができるから、コイル導体11の抵抗成分の低減を図ることができる。また、コイル導体11の形成領域を第1外部端子6と対向する領域および第2外部端子7と対向する領域に拡張することにより、当該コイル導体11の巻線数も増加させることができるから、コイル導体11のインダクタンス成分の増加を図ることができる。
また、本実施形態に係るチップインダクタ1では、コイル導体11と第1外部端子6との間、および、コイル導体11と第2外部端子7との間に絶縁層13が形成されている。これにより、コイル導体11と第1外部端子6との間の寄生容量の増加を抑制し、かつ、コイル導体11と第2外部端子7との間の寄生容量の増加を抑制できる。これにより、Q値を向上できるチップインダクタ1を提供できる。
また、本実施形態に係るチップインダクタ1では、螺旋トレンチ34よりも幅広の末端トレンチ35内に複数のピラー部36が形成されている。したがって、ピラー部36の個数に応じた分だけ、末端トレンチ35のアスペクト比R2を低減できる。これにより、幅広の末端トレンチ35において、第1導電体層32および第2導電体層33の埋め込み性が低下することを回避できる。
特に、互いに隣り合うピラー部36間の幅W3を螺旋トレンチ34の開口幅W1と同程度(W3≒W1またはW3=W1)とし、末端トレンチ35の側壁とピラー部36と間の幅W4を螺旋トレンチ34の開口幅W1と同程度(W4≒W1またはW4=W1)とすることにより、ほぼ同様の速度および割合で、螺旋トレンチ34および末端トレンチ35に第1導電体層32および第2導電体層33を形成できる。これにより、末端トレンチ35にコイル導体11の内側末端21および外側末端22を良好に埋め込むことができる。よって、内側末端21と第1外部端子6とを良好に接続させることができ、かつ、外側末端22と第2外部端子7とを良好に接続させることができる。
また、本実施形態に係るチップインダクタ1では、第1外部端子6および第2外部端子7がニッケル−リン合金層58を含む。たとえば、第1外部端子6および第2外部端子7が、ニッケル−リン合金層58に代えて純ニッケル層を含む場合、当該純ニッケル層は強磁性体であるので、第1外部端子6および第2外部端子7がコイル導体11からの磁界の影響を受ける虞がある。磁界の影響を受けると、電磁誘導効果に起因して第1外部端子6の内部および第2外部端子7の内部で渦電流が発生する虞がある。渦電流の発生は、コイル導体11を流れる電流の変動をきたすため、第1外部端子6および第2外部端子7の間におけるノイズの発生原因の一つになる。
そこで、本実施形態に係るチップインダクタ1では、第1外部端子6および第2外部端子7を形成する導電層の一部にニッケル−リン合金層58を採用した。ニッケル−リン合金層58は、非磁性体であるか、または、非磁性体に近い性質を有しているので、磁界中において磁化し難い。これにより、第1外部端子6および第2外部端子7においてコイル導体11からの磁界の影響を低減できるから、第1外部端子6の内部および第2外部端子7の内部で渦電流が発生するのを抑制できる。よって、コイル導体11を流れる電流が変動するのを抑制できるから、第1外部端子6および第2外部端子7の間でノイズが発生するのを抑制できる。また、ニッケル−リン合金層58を含む第2導電体層55によって、第1導電体層54の腐食を抑制することもできる。
むろん、第1外部端子6の内部および第2外部端子7の内部で渦電流が小さく、第1外部端子6および第2外部端子7の間でノイズが小さい場合には、ニッケル−リン合金層58に代えてリンを含まないニッケル層が採用されてもよい。
また、本実施形態に係るチップインダクタ1では、絶縁層13が、樹脂層45の単層構造からなる。この樹脂層45は、感光性樹脂、本実施形態ではエポキシ樹脂を含むネガティブタイプのフォトレジストからなる。これにより、露光および現像によって第1パッド開口51および第2パッド開口52を形成できるから、これら第1パッド開口51および第2パッド開口52を形成する際に、当該絶縁層13に対してエッチングを行わなくて済む。その結果、絶縁層13の下層に形成されたコイル導体11(内側末端21および外側末端22)にエッチングによる不所望なダメージが発生するのを防止できる。これにより、ダメージに起因するコイル導体11の抵抗成分の変動や、Q値の変動を抑制できる。
<第2実施形態>
図8は、本発明の第2実施形態に係るチップインダクタ91の模式的な断面図である。
第2実施形態に係るチップインダクタ91は、トレンチ30を含まない点、コイル導体11が、基板10の第1主面14(表面絶縁膜12)上に膜状に形成されている点を除いて、第1実施形態に係るチップインダクタ1とほぼ同様の構成を有している。図8において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
次に、チップインダクタ91の製造方法について説明する。図9A〜図9Dは、図8のチップインダクタ1の製造方法を説明するための図である。以下では、第1実施形態に係るチップインダクタ1の製造方法と異なる点についてのみ説明する。
チップインダクタ91を製造するに当たり、まず、ウエハ70が準備される。次に、ウエハ70の第1主面71および第2主面72に絶縁膜92が形成される。絶縁膜92は、シリコン酸化膜であってもよい。絶縁膜92は、CVD法によって形成されてもよいし、熱酸化処理によって形成されてもよい。ウエハ70の第1主面71および第2主面72に等しい厚さの絶縁膜92を形成することにより、ウエハ70の第1主面71側で生じる応力と、ウエハ70の第2主面72側で生じる応力をほぼ等しくできる。これにより、ウエハ70の反りを抑制できる。ウエハ70の第1主面71側に形成された絶縁膜79は、表面絶縁膜12となる。
次に、図9Bに示すように、たとえばスパッタ法により、表面絶縁膜12上にチタンが堆積されて第1導電体層32が形成される。次に、たとえばスパッタ法により、第1導電体層32上に銅が堆積されて銅シード層(図示せず)が形成される。次に、第1導電体層32においてコイル導体11の第2導電体層33を形成すべき領域を露出させる平面視螺旋状の開口93を有するマスク94が、当該第1導電体層32上に形成される。
次に、図9Cに示すように、たとえば電解めっきにより、マスク94から露出する第1導電体層32の表面から銅がめっき成長させられる。これにより、第1導電体層32上にマスク94の開口93に整合する平面視螺旋状の第2導電体層33が形成される。第2導電体層33が形成された後、マスク94は除去される。
次に、図9Dに示すように、エッチングにより、第1導電体層32および銅シード層(図示せず)のうち、マスク94により被覆されていた部分、つまり、第2導電体層33から露出する部分が除去される。エッチングは、等方性エッチング(たとえばウェットエッチング)であってもよい。これにより、第1導電体層32および第2導電体層33を含む膜状のコイル導体11が、ウエハ70の第1主面71上、より具体的には表面絶縁膜12上に形成される。その後、図6J〜図6Mと同様の工程を経て、チップインダクタ91が製造される。
以上、本実施形態に係るチップインダクタ91では、コイル導体11が、基板10の第1主面14上に膜状に形成されている。このような構造によれば、前述の第1実施形態に係るチップインダクタ1ほどコイル導体11の断面積を増加させることはできないが、前述の第1実施形態において述べた作用効果とほぼ同様の作用効果を奏することができる。特に、本実施形態に係るチップインダクタ91では、トレンチ30を形成する工程を除くことができるから、製造工数の削減によってコストの低減を図ることができるという利点がある。
<第3実施形態>
図10は、本発明の第3実施形態に係るチップインダクタ101の模式的な断面図である。第3実施形態に係るチップインダクタ101は、第1外部端子6および第2外部端子7が、第2導電体層55に代えて第2導電体層102を含む点を除いて、第1実施形態に係るチップインダクタ1とほぼ同様の構成を有している。図10において、前述の第1実施形態において述べた構成と同様の構成については同一の参照符号を付して説明を省略する。
図10を参照して、第1外部端子6および第2外部端子7の各第2導電体層102は、第1導電体層54側からこの順に積層されたニッケル層103、パラジウム層104および金層105を含むNi/Pd/Au積層構造を有している。第2導電体層102は、絶縁層13の第1主面41と接している。より具体的には、ニッケル層103、パラジウム層104および金層105が絶縁層13の第1主面41とそれぞれ接している。第2導電体層102は、ニッケル層103に代えてまたはこれに加えて、前述の第1実施形態に係る第2導電体層55と同様に、ニッケル−リン合金を含むニッケル−リン合金層58を含んでいてもよい。
このような構造の第2導電体層102は、たとえば、図6Kの工程において第1外部端子6および第2外部端子7の第1導電体層54が形成された後、次の工程を経ることにより形成することができる。
すなわち、まず、第1導電体層54が形成された後、マスク83、バリアシード層56および銅シード層(図示せず)のうちマスク83により被覆されていた部分が除去される。次に、無電解めっき法により、第1導電体層54の外面を覆うように、ニッケル層103、パラジウム層104および金層105がこの順に成膜される。このようにして、第1導電体層54の外面を被覆する第2導電体層102が形成される。
他の製法において、第1導電体層54が形成された後、マスク83をそのまま利用して、無電解めっき法により、第1導電体層54の外面を覆うように、ニッケル層103、パラジウム層104および金層105がこの順に成膜されてもよい。この工程の場合、第2導電体層102の形成後に、マスク83、バリアシード層56および銅シード層(図示せず)のうちマスク83により被覆されていた部分が除去される。この工程では、ニッケル層103、パラジウム層104および金層105のそれぞれが絶縁層13の第1主面41から間隔を空けて形成される。
さらに他の製法において、第1外部端子6および第2外部端子7に整合する平面視形状を有するバリアシード層56および銅シード層(図示せず)が形成され、その後、第1導電体層54および第2導電体層102がこの順に形成されてもよい。
以上、本実施形態に係るチップインダクタ101によっても、前述の第1実施形態において述べた効果と同様の効果を奏することができる。むろん、第1外部端子6および第2外部端子7が第2導電体層102を含む構造は、第2実施形態にも適用可能である。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、前述の各実施形態において、基板10は、シリコン製の半導体基板であってもよい。基板10は、不純物無添加のシリコン製の半導体基板であってもよい。基板10がシリコン製の半導体基板からなる場合、熱酸化処理によって、シリコン酸化膜からなる表面絶縁膜12や内壁絶縁膜31を形成することができる。また、基板10は、ガラスやセラミック等からなる無機系の絶縁性基板、エポキシ樹脂やポリイミド樹脂等からなる絶縁性基板であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 チップインダクタ
6 第1外部端子
7 第2外部端子
10 基板
11 コイル導体
12 表面絶縁膜
13 絶縁層
21 内側末端
22 外側末端
30 トレンチ
45 樹脂層
51 第1パッド開口
52 第2パッド開口
53 第1パッド領域
54 第1導電体層
55 第2導電体層
57 銅層
58 ニッケル−リン合金層
70 ウエハ
91 チップインダクタ
101 チップインダクタ

Claims (23)

  1. 基板と、
    前記基板を被覆する絶縁層と、
    前記絶縁層上に形成された外部端子と、
    前記基板において、前記外部端子外の領域に加えて、前記外部端子と対向する領域に引き回された平面視螺旋状のコイル導体とを含む、チップインダクタ。
  2. 前記外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記コイル導体の一部と接合されている、請求項1に記載のチップインダクタ。
  3. 前記外部端子は、前記絶縁層上に間隔を空けて形成された第1外部端子および第2外部端子を含み、
    前記コイル導体は、内側末端および外側末端を含み、
    前記コイル導体の前記内側末端は、前記基板において前記第1外部端子と対向する領域に形成されており、
    前記コイル導体の前記外側末端は、前記基板において前記第2外部端子と対向する領域に形成されている、請求項1に記載のチップインダクタ。
  4. 前記第1外部端子は、前記絶縁層の表面から当該絶縁層を貫通して前記コイル導体の前記内側末端と接合されており、
    前記第2外部端子は、前記絶縁層の表面から当該絶縁層を貫通して前記コイル導体の前記外側末端と接合されている、請求項3に記載のチップインダクタ。
  5. 前記絶縁層は、樹脂層の単層構造からなる、請求項1〜4のいずれか一項に記載のチップインダクタ。
  6. 前記絶縁層は、10μm以上の厚さを有している、請求項1〜5のいずれか一項に記載のチップインダクタ。
  7. 前記外部端子は、銅を主成分とする金属を含む銅層と、前記銅層の外面を被覆し、かつニッケル−リン合金を含むニッケル−リン合金層とを含む、請求項1〜6のいずれか一項に記載のチップインダクタ。
  8. 前記コイル導体は、前記基板の主面を掘り下げて形成された平面視螺旋状のトレンチに埋め込まれている、請求項1〜7のいずれか一項に記載のチップインダクタ。
  9. 前記トレンチに埋め込まれた前記コイル導体と前記基板との間に介在する絶縁膜をさらに含む、請求項8に記載のチップインダクタ。
  10. 前記コイル導体は、前記基板の主面上に膜状に形成されている、請求項1〜7のいずれか一項に記載のチップインダクタ。
  11. 基板と、
    前記基板を被覆する絶縁層と、
    前記絶縁層上に間隔を空けて形成された第1外部端子および第2外部端子と、
    前記基板において、前記第1外部端子および前記第2外部端子の間の領域に加えて、前記第1外部端子と対向する領域および前記第2外部端子と対向する領域に引き回された平面視螺旋状のコイル導体とを含む、チップインダクタ。
  12. 前記コイル導体は、内側末端および外側末端を含み、
    前記コイル導体の前記内側末端は、前記第1外部端子の直下に形成されており、
    前記コイル導体の前記外側末端は、前記第2外部端子の直下に形成されている、請求項11に記載のチップインダクタ。
  13. 前記第1外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記コイル導体の前記内側末端と電気的に接続されており、
    前記第2外部端子は、前記絶縁層の表面から前記絶縁層を貫通して前記コイル導体の前記外側末端と電気的に接続されている、請求項12に記載のチップインダクタ。
  14. 前記絶縁層は、樹脂層の単層構造からなる、請求項11〜13のいずれか一項に記載のチップインダクタ。
  15. 前記第1外部端子および前記第2外部端子は、銅を主成分とする金属を含む銅層と、前記銅層の外面を被覆し、かつニッケル−リン合金を含むニッケル−リン合金層とを含む、請求項11〜14のいずれか一項に記載のチップインダクタ。
  16. 前記コイル導体は、前記基板の主面を掘り下げて形成された平面視螺旋状のトレンチに埋め込まれている、請求項11〜15のいずれか一項に記載のチップインダクタ。
  17. 前記コイル導体は、前記基板の主面上に膜状に形成されている、請求項11〜15のいずれか一項に記載のチップインダクタ。
  18. 基板の主面に平面視螺旋状のコイル導体を形成するコイル導体形成工程と、
    前記コイル導体を被覆するように前記基板の主面に絶縁層を形成する絶縁層形成工程と、
    前記絶縁層に、前記コイル導体の内側末端を露出させる第1開口、および、前記コイル導体の外側末端を露出させる第2開口を形成する開口形成工程と、
    前記第1開口に導体を埋めて、前記コイル導体の一部と対向し、かつ、前記コイル導体の前記内側末端と電気的に接続される第1外部端子を形成する工程と、
    前記第2開口に導体を埋めて、前記コイル導体の一部と対向し、かつ、前記コイル導体の前記外側末端と電気的に接続される第2外部端子を形成する工程とを含む、チップインダクタの製造方法。
  19. 前記絶縁層形成工程は、前記コイル導体を被覆するように前記基板の主面に前記絶縁層としての感光性樹脂からなる樹脂層を形成する工程を含み、
    前記開口形成工程は、前記樹脂層を選択的に露光した後、現像することにより、前記第1開口および前記第2開口を形成する工程を含む、請求項18に記載のチップインダクタの製造方法。
  20. 前記コイル導体形成工程は、前記基板の主面に平面視螺旋状のトレンチを形成する工程と、前記トレンチに前記コイル導体を埋める工程とを含む、請求項18または19に記載のチップインダクタの製造方法。
  21. 前記コイル導体形成工程は、前記トレンチに前記コイル導体を埋める工程に先立って、前記トレンチの内壁面に沿う絶縁膜を形成する工程を含む、請求項20に記載のチップインダクタの製造方法。
  22. 前記コイル導体形成工程は、前記基板の主面上に膜状の前記コイル導体を形成する工程を含む、請求項18または19に記載のチップインダクタの製造方法。
  23. 前記コイル導体形成工程に先立って、前記基板の主面を被覆する表面絶縁膜を形成する工程をさらに含む、請求項22に記載のチップインダクタの製造方法。
JP2016182094A 2016-09-16 2016-09-16 チップインダクタおよびチップインダクタの製造方法 Pending JP2018046257A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016182094A JP2018046257A (ja) 2016-09-16 2016-09-16 チップインダクタおよびチップインダクタの製造方法
US15/703,091 US10566126B2 (en) 2016-09-16 2017-09-13 Chip inductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016182094A JP2018046257A (ja) 2016-09-16 2016-09-16 チップインダクタおよびチップインダクタの製造方法

Publications (1)

Publication Number Publication Date
JP2018046257A true JP2018046257A (ja) 2018-03-22

Family

ID=61621308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016182094A Pending JP2018046257A (ja) 2016-09-16 2016-09-16 チップインダクタおよびチップインダクタの製造方法

Country Status (2)

Country Link
US (1) US10566126B2 (ja)
JP (1) JP2018046257A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349476A (zh) * 2019-08-07 2021-02-09 株式会社村田制作所 电感器部件
JP7447212B2 (ja) 2018-03-30 2024-03-11 ローム株式会社 チップインダクタ
JP7494828B2 (ja) 2021-10-21 2024-06-04 株式会社村田製作所 インダクタ部品
US12020846B2 (en) 2019-08-07 2024-06-25 Murata Manufacturing Co., Ltd. Inductor component

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6828555B2 (ja) * 2017-03-29 2021-02-10 Tdk株式会社 コイル部品およびその製造方法
TWI740091B (zh) * 2018-01-12 2021-09-21 乾坤科技股份有限公司 電子裝置及其製作方法
US11953567B2 (en) 2020-09-08 2024-04-09 Analog Devices International Unlimited Company Magnetic multi-turn sensor and method of manufacture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199365A (ja) 1996-01-12 1997-07-31 Toko Inc 高周波インダクタの製造方法
JP2003037133A (ja) * 2001-07-25 2003-02-07 Hitachi Ltd 半導体装置およびその製造方法ならびに電子装置
TWI466146B (zh) * 2010-11-15 2014-12-21 Inpaq Technology Co Ltd 共模濾波器及其製造方法
RU2013136368A (ru) * 2011-01-04 2015-02-10 Оак Микротек Аб Сборочный узел катушки, содержащий планарную катушку
KR101771749B1 (ko) * 2012-12-28 2017-08-25 삼성전기주식회사 인덕터
KR102047564B1 (ko) * 2014-09-18 2019-11-21 삼성전기주식회사 칩 전자부품 및 그 제조방법
KR20160043796A (ko) * 2014-10-14 2016-04-22 삼성전기주식회사 칩 전자부품

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7447212B2 (ja) 2018-03-30 2024-03-11 ローム株式会社 チップインダクタ
CN112349476A (zh) * 2019-08-07 2021-02-09 株式会社村田制作所 电感器部件
US12020846B2 (en) 2019-08-07 2024-06-25 Murata Manufacturing Co., Ltd. Inductor component
JP7494828B2 (ja) 2021-10-21 2024-06-04 株式会社村田製作所 インダクタ部品

Also Published As

Publication number Publication date
US10566126B2 (en) 2020-02-18
US20180082775A1 (en) 2018-03-22

Similar Documents

Publication Publication Date Title
US10566126B2 (en) Chip inductor and manufacturing method thereof
US11990264B2 (en) Chip inductor and method for manufacturing the same
TWI394186B (zh) 一種線圈電感之形成方法
EP2297751B1 (en) Planar, monolithically integrated coil
US8826514B2 (en) Microfabricated inductors with through-wafer vias
TWI351748B (en) High q factor integrated circuit inductor
US7489223B2 (en) Inductor and method of manufacturing the same
JP2018174306A (ja) チップインダクタおよびその製造方法
JP2000504497A (ja) インダクタを具えた半導体集積回路
US10741320B2 (en) Coil component
CN109671556B (zh) 薄膜型电感器
JP2022174315A (ja) チップインダクタ
US20090160592A1 (en) Helical core on-chip power inductor
JP6686101B2 (ja) コイル部品及びその製造方法
TWI502713B (zh) 具有蜿蜒形狀的導線和蜿蜒形狀的強磁核心之半導體電感器以及形成該電感器之方法
JP2006041357A (ja) 半導体装置およびその製造方法
JP4797980B2 (ja) 薄膜トランスおよびその製造方法
JP2009111036A (ja) 薄膜トランスおよびその製造方法
TW518619B (en) Integrated circuit
JP2007019333A (ja) 半導体装置及びその製造方法
KR100392254B1 (ko) 박막 인덕터 제작방법
US6342424B1 (en) High-Q spiral inductor structure and methods of manufacturing the structure
JP2006261297A (ja) 半導体装置及びその製造方法
US20240128014A1 (en) Inductor component
JP2019201190A (ja) インダクタおよびその製造方法