JP2003030174A - Ｄｃｔ行列分解方法及びｄｃｔ装置 - Google Patents

Abstract

(57)【要約】 【課題】ＤＣＴ演算を加減算のみで行なうことができる
ように１次元ＤＣＴ行列を分解するＤＣＴ行列分解方法
及びＤＣＴ装置を提供することを課題とする。 【解決手段】コサイン関数の対称性を利用してＮ×Ｎの
１次元ＤＣＴ行列を複数の部分行列とゼロ行列とに分解
する第１工程と、各部分行列が、行列要素にコサイン係
数値を含む中間行列と値１、−１又は０を行列要素とす
る１又は複数の第１行列との積で表わされるように各部
分行列を因数分解する第２工程と、各中間行列が、行列
要素が値１、−１又は０から成る複数の第２行列の積で
表わされるように各中間行列の因数分解を必要回数繰り
返す第３工程とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、ＤＣＴ行列分解方
法及びＤＣＴ装置、より詳細には、ＤＣＴ演算を加減算
のみで行なうことができるように１次元ＤＣＴ行列を分
解するＤＣＴ行列分解方法、並びに、このＤＣＴ行列分
解方法を利用して得られる入力信号を処理するＤＣＴ装
置に関するものである。

【０００２】

【従来の技術】画像圧縮の手法として、相関のある画像
信号を直交変換して相関のない信号に変換するＤＣＴ
（離散コサイン変換）が知られ、ＤＣＴを用いた画像圧
縮は、カラオケやビデオゲームの普及により、接する機
会が確実に増えてきている。特にインターネット上で
は、ＷＷＷのマルチメディア化により、各種ＷＷＷブラ
ウザがＤＣＴを用いたＪＰＥＧをサポートしている。ま
た、ＤＶＤでも、ＤＣＴを使ったＭＰＥＧ−２を採用し
ている。

【０００３】このＤＣＴでは、例えば、１フレーム分の
画像を、８ピクセル×８ピクセルを１ブロックとする多
数のブロックに区分し、各ブロックに対して２次元ＤＣ
Ｔを施すことにより圧縮画像を得るようにしている。典
型的な２次元ＤＣＴでは、入力画像信号の各行に１次元
ＤＣＴを順次適用して中間データが求められ、この中間
データの行と列とを入れ替えたものに対して同様の１次
元ＤＣＴが施される。

【０００４】８×８ピクセルを１ブロックとした場合、
１次元ＤＣＴでは８つの画像信号成分に８行８列のＤＣ
Ｔ行列が乗じられるので、合計６４回の乗算が必要にな
る。乗算は加減算に比べて時間を要し、また、乗算器は
加算器や減算器に比べて回路規模が大きく、特に高速乗
算を行なう場合の消費電力が大きくなる。

【０００５】その一方で、画像処理時間の短縮のために
ＤＣＴ演算を短時間で行ないたいとの要請があり、ま
た、画像伝送装置、特にモバイル式のものにあっては、
消費電力をできる限り低減したいとの要望がある。

【０００６】上記の観点からＤＣＴ演算での乗算回数を
低減する種々の手法が提案され、例えば、１次元ＤＣＴ
演算を高速化した「Ｃｈｅｎのアルゴリズム」が実用に
供されている。この種の高速アルゴリズムは、ＤＣＴ行
列におけるコサイン係数のうち、絶対値が同一であるも
の同士を組み合わせるなどして乗算回数を低減させるも
のである。

【０００７】しかしながら、このような高速アルゴリズ
ムでは乗算処理が依然として必要であり、ＤＣＴ演算時
間の更なる短縮が困難である。また、このアルゴリズム
を実施するＤＣＴ演算装置は乗算器を含むものとなって
おり、回路規模や消費電力の更なる低減を図る上で制約
がある。

【０００８】

【発明が解決しようとする課題】このように、従来のＤ
ＣＴ行列分解方法及びＤＣＴ装置は、回路規模や消費電
力の更なる低減を図る上で制約がある。そこで本発明
は、ＤＣＴ演算を加減算のみで行なうことができるよう
に１次元ＤＣＴ行列を分解するＤＣＴ行列分解方法及び
ＤＣＴ装置を提供することを課題とする。

【０００９】

【課題を解決するための手段】上記課題を解決するため
の請求項１に記載された本発明に係るＤＣＴ行列分解方
法は、コサイン関数の対称性を利用してＮ×Ｎの１次元
ＤＣＴ行列を複数の部分行列とゼロ行列とに分解する第
１工程と、前記各部分行列が、行列要素にコサイン係数
値を含む中間行列と値１、−１又は０を行列要素とする
１又は複数の第１行列との積で表わされるように前記各
部分行列を因数分解する第２工程と、前記各中間行列
が、行列要素が値１、−１又は０から成る複数の第２行
列の積で表わされるように前記各中間行列の因数分解を
必要回数繰り返す第３工程とを備えることを特徴とする
ものである。

【００１０】この発明によれば、１次元ＤＣＴ行列が複
数の部分行列とゼロ行列とに分解され、次に、各々の部
分行列が中間行列と第１行列との積、または、複数の第
１行列の積になるように分解され、更に、中間行列が複
数の第２行列の積になるように分解される。結局、１次
元ＤＣＴ行列は、第１行列と複数の第２行列との積また
は複数の第１行列の積で表わされる部分行列とゼロ行列
とに分解される。そして、第１及び第２行列の行列要素
が値１、−１または０であるので、第１行列または第１
行列と第２行列とからなる部分行列から主として構成さ
れる本発明のＤＣＴ行列を用いたＤＣＴ演算では、乗算
処理を行なうことなしに、入力信号の加減算によりＤＣ
Ｔ係数が算出され、ＤＣＴ演算の高速化が図られる。

【００１１】上記課題を解決するための請求項２に記載
された本発明に係るＤＣＴ装置は、Ｎ点入力信号を入力
する信号入力部と、前記Ｎ点入力信号のうち、前記請求
項１に記載の第１工程乃至第３工程を実行することによ
って前記各部分行列について求められる複数の第１行
列、または、第１行列及び複数の第２行列に対応する入
力信号群を選択する信号選択部と、前記信号選択部で選
択された前記各部分行列に係る入力信号群に対して、前
記複数の第１行列の積、または、前記第１行列と前記複
数の第２行列との積を展開するための加減算を施す加減
算部と、前記加減算部での加減算の入力信号をＮ点１次
元ＤＣＴデータとして取り出す信号出力部と、前記信号
出力部から順次供給されるＮ点のＮ点１次元ＤＣＴデー
タから成る１次元ＤＣＴデータ群を転置する転置部とを
備え、前記１次元ＤＣＴデータ群をＮ点１次元データ毎
に前記転置部から前記信号入力部へ入力し、前記各Ｎ点
１次元データについて前記信号選択部及び前記加減算部
で選択及び加減算して得たＮ点データを前記信号出力部
からＤＣＴ係数データとして取り出すようにしたもので
ある。

【００１２】この発明のＤＣＴ装置は、入力信号の加減
算によりＤＣＴ係数を算出可能とする請求項１に係るＤ
ＣＴ行列分解方法に基づくものであり、乗算器が不要で
ある。このため、入力信号をＤＣＴ係数に変換するＤＣ
Ｔ演算が高速で行なわれることはもとより、ＤＣＴ装置
の回路規模や消費電力が小さくなる。

【００１３】

【発明の実施の形態】本発明の実施の形態を添付図面に
依拠して説明する。本発明に係るＤＣＴ装置は、１フレ
ームの画像からブロック単位で取り出される画像信号を
ＤＣＴ係数に変換する２次元ＤＣＴを行なうものであ
り、各ブロックは例えば８ピクセル×８ピクセルで構成
される。

【００１４】図１に示すように、ＤＣＴ装置は、各ブロ
ックの行方向の８点画像信号を順次入力する信号入力部
１と、信号入力部１を介して入力した８点画像信号に１
次元ＤＣＴ演算を施すＤＣＴ演算部２と、１次元ＤＣＴ
演算済みの８点１次元ＤＣＴデータを取りだす信号出力
部５と、この信号出力部５から順次供給される８組の８
点１次元ＤＣＴデータから成る１次元ＤＣＴデータ群を
転置して一時保持する転置部６とを備え、これらの各機
能部は、図示しない制御部の制御下で作動するものとな
っている。

【００１５】そして、１ブロック分の画像信号について
の１次元ＤＣＴデータ群が行と列とを入れ替えて転置部
６に格納されると、このＤＣＴデータ群が一列毎に転置
部６から信号入力部１を介してＤＣＴ演算部２に供給さ
れ、ＤＣＴ演算部２において、各々の８点１次元データ
に対して１次元ＤＣＴ演算が施された後、信号出力部５
からＤＣＴ係数として取り出されるようになっている。
なお、信号出力部５から取り出されたＤＣＴ係数に対し
ては、図示しない量子化部及び符号化部において、量子
化処理及びエントロピー符号化処理がなされる。

【００１６】以上のように、本発明に係るＤＣＴ装置
は、１次元ＤＣＴ演算を繰り返すことによって２次元Ｄ
ＣＴ演算を行なうものである。

【００１７】ここで、ＤＣＴ係数をＦ（ｕ，ｖ）、１ブ
ロックの画像信号をｆ（ｘ，ｙ）、重み係数をＣ_ｕ、Ｃ
_ｖ、また変換核を

【数１】

【数２】 で表わすと、Ｎ点２次元ＤＣＴ演算式及びＮ点１次元Ｄ
ＣＴ演算式は次式で表わされる。

【数３】

【数４】

【００１８】本発明は１次元ＤＣＴ演算を加減算のみで
実施することを特徴とし、このようなＤＣＴ演算を実現
するために、ＤＣＴ行列を本発明に固有の方法で複数の
行列の積に分解する。

【００１９】本発明では、コサインの対称性を利用し
て、図２に示すように、８点１次元ＤＣＴ行列が、２つ
の４行４列部分行列と２つのゼロ行列とに分解され、次
に、一方の４行４列部分行列が２つの２行２列部分行列
と２つのゼロ行列に分解される。結局、８点１次元ＤＣ
Ｔ行列が、２つの２行２列部分行列と１つの４行４列部
分行列と４つのゼロ行列に分解されることになる。

【００２０】このような８点１次元ＤＣＴ行列の分解
は、例えばＣｈｅｎの高速アルゴリズムによって実施可
能である。Ｃｈｅｎのアルゴリズムは、Ｎ点入力信号
［ｆ］をＤＣＴ係数［Ｆ］に変換するＤＣＴ行列［Ａ
Ｎ］を次式に示すように分解するもので、この分解を繰
り返すことにより、Ｎ点１次元ＤＣＴ行列を、２行２列
の行列が現れるまで分解可能とする。

【数５】

【００２１】ここで、［ＢＮ］はバタフライ行列を表わ
す。また、

【数６】 としたとき、Ｐ（ｘ，ｙ）は

【数７】 であれば値１をとる一方、それ以外の場合には値０をと
る。

【００２２】また、［Ｑ_Ｎ／２］は次式で表わされる。

【数８】

【００２３】本発明では、次に、上記３つの部分行列
が、行列要素にコサイン係数値を含む中間行列と、値
１、−１又は０を行列要素とする第１行列との積で表わ
されるように因数分解される。例えば、図２に示した４
行４列の部分行列が、因数分解により、図３に示すよう
に２つの第１行列と１つの中間行列との積に変換され
る。この中間行列の行列要素のうちｄ００、ｄ１０、ｄ
０１、ｄ１１、ｄ２２、ｄ３２、ｄ２３、ｄ３３はコサ
イン係数値から成る。

【００２４】より具体的には、この４行４列部分行列を
記号Ａ４で表わしたとき、部分行列Ａ４は次式で示すよ
うに因数分解される。次式において記号Ｃ_Ｐ／ｑはｃｏ
ｓ（ｐ／ｑ）πを表わす。

【数９】

【００２５】更に、各々の中間行列についての因数分解
が必要回数繰り返され、中間行列は、値１、−１又は０
の行列要素からそれぞれ成る複数の第２行列の積で表わ
される。例えば、図３に示した中間行列をなす部分行列
の一方は、図４に示すように２つの第２行列の積で表わ
されるように因数分解される。各第２行列の行列要素ｅ
００、ｅ１０、ｅ０１、ｅ１１、ｆ００、ｆ１０、ｆ０
１、ｆ１１は、値１、−１又は０をとる。

【００２６】本発明に係るＤＣＴ装置は、上記のように
分解される８点１次元ＤＣＴ行列に基づいてＤＣＴ演算
を行なうもので、これに関連して、図１に示すように、
ＤＣＴ演算部２は、８Ｎ点画像信号のうち、８点１次元
ＤＣＴ行列の部分行列の各々について求められる複数の
第１行列、または、第１行列及び複数の第２行列に対応
する入力信号群を選択する信号選択部３と、選択された
各部分行列に係る入力信号群に対して、複数の第１行列
の積、または、第１行列と複数の第２行列との積を展開
するための加減算を施す加減算部４とを有している。加
減算部４は、図示しない所要数の加算器、減算器及び加
算結果や減算結果を一時保持するレジスタから主に構成
されている。

【００２７】次に、上記構成のＤＣＴ装置の作用につい
て説明する。ＤＣＴ装置には、画像信号が１フレーム単
位でシリアルに伝送される。画像信号は８ピクセル×８
ピクセルを単位とするブロックに分割され、各ブロック
の行方向の８点画像信号が、図１に示した信号入力部１
を介して、信号選択部３の図示しない８つの信号入力端
にそれぞれ供給され、信号選択部３では、８点画像信号
のうちの、８点１次元ＤＣＴ行列の部分行列の各々に関
連する複数の第１行列、あるいは、第１行列及び複数の
第２行列に対応する一群の画像信号が選択される。この
ようにして各部分行列に対応する一群の画像信号が選択
される。

【００２８】そして、各部分行列に係る画像信号は、加
減算部４の１段目の加算器や減算器のうち当該部分行列
に対応するものに供給される。加減算部４の加算器や減
算器は、８点１次元ＤＣＴ行列の各部分行列に係る複数
の第１行列の積や、第１行列と複数の第２行列との積を
展開可能なように多段接続される。従って、１段目の加
算器や減算器で得た加減算結果は、加減算部４のレジス
タを介して、次段以降の加算器や減算器に順次供給され
る。

【００２９】加減算部４の最終段の加算器や減算器での
加算結果や減算結果は、１ブロックの第１行目に対応す
る８点画像信号に対する１次元ＤＣＴ演算の結果を表わ
すものであり、１次元ＤＣＴ演算済みの８点１次元ＤＣ
Ｔデータ成分として、信号出力部５を介して転置部６に
送出され、この転置部６は、このＤＣＴデータ成分の行
と列とを転置して一時保持する。

【００３０】次いで、１ブロックの第２行目以降のそれ
ぞれの８点画像信号についても、同様にＤＣＴ演算処理
が順次実施され、転置部６に８点１次元データが格納さ
れる。

【００３１】更に、８点１次元データが、一列毎に転置
部６から信号入力部１を介してＤＣＴ演算部２に供給さ
れ、ＤＣＴ演算部２において、各列の１次元データ成分
に対して８点画像信号の場合と同様の１次元ＤＣＴ演算
が施される。そして、その演算結果が信号出力部５より
ＤＣＴ係数として送出され、量子化処理及びエントロピ
ー符号化処理を経て、圧縮画像信号として使用される。
その他のブロックの画像信号についても、上記と同様の
２次元ＤＣＴ演算処理が実施される。

【００３２】このように、本発明に係るＤＣＴ装置は、
主として、多段接続された加算器、減算器及びレジスタ
から成り、乗算器を含まないため、画像信号についての
２次元ＤＣＴ演算を高速で実施してＤＣＴ係数を得るこ
とができると共に、ＤＣＴ装置の回路規模や消費電力を
大幅に低減できる。

【００３３】

【発明の効果】本発明は上述した通りであって、本発明
に係るＤＣＴ行列分解方法においては、入力信号をＤＣ
Ｔ係数に変換するためのＤＣＴ演算を、乗算処理を行な
うことなしに入力信号の加減算により行なうことがで
き、ＤＣＴ演算の高速化を図ることができる。

【００３４】また、本発明に係るＤＣＴ装置において
は、ＤＣＴ演算に際して乗算器が不要になり、ＤＣＴ演
算を高速で行なうことができると共にＤＣＴ装置の回路
規模や消費電力を大幅に低減できる。

【図面の簡単な説明】

【図１】本発明に係るＤＣＴ装置を示す概略ブロック図
である。

【図２】本発明に係るＤＣＴ行列分解方法におけるコサ
インの対称性を利用した行列分解を説明する図である。

【図３】図２に示す行列分解に続いて実施される因数分
解による行列分解を説明する図である。

【図４】因数分解による行列分解を説明する図である。

【符号の説明】

１ 信号入力部 ２ ＤＣＴ演算部 ３ 信号選択部 ４ 加減算部 ５ 信号出力部 ６ 転置部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 コサイン関数の対称性を利用してＮ×Ｎ
   の１次元ＤＣＴ行列を複数の部分行列とゼロ行列とに分
   解する第１工程と、前記各部分行列が、行列要素にコサ
   イン係数値を含む中間行列と値１、−１又は０を行列要
   素とする１又は複数の第１行列との積で表わされるよう
   に前記各部分行列を因数分解する第２工程と、前記各中
   間行列が、行列要素が値１、−１又は０から成る複数の
   第２行列の積で表わされるように前記各中間行列の因数
   分解を必要回数繰り返す第３工程とを備えることを特徴
   とするＤＣＴ行列分解方法。
2. 【請求項２】 Ｎ点入力信号を入力する信号入力部と、
   前記Ｎ点入力信号のうち、請求項１に記載の第１工程乃
   至第３工程を実行することによって前記各部分行列につ
   いて求められる複数の第１行列、または、第１行列及び
   複数の第２行列に対応する入力信号群を選択する信号選
   択部と、前記信号選択部で選択された前記各部分行列に
   係る入力信号群に対して、前記複数の第１行列の積、ま
   たは、前記第１行列と前記複数の第２行列との積を展開
   するための加減算を施す加減算部と、前記加減算部での
   加減算の入力信号をＮ点１次元ＤＣＴデータとして取り
   出す信号出力部と、前記信号出力部から順次供給される
   Ｎ点のＮ点１次元ＤＣＴデータから成る１次元ＤＣＴデ
   ータ群を転置する転置部とを備え、前記１次元ＤＣＴデ
   ータ群をＮ点１次元データ毎に前記転置部から前記信号
   入力部へ入力し、前記各Ｎ点１次元データについて前記
   信号選択部及び前記加減算部で選択及び加減算して得た
   Ｎ点データを前記信号出力部からＤＣＴ係数データとし
   て取り出すようにしたことを特徴とするＤＣＴ装置。