JP2003018186A - 通信装置及び通信制御方法 - Google Patents
通信装置及び通信制御方法Info
- Publication number
- JP2003018186A JP2003018186A JP2001196778A JP2001196778A JP2003018186A JP 2003018186 A JP2003018186 A JP 2003018186A JP 2001196778 A JP2001196778 A JP 2001196778A JP 2001196778 A JP2001196778 A JP 2001196778A JP 2003018186 A JP2003018186 A JP 2003018186A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- unit
- back pressure
- cell
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1515—Non-blocking multistage, e.g. Clos
- H04L49/1523—Parallel switch fabric planes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
的に中継処理を行える通信装置を提供する 【解決手段】 固定長のデータをスイッチングするメイ
ンスイッチ部(232)と、該メインスイッチ部の入力
及び出力にそれぞれ設けられた第1のバッファ(33、
37)及び第2のバッファ(34、38)を具備するイ
ンタフェース部(2300)とを有するスイッチ部を有
する。
Description
される通信装置に関し、特に、複数の異なる回線を収容
してスイッチングする機能を持ったルータなどの通信装
置に関する。より詳細には、本発明はルータ内のキュー
イングに関する技術、及びトラヒック制御の一態様であ
るバックプレッシャ制御及びこれに関連する技術に関す
る。
データをルーチングして中継するために、ルータと呼ば
れる中継装置が用いられている。ルータは、ネットワー
クのプロトコルの変換やアドレスの変換を行なって、デ
ータの中継経路を設定する。
す。ルータ10〜13は異なるネットワークを接続す
る。例えば、ルータ10は、Sonet/SDH AD
M(Sonet/Synchronous Digit
al Hierarchy Add−Drop Mul
tiplexer)14、ATM(Asynchron
ous Transfer Mode)専用線サービス
ネットワーク15、OC−48DWDM(Dense
Wavelength Division Multi
plexing)ネットワーク16、及びOC48cD
WDMネットワーク17を相互に接続する。換言すれ
ば、ルータ10は異なる伝送速度(換言すれば、異なる
インタフェース)の回線を収容している。同様に、他の
ルータ11〜13も異なるネットワークを相互に接続し
てデータを中継する。
さ)のパケットを中継処理する。つまり、扱うパケット
は可変長である。また、ある回線が輻輳した時に、その
回線へのパケットの流入を防いでパケットの損失を防止
するためのバックプレッシャ制御を、イーサネット(登
録商標)のポート単位(換言すれば回線単位)に行な
う。例えば、あるポートが輻輳した場合には、このポー
トに接続される回線に対してバックプレッシャ制御を行
なう。例えば、ルータがポート毎にバッファを具備して
いる場合には、輻輳したバッファへのパケットの流入を
規制する。
ルータは、異なるネットワークを効率よく収容して効率
的な中継処理を行えないという問題点を具備する。具体
的には次の通りである。
中継処理するため、様々なネットワークを中継しようと
すると、内部制御が極めて複雑になり、異なる伝送速度
毎にQoS(Quality of Service)
制御を行なうことは極めて困難である。その際、バック
プレッシャ制御はイーサネットのポート単位に行うた
め、ATMやPOS(Packet Over Swi
tch)などの異なる伝送速度のパケット処理に対して
は、必ずしも効率的なバックプレッシャ制御とはならな
い。従って、異なる伝送速度毎のQoS制御を効果的に
かつ効率的に行なうことはできない。
で、バッファを効率的に利用できない。例えば、ある出
力ポートが輻輳している時に他の出力ポートのトラフィ
ックが低い場合には、ルータ全体のバッファの使用効率
は低い状態にある。この問題点を解決するために、出力
回線(ポート)をアグリゲート(束ねて)して、共通の
バッファを設けることが考えられる。しかしながら、あ
る出力回線のバックプレッシャ制御の要求を受けると、
出力回線が輻輳していないデータまでバックプレッシャ
の影響を受けてしまい、データを出力できないブロッキ
ング状態が発生してしまう。
これは、信頼性や保守運用の観点に基づく。二重化構成
のルータにおいて、運用系と非運用系のいずれからのバ
ックプレッシャでも制御動作を開始するように構成する
と、レイテンシーやルータの状態によって運用系、非運
用系で状態が不整合となってしまう可能性がある。この
ため、運用系から非運用系に切り替えを行なった場合
に、バックプレッシャで制御された状態やバッファリン
グの状態によって、データの重複や追い越しが発生して
しまう可能性がある。また、非運用系で障害が発生して
バックプレッシャを発生したままとなった時に、非運用
系の障害であるにもかかわらず、運用系に影響を与えて
しまうことになる。
遅延に対して規格がある。ATMの規格を遵守するため
には、バックプレッシャ制御を行なわないことが理想で
あるが、バッファの有効利用の観点からはバックプレッ
シャ制御を行なうことが望まれる。しかしながら、バッ
クプレッシャ制御を頻繁に行なわなければならない状況
では、データのゆらぎや遅延の規格を満足することはで
きない。
解決し、異なるネットワークを効率よく収容して効率的
に中継処理を行える通信装置及び通信制御方法を提供す
ることを目的とする。
フェース間のスイッチング機能を有する通信装置におい
て、固定長のデータをスイッチングするメインスイッチ
部と、該メインスイッチ部の入力及び出力にそれぞれ設
けられた第1及び第2のバッファを具備するインタフェ
ース部とを設けたスイッチ部を有することを特徴とする
通信装置である。
スイッチ部の入力及び出力にそれぞれ、第1及び第2の
バッファを設けたことで、メインスイッチ部をバッファ
レスな構成とすることができる。従って、ネットワーク
のプロトコルに依存した伝送速度差を吸収することがで
き、スイッチングによるゆらぎを低減することができ
る。そして、伝送速度毎のQoS制御やバックプレッシ
ャ制御を効果的かつ効率的に行なうことができる。
態によるルータの構成を示すブロック図である。図示す
るルータ20は、図1のルータ10〜13に置き換わる
ものである。図示するルータ20は二重化されている。
p、L3(レイヤ3:ネットワーク層)処理部22w、
22p、スイッチ部23w、23p、L3処理部24
w、24p及び回線終端部25w、25pを有する。添
え字の“w”は二重化構成の運用系を示し、“p”は非
運用系を示す。スイッチ部23w、23pに接続される
二重化構成のL3処理部や回線終端部は、必ずしも二重
化にする必要はない。
ther10/100Base−T、Ether100
0Base−T、POS OC3C、OC12C、OC
48C、ATM OC3C、OC12C、STM T1
/E1、STS3、STS12などである。図2の各部の内部構成例 図3は、図2の各部の内部構成例を示すブロック図であ
る。図3に示す構成は、二重化構成の運用系及び非運用
系のいずれにも当てはまるものである。よって、図3で
は、運用系と非運用系を区別する参照番号の添え字
“w”や“p”を省略してある。また、図3に示す構成
は実線の矢印で示すデータの流れに沿って図示したもの
である。従って、回線終端部21及びL3処理部22
は、入力側と出力側とで2分割されたように図示してあ
る。
211及びL3インタフェース部212を有する。L3
処理部22は、回線インタフェース部221、ローカル
スイッチ部222及びスイッチインタフェース部223
を有する。L3処理部22は、複数のネットワークに接
続されている通信装置間のデータ転送やデータの中継処
理などの通信プロトコルに従った処理を行なう。スイッ
チ部23は、入力側のスイッチインタフェース部23
1、メインスイッチ部232及び出力側のスイッチイン
タフェース部233を有する。出力側のL3処理部22
は、スイッチインタフェース部224、ローカルスイッ
チ部225及び回線インタフェース部226を有する。
出力側の回線終端部25は、L3インタフェース部21
3及び物理層処理部214を有する。
ポートを介して接続されるネットワーク上の回線を収容
してアグリゲートする。L3インタフェース部212
は、物理層処理部211でアグリゲートした回線上のデ
ータに対し、レイヤ2の処理を行なう(レイヤ2終端処
理)。L3処理部22の回線インタフェース部221
は、可変長パケットを一旦バッファに蓄積した後、所定
長の固定長パケット(以下セルと言う)に変換する。こ
の処理をフラグメント化という。ローカルスイッチ部2
22は、回線インタフェース部221からのセルをスイ
ッチングする。スイッチインタフェース部223は、ロ
ーカルスイッチ部222が出力するセルを一旦蓄積した
後、スイッチ部23に出力する。スイッチ部23は、L
3処理部22からのセルを一旦蓄積した後、メインスイ
ッチ部232にセルを出力する。メインスイッチ部23
2は、レイヤ3のIP(Internet Proto
col)に基づきルーティングを行なう。メインスイッ
チ部232はバッファを持たない。
ルーティング処理を示す。例えば、ATMの回線では、
ATMレイヤは回線終端部21で終端しておき、レイヤ
3のIP情報を元にスイッチ部23がATMセルをルー
ティングする。
ンスイッチ部232でルーティングされたセルを一旦格
納する。
フェース部224は、スイッチ部23からのセルを一旦
格納する。ローカルスイッチ部225は、回線インタフ
ェース部224からのセルをスイッチングする。回線イ
ンタフェース部226は、ローカルスイッチ部225か
らのセルを一旦格納する。回線終端部21のL3インタ
フェース部213は、L3処理部22からのルーティン
グされたセルを一旦格納してレイヤ2に関する情報を付
加し、更にセルを対応する可変長パケットに変換する。
物理層処理部214は、可変長パケットを対応する回線
(ポート)に出力する。
レッシャ信号の廃棄(終端)ポイントを示す。本発明の
第1の実施の形態では、L3処理部22のスイッチイン
タフェース部223でバックプレッシャ信号を終端し、
データを廃棄する。また、後述する本発明の第2の実施
の形態では、L3処理部22のローカルスイッチ部22
5でバックプレッシャ信号を終端し、データを廃棄す
る。L3処理部22及びスイッチ部23の基本構成及び基本
動作 図5は、L3処理部22及びスイッチ部23の基本構成
を示すブロック図である。L3処理部22は回線対応処
理部220〜227及び内部処理部228を有する。回
線対応処理部220は、インタフェース部2200及び
ネットワークプロセッサ2270を有する。インタフェ
ース部2200はルータ20の1つのポート(回線)に
対応し、図3のスイッチインタフェース部223及び2
24の内部回路に相当する。ネットワークプロセッサ2
270は、図3のローカルスイッチ部222に接続され
るもので、図面を簡単にするために、図3での図示を省
略してある。ネットワークプロセッサ2270は、入力
2系統IN0、IN1と出力2系統OUT0、OUT1
を処理する。インタフェース部2200は、FIFO形
式の共通バッファ31及び32、入力バッファサ35、
並びに出力バッファ36を具備する。他の回線対応処理
部222〜227も同様の構成である。すなわち、回線
対応処理部222〜227はそれぞれ、インタフェース
部2201〜2207及びネットワークプロセッサ22
71〜2277を有する。
208とメインプロセッサ2278とを有する。メイン
プロセッサ2278は、ルータ20を統合的に制御する
プロセッサであり、インタフェース部2208を介して
スイッチ部23との間でセルをやり取りする。
ッチ232と回線対応処理部230 0〜2307とを有
する。インタフェース部2300〜2307は、図3の
スイッチインタフェース231、233の内部回路に相
当する。インタフェース部2300〜2307はそれぞ
れ、L3処理部のインタフェース部2200〜220 7
に対応している。また、インタフェース部2208はイ
ンタフェース部230 7に接続されている。インタフェ
ース部2300は、FIFO形式の共通バッファ33及
び34、出力バッファ37並びに入力バッファ38を有
する。
も同様に構成されている。
ッファ37とをまとめて第1のバッファと言う。また、
共通バッファ34と入力バッファ38とをまとめて第2
のバッファと言う。更に、共通バッファ35と入力バッ
ファ31とをまとめて第3のバッファと言う。更に、共
通バッファ32と出力バッファ36とをまとめて第4の
バッファと言う。
る。
カルスイッチ222からセルを受け取り、入力バッファ
35に出力する。セルの入力は、入力IN0とIN1の
2系統ある。入力バッファ35は受取ったセルを共通バ
ッファ31に出力する。これにより、共通バッファ31
にはセルのキューが形成される。共通バッファ31内の
セルは、後述するスケジューリング処理に従い読み出さ
れ、スイッチ部23に送られる。
ンタフェース部2200から送られたセルを格納する。
共通バッファ33に格納されたセルは、後述するスケジ
ューリング処理に従い読み出され、出力バッファ37に
一旦格納された後、メインスイッチ部232に送られ
る。メインスイッチ部232は、受取ったセルをスイッ
チングする。
力バッファ38に一旦格納された後、共通バッファ34
に格納される。共通バッファ34に格納されたセルは、
後述するスケジューリング処理に従い読み出され、イン
タフェース部2200に送られる。インタフェース部2
200の共通バッファ32は、受取ったセルを格納す
る。そして、後述するスケジューリング処理に従いセル
が共通バッファ32から読み出され、一旦出力バッファ
36に格納される。そして、出力バッファ36から読み
出されたセルは、ネットワークプロセッサ2270に出
力される。ネットワークプロセッサ2270は、出力系
OUT0又はOUT1を介して、受取ったセルをローカ
ルスイッチ部222に出力する。
及び出力バッファ36、37の各々は、QoSクラス毎
にバッファ(キュー)を有している。QoSクラスは例え
ば、固定ビットレートのサービス、可変ビットレートの
サービス、無制限ビットレートのサービス、アベイラブ
ル(available)ビットレートのサービスや、
マルチキャストのサービスなどがある。QoSサービス
単位はインタフェース毎に任意に設定可能である。バックプレッシャ制御の概要 図5には、本発明の第1の実施の形態で用いられるバッ
クプレッシャ信号BP1、BP2、BP3、BP4及び
BP5を示している。バックプレッシャ信号BP1は、
スイッチ部23のインタフェース部2300内の共通バ
ッファ33又は出力バッファ37が所定の状態になると
生成される。所定の状態とは例えば、輻輳した状態又は
輻輳が予期される状態である。輻輳が予期される状態を
含めて、輻輳と定義しても良い。
部22のインタフェース部2200の内部に設けられた
共通バッファ31からのセル読み出し動作を停止させ
る。図5に示すバックプレッシャ信号BP1の矢印は論
理的な流れを示し、好ましくは、バックプレッシャ信号
BP1をセルで構成する。このセルをフロー制御セルと
言う。つまり、インバンドフロー制御でバックプレッシ
ャ信号BP1を伝送する。具体的には、共通バッファ3
3又は出力バッファ37が所定の状態になると、スケジ
ューリング処理が共通バッファ34を介してフロー制御
セルをインタフェース部2200の共通バッファ32に
送る。共通バッファ32からフロー制御セルが読み出さ
れると、スケジューリング処理は共通バッファ31のセ
ル読み出し動作を停止させる。
部22のインタフェース部2200内部の共通バッファ
32又は出力バッファ36が所定の状態になると生成さ
れる。バックプレッシャ信号BP2は、スイッチ部23
のインタフェース部2300内部に設けられた共通バッ
ファ33からのセル読み出し動作を停止させる。図5に
示すバックプレッシャ信号BP2の矢印は論理的な流れ
を示し、好ましくは、バックプレッシャ信号BP2をフ
ロー制御セルで構成する。フロー制御セルの物理的な流
れは次の通りである。共通バッファ32又は出力バッフ
ァ36が所定の状態になると、スケジューリング処理が
共通バッファ31を介してフロー制御セルをインタフェ
ース部2300の共通バッファ33に送る。共通バッフ
ァ33からフロー制御セルが読み出されると、スケジュ
ーリング処理は共通バッファ33のセル読み出し動作を
停止させる。
信号BP2はリンクレベルのフロー制御、つまりインタ
フェース部2300〜2307に設けられた全ての共通
バッファ33の読み出しを停止させることもできる。こ
の制御は、後述するバックプレッシャ信号BP5と協働
して行なわれる。
部23のインタフェース部2300内部の共通バッファ
34又は入力バッファ38が所定の状態になると生成さ
れる。バックプレッシャ信号BP3は、スイッチ部23
のインタフェース部2300内部に設けられた共通バッ
ファ33からのセル読み出し動作を停止させる。図5に
示すバックプレッシャ信号BP3の矢印は論理的な流れ
を示し、好ましくは、バックプレッシャ信号BP2をフ
ロー制御セルで構成する。具体的には、共通バッファ3
4又は入力バッファ38が所定の状態になると、スケジ
ューリング処理が共通バッファ31を介してフロー制御
セルをインタフェース部2300の共通バッファ33に
送る。共通バッファ33からフロー制御セルが読み出さ
れると、スケジューリング処理は共通バッファ33のセ
ル読み出し動作を停止させる。
T0、OUT1単位に共通バッファ32のセル読み出し
を制御する。出力OUT0又はOUT1の先にあるロー
カルスイッチ225(図3参照)などに設けられている
内部バッファが所定の状態になったとき、ネットワーク
プロセッサ2270は専用線を介して共通バッファ32
にバックプレッシャ信号BP4を送出する。
バックプレッシャ・バスを介してシリアルに伝送される
信号である。バックプレッシャ・バスは、インタフェー
ス部2300〜2307を相互に接続する。バックプレ
ッシャ信号BP5は、インタフェース部2300〜23
07内部の共通バッファ33のセル読み出しを同時に停
止させる。バックプレッシャ信号BP5による読み出し
は、後述するように、QoSクラス単位(サービスクラ
スとも言う)及びバッファ単位に停止させることができ
る。インタフェース部2200〜2207内に設けられた共
通バッファ31のスケジューリング処理 インタフェース部2200〜2207の共通バッファ3
1のスケジューリング処理について、図6を参照して説
明する。
スケジューラの一構成例を示す図である。図6のスケジ
ューラ(以下、第1のスケジューラと言う)は、インタ
フェース部2200〜2207の共通バッファ31に対
応したアドレスキュー部41 0〜417、マルチキャス
トすべきセルのアドレスを格納するアドレスキュー部4
5、アドレスキュー部410〜417の出力を選択する
セレクタ44、及びセレクタ44の出力及びアドレスキ
ュー部45の出力を選択するセレクタ45とを具備す
る。前述した図1から図5までの図には、便宜上第1の
スケジューラの図示を省略してある。上記第1のスケジ
ューラは、図5のの部分の読み出しを制御する。
は、クラスに対応した数のキュー43 0〜437を有す
る。この例では、クラス0からクラス7までの8つのク
ラスがある場合を想定している。これらのキュー430
〜437に、対応する共通バッファ31に格納されたセ
ルのアドレスポインタ値が格納される。例えば、クラス
0のセルが共通バッファ31に格納された場合には、こ
のセルのアドレスポインタ値がアドレスキュー部410
のキュー430に格納される。各キュー430〜437
はFIFO形式のメモリで構成される。アドレスキュー
部45には、マルチキャストすべきキューが格納された
共通バッファ31のアドレスポインタ値が格納される。
ングに従い、読み出すべきキューを選択する(調停す
る)。このスケジューリングの選択論理は、重み付けラ
ウンド・ロビン方式(Weighted Round
Robin:以下、WRR方式と言う)とする。通常の
ラウンド・ロビン方式(RR方式)が単純な巡回選択で
あるのに対し、WRR方式は巡回するキューに重み付け
を設定することが可能である。この重み付けは、そのキ
ューから連続で読み出しを行なうことができる最高回数
を規定するもので、全てのキューの重み付けを1とした
場合には、WRR方式はRR方式と同一になる。初期化
後、キュー430から選択を行ない、キューがエンプテ
ィ又は連続読み出しを行なったという条件で、次のパケ
ット時間において次のクラスの読み出しへと移行する。
重み付けは、各クラス毎に設定できる。例えば、インタ
フェース部2200〜2207に共通としても良い。
〜417の各々でクラス間のスケジューリングが行なわ
れる。
〜417の中から、セルを読み出すべきアドレスキュー
部を選択するスケジューリング処理を行う。選択論理
は、例えばRR方式である。
ルチキャストのアドレスキュー部45の出力とのいずれ
か一方を選択する。この選択論理は、セレクタ44から
の出力が無い時、換言すれば、アドレスキュー部410
〜417の各共通バッファ31から読み出すべきユニキ
ャストのセルが無い場合に限り、マルチキャストの読み
出しを行なう。この場合には、共通バッファ31内のマ
ルチキャストキュー(バッファ)が読み出し対象とな
る。マルチキャストキューにも読み出すべきセルが存在
しない場合には、そのセル時間はセルを読み出さない。
ンタフェース部2200〜2207から読み出すべきセ
ルのアドレスを決定する。
クプレッシャ信号BP2を形成するフロー制御セルを送
出するために、強制的に1セルだけ無効セルを挿入し、
バッファからのセル読み出しを行なわない時間を作るこ
とができる。バックプレッシャ信号BP1によるバックプレッシャ制
御 以上のようにして、3通りのスケジューリングにより任
意のパケット時間の読み出しキューを決定する。その
際、バックプレッシャ信号BP1が上記スケジューラに
通知されると、第1のスケジューラはバックプレッシャ
信号BP1に従いセル読み出し処理を停止させる。以下
に説明するように、バックプレッシャ信号BP1には2
通りある。
ルの場合、つまりスイッチインタフェース部23がスイ
ッチインタフェース部22に対し全てのセルの読み出し
の停止を要求する場合には、第1のスケジューラは図5
に示すバックプレッシャ信号BP1を受け取り、図6に
示すセレクタ46をディスエーブル状態とする。従っ
て、セル読み出しのアドレスが共通バッファ31に供給
されず、インタフェース部2200〜2207からのセ
ルの読み出しは停止する。
がポート単位(回線単位)の場合、例えばスイッチイン
タフェース部23のインタフェース部2300内部の共
通バッファ33が輻輳してしまう可能性がある。よっ
て、共通バッファ31からのセル読み出しの停止を要求
する場合には、第1のスケジューラは図5に示すバック
プレッシャ信号BP1を受け取り、図6に示すセレクタ
42をディスエーブル状態とする。従って、インタフェ
ース部2200の共通バッファ31からのセル読み出し
は停止する。インタフェース部2200〜2207の内部に設けられ
た共通バッファ32のスケジューリング処理 インタフェース部2200〜2207の共通バッファ3
2のスケジューリング処理は、第2のスケジューラが行
なう。第2のスケジューラは、図5のの部分のセル読
み出しを制御する。
示す図である。第2のスケジューラは、出力OUT0と
OUT1にそれぞれ対応したアドレスキュー部470、
47 1と、アドレスキュー部470、471の出力を選
択するセレクタ51とを具備する。各アドレスキュー部
470、471は、8つのクラスに対応するキュー48
0〜487、マルチキャストに対応するキュー488、
これらのキューの1つを選択するセレクタ49、及びセ
レクタ49とキュー488のいずれかを選択するセレク
タ50とを有する。
に、どのQoSクラスに対応するキューを読み出すかを
決定する。このための選択処理には、以下の2つがあ
る。第1の論理は出力OUT0、OUT1間の調停であ
り、第2の論理はQoSクラス間の調停である。
0とOUT1のどちら宛のパケットを読み出すかを決定
する。この選択は、パケット時間毎に固定的に交互にO
UT0とOUT1を読出すものである。このために、2
パケット時間毎のマルチフレームを生成し、この前半で
OUT0、後半でOUT1の読み出しを行う。
毎に、8つのクラス対応のキュー480〜487、及び
1つのマルチキャスト用キュー488の中から読み出す
キューを決定する。選択論理の一例として、まずフレー
ムの連続性を保証する論理を最優先とし、次にユニキャ
ストの8つのQoSについてのWRR方式を用い、最後
にユニキャストとマルチキャストとの間の固定優先度に
従った選択とする。レームの連続性を保証する論理で
は、選択中のキューから連続してセルを読み出すことが
できるように、アドレスポインタ値を対応するキューか
ら読み出す。いずれのキューもフレーム読み出し状態に
ない場合に、次のWRR方式に移る。このWRR方式を
用いた論理選択は、前述した共通バッファ31のスケジ
ューリング処理で説明した選択と同様である。ただし、
フレームの連続性を保証する必要があるため、重み付け
はセルの連続読み出し回数ではなく、フレームの連続読
み出しの最高回数となる。固定優先度に従った処理で
は、全てのクラスのキュー48 0〜487がエンプティ
の場合には、マルチキャストに対応するキュー488か
らアドレスポインタ値を読み出す。つまり、マルチキャ
ストのフレームはユニキャストのフレームが存在する限
り読み出されることはない。なお、全てのキュー480
〜488がエンプティ状態の場合には、読み出しは無効
である。バックプレッシャ信号BP4によるバックプレッシャ制
御 前述したように、バックプレッシャ信号BP4は、出力
OUT0、OUT1単位に共通バッファ32のセル読み
出しを制御する。出力OUT0又はOUT1の先にある
ローカルスイッチ225(図3参照)などに設けられて
いる内部バッファが所定の状態になったとき、ネットワ
ークプロセッサ2270は専用線を介して共通バッファ
32にバックプレッシャ信号BP4を送出する。バック
プレッシャ信号BP4を受けた図7に示す第2のスケジ
ューラは、バックプレッシャ信号BP4で指定された出
力に対応するアドレスキュー部470、471の出力を
マスクする。マルクすることで、読み出すべきパケット
が存在しないものとする。つまり、アドレスキュー部4
70、471の出力を無効にする。インタフェース部2300〜2307の内部に設けられ
た共通バッファ33のスケジューリング処理 インタフェース部2300〜2307の共通バッファ3
3のスケジューリング処理について、図8及び図9を参
照して説明する。
バッファ33及び出力バッファ37の一構成例を示す図
である。共通バッファ33は、前処理部53、共通バッ
ファ33、アドレス制御部55、及びスケジューラ70
を有する。スケジューラ(以下、第3のスケジューラと
言う)は、キュー振り分け部56、アドレスキュー部5
70、571、及びセレクタ59を有する。出力バッフ
ァ37は、セル分配部66、FIFO形式のバッファ6
1、62、セレクタ630、631、及びFIFO形式
のバッファ640、641を有する。第3のスケジュー
ラは、図5のの部分のセル読み出しを制御する。
応処理部220から受取ったセルを内部クロックに乗せ
換えた後、固定長正規化処理を行う。セルは、アドレス
制御部55が発行する格納アドレスに従い、共通バッフ
ァ33に格納される。この格納アドレスは例えば、アド
レス制御部55の書き込みアドレス発行機能がシーケン
シャルに発行する。各セルの宛先情報、発信元情報及び
QoSなどの各情報は、アドレス制御部55を経由して
キュー振り分け部56に出力される。
れている宛先情報、発信元情報及びQoSと上記格納ア
ドレスをアドレス制御部55から受け取り、書き込みア
ドレス、つまりアドレスポインタ値をアドレスキュー部
570又は571の内部キューに書き込む。
応し、内部に、インタフェース部2300〜2307に
対応するキュー580〜587、図5のインタフェース
部2288に対応するキュー588、及びマルチキャス
トに対応するキュー588を具備している。同様に、ア
ドレスキュー部571は入力IN1に対応し、内部に、
インタフェース部2300〜2307に対応するキュー
580〜587、図5のインタフェース部2288に対
応するキュー588、及びマルチキャストに対応するキ
ュー588を具備している。セレクタ59は、アドレス
キュー部570と571の出力を選択する。
例を示す図である。スケジューラ70は、入力IN0、
IN1内部のスケジューリング動作及び入力IN0、I
N1間のスケジューリング動作を行う。第3のスケジュ
ーラ70は、入力IN0に対応してセレクタ65、66
及び67を有する。図示を省略してあるが、第3のスケ
ジューラ70は、入力IN1に対応して同様のセレクタ
を有する。
588との間のスケジューリングを行なう。つまり、こ
のスケジューリングは、アドレスキュー580〜586
間のスケジューリングの前段で行なわれる。このスケジ
ューリングは例えば、RR方式で行なわれる。セレクタ
65で選択されたアドレスポインタ値は、アドレスキュ
ー580〜586とともにセレクタ66でスケジューリ
ング処理される。このスケジューリングは例えば、RR
方式で行なわれる。セレクタ65で選択されたアドレス
ポインタ値は、セレクタ67に送出される。セレクタ6
7は、セレクタ65の出力、つまりユニキャストのセル
と、アドレスキュー589に格納されているアドレスポ
インタで指定されるマルチキャストのセルとの間のスケ
ジューリングを行なう。このスケジューリングは、ユニ
キャストキューが存在しない場合にのみ、マルチキャス
トキューからの読み出しを可能とする。
のセレクタ67の出力をセレクタ59内部の図示を省略
するセレクタで選択し(例えば交互に選択する)、選択
したアドレスポインタ値をアドレス制御部55に出力す
る。アドレス制御部55の読み出しアドレス発行機能
は、スケジューラ70から受取ったアドレス値に基づ
き、読み出しアドレスを発行して共通バッファ33に出
力する。
は、出力バッファ37のキュー振り分け部60で、入力
IN0に対応するバッファ61又は入力IN1に対応す
るバッファ62に振り分ける。セレクタ630と631
はそれぞれ、バッファ61と62から読み出されたセル
を選択して、図5に示すメインスイッチ部232に出力
する。バックプレッシャ信号BP5によるバックプレッシャ制
御 図10は、バックプレッシャ信号BP5によるバックプ
レッシャ制御を説明するための図である。前述した図に
記載の構成要素と同一のものには、同一の参照番号を付
してある。また、図10は、図8を参照して説明したイ
ンタフェース部2300の内部構成を概略的に示してい
る。同様に、インタフェース部2307の内部構成も示
している。
P5は、バックプレッシャ・バスを介してシリアルに伝
送される信号である。このバックプレッシャ・バスを、
図10において参照番号71で示す。バックプレッシャ
・バス71は、インタフェース部2300〜2307を
相互に接続する。
ルによりインタフェース部2200から通知されたバッ
クプレッシャ信号BP2を意味する。このバックプレッ
シャ信号BP2は前述したポート単位の要求の他、リン
クレベルのバックプレッシャを要求も含む。バックプレ
ッシャBP2が所定の値の時、バックプレッシャBP2
はクラス単位でかつ全てのインタフェース部2300〜
2307の対応するバッファからの読み出しの停止(リ
ンクレベルのバックプレッシャ)を要求する。例えば、
図10に示す例では、クラスj(jはクラス0から7の
いずれか)とマルチキャストに関してセル読み出しの停
止が求められている。
受けた第3のスケジューラは、自インタフェース230
0のキュー58jと、マルチキャストに対応するキュー
58 9を制御して、これらのバッファからのセル読み出
しを停止させる。具体的には、図9に示すセレクタ66
と67の選択論理において、キュー58jと589を選
択しないようにする。同時に、第3のスケジューラは、
バックプレッシャ・バス71を介してバックプレッシャ
信号BP5を他のインタフェース部2301〜2307
に出力する。このバックプレッシャ信号BP5は、キュ
ー58jと58 9を指定する情報を含む。図10には、
バックプレッシャ信号BP5がインタフェース部230
7のキュー58jと589のセル読み出し停止を指示し
ている様子を示している。
のインタフェース部2300〜2307からのインタフ
ェース部2200宛セルの送出を停止させることができ
る。バックプレッシャ信号BP3によるバックプレッシャ制
御 前述したように、バックプレッシャ信号BP3は、スイ
ッチ部23のインタフェース部2300内部の共通バッ
ファ34又は入力バッファ38が所定の状態になると生
成される。
力バッファ38と共通バッファ34を模式的に図示して
ある。図11の構成は、出力OUT0とOUT1に対応
するバッファ690、691とセレクタ72とを有す
る。バッファ690又は691の使用量が所定のしきい
値を超えた場合には、メインスイッチ部232へバック
プレッシャ信号BP3を出力する。前述したように、バ
ックプレッシャ信号BP3は、フロー制御セルで構成さ
れる。バッファ690又は691にセルが滞留するの
は、風呂ー制御セルが集中した場合のみであり、通常で
はメインスイッチ部232からの受信レートよりもバッ
ファ690、691からの送信レートの方が高い。よっ
て、バッファ690、691にはセルが溜まり難く、フ
ロー制御セルのトラヒックが集中しない限り、バックプ
レッシャ信号BP3がイネーブルになることはない。
ンスイッチ部232は、図12に示すように、デマルチ
プレクサ37の対応する入力(図12の例では、入力I
N0)のバッファ640に出力する。この結果、バッフ
ァ640のセル読み出しは停止される。バックプレッシャ信号BP1の生成 図13に、バックプレッシャ信号BP1の生成の一例を
示す。図示する例は、インタフェース部2300におけ
る入力IN0の出力バッファ37を構成するバッファ6
1内部のクラスjに対応するキュー58jが輻輳した場
合又は輻輳する可能性がある場合に、バックプレッシャ
信号BP1が生成される。前述したように、バックプレ
ッシャBP1は、フロー制御セルで形成される。
ウンタ75を具備している。セル滞留カウンタ75は、
共通バッファ33に格納される各クラスのセル、図5に
示すメインプロセッサ2278宛のセル、及びマルチキ
ャストされるセルをそれぞれカウントする。図13に示
すセル滞留カウンタ75内部のキューを示す参照番号5
80〜589は、それぞれのカウンタを示す。カウント
値は例えば、流入したセルの総数、又は所定時間内で流
入したセルの数(セルの流量)を示す。流入したセルの
総数又は流量に対するしきい値が設定されている。セル
滞留カウンタ75内部に設けられた比較器は、カウント
値と所定のしきい値とを比較する。比較結果がしきい値
超え又は流量超過を示している場合には、バックプレッ
シャ信号BP1を形成するフロー制御セルが出力OUT
1に送られる。このフロー制御セルは、キュー58jを
識別する情報やユニキャスト・マルチキャストを識別す
る情報を含む。バックプレッシャ信号BP5の生成 図14に、バックプレッシャ信号BP5の生成の一例を
示す。図示する例は、インタフェース部2300におけ
る入力IN0の共通バッファ33に流入するセルのしき
い値超え又は流量超過が発生した場合には、バックプレ
ッシャ信号BP2に相当する前述のRDY信号をフロー
制御セルでインタフェース部2200に送出する。バックプレッシャ信号BP5によるバックプレッシャ制
御の他の例 図10を参照して説明したバックプレッシャ信号BP5
によるバックプレッシャ制御は、全てのインタフェース
部2300〜2307からのインタフェース部2200
宛セルの送出を停止させるものであった(リンクレベル
の制御)。これに対し、図15を参照して以下に説明す
るバックプレッシャ制御は、クラス単位の制御である。
部227内部のインタフェース部2207に設けられた
出力バッファ36内のあるクラスに対応するキュー内の
セル数又は流量が所定のしきい値を超えた場合を示す。
この場合、バックプレッシャ信号BP2を形成するフロ
ー制御セルFCがインタフェース部2207から対応す
るインタフェース部2307に送出される(図15のス
テップ[1])。フロー制御セルFCを受信すると、イ
ンタフェース部2307はバックプレッシャ・バス71
を介して、フロー制御セルFCと同一情報を具備するバ
ックプレッシャ信号BP5を自装置のほか、他の全ての
インタフェース部2300〜2306に出力する(ステ
ップ[2])。インタフェース部2307は、受取った
フロー制御セルFCをインタフェース部2207に送出
する(ステップ[3])。ステップ[2]でバックプレ
ッシャ信号BP5を受取った各インタフェース部230
0〜2306は、対応するFCパケットをインタフェー
ス部2200〜2206に送出する(ステップ
[4])。固定長セル化に伴うフラグメント効率の悪化対策 可変長パケットを固定長セルに変換(フラグメント化)
する際、固定長セルのペイロード部を構成するバイト数
に満たないデータはパディングされる。このパディング
によって実効スループットが低下し、帯域の無駄使いが
発生する。この帯域悪化を防ぐためには、メインスイッ
チ部232を可変長セルも扱える構成とすることが好ま
しい。メインスイッチ部232の同一出力ポートを目指
すセルが蓄積される出力バッファのセル滞留量に応じ
て、複数個のセルを結合した形でメインスイッチ部23
2に送出する(マルチアクセル方式:Multi Ad
joining Combined Cell)。
し、セル転送時間をm、セルとセルの間隔をnとする
と、実効帯域BwaはBwa=Bwp×m/(m+n)
となる。マルチアクセルとしてn=3としたトリプルア
クセルの場合、Bwa=Bwp×3m/(3m+n)と
なり、効率の向上が可能となる。第1の実施の形態の効果 以下、本発明の第1の実施の形態の主な効果について説
明する。
定長セルをスイッチングするので、各種インタフェース
の速度差を効果的に吸収でき、スイッチングによるゆら
ぎを低減することができる。よって、ATMやEthe
rnetなどの各種インタフェースに対するQoS制御
及びバックプレッシャ制御を効果的かつ効率的に行なう
ことができる。
部2200〜2207の出力側からスイッチ部23のイ
ンタフェース部2300〜2307の入力側へのバック
プレッシャ信号BP2を、メインスイッチ部232をバ
イパスするようにしたので、バックプレッシャレイテン
シーを低減し、バッファを有効に利用することができ、
メインスイッチ部の入出力ポートの帯域を効率的に使用
することができる。
部2300〜2307が輻輳又は輻輳が予期される状態
になった時には、インタフェース部2200〜2207
の出力側の共通バッファ32でセルを廃棄するのではな
く、入力側の共通バッファ33でセルを廃棄することと
したため、輻輳発生時のサービス低下を局所化すること
ができる。
ベル、及びバックプレッシャ・バス71を利用したリン
クレベルの2段階のバックプレッシャ制御を設けたの
で、バックプレッシャ制御を効率的かつ効果的に行なう
ことができる。第2の実施の形態 本発明の第2の実施の形態は、前述した従来技術の問題
点、つまり異なるネットワークを効率よく収容して効率
的な中継処理を行えない問題点を解決するもので、特に
先に示した従来技術の第2の問題点を解決するものであ
る。
図、図17はこの問題点を解決する本発明の第2の実施
の形態を示す図である。
終端部を示す。L3処理部は、スイッチインタフェース
部324、ローカルスイッチ部325及び回線インタフ
ェース部326を有する。回線終端部は、L3インタフ
ェース部313及び物理層処理部314を有する。L3
処理部は、出力回線単位でバッファを具備しており、出
力回線単位にバックプレッシャ制御を行なう。出力回線
単位のバックプレッシャ制御なので、前述したように、
ルータ全体のバッファを効率的に利用することができな
い。
理部は、スイッチインタフェース部424、ローカルス
イッチ部425及び回線インタフェース部を有する。ロ
ーカルスイッチ部425は共通バッファで構成されてい
る。共通バッファ425は、出力回線(ポート)をアグ
リゲートする。前述したように、ある出力回線のバック
プレッシャ制御の要求を受けると、出力回線が輻輳して
いないデータまでバックプレッシャの影響を受けてしま
い、データを出力できないブロッキング状態が発生して
しまう。
解決する構成である。図中、前述した構成要素と同一の
ものには同一の参照番号を付してある。図17(A)は
物理的なバックプレッシャ信号の流れを示し、図17
(B)は論理的なバックプレッシャ信号の流れを示す。
ローカルスイッチ部225は、大容量のバッファ227
を有している。バッファ227は、出力回線単位に内部
バッファを具備している。ローカルスイッチ部225
は、スイッチインタフェース部224からのセルを出力
回線単位に振り分けて、対応する内部バッファにセルを
格納する。図17(B)に示すように、出力回線毎のバ
ックプレッシャ信号は、論理的に内部バッファに1対1
に対応している。ローカルスイッチ部225は、バック
プレッシャ信号を終端し、出力回線毎にセルを廃棄す
る。従って、図16(B)に示すようなブロッキングの
発生を回避することができる。第3の実施の形態 本発明の第3の実施の形態は、前述した従来技術の問題
点、つまり異なるネットワークを効率よく収容して効率
的な中継処理を行えない問題点を解決するもので、特に
先に示した従来技術の第3の問題点を解決するものであ
る。
す図である。図中、前述した構成要件と同一のものには
同一の参照番号を付してある。二重化構成においては、
運用系のバックプレッシャか非運用系のバックプレッシ
ャを判別することが好ましい。非運用系からのバックプ
レッシャ制御の要求を受けた運用系は、セル送信を停止
することをしないで、この要求を破棄する。運用系か非
運用系かの判断は、例えば装置状態を示す信号を参照す
る。つまり、バックプレッシャ信号の中に運用系/非運
用系を示すフラグを設けておけば良い。
クプレッシャ信号は運用系で破棄されている。これに対
し、運用系から非運用系へのバックプレッシャ信号は非
運用系で破棄されず、各ポイントで受付けられる。第4の実施の形態 本発明の第4の実施の形態は、前述した従来技術の問題
点、つまり異なるネットワークを効率よく収容して効率
的な中継処理を行えない問題点を解決するもので、特に
先に示した従来技術の第4の問題点を解決するものであ
る。
ある。図19において、前述した構成要素と同一のもの
には同一の参照番号を付してある。回線終端部21は、
バッファ容量監視部215を有する。バッファ容量監視
部215は、物理層処理部214内部の回線対応(ポー
ト対応)の内部バッファの容量を監視しており、監視結
果を直接ローカルスイッチ部227に知らせる。また、
回線インタフェース部226及びL3インタフェース部
213をバッファレスの構成とする。これにより、ロー
カルスイッチ部225と物理層処理部214との間でセ
ルをバッファリングしないので、バックプレッシャ制御
が要求された場合でもバッファリングされることがな
い。バックプレッシャ制御の解除後もセルはバッファリ
ングされないので、バーストで出力回線へデータが送出
されることがない。
小限に抑えることができる。
発明は、上述した第1ないし第4の実施の形態に限定さ
れるものではなく、他の様々の実施の形態を含むもので
ある。
イッチング機能を有する通信装置において、固定長のデ
ータをスイッチングするメインスイッチ部と、該メイン
スイッチ部の入力及び出力にそれぞれ設けられた第1及
び第2のバッファを具備するインタフェース部とを設け
たスイッチ部を有することを特徴とする通信装置。
イッチ部に接続され、所定のプロトコルに従った処理を
行う処理部を有し、該処理部は前記第1及び第2のバッ
ファに接続する第3及び第4のバッファを有し、前記第
1のバッファが所定の状態になった時に、前記第3のバ
ッファに対しバックプレッシャ制御を行うことを特徴と
する付記1記載の通信装置。
イッチ部に接続され、所定のプロトコルに従った処理を
行う処理部を有し、該処理部は前記第1及び第2のバッ
ファに接続する第3及び第4のバッファを有し、前記第
4のバッファが所定の状態になった時に、前記第1のバ
ッファに対しバックプレッシャ制御を行なうことを特徴
とする付記1記載の通信装置。
状態になった時に、前記第1のバッファに対しバックプ
レッシャ制御を行うことを特徴とする付記1記載の通信
装置。
イッチ部に接続され、所定のプロトコルに従った処理を
行う処理部を有し、該処理部は前記第1及び第2のバッ
ファに接続する第3及び第4のバッファを有し、前記処
理部に接続された装置からのバックプレッシャ制御の要
求を受けると、前記第4のバッファに対しバックプレッ
シャ制御を行うことを特徴とする付記1記載の通信装
置。
要求は、所定のフロー制御セルで形成されることを特徴
とする付記2ないし4のいずれか一項記載の通信装置。
は、所定のQoSクラス単位に行なわれることを特徴と
する付記2ないし5のいずれか一項記載の通信装置。
は、回線単位に行なわれることを特徴とする付記2ない
し5のいずれか一項記載の通信装置。
oSクラス単位に判断することを特徴とする付記2ない
し4のいずれか一項記載の通信装置。
位に判断することを特徴とする付記2ないし4のいずれ
か一項記載の通信装置。
チ部から受取ったデータを回線対応の内部バッファに供
給するローカルスイッチを有することを特徴とする付記
2記載の通信装置。
チ部から受取ったデータを一旦格納するバッファを具備
したローカルスイッチを有し、該ローカルスイッチは該
バッファからデータを読み出して回線対応の内部バッフ
ァに供給するローカルスイッチを有することを特徴とす
る付記2記載の通信装置。
と回線との間に設けられた終端部を有し、該終端装置は
回線毎に設けられたバッファと、該バッファの容量を監
視して前記スイッチ部から受取ったデータを一旦格納す
るバッファを制御する監視部とを有することを特徴とす
る付記12記載の通信装置。
成であり、非運用系からのバックプレッシャ制御の要求
を受けた運用系は、バックプレッシャ制御の要求を破棄
することを特徴とする付記1ないし12のいずれか一項
記載の通信装置。
スイッチング機能を有する通信装置において、固定長の
データをスイッチングするメインスイッチ部と、該メイ
ンスイッチ部の入力及び出力にそれぞれ設けられた第1
及び第2のバッファを回線毎に複数個具備するインタフ
ェース部とを有するスイッチ部を複数有することを特徴
とする通信装置。
スイッチ部に接続され、所定のプロトコルに従った処理
を行う複数の処理部と、該複数の処理部に対し所定のバ
ックプレッシャ信号を伝送するバスとを有することを特
徴とする付記15記載の通信装置。
々は、前記バスを介してバックプレッシャ信号を受け取
り、前記第1のバッファの読み出しを制御することを特
徴とする付記16記載の通信装置。
スイッチングを行なう通信制御方法において、前記異な
るインタフェースで扱われるデータに関連する固定長の
データを一旦バッファリングしてからスイッチングする
段階と、スイッチングされたデータを一旦バッファリン
グしてから、回線に向けて送出する段階とを有する通信
制御方法。
ファリングが所定の状態になった時は、バックプレッシ
ャ制御の要求をスイッチングをバイパスして、他の装置
に送出することを特徴とする付記18記載の通信制御方
法。
異なるネットワークを効率よく収容して効率的に中継処
理を行える通信装置を提供することができる。
を示すブロック図である。
る。
処理を示す図である。
を示すブロック図である。
る。
る。
ファの一構成例を示す図である。
る。
ャ制御を説明するための図である。
ファを模式的に図示してある。
ャ制御を説明するための図である。
である。
す。
ェース部に設けられた出力バッファ内のあるクラスに対
応するキュー内のセル数又は流量が所定のしきい値を超
えた場合を示す。
Claims (5)
- 【請求項1】 異なるインタフェース間のスイッチング
機能を有する通信装置において、 固定長のデータをスイッチングするメインスイッチ部
と、該メインスイッチ部の入力及び出力にそれぞれ設け
られた第1及び第2のバッファを具備するインタフェー
ス部とを設けたスイッチ部を有することを特徴とする通
信装置。 - 【請求項2】 前記通信装置は更に、前記スイッチ部に
接続され、所定のプロトコルに従った処理を行う処理部
を有し、 該処理部は前記第1及び第2のバッファに接続する第3
及び第4のバッファを有し、 前記第1のバッファが所定の状態になった時に、前記第
3のバッファに対しバックプレッシャ制御を行うことを
特徴とする請求項1記載の通信装置。 - 【請求項3】 前記通信装置は更に、前記スイッチ部に
接続され、所定のプロトコルに従った処理を行う処理部
を有し、 該処理部は前記第1及び第2のバッファに接続する第3
及び第4のバッファを有し、 前記第4のバッファが所定の状態になった時に、前記第
1のバッファに対しバックプレッシャ制御を行なうこと
を特徴とする請求項1記載の通信装置。 - 【請求項4】 異なるインタフェース間のスイッチング
機能を有する通信装置において、 固定長のデータをスイッチングするメインスイッチ部
と、該メインスイッチ部の入力及び出力にそれぞれ設け
られた第1及び第2のバッファを回線毎に複数個具備す
るインタフェース部とを有するスイッチ部を複数有する
ことを特徴とする通信装置。 - 【請求項5】 異なるインタフェース間のスイッチング
を行なう通信制御方法において、 前記異なるインタフェースで扱われるデータに関連する
固定長のデータを一旦バッファリングしてからスイッチ
ングする段階と、 スイッチングされたデータを一旦バッファリングしてか
ら、回線に向けて送出する段階とを有する通信制御方
法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196778A JP3908483B2 (ja) | 2001-06-28 | 2001-06-28 | 通信装置 |
US10/020,077 US7453800B2 (en) | 2001-06-28 | 2001-10-30 | Communications apparatus and congestion control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001196778A JP3908483B2 (ja) | 2001-06-28 | 2001-06-28 | 通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003018186A true JP2003018186A (ja) | 2003-01-17 |
JP3908483B2 JP3908483B2 (ja) | 2007-04-25 |
Family
ID=19034516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001196778A Expired - Fee Related JP3908483B2 (ja) | 2001-06-28 | 2001-06-28 | 通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7453800B2 (ja) |
JP (1) | JP3908483B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017532908A (ja) * | 2014-10-14 | 2017-11-02 | セインチップス テクノロジー カンパニーリミテッド | データキャッシング方法、装置及び記憶媒体 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633861B2 (en) * | 2003-04-25 | 2009-12-15 | Alcatel-Lucent Usa Inc. | Fabric access integrated circuit configured to bound cell reorder depth |
US7352699B2 (en) * | 2003-04-25 | 2008-04-01 | Alcatel Usa Sourcing, L.P. | Switch fabric access scheduler |
JP2006094304A (ja) * | 2004-09-27 | 2006-04-06 | Nec Commun Syst Ltd | 伝送帯域制御方法及び伝送帯域制御システム |
US7602720B2 (en) * | 2004-10-22 | 2009-10-13 | Cisco Technology, Inc. | Active queue management methods and devices |
US7801125B2 (en) * | 2004-10-22 | 2010-09-21 | Cisco Technology, Inc. | Forwarding table reduction and multipath network forwarding |
US8238347B2 (en) * | 2004-10-22 | 2012-08-07 | Cisco Technology, Inc. | Fibre channel over ethernet |
US7830793B2 (en) * | 2004-10-22 | 2010-11-09 | Cisco Technology, Inc. | Network device architecture for consolidating input/output and reducing latency |
US7969971B2 (en) | 2004-10-22 | 2011-06-28 | Cisco Technology, Inc. | Ethernet extension for the data center |
US7564869B2 (en) * | 2004-10-22 | 2009-07-21 | Cisco Technology, Inc. | Fibre channel over ethernet |
US7961621B2 (en) | 2005-10-11 | 2011-06-14 | Cisco Technology, Inc. | Methods and devices for backward congestion notification |
US7809009B2 (en) * | 2006-02-21 | 2010-10-05 | Cisco Technology, Inc. | Pipelined packet switching and queuing architecture |
US8736627B2 (en) * | 2006-12-19 | 2014-05-27 | Via Technologies, Inc. | Systems and methods for providing a shared buffer in a multiple FIFO environment |
US8259720B2 (en) * | 2007-02-02 | 2012-09-04 | Cisco Technology, Inc. | Triple-tier anycast addressing |
US8149710B2 (en) | 2007-07-05 | 2012-04-03 | Cisco Technology, Inc. | Flexible and hierarchical dynamic buffer allocation |
US8121038B2 (en) * | 2007-08-21 | 2012-02-21 | Cisco Technology, Inc. | Backward congestion notification |
WO2010089886A1 (ja) * | 2009-02-06 | 2010-08-12 | 富士通株式会社 | パケットバッファ装置及びパケット廃棄方法 |
CN104756448A (zh) * | 2012-10-15 | 2015-07-01 | 三菱电机株式会社 | 信息处理装置、信息处理方法和程序 |
JP6868802B2 (ja) * | 2015-08-03 | 2021-05-12 | パナソニックIpマネジメント株式会社 | 送信方法、受信方法、送信装置及び受信装置 |
US10499125B2 (en) * | 2016-12-14 | 2019-12-03 | Chin-Tau Lea | TASA: a TDM ASA-based optical packet switch |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274633A (en) * | 1989-11-29 | 1993-12-28 | Fujitsu Limited | Switching system for ATM dual switch system |
JP2964457B2 (ja) * | 1989-12-05 | 1999-10-18 | 株式会社日立製作所 | 通信処理装置 |
US5406548A (en) * | 1992-12-08 | 1995-04-11 | Nec Corporation | Line accommodation circuit capable of switching from an active system to a standby system without a loss of a communication information signal |
MX9306994A (es) * | 1992-12-15 | 1994-06-30 | Ericsson Telefon Ab L M | Sistema de control de flujo para interruptores de paquete. |
JP3249648B2 (ja) * | 1993-07-19 | 2002-01-21 | 富士通株式会社 | Atm交換機及びその試験方法 |
US5392280A (en) * | 1994-04-07 | 1995-02-21 | Mitsubishi Electric Research Laboratories, Inc. | Data transmission system and scheduling protocol for connection-oriented packet or cell switching networks |
EP0700229B1 (en) * | 1994-08-22 | 2006-06-28 | Fujitsu Limited | Connectionless communications system, test method, and intra-station control system |
DK0705006T3 (da) * | 1994-09-28 | 2000-03-13 | Siemens Ag | ATM kommunikationssystem til statistisk multipleksering af celler |
JPH08181699A (ja) * | 1994-12-27 | 1996-07-12 | Fujitsu Ltd | Atm交換装置 |
JP2856104B2 (ja) * | 1995-04-18 | 1999-02-10 | 日本電気株式会社 | Atmスイッチ |
JPH0927811A (ja) * | 1995-07-13 | 1997-01-28 | Fujitsu Ltd | 輻輳監視制御装置 |
US5889956A (en) * | 1995-07-19 | 1999-03-30 | Fujitsu Network Communications, Inc. | Hierarchical resource management with maximum allowable allocation boundaries |
US6442172B1 (en) * | 1996-07-11 | 2002-08-27 | Alcatel Internetworking, Inc. | Input buffering and queue status-based output control for a digital traffic switch |
JP2874713B2 (ja) | 1996-08-16 | 1999-03-24 | 日本電気株式会社 | Atm交換機システムおよびそのトラヒック制御方法 |
US6119173A (en) * | 1997-01-27 | 2000-09-12 | Alcatel Usa Sourcing, L.P. | System and method for communications and process management in a distributed telecommunications switch |
US6092115A (en) * | 1997-02-07 | 2000-07-18 | Lucent Technologies Inc. | Method for supporting per-connection queuing for feedback-controlled traffic |
US5991266A (en) * | 1997-03-19 | 1999-11-23 | Mitsubishi Electric Information Technology Center America, Inc. (Ita) | Queue length based ABR flow control system |
JP2865139B2 (ja) * | 1997-04-18 | 1999-03-08 | 日本電気株式会社 | Atmセルバッファ回路及びatm交換機における優先順位任意割付方法 |
US6366558B1 (en) * | 1997-05-02 | 2002-04-02 | Cisco Technology, Inc. | Method and apparatus for maintaining connection state between a connection manager and a failover device |
JP3456398B2 (ja) * | 1998-02-02 | 2003-10-14 | 日本電気株式会社 | プロセッサ間ネットワークのフロー制御方法および装置 |
JP3866425B2 (ja) * | 1998-11-12 | 2007-01-10 | 株式会社日立コミュニケーションテクノロジー | パケットスイッチ |
US6898189B1 (en) * | 2000-08-23 | 2005-05-24 | Cisco Technology, Inc. | Restartable spanning tree for high availability network systems |
JP3808647B2 (ja) * | 1998-12-09 | 2006-08-16 | 富士通株式会社 | セル交換モジュール、伝送装置及び伝送装置における現用・予備切り替え方法 |
JP3704438B2 (ja) * | 1998-12-09 | 2005-10-12 | 株式会社日立製作所 | 可変長パケット通信装置 |
US6421741B1 (en) * | 1999-10-12 | 2002-07-16 | Nortel Networks Limited | Switching between active-replication and active-standby for data synchronization in virtual synchrony |
DE19949996A1 (de) * | 1999-10-15 | 2001-07-05 | Alcatel Sa | Netzelement mit redundanter Schaltmatrix |
US6992980B2 (en) * | 2000-06-20 | 2006-01-31 | International Business Machines Corporation | System and method for enabling a full flow control down to the sub-ports of a switch fabric |
GB2364199A (en) * | 2000-06-26 | 2002-01-16 | Mitel Corp | Standby redundancy in IMA |
JP4588259B2 (ja) * | 2000-09-11 | 2010-11-24 | 富士通株式会社 | 通信システム |
GB2368247A (en) * | 2000-10-18 | 2002-04-24 | Power X Ltd | Method and apparatus for regulating process state control messages |
US6968242B1 (en) * | 2000-11-07 | 2005-11-22 | Schneider Automation Inc. | Method and apparatus for an active standby control system on a network |
US6910148B1 (en) * | 2000-12-07 | 2005-06-21 | Nokia, Inc. | Router and routing protocol redundancy |
US7023841B2 (en) * | 2000-12-15 | 2006-04-04 | Agere Systems Inc. | Three-stage switch fabric with buffered crossbar devices |
US6914883B2 (en) * | 2000-12-28 | 2005-07-05 | Alcatel | QoS monitoring system and method for a high-speed DiffServ-capable network element |
US7200107B2 (en) * | 2001-01-06 | 2007-04-03 | Mindspeed Technologies, Inc. | Method and apparatus for lossless switchover in a redundant switch fabric |
US20030021230A1 (en) * | 2001-03-09 | 2003-01-30 | Petaswitch Solutions, Inc. | Switch fabric with bandwidth efficient flow control |
US6473434B1 (en) * | 2001-04-20 | 2002-10-29 | International Business Machines Corporation | Scaleable and robust solution for reducing complexity of resource identifier distribution in a large network processor-based system |
US20020159460A1 (en) * | 2001-04-30 | 2002-10-31 | Carrafiello Michael W. | Flow control system to reduce memory buffer requirements and to establish priority servicing between networks |
US7145904B2 (en) * | 2002-01-03 | 2006-12-05 | Integrated Device Technology, Inc. | Switch queue predictive protocol (SQPP) based packet switching technique |
US7020133B2 (en) * | 2002-01-03 | 2006-03-28 | Integrated Device Technology | Switch queue predictive protocol (SQPP) based packet switching method |
US7088722B1 (en) * | 2002-03-28 | 2006-08-08 | Cisco Technology, Inc. | Method and system for controlling flow of multiplexed data |
US7251219B2 (en) * | 2002-07-03 | 2007-07-31 | Intel Corporation | Method and apparatus to communicate flow control information in a duplex network processor system |
US20040120335A1 (en) * | 2002-12-23 | 2004-06-24 | Alcatel Canada Inc. | Efficient per-queue backpressure signaling |
JP4317788B2 (ja) * | 2004-05-21 | 2009-08-19 | 株式会社日立コミュニケーションテクノロジー | シェーピング装置、フロー制御方法および通信ノード装置 |
US7719982B2 (en) * | 2005-08-31 | 2010-05-18 | Intel Corporation | Switching device utilizing flow-control management |
-
2001
- 2001-06-28 JP JP2001196778A patent/JP3908483B2/ja not_active Expired - Fee Related
- 2001-10-30 US US10/020,077 patent/US7453800B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017532908A (ja) * | 2014-10-14 | 2017-11-02 | セインチップス テクノロジー カンパニーリミテッド | データキャッシング方法、装置及び記憶媒体 |
US10205673B2 (en) | 2014-10-14 | 2019-02-12 | Sanechips Technology Co. Ltd. | Data caching method and device, and storage medium |
Also Published As
Publication number | Publication date |
---|---|
US20030002517A1 (en) | 2003-01-02 |
JP3908483B2 (ja) | 2007-04-25 |
US7453800B2 (en) | 2008-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003018186A (ja) | 通信装置及び通信制御方法 | |
US6222822B1 (en) | Method for optimizing a digital transmission network operation through transient error monitoring and control and system for implementing said method | |
US6741552B1 (en) | Fault-tolerant, highly-scalable cell switching architecture | |
AU647267B2 (en) | Switching node in label multiplexing type switching network | |
US6122279A (en) | Asynchronous transfer mode switch | |
JP3652759B2 (ja) | パケット流量監視制御方式 | |
WO1995003657A1 (fr) | Central mta | |
JPH08237279A (ja) | トラフィック制御装置 | |
JP2004509512A (ja) | データ・パケット・スイッチのマルチキャスト・トラフィックを制御するためのシステム及び方法 | |
JPH10173661A (ja) | パケット交換機、および輻輳通知方式 | |
JPH0846590A (ja) | データ伝送システム | |
JP2002533994A (ja) | データ交換方法およびその装置 | |
WO1997031461A1 (en) | High speed packet-switched digital switch and method | |
JPH07327036A (ja) | 自己ルーチング交換機及び交換システム | |
JPH07202942A (ja) | パケット交換機 | |
JPH10285187A (ja) | Atmスイッチ用の分散形バッファリング・システム | |
US8086770B2 (en) | Communication apparatus with data discard functions and control method therefor | |
US6947413B2 (en) | Switching apparatus, communication apparatus, and communication system | |
US7342881B2 (en) | Backpressure history mechanism in flow control | |
JP3227133B2 (ja) | Atm交換機 | |
JP3848962B2 (ja) | パケット交換機およびセル転送制御方法 | |
Lindgren et al. | Fast Connection Establishment in the DTM Gigabit Network. | |
JP2874713B2 (ja) | Atm交換機システムおよびそのトラヒック制御方法 | |
JP2000224180A (ja) | データ優先転送方法 | |
JP3097549B2 (ja) | Atmスイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040423 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140126 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |