JP2003017838A - 多層基板 - Google Patents
多層基板Info
- Publication number
- JP2003017838A JP2003017838A JP2001197235A JP2001197235A JP2003017838A JP 2003017838 A JP2003017838 A JP 2003017838A JP 2001197235 A JP2001197235 A JP 2001197235A JP 2001197235 A JP2001197235 A JP 2001197235A JP 2003017838 A JP2003017838 A JP 2003017838A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- substrate
- circuit component
- surface wiring
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 耐落下衝撃特性やたわみ強度などの機械的特
性が向上し、且つ多層基板をマザーボードに半田付けす
る際の不具合を解決した多層基板を提供する。 【解決手段】 本発明の多層基板１０は、複数のガラス
−セラミック材料からなる絶縁層１ａ〜１ｄが積層され
た多層基体１の表面に表面配線層２及び回路構成部品６
を配置し、該表面配線層２及び回路構成部品６を被覆す
るように、基体表面全体に封止樹脂部材７を形成してな
る多層基板であって、封止樹脂部材７は曲げ弾性率が８
ＭＰａ以上の樹脂である。
性が向上し、且つ多層基板をマザーボードに半田付けす
る際の不具合を解決した多層基板を提供する。 【解決手段】 本発明の多層基板１０は、複数のガラス
−セラミック材料からなる絶縁層１ａ〜１ｄが積層され
た多層基体１の表面に表面配線層２及び回路構成部品６
を配置し、該表面配線層２及び回路構成部品６を被覆す
るように、基体表面全体に封止樹脂部材７を形成してな
る多層基板であって、封止樹脂部材７は曲げ弾性率が８
ＭＰａ以上の樹脂である。
Description
【０００１】
【発明の属する技術分野】本発明は、低温焼成可能なガ
ラス−セラミック材料を用いた多層基板に関するもので
あり、特に部品が搭載される基体表面を封止部材で被覆
して成る多層基板に関するものである。
ラス−セラミック材料を用いた多層基板に関するもので
あり、特に部品が搭載される基体表面を封止部材で被覆
して成る多層基板に関するものである。
【０００２】
【従来の技術】従来より、焼成温度を８００〜１０５０
℃と比較的低い温度で焼成可能な材料を用いた多層基板
が提案されている。
℃と比較的低い温度で焼成可能な材料を用いた多層基板
が提案されている。
【０００３】多層基板は、複数のガラス−セラミック材
料からなる絶縁層を積層した基体と、該基体の表面に配
置した表面配線層を有している。また、基体の内部には
内部配線層を配置しており、各絶縁層を打ち抜くように
形成されたビアホール導体により、内部配線層同士、あ
るいは内部配線層と表面配線層を電気的に接続してい
る。
料からなる絶縁層を積層した基体と、該基体の表面に配
置した表面配線層を有している。また、基体の内部には
内部配線層を配置しており、各絶縁層を打ち抜くように
形成されたビアホール導体により、内部配線層同士、あ
るいは内部配線層と表面配線層を電気的に接続してい
る。
【０００４】表面配線層、内部配線層、ビアホール導体
としては、導電率を高め、回路の高速化のために、Ａｇ
系の導体が用いられている。また、ガラス−セラミック
材料からなる絶縁層としては、Ａｇの融点が低いことか
ら、低温でＡｇ系の導体と同時焼成可能なガラス−セラ
ミック材料が用いられる。
としては、導電率を高め、回路の高速化のために、Ａｇ
系の導体が用いられている。また、ガラス−セラミック
材料からなる絶縁層としては、Ａｇの融点が低いことか
ら、低温でＡｇ系の導体と同時焼成可能なガラス−セラ
ミック材料が用いられる。
【０００５】また、表面配線層には、半田などにより、
積層セラミックコンデンサ、チップ抵抗器、ＳＡＷ素
子、インダクタンス素子、半導体素子などの回路構成部
品を搭載している。
積層セラミックコンデンサ、チップ抵抗器、ＳＡＷ素
子、インダクタンス素子、半導体素子などの回路構成部
品を搭載している。
【０００６】さらに、多層基板は半田によりマザーボー
ドに実装される。
ドに実装される。
【０００７】
【発明が解決しようとする課題】しかしながら、多層基
板がマザーボードに実装された状態で、マザーボードが
外部からの力によりたわんだり、マザーボードに落下な
どによる衝撃が加わったりすると、たわみや衝撃による
応力が直接多層基板に伝わり、クラックや剥離が発生し
たり、電気的特性が低下するという問題点があった。特
に、近年の多層基板の低背化の要求に伴い、基体厚みを
薄くした場合、これらの問題点は顕著になっていた。
板がマザーボードに実装された状態で、マザーボードが
外部からの力によりたわんだり、マザーボードに落下な
どによる衝撃が加わったりすると、たわみや衝撃による
応力が直接多層基板に伝わり、クラックや剥離が発生し
たり、電気的特性が低下するという問題点があった。特
に、近年の多層基板の低背化の要求に伴い、基体厚みを
薄くした場合、これらの問題点は顕著になっていた。
【０００８】また、表面配線層と回路構成部品を半田で
接合した後、多層基板をマザーボードに半田で実装する
ため、表面配線層と回路構成部品を接合していた半田が
再融解し、接合してはいけない表面配線層と回路構成部
品あるいは表面配線層同士がショートするという問題点
があった。
接合した後、多層基板をマザーボードに半田で実装する
ため、表面配線層と回路構成部品を接合していた半田が
再融解し、接合してはいけない表面配線層と回路構成部
品あるいは表面配線層同士がショートするという問題点
があった。
【０００９】本発明は、上述の問題に鑑みて案出された
ものであり、その目的は、耐落下衝撃特性やたわみ強度
などの機械的特性が向上し、且つ多層基板をマザーボー
ドに半田付けする際の不具合を解決した多層基板を提供
することにある。
ものであり、その目的は、耐落下衝撃特性やたわみ強度
などの機械的特性が向上し、且つ多層基板をマザーボー
ドに半田付けする際の不具合を解決した多層基板を提供
することにある。
【００１０】
【課題を解決するための手段】本発明の多層基板は、複
数のガラス−セラミック材料からなる絶縁層が積層され
た基体の表面に表面配線層及び回路構成部品を配置し、
該表面配線層及び回路構成部品を被覆するように前記基
体表面全体に封止部材を形成してなる多層基板であっ
て、前記封止部材は曲げ弾性率が８ＭＰａ以上の樹脂で
あることを特徴とする。
数のガラス−セラミック材料からなる絶縁層が積層され
た基体の表面に表面配線層及び回路構成部品を配置し、
該表面配線層及び回路構成部品を被覆するように前記基
体表面全体に封止部材を形成してなる多層基板であっ
て、前記封止部材は曲げ弾性率が８ＭＰａ以上の樹脂で
あることを特徴とする。
【００１１】好ましくは、前記表面配線層と回路構成部
品を熱硬化型導電性ペーストによる接合、ワイヤボンデ
ィング接合、超音波接合のいずれかで接合することを特
徴とする。
品を熱硬化型導電性ペーストによる接合、ワイヤボンデ
ィング接合、超音波接合のいずれかで接合することを特
徴とする。
【００１２】
【発明の実施の形態】以下、本発明の多層基板を図面に
基づいて説明する。図１は、本発明に係る多層基板の断
面図である。尚、実施例の基体は、４層の誘電体（絶
縁）層１ａ〜１ｄが積層した多層構造となっている。図
において、１０は多層基板であり、１は積層構造の絶縁
基板である基体、２は表面配線層であり、３はビアホー
ル導体、４は内部配線層、５は裏面配線層、６は回路構
成部品、７は封止部材（以下、封止樹脂部材という）で
ある。
基づいて説明する。図１は、本発明に係る多層基板の断
面図である。尚、実施例の基体は、４層の誘電体（絶
縁）層１ａ〜１ｄが積層した多層構造となっている。図
において、１０は多層基板であり、１は積層構造の絶縁
基板である基体、２は表面配線層であり、３はビアホー
ル導体、４は内部配線層、５は裏面配線層、６は回路構
成部品、７は封止部材（以下、封止樹脂部材という）で
ある。
【００１３】以下、多層基板１０について詳細に説明す
る。
る。
【００１４】基体１を構成する絶縁層１ａ〜１ｄは、１
層あたり例えば、５０〜３００μｍ程度の厚みを有し、
その材質としては、セラミック材料、低温焼成化が可能
な酸化物、低融点ガラス材料などが用いられる。具体的
には、セラミック材料として、例えば、Ａ１2Ｏ3、Ｂａ
Ｏ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、ＭｇＯ−ＴｉＯ 2
系などが、また、低温焼成化が可能な酸化物としては、
例えば、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3などが選
ばれる。
層あたり例えば、５０〜３００μｍ程度の厚みを有し、
その材質としては、セラミック材料、低温焼成化が可能
な酸化物、低融点ガラス材料などが用いられる。具体的
には、セラミック材料として、例えば、Ａ１2Ｏ3、Ｂａ
Ｏ−ＴｉＯ2系、ＣａＯ−ＴｉＯ2系、ＭｇＯ−ＴｉＯ 2
系などが、また、低温焼成化が可能な酸化物としては、
例えば、ＢｉＶＯ4、ＣｕＯ、Ｌｉ2Ｏ、Ｂ2Ｏ3などが選
ばれる。
【００１５】絶縁層１ａ〜１ｄの各層の厚み方向に貫く
ビアホール導体３が形成されている。また、絶縁層１ａ
〜１ｄの層間には、容量を形成する容量電極、インダク
タンス成分を形成する導体、ストリップ線路を形成する
導体など所定回路網を形成する内部配線層４が形成され
ている。また、絶縁層１ａの表面には、回路構成部品６
を搭載するための電極パッドや外部回路と接続する接続
端子を含む表面配線層２が形成されている。さらに、絶
縁層１ｄの裏面には、基体１をマザーボードに接合する
ための端子電極や、グランド電位となる裏面配線層５が
形成されている。
ビアホール導体３が形成されている。また、絶縁層１ａ
〜１ｄの層間には、容量を形成する容量電極、インダク
タンス成分を形成する導体、ストリップ線路を形成する
導体など所定回路網を形成する内部配線層４が形成され
ている。また、絶縁層１ａの表面には、回路構成部品６
を搭載するための電極パッドや外部回路と接続する接続
端子を含む表面配線層２が形成されている。さらに、絶
縁層１ｄの裏面には、基体１をマザーボードに接合する
ための端子電極や、グランド電位となる裏面配線層５が
形成されている。
【００１６】そして、表面配線層２、ビアホール導体
３、内部配線層４、裏面配線層５は、所定回路網を構成
すべく、互いに接続されている。また、これらの導体
は、Ａｇ系（Ａｇ単体又はＡｇ−Ｐｄ、Ａｇ−Ｐｔなど
のＡｇ合金）や、Ｃｕ系（Ｃｕ単体又はＣｕ合金）を主
成分とする導体膜（導体）が用いられる。
３、内部配線層４、裏面配線層５は、所定回路網を構成
すべく、互いに接続されている。また、これらの導体
は、Ａｇ系（Ａｇ単体又はＡｇ−Ｐｄ、Ａｇ−Ｐｔなど
のＡｇ合金）や、Ｃｕ系（Ｃｕ単体又はＣｕ合金）を主
成分とする導体膜（導体）が用いられる。
【００１７】回路構成部品６は、積層セラミックコンデ
ンサ、チップ抵抗器、ＳＡＷ素子、インダクタンス素
子、半導体素子など各種電子部品が例示される。
ンサ、チップ抵抗器、ＳＡＷ素子、インダクタンス素
子、半導体素子など各種電子部品が例示される。
【００１８】本発明の多層基板１０の特徴的なことは、
表面配線層２及び回路構成部品６を被覆するように、基
体１表面全体に曲げ弾性率が８ＭＰａ以上の封止樹脂部
材７を形成していることである。
表面配線層２及び回路構成部品６を被覆するように、基
体１表面全体に曲げ弾性率が８ＭＰａ以上の封止樹脂部
材７を形成していることである。
【００１９】また、表面配線層２と回路構成部品６を熱
硬化型導電性ペーストによる接合、ワイヤボンディング
接合、超音波接合のいずれかで、すなわち半田を用いず
に接合していることである。
硬化型導電性ペーストによる接合、ワイヤボンディング
接合、超音波接合のいずれかで、すなわち半田を用いず
に接合していることである。
【００２０】曲げ弾性率が８ＭＰａ以上の封止樹脂部材
７は、エポキシ系樹脂、フェノール系樹脂、シリコン系
樹脂、ポリイミド系樹脂、ポリエステル系樹脂などの熱
硬化型樹脂、紫外線硬化型樹脂などが例示できる。特に
ナフタレン骨格を含むエポキシ系樹脂やフェノール系樹
脂を用いると、加熱硬化温度での曲げ弾性率が高く、熱
硬化収縮率及び加熱硬化温度から室温までの熱収縮率が
小さく、且つ吸湿率が小さくなるため好ましい。また、
その厚みは、少なくとも基体１の表面に実装する回路構
成部品６を充分に被覆し得る厚みを有し、例えば、０．
５ｍｍ〜５ｍｍである。
７は、エポキシ系樹脂、フェノール系樹脂、シリコン系
樹脂、ポリイミド系樹脂、ポリエステル系樹脂などの熱
硬化型樹脂、紫外線硬化型樹脂などが例示できる。特に
ナフタレン骨格を含むエポキシ系樹脂やフェノール系樹
脂を用いると、加熱硬化温度での曲げ弾性率が高く、熱
硬化収縮率及び加熱硬化温度から室温までの熱収縮率が
小さく、且つ吸湿率が小さくなるため好ましい。また、
その厚みは、少なくとも基体１の表面に実装する回路構
成部品６を充分に被覆し得る厚みを有し、例えば、０．
５ｍｍ〜５ｍｍである。
【００２１】上述の多層基板１０の製造方法について説
明する。
明する。
【００２２】基体１となる誘電体材料、例えば、ガラス
−誘電体セラミック材料から成るグリーンシートを形成
する。なお、このグリーンシートは、基体１となる複数
の基板領域からなる大型グリーンシートである。
−誘電体セラミック材料から成るグリーンシートを形成
する。なお、このグリーンシートは、基体１となる複数
の基板領域からなる大型グリーンシートである。
【００２３】次に、グリーンシート上の各基板領域毎
に、ビアホール導体３となる所定径の貫通孔をパンチン
グによって形成する。
に、ビアホール導体３となる所定径の貫通孔をパンチン
グによって形成する。
【００２４】次に、グリーンシート上の各基板領域毎
に、スクリーン印刷により、上述の貫通穴にＡｇ系導電
性ペーストを充填するとともに、内部配線層４となる導
体膜などを形成する。また、さらに、最外層に位置する
グリーンシート上に、表面配線層２となる導体膜、各種
電極パッドとなる導体膜を形成する。
に、スクリーン印刷により、上述の貫通穴にＡｇ系導電
性ペーストを充填するとともに、内部配線層４となる導
体膜などを形成する。また、さらに、最外層に位置する
グリーンシート上に、表面配線層２となる導体膜、各種
電極パッドとなる導体膜を形成する。
【００２５】このように各導体膜が形成されたグリーン
シートを、積層順に応じて積層一体化して、複数の基板
領域からなる未焼成状態の大型多層基板を形成する。そ
の後、必要に応じて、各多層基板の形状に応じて、分割
溝を形成する。
シートを、積層順に応じて積層一体化して、複数の基板
領域からなる未焼成状態の大型多層基板を形成する。そ
の後、必要に応じて、各多層基板の形状に応じて、分割
溝を形成する。
【００２６】次に上述の未焼成状態の基板を大気雰囲気
や中性雰囲気で焼成処理する。焼成処理は、脱バインダ
過程と焼結過程からなる。
や中性雰囲気で焼成処理する。焼成処理は、脱バインダ
過程と焼結過程からなる。
【００２７】脱バインダ過程は、例えば６００℃以下の
温度領域で行われる。また、焼成過程は、ピーク温度８
５０〜１０５０℃にて行われる。
温度領域で行われる。また、焼成過程は、ピーク温度８
５０〜１０５０℃にて行われる。
【００２８】この工程で、基体１となる各基板領域に
は、回路機能素子を含む内部配線層４、ビアホール導体
３が形成され、基体１表面には表面配線層２が形成され
た大型多層基板が得られることになる。
は、回路機能素子を含む内部配線層４、ビアホール導体
３が形成され、基体１表面には表面配線層２が形成され
た大型多層基板が得られることになる。
【００２９】その後、必要に応じて、表面配線層２に接
続する厚膜抵抗素子や所定形状の絶縁保護膜を形成す
る。
続する厚膜抵抗素子や所定形状の絶縁保護膜を形成す
る。
【００３０】次に、基体１表面に形成された表面配線層
２上に、回路構成部品６を熱硬化型導電性ペーストによ
る接合、ワイヤボンディング接合、超音波接合のいずれ
かで電気的に接続する。
２上に、回路構成部品６を熱硬化型導電性ペーストによ
る接合、ワイヤボンディング接合、超音波接合のいずれ
かで電気的に接続する。
【００３１】熱硬化型導電性ペースト２１で接合する場
合は、まず一般に行われている印刷方式やポッティング
方式により、表面配線層２上に熱硬化型導電性ペースト
２１を塗布し、回路構成部品６を搭載後、乾燥機に入れ
て加熱硬化する。熱硬化型導電性ペースト２１の金属成
分としては、Ａｇ、Ｃｕ、Ｎｉ、これらの合金等があげ
られるが、導電性が高く酸化されにくいことから、Ａｇ
が好ましい。
合は、まず一般に行われている印刷方式やポッティング
方式により、表面配線層２上に熱硬化型導電性ペースト
２１を塗布し、回路構成部品６を搭載後、乾燥機に入れ
て加熱硬化する。熱硬化型導電性ペースト２１の金属成
分としては、Ａｇ、Ｃｕ、Ｎｉ、これらの合金等があげ
られるが、導電性が高く酸化されにくいことから、Ａｇ
が好ましい。
【００３２】ワイヤボンディング接合の場合は、まず、
基体表面上に回路構成部品をダイボンディング、すなわ
ち、回路構成部品６側で例えばＡｕ（あるいはＡｌ）の
ボンディングワイヤ配線３１の一端のファーストボンド
を行う。続いて、ボンディングワイヤ配線３１をセカン
ドボンディング、すなわち、あらかじめ加熱された基体
１表面に超音波振動を加えて、ボンディングワイヤ配線
３１の他端を押しつぶして固相接合する。
基体表面上に回路構成部品をダイボンディング、すなわ
ち、回路構成部品６側で例えばＡｕ（あるいはＡｌ）の
ボンディングワイヤ配線３１の一端のファーストボンド
を行う。続いて、ボンディングワイヤ配線３１をセカン
ドボンディング、すなわち、あらかじめ加熱された基体
１表面に超音波振動を加えて、ボンディングワイヤ配線
３１の他端を押しつぶして固相接合する。
【００３３】超音波接合で接合する場合は、回路構成部
品６の実装面には電極が形成されており、この電極上に
Ａｕボンディングワイヤ配線などを利用して、溶融した
金ボールを押しつけてバンプ４１が形成される。そし
て、回路構成部品６を基体１表面の表面配線層２にバン
プ４１が当接するように位置決め、載置し、超音波接合
により接合される。すなわち、回路構成部品６はフェー
スボンディングにより接合される。
品６の実装面には電極が形成されており、この電極上に
Ａｕボンディングワイヤ配線などを利用して、溶融した
金ボールを押しつけてバンプ４１が形成される。そし
て、回路構成部品６を基体１表面の表面配線層２にバン
プ４１が当接するように位置決め、載置し、超音波接合
により接合される。すなわち、回路構成部品６はフェー
スボンディングにより接合される。
【００３４】次に、基体１表面を曲げ弾性率が８ＭＰａ
以上の封止樹脂部材７で被覆することにより、大型多層
基板が得られる。なお、封止の方法は、液状封止材を用
いて注型法により封止する方法、あるいは常温では固形
の封止材を用いて、トランスファーモールド法により封
止する方式を用いることができる。
以上の封止樹脂部材７で被覆することにより、大型多層
基板が得られる。なお、封止の方法は、液状封止材を用
いて注型法により封止する方法、あるいは常温では固形
の封止材を用いて、トランスファーモールド法により封
止する方式を用いることができる。
【００３５】最後に、各基板領域毎に大型多層基板を分
離し、図１に示す多層基板１０が完成する。
離し、図１に示す多層基板１０が完成する。
【００３６】かくして本発明の多層基板１０によれば、
表面配線層２や回路構成部品６を曲げ弾性率が８ＭＰａ
以上の封止樹脂部材７で被覆しているため、多層基板１
０がマザーボードに実装された状態で、マザーボードが
たわんだり、マザーボードに落下などによる衝撃が加わ
ったりした場合も、このときの応力が直接多層基板１０
に伝わることを緩和し、クラックが発生したり、電気的
特性が低下するという問題点を解決できる。そして、耐
落下衝撃特性やたわみ強度などの機械的特性を著しく向
上させることができる。
表面配線層２や回路構成部品６を曲げ弾性率が８ＭＰａ
以上の封止樹脂部材７で被覆しているため、多層基板１
０がマザーボードに実装された状態で、マザーボードが
たわんだり、マザーボードに落下などによる衝撃が加わ
ったりした場合も、このときの応力が直接多層基板１０
に伝わることを緩和し、クラックが発生したり、電気的
特性が低下するという問題点を解決できる。そして、耐
落下衝撃特性やたわみ強度などの機械的特性を著しく向
上させることができる。
【００３７】ここで、基体１表面の角部が露出している
と、この部分を起点にして応力が発生しやすくなるた
め、耐落下試験強度が低下する。このため、基体１表面
全体を封止樹脂部材７で被覆することが望ましい。また
基体１表面全体を樹脂で被覆することにより、作業が簡
単であるという効果もある。
と、この部分を起点にして応力が発生しやすくなるた
め、耐落下試験強度が低下する。このため、基体１表面
全体を封止樹脂部材７で被覆することが望ましい。また
基体１表面全体を樹脂で被覆することにより、作業が簡
単であるという効果もある。
【００３８】また、基体１表面を被覆している封止樹脂
部材７の曲げ弾性率が８ＭＰａ未満の場合、耐落下衝撃
特性やたわみ強度などの機械的特性を向上させる効果が
不十分である。一方、封止樹脂部材７の曲げ弾性率が大
きすぎると、加熱時に封止樹脂部材７と基体１の熱膨張
の差による剥離が生じやすくなり、その際に基板にクラ
ックが発生したり、耐湿性が劣化するため、曲げ弾性率
の上限は１５ＭＰａ以下であることが望ましい。
部材７の曲げ弾性率が８ＭＰａ未満の場合、耐落下衝撃
特性やたわみ強度などの機械的特性を向上させる効果が
不十分である。一方、封止樹脂部材７の曲げ弾性率が大
きすぎると、加熱時に封止樹脂部材７と基体１の熱膨張
の差による剥離が生じやすくなり、その際に基板にクラ
ックが発生したり、耐湿性が劣化するため、曲げ弾性率
の上限は１５ＭＰａ以下であることが望ましい。
【００３９】また、表面配線層２と回路構成部品６を熱
硬化型導電性ペーストによる接合、ワイヤボンディング
接合、超音波接合のいずれかで、すなわち半田を用いず
に接合しているため、多層基板１０をマザーボードに半
田により実装する際に熱が加わっても、表面配線層２と
回路構成部品６の接合状態は安定で、接合してはいけな
い表面配線層と回路構成部品あるいは表面配線どうしが
ショートするという問題点をなくすことができる。
硬化型導電性ペーストによる接合、ワイヤボンディング
接合、超音波接合のいずれかで、すなわち半田を用いず
に接合しているため、多層基板１０をマザーボードに半
田により実装する際に熱が加わっても、表面配線層２と
回路構成部品６の接合状態は安定で、接合してはいけな
い表面配線層と回路構成部品あるいは表面配線どうしが
ショートするという問題点をなくすことができる。
【００４０】ここで、封止樹脂部材７表面を平坦にする
ことにより、封止樹脂部材７表面で直接多層基板１０の
吸着を行うことができるため、吸着ミスが減少し、マザ
ーボードの所定の位置への搭載を確実に行うことができ
る。
ことにより、封止樹脂部材７表面で直接多層基板１０の
吸着を行うことができるため、吸着ミスが減少し、マザ
ーボードの所定の位置への搭載を確実に行うことができ
る。
【００４１】なお、本発明は上記の実施の形態例に限定
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
されるものではなく、本発明の要旨を逸脱しない範囲内
での種々の変更や改良等は何ら差し支えない。
【００４２】例えば、基体表面にキャビティを形成し、
回路構成部品の一部をこのキャビティ内に搭載し、樹脂
がこのキャビティ内も封止するようにしても良い。
回路構成部品の一部をこのキャビティ内に搭載し、樹脂
がこのキャビティ内も封止するようにしても良い。
【００４３】また、表面配線層と回路構成部品を半田に
より接合し、この時の半田より融点が低い半田を用い
て、多層基板をマザーボードに実装するようにしても良
い。
より接合し、この時の半田より融点が低い半田を用い
て、多層基板をマザーボードに実装するようにしても良
い。
【００４４】また、本発明は、多層基板だけでなく単板
にも適用できる。
にも適用できる。
【００４５】また、基板材料として、ガラスエポキシ基
板を用いても良い。
板を用いても良い。
【００４６】
【実施例】本発明の実施例を以下に示す。
【００４７】まず、表面に表面配線層２を形成した大型
多層基板を作成する。表面配線層２に回路構成部品６を
接合し、表面配線層２及び回路構成部品６を被覆するよ
うに、基体１表面全体に樹脂（封止部材）７を形成す
る。大型多層基板を分割溝に沿って分割し、多層基板１
０を得る。
多層基板を作成する。表面配線層２に回路構成部品６を
接合し、表面配線層２及び回路構成部品６を被覆するよ
うに、基体１表面全体に樹脂（封止部材）７を形成す
る。大型多層基板を分割溝に沿って分割し、多層基板１
０を得る。
【００４８】表１に示すように、回路構成部品６を表面
配線層２に接合する方法、封止樹脂部材７の曲げ弾性率
を変化させて、耐落下衝撃特性、多層基板１０のたわみ
量、表面配線層２のショートの有無を調べた。
配線層２に接合する方法、封止樹脂部材７の曲げ弾性率
を変化させて、耐落下衝撃特性、多層基板１０のたわみ
量、表面配線層２のショートの有無を調べた。
【００４９】ここで、封止樹脂部材７の曲げ弾性率は、
樹脂材料の主剤である高分子材料の構造や側鎖の官能基
を変化させることにより調節した。例えば、硬化剤の種
類を変化させたり、フィラー量を制御したり、樹脂組成
を変化（一般に、エポキシ系、フェノール系樹脂の方が
シリコーンあるいはシリコーン変性エポキシ樹脂などよ
り硬い）させることにより、樹脂の硬化性を制御し、曲
げ弾性率を調節した。また、封止樹脂部材７の厚みは
０．８ｍｍとした。
樹脂材料の主剤である高分子材料の構造や側鎖の官能基
を変化させることにより調節した。例えば、硬化剤の種
類を変化させたり、フィラー量を制御したり、樹脂組成
を変化（一般に、エポキシ系、フェノール系樹脂の方が
シリコーンあるいはシリコーン変性エポキシ樹脂などよ
り硬い）させることにより、樹脂の硬化性を制御し、曲
げ弾性率を調節した。また、封止樹脂部材７の厚みは
０．８ｍｍとした。
【００５０】表１において、試料番号２〜７は、回路構
成部品６を表面配線層２に熱硬化型Ａｇペースト２１で
接合し、封止樹脂部材７の曲げ弾性率を７〜１５ＭＰａ
に変化させた。試料番号１は、基体１表面を封止樹脂部
材７で封止しなかった。
成部品６を表面配線層２に熱硬化型Ａｇペースト２１で
接合し、封止樹脂部材７の曲げ弾性率を７〜１５ＭＰａ
に変化させた。試料番号１は、基体１表面を封止樹脂部
材７で封止しなかった。
【００５１】試料番号８〜１０は、封止樹脂部材７の曲
げ弾性率を８ＭＰａに固定し、回路構成部品６を表面配
線層２にそれぞれ、ボンディングワイヤ、超音波接合、
半田で接合した。
げ弾性率を８ＭＰａに固定し、回路構成部品６を表面配
線層２にそれぞれ、ボンディングワイヤ、超音波接合、
半田で接合した。
【００５２】封止樹脂部材７の曲げ弾性率は、室温下で
３点曲げ試験を行い、荷重−たわみ曲線から求めた。
３点曲げ試験を行い、荷重−たわみ曲線から求めた。
【００５３】多層基板１０の耐落下衝撃特性は、多層基
板１０をマザーボードに実装した状態で、コンクリート
上１ｍの高さから、垂直及び水平落下試験を１００回行
った後のクラック、剥離の有無を確認した。クラック、
剥離が発生しなかった場合を丸印、発生した場合をバツ
印とした。
板１０をマザーボードに実装した状態で、コンクリート
上１ｍの高さから、垂直及び水平落下試験を１００回行
った後のクラック、剥離の有無を確認した。クラック、
剥離が発生しなかった場合を丸印、発生した場合をバツ
印とした。
【００５４】多層基板１０のたわみ強度の測定方法は、
１００ｍｍ×４０ｍｍ×１．６ｍｍのマザーボードの中
央部に、１４ｍｍ×８ｍｍ×０．６ｍｍの多層基板１０
を半田付けして、マザーボードをたわませていき、クラ
ックが発生した時点でのマザーボードのたわみ量を測定
した。判断基準は、たわみ量が２．５ｍｍ以上を良品、
２．５ｍｍ未満を不良品とした。
１００ｍｍ×４０ｍｍ×１．６ｍｍのマザーボードの中
央部に、１４ｍｍ×８ｍｍ×０．６ｍｍの多層基板１０
を半田付けして、マザーボードをたわませていき、クラ
ックが発生した時点でのマザーボードのたわみ量を測定
した。判断基準は、たわみ量が２．５ｍｍ以上を良品、
２．５ｍｍ未満を不良品とした。
【００５５】また、多層基板１０の耐熱性試験では、多
層基板１０をピーク温度２８０℃のリフロー炉に５回通
した時の接合してはいけない表面配線層と回路構成部品
あるいは表面配線層同士のショートの有無で判断した。
ショートが発生しなかった場合を丸印、発生した場合を
バツ印とした。
層基板１０をピーク温度２８０℃のリフロー炉に５回通
した時の接合してはいけない表面配線層と回路構成部品
あるいは表面配線層同士のショートの有無で判断した。
ショートが発生しなかった場合を丸印、発生した場合を
バツ印とした。
【００５６】結果を表１に示す。
【００５７】
【表１】
【００５８】なお、表１において、試料Ｎｏ．に＊を付
したものは、比較例である。
したものは、比較例である。
【００５９】表において、回路構成部品６を表面配線層
２に熱硬化型Ａｇペーストによる接合、ワイヤボンディ
ング接合、超音波接合のいずれかで接合し、封止樹脂部
材７の曲げ弾性率が８ＭＰａ以上である本実施例（試料
番号３〜９）では、耐落下衝撃特性においてクラック、
剥離が発生せず、たわみ量が２．５ｍｍ以上となり、耐
熱性試験においてショートが発生しなかった。
２に熱硬化型Ａｇペーストによる接合、ワイヤボンディ
ング接合、超音波接合のいずれかで接合し、封止樹脂部
材７の曲げ弾性率が８ＭＰａ以上である本実施例（試料
番号３〜９）では、耐落下衝撃特性においてクラック、
剥離が発生せず、たわみ量が２．５ｍｍ以上となり、耐
熱性試験においてショートが発生しなかった。
【００６０】これに対し、基体１表面を封止樹脂部材７
で被覆しなかった場合（試料番号１）、耐落下衝撃特性
においてクラック、剥離が発生し、たわみ量が２．０ｍ
ｍとなった。また、封止樹脂部材７の曲げ弾性率が７Ｍ
Ｐａである場合（試料番号２）、たわみ量が２．３ｍｍ
となった。
で被覆しなかった場合（試料番号１）、耐落下衝撃特性
においてクラック、剥離が発生し、たわみ量が２．０ｍ
ｍとなった。また、封止樹脂部材７の曲げ弾性率が７Ｍ
Ｐａである場合（試料番号２）、たわみ量が２．３ｍｍ
となった。
【００６１】一方、回路構成部品６を表面配線層２に半
田で接合した場合（試料番号１０）、耐熱性試験におい
て、ショートが発生した。
田で接合した場合（試料番号１０）、耐熱性試験におい
て、ショートが発生した。
【００６２】なおこの他、回路構成部品６を表面配線層
２に熱硬化型Ａｇペーストによる接合、ワイヤボンディ
ング接合、超音波接合のいずれかで接合し、曲げ弾性率
が８ＭＰａ以上である封止樹脂部材７を基体１表面の全
面に被覆しなかった場合も、たわみ強度が２．５ｍｍ未
満になった。
２に熱硬化型Ａｇペーストによる接合、ワイヤボンディ
ング接合、超音波接合のいずれかで接合し、曲げ弾性率
が８ＭＰａ以上である封止樹脂部材７を基体１表面の全
面に被覆しなかった場合も、たわみ強度が２．５ｍｍ未
満になった。
【００６３】
【発明の効果】以上のように、本発明によれば、表面配
線層や回路構成部品を曲げ弾性率が８ＭＰａ以上の封止
樹脂部材で被覆しているため、多層基板がマザーボード
に搭載された状態において、耐落下衝撃特性やたわみ強
度などの機械的特性を著しく向上させることができる。
線層や回路構成部品を曲げ弾性率が８ＭＰａ以上の封止
樹脂部材で被覆しているため、多層基板がマザーボード
に搭載された状態において、耐落下衝撃特性やたわみ強
度などの機械的特性を著しく向上させることができる。
【００６４】また、表面配線層と回路構成部品を熱硬化
型導電性ペーストによる接合、ワイヤボンディング接
合、超音波接合のいずれかで、すなわち半田を用いずに
接合しているため、多層基板をマザーボードに半田によ
り実装する際に熱が加わっても、表面配線層と回路構成
部品の接合状態は安定で、接合してはいけない表面配線
層と回路構成部品あるいは表面配線層どうしがショート
するという問題点をなくすことができる。
型導電性ペーストによる接合、ワイヤボンディング接
合、超音波接合のいずれかで、すなわち半田を用いずに
接合しているため、多層基板をマザーボードに半田によ
り実装する際に熱が加わっても、表面配線層と回路構成
部品の接合状態は安定で、接合してはいけない表面配線
層と回路構成部品あるいは表面配線層どうしがショート
するという問題点をなくすことができる。
【図１】本発明に係る多層基板の断面図である。
１０ 多層基板
１ 基体
１ａ〜１ｄ 絶縁層
２ 表面配線層
３ 内部配線層
４ ビアホール導体
５ 裏面配線層
６ 回路構成部品
７ 封止樹脂部材
２１ 熱硬化性導電性ペースト
３１ ボンディングワイヤ配線
４１ バンプ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｑ
Ｆターム(参考） 5E314 AA24 AA25 AA31 AA32 BB01
CC01 FF01 FF21 FF23 GG09
GG11
5E319 AA03 AB05 AC01 CC12 CC61
CD26 GG20
5E346 AA02 AA12 AA15 AA17 AA22
AA32 AA51 CC32 CC37 CC39
EE21 EE24 HH11
Claims (2)
- 【請求項１】 複数のガラス−セラミック材料からなる
絶縁層が積層された基体の表面に表面配線層及び回路構
成部品を配置し、該表面配線層及び回路構成部品を被覆
するように前記基体表面全体に封止部材を形成してなる
多層基板であって、 前記封止部材は曲げ弾性率が８ＭＰａ以上の樹脂である
ことを特徴とする多層基板。 - 【請求項２】 前記表面配線層と回路構成部品を熱硬化
型導電性ペーストによる接合、ワイヤボンディング接
合、超音波接合のいずれかで接合することを特徴とする
請求項１記載の多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197235A JP2003017838A (ja) | 2001-06-28 | 2001-06-28 | 多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001197235A JP2003017838A (ja) | 2001-06-28 | 2001-06-28 | 多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017838A true JP2003017838A (ja) | 2003-01-17 |
Family
ID=19034872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001197235A Pending JP2003017838A (ja) | 2001-06-28 | 2001-06-28 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017838A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211150A (ja) * | 2007-02-28 | 2008-09-11 | Seiko Instruments Inc | ３次元構造体部品、及びその製造方法 |
| JP2016092176A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社村田製作所 | 電子部品内蔵基板およびその製造方法 |
| US10074795B2 (en) | 2014-10-31 | 2018-09-11 | Seiko Epson Corporation | Ultrasonic probe as well as electronic apparatus and ultrasonic imaging apparatus |
| CN112582357A (zh) * | 2019-09-30 | 2021-03-30 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
-
2001
- 2001-06-28 JP JP2001197235A patent/JP2003017838A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008211150A (ja) * | 2007-02-28 | 2008-09-11 | Seiko Instruments Inc | ３次元構造体部品、及びその製造方法 |
| US10074795B2 (en) | 2014-10-31 | 2018-09-11 | Seiko Epson Corporation | Ultrasonic probe as well as electronic apparatus and ultrasonic imaging apparatus |
| JP2016092176A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社村田製作所 | 電子部品内蔵基板およびその製造方法 |
| CN112582357A (zh) * | 2019-09-30 | 2021-03-30 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7557307B2 (en) | Electronic component and its manufacturing method | |
| US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
| JP4310467B2 (ja) | 複合多層基板及びその製造方法 | |
| JP3401767B2 (ja) | 多層セラミック基板およびその製造方法 | |
| CN1223250C (zh) | 多层布线衬底及其制造方法 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| US8541694B2 (en) | Multilayer wiring board | |
| JPH08236936A (ja) | 積層ガラス−セラミック回路基板 | |
| JP5535451B2 (ja) | セラミック配線基板およびその製造方法 | |
| CN110997223A (zh) | 包括多个组件的无引线堆叠 | |
| JP2003017838A (ja) | 多層基板 | |
| US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
| JP4013339B2 (ja) | バンプを有する電子部品の製造方法 | |
| US8413321B2 (en) | Module substrate and production method | |
| JP2003142804A (ja) | 回路基板 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| WO2024154790A1 (ja) | 配線基板、電気装置および電気装置構造体 | |
| JPH10173083A (ja) | 電子部品搭載用配線基板とその製造方法 | |
| JP3252743B2 (ja) | セラミックス回路基板 | |
| JP3934910B2 (ja) | 回路基板 | |
| JP3692214B2 (ja) | 多層配線基板 | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JP2002141646A (ja) | 回路基板 | |
| KR100393592B1 (ko) | 도전성 페이스트 및 이를 이용한 집적 회로 장치 | |
| JP3872402B2 (ja) | 配線基板 |