JP2003008184A - プリント基板 - Google Patents

プリント基板

Info

Publication number
JP2003008184A
JP2003008184A JP2001186679A JP2001186679A JP2003008184A JP 2003008184 A JP2003008184 A JP 2003008184A JP 2001186679 A JP2001186679 A JP 2001186679A JP 2001186679 A JP2001186679 A JP 2001186679A JP 2003008184 A JP2003008184 A JP 2003008184A
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
semiconductor chip
pads
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001186679A
Other languages
English (en)
Inventor
Manabu Katabuchi
学 片渕
Tomoji Saito
友治 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba IT and Control Systems Corp
Original Assignee
Toshiba Corp
Toshiba IT and Control Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba IT and Control Systems Corp filed Critical Toshiba Corp
Priority to JP2001186679A priority Critical patent/JP2003008184A/ja
Publication of JP2003008184A publication Critical patent/JP2003008184A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】はんだボール及び接続不良による不具合をなく
すと共に、高精度な実装設備を不要とし、かつ目視検査
及び手直し作業にかかる労力を不要とする。 【解決手段】プリント基板本体1と、所定の間隔を存し
て設けられた一対のパッド2a、2bと、各パッド2
a、2bの間に設けられた一対の追加パッド2c、2d
とからプリント基板を構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体チップを取
り付け可能に設計されたプリント基板の改良に関する。
【0002】
【従来の技術】一般に、各種電子機器には、配線パター
ンが形成されたプリント基板の表面に半導体チップ、抵
抗、コンデンサ等を搭載したプリント回路板が用いられ
ている。このプリント基板には、ベークライト(熱硬化
性フェノール樹脂の登録商標名)及びガラス繊維等の素
材などが用いられている。
【0003】以下、従来のプリント基板及び半導体チッ
プ4のプリント基板への実装方法の一例について図を用
いて説明する。
【0004】図28は、従来から用いられているこの種
のプリント基板の構成例を示す平面図であり、図29
は、この種のプリント基板の一部の断面図である。
【0005】このプリント基板は、プリント基板本体1
と、このプリント基板本体1の表面上に所定の間隔を存
して設けられた一対のパッド2a、2bと、このプリン
ト基板のパッド2a、2b以外の部分に覆設されたソル
ダレジスト3とから構成されている。
【0006】プリント基板本体1は、略長方形形状の平
面形状を有する電気絶縁材からなる板状部材である。
【0007】各パッド2a、2bは、略長方形形状の平
面形状を有し、取り付ける半導体チップ4の電極5a、
5b間の距離に合わせて所定の間隔を存して設けられて
いる。
【0008】また、これらのパッド2a、2bの表面に
は、加熱中の各パッド2a、2bの酸化を防止するとと
もに、融解したはんだの表面張力を低下させ、はんだの
なじみや広がりを助長する観点からフラックスが塗布さ
れている。
【0009】ソルダレジスト3は、プリント基板上に設
けられた図示しない配線パターン等の酸化防止、又は配
線パターンの短絡を防止する等のために、プリント基板
上のパッド2a、2b以外の部分にはんだが被らないよ
うに覆設されている。
【0010】図30は、この種のプリント基板に取り付
ける半導体チップ4の一例を示す平面図であり、図31
は、同半導体チップ4の側面図である。
【0011】半導体チップ4は、半導体チップ本体4a
の両端に電極5a、5bが設けられている。
【0012】これらの電極5a、5bは、略長方形状の
平面形状を有すると共に、略Uの字型の断面形状を有し
ている。
【0013】図32は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図であり、図33は、半導
体チップ4の実装後のプリント基板の一部の側面の断面
と半導体チップ4の側面との構成例を示す概要図であ
る。
【0014】以上のように構成した半導体チップ4のプ
リント基板上への実装方法としては、まず、あらかじめ
はんだをプリント基板上に設けられたパッドの表面上に
塗布する。
【0015】次の工程では、プリント基板上でパッド2
a、2bが設けられた面と同じ側から、半導体チップ4
の有する電極5a、5bとプリント基板のパッド2a、
2bとが重なるように装着する。
【0016】次の工程では、図示しないリフロー装置
で、半導体チップ4とプリント基板とを同時にはんだの
融点よりも高い温度まで加熱することにより、融解した
はんだ6aがパッド2a、2b上に広がる。
【0017】この状態で加熱を止めると、半導体チップ
4側の電極5a、5bとプリント基板側のパッド2a、
2bとがはんだ接合され、各パッド2a、2bを介して
半導体チップ4に通電可能となる。これにより、半導体
チップ4のプリント基板への実装が完了する。
【0018】
【発明が解決しようとする課題】しかしながら、このよ
うなプリント基板においては、余剰はんだにより短絡を
生ずる不具合、又は接続不良などの不具合を生じる可能
性がある。
【0019】余剰はんだとは、パッドと半導体チップ4
との接合に用いられるのに必要な量を超過した超過分の
はんだのことを言い、この余剰はんだにより、はんだボ
ール6bが生成される。
【0020】図34は、はんだボール6bを生じている
プリント基板の構成例を示す平面図であり、図35は、
はんだボール6bを生じているプリント基板の一部の側
面の断面と半導体チップ4の側面との構成例を示す概要
図である。
【0021】一方、図36は、接続不良による不具合を
生じているプリント基板の構成例を示す平面図であり、
図37は、接続不良による不具合を生じているプリント
基板の一部の側面の断面と半導体チップ4の側面との構
成例を示す概要図である。
【0022】半導体チップ4のプリント基板への実装時
における余剰はんだ6cにより短絡を生ずる不具合は、
図示しないリフロー装置の加熱により半導体チップ4の
下部に塗布されていたはんだが融解し、半導体チップ4
の重量によって押しつぶされ、各パッド2a、2bから
半導体チップ4の中央側にはみ出たまま、戻りきれない
余剰はんだ6cとして半導体チップ4の側面に図34に
示すようにはんだボール6bを形成することにより発生
する可能性がある。
【0023】このはんだボール6bは、フラックスの残
渣7のみで、プリント基板本体1又はソルダレジスト3
の表面に固着されていることから、このプリント基板に
振動もしくは衝撃が加わったとき、又はフラックスの残
渣7が軟化する温度になったときなどに、半導体チップ
4の側面から脱落する可能性がある。この脱落したはん
だボール6bが絶縁の必要な箇所に移動したときに、短
絡を生ずる不具合が、引き起こされてしまう可能性があ
る。
【0024】このはんだボール6bが発生したときは、
図示しない針等を用いて除去した後、プリント基板表面
を清掃し、はんだボール6bを完全に除去しなければな
らない。しかしながら、半導体チップ4の小型化、高密
度化に伴い、はんだボール6bは微細化し、目視検査に
よる発見及びはんだボール6bの完全なる除去には多大
なる労力を必要とする。
【0025】また、このはんだボール6bの発生を防止
するには、図示しないメタルマスクを用いるか、パッド
2a、2bの寸法を小型化して余剰はんだ6cを減少さ
せるか、高精度な実装設備を導入するか、又ははんだ印
刷設備を導入するか等といった対策を講じなければなら
ない。しかしながら、これらの対策には、多大な労力を
必要とする。
【0026】一方、接続不良による不具合は、半導体チ
ップ4の実装ずれ、はんだの印刷ずれ、又ははんだの印
刷のかすれ等によって、半導体チップ4の有する一端の
パッド、(例えば、2a)がはんだ6aと十分に接触し
ていない状態のときに生じる可能性がある。
【0027】この状態で、図示しないリフロー装置によ
りはんだの融点よりも高い温度まで加熱されると、他端
のパッド2bを接合するはんだ6aの表面張力により半
導体チップ4が引き寄せられ、はんだ6aとの接触が不
十分なパッド2aが浮き上がり、一端のパッド2aが未
接続の状態ではんだ付け作業が終了し、接続不良の不具
合が発生する。
【0028】接続不良が発生したときは、図示しないは
んだコテ等を用いて半導体チップ4を取り外し、再び取
り付けせざるを得ない。しかしながら、半導体チップ4
の小型化、高密度化に伴い、接続不良による不具合を生
じている箇所の目視検査による発見、及び手直し作業に
は多大なる労力を必要とする。
【0029】また、接続不良を防止するには、高精度な
実装設備を導入するか、はんだ印刷設備を導入するか、
図示しないメタルマスクの開口寸法を広げるか、パッド
2a、2bの寸法を半導体チップ4の中央部に広げる
か、といった対策を講じる必要がある。しかしながら、
メタルマスクの開口寸法を広げたり、パッド2a、2b
の寸法を半導体チップ4の中央部に広げたりといった対
策を実行すると、はんだの量が増加し、余剰はんだ6c
によりはんだボール6bが、発生してしまう可能性があ
る。また、メタルマスクの開口寸法を変更すると、プリ
ント基板上に塗布するはんだ量を調節しなければならな
くなる。
【0030】そこで本発明は、上記事情を鑑みてなされ
たもので、はんだボール及び接続不良による不具合をな
くすと共に、高精度な実装設備を不要とし、かつ目視検
査及び手直し作業にかかる労力を不要とすることが可能
なプリント基板を提供することを目的とする。
【0031】
【課題を解決するための手段】本発明の骨子は、プリン
ト基板上の余剰はんだを固着する構成により、はんだボ
ール及び接続不良による不具合をなくすと共に、高精度
な実装設備を不要とし、かつ目視検査及び手直し作業に
かかる労力を不要とすることを可能とすることにある。
【0032】ここで、余剰はんだを固着する構成として
は、余剰はんだを表面に保持するか、又は内部に収容す
る構成であればよく、例えば、プリント基板上に、取り
付ける半導体チップの両側の側面に所定の間隔で少なく
とも一対のパッド、スルーホール、ビアホール等を設け
る手法、又は各パッド間に少なくとも1つの溝を設ける
手法などがある。
【0033】さて、以上のような本発明の骨子は、具体
的には以下のような手段を講じることにより実現され
る。
【0034】請求項1に係る発明は、半導体チップを取
り付け可能なプリント基板であって、プリント基板本体
と、半導体チップの有する電極をプリント基板本体に取
り付けるためにプリント基板本体の表面上に所定の間隔
を存して設けられた一対の第1のパッドと、各第1のパ
ッドの間に設けられた第1の余剰はんだ固着部とを備え
たプリント基板である。
【0035】従って、請求項1に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、余剰はんだが第1の余剰はんだ固着
部に接合され、強固で脱落のないはんだとしてプリント
基板本体上に固着されるので、はんだ付け品質の確保が
出来るとともに、はんだボールの目視確認、又は手直し
作業に要する労力を削減することが出来る。
【0036】請求項2に係る発明は、請求項1に記載の
プリント基板において、各第1のパッドと第1の余剰は
んだ固着部とを接続する第1の配線パターンを付加した
プリント基板である。
【0037】従って、請求項2に係る発明のプリント基
板においては、上記手段を備えたことにより、請求項1
に係る発明の作用に加え、第1の余剰はんだ固着部を用
いることによって導通試験を容易に行うことが出来る。
【0038】請求項3に係る発明は、請求項1又は請求
項2に記載のプリント基板において、第1の余剰はんだ
固着部は、所定の間隔を存してプリント基板本体の表面
上に設けられた少なくとも一対の第2のパッドであるプ
リント基板である。
【0039】従って、請求項3に係る発明のプリント基
板においては、上記手段を備えたことにより、請求項1
又は請求項2に係る発明の作用を容易かつ確実に実現で
きる。
【0040】請求項4に係る発明は、請求項1に記載の
プリント基板において、第1の余剰はんだ固着部は、プ
リント基板本体の表面上に所定の間隔を存して設けられ
た少なくとも一対のスルーホールであるプリント基板で
ある。
【0041】従って、請求項4に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、余剰はんだが各スルーホールに接合
され、強固で脱落のないはんだとしてプリント基板上に
保持されるので、はんだ付け品質の確保が出来るととも
に、はんだボールの目視確認、又は手直し作業に要する
労力を削減することが出来る。
【0042】請求項5に係る発明は、請求項2に記載の
プリント基板において、第1の余剰はんだ固着部は、プ
リント基板本体の表面上に所定の間隔を存して設けられ
た少なくとも一対のビアホールであるプリント基板であ
る。
【0043】従って、請求項5に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、余剰はんだがビアホールに接合さ
れ、強固で脱落のないはんだとしてプリント基板上に保
持されるので、はんだ付け品質の確保が出来るととも
に、はんだボールの目視確認、又は手直し作業に要する
労力を削減することが出来る。
【0044】請求項6に係る発明は、請求項1又は請求
項2に記載のプリント基板において、各第1のパッド
は、プリント基板本体の表面上でかつ余剰はんだ固着部
と同一方向に延長された第1の延長部を備えた平面形状
を有するものであるプリント基板である。
【0045】従って、請求項6に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップとはんだとの接触面積を十分確保できるので、多少
の実装ずれ等が発生しても、接続不良が発生せず、半導
体チップの実装時におけるはんだ付け品質を保つことが
出来る。
【0046】請求項7に係る発明は、請求項1に記載の
プリント基板において、各第1のパッドは、半導体チッ
プと同一の方向に延長された第2の延長部を備えた平面
形状を有するものであり、第1の余剰はんだ固着部は、
各第1のパッド間に設けられた少なくとも1つの溝であ
るプリント基板である。
【0047】従って、請求項7に係る発明のプリント基
板においては、上記手段を備えたことにより、半導体チ
ップの実装時には、各第1のパッドに設けられた第2の
延長部によって半導体チップとはんだとの接触面積が広
く確保され、接触不良による不具合を防止することが可
能になるとともに、各第1のパッド間に設けられた溝に
余剰はんだが流れ込むので、はんだボールが生成され
ず、半導体チップの実装時におけるはんだ付けの品質を
高めることが出来る。
【0048】請求項8に係る発明は、複数の半導体チッ
プを選択的に取り付け可能なプリント基板であって、プ
リント基板本体と、各半導体チップの有する電極をプリ
ント基板本体に取り付けるためにプリント基板本体の表
面上に所定の間隔を存して設けられた一対の第3のパッ
ドと、プリント基板本体の表面上に所定の間隔を存して
設けられ、第3のパッドと互いに大きさの異なる少なく
とも一対の第4のパッドと、第3のパッドと第4のパッ
ドとを接続する第2の配線パターンと、各第3のパッド
及び各第4のパッドに対応してそれぞれ個別に設けられ
た複数の第2の余剰はんだ固着部とを備えたプリント基
板である。
【0049】従って、請求項8に係る発明のプリント基
板においては、上記手段を備えたことにより、余剰はん
だが各第3のパッド及び各第4のパッドで接合され、強
固で脱落のないはんだとしてプリント基板の表面上に保
持されるので、はんだ付け品質の確保が出来るととも
に、はんだボールの目視確認、又は手直し作業に要する
労力を削減することが出来る。
【0050】さらに、製造元で実装する半導体チップの
大きさを任意に選択でき、高精度の実装設備の導入に要
する労力を省くことが出来る。
【0051】請求項9に係る発明は、請求項8に記載の
プリント基板において、各第3のパッド及び各第4のパ
ッドと、各第3のパッド及び各第4のパッドに対応して
それぞれ個別に設けられた複数の第2の余剰はんだ固着
部とを個別に接続する複数の第3の配線パターンを付加
したプリント基板である。
【0052】従って、請求項9に係る発明のプリント基
板においては、上記手段を備えたことにより請求項8の
作用に加え、各第2の余剰はんだ固着部を用いて、導通
試験を容易にかつ確実に行うことが出来る。
【0053】請求項10に係る発明は、プリント基板本
体と、半導体チップの有する電極をプリント基板本体に
取り付けるためにプリント基板本体の表面上に所定の間
隔を存して設けられた一対の第5のパッドとを備えたプ
リント基板であって、第5のパッドは、半導体チップの
両側に延長された第3の延長部と、半導体チップと同一
の方向に延長された第4の延長部とを備えた平面形状を
有するものであるプリント基板である。
【0054】従って、請求項10に係る発明のプリント
基板においては、上記手段を備えたことにより、半導体
チップの実装時、余剰はんだは、これらの各延長部では
んだ付けされるので、衝撃若しくは振動が加わったとき
又は高温になったときでも、余剰はんだが脱落せず、は
んだボールの発生を防止でき、かつはんだと半導体チッ
プとの接触面積を広く確保できるので、接続不良による
不具合も防止でき、半導体チップの実装時におけるはん
だ付けの品質を保つことが出来る。
【0055】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を用いて説明する。
【0056】なお、前述した図面と同一部分には、同一
符号を付し、詳しい説明を省略し、ここでは主として、
異なる部分について説明する。なお、以下の各実施の形
態も同様にして重複した説明を省略する。
【0057】(第1の実施の形態)図1は、本発明の第
1の実施の形態に係るプリント基板の構成例を示す平面
図であり、図2は、このプリント基板の構成例の一部の
断面図である。
【0058】又、図3は、半導体チップ4の実装後のプ
リント基板の構成例を示す平面図であり、図4は、半導
体チップ4の実装後のプリント基板の一部の側面の断面
と半導体チップ4の側面との構成例を示す概要図であ
る。
【0059】本実施の形態のプリント基板は、プリント
基板本体1と、プリント基板本体1上に所定の間隔を存
して設けられた一対のパッド2a、2b(第1のパッ
ド)と、これらのパッド2a、2b間に、取り付ける半
導体チップ4の両側の側面に所定の間隔を存して設けら
れた一対の追加パッド2c、2d(第1の余剰はんだ固
着部でかつ第2のパッド)と、このプリント基板のパッ
ド以外の部分に覆設されたソルダレジスト3とから構成
されている。
【0060】プリント基板本体1は、略長方形の平面形
状を有する電気絶縁材からなる板状部材である。
【0061】なお、プリント基板本体1の平面形状は、
任意の形状に変更可能である。
【0062】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
【0063】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0064】各パッド2a、2bは、略長方形の平面形
状を有する導電性材料からなる板状部材であり、半導体
チップ4の有する電極5a、5bを取り付ける観点から
半導体チップ4の有する電極5a、5bの間隔と同じか
又はやや狭い所定の間隔で配置されている。
【0065】なお、各パッド2a、2bの平面形状は、
略長方形形状に限らず、略多角形形状、略正方形形状、
略円形形状、略楕円形形状、扇形形状等の任意の形状に
変形可能である。
【0066】追加パッド2c、2d(第2のパッド)
は、略円形の平面形状を有する導電性材料からなる板状
部材であり、半導体チップ4の実装時には、余剰はんだ
6cを保持し、はんだボール6bの生成を防止するよう
に半導体チップ4の両側に所定の間隔で配置されてい
る。
【0067】また、これらの追加パッド2c、2d(第
2のパッド)の平面形状は、はんだの有する表面張力に
より余剰はんだ6cを表面上に固着する観点から略円形
形状に形成されている。
【0068】なお、各追加パッド2c、2dの平面形状
は、略円形形状に限らず、略楕円形形状、略多角形形
状、略正方形形状、略長方形形状等の任意の形状に変形
可能である。
【0069】また、この追加パッド2c、2dは、一対
に限らず、複数の対に変更可能である。
【0070】ソルダレジスト3は、プリント基板本体1
の表面上に設けられた図示しない配線パターン等の酸化
防止、又は配線パターンの短絡を防止する等のために、
プリント基板本体1の表面上のパッド2a、2b、2
c、2d以外の部分にはんだが被らないように覆設され
ている。
【0071】次に、このように構成した本実施の形態の
プリント基板の作用について説明する。
【0072】プリント基板に半導体チップ4を従来と同
様の手法により実装すると、一対のパッド(第1のパッ
ド)2a、2bからはみ出した余剰はんだ6cが、追加
パッド(第2のパッド)2c、2d上に広がり、この追
加パッド2c、2d上にはんだ付けされるので、衝撃又
は振動等がプリント基板に加わっても、脱落することは
ない。
【0073】上述したように本実施形態によれば、一対
のパッド2a、2bの間に設けられた追加パッド2c、
2dにより余剰はんだ6cが保持されるので、衝撃等が
プリント基板に加わったときでも、はんだが脱落するこ
とはなく、短絡を生ずる不具合を防止することが出来
る。
【0074】また、本実施形態によれば、追加パッド2
c、2dを半導体チップ4の両側の側面に所定の間隔で
配置することにより、余剰はんだをこれらの追加パッド
2c、2d上で保持するので、はんだボール6bの発生
を防止できる。この結果、短絡を生ずる不具合を防止で
きるので、高精度な実装設備を不要とすることが出来る
とともに、目視確認検査及び手直し作業等に要する労力
を省略することが出来る。
【0075】(第2の実施の形態)図5は、本発明の第
2の実施の形態に係るプリント基板の構成例を示す平面
図であり、図6は、半導体チップ4の実装後のプリント
基板の構成例を示す平面図である。
【0076】本実施の形態のプリント基板は、第1の実
施の形態に係るプリント基板と同様、余剰はんだ6cに
よるはんだボール6bの発生を防止するとともに、導通
試験の容易化を図るものであり、具体的には、第1の実
施の形態における所定の間隔を存して設けられた一対の
パッド2a、2b(第1のパッド)と一対の追加パッド
2c、2d(第1の余剰はんだ固着部かつ第2のパッ
ド)とを相互に接続する配線パターン(第1の配線パタ
ーン)8a、8bを第1の実施の形態におけるプリント
基板に付加した構成となっている。
【0077】ここで、パッド2aと追加パッド2cと
が、配線パターン8aにて接続されている。
【0078】一方、パッド2bと追加パッド2dとが、
配線パターン8bにて接続されている。
【0079】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、プリント基板本体1の平
面形状は、略長方形形状に限らず、略正方形形状、略多
角形形状等の任意の形状に変更可能である。
【0080】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0081】以上のような構成のプリント基板によれ
ば、第1の実施の形態の効果に加え、一対の追加パッド
2c、2dと、一対のパッド2a、2bとが、配線パタ
ーン8a、8bにて相互に接続されているので、これら
の追加パッド2c、2dを用いて、導通試験を容易に行
うことが出来る。
【0082】(第3の実施の形態)図7は、本発明の第
3の実施の形態に係るプリント基板の構成例を示す平面
図であり、図8は、このプリント基板の構成例の一部の
断面図である。
【0083】また、図9は、半導体チップ4の実装後の
プリント基板の構成例を示す平面図であり、図10は、
半導体チップ4の実装後のプリント基板の一部の側面の
断面と半導体チップ4の側面との構成例を示す概要図で
ある。
【0084】本実施の形態のプリント基板は、第1の実
施の形態と同様、余剰はんだ6cによるはんだボール6
bの発生の防止を図るものであり、具体的には、一対の
追加パッド2c、2d(第1の余剰はんだ固着部)に代
えて、実装する半導体チップ4の略中央部の両側の側面
に所定の間隔を存して設けられた一対のスルーホール9
a、9b(第1の余剰はんだ固着部)を設けた構成とな
っている。
【0085】スルーホールは9a、9bは、略円形形状
の平面形状を有する貫通孔であり、導通性を確保する観
点から内部に導電性材料によりめっきが施されている。
【0086】なお、スルーホール9a、9bの数は、一
対に限らず、二対などの複数の対に変更可能である。
【0087】また、各スルーホール9a、9bの平面形
状は、略楕円形状、多角形形状等の任意の形状に変更す
ることが出来る。
【0088】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、プリント基板本体1の平
面形状は、略長方形形状に限らず、略正方形形状、多角
形形状等の任意の形状に変更可能である。
【0089】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0090】以上のような構成のプリント基板によれ
ば、半導体チップ4の実装時に、余剰はんだ6cが一対
のスルーホール9a、9b内に流れ込み、はんだ接合さ
れることにより保持されるので、余剰はんだ6cが脱落
せず、短絡を生ずる不具合を防止することが出来る。
【0091】この結果、半導体チップ4のプリント基板
への実装に要する高精度の実装設備を不要とすることが
出来るとともに、目視確認検査及び手直し作業に要する
労力を省略することが出来る。
【0092】(第4の実施の形態)図11は、本発明の
第4の実施の形態に係るプリント基板の構成例を示す平
面図であり、図12は、このプリント基板の構成例の一
部の断面図である。
【0093】また、図13は、半導体チップ4の実装後
のプリント基板の構成例を示す平面図であり、図14
は、半導体チップ4の実装後のプリント基板の側面の断
面と半導体チップ4との側面との構成例を示す概要図で
ある。
【0094】本実施の形態のプリント基板は、第2の実
施の形態を単一の層構造を有するプリント基板ではな
く、多層プリント基板1aに適応を図るものであり、具
体的には、一対の追加パッド2c、2d(第1の余剰は
んだ固着部)に代えて、3層1b、1c、1dからなる
多層プリント基板1aの第1層1bの配線パターン8
c、8dと第2層1cの配線パターン8e、8fとの間
を接続し、実装する半導体チップ4の略中央部の両側の
側面に所定の間隔を存して設けられた略円形形状の平面
形状を有する一対のビアホール10a、10b(第1の
余剰はんだ固着部)を設けた構成となっている。
【0095】ビアホール10a、10bは、相異なる2
層の金属配線を電気的に接続するための接続孔である。
なお、ビアホールは、単にビア、又はバイアホールと呼
んでもよい。
【0096】なお、多層プリント基板1aの構成は、3
層に限らず、何層の構成に変更することも可能である。
【0097】なお、各ビアホール10a、10bの平面
形状は、略円形形状に限らず、略長方形形状、略多角形
形状、略正方形形状等の任意の形状に変更することが出
来る。
【0098】以上のような構成のプリント基板によれ
ば、半導体チップ4の略中央部の両側の側面に所定の間
隔を存して設けられた一対のビアホール10a、10b
によって、余剰はんだ6cが保持されるので、プリント
基板に衝撃又は振動等が加えられたときでも余剰はんだ
6cが脱落せず、短絡を生ずる不具合を防止することが
出来る。
【0099】この結果、半導体チップ4をプリント基板
に実装するときに要する高精度な実装設備を不要とする
ことが出来るとともに、目視確認検査及び手直し作業等
に要する労力を省略することが出来る。
【0100】(第5の実施の形態)図15は、本発明の
第5の実施の形態に係るプリント基板の構成例を示す平
面図であり、図16は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
【0101】本実施の形態のプリント基板は、第1の実
施の形態における一対のパッド2a、2b(第1のパッ
ド)の平面形状を代えることにより、半導体チップ4の
プリント基板へのはんだ付けの品質の保持を図るもので
あり、具体的には、略長方形形状の各パッド(第1のパ
ッド)2a、2bに代えて、半導体チップ4とはんだと
の接触面積を広く確保する観点から第2のパッドの方向
でかつ半導体チップ4の略中央部まで延長された延長部
(第1の延長部)11aを有する平面形状のパッド2
e、2fに取り替えた構成となっている。
【0102】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、平面形状は、略長方形形
状に限らず、略正方形形状、略多角形形状等の任意の形
状に変更可能である。
【0103】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0104】以上のような構成のプリント基板によれ
ば、半導体チップ4の実装時に余剰はんだ6cが、パッ
ド2e、2fの延長部(第1の延長部)11aではんだ
接合されるので、衝撃または振動等がプリント基板に加
わったときでも、余剰はんだ6cが脱落しない。
【0105】この結果、短絡を生じる不具合を防止する
ことができ、第1の実施の形態と同様の効果を確実に実
現することが出来る。
【0106】本実施の形態によれば、余剰はんだ6c
が、延長部(第1の延長部)11aを有する各パッド2
e、2fによりはんだ接合され、半導体チップ4とはん
だとの接触面積を広く確保することが出来る。
【0107】この結果、多少の半導体チップ4の実装ず
れ、はんだの印刷のかすれ、印刷のずれ等があるときで
も、接触不良による不具合を防止することが出来る。
【0108】(第6の実施の形態)図17は、本発明の
第6の実施の形態に係るプリント基板の構成例を示す平
面図であり、図18は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
【0109】本実施の形態のプリント基板は、第5の実
施の形態におけるプリント基板の導通試験の容易化を図
るものであり、具体的には、第5の実施の形態のプリン
ト基板に、一対のパッド(第1のパッド)2e、2fと
一対の追加パッド(第2のパッド)2c、2dとの間を
接続する2本の配線パターン(第1の配線パターン)8
g、8hを付加した構成となっている。
【0110】ここで、パッド2eは、追加パッド2cと
配線パターン8gをもって接続されている。
【0111】また、パッド2fは、追加パッド2dと配
線パターン8hをもって接続されている。
【0112】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能であり、平面形状は、略長方形形
状に限らず、略正方形形状、略多角形形状等の任意の形
状に変更可能である。
【0113】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0114】以上のような構成のプリント基板によれ
ば、第5の実施の形態の効果に加え、これら一対の追加
パッド(第2のパッド)2c、2dを用いて、導通試験
を容易かつ確実に行うことが出来る。
【0115】(第7の実施の形態)図19は、本発明の
第7の実施の形態に係るプリント基板の構成例を示す平
面図であり、図20は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。また、図21
は、半導体チップ4の実装後のプリント基板の側面の断
面と半導体チップ4との側面との構成例を示す概要図で
ある。
【0116】本実施の形態のプリント基板は、プリント
基板本体1と、所定の間隔を存して設けられ、一対をな
すとともに、取り付ける半導体チップ4と同一の方向で
かつ半導体チップ4の略中央部まで延長された延長部
(第2の延長部)11bを有する平面形状の導電性材料
からなる板状部材であるパッド(第1のパッド)2e、
2fと、各パッド2e、2fの略中央部に凹設された1
本の溝12(第1の余剰はんだ固着部)と、このプリン
ト基板の各パッド2e、2f及び溝12以外の部分に覆
設されたソルダレジスト3とから構成されている。
【0117】溝12の陥入部12bは、底面12aとこ
の底面から略垂直に立設された壁とからなる構造を有し
ている。
【0118】なお、溝12の底面12aの各辺の長さ
は、任意の長さに変更可能である。
【0119】なお、溝12の陥入部12bの形状は、略
直方体形状に限らず、任意の面に、曲面を有していても
よい。
【0120】なお、各パッド2e、2fの平面形状は、
延長部(第2の延長部)11bを有する形状に限らず、
略長方形形状、略台形形状、略正方形形状、略多角形形
状等の任意の形状に変更可能である。
【0121】なお、本実施の形態では、一対のパッド2
e、2fの間の略中央部に1つの溝12を設けている
が、溝12を設ける位置は、略中央部に限らず、パッド
2e、2fの間ならば、どこに凹設してもよい。又、溝
12の本数は、本実施の形態のごとく、1本に限らず、
2本、3本等の任意の数に変更可能である。
【0122】なお、プリント基板本体1の大きさ及び平
面形状は、任意の大きさ及び形状に変更可能である。
【0123】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0124】以上のような構成のプリント基板によれ
ば、半導体チップ4のプリント基板への実装時に、余剰
はんだ6cが溝12に流れ込むことにより溝12の内部
に収容され、かつ実装時に半導体チップ4が溝12の蓋
の役割をするので、余剰はんだ6cがプリント基板の表
面上に出られず、余剰はんだ6cによりはんだボール6
bが生成されるのを防止することが出来る。この結果、
短絡を生じる不具合を防止することが出来る。
【0125】また、本実施の形態によれば、延長部(第
2の延長部)11bを有する各パッド(第1のパッド)
2e、2fにより半導体チップ4とはんだとの接触面積
を広く確保することができ、多少の半導体チップ4の実
装ずれ、はんだの印刷かすれ、又ははんだの印刷ずれ等
があっても接続不良による不具合を防止することが出来
る。
【0126】(第8の実施の形態)図22は、本発明の
第8の実施の形態に係るプリント基板の構成例を示す平
面図であり、図23は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
【0127】本実施の形態のプリント基板は、プリント
基板本体1と、3種類の大きさの異なる半導体チップを
選択可能なように所定の間隔を存して設けられた3対の
互いに大きさの異なる略U字形形状の平面形状を有する
導電性材料からなる板状部材の第3のパッド2g、2h
及び第4のパッド2i〜2lと、3種類の大きさの異な
る半導体チップに対応して、それぞれの半導体チップの
側面の位置に所定の間隔を存して設けられたそれぞれ大
きさの異なる3対の略円形形状の平面形状を有する導電
性材料からなる板状部材である追加パッド(第2の余剰
はんだ固着部)2m〜2rと、各対のパッドを相互に接
続する第2の配線パターン8i、8jと、このプリント
基板のパッド以外の部分に覆設されたソルダレジスト3
とから構成されている。
【0128】各パッド2g〜2jは、余剰はんだ6cを
側面で固着する観点から、取り付ける半導体チップ4の
両側の側面に延長された2つの延長部を有する略U字形
状の平面形状を有している。
【0129】又、各パッド2k、2lは、取り付ける半
導体チップ4をはんだにより安定的に保持する観点から
取り付ける半導体チップ4と同一の方向で、半導体チッ
プ4の略中央部に延長された延長部を有する平面形状を
有している。
【0130】ここで、パッド2gとパッド2h、パッド
2iとパッド2j、及び2kとパッド2lとは互いに鏡
像関係にある。
【0131】また、パッド2g、パッド2i、及びパッ
ド2kが、配線パターン8iで接続されている。
【0132】一方、パッド2h、パッド2j、及びパッ
ド2lが、配線パターン8jで接続されている。
【0133】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
【0134】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0135】なお、本実施の形態では、プリント基板に
取り付けるため、選択可能な半導体チップは、3種類で
あったが、これに限らず、2種類、4種類、5種類な
ど、任意に変更可能である。
【0136】なお、各第3及び各第4のパッド2g〜2
lの形状は、略U字形形状に限らず、略長方形形状、略
正方形形状、略多角形形状などの任意の形状に変更可能
であり、各対をなすパッドの形状は、互いに異なっても
よい。
【0137】なお、各追加パッド(第2の余剰はんだ固
着部)2m〜2rの平面形状は、略円形形状に限らず、
略楕円形状、略長方形形状、略台形形状、略多角形形状
などの任意の形状に変更可能である。
【0138】以上のような構成のプリント基板によれ
ば、第1の実施の形態と同様の効果に加え、実装する半
導体チップ4を製造元で任意に選択できるので、比較的
大きな半導体チップ4を選択することにより高精度な実
装設備を不要とすることが出来る。
【0139】また、本実施の形態によれば、任意に半導
体チップ4を選択可能なので、半導体チップ4の在庫、
入手状況に左右されずに製造にかかるリードタイムを短
縮することが出来るとともに、低コスト化を図ることが
出来る。
【0140】(第9の実施の形態)図24は、本発明の
第9の実施の形態に係るプリント基板の構成例を示す平
面図であり、図25は、半導体チップ4の実装後のプリ
ント基板の構成例を示す平面図である。
【0141】本実施の形態のプリント基板は、第8の実
施の形態のプリント基板について、導通試験の容易化を
図ったものであり、具体的には、各第3パッド2g、2
hと、各第4のパッド2i〜2lと、各パッドに対応す
る各半導体チップ4を実装したとき、半導体チップ4の
両側の側面に所定の間隔を存して設けられた各追加パッ
ド(第2の余剰はんだ固着部)2m〜2rとを接続する
各2本の配線パターン(第3の配線パターン)8k〜8
pを設けた構成である。
【0142】ここで、パッド2gと追加パッド2mとが
配線パターン8kで接続されている。パッド2hと追加
パッド2nとが配線パターン8lで接続されている。パ
ッド2iと追加パッド2oとが配線パターン8mで接続
されている。パッド2jと追加パッド2pとが配線パタ
ーン8nで接続されている。パッド2kと追加パッド2
qとが配線パターン8oで接続されている。パッド2l
と追加パッド2rとが配線パターン8pで接続されてい
る。
【0143】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
【0144】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0145】以上のような構成のプリント基板によれ
ば、第8の実施の形態の効果に加え、各追加パッド(第
2の余剰はんだ固着部)2m〜2rを用いることによ
り、導通試験を容易に行うことが出来る。
【0146】(第10の実施の形態)図26は、本発明
の第10の実施の形態に係るプリント基板の構成例を示
す平面図であり、図27は、半導体チップ4の実装後の
プリント基板の構成例を示す平面図である。
【0147】本実施の形態のプリント基板は、プリント
基板本体1と、半導体チップ4の有する電極5a、5b
を取り付けるために所定の間隔を存して設けられた一対
のパッド(第5のパッド)2s、2tと、このプリント
基板のパッド2s、2t以外の部分に設けられたソルダ
レジスト3とから構成されている。
【0148】ここで、各パッド2s、2tは、余剰はん
だ6cを半導体チップ4の側面にて保持する観点から半
導体チップ4の両側に延長された延長部(第3の延長
部)11cと、半導体チップ4とはんだとの接触面積を
広く確保し、はんだ付け品質を保持する観点から半導体
チップ4と同一の方向でかつ半導体チップ4の略中央部
まで延長された延長部(第4の延長部)11dとを有す
る平面形状の導電材料からなる板状部材である。
【0149】なお、各パッド2s、2tの平面形状は、
延長部を有する平面形状であれば、この実施の形態にお
ける平面形状に限定されない。
【0150】なお、プリント基板本体1の大きさは、任
意の大きさに変更可能である。
【0151】また、このプリント基板本体1は、単一の
層構成を有するプリント基板本体1に限らず、多層のプ
リント基板から構成されたものに変更可能である。
【0152】以上のような構成のプリント基板によれ
ば、余剰はんだ6cが、延長部11c、11dを有する
パッド(第5のパッド)2s、2tによりはんだ接合さ
れるので、半導体チップ4とはんだとの接触面積を広く
確保することが出来る。
【0153】また、本実施の形態によれば、半導体チッ
プ4の実装時、延長部(第3の延長部)11cによりは
んだが保持されるので、はんだボール6bの生成が防止
され、短絡を生じる不具合を防止することが出来る。
【0154】さらに、本実施の形態によれば、半導体チ
ップ4の略中央部まで延長された延長部(第4の延長
部)11dにより、半導体チップ4とはんだとの接触面
積を確保できるので、多少の半導体チップ4の実装ず
れ、はんだの印刷のかすれ、はんだの印刷のずれ等があ
るときでも、接触不良による不具合を防止することが出
来る。
【0155】さらにまた、本実施の形態によれば、パッ
ド2s、2tに延長部11c、11dを設けることによ
り、第1〜第7の実施形態と同様の不具合防止効果を実
現でき、追加パッド、スルーホール、ビアホール等を省
略することが出来る。
【0156】なお、本発明は、上記各実施の形態に限定
されるものでなく、実施段階ではその要旨を逸脱しない
範囲で種々に変形することが可能である。
【0157】さらに、上記実施形態には、種々の段階の
発明が含まれており、開示されている複数の構成要件に
おける適宜な組み合わせにより種々の発明が抽出でき
る。例えば、実施形態に示されている全構成要件から幾
つかの構成要件が削除されても、発明が解決しようとす
る課題の欄で述べた課題が解決でき、発明の効果の欄で
述べられている効果が得られるときには、この構成要件
が削除された構成が発明として抽出できる。
【0158】
【発明の効果】以上詳記したように本発明によれば、は
んだボール及び接続不良による不具合をなくすと共に、
高精度な実装設備を不要とし、かつ目視検査及び手直し
作業にかかる労力を不要とするプリント基板を提供でき
る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るプリント基板
の構成例を示す平面図。
【図2】この実施の形態に係るプリント基板の構成例の
一部の断面図。
【図3】半導体チップの実装後のプリント基板の構成例
を示す平面図。
【図4】半導体チップの実装後のプリント基板の一部の
側面の断面と半導体チップの側面との構成例を示す概要
図。
【図5】本発明の第2の実施の形態に係るプリント基板
の構成例を示す平面図。
【図6】半導体チップの実装後のプリント基板の構成例
を示す平面図。
【図7】本発明の第3の実施の形態に係るプリント基板
の構成例を示す平面図。
【図8】このプリント基板の構成例の一部の断面図。
【図9】半導体チップの実装後のプリント基板の構成例
を示す平面図。
【図10】半導体チップの実装後のプリント基板の一部
の側面の断面と半導体チップの側面との構成例を示す概
要図。
【図11】本発明の第4の実施の形態に係るプリント基
板の構成例を示す平面図。
【図12】このプリント基板の構成例の一部の断面図。
【図13】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図14】半導体チップの実装後のプリント基板の側面
の断面と半導体チップとの側面との構成例を示す概要
図。
【図15】本発明の第5の実施の形態に係るプリント基
板の構成例を示す平面図。
【図16】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図17】本発明の第6の実施の形態に係るプリント基
板の構成例を示す平面図。
【図18】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図19】本発明の第7の実施の形態に係るプリント基
板の構成例を示す平面図。
【図20】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図21】半導体チップの実装後のプリント基板の側面
の断面と半導体チップとの側面との構成例を示す概要
図。
【図22】本発明の第8の実施の形態に係るプリント基
板の構成例を示す平面図。
【図23】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図24】本発明の第9の実施の形態に係るプリント基
板の構成例を示す平面図。
【図25】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図26】本発明の第10の実施の形態に係るプリント
基板の構成例を示す平面図。
【図27】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図28】従来から用いられているこの種のプリント基
板の構成例を示す平面図。
【図29】この種のプリント基板の一部の断面図。
【図30】この種のプリント基板に取り付ける半導体チ
ップの一例を示す平面図。
【図31】同半導体チップの側面図。
【図32】半導体チップの実装後のプリント基板の構成
例を示す平面図。
【図33】半導体チップの実装後のプリント基板の一部
の側面の断面と半導体チップの側面との構成例を示す概
要図。
【図34】はんだボールを生じているプリント基板の構
成例を示す平面図。
【図35】はんだボールを生じているプリント基板の一
部の側面の断面と半導体チップの側面との構成を示す概
要図。
【図36】接続不良による不具合を生じているプリント
基板の構成例を示す平面図。
【図37】接続不良による不具合を生じているプリント
基板の一部の側面の断面と半導体チップの側面との構成
例を示す概要図。
【符号の説明】
1:プリント基板本体 1a:多層プリント基板 1b:第1層 1c:第2層 1d:第3層 2a:パッド 2b:パッド 2c:追加パッド 2d:追加パッド 2e:パッド 2f:パッド 2g:パッド 2h:パッド 2i:パッド 2j:パッド 2k:パッド 2l:パッド 2m:追加パッド 2n:追加パッド 2o:追加パッド 2p:追加パッド 2q:追加パッド 2r:追加パッド 2s:パッド 2t:パッド 3:ソルダレジスト 4:半導体チップ 4a:半導体チップ本体 5a:電極 5b:電極 6a:はんだ 6b:はんだボール 6c:余剰はんだ 7:フラックスの残渣 8a:配線パターン 8b:配線パターン 8c:配線パターン 8d:配線パターン 8e:配線パターン 8f:配線パターン 8g:配線パターン 8h:配線パターン 8i:配線パターン 8j:配線パターン 8k:配線パターン 8l:配線パターン 8m:配線パターン 8n:配線パターン 8o:配線パターン 8p:配線パターン 9a:スルーホール 9b:スルーホール 10a:ビアホール 10b:ビアホール 11a:第1の延長部 11b:第2の延長部 11c:第3の延長部 11d:第4の延長部 12:溝 12a:底面 12b:陥入部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片渕 学 東京都府中市晴見町2丁目24番地の1 東 芝アイティー・コントロールシステム株式 会社内 (72)発明者 齊藤 友治 東京都府中市東芝町1番地 株式会社東芝 府中事業所内 Fターム(参考) 5E319 AA03 AB05 AC01 AC15 BB05 CC33 GG05

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを取り付け可能なプリント
    基板であって、 プリント基板本体と、 前記半導体チップの有する電極を前記プリント基板本体
    に取り付けるために前記プリント基板本体の表面上に所
    定の間隔を存して設けられた一対の第1のパッドと、 前記各第1のパッドの間に設けられた第1の余剰はんだ
    固着部とを備えたことを特徴とするプリント基板。
  2. 【請求項2】 請求項1に記載のプリント基板におい
    て、 前記各第1のパッドと前記第1の余剰はんだ固着部とを
    接続する第1の配線パターンを付加したことを特徴とす
    るプリント基板。
  3. 【請求項3】 請求項1又は請求項2に記載のプリント
    基板において、 前記第1の余剰はんだ固着部は、所定の間隔を存して前
    記プリント基板本体の表面上に設けられた少なくとも一
    対の第2のパッドであることを特徴とするプリント基
    板。
  4. 【請求項4】 請求項1に記載のプリント基板におい
    て、 前記第1の余剰はんだ固着部は、前記プリント基板本体
    の表面上に所定の間隔を存して設けられた少なくとも一
    対のスルーホールであることを特徴とするプリント基
    板。
  5. 【請求項5】 請求項2に記載のプリント基板におい
    て、 前記第1の余剰はんだ固着部は、前記プリント基板本体
    の表面上に所定の間隔を存して設けられた少なくとも一
    対のビアホールであることを特徴とするプリント基板。
  6. 【請求項6】 請求項1又は請求項2に記載のプリント
    基板において、 前記各第1のパッドは、前記プリント基板本体の表面上
    でかつ前記余剰はんだ固着部と同一方向に延長された第
    1の延長部を備えた平面形状を有するものであることを
    特徴とするプリント基板。
  7. 【請求項7】 請求項1に記載のプリント基板におい
    て、 前記各第1のパッドは、前記半導体チップと同一の方向
    に延長された第2の延長部を備えた平面形状を有するも
    のであり、 前記第1の余剰はんだ固着部は、前記各第1のパッド間
    に設けられた少なくとも1つの溝であることを特徴とす
    るプリント基板。
  8. 【請求項8】 複数の半導体チップを選択的に取り付け
    可能なプリント基板であって、 プリント基板本体と、 前記各半導体チップの有する電極を前記プリント基板本
    体に取り付けるために前記プリント基板本体の表面上に
    所定の間隔を存して設けられた一対の第3のパッドと、 前記プリント基板本体の表面上に所定の間隔を存して設
    けられ、前記第3のパッドと互いに大きさの異なる少な
    くとも一対の第4のパッドと、 前記第3のパッドと前記第4のパッドとを接続する第2
    の配線パターンと、 前記各第3のパッド及び前記各第4のパッドに対応して
    それぞれ個別に設けられた複数の第2の余剰はんだ固着
    部とを備えたことを特徴とするプリント基板。
  9. 【請求項9】 請求項8に記載のプリント基板におい
    て、 前記各第3のパッド及び前記各第4のパッドと、前記各
    第3のパッド及び前記各第4のパッドに対応してそれぞ
    れ個別に設けられた前記複数の第2の余剰はんだ固着部
    とを個別に接続する複数の第3の配線パターンを付加し
    たことを特徴とするプリント基板。
  10. 【請求項10】 プリント基板本体と、半導体チップの
    有する電極を前記プリント基板本体に取り付けるために
    前記プリント基板本体の表面上に所定の間隔を存して設
    けられた一対の第5のパッドとを備えたプリント基板で
    あって、 前記第5のパッドは、 前記半導体チップの両側に延長された第3の延長部と、
    前記半導体チップと同一の方向に延長された第4の延長
    部とを備えた平面形状を有するものであることを特徴と
    するプリント基板。
JP2001186679A 2001-06-20 2001-06-20 プリント基板 Pending JP2003008184A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001186679A JP2003008184A (ja) 2001-06-20 2001-06-20 プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001186679A JP2003008184A (ja) 2001-06-20 2001-06-20 プリント基板

Publications (1)

Publication Number Publication Date
JP2003008184A true JP2003008184A (ja) 2003-01-10

Family

ID=19026092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001186679A Pending JP2003008184A (ja) 2001-06-20 2001-06-20 プリント基板

Country Status (1)

Country Link
JP (1) JP2003008184A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300416A (ja) * 2006-04-28 2007-11-15 Kyocera Kinseki Corp 電子部品素子の接続構造
JP2010171140A (ja) * 2009-01-21 2010-08-05 Fujitsu Ltd プリント板、プリント板実装構造、およびプリント板実装方法
JP2014075573A (ja) * 2012-09-14 2014-04-24 Canon Inc 配線基板およびそれを用いた電子機器
WO2016047080A1 (ja) * 2014-09-25 2016-03-31 株式会社デンソー 配線基板
WO2016207985A1 (ja) * 2015-06-23 2016-12-29 オリンパス株式会社 実装構造体
EP3422825A1 (en) 2017-06-29 2019-01-02 Tyco Electronics Japan G.K. Printed circuit board
JP2019029565A (ja) * 2017-08-01 2019-02-21 株式会社東芝 プリント配線基板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007300416A (ja) * 2006-04-28 2007-11-15 Kyocera Kinseki Corp 電子部品素子の接続構造
JP2010171140A (ja) * 2009-01-21 2010-08-05 Fujitsu Ltd プリント板、プリント板実装構造、およびプリント板実装方法
US8525042B2 (en) 2009-01-21 2013-09-03 Fujitsu Limited Printed circuit board and printed circuit board unit
JP2014075573A (ja) * 2012-09-14 2014-04-24 Canon Inc 配線基板およびそれを用いた電子機器
WO2016047080A1 (ja) * 2014-09-25 2016-03-31 株式会社デンソー 配線基板
JP2016066719A (ja) * 2014-09-25 2016-04-28 株式会社デンソー 配線基板
WO2016207985A1 (ja) * 2015-06-23 2016-12-29 オリンパス株式会社 実装構造体
EP3422825A1 (en) 2017-06-29 2019-01-02 Tyco Electronics Japan G.K. Printed circuit board
US10959322B2 (en) 2017-06-29 2021-03-23 Tyco Electronics Japan G.K. Printed circuit board
JP2019029565A (ja) * 2017-08-01 2019-02-21 株式会社東芝 プリント配線基板

Similar Documents

Publication Publication Date Title
US5570505A (en) Method of manufacturing a circuit module
US7667299B2 (en) Circuit board and method for mounting chip component
US8338715B2 (en) PCB with soldering pad projections forming fillet solder joints and method of production thereof
US20010053068A1 (en) Electronic circuit device
JPS63229740A (ja) 可撓性フィルム回路体熔着方法
JP2007048976A (ja) プリント回路板、およびプリント回路板を備えた電子機器
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
JPH02100392A (ja) 回路板と半田付けの方法
US6175086B1 (en) Method for mounting terminal on circuit board and circuit board
JP4854770B2 (ja) プリント基板ユニット及び電子機器
US20070164083A1 (en) Alignment plate
JP2003008184A (ja) プリント基板
JP2005203693A (ja) 接続シートおよび実装部品の実装方法
KR20060041683A (ko) 소켓 그리드 어레이
US6802119B2 (en) Conductive pedestal on pad for leadless chip carrier (LCC) standoff
US20020146920A1 (en) Method of soldering contact pins and the contact pins
JPH07131139A (ja) 電子部品用配線基板
JPH11121896A (ja) 回路配線基板及びその製造方法
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2020047799A (ja) プリント基板の構造
JP2018152148A (ja) 回路付サスペンション基板ユニット、回路付サスペンション基板アセンブリ、および、回路付サスペンション基板アセンブリの製造方法
WO2021112073A1 (ja) 電子部品実装用基体、電子部品実装体およびその製造方法、ならびに電子機器
JP3999759B2 (ja) 基板及び電子機器
JP2005228959A (ja) プリント回路板