JP2003008018A

JP2003008018A - 半導体装置及びその製造方法

Info

Publication number: JP2003008018A
Application number: JP2001187127A
Authority: JP
Inventors: Takaaki Aoki; 孝明青木; Mikimasa Suzuki; 幹昌鈴木; Akira Kuroyanagi; 晃黒柳; Takashi Arakawa; 隆史荒川; Yukio Tsuzuki; 幸夫都築
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-06-20
Filing date: 2001-06-20
Publication date: 2003-01-10

Abstract

(57)【要約】【課題】トレンチ終端部でのゲート絶縁膜への電界集
中を防止することで高いゲート信頼性が得られるように
し、かつ、低いオン電圧で動作できるようにする。【解決手段】トレンチ５の側面に、シリコン酸化膜７
ａとシリコン窒化膜７ｂとシリコン酸化膜７ｃからなる
積層膜を有したゲート絶縁膜７が形成され、トレンチ５
内においてゲート絶縁膜７の表面にゲート電極８が形成
された半導体装置において、トレンチ５の終端部に高濃
度不純物領域６を形成しておき、熱酸化によってシリコ
ン酸化膜７ａを形成する際に、高濃度不純物領域６の上
では増速酸化が行なわれるようにする。これにより、高
濃度不純物領域６の表面に形成されたシリコン酸化膜７
ａの膜厚がトレンチ５の終端部以外の部位よりも大きく
なって、ゲート信頼性を得ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の一面
に形成されたトレンチの内壁に絶縁膜が形成されてなる
半導体装置及びその製造方法に関するものである。

【０００２】

【従来の技術】従来、この種の装置として、特開平６−
１３２５３９号公報に示すものがある。図１０に、この
従来の半導体装置の断面構成を示す。この図に示される
ように、半導体基板の一面にトレンチ５を形成し、この
トレンチ５の内壁に、シリコン酸化膜７ａとシリコン窒
化膜７ｂとシリコン酸化膜７ｃとからなるゲート絶縁膜
７を形成することで、いわゆるトレンチゲート構造を持
つトランジスタが構成されている。

【０００３】そして、ゲート絶縁膜７をシリコン酸化膜
７ａとシリコン窒化膜７ｂとシリコン酸化膜７ｃの複合
膜で構成することにより、ゲート絶縁膜７をシリコン酸
化膜のみで形成した場合よりも高いゲート耐圧が得られ
るようにし、半導体装置が低いオン電圧で動作するよう
にしている。

【０００４】しかしながら、このような構造の半導体装
置について、本発明者らが鋭意検討したところ、トレン
チ５の上部、底部のコーナー部において電界が集中し、
これによりゲート耐圧、信頼性が低下するという問題が
あることが分かった。

【０００５】そこで、本発明者らは、特願２０００−１
０１５４号において、トレンチの側壁面にシリコン酸化
膜とシリコン窒化膜とシリコン酸化膜とからなる積層膜
を形成すると共に、トレンチ上部および底部に積層膜よ
りも大きな膜厚のシリコン酸化膜を形成した半導体装置
を提案している。このような構造とすることで、トレン
チ上部および底部における電界集中を緩和し、耐圧の低
下が防止できるようにしつつ、かつ、半導体装置が低オ
ン電圧で動作できるようにすることが可能となる。

【０００６】

【発明が解決しようとする課題】しかしながら、本発明
者らが先に提案した半導体装置においても次のような問
題点があった。図１１に、本発明者らが先に提案した半
導体装置におけるトレンチゲートの平面パターンを示
し、この図に基づいて説明する。

【０００７】図１１に示されるように、トレンチ５には
終端部（例えば、トレンチ５の平面パターンが直線状と
された場合には、その両端部が終端部となる。以下、ト
レンチ終端部という）が存在し、この部位において曲率
が大きくなる。このような部位に形成されるゲート絶縁
膜７は膜厚分布を持ち、局所的に膜厚の薄い箇所が存在
する。そして、トレンチ５の側壁部は、トレンチ５の上
部および底部に対して膜厚が薄いので、側壁部のトレン
チ終端部に相当する位置に最も膜厚の薄い箇所が発生
し、この部分にかかる電界が大きくなってゲート絶縁膜
７の信頼性が低下するという問題が生じる。

【０００８】一方、従来より、トレンチゲート型のトラ
ンジスタでは、ゲート絶縁膜の信頼性を向上させるため
に、トレンチの開口部に配置される高濃度なソース領域
での増速酸化を利用して、トレンチの開口部においてゲ
ート酸化膜の膜厚を大きくしている。しかしながら、こ
のようなソース領域での増速酸化により、ゲート酸化膜
に厚い部分とそうでない部分とが形成される。このゲー
ト酸化膜の膜厚が変化する部分がチャネル領域にかかる
と、しきい値電圧の変動を引き起こし、素子特性のバラ
ツキが大きくなるという問題がある。

【０００９】これに対し、ゲート酸化膜の膜厚を薄くす
ることで膜厚の変化量を小さくすることが考えられる
が、その反面、ゲート酸化膜寿命の低下が懸念される。
また、ソース領域を深くまで形成し、トレンチ側壁面の
うちソース領域となっている場所にゲート酸化膜の膜厚
変化点が位置するようにさせることも考えられるが、ソ
ース領域を深くまで形成するために強い熱拡散が必要と
され、そのときに生じる横方向拡散が大きくなって素子
の微細化が行なえず、オン抵抗の増大を引き起こすとい
う問題がある。

【００１０】本発明は上記点に鑑みて、トレンチ終端部
でのゲート絶縁膜への電界集中を防止することで高いゲ
ート信頼性が得られるようにし、かつ、低いオン電圧で
動作できる半導体装置およびその製造方法を提供するこ
とを目的とする。

【００１１】また、ゲート絶縁膜の信頼性が高く、かつ
安定したしきい値電圧を得ることができる半導体装置お
よびその製造方法を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、半導体基板（１〜４）
の一面に形成されたトレンチ（５）の側面に、シリコン
酸化膜（７ａ）とシリコン窒化膜（７ｂ）とシリコン酸
化膜（７ｃ）からなる積層膜（７ａ〜７ｃ）を有したゲ
ート絶縁膜（７）が形成され、トレンチ内においてゲー
ト絶縁膜（７）の表面にゲート電極（８）が形成された
半導体装置において、トレンチ（５）の終端部では、半
導体基板のうち少なくともトレンチ（５）の側壁部に位
置する部位に高濃度不純物領域（６）が形成されてお
り、積層膜（７ａ〜７ｂ）のうち高濃度不純物領域
（６）の表面に形成されたシリコン酸化膜（７ａ）の膜
厚が該トレンチ（５）の終端部以外の部位よりも大きく
なっていることを特徴としている。

【００１３】このような構成とすることにより、トレン
チ（５）の終端部でのゲート絶縁膜（７）への電界集中
を防止することができ、高いゲート信頼性を得ることが
できると共に、低いオン電圧で動作させられる半導体装
置とすることができる。

【００１４】請求項２に記載の発明では、トレンチ
（５）の終端部では、シリコン窒化膜（７ｂ）が除去さ
れており、該トレンチ（５）の終端部におけるトレンチ
（５）の側壁部には積層膜（７ａ〜７ｃ）よりも膜厚が
大きなシリコン酸化膜（７ｆ）が形成されていることを
特徴としている。このような構成においても、トレンチ
（５）の終端部でのゲート絶縁膜（７）への電界集中を
防止することができ、高いゲート信頼性を得ることがで
きる。これにより、請求項１と同様の効果を得ることが
できる。

【００１５】請求項３に記載の発明では、トレンチ
（５）うち終端部以外の部位に相当する中央部におい
て、ゲート絶縁膜（７）は、トレンチ（５）の側壁部で
は積層膜（７ａ〜７ｃ）で構成され、トレンチの上部と
底部の少なくとも一方では積層膜よりも厚いシリコン酸
化膜（７ｄ、７ｅ）で構成されていることを特徴として
いる。

【００１６】このような構成により、トレンチ（５）の
中央部では、トレンチ（５）の側壁部に形成した積層膜
（７）により高い耐圧を得ることができると共に、トレ
ンチ（５）の上部および底部での電界集中を緩和し、そ
の部分でのゲート耐圧（信頼性）低下を防止することが
できる。

【００１７】請求項４に記載の発明では、半導体基板
は、トレンチ（５）の形成領域において一面側から第１
導電型のソース領域（４）、第２導電型のベース領域
（３）、第１導電型のドリフト領域（２）を有し、トレ
ンチ（５）は、ソース領域（４）およびベース領域
（３）を貫通してドリフト領域（２）に達するように形
成されており、トレンチ（５）の中央部において、該ト
レンチ（５）の側壁部に位置するベース領域（３）をチ
ャネル領域とするトランジスタが構成されていることを
特徴としている。このような半導体装置に請求項１乃至
３に記載の発明を適用することが可能である。

【００１８】請求項５又は６に記載の発明では、一面側
から所定深さとされた高濃度の第１領域（４ａ）と、第
１領域よりも低濃度で形成された第２領域（４ｂ）とを
有してソース領域（４）を構成すると共に、これら第
１、第２領域（４ａ、４ｂ）及びベース領域（３）を貫
通し、ドリフト領域（２）に達するようにトレンチ
（５）を形成し、トレンチ（５）の側壁部において第２
領域の方が第１領域よりも深くなるようにすることを特
徴とする。

【００１９】このようにすれば、トレンチ（５）の側壁
部のうち第１領域（４ａ）から第２領域（４ｂ）に至る
場所にゲート絶縁膜（７）の膜厚変化点を位置させるこ
とができる。これにより、ゲート絶縁膜（７）の信頼性
が高く、かつ安定したしきい値電圧を得られる半導体装
置とすることができる。

【００２０】請求項７乃至１１に記載の発明は、請求項
１乃至６に記載の発明の製造方法に関する。これらの製
造方法により、請求項１乃至６に記載の半導体装置を製
造することができる。

【００２１】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。

【００２２】

【発明の実施の形態】（第１実施形態）図１（ａ）、
（ｂ）に、本発明の一実施形態にかかる半導体装置の断
面構成を示す。この半導体装置は、パワーＭＯＳＦＥ
Ｔ、ＩＧＢＴ等のトレンチゲート構造を持つトランジス
タを有するもので、図１（ａ）は、トランジスタのチャ
ネル領域を含む断面を示したものであり、図１（ｂ）
は、トランジスタのトレンチの終端部を含む断面を示し
たものである。

【００２３】図１（ａ）、（ｂ）において、ｎ⁺型ある
いはｐ⁺型のシリコン基板１上にｎ^-型ドリフト層２が形
成され、その上にｐ型ベース領域３が形成されている。
このｐ型ベース領域３の表層部には、図１（ａ）に示す
ようにｎ⁺型ソース領域４が形成され、これらシリコン
基板１、ｎ^-型ドリフト層２、ｐ型ベース領域３および
ｎ⁺型ソース領域４によって半導体基板が構成されてい
る。この半導体基板には、ｎ⁺型ソース領域４及びｐ型
ベース領域３を貫通してｎ^-型ドリフト層２に達するよ
うにトレンチ５が形成されている。そして、このトレン
チ５の終端部において、図１（ｂ）に示すような高濃度
不純物領域６が備えられている。この高濃度不純物領域
６は、トレンチ５の終端部において、トレンチ５の上部
から側面、さらには底部に至るまで形成されている。

【００２４】また、トレンチ５の内壁にはゲート絶縁膜
７が形成されている。このゲート絶縁膜７は、トレンチ
５の側壁部に形成されたシリコン酸化膜（第１のシリコ
ン酸化膜）７ａとシリコン窒化膜７ｂとシリコン酸化膜
（第２のシリコン酸化膜）７ｃとからなる積層膜７ａ〜
７ｃと、トレンチ５の上部、底部に形成されたシリコン
酸化膜７ｄ、７ｅとからなる。

【００２５】シリコン窒化膜７ｂは、その上端がｐ型ベ
ース領域３とｎ⁺型ソース領域４の境界より上に位置
し、下端がｐ型ベース領域３とｎ^-型ドリフト層２と境
界より下に位置するように形成されている。トレンチ５
の上部および底部に形成されたシリコン酸化膜７ｄ、７
ｅは、トレンチ５の側壁部に形成された積層膜よりも膜
厚が大きい膜とされている。そして、図１（ｂ）に示す
ように、シリコン酸化膜７ａのうち高濃度不純物領域６
の表面に位置する部分はそれ以外の部分よりも膜厚が大
きくされている。つまり、トレンチ終端部においては、
積層膜の膜厚がトレンチ終端部以外の部分（以下、トレ
ンチ中央部という）よりも大きくなるようにされ、トレ
ンチ５の上部および底部のシリコン酸化膜７ｄ、７ｅだ
けでなく、積層膜の膜厚も大きくなるように構成されて
いる。

【００２６】また、トレンチ５内におけるゲート絶縁膜
７の表面にはドープトポリシリコンで構成されたゲート
電極８が形成されている。そして、ゲート電極８上を含
み、ｐ型ベース領域３及びｎ⁺型ソース領域４の上には
ＢＰＳＧ等からなる層間絶縁膜９が形成されている。こ
の層間絶縁膜９に形成されたコンタクトホールを介し
て、ｐ型ベース領域３及びｎ⁺型ソース領域４に電気的
に接続されたソース電極１０やゲート、ドレインに接続
された各電極（図示せず）が形成され、図１に示す半導
体装置が構成されている。

【００２７】このような構成により、ｐ型ベース領域３
のうちトレンチ５の側面に位置する部分、つまりトレン
チ５の内壁に形成されたシリコン酸化膜７ａ、シリコン
窒化膜７ｂ、シリコン酸化膜７ｃからなる積層膜に隣接
する部分をチャネル領域とするトレンチゲート構造を持
つトランジスタが構成される。

【００２８】このような構成では、ゲート絶縁膜７のう
ちトレンチ５の側壁部に位置する部位をシリコン酸化膜
７ａ、シリコン窒化膜７ｂ、シリコン酸化膜７ｃからな
る積層膜で構成しているため、高いゲート耐圧（信頼
性）を得ることが可能となる。また、トレンチ５の上
部、底部に形成されたシリコン酸化膜７ｄ、７ｅの膜厚
をトレンチ５の側面に形成された積層膜よりも厚くして
いるため、トレンチ５の上下のコーナー部での電界集中
が緩和され、その部分でのゲート耐圧（信頼性）低下を
防止することが可能となる。

【００２９】そして、トレンチ終端部においては、積層
膜の膜厚がトレンチ中央部よりも大きくなるようにし、
トレンチ５の上部および底部のシリコン酸化膜７ｄ、７
ｅだけでなく、積層膜の膜厚も大きくなるようにしてい
る。このため、トレンチ終端部でのゲート絶縁膜７への
電界集中を防止することができ、高いゲート信頼性を得
ることができると共に、低いオン電圧で動作させられる
半導体装置とすることができる。

【００３０】次に、上記した半導体装置の製造方法につ
いて、図２〜図４に示す工程図を参照して説明する。た
だし、図２、図３における各図は、紙面左側が図１
（ａ）に相当する断面部分、紙面右側が図１（ｂ）に相
当する断面部分を示しているものとする。

【００３１】まず、図２（ａ）に示す工程では、ｐ⁺型
あるいはｎ⁺型のシリコン基板１を用意し、このシリコ
ン基板１の上にｎ^-型ドリフト層２を成膜する。つい
で、ｐ型ベース領域３、ｎ⁺型ソース領域４をイオン注
入及び熱拡散によって順次形成する。このとき、ｐ型ベ
ース領域３の深さを２〜３μｍ、ｎ⁺型ソース領域４の
深さを０．５μｍとしている。

【００３２】次に、図２（ｂ）に示す工程では、第１の
マスク材となるシリコン酸化膜１１を堆積したのち、フ
ォトリソグラフィによってシリコン酸化膜１１をパター
ニングすることで、シリコン酸化膜１１に開口部を形成
する。続いて、図２（ｃ）に示す工程では、パターニン
グされたシリコン酸化膜１１をマスクとして用いた異方
性ドライエッチングにより、ｎ⁺型ソース領域４及びｐ
型ベース領域３を貫通してｎ^-型ドリフト層２に達する
トレンチ５を形成する。このとき、例えば、トレンチ深
さを４〜６μｍとする。

【００３３】次に、図２（ｃ）に示す工程では、トレン
チ形成時に生じたダメージ除去などを行なった後、基板
上面にレジスト等のマスク材１２を堆積する。そして、
フォトリソグラフィにより、マスク材１２のうちトレン
チ終端部に位置する部位を開口させたのち、マスク材１
２をマスクとした斜めイオン注入を行なうことで、高濃
度不純物領域６を形成する。

【００３４】次に、図３（ａ）に示す工程では、ＣＦ₄
およびＯ₂ガスを用いたケミカルドライエッチングによ
り、トレンチ５内のシリコンを０．１μｍ程度等方的に
エッチング除去する。そして、Ｈ₂Ｏ又はＯ₂雰囲気中で
の熱酸化により、１００ｎｍ程度の犠牲酸化膜を形成す
る。この後、希フッ酸によるウェットエッチングにて、
犠牲酸化膜を除去する。このとき、エッチングの時間と
して、犠牲酸化膜のみが除去される時間に設定してもよ
いが、犠牲酸化膜とトレンチマスク用のシリコン酸化膜
１１の両方が除去される時間に設定すれば、トレンチマ
スク用のシリコン酸化膜１１も同時にエッチングされる
ようにできる。

【００３５】この後、Ｈ₂Ｏ又はＯ₂雰囲気中での熱酸化
により、１００ｎｍ程度のシリコン酸化膜７ａを形成す
る。このとき、トレンチ終端部に高濃度不純物領域６が
形成されていることから、増速酸化作用により、高濃度
不純物領域６の表面においてシリコン酸化膜７ａの膜厚
を大きくすることができる。

【００３６】次に、図３（ｂ）に示す工程では、ＬＰＣ
ＶＤ法により、１０〜３０ｎｍのシリコン窒化膜７ｂを
形成する。

【００３７】次に、図３（ｃ）に示す工程では、ＣＨＦ
₄およびＯ₂ガス系を用いた異方性ドライエッチングによ
り、シリコン窒化膜７ｂのうち、トレンチ５の側壁部に
位置する部分を残し、トレンチ５の上部や底部に位置す
る部分を除去して、シリコン酸化膜７ａを部分的に露出
させる。

【００３８】次に、図４（ａ）に示す工程では、例え
ば、９５０℃のＨ₂Ｏ又はＯ₂雰囲気中での熱酸化によ
り、シリコン窒化膜７ｂの上に５０Å以上のシリコン酸
化膜７ｃを形成する。このとき、シリコン窒化膜７ｂが
除去されたトレンチ５の上部、底部には、熱酸化によっ
て膜厚が大きくなった約２００ｎｍのシリコン酸化膜７
ｄ、７ｅが形成される。

【００３９】次に、図４（ｂ）に示す工程では、ＬＰＣ
ＶＤ法により、ゲート電極７を形成するためのドープト
ポリシリコン膜１３を成膜したのち、このドープトポリ
シリコン膜１３を所望の厚さにエッチバックする。そし
て、ドープトポリシリコン膜１３をパターニングして、
ゲート電極８を形成する。

【００４０】この後の製造工程については図示しない
が、プラズマＣＶＤ法による層間絶縁膜９の形成、フォ
トリソグラフィ及び異方性エッチングによる層間絶縁膜
９へのコンタクトホールの形成、スパッタ法によるソー
ス電極１０等の電極形成を行うことで、図１に示す半導
体装置が完成する。

【００４１】以上のように製造することで、トレンチ終
端部では、トレンチ５の上部および底部だけでなく側壁
部においてもゲート絶縁膜７の膜厚が大きく、トレンチ
中央部では、トレンチ５の上部および底部においてゲー
ト絶縁膜７の膜厚が大きく、トレンチ５の側壁部におい
てゲート絶縁膜７の膜厚が小さくなる構造を実現するこ
とができる。これにより、高いゲート信頼性を得ること
ができ、かつ、低いオン電圧で動作させられる半導体装
置を実現することができる。

【００４２】また、ゲート絶縁膜７における酸化膜厚が
厚くなっているため、入力容量を低減することも可能で
ある。さらに、トレンチ５の底部においても酸化膜厚が
厚くなっているため、ドレイン耐圧を向上することも可
能であり、オン抵抗の低減を図ることが可能となる。

【００４３】なお、本実施形態に示すトレンチ端部の高
濃度不純物領域６に関しては、トレンチエッチング後か
らゲート酸化前までのどの時点で形成するようにしても
良い。また、高濃度不純物領域６を十分高度にできるの
であれば、トレンチ形成前に高濃度層６を形成しても良
い。

【００４４】（第２実施形態）図５に、本発明の第２実
施形態における半導体装置の断面構成を示す。図５
（ａ）は、トランジスタのチャネル領域を含む断面を示
したものであり、図５（ｂ）は、トランジスタのトレン
チの終端部を含む断面を示したものである。以下、図５
に基づいて、本実施形態における半導体装置の構成につ
いての説明を行なうが、半導体装置の基本構成は第１実
施形態と同様であるため、第１実施形態と異なる部分に
ついてのみ説明する。

【００４５】図５（ａ）に示すように、本実施形態にお
ける半導体装置は、トレンチ中央部における断面構成は
第１実施形態と同様であるが、図５（ｂ）に示すよう
に、第１実施形態で形成した高濃度不純物領域６（図１
参照）をなくし、トレンチ終端部におけるゲート絶縁膜
７を積層膜７ａ〜７ｃよりも厚いシリコン酸化膜７ｆ
（７ａ、７ｃ）のみで構成している点が第１実施形態と
異なる。

【００４６】図６〜図８に示す工程図を参照して、本実
施形態における半導体装置の製造方法について説明す
る。

【００４７】まず、図６（ａ）、（ｂ）に示す工程で
は、第１実施形態に示す図２（ａ）、（ｂ）と同様の工
程を行なう。次に、図６（ｃ）に示す工程では、第１実
施形態における図３（ａ）と同様の工程を行なうことで
１００ｎｍ程度のシリコン酸化膜７ａを形成し、図７
（ａ）に示す工程では、図３（ｂ）と同様の工程を行な
うことで１０〜３０ｎｍのシリコン窒化膜７ｂを形成す
る。そして、図７（ｂ）に示す工程では、第１実施形態
に示す図３（ｃ）と同様の工程を行なうことで、トレン
チ５の側壁面にのみシリコン窒化膜７ｂを残す。

【００４８】次いで、図７（ｃ）に示す工程では、基板
上面にレジスト等のマスク材２０を堆積する。そして、
フォトリソグラフィにより、マスク材２０のうちトレン
チ終端部に位置する部位を開口させたのち、マスク材２
０をマスクとして等方性のドライエッチングまたはウェ
ットエッチングを行なうことで、トレンチ終端部に残っ
たシリコン窒化膜７ｂを除去する。

【００４９】次に、図８（ａ）に示す工程では、マスク
材２０を除去した後、第１実施形態に示す図４（ａ）と
同様の条件で熱酸化を行ない、シリコン窒化膜７ｂの上
にシリコン酸化膜７ｃを形成する。このとき、シリコン
窒化膜７ｂが除去されたトレンチ５の上部、底部、さら
にはトレンチ終端部には、熱酸化によって膜厚が大きく
なった約２００ｎｍのシリコン酸化膜７ｄ、７ｅ、７ｆ
が形成される。

【００５０】この後、図８（ｃ）に示す工程において、
第１実施形態に示す図４（ｂ）と同様にしてゲート電極
８を形成したのち、さらに、層間絶縁膜９の形成、フォ
トリソグラフィ及び異方性エッチングによる層間絶縁膜
９へのコンタクトホールの形成、スパッタ法によるソー
ス電極１０等の電極形成を行うことで、図５に示す半導
体装置が完成する。

【００５１】以上説明したように、トレンチ終端部にお
いてシリコン窒化膜７ｂを除去しておくことで、その後
の熱酸化時にトレンチ終端部に厚いシリコン酸化膜７ｆ
が形成されるようにできる。このようにしても、第１実
施形態と同様の効果を得ることができる。

【００５２】（第３実施形態）図９に、本発明の第３実
施形態を適用した半導体装置の断面構成を示す。本実施
形態は、上記第１、第２実施形態におけるトランジスタ
の構成を変更したものである。以下、図９に基づいて、
本実施形態における半導体装置の構成についての説明を
行なうが、半導体装置の基本構成は第１実施形態と同様
であるため、第１実施形態と異なる部分についてのみ説
明する。

【００５３】図９に示すように、ｎ⁺型ソース領域４
は、第１領域４ａと第２領域４ｂとによって構成され、
トレンチ５は、第１領域４ａおよび第２領域４ｂを貫通
するように形成されている。第２領域４ｂは、第１領域
４ａ内でで終端するように構成され、第１領域４ａより
も深く、かつ、第１領域４ａよりも低濃度、具体的には
熱酸化時に第２領域４ｂではほぼ増速酸化が成されない
程度の濃度とされている。このため、トレンチ５の側壁
面に形成されたゲート絶縁膜７のうち、第１領域４ａと
接する部分は増速酸化により厚く形成されており、第２
領域４ｂと接する部分はほぼ増速酸化が成されず薄く形
成された構成となっている。

【００５４】また、第２領域４ｂからトレンチ４の側壁
面までの距離が、第１領域４ａの端部からトレンチ５の
側壁面までの距離よりも短くなるように構成されてい
る。

【００５５】このような構成においては、トレンチ側壁
面のうち第１領域４ａから第２領域４ｂに至る場所にゲ
ート絶縁膜７の膜厚変化点が位置することになる。この
ため、ゲート絶縁膜７を薄くしたり、ｎ⁺型ソース領域
４のうち高濃度となる第１領域４ａを深くまで形成した
りしなくても、ゲート絶縁膜７の信頼性が高く、かつ安
定したしきい値電圧を得られる半導体装置とすることが
できる。

【００５６】なお、本実施形態における半導体装置は、
例えば、第１実施形態、第２実施形態において、ｎ⁺型
ソース領域４を形成する工程（図２（ａ）、図６（ａ）
参照）を行なう際に、第２導電型不純物を高濃度にイオ
ン注入することで第１領域４ａを形成する工程と、第２
導電型不純物を低濃度にイオン注入することで第２領域
４ｂを形成する工程とを行なうことで製造される。

【００５７】（他の実施形態）上記第１実施形態では、
トレンチ終端部に高濃度不純物領域６を備え、第２実施
形態では、トレンチ終端部におけるシリコン窒化膜７ｂ
を除去することで、それぞれ共にトレンチ終端部におけ
るゲート絶縁膜７が厚くなるようにしているが、これら
双方を組み合わせることも可能である。

【００５８】上記各実施形態では、ｎチャネルタイプの
トランジスタを有する半導体装置を例に挙げて説明した
が、勿論、各構成要素の導電型を逆にしたｐチャネルタ
イプのトランジスタを有する半導体装置に本発明を適用
しても構わない。

【図面の簡単な説明】

【図１】本発明の第１実施形態における半導体装置の断
面構成を示す図である。

【図２】図１に示す半導体装置の製造工程を示す図であ
る。

【図３】図２に続く半導体装置の製造工程を示す図であ
る。

【図４】図３に続く半導体装置の製造工程を示す図であ
る。

【図５】本発明の第２実施形態における半導体装置の断
面構成を示す図である。

【図６】図５に示す半導体装置の製造工程を示す図であ
る。

【図７】図６に続く半導体装置の製造工程を示す図であ
る。

【図８】図７に続く半導体装置の製造工程を示す図であ
る。

【図９】本発明の第３実施形態における半導体装置の断
面構成を示す図である。

【図１０】従来の半導体装置の断面構成を示す図であ
る。

【図１１】トレンチ終端部の近傍における平面パターン
を示した図である。

【符号の説明】

１…シリコン基板、２…ｎ^-型ドリフト層、３…ｐ型ベ
ース領域、４…ｎ⁺型ソース領域、５…トレンチ、６…
高濃度不純物領域、７…ゲート絶縁膜、７ａ、７ｃ〜７
ｆ…シリコン酸化膜、８…ゲート電極、９…層間絶縁
膜、１０…ソース電極。

───────────────────────────────────────────────────── フロントページの続き (72)発明者黒柳晃愛知県刈谷市昭和町１丁目１番地株式会社デンソー内 (72)発明者荒川隆史愛知県刈谷市昭和町１丁目１番地株式会社デンソー内 (72)発明者都築幸夫愛知県刈谷市昭和町１丁目１番地株式会社デンソー内

Claims

【特許請求の範囲】

【請求項１】半導体基板（１〜４）の一面に形成され
たトレンチ（５）の側面に、シリコン酸化膜（７ａ）と
シリコン窒化膜（７ｂ）とシリコン酸化膜（７ｃ）から
なる積層膜（７ａ〜７ｃ）を有したゲート絶縁膜（７）
が形成され、前記トレンチ内において前記ゲート絶縁膜
（７）の表面にゲート電極（８）が形成された半導体装
置において、前記トレンチ（５）の終端部では、前記半導体基板のう
ち少なくとも前記トレンチ（５）の側壁部に位置する部
位に高濃度不純物領域（６）が形成されており、前記積
層膜（７ａ〜７ｂ）のうち前記高濃度不純物領域（６）
の表面に形成されたシリコン酸化膜（７ａ）の膜厚が該
トレンチ（５）の終端部以外の部位よりも大きくなって
いることを特徴とする半導体装置。
【請求項２】半導体基板（１〜４）の一面に形成され
たトレンチ（５）の側面に、シリコン酸化膜（７ａ）と
シリコン窒化膜（７ｂ）とシリコン酸化膜（７ｃ）から
なる積層膜（７ａ〜７ｃ）を有したゲート絶縁膜（７）
が形成され、前記トレンチ内において前記ゲート絶縁膜
（７）の表面にゲート電極（８）が形成された半導体装
置において、前記トレンチ（５）の終端部では、前記シリコン窒化膜
（７ｂ）が除去されており、該トレンチ（５）の終端部
におけるトレンチ（５）の側壁部には前記積層膜（７ａ
〜７ｃ）よりも膜厚が大きなシリコン酸化膜（７ｆ）が
形成されていることを特徴とする半導体装置。
【請求項３】前記トレンチ（５）のうち前記終端部以
外の部位に相当する中央部において、前記ゲート絶縁膜
（７）は、前記トレンチ（５）の側壁部では前記積層膜
（７ａ〜７ｃ）で構成され、前記トレンチの上部と底部
の少なくとも一方では前記積層膜よりも厚いシリコン酸
化膜（７ｄ、７ｅ）で構成されていることを特徴とする
請求項１又は２に記載の半導体装置。
【請求項４】前記半導体基板は、前記トレンチ（５）
の形成領域において前記一面側から第１導電型のソース
領域（４）、第２導電型のベース領域（３）、第１導電
型のドリフト領域（２）を有し、前記トレンチ（５）は、前記ソース領域（４）および前
記ベース領域（３）を貫通して前記ドリフト領域（２）
に達するように形成されており、前記トレンチ（５）の前記中央部において、該トレンチ
（５）の側壁部に位置する前記ベース領域（３）をチャ
ネル領域とするトランジスタが構成されていることを特
徴とする請求項３に記載の半導体装置。
【請求項５】前記ソース領域は、前記一面側から所定
深さとされた高濃度の第１領域（４ａ）と、前記第１領
域よりも低濃度で形成された第２領域（４ｂ）とを有
し、前記トレンチは、前記第１、第２領域（４ａ、４
ｂ）及び前記ベース領域（３）を貫通し、前記ドリフト
領域（２）に達するように形成され、前記トレンチの側
壁部において前記第２領域の方が前記第１領域よりも深
くなっていることを特徴とする請求項４に記載の半導体
装置。
【請求項６】第１導電型もしくは第２導電型半導体か
らなる基板（１）と、前記基板（１）の上に形成された第１導電型のドリフト
層（２）と、前記ドリフト層（２）の上もしくは表層部に形成された
第２導電型のベース領域（３）と、前記ベース領域の表層部に形成されたソース領域（４）
と、前記ソース領域（４）および前記ベース領域（３）を貫
通して前記ドリフト領域（２）に達するように形成され
たトレンチ（５）と、前記トレンチの上部、側壁部および底部に形成されたゲ
ート絶縁膜（７ａ〜７ｅ）と、前記トレンチ（５）内における前記ゲート絶縁膜（７ａ
〜７ｅ）の表面に形成されたゲート電極（８）とを備え
た半導体装置において、前記ソース領域は、前記一面側から所定深さとされた高
濃度の第１領域（４ａ）と、前記高濃度領域よりも低濃
度に形成された第２領域（４ｂ）とを有し、前記トレン
チは、前記第１、第２領域（４ａ、４ｂ）及び前記ベー
ス領域（３）を貫通し、前記ドリフト層（２）に達する
ように形成され、前記トレンチの側壁部において前記第
２領域の方が前記第１領域よりも深くなっていることを
特徴とする半導体装置。
【請求項７】半導体基板（１〜４）の一面に形成され
たトレンチ（５）の側面にゲート絶縁膜（７）が形成さ
れ、前記トレンチ内における前記ゲート絶縁膜（７）の
表面にゲート電極（８）が形成された半導体装置の製造
方法において、前記ゲート絶縁膜を形成する工程は、前記トレンチ（５）の終端部において、前記半導体基板
のうち少なくとも前記トレンチ（５）の側壁部に位置す
る部位に高濃度不純物領域（６）を形成する工程と、その後、熱酸化することで、前記トレンチ（５）うち前
記高濃度不純物領域（６）の表面において、その厚さが
厚くなるように第１のシリコン酸化膜（７ａ）を形成す
る工程と、前記第１のシリコン酸化膜（７ａ）の上にシリコン窒化
膜（７ｂ）を形成する工程と、前記シリコン窒化膜（７ｂ）の上に第２のシリコン酸化
膜（７ｃ）を形成する工程とを含んでいることを特徴と
する半導体装置の製造方法。
【請求項８】半導体基板（１〜４）の一面に形成され
たトレンチ（５）の側面にゲート絶縁膜（７）が形成さ
れ、前記トレンチ内における前記ゲート絶縁膜（７）の
表面にゲート電極（８）が形成された半導体装置の製造
方法において、前記ゲート絶縁膜を形成する工程は、前記トレンチ（５）の内壁に第１のシリコン酸化膜（７
ａ）を形成する工程と、前記第１のシリコン酸化膜（７ａ）の上にシリコン窒化
膜（７ｂ）を形成する工程と、前記トレンチ（５）の終端部において、シリコン窒化膜
（７ｂ）を除去する工程と、その後、熱酸化して、前記シリコン窒化膜（７ｂ）の上
に第２のシリコン酸化膜（７ｃ）を形成すると共に、前
記トレンチ（５）の終端部に形成されたシリコン酸化膜
（７ａ）の膜厚を大きくする工程とを含んでいることを
特徴とする半導体装置の製造方法。
【請求項９】前記半導体基板として、前記トレンチ
（５）の形成領域において前記一面側から第１導電型の
ソース領域（４）、第２導電型のベース領域（３）、第
１導電型のドリフト領域（２）を有するものを用い、前記ソース領域（４）および前記ベース領域（３）を貫
通して前記ドリフト領域（２）に達するように前記トレ
ンチを形成し、前記ソース領域（４）を、前記一面側から所定深さとな
る高濃度の第１領域（４ａ）と、前記高濃度領域よりも
低濃度かつ深くなる第２領域（４ｂ）とによって構成
し、前記トレンチ（５）の側壁部において前記第２領域
（４ｂ）の方が前記第１領域（４ａ）よりも深くなるよ
うに構成することを特徴とする請求項７または８に記載
の半導体装置の製造方法。
【請求項１０】前記ゲート絶縁膜（７）を形成する工
程は、前記シリコン窒化膜（７ｂ）を形成したのち、前記トレ
ンチ（５）の上部と底部との少なくとも一方において前
記シリコン窒化膜（７ｂ）を除去する工程を有し、その後、熱酸化を行なうことで、前記シリコン窒化膜
（７ｂ）の上のシリコン酸化膜（７ｃ）を形成すると共
に、前記トレンチ（５）の上部と底部との少なくとも一
方においてシリコン酸化膜（７ａ）の膜厚を大きくする
ことを特徴とする請求項７乃至９のいずれか１つに記載
の半導体装置の製造方法。
【請求項１１】第１導電型もしくは第２導電型半導体
からなる基板（１）を用意する工程と、前記基板（１）の上に第１導電型のドリフト層（２）を
形成する工程と、前記ドリフト層（２）の上もしくは表層部に第２導電型
のベース領域（３）を形成する工程と、前記ベース領域の表層部にソース領域（４）を形成する
工程と、前記ソース領域（４）および前記ベース領域（３）を貫
通して前記ドリフト領域（２）に達するようにトレンチ
（５）を形成する工程と、前記トレンチの上部、側壁部および底部にゲート絶縁膜
（７ａ〜７ｅ）を形成する工程と、前記トレンチ（５）内における前記ゲート絶縁膜（７ａ
〜７ｅ）の表面にゲート電極（８）を形成する工程とを
備えた半導体装置の製造方法において、前記ソース領域（４）を形成する工程は、前記一面側か
ら所定深さとなる高濃度の第１領域（４ａ）を形成する
工程と、前記高濃度領域よりも低濃度かつ深くなる第２
領域（４ｂ）を形成する工程とを有し、前記トレンチ（５）を形成する工程は、前記第１、第２
領域（４ａ、４ｂ）を貫通するように前記トレンチ
（５）を形成し、前記トレンチ（５）の側壁部において
前記第２領域（４ｂ）の方が前記第１領域（４ａ）より
も深くなるように構成することを特徴とする半導体装置
の製造方法。