JP2002531940A - 電界効果半導体装置 - Google Patents

電界効果半導体装置

Info

Publication number
JP2002531940A
JP2002531940A JP2000585910A JP2000585910A JP2002531940A JP 2002531940 A JP2002531940 A JP 2002531940A JP 2000585910 A JP2000585910 A JP 2000585910A JP 2000585910 A JP2000585910 A JP 2000585910A JP 2002531940 A JP2002531940 A JP 2002531940A
Authority
JP
Japan
Prior art keywords
region
relief
channel
drain
drain region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000585910A
Other languages
English (en)
Inventor
エディ ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002531940A publication Critical patent/JP2002531940A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 例えばパワーＭＯＳＦＥＴのような電界効果半導体装置において、基体部分は、この半導体装置の表面でチャネル収容領域をドレイン領域から離隔させる。この基体部分は、前記装置の導電モードにおいて、導電チャネルから、第１導電型の電荷キャリアがドレイン領域へ電流を流すのに利用するドリフト領域を含んでいる。単一の領域の代わりに、基体部分は、第２導電型の電界リリーフ領域も含み、これは電圧キャリング空間チャージ領域を形成するために、この装置の電圧阻止モードにおいて、ドリフト領域と一緒に空乏化される。このドレイン領域は、表面１０ａにおいて基体部分の周りを少なくとも部分的に延在し、リリーフ領域はこの基体部分において放射状に配される。周辺ドレイン領域に向かい増大する配置エリアは、隣接するリリーフ領域間の間隔がこの周辺ドレイン領域に向かう放射方向に増大することを容易に可能にする。これら増大する間隔は、放射形リリーフ領域が基体部分の反対側の端部に向かい、これら領域の異なる機能と互換性があるドーピング濃度で形成されることを可能にする。同心配列におけるこれら増大するように間隔をとる放射状に配されるリリーフ領域の採用は、チャネル収容領域に隣接する最大の電界リリーフで、最適に近い電界分布が基体部分において達成されるのを可能にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第２導電型のチャネル収容領域を反対の第１導電型のソース領域と
ドレイン領域との間に含んでいる半導体基体を有する電界効果半導体装置、例え
ばパワーＭＯＳＦＥＴに関する。
【０００２】 米国特許明細書ＵＳ−Ａ−５，４３８，２１５号は、チャネル収容領域をドレ
イン領域から離隔し、反対（第１及び第２）の導電型の第１及び第２追加領域を
含む基体部分を有するパワーＭＯＳＦＥＴを幾つか記載してある。これらの基体
部分の領域は、前記装置の動作が或るモードにおいて、阻止電圧がチャネル収容
領域とドレイン領域との間に存在するとき、チャネル収容領域からドレイン領域
へ空乏層が広がることで空間電荷領域を一緒に形成する。前記基体部分は、装置
の動作が導電モードにおいて、チャネル収容領域内の導電チャネルから、第１導
電型の電荷キャリアがドレイン領域へ電流を流すための第１導電型のドリフト領
域を含んでいる。
【０００３】 ＵＳ−Ａ−５，４３８，２１５のＭＯＳＦＥＴは、米国特許明細書ＵＳ−Ａ−
４，７５４，３１０（当方整理番号：ＰＨＢ３２７４０）に記載された有利な一
般の装置型式の特有な実施例である。基体部分の第１及び第２領域は、装置のオ
フ状態において、ドレイン領域からチャネル収容領域への空乏層を有するように
作用する。基体部分の第２型の領域は、リリーフ領域として働く。基体部分の第
１型の領域は、装置が導電状態において、平行な電流路を提供する。重要な改善
点は、従来使用されるような単一の高抵抗性の基体部分の代わりに、第１及び第
２領域を設けることで、装置のオン抵抗(on-resistance)と降伏電圧との間の関
係で得られる。ＵＳ−Ａ−５，４３８，２１５及びＵＳ−Ａ−４，７５４，３１
０の両方の全体的な内容は、参考資料としてここに含まれる。
【０００４】 ＵＳ−Ａ−５，４３８，２１５の図５から図７は、基体部分とソース及びドレ
イン領域との両方とも当該基体の表面に隣接して延在しているＭＯＳＦＥＴに関
する。第２導電型の追加リリーフ領域は、前記表面に隣接するドリフト領域内に
存在し、ドレイン領域に向かい長軸方向に延在する。それらの両端部において、
ドリフト領域の相互接続部分により、前記リリーフ領域は、チャネル収容領域と
ドレイン領域とから間隔が置かれる。加えてドープされた第１導電型の領域は、
第２導電型の長軸方向のリリーフ領域間に存在する。図７の実施例において、加
えてドープされた第１導電型の領域の幅は、ドレイン領域の方向に増大する数の
ドーパント原子を設け及びこれによって降伏電界強度(breakdown field intensi
ty)の更なる増大を可能にするためにドレイン領域に向かい増大する。
【０００５】 米国特許明細書ＵＳ−Ａ−５，４７３，１８０号（当方整理番号ＰＨＮ１４５
０８）も有利な一般の装置型式の特有なＭＯＳＦＥＴが記載されている。これに
おいて、（ドレイン拡張領域と呼ばれる）ドリフト領域は区域の幅が基体の同じ
面においてチャネル収容領域からドレイン領域へ増大してもよい複数の区域を有
する。増大する幅の区域を持つ有利な幾何学的配列の幾つかは、ＵＳ−Ａ−５，
４７３，１８０に記載されている。ＵＳ−Ａ−５，４７３，１８０の全体的な内
容は、参考資料としてここに含まれる。
【０００６】 本発明の目的は、（ここでは基体部分の空乏化された反対の導電型の領域が空
間電荷領域を提供する）有利な装置型式であり、これにおいて基体部分の空乏層
の広がりが、第２導電型のリリーフ領域の幾何学的配置により改良される電界効
果半導体装置を提供することである。
【０００７】 本発明に従って、請求項１に述べられた特徴を有する電界効果半導体装置を提
供する。
【０００８】 本発明に従う装置は、利用可能な配置エリアにおいてドレイン領域に向かう増
大を基体部分に設けるために、同心に配されたソース及びドレイン領域を有する
。よって、このドレイン領域は、基体部分の表面においてこの基体の周りに（部
分又は全体的に）延在する周辺領域である。リリーフ領域は、この基体部分にお
いて放射状に配される。この周辺ドレイン領域に向かい増大する配置エリアは、
第２導電型の隣接するリリーフ領域間の間隔がチャネル収容領域から周辺ドレイ
ン領域に向かい増大することを容易に可能にする。
【０００９】 これら増大する間隔が、基体部分の反対の端部に向かうこれら領域の異なる機
能と互換性のある（第２導電型の）ドーピング濃度で放射形リリーフ領域が形成
されるのを可能にする。チャネル収容領域に向かう端部において、第２導電型の
放射形リーフ領域は狭い間隔であり、これらはこの端部においてドリフト領域の
空乏層を互いに強める。よって、これらリリーフ領域に対する第２導電型の適度
なドーピング濃度は、チャネル収容領域から離れて空乏層を広げるために、強電
界の押し(push)を与えるのに十分な高さである。前記リリーフ領域がドレイン領
域に向かう他の端部で広く間隔を置かれる場所は、十分な降伏電圧がドレイン領
域付近に空乏層を広げることで維持されるとき、この適度なドーピング濃度がリ
リーフ領域の十分な空乏層を可能にするほど十分低い。この同心配列において増
大するように間隔をとった放射状に配置されるリリーフ領域の空乏層は、基体部
分においてチャネル収容領域に隣接する最大の電界リリーフで最適に近い電界分
布が達成されるのを可能にする。
【００１０】 本装置は、半導体基体の単一の同心な装置セルを有する。しかしながら、それ
の同心／放射状の幾何学的配列は、パワー装置構成において容易に適応可能であ
る。この構成は、隣接する基体部分間の網目として延在するドレイン領域で、並
んでいる基体部分の多細胞配列を有する。このドレイン領域は、表面において基
体部分に面する多角形の輪郭を有することができる。前記空乏層は、リリーフ領
域を多角形の輪郭、例えばその多角形の内角へ放射状に向けることで、この多角
形の輪郭の内角に広げられる。
【００１１】 第１導電型のドリフト領域は、第２導電型の放射形リリーフ領域の下方に延在
してもよい。この場合、この基体領域は、ドリフト領域の下に位置し、ドリフト
領域とｐｎ接合を形成する第２導電型の下方領域を更に含んでもよい。この下方
領域は、十分な降伏電圧がドレイン領域付近で空乏層が広がることにより維持さ
れるとき、この領域がこの空乏層の幾つかを収容可能にするので、非常に低い第
２導電型のドーピング濃度を有してもよい。従って、空間電荷領域が放射形リリ
ーフ領域、及び／又はドリフト領域及び／又は下方領域の隣接部分に延在しても
よい。本発明は、下方領域のドーピングを非常に低くすることを可能にする。こ
のドーピングが低すぎてチャネル収容領域から離れる空乏層に強い押しを与える
ことがでなかったとしても、十分な押しは、チャネル収容領域の付近に第２導電
型の放射形リリーフ領域の高いドーピング及び近接な間隔をとることで代わりに
提供される。
【００１２】
【発明の実施の形態】
本発明の実施例を添付する概略図を参照し、実施例によって説明される。
【００１３】 全ての図は、これら図面の明瞭性及び便宜性のために、図面の一部の相対的寸
法及び比率が誇張又は縮小して示された概略図であることに注意されたい。その
上、電極及び絶縁層は、図面の簡素性から図１、図３、図４及び図５の平面図か
ら省略されている。同じ参照記号は、一般的に改良された実施例及び異なる実施
例において対応又は類似の特徴を言及するのに使用される。
【００１４】 図１及び図２の電界効果半導体装置は、典型的には単結晶シリコンからなる半
導体基体１０を有する高電圧ＭＯＳＦＥＴである。この装置は、第２導電型（説
明される実施例においてはｐ型）のチャネル収容領域１を、反対の導電型である
第１導電型（ｎ型）のソース領域２とドレイン領域３と間に含んでいる。基体部
分４は、チャネル収容領域１をドレイン領域３から離隔する。基体部分４とソー
ス領域２及びドレイン領域３との両方は、基体１０の表面１０ａに隣接して延在
する。絶縁層２０は表面１０ａ上に存在する。ソース電極３２及びドレイン電極
３３は、この絶縁層２０内の窓においてそれぞれソース領域２及びドレイン領域
３と接触している。典型的に、ソース電極３２は、より高くドープされた（Ｐ＋
）の接触領域１ａを介してチャネル収容領域１に接触してもよい。
【００１５】 本装置は、公知の方法でゲート１２に異なる信号を与えることで導電モードと
電圧阻止モードとの間において動作する。よって、この装置は中間の絶縁層２１
を介して領域１に容量結合される絶縁ゲート１２を有している。図１及び図２の
実施例において、この装置は、表面１０ａから領域１を通り延在するトレンチに
ゲート１２を有するトレンチゲート型である。導電モードの動作において、（本
実施例においては電子の）導電チャネル１１は、通常のＭＯＳ方式でゲート信号
によって領域１に形成される。基体部分４は、ドレイン領域よりも低くドープし
た第１導電型（ｎ型）のドリフト領域４３を含んでいる。前記領域１は、この領
域４３とｐｎ接合３１を形成する。このｐｎ接合３１は、ソース電極３２とドレ
イン電極３３との間に印加される電圧によって逆バイアスされる。ドリフト領域
４３は、導電チャネル１１から、第１導電型の電荷キャリア（電子）がドレイン
領域３へ電流を流すのに利用できる。図１及び図２の実施例において、ドレイン
領域３は、ドリフト領域４３に存在する領域よりも高くドープされた領域である
。
【００１６】 基体部分４は、第２導電型（本実施例においてはｐ型）の電界リリーフ(field
-relief)領域４１も含んでいる。この領域４１は、表面１０ａに隣接するドリフ
ト領域４３内に存在し、この領域４３とｐｎ接合３０を形成する。図１及び図２
からわかるように、これらリリーフ領域４１は、本実施例においては、長軸方向
への幾何学的配列の領域４１ａであり、これらはチャネル収容領域１に隣接する
領域からドレイン領域３に隣接する領域へと長軸方向に延在する。基体部分４の
領域４１及び４３は、この装置の動作が電圧阻止モードにおいて、ｐｎ接合３１
から空乏層が広がることにより、一緒に電圧を負う空間電荷領域の一部を形成す
る。これは、導電チャネル１１が与えられたゲート信号では形成されないとき起
こる。この状況において、前記装置の主電極３２と３３との間に存在する電圧は
、チャネル収容領域１とドレイン領域３との間の空乏化した基体部分４において
負われるべき阻止電圧となる。十分な阻止電圧を維持しているとき、領域４１及
び４３はこれら領域の全体の厚さを横断して各々空乏化される。これらｐ型領域
４１及びｎ型４３領域のドーピング濃度及び厚さは、なだれ降伏に対する臨界フ
ィールドを越えることなく空乏化を可能にするように（例えば、米国特許公報第
ＵＳ−Ａ−４，７５４，３１０号及び第ＵＳ−Ａ−５，４３８，２１５号に述べ
られる）公知のやり方でその通りに選択される。
【００１７】 図１及び図２の装置において、電界リリーフ及び装置の配置は、本発明に従っ
て基体部分４及びソース領域２の周りに延在する（表面１０ａにおける）周辺領
域としてドレイン領域３を配することにより最適化される。よって、この装置は
この装置のソース領域２及びドレイン領域３の同心配列を持つ。これは、基体部
分４に対する配置を容易に可能にし、この基体部分において、隣接するリリーフ
領域４１間の間隔(spacing)Ｗ２は、周辺ドレイン領域３に向かい増大していく
。図１に説明される実施例において、長軸方向のリリーフ領域４１ａは、基体部
分４において、徐々に増大する間隔Ｗ２で、周辺ドレイン領域３に向かい放射状
に延在する。本実施例において、この周辺ドレイン領域３は、表面１０ａにおい
て基体部分４の周りに全体的に延在している。従って、これら長軸方向の領域４
１ａは、チャネル収容領域１付近から周辺ドレイン領域３に向かい星形形状で放
射状に延在する。
【００１８】 図１及び図２に説明される装置において、ドリフト領域４３は、チャネル収容
領域１の下及びリリーフ領域４１の下（及び間）にも延在している。図１及び図
２の装置にチャネル収容領域１の厚さにわたる導電チャネルを設けるために、ト
レンチゲート１２は、表面１０ａからチャネル収容領域１の厚さを通り抜け延在
する。リリーフ領域４１は、本実施例において、チャネル収容領域１から外側へ
延在している。（電圧阻止のために空乏層が広がる）基体部分４は、第２導電型
（本実施例ではｐ型）の下方領域４４を更に含んでいる。この領域４４は、ドリ
フト領域４３の下に位置し、このドリフト領域４３とｐｎ接合４０を形成する。
典型的に、領域４４は、領域１、２、３、４３及び４４が例えば表面１０ａを介
してドーパントイオンを打込むことで設けられる低くドープされたシリコン基板
でもよい。高くドープされた（Ｐ＋）接触領域４５は、反対側の表面１０ｂに設
けられてもよく、領域４４をソース領域２と同じ電位に接続するのに使用される
ことも可能である。この装置の実施例において、ｎ型のドリフト領域４３の電界
リリーフは、領域４３の上にあるｐ型領域４１及び下にあるｐ型領域４３の両方
により提供される。（阻止モードにおいて空乏層により形成される）平衡空間電
荷領域は、リリーフ領域４１、ドリフト領域４３及び下方領域４４の隣接部に収
容される。
【００１９】 放射形リリーフ領域４１（及び周辺ドレイン領域３に向かい増大する間隔Ｗ２
）の役割を、ｐｎ接合３１、３０及び４０において広げられる空乏層に関して論
じる。
【００２０】 最大の電界リリーフは、臨界フィールドがさもなければｐｎ接合３１の周りに
起こるチャネル収容領域１の近くであり、特に表面１０ａに隣接していることが
望ましい。隣接するｐ型のリリーフ領域４１間のｎ型のドリフト領域４３の幅（
間隔Ｗ２）が小さいので、この所望の電界リリーフはこのエリアで達成される。
これら接近する間隔によって、放射形リリーフ領域４１は、この端部のドリフト
領域４３の空乏層内において互いに強め合う。（領域１の近くのこのエリアにお
いてｐ型のリリーフ領域４１の大きな幅Ｗ１と一緒に）この相互に強め合うこと
は、ｎ型のドリフト領域４３の空乏をｐ型領域１からかなりの距離へと押し出す
。従って、これらリリーフ領域４１に対する第２導電型（ｐ型）の適度なドーピ
ング濃度は、チャネル収容領域１から離れて空乏層を広げるさせるために、強い
電界の押し出しを与えるほど十分に高い。
【００２１】 しかしながら、周辺ドレイン領域３の付近において、隣接するｐ型のリリーフ
領域４１間のｎ型のドリフト領域４３の幅（間隔Ｗ２）は大きくなる。Ｗ２に関
するこの増大は、周辺ドレインの幾何学的配列内の増大する放射形配置エリアに
よって容易に収容される。周辺ドレイン領域３に面しているリリーフ領域の端部
の広い間隔Ｗ２によって、（Ｗ２よりもかなり狭い幅のＷ１を備える）ｐ型のリ
リーフ領域４１は、領域１に向かうかなりの距離にわたり容易に空乏化が戻る。
この状況において、十分な降伏電圧がドレイン領域３の付近の空乏層の広がりに
より維持されるとき、域４１の適度なドーピング濃度は、この端部においてリリ
ーフ領域４１が十分に空乏化されるのを可能にするには十分なほど低い。その上
、ドレイン領域３は、リリーフ領域４１がこの端部で狭められる場合、放射形リ
リーフ領域４１から大きく距離を空ける必要が無くなる。
【００２２】 この利点は、ｐ型領域４１及び４４の両方に対する設計基準を緩和することで
ある。従って、下方のｐ型領域４４は、ドレイン領域３の近くの空乏層の広がり
を収容するための低いドーピング濃度を有することができる。この領域４４に対
する低いドーピング濃度が低くなるので、それはチャネル収容領域１の近くにあ
る、ドリフト領域４３の空乏層を（もしあっても）僅かにしか押し出さない。し
かしながら、領域１に向くこの端部において、接近するように間隔をとる放射形
リリーフ領域４１は、チャネル収容領域１から離れて、ドリフト領域４１に沿っ
て空乏層を広げるために強い押しを与える。
【００２３】 よって、周辺ドレイン領域３に向く増大するように間隔をとるリリーフ領域４
１のこの放射状配列を用いて、最適に近い電界分布が基体部分４において達成さ
れる。電界リリーフの側面方向の変化の程度は、チャネル収容領域１に隣接する
最大の電界リリーフで達成される。この放射状配列に関し、下方リリーフ領域４
４において側面方向にドーピング濃度（Ｐ−）を変化させる必要は無くなる。さ
らに、ドリフト領域４３は、第１導電型（本実施例ではｎ型）の単一のドーピン
グ特性を持ってもよい。よって、このドリフト領域は、下方領域４４の第２導電
型（ｐ型）のドーピング濃度より高く、リリーフ領域４１の第２導電型（ｐ型）
のドーピング濃度よりかは低い（第１導電型の）ドーピング濃度を有してもよい
。この装置構造は、容易に製造可能である。それを所望するならば、ドリフト領
域４３を経るオン抵抗は、隣接するリリーフ領域４１間の領域４３に打込まれる
追加ドーピング濃度（Ｎ）によりさらに減少されてもよい。
【００２４】 増大するように間隔をとる放射状に配されるリリーフ領域４１の幾何学的配列
（形状及び正確な位置）がこれらの所望の効果を高めるために選択することがで
きる。この幾何学的配列をそのように修正することにより、領域４１及び４４の
ドーピング濃度を側面方向に修正する必要が無くなる。よって、例えば（少なく
とも幾つかの）リリーフ領域４１の形状及び／又は寸法がこれらの側面方向の位
置で変化してもよい。図１、図４及び図５における自由端に対し説明されるよう
に、長軸方向の領域４１ａの幅Ｗ１は、周辺ドレイン領域３に向かい減少しても
よい。しかしながら、与えられるドーピング濃度及び寸法に関し、間隔Ｗ２がこ
のエリアにおいてさもなければ大きすぎる場合、（このエリアに増大する押しを
与えるために）領域４１ａの幅Ｗ１は周辺ドレイン領域３に向かい増大させるこ
ともできる。さらに、チャネル収容領域１に一体的に結合される代わりに、少な
くとも幾つかのリリーフ領域４１が浮遊電位で離隔されてもよい。よって、この
領域４１は、チャネル収容領域１とドレイン領域３との中間に第２導電型（ｐ型
）の孤立領域４１ｂ、４１ｃの不均一な分布を有してもよい。これら孤立リリー
フ領域４１ｂ、４１ｃは、長軸方向領域４１ａの代わりに、若しくはそれに加え
て設けられてもよい。
【００２５】 図３は、全てのリリーフ領域４１が孤立領域４１ｂ及び４１ｃである装置を説
明している。この装置において、これら孤立領域４１ｂ及び４１ｃの分布密度は
、チャネル収容領域１からドレイン領域３に向かい減少している。さらに、図３
は、リリーフ領域４１の幅Ｗ１が周辺ドレイン領域３に向かい減少する実施例が
説明され、ドレイン領域３により近い領域４１ｃは、より小さい幅Ｗ１’を有し
ている。図５は、幾つかのリリーフ領域４１が長軸方向領域４１ａであり、また
幾つかが孤立領域４１ｂ及び４１ｃである装置を説明している。この主領域４１
ａは、図５の装置において空乏層を広げることに関し主要な効果を持つのに対し
、局部的で余分な電界リリーフを電界内の局部的に高い強度を減少させることに
より設けることが望ましい場所により小さな領域４１ｂ及び４１ｃが置かれる。
【００２６】 図１の装置は、ドレイン領域３に対する円形幾何学的配列である。ゲート１２
、チャネル収容領域１及びソース領域２は、図１において例示的な六角形の幾何
学的配列で説明されているが、円形配置の幾何学的配列でもよい。図３、図４及
び図５は、多角形の幾何学的配列を持つ装置の実施例を説明し、この実施例にお
いて、ドレイン領域３は、表面１０ａにおいて基体部分４に面している多角形の
輪郭を有する。これら実施例の各々において、リリーフ領域４１は、多角形の輪
郭の内角に向かい放射状に延在する。多角形の輪郭は、図３においては正方形で
あり、図４及び図５においては六角形である。図３は、孤立領域４１ｂ及び４１
ｃも正方形である特殊な実施例を説明する。しかしながら、図５において、円形
の孤立領域は実施例として説明されている。
【００２７】 周辺ドレイン領域３に向かい放射状に配される増大するように間隔をとるリリ
ーフ領域４１を有する上記装置構造は、多細胞状配列で使用される。ある上記多
細胞状配列は、図４において、六方細密構造配置を用いた実施例により説明され
る。上記装置構造において、ドレイン領域３は、表面１０ａにおいて隣接して並
んでいる基体部分４の間に延在する網目形状を有する。各々並んでいる基体部分
４は、この装置のそれぞれのチャネル収容領域１及びソース領域２の周りに延在
する。このような構成は、図５又は図３の（基体部分４の周りの）六角形又は正
方形の輪郭、若しくは図１に類似する円形の輪郭が集まるドレイン領域の網目を
用いることも可能である。
【００２８】 図２の装置において、リリーフ領域４１はドリフト領域４３の一部を過剰にド
ーピングすることで形成される。しかしながら、リリーフ領域４１は、ドリフト
領域４３の放射状に延在する長軸方向区域間において表面１０ａへ延在する基板
４４の一部により形成されてもよい。この場合において、米国特許第ＵＳ−Ａ−
５，４７３，１８０号に類似する製造工程は、基板領域４４の中間リリーフ領域
４１をマスキングしている間に、この基板領域４４の一部を過剰にドーピングす
ることでドリフト領域４３の長軸方向区域を形成するのに使用可能である。しか
しながら、本発明に従って結果生じる装置の幾何学的配列は、表面１０ａにおい
て（領域４１及び４３を備える）結果生じる基体部分４の周りに少なくとも部分
的に延在する。（基板領域４４の）リリーフ領域４３は、周辺ドレイン領域３に
向かい増大する間隔Ｗ２で、放射状に配される。
【００２９】 図２の装置において、基板領域４４はドレインドリフト領域４３とｐｎ接合４
０を形成する。図６は、半導体基体１０が電気的に絶縁な材料、例えば二酸化シ
リコンの下方領域１５０上に半導体層１００を有する別の構造を説明している。
この領域１５０は、（それの装置領域１、２、３、４１、４３等を備える）半導
体層１００を下方半導体基板領域４４から絶縁する。この型式の装置構造は、時
にはＳＯＩ(Semiconductor On Insulator)と呼ばれる。図１、図３、図４及び図
５の何れかの装置構成がこのＳＯＩ型の装置構造で実施されてもよい。図６の装
置において、リリーフ領域４１及びドリフト領域４３は、半導体層１００の厚さ
を通り抜け電気的に絶縁な材料である下方領域１５０へ延在する。このドリフト
領域４３は、上述のように放射形リリーフ領域４１から部分的に空乏化すること
が可能であり、ＭＯＳアクションによって、絶縁領域１５０を横断し基板領域４
４から部分的に空乏化することも可能である。半導体層１００は、この空乏層が
絶縁領域１５０を横断することを可能にするために一般的に薄くする必要がある
。従って、一般的にＳＯＩ構造は、装置領域の厚さに関しより多くの制約を加え
、図２の構造よりもさらに制限される。
【００３０】 トレンチゲート装置が説明されたとしても、基体表面１０ａ上のゲート絶縁層
２１上に存在するゲート１２は、プレーナ形態でもよい。さらに、（チャネル収
容領域１とｐｎ接合を形成する）接合ゲート１２が、絶縁ゲート１２の代わりに
使用されてもよい。
【００３１】 本開示を読むことにより、他の変形及び改良が当業者には明白となるであろう
。このような変形及び改良は、半導体装置と当該装置の構成部品の設計、製造及
び使用において既に公知であり、ここで既に述べられた特徴の代わり又は加えて
使用されてもよい等しい及び他の特徴を含んでもよい。特許請求の範囲が本出願
において、特有な特徴の組合せを考案しても、本発明の開示する範囲は、如何な
る新規特徴、又はここに明白又は暗に開示された特徴の如何なる新規組合せ若し
くはこれらの如何なる一般概念も含み、如何なる請求項に現在記載されているの
と同じ発明に関するか、及びそれが本発明と同じ技術的課題を幾つか又は全てを
軽減するかを理解すべきである。出願人はここに、本願出願又はこの出願から得
られる他の如何なる出願の審査中に、如何なる上記特徴及び／又は上記特徴の組
合せに対し、新規請求項が考案されてもよいことを警告する。
【図面の簡単な説明】
【図１】 図１は、本発明に従う電界効果半導体装置の一実施例の活性な中
央部分の平面図である。
【図２】 図２は、図１のII−II線上の断面図である。
【図３】 図３は、本発明に従う電界効果半導体装置の他の実施例の活性な
中央部分の平面図である。
【図４】 図４は、本発明に従う電界効果半導体装置の他の実施例の活性な
中央部分の平面図である。
【図５】 図５は、本発明に従う電界効果半導体装置の変形実施例の活性な
中央部分の平面図である。
【図６】 図６は、本発明に従う電界効果半導体装置の他の変形実施例の活
性な中央部分の第２図と同様の断面図である。
【符号の説明】
２ ソース領域 ３ ドレイン領域 ４ 基体部分 １２ 絶縁ゲート ３０ ｐｎ接合 ４１ 電界リリーフ領域 ４３ ドリフト領域 Ｗ１ 間隔 Ｗ２ 間隔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ３０１Ｗ ３０１Ｖ ６１８Ｃ ６１７Ｊ (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5F110 AA13 BB12 CC09 DD13 EE22 GG02 GG12 GG22 GG23 HM12 5F140 AA25 AC36 BA01 BB04 BF43 BF51 BH02 BH04 BH30 CD09 【要約の続き】 に間隔をとる放射状に配されるリリーフ領域の採用は、 チャネル収容領域に隣接する最大の電界リリーフで、最 適に近い電界分布が基体部分において達成されるのを可 能にする。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第２導電型のチャネル収容領域を反対の第１導電型のソース
    領域とドレイン領域との間に含む半導体基体を有する電界効果半導体装置であっ
    て、基体部分は前記チャネル収容領域を前記ドレイン領域から離隔し、前記基体
    部分と前記ソース及びドレイン領域との両方とも前記半導体基体の表面に隣接し
    て延在し、前記基体部分は、前記装置の動作が導電モードにおいて、前記チャネ
    ル収容領域内の導電チャネルから、前記第１導電型の電荷キャリアが前記ドレイ
    ン領域へ電流を流すための前記第１導電型のドリフト領域を含み、前記基体部分
    は、前記表面に隣接する前記ドリフト領域内に存在する第２導電型のリリーフ領
    域も含み、前記装置の動作が或るのモードにおいて、阻止電圧が前記チャネル収
    容領域と前記ドレイン領域との間に存在するとき、前記基体部分の前記リリーフ
    領域及び前記ドリフト領域が前記チャネル収容領域から前記ドレイン領域へ空乏
    層が広がることで空間電子領域を一緒に形成する電界効果半導体装置において、
    前記基体の表面における前記ソース領域及びドレイン領域の同心配列を有し、前
    記ドレイン領域は、前記基体部分及び前記ソース領域の周りに少なくとも部分的
    に延在する周囲領域であり、隣接するリリーフ領域間の間隔は、前記チャネル収
    容領域から前記周囲ドレイン領域に向かい増大することを特徴とする電界効果半
    導体装置。
  2. 【請求項２】 前記周囲ドレイン領域は、前記半導体基体の表面において前
    記基体部分の周りに全体的に延在し、前記リリーフ領域は、前記チャネル収容領
    域の付近から前記周囲ドレイン領域へ放射状に延在することを特徴とする請求項
    １に記載の装置。
  3. 【請求項３】 前記ドレイン領域は、前記表面において前記基体部分に面し
    ている多角形の輪郭を有し、前記リリーフ領域は前記多角形の輪郭に向かって放
    射状に延在することを特徴とする請求項２に記載の装置。
  4. 【請求項４】 前記多角形の輪郭は、六角形又は正方形であることを特徴と
    する請求項３に記載の装置。
  5. 【請求項５】 前記ドレイン領域は、前記基体部分の前記表面において隣接
    し、並んでいる基体部分の間に延在する網目形状を有し、各々並んでいる前記基
    体部分は、前記装置のそれぞれのチャネル収容領域及びソース領域の周りに延在
    することを特徴とする前述する請求項の何れか一項に記載の装置。
  6. 【請求項６】 少なくとも幾つかの前記リリーフ領域の幅は、前記周囲ドレ
    イン領域に向かい減少することを特徴とする前述する請求項の何れか一項に記載
    の装置。
  7. 【請求項７】 前記リリーフ領域は、前記チャネル収容領域と前記ドレイン
    領域と間に前記第２導電型の孤立領域の不均一な分布を有し、前記孤立領域の分
    布密度は前記チャネル領域からドレイン領域に向かい減少していることを特徴と
    する前述する請求項の何れか一項に記載の装置。
  8. 【請求項８】 少なくとも幾つかの前記リリーフ領域が前記チャネル収容領
    域から外へ延在し、トレンチゲートは、前記装置に前記チャネル収容領域の厚さ
    にわたる導電チャネルを設けるために、前記表面から前記チャネル収容領域の厚
    さを通り抜けて延在することを特徴とする前述する請求項の何れか一項に記載の
    装置。
  9. 【請求項９】 前記半導体基体は、電気的に絶縁な材料の下方層上に半導体
    層を有し、前記リリーフ領域及びドリフト領域は、前記半導体層の厚さを通り抜
    け電気的に絶縁な材料の前記下方領域に延在することを特徴とする前述する請求
    項の何れか一項に記載の装置。
  10. 【請求項１０】 前記ドリフト領域は、前記リリーフ領域の下方にも延在し
    、前記基体領域は、前記ドリフト領域の下に位置し、当該ドリフト領域とｐｎ接
    合を形成する第２導電型の下方領域を含み、前記空間電荷領域は前記リリーフ領
    域、前記ドリフト領域及び前記下方領域の隣接する部分により形成されることを
    特徴とする請求項１乃至８の何れか一項に記載の装置。
JP2000585910A 1998-12-02 1999-11-18 電界効果半導体装置 Withdrawn JP2002531940A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9826291.8A GB9826291D0 (en) 1998-12-02 1998-12-02 Field-effect semi-conductor devices
GB9826291.8 1998-12-02
PCT/EP1999/008935 WO2000033353A2 (en) 1998-12-02 1999-11-18 Field-effect semiconductor devices

Publications (1)

Publication Number Publication Date
JP2002531940A true JP2002531940A (ja) 2002-09-24

Family

ID=10843365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000585910A Withdrawn JP2002531940A (ja) 1998-12-02 1999-11-18 電界効果半導体装置

Country Status (5)

Country Link
US (1) US6400003B1 (ja)
EP (1) EP1105918A2 (ja)
JP (1) JP2002531940A (ja)
GB (1) GB9826291D0 (ja)
WO (1) WO2000033353A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270806A (ja) * 2007-04-17 2008-11-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
WO2009119735A1 (ja) * 2008-03-26 2009-10-01 ローム株式会社 半導体装置およびその製造方法
JP7495257B2 (ja) 2020-03-24 2024-06-04 株式会社東海理化電機製作所 半導体集積回路、および半導体集積回路の製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0012137D0 (en) * 2000-05-20 2000-07-12 Koninkl Philips Electronics Nv A semiconductor device
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6512267B2 (en) * 2001-04-12 2003-01-28 International Rectifier Corporation Superjunction device with self compensated trench walls
DE10303232B4 (de) * 2002-01-31 2015-04-02 Infineon Technologies Ag Hochvolt-MOS-Feldeffekttransistor
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004058412B4 (de) * 2004-12-03 2017-03-02 Austriamicrosystems Ag Mehrfachmaske und Verfahren zur Herstellung unterschiedlich dotierter Gebiete und Verwendung des Verfahrens
CN101185169B (zh) 2005-04-06 2010-08-18 飞兆半导体公司 沟栅场效应晶体管及其形成方法
KR20070015309A (ko) * 2005-07-30 2007-02-02 페어차일드코리아반도체 주식회사 고전압 반도체소자
US7385263B2 (en) * 2006-05-02 2008-06-10 Atmel Corporation Low resistance integrated MOS structure
DE102006027382A1 (de) * 2006-06-13 2007-12-27 Austriamicrosystems Ag MOS Transistor mit modularem Layout
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2010541212A (ja) 2007-09-21 2010-12-24 フェアチャイルド・セミコンダクター・コーポレーション 電力デバイスのための超接合構造及び製造方法
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
WO2011023922A1 (en) * 2009-08-28 2011-03-03 X-Fab Semiconductor Foundries Ag Improved pn junctions and methods
GB0915501D0 (en) * 2009-09-04 2009-10-07 Univ Warwick Organic photosensitive optoelectronic devices
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8643101B2 (en) 2011-04-20 2014-02-04 United Microelectronics Corp. High voltage metal oxide semiconductor device having a multi-segment isolation structure
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8581338B2 (en) 2011-05-12 2013-11-12 United Microelectronics Corp. Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof
US8501603B2 (en) 2011-06-15 2013-08-06 United Microelectronics Corp. Method for fabricating high voltage transistor
US8592905B2 (en) 2011-06-26 2013-11-26 United Microelectronics Corp. High-voltage semiconductor device
US20130043513A1 (en) 2011-08-19 2013-02-21 United Microelectronics Corporation Shallow trench isolation structure and fabricating method thereof
US8729599B2 (en) 2011-08-22 2014-05-20 United Microelectronics Corp. Semiconductor device
US8921937B2 (en) 2011-08-24 2014-12-30 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device and method of fabricating the same
US8742498B2 (en) 2011-11-03 2014-06-03 United Microelectronics Corp. High voltage semiconductor device and fabricating method thereof
US8482063B2 (en) 2011-11-18 2013-07-09 United Microelectronics Corporation High voltage semiconductor device
US8587058B2 (en) 2012-01-02 2013-11-19 United Microelectronics Corp. Lateral diffused metal-oxide-semiconductor device
US8492835B1 (en) 2012-01-20 2013-07-23 United Microelectronics Corporation High voltage MOSFET device
US9093296B2 (en) 2012-02-09 2015-07-28 United Microelectronics Corp. LDMOS transistor having trench structures extending to a buried layer
TWI523196B (zh) 2012-02-24 2016-02-21 聯華電子股份有限公司 高壓金氧半導體電晶體元件及其佈局圖案
US8890144B2 (en) 2012-03-08 2014-11-18 United Microelectronics Corp. High voltage semiconductor device
US9236471B2 (en) 2012-04-24 2016-01-12 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9159791B2 (en) 2012-06-06 2015-10-13 United Microelectronics Corp. Semiconductor device comprising a conductive region
US8836067B2 (en) 2012-06-18 2014-09-16 United Microelectronics Corp. Transistor device and manufacturing method thereof
US8674441B2 (en) 2012-07-09 2014-03-18 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8643104B1 (en) 2012-08-14 2014-02-04 United Microelectronics Corp. Lateral diffusion metal oxide semiconductor transistor structure
US8729631B2 (en) 2012-08-28 2014-05-20 United Microelectronics Corp. MOS transistor
US9196717B2 (en) 2012-09-28 2015-11-24 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8829611B2 (en) 2012-09-28 2014-09-09 United Microelectronics Corp. High voltage metal-oxide-semiconductor transistor device
US8704304B1 (en) 2012-10-05 2014-04-22 United Microelectronics Corp. Semiconductor structure
US20140110777A1 (en) 2012-10-18 2014-04-24 United Microelectronics Corp. Trench gate metal oxide semiconductor field effect transistor and fabricating method thereof
US9224857B2 (en) 2012-11-12 2015-12-29 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US9035425B2 (en) 2013-05-02 2015-05-19 United Microelectronics Corp. Semiconductor integrated circuit
US8896057B1 (en) 2013-05-14 2014-11-25 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US8786362B1 (en) 2013-06-04 2014-07-22 United Microelectronics Corporation Schottky diode having current leakage protection structure and current leakage protecting method of the same
US8941175B2 (en) 2013-06-17 2015-01-27 United Microelectronics Corp. Power array with staggered arrangement for improving on-resistance and safe operating area
US9136375B2 (en) 2013-11-21 2015-09-15 United Microelectronics Corp. Semiconductor structure
US9419080B2 (en) * 2013-12-11 2016-08-16 Infineon Technologies Ag Semiconductor device with recombination region
US9490360B2 (en) 2014-02-19 2016-11-08 United Microelectronics Corp. Semiconductor device and operating method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191396B1 (en) * 1978-10-13 1995-12-26 Int Rectifier Corp High power mosfet with low on-resistance and high breakdown voltage
DE2852621C4 (de) * 1978-12-05 1995-11-30 Siemens Ag Isolierschicht-Feldeffekttransistor mit einer Drif tstrecke zwischen Gate-Elektrode und Drain-Zone
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
JP2597412B2 (ja) * 1990-03-20 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
US5434435A (en) * 1994-05-04 1995-07-18 North Carolina State University Trench gate lateral MOSFET
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008270806A (ja) * 2007-04-17 2008-11-06 Dongbu Hitek Co Ltd 半導体素子及びその製造方法
WO2009119735A1 (ja) * 2008-03-26 2009-10-01 ローム株式会社 半導体装置およびその製造方法
JP2009260253A (ja) * 2008-03-26 2009-11-05 Rohm Co Ltd 半導体装置およびその製造方法
US8283721B2 (en) 2008-03-26 2012-10-09 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US9166038B2 (en) 2008-03-26 2015-10-20 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US10290733B2 (en) 2008-03-26 2019-05-14 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US10686067B2 (en) 2008-03-26 2020-06-16 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US11127851B2 (en) 2008-03-26 2021-09-21 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US12009420B2 (en) 2008-03-26 2024-06-11 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
US12034073B2 (en) 2008-03-26 2024-07-09 Rohm Co., Ltd. Semiconductor device, and method for manufacturing the same
JP7495257B2 (ja) 2020-03-24 2024-06-04 株式会社東海理化電機製作所 半導体集積回路、および半導体集積回路の製造方法

Also Published As

Publication number Publication date
US6400003B1 (en) 2002-06-04
WO2000033353A2 (en) 2000-06-08
WO2000033353A3 (en) 2001-03-22
EP1105918A2 (en) 2001-06-13
GB9826291D0 (en) 1999-01-20

Similar Documents

Publication Publication Date Title
JP2002531940A (ja) 電界効果半導体装置
US11177354B2 (en) Method of manufacturing silicon carbide semiconductor devices
US6297534B1 (en) Power semiconductor device
TWI550851B (zh) 具有平面狀通道的垂直功率金氧半場效電晶體
US6621107B2 (en) Trench DMOS transistor with embedded trench schottky rectifier
JP4087248B2 (ja) トレンチゲート電界効果トランジスタ及びその製法
US6600194B2 (en) Field-effect semiconductor devices
KR100290693B1 (ko) 전계 효과에 의해 제어 가능한 파워 반도체 소자
US6534823B2 (en) Semiconductor device
JP2003505886A (ja) セル状トレンチゲート電界効果トランジスタ
US20010040273A1 (en) Semiconductor device
US6414365B1 (en) Thin-layer silicon-on-insulator (SOI) high-voltage device structure
US7332771B2 (en) Trench-gate semiconductor devices
US20020113276A1 (en) High integration density mos technology power device structure
US6486512B2 (en) Power semiconductor device having high breakdown voltage and method for fabricating the same
WO2006059300A2 (en) Insulated gate field effect transistors
KR102030465B1 (ko) 레터럴 타입의 전력 반도체 소자
EP0823735A1 (en) MOS-technology power device
EP0970526A2 (en) Power semiconductor devices
KR102030463B1 (ko) 레터럴 타입의 전력 반도체 소자
US20220271121A1 (en) Superjunction semiconductor device having reduced source area and method of manufacturing same
JP5114839B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070206