JP2002528908A - 自己接着電子回路 - Google Patents

自己接着電子回路

Info

Publication number
JP2002528908A
JP2002528908A JP2000578779A JP2000578779A JP2002528908A JP 2002528908 A JP2002528908 A JP 2002528908A JP 2000578779 A JP2000578779 A JP 2000578779A JP 2000578779 A JP2000578779 A JP 2000578779A JP 2002528908 A JP2002528908 A JP 2002528908A
Authority
JP
Japan
Prior art keywords
base
chip
electronic circuit
antenna
double
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000578779A
Other languages
English (en)
Inventor
ギヨーム ロイエ
Original Assignee
エステーミクロエレクトロニクス ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エステーミクロエレクトロニクス ソシエテ アノニム filed Critical エステーミクロエレクトロニクス ソシエテ アノニム
Publication of JP2002528908A publication Critical patent/JP2002528908A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01094—Plutonium [Pu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Credit Cards Or The Like (AREA)
  • Details Of Aerials (AREA)

Abstract

(57)【要約】 電子回路によるレーベルを提供する。平坦なベース（１４）と、ベースの第１表面に固定されるアンテナ（１６）と、アンテナに結合するチップ（１２）と、ベースの表面に接着される両面接着剤（２０）を有する。両面接着剤（２０）にカットアウト（２１）がもうけられ、その中に少なくとも部分的にチップが配置される。

Description

【発明の詳細な説明】
【０００１】 本発明は電子回路のとりつけに関する。
【０００２】 コンピュータ周辺装置により読みとり可能なレーベル、例えば光解析器により
読みとり可能なバーコードが最近用いられている。そのようなシステムではレー
ベルの付された製品の識別をすばやく行うことができる。レーベルは解析器の前
面になければならず、レーベルを読むために製品を操作しなければならない。最
後にバーコードにふくまれる情報は変更することができない。
【０００３】 チップに接続されたアンテナを含む電子レーベルは、コンピュータシステムに
結合する電磁アンテナ手段により、チップの中の情報の読み書きを可能とする。
情報交換を可能とするために電子レーベルをアンテナと対向させる必要はない。
このタイプのレーベルは多くの利点を有し、直ちに再書き込み可能な大量の情報
を蓄積することができ、対象物を操作する必要がなく、レーベルを読みとること
ができる。しかし、チップをふくむ従来の装置は、小形で安価な電子レーベルを
作成するには、あまりに、固く、厚く、かつ高価である。さらに、レーベルの対
象物へのとりつけは常に問題である。
【０００４】 本発明は、機械又は手動で容易にとりつけ可能な簡単で低コストで薄くフレキ
シブルな自己接着電子レーベルの製造を可能とする。
【０００５】 この目的を達成するため、本発明の特徴は、平坦なベースと、該ベースの第１
の面にもうけられるアンテナと、アンテナに接続されるチップを有する電子回路
において、両面接着剤がベースの一方の表面に接着され、該両面接着剤の中にス
ロットがもうけられ、前記チップは該スロットの中に少なくとも部分的に配置さ
れる電子回路にある。
【０００６】 好ましくは、前記チップは前記ベースの第１の表面に接着され、接続ワイヤに
よりアンテナに接続され、ワイヤとチップがレジンドロップにより覆われる。
【０００７】 好ましくは、前記チップのエッチングされた表面が前記ベースの第１表面に対
向し、チップとアンテナは溶接ビーズにより接続される。
【０００８】 好ましくは、前記チップのエッチングされた表面がベースの第１の表面の裏側
に対向し、チップはベースを介してもうけられるスロットの中に置かれ、チップ
とアンテナは溶接ビーズにより接続され、チップはレジンドロップによりベース
にとりつけられる。
【０００９】 好ましくは、前記チップのエッチングされた表面はベースの第１表面の裏側に
対向し、チップとアンテナはベースの中の接続スロットの中の溶接ビーズにより
接続され、チップはレジンドロップによりベースにとりつけられる。
【００１０】 好ましくは、ベースがフレキシブルシートで形成される。
【００１１】 好ましくは、ベースの両面接着剤を受容しない方の表面がテキスト又はコード
の印刷パターンを受容する。
【００１２】 本発明は又上記電子回路を製造する方法を提供し、ベースの上への両面接着剤
のとりつけ工程が、スロットをふくむ両面接着剤の四角形を形成し、接着性四角
形をパッケージ保護フィルムに接着し、接着性四角形を保護フィルムからはがし
、ベースの上にアセンブルする、ステップをふくむ。
【００１３】 各図で同じ参照番号は同じものを示す。図１と図２は本発明の第１実施例のレ
ーベル１０の上面図と断面図を示す。このレーベルはベース１４の第１表面の上
に接着層１３で付着されるチップ１２をふくむ。アンテナ１６もベース１４の第
１表面に付着される。チップ１２は接続ワイヤ１８によりアンテナ１６に電気的
に接続される。チップとワイヤは保護リング１９のドロップの中に固定される。
以下の記述で「両面接着」は固体接着剤の小片の２面に通常の接着処理をしたプ
ラスチックテープのセグメントを指すものとする。両面接着２０の第１表面はス
ロット２１を有し、ベース１４の第１表面に接着されて、スロット２１の中のレ
ジンドロップ１９の近傍を除き、第１表面を覆っている。ストリップ可能なシー
ト２４が両面接着２０の第２表面を覆う。
【００１４】 チップ１２はベース１２に、接着剤、エポキシその他により接着され、接続ワ
イヤ１８は通常の配線機により付着される。アンテナ１６は従来の技術でベース
の上に金属付着とエッチングによりもうけられる。レジンドロップはコーティン
グ、又は鋳造によりもうけられる。ベース１４は薄くフレキシブルな材料、例え
ばポリエステルシートで作られる。
【００１５】 両面接着はレジンドロップよりも厚く、自己接着レーベルの接着部分とチップ
１２の保護ハウジングを形成する。両面接着はわずかに弾性のあるフレキシブル
な材料で作られ、自己接着レーベルが平坦でない表面に適応可能で振動や衝撃に
耐えるようになっている。両面接着剤をコーティングする接着剤は持続性があり
信頼性のある接着を可能とする接着剤である。両面接着剤としては、市販のもの
は例えば３Ｍ社の商品名ＶＨＢが可能である。
【００１６】 一例として、ベース１４の厚さは７５μｍ、アンテナ１６の厚さは１７μｍ、
接着剤１３の厚さは２０μｍ、チップ１２の厚さは１８０μｍ、ドロップ１９の
厚さは３００μｍ、両面接着剤２０の厚さは４００μｍである。従って、実施例
では、レーベル１０の厚さは約５００μｍである。両面接着剤２０の厚さがドロ
ップ１９の高さよりはるかに大きいのでドロップを形成するときの高さの変動が
許容される。
【００１７】 図３と図４は本発明の第２実施例の上面図と断面図である。この実施例で、接
続ワイヤ１８とチップ１２はスロット２１を充満するレジンドロップ２２により
保護される。ドロップ２２の形成は前の実施例よりも早い。実際、図１と図２の
ドロップ１９の形成方法は遅い。一方、ここではスロット２１をレジンで充満す
れば足りる。スロット２１は、前述の機能に加えて、レジンの拡張を制限する機
能があり、レジンは非常に流動性が高く選択される。
【００１８】 図５と図６は本発明の第３実施例の上面図と断面図である。チップ１２の前面
又はエッチングされた表面、つまりプレーナ技術で集積回路の形成のために種々
の処理を行う表面は、いわゆるフリップ−チップアセンブリモードに従ってサポ
ート１４の第１表面に対向し、溶接ビーズ２６を介してアンテナ１６に電気的に
接続される。この実施例は溶接ビーズを必要とする。これはデリケートではある
が、レーベル１０の厚さを減少させることができる。
【００１９】 一例として、溶接ビーズはほぼ一定の厚さ２０μｍであり、スロット２１の深
さの許容変動はわずかに１０μｍである。チップ１２の厚さが１８０μｍのとき
、厚さ２１０μｍの両面接着剤を使用することができる。ベース１４とアンテナ
１６の厚さの合計が９５μｍに近いときは厚さがわずかほぼ３００μｍレーベル
１０が得られる。
【００２０】 図７と図８は本発明の第４実施例の上面図と断面図である。ここでは、アンテ
ナ１６はベース１４の、両面接着剤２０で覆われない方の面にもうけられる。さ
らに、ベース１４はスロット２１と交叉し、両面接着剤２０によりスロット２１
を実質的に延長する。チップ１２はスロット２１の中にもうけられ、そのエッチ
ングされた表面はアンテナ１６の裏面を向き、溶接ビーズ２６によりアンテナの
裏面に接続される。ベース１４と両面接着剤２０の中でのスロット２１は、レジ
ンドロップ２２で充満される。この実施例はベースのスロット２１と溶接ビーズ
による接続を必要とするが、レーベル１０の厚さを減少させることができる。
【００２１】 一例として、ベースの厚さが７５μｍのとき、アンテナの厚さは２０μｍに近
く、チップ１２の厚さは１８０μｍで溶接ビーズ２６の厚さは約２０μｍであり
、従って、約１３５μｍの接着剤を使うと、厚さが約２３０μｍのレーベル１０
が得られる。この厚さは従来の電気的でない自己接着レーベルの厚さに等しい。
【００２２】 図９は本発明の第５実施例のレーベル１０の断面を示す。アンテナ１６はベー
ス１４と図７、図８と同じ面にもうけられる。チップ１２は両面接着剤２０のス
ロット２１の中にもうけられ、そのエッチングされた表面はアンテナ１６の裏面
に対向し、アンテナの裏面に溶接ビーズ２６によりベース１４の中の接続スロッ
ト２５を介して接続される。
【００２３】 図１０は、図３と図４で述べた本発明による自己接着レーベルの製造方法を示
す。一連のアンテナ（図示なし）が、一連のベースのために切断予定の機械的に
インデックスされたストリップ２８にもうけられているとする。チップ１２はイ
ンデックスストリップのアンテナのレベルに接着されている。ストリップは積層
機３０に供給される。積層機は両面を保護フィルムで覆われた両面接着剤２０を
受容する。センサ３２がチップ１２の位置を検出し、パンチ３４を制御して、両
面接着剤に前記位置に対応するスロット２１を形成する。保護フィルム２１は、
積層されインデックスストリップに接着されたカットされた両面接着剤２０の第
１表面からはがされる。次にチップ１２は接続ワイヤ（図示なし）により対応す
るアンテナに接続され、その後、スロット２１はレジンドロップ（図示なし）で
充満される。レーベルのアセンブルの後、インデックスストリップは切断されて
レーベルを形成し、各レーベルは磁気的にテストされ、機能的レーベルが保護フ
ィルムから分離され、パッケージストリップの上に置かれる。
【００２４】 別の製造方法によると、両面接着剤２０は、接着剤の製造業者により、予め切
断されスロット２１を有する。次に、両面接着剤２０は、保護フィルム２４を付
して搬送され、保護フィルムから機械又は手動によりひとつずつ分離されてベー
スに接着される。次に、図１及び図２に従ってレーベルが製造される。この場合
、ワイヤ１８とチップとワイヤの保護のためのレジンドロップ１９は両面接着剤
２０をベース１４に接着する前に形成される。接続されたチップ１２の電磁気的
テストも両面接着剤の接着の前に行われ、これにより不良品による損失が小さく
なる。図３〜図９のレーベルも上記別の方法により形成することができる。
【００２５】 図１１はレーベル１０を有するパッケージストリップ３６を示し、レーベルの
第２面にはロゴ又はコード３８が付され直ちに販売可能である。
【００２６】 本発明の種々の変形、修飾、改良が可能である。図１と図２の実施例で、ベー
ス１４の厚みの上半分に形成したキャビティにチップ１２を受容することが可能
で、これによりレーベルの厚さが減少しドロップ１９の形成が容易となる。さら
に、両面接着剤で接着されない方のベースの表面は、塗装、印刷、又は塗装又は
印刷の容易な材料で覆うことができる。さらに、前述の記述は自己接着レーベル
に関するが、本発明は任意の自己接着電子回路例えばセンサに適用可能である。
この場合、保護レジン２２は通常は不透明であるが、図７と図８の実施例でチッ
プが光電回路又は電荷結合回路のような光感応回路をふくむときは、透明な保護
レジンに置きかえることができる。このとき、レジンドロップ２２はレンズの形
状として、チップが光を良好に受けとるようにすることができる。
【図面の簡単な説明】
【図１】 本発明の第１実施例によるレーベルの上面図である。
【図２】 図１のレーベルの断面図である。
【図３】 本発明の第２実施例によるレーベルの上面図である。
【図４】 図３のレーベルの断面図である。
【図５】 本発明の第３実施例によるレーベルの上面図である。
【図６】 図５のレーベルの断面図である。
【図７】 本発明の第４実施例によるレーベルの断面図である。
【図８】 図７のレーベルの断面図である。
【図９】 本発明の第５実施例によるレーベルの断面図である。
【図１０】 本発明による自己接着電子レーベルの製造方法を示す。
【図１１】 本発明によるレーベルの最終パッケージを示す。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 平坦なベース（１４）と、該ベースの第１の面にもうけられ
    るアンテナ（１６）と、アンテナに接続されるチップ（１２）を有する電子回路
    において、 両面接着剤（２０）がベースの一方の表面に接着され、該両面接着剤の中にス
    ロット（２１）がもうけられ、前記チップは該スロットの中に少なくとも部分的
    に配置されることを特徴とする電子回路。
  2. 【請求項２】 前記チップは前記ベースの第１の表面に接着され、接続ワイ
    ヤ（１８）によりアンテナに接続され、ワイヤとチップがレジンドロップ（１９
    ，２２）により覆われる請求項１記載の電子回路。
  3. 【請求項３】 前記チップのエッチングされた表面が前記ベースの第１表面
    に対向し、チップとアンテナは溶接ビーズにより接続される請求項１記載の電子
    回路。
  4. 【請求項４】 前記チップのエッチングされた表面がベースの第１の表面の
    裏側に対向し、チップはベースを介してもうけられるスロット（２１）の中に置
    かれ、チップとアンテナは溶接ビーズ（２６）により接続され、チップはレジン
    ドロップ（２２）によりベースにとりつけられる、請求項１記載の電子回路。
  5. 【請求項５】 前記チップのエッチングされた表面はベースの第１表面の裏
    側に対向し、チップとアンテナはベース（１４）の中の接続スロット（２５）の
    中の溶接ビーズ（２６）により接続され、チップはレジンドロップ（２２）によ
    りベースにとりつけられる、請求項１記載の電子回路。
  6. 【請求項６】 ベースがフレキシブルシートで形成される請求項１−５のひ
    とつに記載の電子回路。
  7. 【請求項７】 ベースの両面接着剤を受容しない方の表面がテキスト又はコ
    ード（３８）の印刷パターンを受容する、請求項１−６のひとつに記載の電子回
    路。
  8. 【請求項８】 請求項１の電子回路の製造方法において、ベースの上への両
    面接着剤のとりつけ工程が、 スロット（２１）をふくむ両面接着剤（２０）の四角形を形成し、 接着性四角形をパッケージ保護フィルム（２４）に接着し、 接着性四角形を保護フィルムからはがし、ベース（１４）の上にアセンブルす
    る、ステップをふくむことを特徴とする製造方法。
JP2000578779A 1998-10-23 1999-10-21 自己接着電子回路 Withdrawn JP2002528908A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9813545A FR2785072B1 (fr) 1998-10-23 1998-10-23 Circuit electronique autocollant
FR98/13545 1998-10-23
PCT/FR1999/002564 WO2000025266A1 (fr) 1998-10-23 1999-10-21 Circuit electronique autocollant

Publications (1)

Publication Number Publication Date
JP2002528908A true JP2002528908A (ja) 2002-09-03

Family

ID=9532109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000578779A Withdrawn JP2002528908A (ja) 1998-10-23 1999-10-21 自己接着電子回路

Country Status (6)

Country Link
US (1) US7168623B1 (ja)
EP (1) EP1131784B1 (ja)
JP (1) JP2002528908A (ja)
DE (1) DE69905930T2 (ja)
FR (1) FR2785072B1 (ja)
WO (1) WO2000025266A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138444A1 (ja) * 2018-01-09 2019-07-18 株式会社Ｔｓクリエーション インレイ及びインレイロール

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60022096T2 (de) 2000-01-19 2006-06-01 Fractus, S.A. Raumfüllende miniaturantenne
AU2003233033A1 (en) 2002-04-24 2003-11-10 Marconi Intellectual Property (Us) Inc Manufacturing method for a wireless communication device and manufacturing apparatus
JP2006505973A (ja) 2002-11-07 2006-02-16 フラクタス・ソシエダッド・アノニマ 微小アンテナを含む集積回路パッケージ
DE10316771A1 (de) * 2003-04-10 2004-10-28 Giesecke & Devrient Gmbh Sicherheitslabel und Herstellungsverfahren für dasselbe
US7397672B2 (en) * 2003-08-05 2008-07-08 Lintec Corporation Flip chip mounting substrate
US7338914B2 (en) * 2004-03-31 2008-03-04 Intermec Ip Corp. RFID tire label
EP1771919A1 (en) 2004-07-23 2007-04-11 Fractus, S.A. Antenna in package with reduced electromagnetic interaction with on chip elements
US20060290505A1 (en) * 2005-03-01 2006-12-28 Kevin Conwell RFID tire label
US20060276157A1 (en) * 2005-06-03 2006-12-07 Chen Zhi N Apparatus and methods for packaging antennas with integrated circuit chips for millimeter wave applications
WO2007043602A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system using the semiconductor device
GB0526452D0 (en) * 2005-12-23 2006-02-08 Hughes Thomas F A laboratory slide
US8738103B2 (en) 2006-07-18 2014-05-27 Fractus, S.A. Multiple-body-configuration multimedia and smartphone multifunction wireless devices
US20080179404A1 (en) * 2006-09-26 2008-07-31 Advanced Microelectronic And Automation Technology Ltd. Methods and apparatuses to produce inlays with transponders
JP5155616B2 (ja) * 2007-07-25 2013-03-06 沖プリンテッドサーキット株式会社 Ｒｆｉｄタグ、ｒｆｉｄシステムおよびｒｆｉｄタグの製造方法
US8125341B2 (en) 2007-12-10 2012-02-28 Checkpoint Systems, Inc. Resonant tag with reinforced deactivation dimple

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029939A1 (de) * 1980-08-07 1982-03-25 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit ic-baustein und verfahren zu ihrer herstellung
US4727246A (en) * 1984-08-31 1988-02-23 Casio Computer Co., Ltd. IC card
FR2580416B1 (fr) * 1985-04-12 1987-06-05 Radiotechnique Compelec Procede et dispositif pour fabriquer une carte d'identification electronique
JPS62179994A (ja) * 1986-02-04 1987-08-07 カシオ計算機株式会社 電子カ−ド
FR2605144B1 (fr) * 1986-10-14 1989-02-24 Flonic Sa Procede de realisation de cartes a memoire electronique et cartes obtenues par la mise en oeuvre dudit procede
DE3723547C2 (de) * 1987-07-16 1996-09-26 Gao Ges Automation Org Trägerelement zum Einbau in Ausweiskarten
US5091251A (en) * 1989-05-29 1992-02-25 Tomoegawa Paper Co., Ltd. Adhesive tapes and semiconductor devices
US5142270A (en) * 1991-05-22 1992-08-25 Checkpoint Systems Inc. Stabilized resonant tag circuit and deactivator
DE4122049A1 (de) * 1991-07-03 1993-01-07 Gao Ges Automation Org Verfahren zum einbau eines traegerelements
US5299940A (en) * 1992-07-14 1994-04-05 Mitsubishi Denki Kabushiki Kaisha IC card
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5500375A (en) * 1993-04-13 1996-03-19 Serex, Inc. Integrated packaging-holder device for immunochromatographic assays in flow-through or dipstick formats
JPH07117385A (ja) * 1993-09-01 1995-05-09 Toshiba Corp 薄型ｉｃカードおよび薄型ｉｃカードの製造方法
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
US5763868A (en) * 1994-07-25 1998-06-09 Dai Nippon Printing Co., Ltd. Optical card
DE4431606A1 (de) * 1994-09-05 1996-03-07 Siemens Ag Chipkartenmodul für eine kontaktlose Chipkarte und Verfahren zu deren Herstellung
DE4446369A1 (de) * 1994-12-23 1996-06-27 Giesecke & Devrient Gmbh Datenträger mit einem elektronischen Modul
US5671525A (en) * 1995-02-13 1997-09-30 Gemplus Card International Method of manufacturing a hybrid chip card
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
JPH0930169A (ja) * 1995-07-19 1997-02-04 Hitachi Chem Co Ltd Ｉｃカード及びその製造方法
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5708419A (en) * 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
FR2760113B1 (fr) * 1997-02-24 1999-06-04 Gemplus Card Int Procede de fabrication de carte sans contact a antenne bobinee
DE19708617C2 (de) * 1997-03-03 1999-02-04 Siemens Ag Chipkartenmodul und Verfahren zu seiner Herstellung sowie diesen umfassende Chipkarte
FR2761498B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Module electronique et son procede de fabrication et carte a puce comportant un tel module
JPH10278458A (ja) * 1997-04-08 1998-10-20 Toppan Printing Co Ltd 非接触型ｉｃカード及びその製造方法
US5905429A (en) * 1997-04-25 1999-05-18 City Of Lights, Inc. Audio label
JPH10315668A (ja) * 1997-05-15 1998-12-02 Konica Corp Ｉｃカード
JPH1111055A (ja) * 1997-06-20 1999-01-19 Toshiba Corp 無線モジュール及び無線カード
JPH1134563A (ja) * 1997-07-22 1999-02-09 Tokin Corp 非接触型ｉｃカード及びその製造方法
US6049463A (en) * 1997-07-25 2000-04-11 Motorola, Inc. Microelectronic assembly including an antenna element embedded within a polymeric card, and method for forming same
AU9261598A (en) * 1997-08-08 1999-03-01 Ird A/S Polymeric radio frequency resonant tags and method for manufacture
FR2769441A1 (fr) * 1997-10-07 1999-04-09 Philips Electronics Nv Carte electronique sans contact et son procede de fabrication
JP3918252B2 (ja) * 1997-10-13 2007-05-23 松下電器産業株式会社 非接触ｉｃカードおよびカードリーダライタ
JPH11134458A (ja) * 1997-10-30 1999-05-21 Hitachi Chem Co Ltd Ｉｃカード
JPH11139054A (ja) * 1997-11-10 1999-05-25 Toppan Printing Co Ltd 非接触ｉｃカード
FR2778475B1 (fr) * 1998-05-11 2001-11-23 Schlumberger Systems & Service Carte a memoire du type sans contact, et procede de fabrication d'une telle carte
US6163260A (en) * 1998-12-10 2000-12-19 Intermec Ip Corp. Linerless label tracking system
JP2000251041A (ja) * 1999-03-04 2000-09-14 Tokin Corp Ｉｃカード
CN1178564C (zh) * 1999-05-07 2004-12-01 古河电气工业株式会社 布线方法和装置以及ic卡制造方法
US6693515B2 (en) * 2001-10-03 2004-02-17 Intel Corporation Sequenced audio help label

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019138444A1 (ja) * 2018-01-09 2019-07-18 株式会社Ｔｓクリエーション インレイ及びインレイロール

Also Published As

Publication number Publication date
DE69905930D1 (de) 2003-04-17
EP1131784B1 (fr) 2003-03-12
US7168623B1 (en) 2007-01-30
WO2000025266A1 (fr) 2000-05-04
FR2785072A1 (fr) 2000-04-28
DE69905930T2 (de) 2004-03-04
EP1131784A1 (fr) 2001-09-12
FR2785072B1 (fr) 2001-01-19

Similar Documents

Publication Publication Date Title
JP2002528908A (ja) 自己接着電子回路
JP2818605B2 (ja) 集積回路を有するカードまたはキーの様な小型の携帯可能な目的物のための電子モジュールとその製造方法
EP1513100B1 (en) Information recording security tag
US4549247A (en) Carrier element for IC-modules
EP1628244B1 (en) Information carrier, information recording medium, sensor, commodity management method
US7229022B2 (en) Method for producing a contactless chip card and chip card produced according to said method
JPH0199894A (ja) 電子モジユールを製造する方法
JPH08190615A (ja) メモリーカード
CN1222917C (zh) 信息记录标签
JP2000516361A (ja) チップカード、チップカードの製造方法およびチップカード内で使用される半導体チップ
US20050253228A1 (en) Method for encapsulation of a chipcard and module obtained thus
JP4095741B2 (ja) Ｉｃタグ構造
JP5042627B2 (ja) 基板への電子部品の実装方法
JPS61204788A (ja) 携持用電子装置
JPH09156265A (ja) 半導体装置
JP2000207519A (ja) 接触型非接触型共用ｉｃカ―ドの製造方法
JPH07276870A (ja) 板状枠体付きｉｃキャリア、その製造方法およびｉｃキャリアケース
JP2000194820A (ja) Ｉｃタグ構造
JPS61177748A (ja) 電子部品
JP3686358B2 (ja) 板状枠体付きｉｃキャリア、およびその製造方法
JP2000194810A (ja) Ｉｃタグ構造
JP2002002157A5 (ja)
JPH02178096A (ja) Ｉｃカード
US20020085362A1 (en) Low cost feature to indicate package orientation
JP2000259804A (ja) Ｉｃカード補強構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070109