JP2000516361A - チップカード、チップカードの製造方法およびチップカード内で使用される半導体チップ - Google Patents

Abstract

(57)【要約】 本発明は、カード本体（１）と導電材料から成る複数のコンタクト平面（３）が設けられているチップカードに関する。この場合、コンタクト平面（３）はコンタクト端子（１１）と導電接続されており、このコンタクト端子（１１）は、半導体チップ（４）の半導体基板（１０）上に形成された電子回路に対応づけられている。コンタクト平面（３）は、構造化された層として電子回路側の半導体チップ（４）主表面上に形成されている。そしてコンタクト平面（３）とともに形成された半導体チップ（４）は、チップ平面（３）がカード本体の外面（７）と実質的に同一平面で延在するよう、チップカードのカード本体（１）における収納開口部（２）内に組み込まれて取り付けられている。十分に高い機械的フレキシビリティが得られるようにするため、シリコン基板の厚さを約１００μｍよりも薄くするのが有利である。

Description

【発明の詳細な説明】 チップカード、チップカードの製造方法およびチップカード内で使用される半導 体チップ 本発明は、請求項１の上位概念に記載のチップカード、請求項８の上位概念に 記載のチップカードの製造方法、および請求項１５の上位概念に記載のチップカ ード内で使用される半導体チップに関する。 この種のチップカード、チップカードの製造方法、ならびにチップカード内で 使用される半導体チップはたとえば、Wolfgang Rankl，Wolfgang Effing，Handb uch der Chipkarten，Carl Hanser Verlag，Muenchen，Wien，1995により知られ ている。これによれば、チップカードの製造にあたりまずはじめに、中間製品を 成すいわゆるチップモジュールが製造され、これは製造技術的に完結したユニッ トとして製造され、最終製品に依存することなくさらに加工することができる。 ここでいうチップモジュールとは、電気的に絶縁された支持体の上またはその中 に、チップまたは集積回路の形態で１つまたは複数の半導体集積回路が配置され ているような構成をとるものである。この場合、半導体集積回路は接続端子を介 して、支持体の一方の面または両方の面に設けられた導体システムと接続されて おり、支持体は一般にフレキシブルな薄膜であって 、その上に本来のチップが取り付けられ、さらにその上に、たいていは金めっき されたチップカードコンタクト平面が設けられる。この種のチップモジュールの 製造にあたり基本的に、半導体チップを支持体薄膜上に詰め込む２つの異なる技 術が適用され、すなわちそれらの技術とは、いわゆるＴＡＢ技術（Tape Automat ed Bonding）と、ワイヤボンディング技術である。ＴＡＢ技術の場合、まずはじ めに半導体チップの接続平面（パッド）上に金属製突起物（バンプ）が電気めっ きにより取り付けられ、次にその上に支持体フィルムの導体路がはんだ付けされ る。このはんだ付け接続は、チップ自体にそのほかに取り付部分を設ける必要を なくし、導体路においてのみ懸架されているよう、機械的負荷に耐え得るもので ある。ＴＡＢ方式の利点は、チップ接続が高い機械的負荷に耐え得ることおよび モジュールの全高が低いことである。しかしこの利点を得るためには、ワイヤボ ンディングモジュールよりも高い価格を甘受しなければならない。ワイヤボンデ ィングの場合も支持体材料としてやはりプラスチックシートが設けられ、その表 側には金めっきされたコンタクト平面が電気めっきにより取り付けられる。また 、チップの収納とワイヤ接続のために孔が支持体薄膜から打ち抜かれている。次 にチップは、所定の打ち抜き部分で裏側から導体路上に取り付けられる（ダイボ ンディング）。その後、細いワイヤ（数μｍ）によっ てチップ接続端子がコンタクト裏面と接続される。ついで鋳込み部材によって、 チップとボンディングワイヤが周囲の影響から保護される。このやり方の利点は 、半導体産業においてチップを標準ケーシングにパッケージングするための一般 的な手法に準拠しており、それゆえコスト的に有利なことである。このやり方の 欠点は、モジュールの全高も長さおよび幅もＴＡＢモジュールより大きいことで ある。その理由は、チップだけでなくボンディングワイヤも被覆部材によって保 護しなければならないことである。そしてこのことによって、モジュールをチッ プカードに組み込む際の問題点も大きくなる。 その後、取り付け完了した薄膜から個々のチップモジュールが打ち抜かれ、チ ップカードに収容される。この手法の場合、半導体チップはカードにダイレクト には取り付けられていない。このことの利点は、カードの機械的負荷が生じたと きに加わるたわみ力に対し半導体チップが十分に耐えられることである。これま で知られているチップカード分野のモジュール製造技術やケーシング技術に共通 しているのは、曲げやねじれに起因する機械的負荷（これによって集積回路の材 料特性が脆くなり損傷するおそれがある）から集積回路を保護するという目標設 定である。チップカードにおいて使用されている集積回路または半導体チップの 標準的な厚さは、目下のところ約２００μｍ程度であ る。この場合、シリコンから成るＥモジュールは１９０・１０³Ｎ／ｍｍ²のオー ダであり、したがってシリコンチップの材料特性はきわめて脆くなる。敏感な半 導体チップのケーシング側の保護は、組み立てや材料の費用ゆえにコストがかか るし、集積回路製造後にようやく取り付けステップや製造ステップを実行できる ので、時間がかかる。 したがって本発明の課題は、これまで知られてきたチップモジュールよりも簡 単であり、チップカードへの組み込みに使用でき、たとえばチップカードにおけ る所定の曲げ応力に十分であるような集積回路を備えた装置を提供することにあ る。 この課題は、請求項１記載のチップカード、請求項８記載のチップカードの製 造方法、請求項１５記載のチップカード内で使用される半導体チップによって解 決される。 本発明によれば、コンタクト平面は、構造化された層として電子回路側の半導 体チップ主表面上に形成されており、コンタクト平面とともに形成された半導体 チップは、チップ平面がカード本体の外面と実質的に同一平面で延在するよう、 チップカードのカード本体における収納開口部内に組み込まれて取り付けられて いる。 ここにおいて本発明が基礎としている着想は第１に、従来は必ず中間製品とし て製造されていたチップモ ジュールを完全にやめて、非モジュール式のチップカード製造を提案することで ある。そしこの場合、必要とされるコンタクト平面を半導体チップにじかに設け 、コンタクト平面といっしょに形成される半導体チップをダイレクトに、つまり 何らかの支持体や支持シートを用いずに、あるいは半導体チップを機械的負荷か ら保護するその他の措置をとらずに、カード本体内にダイレクトに実装するので ある。このため、有利には外寸に関してこれまでのＩＳＯ規格に従い製造される コンタクト平面は、チップまたは集積回路の半導体基板によって完全に支持され る。この目的で基板は、ＩＳＯ規格に基づくコンタクト平面に応じて必要とされ る底面を有しており、これは従来使用されていた半導体チップに比べて明らかに 大きい。しかしこの欠点は、本発明による解決手段によってもたらされる以下の 数々の利点により十二分に相殺される。すなわち、コストと時間のかかる従来の 組み立ての代わりに、フロントエンド作業において電子回路製造後ただちに、ま だ半導体チップが互いに分離されていない結合状態のウェハにおいてコンタクト 平面を製造する可能性が開け、有利には金属層の析出と構造化のために半導体技 術において一般的に適用される被層手法によって行うことができる。 個々の半導体チップを相応の断片に網目状にスクライビングないしは機械的に 分離した後、コンタクト平 面の設けられた半導体チップを適切な接合技術を利用してカード本体と接合し、 その際、接着材料または粘着材料を用いてカード本体における収納開口部内に永 続的に取り付けるのがよい。基本的にこのために、目下のところ知られているあ らゆる埋め込み実装技術が適しており、つまりたとえばホットメルト実装技術、 シアノクレラート（Cyanocrelat）接着剤による実装、圧力感応形接着剤により 実装、あるいはその他の物理的な接合技術が適している。 有利には、完成したカード本体に収納開口部を形成するために孔がフライス加 工により形成され、ついでこの孔にコンタクト平面を備えた半導体チップが挿入 され接着される。しかし本発明は、ラミネート手法により製造されたチップカー ドにおいても同じように適用可能であり、この場合、チップカードは種々のシー トすなわちカバーシートと介在シートの貼り合わせにより製造され、貼り合わせ の前に各シートに孔が打ち抜かれ、その後、半導体チップが組み込まれ、半導体 チップがカード本体にしっかりと溶接される。さらに本発明による解決手段は、 射出成形手法で製造されるカード本体にも適している。この場合、カード本体全 体は半導体チップ用の開口部も含めて射出成形部材として製造され、その中に半 導体チップが挿入されて接着される。 半導体チップをほぼぴったりと収めるカード本体収 納開口部の横方向寸法は、集積回路ないしは半導体チップの要求される機能や、 望ましいあるいはＩＳＯ規格に基づき必要とされるコンタクト平面の寸法によっ て決まる。本発明の殊に有利な実施形態は、半導体材料としてシリコン殊に結晶 状シリコンをベースとする。しかしコストの点で、理想的には６インチよりも大 きいウェハ直径で製造される他の経済的な半導体材料を使用することもできる。 本発明の殊に有利な実施形態によれば、有利にはシリコンから成る半導体基板 の厚さは２００μｍよりも著しく小さく、有利には約１５０μｍ以下であり、殊 に有利には約１００μｍ以下である。理想的には、シリコン基板全体の厚さは約 ５０μｍ〜約１００μｍである。これに対し、これまでチップカードに埋め込ま れてきた半導体チップの標準的な厚さは、目下のところ約２００μｍである。 この場合、シリコンのＥモジュールは１９０・１０³Ｎ／ｍｍ²のオーダにあり 、したがってシリコンチップの材料特性は極端に脆いものである。ところがチッ プの厚さを減少させれば、曲げに対するシリコンチップのフレキシビリティが増 加する。この作用は、ダメージエッチングのようにシリコンウェハ研磨後の裏面 薄状化プロセスによりいっそう増強される。裏面研磨により引き起こされる半導 体チップの原子欠落個所（移動ないしはマイグレーション等）は、曲げ負荷が 生じると場合によってはチップ破損の確率が劇的に高くなるところであるが、こ れはチップ裏側をさらに約４〜７μｍほどエッチングすることにより排除される 。 本発明のさらに別の有利な実施形態によれば、電子回路を支持する半導体基板 主表面上に薄い絶縁層が被着されており、その上にコンタクト平面が構造化され た層として析出されている。この場合、コンタクト平面のための導電層全体の厚 さは、有利には約３０μｍ〜約５０μｍである。 さらに、チップカード内で使用するためコンタクト平面に装着された半導体チ ップの有利な構造として特徴的であるのは、電子回路構成素子とパッド金属化部 （コンタクト端子）を備え構造化された表面の上に、パッド平面は空けられたま ま誘電特性をもつ材料から成る薄い層がダイレクトに析出されていることである 。選択的に、抵抗特性をもつ中間層を被着させることもできる。誘電体の上に導 電層が被着され、そのコンタクト平面はパッド平面と接続され、それらは互いに 電気的に絶縁されていて、最も簡単な事例ではエアギャップを介して絶縁されて いる。この場合、コンタクト平面は、対応するＩＳＯ規格（規定ISO 7810-2）を 満たしている。また、選択的に導電層を金、ＡｕＣｏ、ＮｉＰａｕ、硬質ニッケ ルなどの貴金属により単層または多層で形成できるし、あるいは他の材料で形 成してもよい。この場合、最も外側の層を材料自体が良好な減摩特性と改善され た腐食耐性をもつように選択することができ、たとえば約２μｍの厚さであり機 械的に良好な硬度特性をもつ薄い導電性カーボンラッカーとすることができる。 次に、図面を参照しながら実施例に基づき本発明について詳細に説明する。 図１は、本発明の１つの実施例によるチップカードの断面図であり、これには カード本体、およびカード本体における収納開口部内に取り付けられコンタクト 平面の設けられた半導体チップが設けられている。 図２は、曲げ応力とシリコン基本材料の曲げ半径との関係を、選択したいくつ かの厚さのシリコン材料について示す図である。 図１による縮尺どおりではない概略図には、チップカードの断面が示されてい る。このチップカードには、８５ｍｍ・５４ｍｍ・１ｍｍという一般的な外寸を もつカード本体１と、フライス加工により形成された収納開口部２が設けられて いる。収納開口部２の中には、コンタクト平面３を備えた半導体チップ４が接着 材料５により永続的に固着されていて、その際、コンタクト平面３の外面６がカ ード本体１の外面７と実質的に同一平面で延在するように取り付けられている。 半導体チップ４は厚さ４０μｍのシリコン基板から成り、その上に電子回路形 成に必要な構成部材または 構造体が慣用の半導体技術ステップによって取り付けられている。この場合、そ れらの構成部材の全高は約１０μｍ程度である。通常、電子回路形成のための構 成部材や構造体は、厚さ約３μｍの保護用Ｓｉ₃Ｎ₄層で覆われている。みやすく するため図１には、ここで挙げた構造体とＳｉ₃Ｎ₄層が１つの層として略示され ており、それに対し参照符号８が付されている。パッドまたはコンタクト端子１ １を製造するためのパッド金属下部形成後、厚さ２０μｍの誘電材料から成る薄 い絶縁層９が析出され、これはコンタクト端子１１のところでは空けられている 。このようにして形成された表面の上に薄い金属層１２が析出され、これは半導 体技術において公知のリソグラフィ方式を用いて構造化され、互いに電気的に絶 縁されたコンタクト平面３が製造される。このようにして、各コンタクト平面３ が電子回路における対応するコンタクト端子１１と電気的に接続された状態とな る。 図１２には、曲げ応力σ_Bと曲げ半径ｒ_Bとの関係が選択したいくつかの厚さの シリコン材料について示されている。ここでわかるのは、基板の厚さが１００μ ｍよりも薄い半導体チップであればすでに、チップは曲げやねじれに対しフレキ シブルであり、付加的なケーシング保護がなくても機械的なＩＳＯ要求に応える ことができる点である。本願発明者の検査によれば、このように僅かな厚さのチ ップであっても集積回路を 十分な歩留まりで製造できることが判明した。 このように本発明による解決手段によれば、慣用のチップカードに組み込まれ る非モジュール式集積回路を簡単に製造できるようになる。その際、いわゆるバ ックエンド製造段階においてコストのかかるプロセスステップは不要であるし、 所望の組み込みのための特別なケーシングフォームやパッケージフォームの開発 は一般にコストがかかり煩雑であるが、これを省くことができる。さらにこれに よれば、チップカードメーカ側の必要なロジスティックコストが大幅に低減され 、高い経済的利益がもたらされる。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年７月２０日（１９９８．７．２０） 【補正内容】 明細書 チップカード、チップカードの製造方法およびチップカード内で使用される半導 体チップ 本発明は、請求項１の上位概念に記載のチップカード、および請求項５の上位 概念に記載のたとえばチップカード内で使用される半導体チップに関する。 この種のチップカードおよびチップカード内で使用される半導体チップはたと えば、Wolfgang Rankl，Wolfgang Effing，Handbuch der Chipkarten，Carl Han ser Verlag，Muenchen，Wien，1995により知られている。これによれば、チップ カードの製造にあたりまずはじめに、中間製品を成すいわゆるチップモジュール が製造され、これは製造技術的に完結したユニットとして製造され、最終製品に 依存することなくさらに加工することができる。ここでいうチップモジュールと は、電気的に絶縁された支持体の上またはその中に、チップまたは集積回路の形 態で１つまたは複数の半導体集積回路が配置されているような構成をとるもので ある。この場合、半導体集積回路は接続端子を介して、支持体の一方の面または 両方の面に設けられた導体システムと接続されており、支持体は一般にフレキシ ブルな薄膜であって、その上に本来のチップが取り付けられ、さらにその上に、 たいていは金めっきされ たチップカードコンタクト平面が設けられる。この種のチップモジュールの製造 にあたり基本的に、半導体チップを支持体薄膜上に詰め込む２つの異なる技術が 適用され、すなわちそれらの技術とは、いわゆるＴＡＢ技術（Tape Automated B onding）と、ワイヤボンディング技術である。ＴＡＢ技術の場合、まずはじめに 半導体チップの接続平面（パッド）上に金属製突起物（バンプ）が電気めっきに より取り付けられ、次にその上に支持体フィルムの導体路がはんだ付けされる。 このはんだ付け接続は、チップ自体にそのほかに取り付部分を設ける必要をなく し、導体路においてのみ懸架されているよう、機械的負荷に耐え得るものである 。ＴＡＢ方式の利点は、チップ接続が高い機械的負荷に耐え得ることおよびモジ ュールの全高が低いことである。しかしこの利点を得るためには、ワイヤボンデ ィングモジュールよりも高い価格を甘受しなければならない。ワイヤボンディン グの場合も支持体材料としてやはりプラスチックシートが設けられ、その表側に は金めっきされたコンタクト平面が電気めっきにより取り付けられる。また、チ ップの収納とワイヤ接続のために孔が支持体薄膜から打ち抜かれている。次にチ ップは、所定の打ち抜き部分で裏側から導体路上に取り付けられる（ダイボンデ ィング）。その後、細いワイヤ（数μｍ）によってチップ接続端子がコンタクト 裏面と接続される。ついで鋳込み部材によって、チッ プとボンディングワイヤが周囲の影響から保護される。このやり方の利点は、半 導体産業においてチップを標準ケーシングにパッケージングするための一般的な 手法に準拠しており、それゆえコスト的に有利なことである。このやり方の欠点 は、モジュールの全高も長さおよび幅もＴＡＢモジュールより大きいことである 。その理由は、チップだけでなくボンディングワイヤも被覆部材によって保護し なければならないことである。そしてこのことによって、モジュールをチップカ ードに組み込む際の問題点も大きくなる。 ヨーロッパ特許EP 0 207 852 A1には、ＴＡＢモジュールと類似した構造のモ ジュールが示されている。この場合も半導体チップはやはりはんだ付け突起物を 有しており、それらは支持体フィルム上の導体路と接続されている。しかしこれ によれば導体路は、一種の深絞り法でポンチにより支持体フィルム中の切り欠き へ押し込まれ、このようにすることではんだ付け突起物と接続可能になる。しか しこの方法は非常にコストがかかる。しかも、導体路とのクリーンな接続が確実 に行われるようにするため、はんだ付け突起物をきわめて精確に位置決めしなけ ればならない。 さて、その後、取り付け完了した薄膜から個々のチップモジュールが打ち抜か れ、チップカードに収容される。この手法の場合、半導体チップはカードにダイ レクトには取り付けられていない。このことの利点は 、カードの機械的負荷が生じたときに加わるたわみ力に対し半導体チップが十分 に耐えられることである。これまで知られているチップカード分野のモジュール 製造技術やケーシング技術に共通しているのは、曲げやねじれに起因する機械的 負荷（これによって集積回路の材料特性が脆くなり損傷するおそれがある）から 集積回路を保護するという目標設定である。チップカードにおいて使用されてい る集積回路または半導体チップの標準的な厚さは、目下のところ約２００μｍ程 度である。この場合、シリコンから成るＥモジュールは１９０・１０³Ｎ／ｍｍ² のオーダであり、したがってシリコンチップの材料特性はきわめて脆くなる。敏 感な半導体チップのケーシング側の保護は、組み立てや材料の費用ゆえにコスト がかかるし、集積回路製造後にようやく取り付けステップや製造ステップを実行 できるので、時間がかかる。 したがって本発明の課題は、これまで知られてきたチップモジュールよりも簡 単であり、チップカードへの組み込みに使用でき、たとえばチップカードにおけ る所定の曲げ応力に十分であるような集積回路を備えた装置を提供することにあ る。 この課題は、請求項１記載のチップカードおよび請求項５記載のたとえばチッ プカード内で使用される半導体チップによって解決される。 本発明によれば、コンタクト平面は、構造化された 層として電子回路側の半導体チップ主表面上に形成されており、コンタクト平面 とともに形成された半導体チップは、チップ平面がカード本体の外面と実質的に 同一平面で延在するよう、チップカードのカード本体における収納開口部内に組 み込まれて取り付けられている。 ここにおいて本発明が基礎としている着想は第１に、従来は必ず中間製品とし て製造されていたチップモ 請求の範囲 １．カード本体（１）と、導電材料から成る複数のコンタクト平面（３）が設け られており、該コンタクト平面（３）はコンタクト端子（１１）と導電接続され ており、該コンタクト端子（１１）は、半導体チップ（４）の半導体基板（１０ ）上に形成された電子回路に対応づけられている形式のチップカードにおいて、 前記コンタクト平面（３）は、構造化された層として電子回路側の半導体チ ップ（４）主表面上に形成されていて、前記コンタクト平面（３）は半導体チッ プ（４）の半導体基板（１０）により完全に支持され、 前記コンタクト平面（３）とともに形成された半導体チップ（４）は、前記 チップ平面（３）がカード本体（１）の外面（７）と実質的に同一平面で延在す るよう、チップカードのカード本体（１）における収納開口部（２）内に組み込 まれて取り付けられていることを特徴とする、チップカード。 ２．主表面にコンタクト平面（３）をもつ半導体チップ（４）は、接着材料また は粘着材料（５）によりカード本体（１）における収納開口部（２）内に永続的 に固着されている、請求項１記載のチップカード。 ３．たとえばシリコンから成る半導体基板（１０）の厚さは、フレキシビリティ を高めるため２００μｍよりも著しく薄く、たとえば約１５０μｍ以下であり、 有利には約１００μｍ以下である、請求項１または２記載のチップカード。 ４．電子回路を支持する半導体基板（１０）の主表面上に薄い絶縁層（９）が被 着されており、該絶縁層（９）の上に構造化された層としてコンタクト平面（３ ）が析出されている、請求項１〜３のいずれか１項記載のチップカード。 ５．コンタクト端子（１１）が設けられており、該コンタクト端子（１１）は半 導体チップ（４）の半導体基板（１０）上に形成された電子回路に対応づけられ ている形式の半導体チップにおいて、 前記コンタクト端子（１１）と導電接続されているコンタクト平面（３）は、構 造化された層として電子回路側の半導体チップ（４）主表面上に形成されていて 、前記コンタクト平面（３）は半導体チップ（４）の半導体基板（１０）により 完全に支持されることを特徴とする、半導体チップ。 ６．電子回路を支持する半導体基板（１０）の主表面上に薄い絶縁層（９）が被 着されており、該絶縁層（９）の上に構造化された層としてコンタクト平面（３ ）が析出されている、請求項５記載の半導体チップ。 ７．たとえばシリコンから成る半導体基板（１０）の厚さは、フレキシビリティ を高めるため２００μｍよりも著しく薄く、たとえば約１５０μｍ以下であり、 有利には約１００μｍ以下である、請求項５または６記載の半導体チップ。 ８．たとえばシリコンから成る半導体基板（１０）の厚さは約５０μｍ〜約１０ ０μｍである、請求項７記載の半導体チップ。 ９．前記コンタクト平面（３）のための導電層（１２）全体の厚さは約３０μｍ 〜約５０μｍである、請求項５〜８のいずれか１項記載の半導体チップ。 10．前記コンタクト平面（３）のための導電層（１２）は複数の導電層から成る 、請求項５〜９のいずれか１項記載の半導体チップ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 デトレフ ホウデュー ドイツ連邦共和国 Ｄ―84085 ラングク ヴァイト ブルーメンシュトラーセ 28

Claims (1)

1. 【特許請求の範囲】 １．カード本体（１）と、導電材料から成る複数のコンタクト平面（３）が設け られており、該コンタクト平面（３）はコンタクト端子（１１）と導電接続され ており、該コンタクト端子（１１）は、半導体チップ（４）の半導体基板（１０ ）上に形成された電子回路に対応づけられている形式のチップカードにおいて、 前記コンタクト平面（３）は、構造化された層として電子回路側の半導体チ ップ（４）主表面上に形成されており、 前記コンタクト平面（３）とともに形成された半導体チップ（４）は、前記 チップ平面（３）がカード本体（１）の外面（７）と実質的に同一平面で延在す るよう、チップカードのカード本体（１）における収納開口部（２）内に組み込 まれて取り付けられていることを特徴とする、チップカード。 ２．主表面にコンタクト平面（３）をもつ半導体チップ（４）は、接着材料また は粘着材料（５）によりカード本体（１）における収納開口部（２）内に永続的 に固着されている、請求項１記載のチップカード。 ３．たとえばシリコンから成る半導体基板（１０）の厚さは２００μｍよりも著 しく薄く、たとえば約１ ５０μｍ以下であり、有利には約１００μｍ以下である、請求項１または２記載 のチップカード。 ４．たとえばシリコンから成る半導体基板（１０）の厚さは約５０μｍ〜約１０ ０μｍである、請求項３記載のチップカード。 ５．電子回路を支持している半導体基板（１０）の主表面上に薄い絶縁層（９） が被着されており、該絶縁層の上にコンタクト平面（３）が構造化された層とし て析出されている、請求項１〜４のいずれか１項記載のチップカード。 ６．前記コンタクト平面（３）のための導電層（１２）全体の厚さは約３０μｍ 〜約５０μｍである、請求項１〜５のいずれか１項記載のチップカード。 ７．前記コンタクト平面（３）のための導電層（１２）は複数の導電層から成る 、請求項１〜６のいずれか１項記載のチップカード。 ８．カード本体（１）と、導電材料から成る複数のコンタクト平面（３）が設け られており、該コンタクト平面（３）はコンタクト端子（１１）と導電接続され ており、該コンタクト端子（１１）は、半導体チップ（４）の半導体基板（１０ ）上に形成された電子回路に対応づけられている形式のチップカードの製造方法 において、 前記コンタクト平面（３）を、構造化された層として電子回路側の半導体チ ップ（４）主表面上に形 成し、 前記コンタクト平面（３）とともに形成された半導体チップ（４）を、前記 チップ平面（３）がカード本体（１）の外面（７）と実質的に同一平面で延在す るよう、チップカードのカード本体（１）における収納開口部（２）内に組み込 んで取り付けることを特徴とする、チップカードの製造方法。 ９．主表面にコンタクト平面（３）をもつ半導体チップ（４）を、接着材料また は粘着材料（５）によりカード本体（１）における収納開口部（２）内に永続的 に固着する、請求項８記載のチップカードの製造方法。 10．たとえばシリコンから成る半導体基板（１０）の厚さを２００μｍよりも著 しく薄くし、たとえば約１５０μｍ以下とし、有利には約１００μｍ以下とする 、請求項８または９記載のチップカードの製造方法。 11．たとえばシリコンから成る半導体基板（１０）の厚さを約５０μｍ〜約１０ ０μｍとする、請求項１０記載のチップカードの製造方法 12．電子回路を支持している半導体基板（１０）の主表面上に薄い絶縁層（９） を被着し、該絶縁層の上にコンタクト平面（３）を構造化された層として析出す る、請求項８〜１１のいずれか１項記載のチップカードの製造方法。 13．前記コンタクト平面（３）のための導電層（１２）全体の厚さを約３０μｍ 〜約５０μｍとする、請求項８〜１２のいずれか１項記載のチップカードの製造 方法。 14．前記コンタクト平面（３）のための導電層（１２）を複数の導電層により形 成する、請求項８〜１３のいずれか１項記載のチップカードの製造方法。 15．カード本体（１）と、導電材料から成る複数のコンタクト平面（３）が設け られており、該コンタクト平面（３）はコンタクト端子（１１）と導電接続され ており、該コンタクト端子（１１）は、半導体チップ（４）の半導体基板（１０ ）上に形成された電子回路に対応づけられている形式のチップカード内で使用さ れる半導体チップにおいて、 前記コンタクト平面（３）は、構造化された層として電子回路側の半導体チ ップ（４）主表面上に形成されていることを特徴とする、チップカード内で使用 される半導体チップ。 16．たとえばシリコンから成る半導体基板（１０）の厚さは２００μｍよりも著 しく薄く、たとえば約１５０μｍ以下であり、有利には約１００μｍ以下である 、請求項１５記載の半導体チップ。 17．たとえばシリコンから成る半導体基板（１０）の厚さは約５０μｍ〜約１０ ０μｍである、請求項１５または１６記載の半導体チップ。 18．電子回路を支持している半導体基板（１０）の主表面上に薄い絶縁層（９） が被着されており、該絶縁層の上にコンタクト平面（３）が構造化された層とし て析出されている、請求項１５〜１７のいずれか１項記載の半導体チップ。 19．前記コンタクト平面（３）のための導電層（１２）全体の厚さは約３０μｍ 〜約５０μｍである、請求項１５〜１８のいずれか１項記載の半導体チップ。 20．コンタクト平面（３）のための前記導電層（１２）は複数の導電層から成る 、請求項１５〜１９のいずれか１項記載の半導体チップ。