JP2002525849A - Low temperature formation of backside ohmic contacts for vertical devices - Google Patents
Low temperature formation of backside ohmic contacts for vertical devicesInfo
- Publication number
- JP2002525849A JP2002525849A JP2000570823A JP2000570823A JP2002525849A JP 2002525849 A JP2002525849 A JP 2002525849A JP 2000570823 A JP2000570823 A JP 2000570823A JP 2000570823 A JP2000570823 A JP 2000570823A JP 2002525849 A JP2002525849 A JP 2002525849A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- substrate
- semiconductor
- implanted
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims description 124
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 72
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 72
- 239000002019 doping agent Substances 0.000 claims description 61
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000000463 material Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 22
- 229910002601 GaN Inorganic materials 0.000 claims description 20
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 229910052738 indium Inorganic materials 0.000 claims description 14
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 14
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 12
- 229910052733 gallium Inorganic materials 0.000 claims description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 claims description 3
- 238000006731 degradation reaction Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 24
- 150000002500 ions Chemical class 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 150000002739 metals Chemical class 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- -1 for example Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 125000004433 nitrogen atom Chemical group N* 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 本発明は、複数のエピタキシャル層を有する半導体デバイスで用いるための金属・半導体オーミックコンタクトを形成する方法を含む。当該オーミックコンタクトは、好ましくは、エピタキシャル層の堆積後に形成する。また本発明は、複数のエピタキシャル層と、オーミックコンタクトとを含む半導体デバイスも含む。 SUMMARY The present invention includes a method of forming a metal-semiconductor ohmic contact for use in a semiconductor device having a plurality of epitaxial layers. The ohmic contact is preferably formed after the deposition of the epitaxial layer. The invention also includes a semiconductor device including a plurality of epitaxial layers and an ohmic contact.
Description
【０００１】 発明の分野 本発明は、半導体材料に対するオーミックコンタクトに関する。詳しくは、本
発明は、複数の半導体材料を含むデバイスに対してオーミックコンタクトを形成
する方法に関する。[0001] The present invention relates to ohmic contacts to semiconductor materials. More particularly, the present invention relates to a method for forming an ohmic contact to a device including a plurality of semiconductor materials.
【０００２】 発明の背景 マイクロエレクトロニクスの分野では、回路は半導体デバイスの連続接続から
作られる。一般に、半導体デバイスは、特定の回路内における電流の流れによっ
て動作し、且つ電流の流れを制御して、特定の仕事を達成する。回路において半
導体デバイスを接続するために、適当なコンタクトを半導体に対して作らなけれ
ばならない。半導体デバイスの高い導電率及び他の化学的特性の故に、前記デバ
イスに対してコンタクトを作るための最も有用で便利な材料は金属である。[0002] In the field of background microelectronic invention, the circuit is made from the continuous connection of the semiconductor device. Generally, a semiconductor device operates by a current flow in a specific circuit and controls a current flow to accomplish a specific task. In order to connect semiconductor devices in a circuit, appropriate contacts must be made to the semiconductor. Due to the high conductivity and other chemical properties of semiconductor devices, metals are the most useful and convenient materials for making contacts to said devices.
【０００３】 半導体デバイスと回路の間にある金属コンタクトは、半導体デバイス又は回路
の動作を、ほんの僅かしか妨害しないか、又は好ましくはまったく妨害しないよ
うにするべきである。更に、金属コンタクトは、当該コンタクトが作られるか又
は付着される半導体材料と物理的及び化学的に適合していなければならない。こ
れらの所望の特性を示すコンタクトのタイプは「オーミックコンタクト」として
公知である。[0003] The metal contacts between the semiconductor device and the circuit should disturb the operation of the semiconductor device or circuit only slightly or preferably not at all. In addition, the metal contacts must be physically and chemically compatible with the semiconductor material from which the contacts are made or deposited. Types of contacts that exhibit these desired characteristics are known as "ohmic contacts."
【０００４】 オーミックコンタクトは、通常、半導体の体抵抗又は収束抵抗と比較して無視
できるコンタクト抵抗を有する金属・半導体コンタクトと定義される（Sze, Phy
sics of Semiconductor Devices, Second Edition, 1981, page 304）。更に前
記引例に記載されているように、適当なオーミックコンタクトは、当該コンタク
トが付着されるデバイスの性能を有意に変化させず、且つ当該デバイスの活性領
域にわたる電圧低下と比較して適度に低い電圧低下で任意の必要な電流を供給す
ることができる。An ohmic contact is typically defined as a metal-semiconductor contact that has negligible contact resistance compared to the body resistance or convergence resistance of the semiconductor (Sze, Phy
sics of Semiconductor Devices, Second Edition, 1981, page 304). As further described in the above cited references, a suitable ohmic contact does not significantly change the performance of the device to which the contact is attached and has a reasonably low voltage compared to the voltage drop across the active area of the device. Any necessary current can be supplied at the drop.
【０００５】 オーミックコンタクト及び当該オーミックコンタクトを製造する方法は当業に
おいて公知である。そのすべての内容が参照として本明細書に取り入れられる例
えば、Glass らに与えられた米国特許第５，４０９，８５９号及び第５，３２３
，０２２号（Glass 特許）は、白金とｐ型炭化珪素とから形成されるオーミック
コンタクト構造及び当該オーミック構造を作る方法について考察している。オー
ミックコンタクトとそれらを作る方法は公知であるが、オーミックコンタクト、
特に炭化珪素基板を用いて製造されるオーミックコンタクトを製造するための公
知の方法は、適正に行われた場合でも難しい。[0005] Ohmic contacts and methods of making such ohmic contacts are well known in the art. Nos. 5,409,859 and 5,323 to Glass et al., The entire contents of which are incorporated herein by reference.
No. 022 (Glass Patent) discusses an ohmic contact structure formed from platinum and p-type silicon carbide and a method of making the ohmic structure. Ohmic contacts and methods of making them are known, but ohmic contacts,
In particular, a known method for manufacturing an ohmic contact manufactured using a silicon carbide substrate is difficult even when properly performed.
【０００６】 オーミックコンタクトの作製に関する問題は無数にあり漸増している。正孔又
は電子の濃度が低いことによる半導体の限定された導電率は、オーミックコンタ
クトの形成を妨げるか又は阻止するかもしれない。同様に、半導体内の正孔又は
電子の移動度が低いことによっても、オーミックコンタクトの形成が妨げられる
か又は阻止されるかもしれない。Glass 特許で考察されているように、コンタク
ト金属と半導体との間の仕事関数の違いは、印加電圧に対して整流（非オーミッ
ク）電流を示すコンタクトをもたらすポテンシャル障壁を誘発するかもしれない
。大きく異なる電子・正孔濃度と密接にコンタクトしている２つの同じ半導体材
料の間にも、オーミックコンタクトではなく整流を導くポテンシャル障壁（ビル
トインポテンシャル）が存在しているかもしれない。Glass 特許では、これらの
問題には、ｐ型SiC基板とコンタクト金属との間に別のｐ型ドープトSiC層を挿入
することによって対処した。[0006] The problems associated with the fabrication of ohmic contacts are numerous and increasing. The limited conductivity of the semiconductor due to the low concentration of holes or electrons may prevent or prevent the formation of ohmic contacts. Similarly, poor hole or electron mobility in the semiconductor may also prevent or prevent the formation of ohmic contacts. As discussed in the Glass patent, work function differences between contact metals and semiconductors may induce potential barriers that result in contacts that exhibit rectified (non-ohmic) current with applied voltage. There may also be a potential barrier (built-in potential) that leads to rectification rather than ohmic contact between two identical semiconductor materials that are in close contact with significantly different electron and hole concentrations. In the Glass patent, these problems were addressed by inserting another p-type doped SiC layer between the p-type SiC substrate and the contact metal.
【０００７】 より新しい世代のガリウム及びインジウムに基づく半導体デバイスのためのオ
ーミックコンタクトを形成するとき、更に困難な問題に直面する。半導体と金属
との間にオーミックコンタクトを形成する場合には、それらの界面において半導
体とコンタクト金属との適正な合金形成（correct alloying）が必要である。オ
ーミックコンタクト金属が堆積される半導体表面において正孔／電子濃度を選択
的に増加させることは、オーミックコンタクトを達成するためのコンタクトプロ
セスを向上させる有効な手段として知られている。このプロセスは、典型的には
、珪素及び炭化珪素のテクノロジーにおいて選択的ドーピング技術として十分に
認識されているイオン注入によって達成される。しかしながら、炭化珪素の場合
、イオン注入は、通常、高温（典型的には＞６００℃）で行って、炭化珪素の結
晶格子に対する損傷を最小にする。所望の高いキャリヤー濃度を達成するために
注入原子を「活性化する」には、しばしば珪素過圧力において１６００℃を超え
るアニール温度がしばしば必要である。このイオン注入技術に要する装置は特殊
で高価である。[0007] An even more difficult problem is encountered when forming ohmic contacts for newer generations of gallium and indium based semiconductor devices. When an ohmic contact is formed between a semiconductor and a metal, proper alloying of the semiconductor and the contact metal at their interface is required. Selectively increasing the hole / electron concentration at the semiconductor surface on which the ohmic contact metal is deposited is known as an effective means of improving the contact process for achieving ohmic contact. This process is typically accomplished by ion implantation, which is well recognized as a selective doping technique in silicon and silicon carbide technologies. However, in the case of silicon carbide, ion implantation is typically performed at elevated temperatures (typically> 600 ° C.) to minimize damage to the silicon carbide crystal lattice. "Activating" implanted atoms to achieve the desired high carrier concentration often requires annealing temperatures in excess of 1600 ° C. at silicon overpressure. The equipment required for this ion implantation technique is special and expensive.
【０００８】 高温イオン注入及びその後のアニール後に、注入された基板表面上にコンタク
ト金属を堆積し、９００℃を超える温度でアニールする。窒化ガリウム又は窒化
インジウムガリウムを組込んでいる半導体デバイス上にコンタクトを形成するこ
の方法は、これらの化合物が高温で解離することから、実行不可能である。After high temperature ion implantation and subsequent annealing, a contact metal is deposited on the implanted substrate surface and annealed at a temperature above 900 ° C. This method of forming contacts on semiconductor devices that incorporate gallium nitride or indium gallium nitride is not feasible because these compounds dissociate at high temperatures.
【０００９】 この問題に対する１つの理論的答えは、半導体デバイスを完成するのに必要な
壊れやすいエピタキシャル層（例えば、窒化ガリウム層）を成長させる前に、基
板上にオーミックコンタクトを形成することであると考えられる。しかしながら
、このアプローチは望ましくない。なぜならば、エピタキシャル成長システム中
に望ましくない汚染物質を、すなわちコンタクト金属を挿入するからである。そ
の汚染金属は、格子成長、ドーピング、反応速度又はこれらの因子の全てを妨害
することによってエピタキシャル成長を引き起こし得る。更に、金属不純物は、
エピタキシャル層の光学的及び電気的特性を劣化させることがある。One theoretical answer to this problem is to form an ohmic contact on the substrate before growing the fragile epitaxial layer (eg, a gallium nitride layer) needed to complete the semiconductor device. it is conceivable that. However, this approach is not desirable. This is because it introduces unwanted contaminants, ie, contact metals, into the epitaxial growth system. The contaminant metal can cause epitaxial growth by interfering with lattice growth, doping, kinetics, or all of these factors. In addition, metal impurities
It may degrade the optical and electrical properties of the epitaxial layer.
【００１０】 同様に、例えば金属酸化物半導体電界効果トランジスタ（「ＭＯＳＦＥＴＳ」
）のような多くの半導体デバイスは、半導体酸化物（例えば、二酸化珪素）の層
を必要とする。従来のイオン注入技術と、注入金属又はコンタクト金属アニール
プロセスとに関連する高温によって、酸化物層にストレスがかかり、酸化物層、
半導体・酸化物界面及びデバイスそれ自体が損傷されることがある。その代わり
の方法として、酸化物層を作る前にオーミックコンタクトを形成する方法がある
が、この方法も、酸化物層を形成するために用いられる酸化環境がオーミックコ
ンタクトに悪影響を与えるので実用的ではない。Similarly, for example, a metal oxide semiconductor field effect transistor (“MOSFETS”)
Many semiconductor devices require a layer of semiconductor oxide (eg, silicon dioxide). The high temperatures associated with conventional ion implantation techniques and implanted metal or contact metal anneal processes stress the oxide layer,
The semiconductor-oxide interface and the device itself may be damaged. As an alternative, there is a method of forming an ohmic contact before forming an oxide layer. However, this method is not practical because the oxidizing environment used to form the oxide layer has a bad influence on the ohmic contact. Absent.
【００１１】 而して、既に考察した製造問題を示さない半導体デバイスと共に用いるオーミ
ックコンタクトを形成するための実用的且つ経済的な方法に関するニーズが存在
する。また、経済的に製造すること以外に、オーミックコンタクトを組込んでい
るタイプの半導体デバイスに関するニーズも存在する。Thus, there is a need for a practical and economical method for forming ohmic contacts for use with semiconductor devices that do not exhibit the fabrication problems discussed above. There is also a need for semiconductor devices of the type that incorporate ohmic contacts, besides economical fabrication.
【００１２】 発明の目的及び概要 オーミックコンタクトを組込んでいる半導体デバイスを提供することは本発明
の目的である。OBJECTS AND SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device incorporating an ohmic contact.
【００１３】 炭化珪素とオーミックコンタクトとを含む半導体デバイスを提供することは本
発明の更なる目的である。 経済的に製造されるオーミックコンタクトを組込んでいる半導体デバイスを提
供することは本発明の更に別の目的である。[0013] It is a further object of the present invention to provide a semiconductor device that includes silicon carbide and an ohmic contact. It is yet another object of the present invention to provide a semiconductor device incorporating an ohmic contact that is economically manufactured.
【００１４】 オーミックコンタクトを組込んでいる半導体デバイスを形成する方法を提供す
ることは本発明の更にもう一つ別の目的である。 本発明は、半導体デバイスのための金属・半導体オーミックコンタクトを形成
する方法によって上記目的を達成する。本方法は、初期の導電型を有する半導体
基板の表面に選択ドーパント材料を注入する工程を含む。注入ドーパントは、半
導体基板と同じ導電型を提供する。ドーパント注入後、まず最初に、注入ドーパ
ント原子を活性化し、且つ有効キャリヤー濃度を増加させるのに充分な温度で且
つ充分な時間、注入された半導体基板をアニールする。その最初のアニール後に
、半導体材料の注入表面上に金属を堆積させる。その後、金属と、注入された半
導体材料とをアニールする。この再度のアニールは、当該基板上に配置された任
意のエピタキシャル層が有意に劣化すると考えられる温度未満で行われるが、注
入された半導体材料と堆積された金属との間にオーミックコンタクトを形成する
のには充分に高い温度である。It is yet another object of the present invention to provide a method for forming a semiconductor device incorporating an ohmic contact. The present invention achieves the above objects by a method of forming a metal-semiconductor ohmic contact for a semiconductor device. The method includes implanting a selective dopant material into a surface of a semiconductor substrate having an initial conductivity type. The implanted dopant provides the same conductivity type as the semiconductor substrate. After dopant implantation, the implanted semiconductor substrate is first annealed at a temperature and for a time and sufficient to activate the implanted dopant atoms and increase the effective carrier concentration. After the first anneal, a metal is deposited on the implanted surface of the semiconductor material. Thereafter, the metal and the implanted semiconductor material are annealed. This re-anneal is performed at a temperature below which any epitaxial layer disposed on the substrate is considered to significantly degrade, but forms an ohmic contact between the implanted semiconductor material and the deposited metal. It is a high enough temperature.
【００１５】 また、本発明は、第一表面、第二表面及び第一導電型を有する半導体基板を含
む半導体デバイスによって、上記目的を達成する。また、当該デバイスは、半導
体基板の第一表面上で成長される又は第一表面上に配置される少なくとも１つの
エピタキシャル層も含む。更に、半導体基板は、第二表面（エピタキシャル層に
相対している表面）から第一表面の方へと延びている当該基板に漸増キャリヤー
濃度帯を有するものと定義される。当該デバイスは、金属と漸増キャリヤー濃度
帯との界面にオーミックコンタクトを形成するための、当該基板の第二表面上に
堆積された金属層を更に含む。Further, the present invention achieves the above object by a semiconductor device including a semiconductor substrate having a first surface, a second surface, and a first conductivity type. The device also includes at least one epitaxial layer grown on or disposed on the first surface of the semiconductor substrate. Further, a semiconductor substrate is defined as having an increasing carrier concentration band on the substrate extending from the second surface (surface opposite the epitaxial layer) toward the first surface. The device further includes a metal layer deposited on the second surface of the substrate to form an ohmic contact at the interface between the metal and the increasing carrier concentration band.
【００１６】 本発明の上記及び他の目的、利点及び特徴と、それらを達成する方法は、例示
的態様を図示している添付の図面と共に記載した本発明の以下の詳細な説明によ
って更に容易に理解される。詳細な説明 本発明は、オーミックコンタクトを組込んでいる半導体デバイス、及び当該オ
ーミックコンタクトを形成する方法である。[0016] The above and other objects, advantages and features of the present invention, and the manner of achieving them, will be more readily apparent from the following detailed description of the invention when taken in conjunction with the accompanying drawings, which illustrate exemplary embodiments. Understood. DETAILED DESCRIPTION The present invention is a semiconductor device incorporating an ohmic contact and a method of forming the ohmic contact.
【００１７】 ｎ型又はｐ型の炭化珪素（"SiC"）を用いて半導体デバイス及びオーミックコ
ンタクトを作る場合、本発明が最も有用であることは、例えばSiCのようなバン
ドギャップの広い半導体及びそれらから形成される半導体デバイスに精通してい
る当業者には理解されるだろう。而して、本発明と実施例とに関する以下の説明
により、SiCを用いる本発明の態様は容易に説明される。 しかしながら、当業者
は、例えば珪素、窒化ガリウム、窒化アルミニウムガリム、及び窒化インジウム
ガリウムのような他の半導体材料と共に用いるために、本発明が難なく適合され
ることを容易に認識するだろう。本明細書で用いているように、窒化アルミニウ
ムガリム及び窒化インジウムガリウムは、アルミニウム及びガリウム又はインジ
ウム及びガリウムのモル％が１に等しい化合物を含む。When fabricating semiconductor devices and ohmic contacts using n-type or p-type silicon carbide ("SiC"), the invention is most useful for semiconductors with a wide band gap, such as, for example, SiC. Those of skill in the art familiar with semiconductor devices formed from will be appreciated. Thus, in the following description of the invention and the examples, embodiments of the invention using SiC are readily described. However, those skilled in the art will readily recognize that the present invention is readily adapted for use with other semiconductor materials such as, for example, silicon, gallium nitride, aluminum gallium, and indium gallium nitride. As used herein, aluminum gallium nitride and indium gallium nitride include aluminum and gallium or compounds in which the mole percent of indium and gallium is equal to one.
【００１８】 広範な面において、本発明は、初期導電型を付与するドーパントの初期濃度を
有する半導体基板を含む半導体デバイスである。当該半導体基板はｎ型又はｐ型
であっても良い。また、当該デバイスは、当該半導体基板の１つの表面に隣接し
て配置された少なくとも１つのエピタキシャル層も含む。In a broad aspect, the invention is a semiconductor device that includes a semiconductor substrate having an initial concentration of a dopant that imparts an initial conductivity type. The semiconductor substrate may be n-type or p-type. The device also includes at least one epitaxial layer disposed adjacent one surface of the semiconductor substrate.
【００１９】 特許請求される半導体デバイスは、半導体基板が、エピタキシャル層に相対し
ている当該基板の表面から、当該エピタキシャル層に隣接している表面の方へと
延びている漸増キャリヤー濃度帯によって画定されることを更なる特徴とする。
金属層は、当該金属と基板との界面においてオーミックコンタクトを形成するた
めに、漸増キャリヤー濃度帯にある基板上に堆積される。[0019] The claimed semiconductor device is defined in that the semiconductor substrate is defined by an increasing carrier concentration band extending from a surface of the substrate opposite the epitaxial layer to a surface adjacent the epitaxial layer. It is a further feature to be performed.
A metal layer is deposited on the substrate in the increasing carrier concentration band to form an ohmic contact at the metal-substrate interface.
【００２０】 図１には、本発明にしたがう半導体デバイス１０の概略図が示してある。当該
デバイス１０は、説明のためにSiCである半導体基板１２を含む。しかしながら
、本発明の実施において、例えば珪素のような他の半導体材料を基板として用い
ても良いことを理解すべきである。SiC基板１２はｐ型又はｎ型であることがで
きる。FIG. 1 shows a schematic diagram of a semiconductor device 10 according to the present invention. The device 10 includes a semiconductor substrate 12 that is SiC for explanation. However, it should be understood that other semiconductor materials, such as silicon, may be used as the substrate in the practice of the present invention. SiC substrate 12 can be p-type or n-type.
【００２１】 半導体デバイスを完成させるために必要な追加の成分１４をSiC基板１２に隣
接して配置する。例えば、図１に示してあるように、半導体デバイスは、ｐ型及
びｎ型の半導体材料の連続エピタキシャル層１４ａ，１４ｂ及び１４ｃを有する
発光ダイオード（"ＬＥＤ"）であるかもしれない。好ましい態様では、本発明は
、半導体基板に隣接して配置されたいくつものエピタキシャル層から成る、例え
ばＬＥＤ、金属酸化物半導体電界効果トランジスタ（"ＭＯＳＦＥＴ"）、レーザ
ー、又はショットキー整流器のような縦型半導体デバイスである。以下で考察す
るように、本発明にしたがうデバイスは、低い融点又は低い解離温度を有する材
料を含む縦型半導体デバイスに特に適する。そのような材料としては、窒化ガリ
ウム、窒化インジウムガリウム及び窒化アルミニウムガリムが挙げられる。Additional components 14 required to complete the semiconductor device are located adjacent to the SiC substrate 12. For example, as shown in FIG. 1, the semiconductor device may be a light emitting diode ("LED") having continuous epitaxial layers 14a, 14b and 14c of p-type and n-type semiconductor materials. In a preferred embodiment, the present invention comprises a vertical structure such as an LED, a metal oxide semiconductor field effect transistor ("MOSFET"), a laser, or a Schottky rectifier, comprising a number of epitaxial layers disposed adjacent to a semiconductor substrate. Semiconductor device. As discussed below, devices according to the present invention are particularly suitable for vertical semiconductor devices that include materials having a low melting point or low dissociation temperature. Such materials include gallium nitride, indium gallium nitride, and aluminum gallium nitride.
【００２２】 特許請求されるデバイスは、更に、半導体基板の裏面上に漸増キャリヤー濃度
帯１６を有することを特徴とする。換言すれば、当該半導体基板（この場合はSi
C）においては、エピタキシャル層に相対する当該基板の表面近傍のキャリヤー
濃度は、当該基盤の残りの部分のキャリヤー濃度に比べて高い。The claimed device is further characterized by having an increasing carrier concentration band 16 on the backside of the semiconductor substrate. In other words, the semiconductor substrate (in this case, Si
In C), the carrier concentration near the surface of the substrate relative to the epitaxial layer is higher than the carrier concentration in the rest of the substrate.
【００２３】 漸増キャリヤー濃度帯１６に対して境界として働くラインは、基板１２におけ
るキャリヤー濃度が突然変化する明確な境界は存在しない事実を表すために破線
で示してある。キャリヤー濃度は、基板の裏面からの距離が大きくなるにつれて
、キャリヤー濃度が初期キャリヤー濃度に等しくなるまで低下する。以下で考察
するように、漸増キャリヤー濃度帯は、ｐ型及びｎ型の半導体材料と通常関連の
あるドーパントを用いて室温イオン注入技術によって形成する。The lines acting as boundaries for the increasing carrier concentration band 16 are shown in dashed lines to illustrate the fact that there is no sharp boundary where the carrier concentration in the substrate 12 changes suddenly. The carrier concentration decreases as the distance from the backside of the substrate increases, until the carrier concentration equals the initial carrier concentration. As discussed below, the increasing carrier concentration band is formed by room temperature ion implantation techniques using dopants typically associated with p-type and n-type semiconductor materials.
【００２４】 例えば、図１において、特許請求されるデバイスの好ましい態様は、窒素でド
ーピングされたｎ型SiC基板を含む。様々なタイプのｐ型SiCと共に他のｎ型ドー
パントから形成されたｎ型SiCも本発明にしたがって用いても良いことを理解す
べきである。SiC基板１２には、好ましくは僅かなドーピングから高度なドープ
ングが施され、約１ x １０15cm-3 〜 約１ x １０19cm-3の初期キャリヤー濃度
を有する。「僅かな」及び「高度な」という用語は、不正確であり、初期キャリ
ヤー濃度が著しく変化するかもしれないことを示すために意図的に用いている。
初期キャリヤー濃度は著しく変化するかもしれないが、試験からは、初期におい
て、適度なドーピングから高度なドーピングが施される基板は良好な結果を与え
ることが分かった。エピタキシャル層１４に相対する表面に対する選択ドーパン
ト材料（例えば、窒素）のイオン注入によって、基板１２の残りの部分に比べて
より高いキャリヤー濃度を含む帯１６が創り出される。好ましくは、イオン注入
は、基板の裏面上に漸増キャリヤー濃度帯１６を創り出すレベルで、すなわち約
１ x １０18cm-3 〜 約１ x １０20cm-3のキャリヤー濃度を示し、且つ初期キャ
リヤー濃度に比べて常に高いレベルで行う。For example, in FIG. 1, a preferred embodiment of the claimed device comprises an n-type SiC substrate doped with nitrogen. It should be understood that n-type SiC formed from other n-type dopants along with various types of p-type SiC may also be used in accordance with the present invention. The SiC substrate 12 is preferably advanced Dopungu is decorated from slight doping, having an initial carrier concentration of about 1 x 10 15 cm -3 ~ about 1 x 10 19 cm -3. The terms "slight" and "advanced" are inaccurate and are used intentionally to indicate that the initial carrier concentration may vary significantly.
Initial carrier concentrations may vary significantly, but tests have shown that initially, moderately to highly doped substrates give good results. Implantation of a selective dopant material (eg, nitrogen) into the surface opposite the epitaxial layer 14 creates a band 16 with a higher carrier concentration compared to the rest of the substrate 12. Preferably, the ion implantation exhibits a carrier concentration at a level that creates an increasing carrier concentration band 16 on the backside of the substrate, ie, from about 1 × 10 18 cm −3 to about 1 × 10 20 cm −3 , and the initial carrier concentration Perform at a higher level than always.
【００２５】 当業者は、上記した漸増キャリヤー濃度帯も基板の成長中に形成されるかもし
れないことを理解するだろう。しかしながら、必要とされるドーパントの可変供
給速度と関連のある問題及び結晶成長法と典型的に関連のある他の問題により、
このアプローチは実用的ではない。Those skilled in the art will appreciate that the increasing carrier concentration band described above may also be formed during substrate growth. However, due to problems associated with the variable supply rate of dopant required and other problems typically associated with crystal growth methods,
This approach is not practical.
【００２６】 漸増キャリヤー濃度帯１６を形成するときに用いるのに好ましいｎ型ドーパン
トは窒素、砒素及び燐である。漸増キャリヤー濃度帯１６を形成するときに用い
るのに好ましいｐ型ドーパントはアルミニウム、硼素及びガリウムである。Preferred n-type dopants for use in forming the increasing carrier concentration band 16 are nitrogen, arsenic and phosphorus. Preferred p-type dopants for use in forming the increasing carrier concentration band 16 are aluminum, boron and gallium.
【００２７】 本出願人は特定の理論に束縛されることを望まないが、証拠は、漸増キャリヤ
ー濃度帯１６によってオーミック特性を示す金属コンタクトが創出されることを
示唆している。好ましい態様では、全ての半導体デバイスと共に用いるのに適す
る融点、蒸気圧、物理的及び化学的性質を有する選択コンタクト金属１８を、漸
増キャリヤー濃度帯１６におけるSiC基板の表面に堆積して、当該金属と基板と
の間に界面２０を形成する。好ましい金属としてはニッケル、パラジウム、白金
、アルミニウム及びチタンが挙げられ、最も好ましくはニッケルである。次に、
金属と基板を含むデバイスを、デバイス及び特に任意のエピタキシャル層に対し
て損傷を与えない程度に充分に低い温度で、しかし金属と基板との界面において
オーミックコンタクトを形成するのに充分な高い温度でアニールする。While applicants do not wish to be bound by any particular theory, evidence suggests that increasing carrier concentration bands 16 create metal contacts that exhibit ohmic properties. In a preferred embodiment, a selective contact metal 18 having a melting point, vapor pressure, physical and chemical properties suitable for use with all semiconductor devices is deposited on the surface of the SiC substrate in the increasing carrier concentration zone 16 to form a metal with the metal. An interface 20 is formed between the substrate and the substrate. Preferred metals include nickel, palladium, platinum, aluminum and titanium, most preferably nickel. next,
The device containing the metal and the substrate is heated at a temperature low enough not to damage the device and especially any epitaxial layers, but high enough to form an ohmic contact at the metal-substrate interface. Anneal.
【００２８】 本出願人は特定の理論に束縛されることを望まないが、漸増キャリヤー濃度帯
を創出して、コンタクト金属のための受容体として機能させることは有用である
と考えられる。而して、別の態様では、本発明は、上記半導体デバイスで用いら
れるオーミックコンタクトを形成する方法を含む。While we do not wish to be bound by any particular theory, it is believed that it is useful to create an increasing carrier concentration band to function as a receptor for the contact metal. Thus, in another aspect, the invention includes a method of forming an ohmic contact for use in the semiconductor device.
【００２９】 広範な面では、本発明は、半導体デバイスのための金属・半導体コンタクトを
形成する方法である。当該方法は、第一導電型を有する半導体基板に選択ドーパ
ント材料を注入する工程を含む。注入ドーパントは基板と同じ導電型を提供する
。この考察のために、半導体基板がSiC基板であり、且つドーパント材料がSiC基
板の表面に堆積されることが仮定される。しかしながら、当業者は、他の半導体
材料と共に用いるために本発明を容易に適合させ得ることを難なく認識するだろ
う。選択ドーパント材料の注入後に、アニール工程を行う。このアニール工程で
は、注入ドーパント原子を活性化して、SiC基板における注入ドーパント原子の
キャリヤー濃度を効率的に増大させるのに充分な温度及び時間、注入SiC基板を
アニールする。次に、SiC基板の注入表面上にコンタクト金属を堆積させる。そ
の堆積されたコンタクト金属と、SiC基板の注入表面とをアニールする。この再
度のアニールは、基板上に配置された任意のエピタキシャル層が有意な劣化を経
験すると考えられる温度未満で、しかし注入SiCと堆積された金属との間にオー
ミックコンタクトを形成するのに充分に高い温度で行う。In a broad aspect, the invention is a method of forming a metal-semiconductor contact for a semiconductor device. The method includes implanting a selective dopant material into a semiconductor substrate having a first conductivity type. The implanted dopant provides the same conductivity type as the substrate. For this discussion, it is assumed that the semiconductor substrate is a SiC substrate and that the dopant material is deposited on the surface of the SiC substrate. However, those skilled in the art will readily recognize that the present invention can be readily adapted for use with other semiconductor materials. After the implantation of the selective dopant material, an annealing step is performed. In this annealing step, the implanted SiC substrate is annealed at a temperature and for a time sufficient to activate the implanted dopant atoms and effectively increase the carrier concentration of the implanted dopant atoms in the SiC substrate. Next, a contact metal is deposited on the implantation surface of the SiC substrate. Anneal the deposited contact metal and the implanted surface of the SiC substrate. This reannealing is performed at a temperature below which any epitaxial layer disposed on the substrate is expected to experience significant degradation, but sufficient to form an ohmic contact between the implanted SiC and the deposited metal. Perform at high temperature.
【００３０】 好ましい態様では、半導体基板は、僅かな、適度な、又は高度なドーパント濃
度を有することができるｎ型又はｐ型の基板を含んでいても良い。例えば、ｎ型
SiCが基板である場合、SiC基板は、約１ x １０15cm-3 （僅かにドーピングした
）〜 １ x １０19cm-3（高度にドーピングした）の初期ドーパント濃度を有して
いても良い。「僅か」、「適度」及び「高度」という用語は、不正確であり、基
板材料におけるドーパントの初期濃度が変化するかもしれないことを示すために
用いている。試験により、適度から高度にドーピングされた基板は本発明によっ
て最良の結果を達成することが分かった。In a preferred embodiment, the semiconductor substrate may comprise an n-type or a p-type substrate, which may have low, moderate or high dopant concentrations. For example, n-type
If SiC is a substrate, SiC substrate may have an initial dopant concentration of about 1 x 10 15 cm -3 (slightly doped) ~ 1 x 10 19 cm -3 ( the highly doped) . The terms "slight", "moderate" and "high" are inaccurate and are used to indicate that the initial concentration of dopant in the substrate material may change. Tests have shown that moderately to highly doped substrates achieve the best results with the present invention.
【００３１】 次に、選択ドーパント材料を半導体基板に注入し、当該基板をアニールする。
好ましくは、ドーパント注入は室温で行い、その後のアニールは約８００℃ 〜
約１３００℃で行う。基板の導電型と通常関連のあるドーパントを、注入工程の
ためのドーパントとして用いても良い。例えば、窒素で初期にドーピングされた
ｎ型SiCが基板であるとき、窒素は注入ドーパントとして機能することができる
。同様に、アルミニウムで初期にドーピングされたｐ型SiCが基板であるとき、
アルミニウムは注入ドーパントとして機能することができる。他の可能なｎ型ド
ーパントは砒素及び燐である。硼素及びガリウムは別のｐ型ドーパントとして機
能することができる。Next, a selective dopant material is injected into the semiconductor substrate, and the substrate is annealed.
Preferably, the dopant implantation is performed at room temperature, followed by annealing at about 800 ° C.
Perform at about 1300 ° C. A dopant normally associated with the conductivity type of the substrate may be used as a dopant for the implantation step. For example, when the substrate is n-type SiC that is initially doped with nitrogen, nitrogen can function as an implanted dopant. Similarly, when p-type SiC initially doped with aluminum is the substrate,
Aluminum can function as an implantation dopant. Other possible n-type dopants are arsenic and phosphorus. Boron and gallium can function as other p-type dopants.
【００３２】 当業者には、ドーパント材料の注入は高温で行っても良いことは容易に認識さ
れる。実際に、SiC格子構造の損傷を軽減するために、SiCでは、高温注入が典型
的に好ましい。しかしながら、SiCの文脈においては、高温イオン注入は、本発
明の商業的使用を制約する。注入中にSiC基板を加熱できるイオン注入装置は、
典型的ではなく、高価であるので、低コスト大量用途のためというよりは研究開
発用である。更に、SiC基板を高温まで加熱するときは、製造プロセスを遅延さ
せる破損を生じさせない速度で加熱及び冷却しなければならない。One skilled in the art will readily recognize that the implantation of the dopant material may be performed at an elevated temperature. In fact, high temperature implantation is typically preferred for SiC to reduce damage to the SiC lattice structure. However, in the context of SiC, high temperature ion implantation limits the commercial use of the present invention. An ion implanter that can heat the SiC substrate during implantation is
Because they are not typical and expensive, they are for research and development rather than for low cost mass use. Further, when heating the SiC substrate to high temperatures, it must be heated and cooled at a rate that does not cause damage that slows down the manufacturing process.
【００３３】 而して、本発明で用いるには、室温注入が好ましい注入法である。ドーパント
の室温注入工程、及びその後に行われる、１３００℃の温度にまで達することが
でき且つ１００個以上の基板を保持できる単純なベント式の炉（simple vented
furnace）におけるアニール工程によって、申し分のない結果が達成され、処理
量が大きく増加することを発見した。Therefore, room temperature implantation is a preferred implantation method for use in the present invention. Room temperature implantation of dopants followed by a simple vented furnace capable of reaching temperatures of 1300 ° C. and holding more than 100 substrates
It has been found that the annealing step in the furnace achieves satisfactory results and greatly increases the throughput.
【００３４】 ドーパントの室温注入は、好ましくは、半導体基板の注入表面近傍に漸増ドー
パント濃度帯が創出されるように行う。図２は、本発明にしたがう注入法に関す
る概略図である。この実施例では、約１ x １０18cm-3の初期ドーパント濃度を
有するｎ型SiC基板２２に対して、１ x １０13cm-2以上のドーズ量、１０ 〜 ６
０keＶのエネルギーで、原子窒素又は二原子窒素２４を注入する。いくつかの場
合では、１つ以上の注入エネルギーを用いて、より段階的なキャリヤー濃度分布
を創出しても良い。注入プロセスは、約１ x １０19cm-3 〜 約１ x １０20cm-3 の総化学的ドーパント濃度を有する深さ約１０００オングストロームのSiC基板
の注入表面の近傍に帯２６を生成させる。注入ドーパントの濃度は、注入表面か
らの距離が離れるにつれて低下する。漸増ドーパント濃度帯２６の外側のドーパ
ント濃度は、実質的に、初期のドーパント濃度と同じままである。漸増キャリヤ
ー濃度帯２６の境界は、破線で示してあり、帯２６と基板の残部との間のキャリ
ヤー濃度の変化が一線を画すものではなく段階的なものであることを示している
。当業者は、注入エネルギー又はドーズ量を容易に変化させて、所望の濃度及び
厚さを達成できることを認識すべきである。The implantation of the dopant at room temperature is preferably performed such that an increasing dopant concentration band is created near the implantation surface of the semiconductor substrate. FIG. 2 is a schematic diagram of an injection method according to the present invention. In this embodiment, the n-type SiC substrate 22 having an initial dopant concentration of about 1 x 10 18 cm -3, 1 x 10 13 cm -2 or more dose, 10-6
Atomic energy or diatomic nitrogen 24 is implanted at an energy of 0 keV. In some cases, one or more implantation energies may be used to create a more gradual carrier concentration distribution. Implantation process, to produce a band 26 in the vicinity of about 1 x 10 19 cm -3 ~ about 1 x 10 20 cm total chemical dopant concentration depth of about 1000 Angstroms of the SiC substrate implanted surface with the -3. The concentration of the implanted dopant decreases with increasing distance from the implanted surface. The dopant concentration outside the increasing dopant concentration zone 26 remains substantially the same as the initial dopant concentration. The boundaries of the increasing carrier concentration zone 26 are indicated by dashed lines, indicating that the change in carrier concentration between the band 26 and the rest of the substrate is not linear but gradual. One skilled in the art should recognize that the implantation energy or dose can be easily varied to achieve the desired concentration and thickness.
【００３５】 既に説明したように、注入された基板をアニールすることが必要である。アニ
ールは、注入直後に、注入ドーパントイオンのいくらかは「活性」ではない故に
必要である。「活性」という用語は、注入された基板の総キャリヤー濃度に寄与
する注入イオンの有効性を説明するために用いている。As already explained, it is necessary to anneal the implanted substrate. Annealing is necessary immediately after implantation because some of the implanted dopant ions are not "active". The term "activity" is used to describe the effectiveness of the implanted ions in contributing to the total carrier concentration of the implanted substrate.
【００３６】 注入中、SiC基板の結晶格子に対してドーパントイオンによって実質的に衝撃
が与えられる。これらのイオンは結晶格子に衝突し、結晶格子に保持される。こ
の衝撃では、存在している結晶格子中へのドーパントイオンの完全な挿入は得ら
れない。ドーパントイオンの多くの初期配置は、イオンが結晶格子中で「活性」
な存在になることを妨げ、ドーパントイオンそれ自体が衝撃によって損傷を受け
る可能性がある。注入SiC基板をアニールすると（すなわち、加熱すると）、注
入イオンと基板の結晶格子とが、より規則正しい様式で再配置され、ドーパント
注入中に受けた損傷から回復する機構が提供される。During implantation, the crystal lattice of the SiC substrate is substantially bombarded by dopant ions. These ions collide with and are retained by the crystal lattice. This impact does not result in complete insertion of the dopant ions into the existing crystal lattice. Many initial configurations of dopant ions are based on the fact that the ions are "active" in the crystal lattice.
And the dopant ions themselves can be damaged by impact. Annealing (ie, heating) the implanted SiC substrate provides a mechanism by which the implanted ions and the crystal lattice of the substrate are rearranged in a more ordered manner and recover from damage suffered during dopant implantation.
【００３７】 説明のためのみに概数を用いると、注入プロセスは次のように考えられるかも
しれない。すなわち、ｘ個の窒素原子の初期濃度を有するｎ型SiC基板に１００
個の窒素イオンを注入する場合、注入直後に、その基板は「ｘ ＋ １０」個の窒
素イオンを有する基板と関連のある特性を示すことができる。しかしながら、次
に、その基板をアニールし、注入イオンが結晶格子中の位置に定着できる場合、
当該基板は「ｘ ＋ ９０」個の窒素イオンを有する基板と関連のある特性を示す
ことができる。而して、アニール工程により、注入イオンの約８０個が「活性化
」された。Using approximate numbers for illustration only, the implantation process may be considered as follows. That is, 100% is applied to an n-type SiC substrate having an initial concentration of x nitrogen atoms.
When implanting nitrogen ions, immediately after implantation, the substrate may exhibit properties associated with a substrate having "x + 10" nitrogen ions. However, then, if the substrate is annealed and the implanted ions can settle in a location in the crystal lattice,
The substrate may exhibit properties associated with a substrate having "x + 90" nitrogen ions. Thus, about 80 implanted ions were "activated" by the annealing step.
【００３８】 試験から、約２時間以下の間、約１０００℃ 〜 １３００℃の温度で、室温注
入されたSiC基板をアニールすると、申し分のない結果が得られることが分かる
。温度及び時間は、注入ドーズ量を更に完全に活性化するために、容易に調節す
ることができる。Tests show that annealing the room temperature implanted SiC substrate at a temperature of about 1000 ° C. to 1300 ° C. for up to about 2 hours gives satisfactory results. Temperature and time can be easily adjusted to more completely activate the implant dose.
【００３９】 上記の注入された基板を含む半導体デバイスは少なくとも１つのエピタキシャ
ル層を有する。エピタキシャル層は、当業者に公知の任意の手段で成長させるこ
とができる。本発明の一つの好ましい態様では、基板に対してドーパントを注入
する前に、エピタキシャル層を堆積させる。しかしながら、所望のエピタキシャ
ル層又はその後に二次加工されるデバイスは、注入された基板の高温アニールに
耐えることができる材料（例えば、窒化ガリウム又は酸化珪素）から作ることが
でき、又は当該材料から構成される。この場合、エピタキシャル層は、ドーパン
ト注入後に形成しても良い。A semiconductor device including the above-described implanted substrate has at least one epitaxial layer. The epitaxial layer can be grown by any means known to those skilled in the art. In one preferred embodiment of the invention, an epitaxial layer is deposited before implanting the dopant into the substrate. However, the desired epitaxial layer or subsequently fabricated device can be made of, or composed of, a material that can withstand high temperature annealing of the implanted substrate (eg, gallium nitride or silicon oxide). Is done. In this case, the epitaxial layer may be formed after dopant implantation.
【００４０】 半導体基板に対して注入し、充分にアニールされた漸増ドーパント濃度帯を確
立し、任意のエピタキシャル層を当該基板上に配置した後、オーミックコンタク
トを形成するために選択金属を、漸増キャリヤー濃度帯における基板の表面に対
して施用する。金属は、適度に高い融点及び蒸気圧を有し、且つ基板材料と不利
な相互作用をしない電気コンタクトを形成する場合に典型的に用いられる殆ど任
意の金属であることができる。好ましい金属としては、ニッケル、パラジウム、
白金、チタン及びアルミニウムが挙げられ、最も好ましくはニッケルである。After establishing an incrementally doped dopant concentration zone that has been implanted into the semiconductor substrate and fully annealed, and an optional epitaxial layer is disposed on the substrate, a selective metal is formed to form an ohmic contact with an incremental carrier. It is applied to the surface of the substrate in the concentration zone. The metal can be almost any metal typically used in forming electrical contacts that have a reasonably high melting point and vapor pressure and do not adversely interact with the substrate material. Preferred metals are nickel, palladium,
Platinum, titanium and aluminum are mentioned, most preferably nickel.
【００４１】 好ましくは、コンタクト金属を基板表面上に堆積させて、厚さ３００オングス
トローム以上の層を形成させる。その堆積後には再度アニールを行う。しかしな
がら、このアニールは高温で長時間のアニールではない。このアニールは、好ま
しくは約１０００℃未満の温度で、 最も好ましくは約８００℃未満の温度で、
２０分以下、最も好ましくは５分以下の時間行う。これらの温度及び時間は、基
板上に存在する任意のエピタキシャル層に損傷を与えない程度に充分に低く短い
。半導体基板に対してコンタクト金属をアニールすることにより、金属と基板と
の界面においてオーミックコンタクトが形成される。Preferably, a contact metal is deposited on the substrate surface to form a layer having a thickness of 300 Å or more. After the deposition, annealing is performed again. However, this anneal is not a long time anneal at high temperatures. The annealing is preferably at a temperature of less than about 1000 ° C, most preferably at a temperature of less than about 800 ° C,
It is carried out for a time of 20 minutes or less, most preferably 5 minutes or less. These temperatures and times are short enough that they do not damage any epitaxial layers present on the substrate. By annealing the contact metal to the semiconductor substrate, an ohmic contact is formed at the interface between the metal and the substrate.
【００４２】 本発明の更に特定の態様では、まず最初に窒素原子のドーズ量３ x １０14cm- 2 を５０keＶのエネルギーで注入し、次にドーズ量５ x １０14cm-2を２５keＶの
エネルギーで注入したｎ型SiC基板を用いて、本発明にしたがう金属半導体を作
製した。注入後に、炉において、アルゴン雰囲気下、６０ 〜 ９０分間、１３０
０℃で活性化アニールを行った。次に、コンタクト金属、すなわちニッケルを２
５００オングストロームの厚さで注入表面上に堆積させた。更に次に、コンタク
トアニールをアルゴン下で２分間８００℃で行った。得られたオーミックコンタ
クトは申し分のないオーミック特性を示した。[0042] In more specific aspects of the present invention, first dose 3 x 10 14 cm nitrogen atom - a 2 is implanted at an energy of 50 keV, then the dose of 5 x 10 14 cm -2 of 25keV energy Using the n-type SiC substrate implanted in the above, a metal semiconductor according to the present invention was produced. After the injection, 130 to 130 minutes in an oven under an argon atmosphere.
Activation annealing was performed at 0 ° C. Next, the contact metal, nickel, is
Deposited on the implant surface at a thickness of 500 Å. Next, contact annealing was performed at 800 ° C. for 2 minutes under argon. The resulting ohmic contacts exhibited satisfactory ohmic properties.
【００４３】 当業者は、エピタキシャル成長によってその場でコンタクトアニールを行うこ
とができることも認識すべきである。 本発明は、例えば光検出器、発光ダイオード（ＬＥＤ）、レーザーのような縦
型デバイスに関して、例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦ
ＥＴ）、絶縁ゲートバイポーラートランジスタ（ＩＧＢＴ）、ｐｎ接合及びショ
ットキー整流器のような電力デバイスに関して、及び例えばＳＩＴ（静電誘導ト
ランジスタ）のようなマイクロ波デバイスに関して実質的な利点を提供する。検
出器、ＬＥＤ及びレーザーの場合では、エピタキシャル成長させた窒化ガリウム
層及び窒化インジウムガリウム層は、当該層を極度に損傷すると考えられる温度
でアニールすべきではない。窒化インジウムガリウムの場合では、高温での時間
は、合金のインジウム組成が増加するので更に重要となる。裏面コンタクトアニ
ール温度を低下させると、SiC基板上に成長させた歪ヘテロエピタキシャル膜に
おけるインジウム成分又はガリウム成分が亀裂又は解離する確率も低下する。One skilled in the art should also recognize that in situ contact annealing can be performed by epitaxial growth. The present invention relates to vertical devices such as, for example, photodetectors, light emitting diodes (LEDs), lasers, and
It offers substantial advantages for power devices such as ET), insulated gate bipolar transistors (IGBTs), pn junctions and Schottky rectifiers, and for microwave devices such as SITs (static induction transistors). In the case of detectors, LEDs and lasers, the epitaxially grown gallium nitride and indium gallium nitride layers should not be annealed at temperatures that would severely damage the layers. In the case of indium gallium nitride, the time at high temperature is even more important as the indium composition of the alloy increases. When the back contact annealing temperature is lowered, the probability of cracking or dissociation of the indium component or the gallium component in the strained heteroepitaxial film grown on the SiC substrate is also reduced.
【００４４】 SiCのホモエピタキシャル膜を基板上に成長させ、そして熱成長させるか又は
熱再成長させる（再酸化又はアニールする）電力デバイスの場合、酸化物はデバ
イス性能において不可欠な役割を有し、またより低いアニール温度が有利である
。裏面金属コンタクトは、SiC・二酸化珪素界面を成長させるのに必要な酸化環
境に晒すことができないので、裏面オーミックコンタクトは、二酸化珪素を成長
（再酸化又は再成長）させた後に、堆積及びアニールしなければならない。残念
なことに、基板の裏に対してコンタクトを引き続いて形成するために必要とされ
る約８５０℃以上の従来技術のアニール温度は、熱膨張の速度で不整合が生じる
ので、SiC・二酸化珪素界面において欠陥が生じる。これは、ＭＯＳＦＥＴおよ
びＩＧＢＴにとって特に悪い。For power devices in which a homoepitaxial film of SiC is grown on a substrate and thermally grown or thermally regrown (reoxidized or annealed), the oxide has an essential role in device performance, Also lower annealing temperatures are advantageous. Since backside metal contacts cannot be exposed to the oxidizing environment required to grow the SiC-silicon dioxide interface, backside ohmic contacts are deposited and annealed after silicon dioxide is grown (re-oxidized or regrown). There must be. Unfortunately, the prior art anneal temperatures of about 850 ° C. or higher required to subsequently form contacts to the back of the substrate require SiC silicon dioxide because of the mismatch at the rate of thermal expansion. Defects occur at the interface. This is especially bad for MOSFETs and IGBTs.
【００４５】 SiC技術は発展の初期段階にあり、多くの提案されたデバイス及び材料構造は
、未だ試験又は開発段階である。このプロセスの更なる発展により、アニール温
度はよりずっと低くなり、究極的には堆積時に（アニールなし）金属と半導体と
の間にオーミックコンタクトが生じる。[0045] SiC technology is in the early stages of development, and many proposed devices and material structures are still in testing or development. With the further development of this process, the annealing temperature will be much lower, and ultimately an ohmic contact will occur between the metal and the semiconductor during deposition (without annealing).
【００４６】 過度の実験を行わずに読者が本発明を実施できるように、ある種の好ましい態
様に関して本発明を詳細に説明してきた。しかしながら、当業者は、本発明の範
囲及び精神から逸脱せずに、成分及びパラメーターの多くをある程度まで変化又
は改良できることを容易に認識するだろう。更に、発明の名称、見出しなどを提
供して、この明細書に関する読者の理解を高めているが、本発明の範囲を限定す
るものと解釈すべきではない。而して、本発明の知的所有権は、上記の請求の範
囲と、妥当な拡張及び均等物とによってのみ規定される。The invention has been described in detail with respect to certain preferred embodiments so that the reader can practice the invention without undue experimentation. However, one skilled in the art will readily recognize that many of the components and parameters can be varied or improved to some extent without departing from the scope and spirit of the invention. In addition, titles, headings, and the like have been provided to increase the reader's comprehension of this specification, but should not be construed as limiting the scope of the invention. Thus, the intellectual property rights of the present invention are defined solely by the following claims, with reasonable extension and equivalents.
【図１】 本発明にしたがう半導体デバイスに関する概略横断面図である。FIG. 1 is a schematic cross-sectional view of a semiconductor device according to the present invention.
【図２】 本発明にしたがう方法で用いられるドーパント注入の概略横断面図である。FIG. 2 is a schematic cross-sectional view of a dopant implant used in a method according to the present invention.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｓ 5/042 ６１０ Ｈ０１Ｓ 5/042 ６１０ (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｚ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ， ＪＰ，ＫＥ，ＫＧ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，Ｌ Ｓ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ， ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，Ｔ Ｔ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＺＡ，ＺＷ Ｆターム(参考） 4M104 AA01 AA03 AA04 BB02 BB05 BB06 BB07 BB14 CC01 DD26 DD78 DD79 FF02 GG03 GG04 GG06 GG09 GG10 GG14 GG18 HH15 5F041 AA21 CA33 CA34 CA40 CA55 CA57 CA71 CA73 CA83 5F073 CA02 CB04 CB14 CB22 DA12 EA29 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01S 5/042 610 H01S 5/042 610 (81) Designated country EP (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GW, ML, MR, NE, SN, TD, TG), AP (GH, GM, KE, LS, MW, SD, SL, SZ, TZ, UG, ZW), EA (AM, AZ, BY, KG, KZ, MD) , RU, TJ, TM), AE, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, E, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KR, KZ, LC, LK, LR, LS, LT, LU , LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, SL, TJ, TM, TR, TT, UA, UG, US, UZ, VN, ZA, ZWF terms (reference) 4M104 AA01 AA03 AA04 BB02 BB05 BB06 BB07 BB14 CC01 DD26 DD78 DD79 FF02 GG03 GG04 GG06 GG09 GG10 GG14 GG18 HH15 5F041 AA21 CA33 CA57 CB04 CB14 CB22 DA12 EA29
Claims (27)
材料を注入する工程、当該注入ドーパントは半導体基板と同じ導電型を提供する
； 注入ドーパント原子を活性化させ、且つ有効キャリヤー濃度を増大させるのに
充分な温度及び時間で当該注入された半導体基板を最初にアニールする工程； 半導体材料の注入表面上に金属を堆積させる工程；及び、その後に、 当該基板上に配置された任意のエピタキシャル層の有意な劣化が起こると考え
られる温度未満で、しかし当該注入された半導体材料と堆積された金属との間に
オーミックコンタクトを形成するのに充分に高い温度で、当該金属と当該注入さ
れた半導体材料とを再度アニールする工程 を含む、半導体デバイスのための金属・半導体オーミックコンタクトを形成する
方法。Injecting a selective dopant material into a first surface of a semiconductor substrate having a first conductivity type, wherein the implanted dopant provides the same conductivity type as the semiconductor substrate; activating implanted dopant atoms and effectively First annealing the implanted semiconductor substrate at a temperature and for a time sufficient to increase the carrier concentration; depositing a metal on the implanted surface of the semiconductor material; and then disposing the substrate on the substrate. Below the temperature at which significant degradation of any epitaxial layer is believed to occur, but sufficiently high to form an ohmic contact between the implanted semiconductor material and the deposited metal. Forming a metal / semiconductor ohmic contact for a semiconductor device, including the step of re-annealing the injected semiconductor material. How.
項１記載の方法。2. The method of claim 1 including the step of implanting said selective dopant material at room temperature.
、硼素及びガリウムから成る群より選択する請求項３記載の方法。4. The method of claim 3, wherein said selective dopant material is selected from the group consisting of nitrogen, aluminum, arsenic, phosphorus, boron and gallium.
温度で行う請求項１記載の方法。5. The method according to claim 1, wherein said first annealing step is performed at a temperature from about 1000 ° C. to about 1300 ° C.
びチタンから成る群より選択する請求項１記載の方法。6. The method according to claim 1, wherein said metal is selected from the group consisting of nickel, palladium, platinum, aluminum and titanium.
項１記載の方法。7. The method of claim 1, wherein said second annealing step is performed at a temperature less than about 850 ° C.
それによって漸増ドーパント材料濃度を有する炭化珪素基板上に層を形成する工
程； 当該注入された炭化珪素基板を最初にアニールする工程； 当該注入表面に相対する炭化珪素基板上に少なくとも１つのエピタキシャル層
を成長させる工程； 当該炭化珪素基板の注入表面上に金属の層を堆積させる工程；及び、その後に
、 当該エピタキシャル層の有意な劣化が起こると考えられる温度未満で、しかし
当該注入された炭化珪素と堆積された金属との間にオーミックコンタクトを形成
するのに充分に高い温度で、当該金属と当該注入された炭化珪素基板とを再度ア
ニールする工程 を含む、半導体デバイスのための炭化珪素に対してオーミックコンタクトを形成
する方法。8. Injecting a selective dopant material into the surface of the silicon carbide substrate at room temperature,
Thereby forming a layer on a silicon carbide substrate having an increasing dopant material concentration; first annealing the implanted silicon carbide substrate; forming at least one epitaxial layer on the silicon carbide substrate opposite the implanted surface. Growing; depositing a layer of metal on the implanted surface of the silicon carbide substrate; and thereafter, at a temperature below which it is believed that significant degradation of the epitaxial layer will occur, but with the implanted silicon carbide. Re-annealing the metal and the implanted silicon carbide substrate at a temperature high enough to form an ohmic contact between the deposited metal and the silicon carbide for the semiconductor device. A method of forming an ohmic contact.
該炭化珪素基板上に当該エピタキシャル層を成長させる工程を行う請求項８記載
の方法。9. The method according to claim 8, wherein a step of growing the epitaxial layer on the silicon carbide substrate is performed before the first annealing step of the implanted silicon carbide substrate.
当該炭化珪素基板上に当該エピタキシャル層を成長させる工程を行う請求項８記
載の方法。10. After the first annealing step of the implanted silicon carbide substrate,
The method according to claim 8, wherein a step of growing the epitaxial layer on the silicon carbide substrate is performed.
燐、硼素及びガリウムから成る群より選択する請求項８記載の方法。11. The method of claim 1, wherein the selected dopant material is nitrogen, aluminum, arsenic,
9. The method of claim 8, wherein the method is selected from the group consisting of phosphorus, boron and gallium.
、約１０００℃ 〜 約１３００℃の温度で行う請求項８記載の方法。12. The method of claim 8, wherein the step of first annealing the implanted silicon carbide substrate is performed at a temperature from about 1000 ° C. to about 1300 ° C.
及びチタンから成る群より選択する請求項８記載の方法。13. The method of claim 8, wherein said metal is selected from the group consisting of nickel, palladium, platinum, aluminum and titanium.
約８５０℃未満の温度で行う請求項８記載の方法。14. A step of annealing the silicon carbide substrate and the deposited metal,
9. The method of claim 8, which is performed at a temperature less than about 850C.
； 当該半導体基板の当該第一表面上にある少なくとも１つのエピタキシャル層； 当該半導体基板にあって、当該半導体材料の当該第二表面から当該第一表面の
方へと延びている漸増キャリヤー濃度帯；及び 当該金属と当該漸増キャリヤー濃度帯との界面においてオーミックコンタクト
を形成する、当該半導体基板の当該第二表面上に堆積された金属層 を含む半導体デバイス。15. A semiconductor substrate having a first surface and a second surface and a first conductivity type; at least one epitaxial layer on the first surface of the semiconductor substrate; An increasing carrier concentration zone extending from the second surface toward the first surface; and on the second surface of the semiconductor substrate forming an ohmic contact at an interface between the metal and the increasing carrier concentration band. A semiconductor device that includes a deposited metal layer.
体デバイス。16. The semiconductor device according to claim 16, wherein said semiconductor substrate is silicon carbide.
燐、硼素及びガリウムから成る群より選択する請求項１５記載の半導体デバイス
。17. The method of claim 17, wherein the implanted dopant material is nitrogen, aluminum, arsenic,
16. The semiconductor device according to claim 15, wherein the device is selected from the group consisting of phosphorus, boron and gallium.
１０15cm-3 〜 約１ x １０19cm-3である請求項１６記載の半導体デバイス。18. The method of claim 1, wherein the initial carrier concentration in the silicon carbide is about 1 ×
10 15 cm -3 ~ about 1 x 10 19 cm -3 semiconductor device according to claim 16, wherein a.
、約１ x １０18cm-3 〜 約１ x １０20cm-3であり、当該炭化珪素における当該
初期キャリヤー濃度に比べて高い請求項１８記載の半導体デバイス。19. The carrier concentration in the increasing carrier concentration band is about 1 × 10 18 cm −3 to about 1 × 10 20 cm −3, which is higher than the initial carrier concentration in the silicon carbide. 19. The semiconductor device according to 18.
ムガリウム、窒化インジウムガリウム；及び珪素、ガリウム、アルミニウム及び
インジウムの酸化物から成る群より選択する請求項１５記載の半導体デバイス。20. The semiconductor device of claim 15, wherein said epitaxial layer is selected from the group consisting of gallium nitride, aluminum gallium nitride, indium gallium nitride; and oxides of silicon, gallium, aluminum and indium.
及びチタンから成る群より選択する請求項１６記載の半導体デバイス。21. The semiconductor device according to claim 16, wherein said metal is selected from the group consisting of nickel, palladium, platinum, aluminum and titanium.
初期濃度とを有する炭化珪素基板； 当該炭化珪素基板の第一表面上にある少なくとも１つのエピタキシャル層； 当該炭化珪素基板にあって、当該炭化珪素基板の当該第二表面から当該第一表
面の方へと延びている漸増キャリヤー濃度帯、当該ドーパント材料帯は当該第二
表面から当該第一表面の方へとドーパント濃度が次第に低下して行くことを特徴
とする；及び 当該炭化珪素基板の当該第二表面上にあるニッケルオーミックコ
ンタクト を含む半導体デバイス。22. A silicon carbide substrate having a first surface, a second surface, and an initial concentration of a dopant imparting an initial conductivity type; at least one epitaxial layer on the first surface of the silicon carbide substrate; An increasing carrier concentration zone extending from the second surface of the silicon carbide substrate toward the first surface, the dopant material zone being a dopant from the second surface toward the first surface of the silicon carbide substrate. A semiconductor device comprising: a concentration gradually decreasing; and a nickel ohmic contact on the second surface of the silicon carbide substrate.
燐、硼素及びガリウムから成る群より選択する請求項２２記載の半導体デバイス
。23. The method of claim 23, wherein the implanted dopant material is nitrogen, aluminum, arsenic,
23. The semiconductor device according to claim 22, wherein the device is selected from the group consisting of phosphorus, boron and gallium.
１０15cm-3 〜 約１ x １０19cm-3である請求項２２記載の半導体デバイス。24. The method of claim 24, wherein the initial carrier concentration in the silicon carbide is about 1 ×
10 15 cm -3 ~ semiconductor device according to claim 22 wherein from about 1 x 10 19 cm -3.
、約１ x １０18cm-3 〜 約１ x １０20cm-3であって、且つ当該炭化珪素におけ
る当該初期キャリヤー濃度に比べて高い請求項２４記載の半導体デバイス。25. The carrier concentration in the increasing carrier concentration band is about 1 × 10 18 cm −3 to about 1 × 10 20 cm −3 , and is higher than the initial carrier concentration in the silicon carbide. A semiconductor device according to claim 24.
ムガリウム、窒化インジウムガリウム；及び珪素、ガリウム、アルミニウム及び
インジウムの酸化物から成る群より選択する請求項２２記載の半導体デバイス。26. The semiconductor device according to claim 22, wherein said epitaxial layer is selected from the group consisting of gallium nitride, aluminum gallium nitride, indium gallium nitride; and oxides of silicon, gallium, aluminum and indium.
載の半導体デバイス。27. The semiconductor device according to claim 22, wherein the semiconductor device is a vertical device.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10054698P | 1998-09-16 | 1998-09-16 | |
| US60/100,546 | 1998-09-16 | ||
| PCT/US1999/021475 WO2000016382A1 (en) | 1998-09-16 | 1999-09-16 | Low temperature formation of backside ohmic contacts for vertical devices |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108544A Division JP2011151428A (en) | 1998-09-16 | 2011-05-13 | Vertical semiconductor device incorporating backside ohmic contact |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002525849A true JP2002525849A (en) | 2002-08-13 |
| JP2002525849A5 JP2002525849A5 (en) | 2005-12-22 |
| JP4785249B2 JP4785249B2 (en) | 2011-10-05 |
Family
ID=22280313
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000570823A Expired - Lifetime JP4785249B2 (en) | 1998-09-16 | 1999-09-16 | Low temperature formation of backside ohmic contacts for vertical devices |
| JP2011108544A Pending JP2011151428A (en) | 1998-09-16 | 2011-05-13 | Vertical semiconductor device incorporating backside ohmic contact |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011108544A Pending JP2011151428A (en) | 1998-09-16 | 2011-05-13 | Vertical semiconductor device incorporating backside ohmic contact |
Country Status (9)
| Country | Link |
|---|---|
| EP (1) | EP1125320A1 (en) |
| JP (2) | JP4785249B2 (en) |
| KR (1) | KR100694681B1 (en) |
| CN (1) | CN1178277C (en) |
| AU (1) | AU6391699A (en) |
| CA (1) | CA2343416A1 (en) |
| MX (1) | MXPA01002751A (en) |
| TW (1) | TW449932B (en) |
| WO (1) | WO2000016382A1 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086361A (en) * | 2004-09-16 | 2006-03-30 | Stanley Electric Co Ltd | Semiconductor light-emitting element and its manufacturing method |
| WO2009157299A1 (en) * | 2008-06-26 | 2009-12-30 | サンケン電気株式会社 | Semiconductor device and method for manufacturing the same |
| JP5011493B2 (en) * | 2005-09-14 | 2012-08-29 | 関西電力株式会社 | Method for manufacturing silicon carbide semiconductor element |
| KR101220407B1 (en) | 2010-12-14 | 2013-01-21 | (재)한국나노기술원 | Semiconductor light emitting device |
| JP2013232559A (en) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | Method of manufacturing silicon carbide semiconductor device |
| WO2015052782A1 (en) | 2013-10-08 | 2015-04-16 | 新電元工業株式会社 | Silicon carbide semiconductor device manufacturing method |
| JP2019207949A (en) * | 2018-05-29 | 2019-12-05 | 富士電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6803243B2 (en) | 2001-03-15 | 2004-10-12 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| US6884644B1 (en) | 1998-09-16 | 2005-04-26 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| US6909119B2 (en) | 2001-03-15 | 2005-06-21 | Cree, Inc. | Low temperature formation of backside ohmic contacts for vertical devices |
| US7138291B2 (en) | 2003-01-30 | 2006-11-21 | Cree, Inc. | Methods of treating a silicon carbide substrate for improved epitaxial deposition and resulting structures and devices |
| US7262434B2 (en) | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
| US7473929B2 (en) | 2003-07-02 | 2009-01-06 | Panasonic Corporation | Semiconductor device and method for fabricating the same |
| JP5811829B2 (en) | 2011-12-22 | 2015-11-11 | 住友電気工業株式会社 | Manufacturing method of semiconductor device |
| JP5742712B2 (en) | 2011-12-29 | 2015-07-01 | 住友電気工業株式会社 | Method for manufacturing silicon carbide semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH088210A (en) * | 1994-06-23 | 1996-01-12 | Fuji Electric Co Ltd | Manufacture of semiconductor device of silicon carbide |
| JPH08504298A (en) * | 1992-09-10 | 1996-05-07 | クリー・リサーチ・インコーポレーテッド | Ohmic contact structure between platinum and silicon carbide |
| JPH08139053A (en) * | 1994-11-04 | 1996-05-31 | New Japan Radio Co Ltd | Method of forming electrode for sic |
| WO1998037584A1 (en) * | 1997-02-20 | 1998-08-27 | The Board Of Trustees Of The University Of Illinois | Solid state power-control device using group iii nitrides |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3333896B2 (en) * | 1995-09-13 | 2002-10-15 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
-
1999
- 1999-09-16 TW TW088116007A patent/TW449932B/en not_active IP Right Cessation
- 1999-09-16 CN CNB998120219A patent/CN1178277C/en not_active Expired - Lifetime
- 1999-09-16 WO PCT/US1999/021475 patent/WO2000016382A1/en not_active Application Discontinuation
- 1999-09-16 EP EP99951484A patent/EP1125320A1/en not_active Ceased
- 1999-09-16 AU AU63916/99A patent/AU6391699A/en not_active Abandoned
- 1999-09-16 CA CA002343416A patent/CA2343416A1/en not_active Abandoned
- 1999-09-16 JP JP2000570823A patent/JP4785249B2/en not_active Expired - Lifetime
- 1999-09-16 MX MXPA01002751A patent/MXPA01002751A/en active IP Right Grant
- 1999-09-16 KR KR1020017002942A patent/KR100694681B1/en active IP Right Grant
-
2011
- 2011-05-13 JP JP2011108544A patent/JP2011151428A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08504298A (en) * | 1992-09-10 | 1996-05-07 | クリー・リサーチ・インコーポレーテッド | Ohmic contact structure between platinum and silicon carbide |
| JPH088210A (en) * | 1994-06-23 | 1996-01-12 | Fuji Electric Co Ltd | Manufacture of semiconductor device of silicon carbide |
| JPH08139053A (en) * | 1994-11-04 | 1996-05-31 | New Japan Radio Co Ltd | Method of forming electrode for sic |
| WO1998037584A1 (en) * | 1997-02-20 | 1998-08-27 | The Board Of Trustees Of The University Of Illinois | Solid state power-control device using group iii nitrides |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086361A (en) * | 2004-09-16 | 2006-03-30 | Stanley Electric Co Ltd | Semiconductor light-emitting element and its manufacturing method |
| JP5011493B2 (en) * | 2005-09-14 | 2012-08-29 | 関西電力株式会社 | Method for manufacturing silicon carbide semiconductor element |
| WO2009157299A1 (en) * | 2008-06-26 | 2009-12-30 | サンケン電気株式会社 | Semiconductor device and method for manufacturing the same |
| JPWO2009157299A1 (en) * | 2008-06-26 | 2011-12-08 | サンケン電気株式会社 | Semiconductor device and manufacturing method thereof |
| KR101128286B1 (en) * | 2008-06-26 | 2012-03-23 | 산켄덴키 가부시키가이샤 | Semiconductor device and method for manufacturing the same |
| KR101220407B1 (en) | 2010-12-14 | 2013-01-21 | (재)한국나노기술원 | Semiconductor light emitting device |
| JP2013232559A (en) * | 2012-04-27 | 2013-11-14 | National Institute Of Advanced Industrial & Technology | Method of manufacturing silicon carbide semiconductor device |
| WO2015052782A1 (en) | 2013-10-08 | 2015-04-16 | 新電元工業株式会社 | Silicon carbide semiconductor device manufacturing method |
| US9496366B2 (en) | 2013-10-08 | 2016-11-15 | Shindengen Electric Manufacturing Co., Ltd. | Method for manufacturing silicon carbide (SiC) semiconductor device by introducing nitrogen concentration of 5X1019 cm-3 or more at a boundary surface between thermal oxide film and the SiC substrate and then removing the thermal oxide film |
| JP2019207949A (en) * | 2018-05-29 | 2019-12-05 | 富士電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
| JP7135443B2 (en) | 2018-05-29 | 2022-09-13 | 富士電機株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010079759A (en) | 2001-08-22 |
| MXPA01002751A (en) | 2002-04-08 |
| CN1178277C (en) | 2004-12-01 |
| TW449932B (en) | 2001-08-11 |
| CA2343416A1 (en) | 2000-03-23 |
| WO2000016382A1 (en) | 2000-03-23 |
| KR100694681B1 (en) | 2007-03-13 |
| JP2011151428A (en) | 2011-08-04 |
| CN1323446A (en) | 2001-11-21 |
| JP4785249B2 (en) | 2011-10-05 |
| EP1125320A1 (en) | 2001-08-22 |
| AU6391699A (en) | 2000-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803243B2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JP2011151428A (en) | Vertical semiconductor device incorporating backside ohmic contact | |
| EP0889509B1 (en) | Lifetime control for semiconductor devices | |
| US6884644B1 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JP5164319B2 (en) | Deactivated protective ring for semiconductor devices | |
| US6909119B2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JP2003086816A (en) | SiC SUBSTRATE, SiC SEMICONDUCTOR ELEMENT, AND METHOD FOR MANUFACTURING THE SAME | |
| WO2013043712A1 (en) | Method and system for diffusion and implantation in gallium nitride based devices | |
| US5565690A (en) | Method for doping strained heterojunction semiconductor devices and structure | |
| CN115692181A (en) | Method of making ohmic contacts on silicon carbide (SiC) substrates | |
| JP4852786B2 (en) | Group III nitride semiconductor manufacturing method and group III nitride semiconductor device | |
| JP4000927B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5849620A (en) | Method for producing a semiconductor device comprising an implantation step | |
| JP4029466B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US11862477B2 (en) | Method for manufacturing semiconductor device having gallium oxide-based semiconductor layer | |
| TWI281710B (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| Fukada et al. | Formation of ohmic contacts to n-GaAs by solid phase epitaxy of evaporated and ion implanted Ge films | |
| Haller | la~ rence Berkeley laboratory• University of CaliforniJ | |
| Moll et al. | The Effect of Co-Implantation on the Electrical Activity of Implanted Carbon Acceptors in GaAs | |
| WO1997015072A1 (en) | A method for producing a semiconductor device comprising an implantation step |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080509 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080812 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090324 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090515 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110106 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110112 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110712 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4785249 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |