JP2002511831A - エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償 - Google Patents

Abstract

(57)【要約】 エピタキシャル蒸着された膜を使用する厚くて高品質のＧａＮ基板を製造する方法である。このＧａＮ基板は別の装置またはエピタキシャル処理用の基板材料として使用される。使い捨て基板（１０）と称される薄い基板の上にエピタキシャル技術を使用して膜（１１）が蒸着される。蒸着された膜は十分に厚いため、冷却することにより熱的不整合によるひずみは、新たに蒸着されたエピタキシーではなく、下方の使い捨て基板にクラックが発生することを通して緩和される。エピタキシャル膜は、別のエピタキシャル蒸着または装置処理のいずれかのための土台になる。

Description

【発明の詳細な説明】 エピタキシャル蒸着により自立形基板を形成する熱的不整合の補償 関連出願の相互参照 本願は、１９９７年３月７日に出願された米国特許仮出願第６０／０５１，８ １６号及び第６０／０５１，６８８号の優先権を主張し、これらの出願の内容は 本願に取り込まれている。背景：発明の分野 本発明はエピタキシャル膜及び基板の結晶成長の分野に関する。特に、本発明 は熱的不整合を有するエピタキシー及び基板の結晶成長、及び従来のバルク成長 技術により製造され得ない基板の結晶成長に関するものである。背景：従来技術の説明 製造処理の範囲が半導体及びセラミック処理のような成熟した領域から新しい 応用と共に新しい材料システムへ広がるときに、急激にそして自然に進んだ技術 領域の研究及び開発は大きなネックになる。このようなケースとしては広いバン ドギャップ半導体ＧａＮのケースがある。ＧａＮの場合は、材料の高い融点及び この温度近くの液体または固体上の高い窒素の蒸気圧のため、半導体製造に使用 可能なサイズのバルクＧａＮ結晶を製造することが現在では不可能である。この ようにＧａＮ膜は非自然基板材料上のＧａＮ蒸着により形成され、非自然基板材 料は一般的にはサファイヤであり、大きな格子間不整合及び熱的不整合を有する 。格子間不整合は、基板とエピタキシーとの間の適切な基礎結晶長さ（格子定数 ）における相異である。熱的不整合は、温度の作用として基板及びエピタキシー の結晶サイズにおける相異である。その結果生じる材料は大きな転移密度を有し 、大きな転移密度はこの膜から製造される電子装置及び光電装置の性能を制限す る。技術者は徐々にこれらの不整合の問題に取り組むことに成功しているが、工 業の 進歩は利用可能な自然基板と共に増大するであろう。 ＧａＮのエピタキシャル蒸着でさえ困難であり、ＧａＡｓのような類似化合物 と同様にできない。エピタキシャル処理を十分に研究するために、研究者は水素 化物蒸気相エピタキシー(ＨＶＰＥ)のような単純なエピタキシー技術に戻った。 この技術において、大きなＧａＮ成長速度及び厚さが生成され得る。しかしなが ら、ＧａＮエピタキシーが約１０μｍを超えると、ＧａＮ膜は冷却することによ りクラックが発生する。これらのクラックは、ＧａＮ膜と基板材料の膜との間の 熱的不整合のために、ＧａＮエピタキシー−基板システムに発生される大きなひ ずみを緩和するメカニズムである。 ティシュラー（Ｔｉｓｃｈｌｅｒ）らに付与された米国特許第５，６７９，１ ５２号は、成長基板上にエピタキシャル蒸着により単一の結晶ＧａＮ基板を作成 する方法を開示している。ＧａＮ蒸着が終了する前または後のいずれかに、成長 温度において成長基板は完全にエッチングされる、即ち「犠牲にされる」。ＧａＮ 層がその後冷却されたとき、犠牲基板がもはや存在しないため、熱的不整合はな い。しかしながら、この技術はいくつかの欠点がある。この技術は犠牲基板が高 い成長温度で完全に除去されることを必要とする。このため蒸着チャンバは２つ に分割される必要があり、１つのチャンバでエッチング処理を行い、他のチャン バで蒸着を行わなければならない。この方法により必要とされる付加的エッチン グは、処理に要するコスト及び複雑さを増大する。さらに、これら２つの処理の 制御、及びこれらが互いに分離されていることの確認は困難である。また、犠牲 基板がエッチングされた後にＧａＮ層を適所に保持することは困難である。 ２つのカテゴリーに区分される従来技術がさらにある。１つは成長後に別の処 理において不要な基板を除去する技術であり、もう１つはエピタキシーがひずみ がなく成長されることを可能にする、しばしば普遍的基板と称される技術である 。 前者の例はフリップ−チップボンディング技術である。後者の例は、Ｓｉ上に蒸 着されたＳｉＯ₂（ＳＯＩ）上に蒸着された薄いＳｉ膜上に材料をエピタキシャ ル成長させること、及び下層（普遍的基板と称される）上方の柱構造上の膜とし て懸架される処理された薄膜上にエピタキシャル成長することである。フリップ −チップボンディングは、基板−エピタキシー構造を逆に取り付けた後に基板を 除去することにより、エピタキシャル蒸着された膜の基板が冷却後に除去される ことを可能にする。これは元の基板−エピタキシャルシステムにおける熱的不整 合の問題を解決しない。ＳＯＩ上の薄いＳｉ膜は、蒸着温度で酸化膜上に浮揚す る非常に薄いＳｉ膜上にエピタキシャル蒸着材料が核形成することを可能にする 。この効果は普遍的基板の場合と同様である。格子間不整合を有する材料は核形 成して、液体酸化膜により基板の残部から分離される基板の非常に薄いＳｉ部分 上に成長できる。エピタキシー材料の性質に急激に適合するのは基板である。し かしながら、酸化膜は完全に冷却する前に凝固し、有効な基板はかなり厚くて熱 的不整合は基板ではなくエピタキシーにおけるクラックの発生により緩和される 。懸架された基板またはエピタキシーのいずれかにクラックが発生することは致 命的であるため、普遍的基板は熱的不整合の問題を解決するために有効に使用さ れ得ない。発明の要旨 上記の従来技術に鑑みて、本発明の目的は、ＧａＮまたは関連するＩＩＩ−Ｖ 、ＩＩ−ＶＩ、またはＩＶ族の化合物、または合金の厚くて高品質の基板を提供 することであり、前記基板を容易に低価格で製造する方法を提供することである 。本発明の一つの特徴において、ＧａＮ基板はエピタキシャル蒸着法を使用して 使い捨て基板上に成長され、エピタキシャルの厚さは十分に大きくなり、冷却す ることによりエピタキシーの材料限度を超える前に熱的不整合のひずみエネルギ ー全体が使い捨て基板の材料限度を超える。このように、使い捨て基板は冷却す ることによりエピタキシーの代わりにプラスチック弛緩を受ける。重要なことは 、 冷却中に熱的不整合による欠陥形成を回避するために、使い捨て基板を除去する 必要がない。一般的に、エピタキシーの厚さは基板の厚さと同じオーダーである 。従来技術のエピタキシーは対照的に、一般に基板の厚さよりも１または２のオ ーダーだけ薄い。本発明における基板及びエピタキシーの相対厚さは、使用され る材料に従って選択され、冷却中にエピタキシーではなく基板において欠陥が発 生する。 本発明の他の特徴は、使い捨て基板の優先的なクラック発生を促進するために 、使い捨て基板の裏面を処理する技術が提供されることである。この処理は微小 スケールで薄い基板の表面をパターン化することを含む。 本発明の他の特徴は、エピタキシャル成長表面として十分に適している安定し た薄い化合物基板を提供することである。化合物基板は、厚めの基礎基板の一表 面上に蒸着された材料の薄い層から構成される。薄い予め蒸着された層は層間と 称され、ＧａＮ蒸着用の核形成面に必要な性質を具備する。このようにして、最 も容易に入手可能な基礎基板が予め蒸着された薄い層間膜と共に使用され得、こ の層間膜は厚いエピタキシャル膜の核形成面としてより好ましい。 本発明の他の特徴は、基礎基板の上面に薄い中間層を含む化合物基板上に蒸着 により厚いＧａＮ基板を形成する方法を提供することである。冷却中に中間層が クラックを発生し、エピタキシャル上面層において熱的不整合のひずみを緩和す る。この中間層は基板と同様にパターン化され得る。 本発明の他の特徴は、気相エピタキシー法を使用して、ＧａＮまたは関連する 化合物の基板を製造する方法を提供することである。関連する化合物は、ＩＩＩ −Ｖ族の全ての化合物及びその合金を含む。 本発明は、基板−エピタキシーのシステムが成長温度から冷却されたときに、 エピタキシャル膜のクラック発生が引き起こされる熱的不整合の問題を解決する 。本発明はエピタキシャル膜の蒸着によるものであり、エピタキシャル膜の厚さ は十分に大きく、冷却することにより、エピタキシーにおけろよりも以前に、基 板におけるひずみエネルギーがこのひずみを緩和するためにクラックが発生する 値を超える。クラックを緩和するひずみが基板において一旦発生すると、エピタ キシーのひずみは緩和されてエピタキシーにはクラックが発生しない。エピタキ シーからクラックが発生した基板を実際に処分したり、または除去する必要はな いけれども、基板の構造統一性が犠牲にされて基板が使い捨てであるために、エ ピタキシーの構造統一性は保たれる。使い捨て基板のクラック発生を促進するた めの本発明の変形は、基板の裏面上にクラック発生を促進するためにエッチング されたパターンを有する、薄い使い捨て基板の前処理を含む。エッチングされた パターンは、基板に均等な薄い領域を形成し、基板におけるクラック発生を促進 する応力集中領域を形成する。 本発明の実施形態は２つの基本的な技術を利用する。１つはエピタキシャル成 長法であり、基板の厚さと等しいか、または基板の厚さを超えるエピタキシャル 膜を蒸着することが実用的である。２つ目の技術は適切な使い捨て基板の使用で ある。使い捨て基板は薄くして使用され得るため、有効なエピタキシャル厚さが 基板の厚さを超え得る。現代の技術を使用して、この目的を達成することが可能 である。しかしながら、ある場合において、適切な薄い基板がよりおもしろく利 用され得るが、高品質のエピタキシー用の基板材料としての使用には適さないか もしれない。このような状況に置いて、本発明は第３の技術、即ち薄い基板上に さらに材料を予め蒸着することを利用する。この付加的な層間は高品質のエピタ キシャル成長により適しており、本発明の重要な特徴である。予め蒸着した層は 層間と称される。層間は、臨界エピタキシャル部分の前に基板に付加された緩衝 層の特殊なタイプである。従って、層間−基板の組合せは所望されるエピタキシ ー膜の蒸着に対しては基板であるため、基板とも称される。さらにある状況にお いて、本発明は異なるタイプの層間蒸着によってさらに容易に実行され得、厚い 材料が層間の上面に蒸着されて冷却されると、層間は熱的不整合のひずみ及びク ラックを吸収する。本発明のある具体化において層間は、貧弱な品質のエピタキ シャル材料を形成し得る使い捨て基板と、所望される厚いエピタキシャル材料と の間の特別な緩衝層として役立つことは重要である。このような具体化において 、特殊な層間は最終的なエピタキシャル品質を改善するために機能する。他の層 間の具体化においては、薄い層間は基板またはエピタキシーとは十分に結合しな いため、化合物基板の層間部分は冷却することによりクラックが発生するか、ま たは層間はく離する。本発明の重要な特徴である４番目の技術は、冷却中にエピ タキシー層ではなく基板に優先的にクラックが発生することを促進するためにパ ターン化された基板の使用である。この技術は化合物基板の場合においても適用 され得、この場合には層間、基礎基板、または層間及び基礎基板の両方がパター ン化され得、層間または基礎基板に優先的にクラックが発生することを促進する 。パターン化された層間の場合において、エピタキシーのバルクはそのままであ るが、層間に近いエピタキシー部分及びパターン間のエピタキシー部分も優先的 にクラックが発生する。図面の簡単な説明 図１Ａはクラックが発生していないエピタキシー膜及び成長温度における典型 的な基板の側面図、図１Ｂは従来技術において知られているように、冷却された ときに熱的不整合のために薄いエピタキシャル膜にクラックが発生した同一製品 の側面図を示す。 図２Ａは本発明のクリーンでクラックが発生していないエピタキシー膜及び成 長温度における使い捨て基板の側面図、図２Ｂは冷却されたときに厚いエピタキ シャル膜にクラックが発生せず、熱的不整合のために薄い基板にクラックが発生 した同一製品の側面図を示す。 図３は既存の薄い基板上に蒸着された層間の側面図を示す。下方の使い捨て基 板は容易に薄くされる材料から形成されるが、この層間は次に形成される厚いエ ピタキシー用の適切な核形成層として機能する。 図４ＡはＳｉ（劣悪な核形成使い捨て基板）上のＧａＮの厚いエピタキシーの 蒸着を示す側面図、図４Ｂはサファイア（良好な核形成基板）上のＧａＮのエピ タキシーの蒸着を示す側面図である。 図５は、図３に示すように良好な核形成品質を有する予め蒸着された層間材料 を有する薄いＳｉ上の厚いエピタキシャル膜の側面図を示す。 図６Ａは成長温度において基板とエピタキシーとの間に蒸着された層間を示す 側面図、図６Ｂは冷却された際に熱的不整合のために層間にクラックが発生した 状態（または層間はく離）の側面図を示す。 図７Ａ及び７Ｂは底面に鋭利な穴のパターンを形成するように処理されて欠陥 の生成及び広がりを促進する基板を示す側面図である。図７Ａは蒸着前のパター ンが形成された基板、図７Ｂは蒸着されたエピタキシーを有する熱的不整合のた めにクラックが発生した後の同一の基板を示す。 図８Ａ及び８Ｂは薄いレリーフ領域を形成するように処理されて図７Ａ及び７ Ｂのようにクラックの発生を促進する基板を示す側面図である。図８Ａはエピタ キシーが蒸着されていないが、図８Ｂはエピタキシーが蒸着され、エピタキシー −基板が冷却されて基板にクラックが入っている。詳細な説明 本発明は、基板上に材料をエピタキシャル蒸着する際における長年の問題であ る、エピタキシャル層と基板との間の熱的不整合がエピタキシャル層に欠陥生成 を引き起こすことを解決する。熱的不整合は、変化温度に関する２種類の材料の 格子定数の変化における相異と定義される。この分野における従来技術は、エピ タキシャル層と基板との間に大きな格子間不整合を有する材料を蒸着する技術に かなり制限される。格子間不整合はエピタキシー（またはエピタキシーの各部分 ）及び基板の格子定数における相異として定義される。格子間不整合の作用を取 り除くための殆どの技術において、エピタキシャル層は基板よりもかなり薄い。 本発明は、解決する問題及び解決方法の両方においてこれら従来技術とは異なる 。本発明は、格子間不整合ではなく熱的不整合に関連する問題を解決することを 目的とする。さらに、本発明は基板よりも薄いエピタキシャル層を使用するので はなく、その上にエピタキシャル層が蒸着される基板よりも厚いエピタキシャル 層を使用する。 本発明はエピタキシャル層が十分な厚さから形成され得る処理に最も好都合に 適用され、温度変化により生じる熱的不整合のひずみは、エピタキシーではなく 基板における欠陥生成により主に調節される。化合物基板の場合に、欠陥生成は 基礎基板において、基礎基板上に蒸着された薄い層間において、または前記の両 方において起こり得る。本発明は使い捨て基板上のエピタキシャル蒸着された厚 い膜の製造に適用され得る。ＧａＮ、ＩｎＮ、ＡＩＮまたはこれらの合金のよう な材料システムの場合に、これらの材料は使い捨て基板上に蒸着され得、エピタ キシー特性を有する別の装置用のホモエピタキシャル基板として使用され得る。 本発明はこれら種々の材料システムに適用されるが、例示のためにＧａＮ基板の 製造に関して主に記述される。ＧａＮ基板は、他の元素と混ぜられるＧａＮの全 ての変形物を含むものとして定義される。 図１Ａは、成長温度、即ちエピタキシャル蒸着が生成する温度における比較的 厚い基板１０上にある従来の薄いエピタキシャル蒸着膜１１の断面図を示す。一 般に、基板は厚さが３００ミクロンのオーダーであり、エピタキシャル層は厚さ が１〜１０ミクロンのオーダーである（即ち、基板はエピタキシャル層の３０〜 ３００倍の厚さである）。図１Ｂにおいては、エピタキシャル層及び基板が冷却 された。蒸着された層及び基板は成長温度ではひずみがないが、２つの材料間の 熱的不整合のために冷却することによりにひずみが構造に生じる。ひずみに関係 して蓄積されたエネルギーが構造変化を形成するために必要なエネルギーを超え てこのひずみを緩和するまで、ひずみはエピタキシー及び基板の両方に存在する 。このような構造変化の例は転移またはクラック１２である。基板またはエピタ キシーのいずれかにおける蓄積ひずみエネルギーがクラックまたは転移を発生す るために必要なエネルギーを超えた場合に、転移またはクラックが形成されてひ ずみを広げて緩和する。蓄積ひずみエネルギーがエピタキシーまたは基板におけ る欠陥生成の値を最初に超えるかどうかは、２つの材料の剛性に、各材料におけ る欠陥を緩和するひずみを発生するのに必要なエネルギーに、及び最終的には各 材料の厚さに関係する。 図２Ａは成長温度における基板１４上に蒸着されたエピタキシャル層１３を示 す。本発明の教示に関して、エピタキシャル層１３の厚さは基板１４の厚さと同 じオーダーである。本発明の好ましい実施形態において、基板は一般に２０〜１ ００ミクロンの厚さであり、エピタキシャル層は５０〜３００ミクロンの厚さで ある。例えば、１００ミクロンの厚さのサファイヤ層上に蒸着されるＧａＮエピ タキシー層の厚さは１００〜１５０ミクロンで十分であろ。エピタキシャル層は 標準的な化学気相成長法の技術、例えば気相エピタキシーを使用して蒸着される 。好ましい実施形態においては、速い成長速度と共に高価でなく安全であるとい う理由で水素化物気相エピタキシーが使用される。成長は高圧、低圧、または大 気圧で行われ得る。これらの技術は当該分野においてよく知られており、図１Ａ 及 び１Ｂに示されるように層を蒸着するために通常使用される。蒸着終了後、エピ タキシャル層及び基板の温度は成長温度から低下し、材料間の熱的不整合がひず みを起こす。図２Ｂに示すように、エピタキシーに比べて基板１５が薄いために 欠陥が基板１５に生成する。熱的不整合によるひずみが緩和されてエピタキシャ ル層１３はひずみがない。 ある場合には、高品質の核形成層であると共に良好な構造特性を有する小さい 十分な厚さに製造され得る基板材料を見出すことは困難である。このような状況 において、さらに別の技術が使用され得る。図３において、基礎基板１７及び薄 い層間１６から成る新しい化合物基板が図示されている。前記と同一の基板１５ が基礎基板１７用に使用され得る。層間１６は一般に１ミクロンよりも薄い厚さ であり、基礎基板材料の選択において融通性を付与するように形成される。層間 は予め蒸着され、エピタキシャル処理に対して最初の部分として蒸着されるか、 またはある表面反応により基礎基板上に形成されるかのいずれかである。層間１ ６は基板選択にある程度の自由度を与えるために、熱的不整合のひずみにより引 き起こされる欠陥がエピタキシャル層ではなく、層間材料において発生するよう に十分に薄くし得る基板１７を製造することが強調され得る。層間は種々の異な る材料、例えば酸化ケイ素、窒化ケイ素、シリコンカーバイドまたはサファイヤ から構成され得る。 図４Ａは、ＧａＮのエピタキシャル蒸着１８用に使用されるＳｉの薄い基板１ ９を示す。非常に薄い厚さに容易に製造され得るために、Ｓｉ基板が選択される 。しかしながら、ＧａＮはＳｉ基板上に良好に成長せず、結果として粗いＧａＮ 形態１８になる。図４Ａに比較して、図４Ｂはサファイヤ基板２１上に蒸着され た一般的なＧａＮエピタキシャル蒸着２０を示す。サファイヤ基板はＧａＮエピ タキシャル蒸着のために優れた基板であるが、かなり薄い基板に形成することは 、Ｓｉ基板１９よりもさらに困難である。従って、本発明は図５に示すような解 決 方法を提供する。薄い層間２３が薄いＳｉ基板２４上に蒸着される。そして、Ｓ ｉ基板材料選択のために基板はＧａＮエピタキシーに対してかなり薄いが、厚い ＧａＮエピタキシャル層２２が、層間の性質ゆえに良好な表面形態を有する、結 果として生じた化合物基板上に蒸着され得る。 本発明のさらなる特徴は、冷却することによりクラックまたは層間はく離が発 生するように形成される層間の使用である。このような場合において、層間は基 板の薄い使い捨て部分として機能する。例えば図６Ａにおいて、温度は成長温度 であり、層２５はエピタキシー、層２６は層間、層２７は基礎基板である。図６ Ｂにおいて、サンプルは冷却して熱的不整合が層間材料２８により吸収された。 層間材料はここではクラックが発生した状態で示されているが、層間はく離が発 生する層間の選択も好都合である。 本発明の他の特徴は、基板の裏面の形状を変形するためにさらに処理またはパ ターン化が施されることである。図７Ａにおいて、基板２８の裏面は鋭利な穴を 形成するようにパターン化されている。気相エピタキシーのような標準的な化学 気相成長法の技術が、厚さが０．１ミクロン〜数ミクロンのオーダーで薄いパタ ーン層を蒸着するために使用される。特別な基板材料及び他のパラメータにより 他の離間形成が利用され得るが、穴は一般には１０〜１０００ミクロン離間して いる。これらの鋭利な穴は図７Ｂに示すように、欠陥イニシエータとして使用さ れる。エピタキシャル層及び基板の温度が変化すると共に熱的不整合のひずみが 増大するとき、これらの鋭利な穴が基板の底面における欠陥２９を緩和するひず みを発生することを促進する。図８Ａ及び８Ｂには、裏面が交互の形状に形成さ れた基板パターンが示されている。図８Ａにおいて、基板３０の裏面はパターン 化されて基板が部分的に薄くなっている。このように、基板全体は薄くする必要 はない。図８Ｂにおいて、厚いエピタキシー３１がパターン化された基板２９上 に蒸着された。サンプルは成長温度から冷却して基板の薄い部分においてクラッ ク３１が発生し、熱的不整合のひずみが減少する。別の変形においては、基板を 貫通する孔が欠陥イニシエータを形成し得る。 本発明の他の特徴は、層間の上面側の処理またはパターンが基板の底面側のパ ターンとして記載されたパターンと類似していることである。このようなパター ンは冷却中に層間に優先的にクラックが発生する結果になる。エピタキシー部分 はこの場合にもクラックが発生し得るが、これらの損傷される部分は層間パター ン同士の間の非常に薄い部分に制限され、エピタキシーのバルクはそのまま残る 。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＣＡ，ＪＰ，Ｋ Ｒ

Claims (1)

1. 【特許請求の範囲】 １．半導体材料の厚い層を製造する方法であり、 化学気相成長法を使用して成長温度で基板上に半導体材料のエピタキシャル層 を蒸着する工程であり、同工程はエピタキシャル層の厚さが基板の厚さのオーダ ーを有し、エピタキシャル層及び基板が熱的不整合を有することと； エピタキシャル層及び基板を冷却する工程であり、同工程はエピタキシャル層 と基板との間の熱的不整合が冷却中にエピタキシーではなくて基板において欠陥 生成を引き起こすことと； から成る方法であり、厚くて高品質の半導体材料の層が形成されることを特徴と する方法。 ２．基板がケイ素、サファイヤ、またはシリコンカーバイドの基礎基板上に蒸着 された薄い層間を含む化合物基板であることを特徴とする請求項１に記載の方法 。 ３．薄い層間が酸化ケイ素、窒化ケイ素またはシリコンカーバイドから成ること を特徴とする請求項２に記載の方法。 ４．層間がパターン化されて冷却中に化合物基板における欠陥生成が促進される ことを特徴とする請求項２に記載の方法。 ５．基板がパターン化されて冷却中に基板における欠陥生成が促進されることを 特徴とする請求項１に記載の方法。 ６．半導体材料がＧａＮまたは関連するＩＩＩ−Ｖ、ＩＩ−ＶＩ、またはＩＶ族 の化合物、または合金であることを特徴とする請求項１に記載の方法。 ７．請求項１の方法から形成されることを特徴とする半導体材料の層。 ８．基板上にエピタキシャル蒸着された半導体材料の層であり、半導体材料の層 の厚さが基板の厚さのオーダーを有し、エピタキシャル層及び基板は熱的不整合 を有し、熱的不整合のために欠陥が基板において生成されることを特徴とする層 。 ９．半導体材料がＧａＮまたは関連するＩＩＩ−Ｖ、ＩＩ−ＶＩ、またはＩＶ族 の化合物、または合金であることを特徴とする請求項８に記載の層。 １０．基板がケイ素、サファイヤ、またはシリコンカーバイドの基礎基板上に蒸 着された薄い層間を含む化合物基板であることを特徴とする請求項８に記載の層 。 １１．欠陥が基板の薄い層間部分において生成されることを特徴とする請求項１ ０に記載の層。 １２．欠陥が基板の基礎基板部分において生成されることを特徴とする請求項１ ０に記載の層。 １３．層間がパターン化されていることを特徴とする請求項１０に記載の層。 １４．基板がパターン化されていることを特徴とする請求項８に記載の層。