JP2002368612A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明の課題は、ＰＬＬ回路を構成する部品
点数を削減することにより部品の実装面積を縮小すると
ともに、少ない消費電流で高速に周波数を切り換えるこ
とである。 【解決手段】 周波数を切り換える際に、可変分周器６
は、制御回路８から出力される信号により所定の分周比
を設定する。この分周比を設定するためのＬＥ信号は、
Ｄ−Ｆ／Ｆ１３のクロックとして出力され、Ｄ−Ｆ／Ｆ
１３の出力を反転させることにより、スイッチＳＷ１・
ＳＷ２への制御信号を切り換えて、周波数切り換え回路
２００に接続するループフィルタ４０ａ・４０ｂを決定
する。そして、決定されたループフィルタ４０ａまたは
ループフィルタ４０ｂによって、ＶＣＯ５から出力され
る発振周波数を制御するための制御電圧を生成させると
ともに、この制御電圧を保持させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ回路に関す
る。

【０００２】

【従来の技術】従来から、ＰＬＬ（Phase Lock Loop）
回路は、高速デジタル通信方式に対応する伝送装置や基
幹網等の伝送系における伝送品質を評価する測定装置等
に利用されている。このＰＬＬ回路は、ＶＣＯ（Voltag
e Controlled Oscillator：電圧制御発振器）から出力
される信号を分周し、分周された信号の周波数と位相が
共に基準周波数信号に一致するように制御することによ
り、ＶＣＯから目標周波数の発振信号を出力させる。

【０００３】図５は、上述のＰＬＬ回路を利用した周波
数切り換え回路１００のブロック構成を示す図である。
図５において、周波数切り換え回路１００は、分周器
１、位相比較器２、ループスイッチ３、ループフィルタ
４、ＶＣＯ５、可変分周器６、Ａ／Ｄコンバータ７、制
御回路８、Ｄ／Ａコンバータ９、Ｄ／Ａスイッチ１０、
及び位相プリセット部１１から構成される。

【０００４】分周器１は、例えば、水晶発振器等の基準
発振器から入力された基準周波数Ｒｅｆを所定の分周比
で分周し、この分周信号Ｆｒを位相比較器２に出力す
る。

【０００５】位相比較器２は、分周器１から入力された
分周信号Ｆｒと、可変分周器６から入力された分周信号
Ｆｖとを比較し、その比較結果であるパルス電圧をルー
プスイッチ３を介してループフィルタ４に出力する。

【０００６】なお、ループスイッチ３は、周波数を切り
換えない時、つまり定常時には、その開閉状態が「閉
（導通）」であるため、位相比較器２の出力とループフ
ィルタ４の入力とを接続する。また、周波数を切り換え
る時には、位相プリセット部１１からプリセット信号が
入力されて開閉状態が「開（遮断）」に切り換えられ、
位相比較器２の出力とループフィルタ４の入力とを切り
離す。

【０００７】ループフィルタ４は、位相比較器２からル
ープスイッチ３を介して入力されたパルス信号、或いは
Ｄ／Ａコンバータ９によりアナログ信号に変換されたプ
リセット電圧データを積分して、制御電圧を生成し、こ
の制御電圧をＶＣＯ５に出力する。なお、ここで生成さ
れた制御電圧は、ＶＣＯ５から出力される発振周波数を
制御するための電圧制御信号となる。

【０００８】ＶＣＯ５は、ループフィルタ４から入力さ
れる制御電圧を検出し、検出した制御電圧の電圧変動に
応じて、出力信号の発振周波数を変化させ、目標周波数
Ｆｏの信号を出力する。

【０００９】可変分周器６は、シフトレジスタ及びカウ
ンタ等により構成され、外部から任意に設定することが
可能な分周比によりＶＣＯ５の出力である目標周波数Ｆ
ｏを分周し、その分周信号Ｆｖを位相比較器２に出力す
る。

【００１０】なお、この可変分周器６には、ＤＡＴＡ信
号、ＬＥ（ロードイネーブル）信号、及びＣＬＫ信号が
制御回路８から入力され、ＣＬＫ信号の立ち上がりでＤ
ＡＴＡ信号をシフトレジスタに順次取り込み、ＬＥ信号
の立ち上がりでそのＤＡＴＡ信号をカウンタにロードす
ることにより、分周比を設定する。また、可変分周器６
は、位相プリセット部１１から入力されるＤｒｓｔ信号
により内部のシフトレジスタ、及びカウンタの出力を所
定の値（例えば、初期値０）に設定する。

【００１１】Ａ／Ｄコンバータ７は、ループフィルタ４
から出力される制御電圧をデジタル信号に変換し、制御
回路８に出力する。

【００１２】制御回路８は、メモリ（図示省略）を備え
ており、このメモリにＶＣＯ５の‘目標周波数Ｆｏ’対
‘制御電圧’の特性を記憶している。そして、制御回路
８は、周波数の切り換え後にＶＣＯ５から目標周波数Ｆ
ｏを出力させる際に、必要な制御電圧のデータを‘目標
周波数Ｆｏ’対‘制御電圧’の特性から抽出し、抽出し
た制御電圧のデータをプリセット電圧データとしてＤ／
Ａコンバータ９に出力する。なお、周波数切り換え回路
１００の内部の温度変動、経時変化、或いはＶＣＯ５の
特性等により、Ａ／Ｄコンバータ７から出力された制御
電圧と、メモリに記憶している制御電圧と、に差が生じ
た場合に、制御回路８は、プリセット電圧データを補正
して、Ｄ／Ａコンバータ９に出力する。

【００１３】また、制御回路８は、ＤＡＴＡ信号、ＬＥ
信号、及びＣＬＫ信号を内部で生成し、可変分周器６に
出力する。また、生成したＬＥ信号を位相プリセット部
１１に出力する。

【００１４】Ｄ／Ａコンバータ９は、制御回路８から入
力されるプリセット電圧データをアナログ信号に変換
し、そのアナログ信号をＤ／Ａスイッチ１０を介してル
ープフィルタ４に出力する。

【００１５】なお、Ｄ／Ａスイッチ１０は、周波数を切
り換えない時、つまり定常時には、その開閉状態が「開
（遮断）」であるため、Ｄ／Ａコンバータ９の出力とル
ープフィルタ４の入力とを切り離す。また、周波数を切
り換える時には、位相プリセット部１１からＤ／Ａスイ
ッチ信号が入力されて開閉状態が「閉（導通）」に切り
換えられ、Ｄ／Ａコンバータ９の出力とループフィルタ
４の入力とを接続する。

【００１６】位相プリセット部１１は、図６に示すよう
に、ＮＯＴゲート１１ａ・１１ｂと、ＮＡＮＤゲート１
１ｃ・１１ｄから構成されるＲＳ−フリップフロップ１
２（以後、ＲＳ−Ｆ／Ｆ１２と呼ぶ。）と、２進カウン
タ１１ｅと、から構成される。そして、制御回路８から
入力されるＣＬＫ信号、及びＬＥ信号をＮＯＴゲート１
１ａ・１１ｂより反転信号にそれぞれ変換し、変換した
各反転信号をＲＳ−Ｆ／Ｆ１２の入力信号として入力す
る。また、ＲＳ−Ｆ／Ｆ１２の出力信号ＱをＤ／Ａスイ
ッチ信号とし、Ｄ／Ａスイッチ１０に出力する。

【００１７】また、ＲＳ−Ｆ／Ｆ１２の出力信号Ｑの反
転信号をローアクティブのクリア信号として２進カウン
タ１１ｅに出力する。また、２進カウンタ１１ｅは、分
周器１から出力された分周信号Ｆｒをクロック信号と
し、クリア信号が入力された後のクロック信号の立ち上
がりでカウントアップ動作を開始して「０」から「１」
までのカウントを行うと、出力を「１」で固定してカウ
ント動作を終了する。この２進カウンタの出力信号は、
ループスイッチ３に対するプリセット信号、及び可変分
周器６に対するＤｒｓｔ信号としてそれぞれへ出力され
る。

【００１８】次に、周波数切り換え回路１００の動作に
ついて、図７に示すタイミングチャートを参照して説明
する。

【００１９】制御回路８は、周波数を切り換える時に、
図７（ａ）〜（ｃ）に示すＤＡＴＡ信号、ＣＬＫ信号、
ＬＥ信号を可変分周器６に出力し、分周比を設定する。
このとき位相プリセット部１１において、ＲＳ−Ｆ／Ｆ
１２の出力信号Ｑ、つまり図７（ｄ）に示すＤ／Ａスイ
ッチ信号は、図７（ｂ）に示すＣＬＫ信号の立ち上がり
（図７に示す信号Ｓ１）でセットされ、つまり「Ｈ」に
固定され、図７（ｃ）に示すＬＥ信号の立ち上がり（図
７に示す信号Ｓ２）まで状態を保持する。また、ＲＳ−
Ｆ／Ｆ１２の出力信号Ｑの反転信号、つまり図７（ｅ）
に示すクリア信号は、図７（ｂ）に示すＣＬＫ信号の立
ち上がり（図７に示す信号Ｓ１）でセットされ、つまり
「Ｌ」に固定され、図７に示すＬＥ信号が入力されるま
で状態を保持する。

【００２０】そして、図７（ｃ）に示すＬＥ信号の立ち
上がり（図７に示す信号Ｓ２）でＲＳ−Ｆ／Ｆ１２の出
力信号Ｑ、つまり図７（ｄ）に示すＤ／Ａスイッチ信号
はリセットされ、つまり「Ｌ」になり、図７（ｅ）に示
すクリア信号もリセットされ「Ｈ」になる。

【００２１】また、２進カウンタ１１ｅは、図７（ｃ）
に示すＬＥ信号の立ち上がり（図７に示す信号Ｓ２）の
後に入力される図７（ｆ）に示す分周信号Ｆｒの立ち上
がり（図７に示す信号Ｓ３）でカウント動作を開始し、
「０」から「１」までのカウントを行い、出力を「１」
で固定してカウント動作を終了する。従って、図７
（ｇ）に示すプリセット信号及びＤｒｓｔ信号は、
「Ｈ」で固定される。また、プリセット信号及びＤｒｓ
ｔ信号は、図７（ｃ）に示すＬＥ信号が入力された後の
ＣＬＫ信号の立ち上がり（図示省略）で「Ｌ」で固定さ
れ、ＬＥ信号の立ち上がり（図示省略）で、再びカウン
ト動作を開始する。

【００２２】また、可変分周器６は、図７（ｇ）に示す
プリセット信号及びＤｒｓｔ信号の立ち上がり（図７に
示す信号Ｓ４）、つまり図７（ｆ）に示す分周信号Ｆｒ
の立ち上がり（図７に示す信号Ｓ３）で図７（ｈ）に示
す分周信号Ｆｖを出力する。

【００２３】

【発明が解決しようとする課題】しかしながら、従来の
周波数切り換え回路１００は、制御回路８による制御が
複雑であり、構成される部品点数も多いため、実装面積
の増大の要因となっていた。

【００２４】また、内部の温度変動、経時変化、或いは
ＶＣＯ５の特性等により、制御回路８のメモリに記憶さ
れている‘目標周波数Ｆｏ’対‘制御電圧’の特性が変
化するため、制御回路８は，出力するプリセット電圧デ
ータに補正をかける必要があり、これにより従来はロッ
クアップタイム（周波数の切り換え時間）の遅延を抑制
させ、周波数の切り換えを高速で行うことができてい
た。しかしながら、この補正をかけるためにＡ／Ｄコン
バータ７を常時または定期的に動作させ、制御電圧を検
出する必要があったため、消費電流が増加するという問
題が生じていた。

【００２５】本発明の課題は、ＰＬＬ回路を構成する部
品点数を削減することにより部品の実装面積を縮小する
とともに、少ない消費電流で高速に周波数を切り換える
ことである。

【００２６】

【課題を解決するための手段】本発明は、電圧制御発振
部から出力された出力信号を所定の分周比で分周し、分
周信号として出力する分周部と、この分周部から出力さ
れた分周信号と、前記電圧制御発振部から出力された出
力信号と、の位相を比較して位相差信号を出力する位相
検出部と、この位相検出部から出力された位相差信号に
基づいて、発振周波数を制御する制御電圧を生成し、前
記電圧制御発振部に出力して出力信号の発振周波数を制
御する制御部と、を備えたＰＬＬ回路において、前記制
御部は、複数の前記発振周波数に対応した複数の制御電
圧設定データを保持する保持部を更に備えることを特徴
としている。

【００２７】

【発明の実施の形態】以下、図を参照して本発明を適用
した周波数切り換え回路２００の実施の形態を詳細に説
明する。なお、図１に示す周波数切り換え回路２００の
構成において、図５に示した周波数切り換え回路１００
と同一の構成部分については、詳細説明を省略し、同一
の構成要素は同一符号を付して以下説明する。

【００２８】まず、構成を説明する。図１は、本発明で
あるＰＬＬ回路を適用した周波数切り換え回路２００の
ブロック構成を示す図である。

【００２９】図１において、周波数切り換え回路２００
は、分周器１、位相比較器２、ＶＣＯ５、可変分周器
６、制御回路８、Ｄ−フリップフロップ１３（以後、Ｄ
−Ｆ／Ｆ１３と呼ぶ。）、２進カウンタ１４、抵抗Ｒ
１、スイッチＳＷ１・ＳＷ２、及びループフィルタ４０
ａ・４０ｂから構成される。ここで、ＶＣＯ５は、電圧
制御発振部としての機能を有しており、可変分周器６
は、分周部としての機能を有しており、位相比較器２
は、位相検出部としての機能を有している。

【００３０】Ｄ−Ｆ／Ｆ１３は、制御回路８から出力さ
れたＬＥ信号がクロック端子Ｃに入力されると、このＬ
Ｅ信号に同期して、端子Ｄに入力されている信号
（「Ｈ」または「Ｌ」）を端子ＤＱから外部に出力す
る。ここでは、端子ＤＱから出力された信号は、スイッ
チＳＷ１の制御信号となり、この制御信号が「Ｌ」にな
ると、スイッチＳＷ１の開閉状態を「開（遮断）」に切
り換える。また、このとき、端子ＤＱの反転端子から出
力された信号は、スイッチＳＷ２の制御信号となり、こ
の制御信号が「Ｈ」になるため、スイッチＳＷ２の開閉
状態を「閉（導通）」に切り換える。

【００３１】なお、Ｄ−Ｆ／Ｆ１３の端子ＤＱから出力
された制御信号が「Ｈ」の場合に、スイッチＳＷ１はそ
の開閉状態が「閉（導通）」に切り換えられ、このとき
端子ＤＱの反転端子から出力された制御信号が「Ｌ」に
なるため、スイッチＳＷ２は、その開閉状態が「開（遮
断）」に切り換えられる。

【００３２】２進カウンタ１４は、分周器１から出力さ
れた分周信号Ｆｒをクロック信号とし、反転されたＬＥ
信号をリセット信号とし、このリセット信号の立ち下が
りでカウント値をリセットし、Ｄｒｓｔ信号を「Ｌ」に
して可変分周器６に出力する。また、可変分周器６は、
２進カウンタ１４から入力されるＤｒｓｔ信号の立ち下
がりで内部のシフトレジスタ、及びカウンタの出力を所
定の値（例えば、初期値０）に設定する。

【００３３】また、２進カウンタ１４に入力されるリセ
ット信号は、分周器１にも入力される。このリセット信
号の立ち下がりで分周器１は、予め設定されている分周
比のカウントを停止してカウント値をリセットし、この
リセット信号の立ち上がりで分周器１は再度、分周比の
カウントを開始する、すなわち分周信号Ｆｒを位相比較
器２に出力する。また、このときの分周信号Ｆｒ、つま
りクロック信号により、２進カウンタ１４は、カウント
アップ動作を開始して「０」から「１」までのカウント
を行うと、出力を「１」で固定してカウント動作を終了
するとともに、Ｄｒｓｔ信号を「Ｈ」で固定して可変分
周器６に出力する。

【００３４】抵抗Ｒ１は、位相比較器２の出力とＶＣＯ
５の入力との間に挿入され、Ｄ−Ｆ／Ｆ１３から出力さ
れる制御信号によりスイッチ（スイッチＳＷ１、または
スイッチＳＷ２）の開閉状態が「閉（導通）」に切り換
えられたループフィルタ（ループフィルタ４０ａ、また
はループフィルタ４０ｂ）と組み合わせて、積分回路を
構成する。なお、抵抗Ｒ１の値は特に制限がなく、ＶＣ
Ｏ５の出力特性（Ｃ/Ｎ、スプリアス等）及びロックア
ップタイムにより決定されるため、該値が０の場合も存
在する。

【００３５】ループフィルタ４０ａ・４０ｂは、図２に
示すように、例えば、コンデンサと抵抗の直列接続に対
して並列にコンデンサが接続されて構成される。

【００３６】ループフィルタ４０ａは、Ｄ−Ｆ／Ｆ１３
の端子ＤＱから出力される制御信号により、スイッチＳ
Ｗ１の開閉状態が「閉（導通）」に切り換えられると、
抵抗Ｒ１と組み合わせて積分回路を構成し、位相比較器
２から出力されるパルス信号を積分して制御電圧を生成
し、この制御電圧をＶＣＯ５に出力する。すなわち、ル
ープフィルタ４０ａは、抵抗Ｒ１と組み合わせられるこ
とにより制御部としての機能を有する。

【００３７】なお、ループフィルタ４０ａは、スイッチ
ＳＷ１の開閉状態が「閉（導通）」から「開（遮断）」
に切り換えられた場合に、「閉（導通）」状態の時に生
成した制御電圧を保持する。すなわち、ループフィルタ
４０ａは、保持部としての機能を有する。スイッチＳＷ
１が「閉（導通）」状態の時、ループフィルタ４０ｂ
は、Ｄ−Ｆ／Ｆ１３の端子ＤＱの反転端子から出力され
る制御信号により、スイッチＳＷ２の開閉状態が「開
（遮断）」に切り換えられるため、周波数切り換え回路
２００から切り離される。

【００３８】また、ループフィルタ４０ｂは、Ｄ−Ｆ／
Ｆ１３の端子ＤＱの反転端子から出力される制御信号に
より、スイッチＳＷ２の開閉状態が「閉（導通）」に切
り換えられると、抵抗Ｒ１と組み合わせて積分回路を構
成し、位相比較器２から出力されるパルス信号を積分し
て制御電圧を生成し、この制御電圧をＶＣＯ５に出力す
る。すなわち、ループフィルタ４０ｂもループフィルタ
４０ａと同様に、抵抗Ｒ１と組み合わせられることによ
り制御部としての機能を有する。

【００３９】なお、ループフィルタ４０ｂは、スイッチ
ＳＷ２の開閉状態が「閉（導通）」から「開（遮断）」
に切り換えられた場合に、「閉（導通）」状態の時に生
成した制御電圧を保持する。すなわち、ループフィルタ
４０ｂは、保持部としての機能を有する。スイッチＳＷ
２が「閉（導通）」状態の時、ループフィルタ４０ａ
は、Ｄ−Ｆ／Ｆ１３の端子ＤＱから出力される制御信号
により、スイッチＳＷ１の開閉状態が「開（遮断）」に
切り換えられるため、周波数切り換え回路２００から切
り離される。

【００４０】次に、動作を説明する。図１の周波数切り
換え回路２００の動作について、図３に示すタイミング
チャートを参照して説明する。ここでは、ＶＣＯ５の目
標周波数Ｆｏを周波数‘Ｆ１’から周波数‘Ｆ２’に切
り換え、その後再び周波数‘Ｆ１’に戻る場合を一例と
して説明する。なお、ＶＣＯ５の目標周波数Ｆｏが周波
数‘Ｆ１’の場合に、スイッチＳＷ１の開閉状態は「閉
（導通）」であり、ループフィルタ４０ａが周波数切り
換え回路２００に接続されている。

【００４１】制御回路８は、ＶＣＯ５の目標周波数をＦ
１からＦ２に切り換える場合に、図３（ａ）〜（ｃ）に
示すＤＡＴＡ信号、ＣＬＫ信号、ＬＥ信号を可変分周器
６に出力し、分周比を設定する。ここでＤ−Ｆ／Ｆ１３
は、図３（ｃ）に示すＬＥ信号の立ち上がりで出力を反
転させて、端子ＤＱから「Ｌ」の制御信号をスイッチＳ
Ｗ１に出力し、その開閉状態を「開（遮断）」に切り換
える。また、端子ＤＱの反転端子から「Ｈ」の制御信号
をスイッチＳＷ２に出力し、その開閉状態を「閉（導
通）」に切り換える。これにより、ループフィルタ４０
ａを周波数切り換え回路２００から切り離して、ループ
フィルタ４０ｂを周波数切り換え回路２００に接続す
る。

【００４２】また、２進カウンタ１４は、図３（ｄ）に
示す反転されたＬＥ信号の立ち下がりで、カウント値を
リセットし、つまり図３（ｆ）に示すＤｒｓｔ信号を
「Ｌ」にして、可変分周器６に出力する。このとき、図
３（ｄ）に示す反転されたＬＥ信号は、分周器１にも入
力される。そして、分周器１は、分周比のカウントを停
止し、カウント値をリセットする。

【００４３】次いで、分周器１は、図３（ｄ）に示す反
転されたＬＥ信号の立ち上がりで分周動作を開始するこ
とにより分周信号Ｆｒを出力し、２進カウンタ１４は、
図３（ｅ）に示す分周信号Ｆｒをクロック信号とし、そ
の立ち上がり（図３に示す信号Ｓ５）でカウント動作を
開始し、「０」から「１」までのカウントを行い、出力
を「１」で固定して、つまり図３（ｆ）に示すＤｒｓｔ
信号を「Ｈ」で固定して、カウント動作を終了する。

【００４４】このとき、可変分周器６は、Ｄｒｓｔ信号
の立ち上がり（図３に示す信号Ｓ６）、つまり図３
（ｅ）に示す分周信号Ｆｒの立ち上がり（図３に示す信
号Ｓ５）の後で、内部のカウンタ（図示省略）にロード
されたＤＡＴＡ信号によって設定された分周比により、
図３（ｇ）に示す分周信号Ｆｖを位相比較器２に出力す
る。この分周信号Ｆｒ及び分周信号Ｆｖが位相比較器２
に入力されることにより周波数切り換え回路２００は、
周波数‘Ｆ２’にロックするように動作する。

【００４５】可変分周器６に入力されるＤｒｓｔ信号、
及びＶＣＯの目標周波数Ｆｏ（周波数‘Ｆ１’または周
波数‘Ｆ２’）と、可変分周器６から出力される分周信
号Ｆｖのタイミングチャートを図４に示す。図４に示す
ように、分周信号Ｆｒの立ち上がりに同期しているＤｒ
ｓｔ信号と、可変分周器６から出力される分周信号Ｆｖ
と、の位相差はΔＰとなり、最大でも周波数‘Ｆ１’ま
たは周波数‘Ｆ２’の１周期と極めて小さいものとなる
ように、位相比較器２における比較タイミングが制御さ
れる。この制御により、分周器１のカウント値がリセッ
トされた後に出力される分周信号Ｆｒの立ち上がりと、
可変分周器６の出力である分周信号Ｆｖの立ち上がり
と、はほぼ一致する。

【００４６】次に、周波数をＦ２から再びＦ１に戻るた
めに制御回路８は、図３（ａ）〜（ｃ）に示すＤＡＴＡ
信号、ＣＬＫ信号、ＬＥ信号を可変分周器６に出力し、
分周比を設定する。Ｄ−Ｆ／Ｆ１３は、ＬＥ信号により
端子ＤＱから「Ｈ」の信号をスイッチＳＷ１に出力し、
「閉（導通）」に切り換え、端子ＤＱの反転端子から
「Ｌ」の信号を出力しスイッチＳＷ２を「開（遮断）」
に切り換える。このためＶＣＯ５は、ループフィルタ４
０ａが保持していた制御電圧により発振することにな
る。つまり、周波数Ｆ１に極めて近い周波数を発振す
る。

【００４７】以上のように、周波数切り換え回路２００
において、ＶＣＯ５の目標周波数を切り換える場合に、
制御回路８は、ＤＡＴＡ信号、ＣＬＫ信号、ＬＥ信号を
可変分周器６に出力し、分周比を設定する。またＤ−Ｆ
／Ｆ１３は、ＬＥ信号の立ち上がりで出力を反転させる
ことにより、ループフィルタ４０ａ及びループフィルタ
４０ｂの何れかを選択して周波数切り換え回路２００に
接続する。

【００４８】また、２進カウンタ１４は、反転されたＬ
Ｅ信号の立ち下がりで、Ｄｒｓｔ信号を「Ｌ」にして、
可変分周器６に出力する。このとき、反転されたＬＥ信
号は、分周器１にも入力され、分周器１は、分周比のカ
ウントを停止し、カウント値をリセットする。次いで、
分周器１は、反転されたＬＥ信号の立ち上がりで分周信
号Ｆｒを出力し、２進カウンタ１４は、分周信号Ｆｒを
クロック信号とし、その立ち上がりでカウント動作を開
始し、Ｄｒｓｔ信号を「Ｈ」で固定して、カウント動作
を終了する。

【００４９】このとき、可変分周器６は、Ｄｒｓｔ信号
の立ち上がり、つまり分周信号Ｆｒの立ち上がりの後
で、内部のカウンタ（図示省略）にロードされたＤＡＴ
Ａ信号によって設定された分周比により、分周信号Ｆｖ
を位相比較器２に出力する。この可変分周器６の出力制
御により、分周信号Ｆｒの立ち上がりに同期しているＤ
ｒｓｔ信号と、可変分周器６から出力される分周信号Ｆ
ｖと、の位相差はΔＰとなり、最大でも周波数‘Ｆ１’
の１周期と極めて小さいものとなるように、位相比較器
２における比較タイミングが制御される。つまり、この
制御により、分周器１のカウント値がリセットされた後
に出力される分周信号Ｆｒと、可変分周器６の出力であ
る分周信号Ｆｖと、はほぼ一致する。

【００５０】また、ＶＣＯ５は目標周波数Ｆｏ（ここで
は、周波数‘Ｆ１’）に極めて近い周波数を発振してい
るため、位相比較器２に入力される最初の位相がそろっ
ている場合に、その後の位相差はほとんどなくなり、位
相差をわずかな時間で補正でき、ロックアップタイムが
短縮される。また、ループフィルタ４０ａ・４０ｂは、
それぞれに対応するスイッチＳＷ１・ＳＷ２の開閉状態
が「開（遮断）」に切り換えられた場合に、生成した制
御電圧を保持する。

【００５１】したがって、周波数切り換え回路２００に
おいて、周波数を切り換えても、ループフィルタ４０ａ
・４０ｂは、ＶＣＯ５から目標周波数を出力させるため
に生成した以前の制御電圧をそれぞれ保持する。例え
ば、ＶＣＯ５から出力する目標周波数を周波数‘Ｆ１’
から周波数‘Ｆ２’に切り換えてから、再度周波数‘Ｆ
１’を出力する場合には、ループフィルタ４０ａが周波
数‘Ｆ１’をＶＣＯ５から出力させるための制御電圧を
保持しているので、この制御電圧を利用することによ
り、ロックアップタイムを短くすることができる、すな
わち周波数の切り換え動作を高速で行うことが可能とな
る。

【００５２】また、例えば、ＶＣＯ５から出力する目標
周波数を周波数‘Ｆ１’から周波数‘Ｆ２’に切り換え
てから、再度周波数‘Ｆ１’を出力する場合に、使用す
るループフィルタは周波数‘Ｆ１’の時には、ループフ
ィルタ４０ａ、周波数‘Ｆ２’の時には、ループフィル
タ４０ｂのように固定されるので、接続されているルー
プフィルタを認識する必要がなく、利便性が良い。

【００５３】また、ループフィルタ４０ａ・４０ｂとし
て、図２のような同一特性のループフィルタを用いるた
め、どちらのループフィルタが周波数切り換え回路２０
０に接続されていても出力特性に差が出ないという利点
がある。

【００５４】更に、周波数切り換え回路２００のような
回路構成にすることで、Ａ／Ｄコンバータを使用する必
要がないので、消費電力を少なく抑えることができると
ともに、部品点数を少なくでき、実装面積を小さくする
ことが可能となる。したがって、周波数切り換え回路２
００を組み込んだ機器を小型化することができる。

【００５５】なお、本実施の形態では、周波数‘Ｆ
１’、周波数‘Ｆ２’という２チャンネルにより周波数
を切り換えることにしたが、これは２つの固定された周
波数を指すものではなく、現在ロックしている周波数
‘Ｆ１’から別の周波数‘Ｆ２’（受信する必要のある
全周波数が対象となる）に周波数を切り換えることを意
味している。

【００５６】また、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の主旨を逸脱しない範
囲で適宜変更可能である。

【００５７】

【発明の効果】本発明によれば、保持部により電圧制御
発振部から出力させる発振周波数を制御するための制御
電圧設定データを保持するので、周波数を高速で切り換
えることができるとともに、部品点数を削減でき、実装
面積を縮小することができる。

【図面の簡単な説明】

【図１】周波数切り換え回路２００のブロック構成を示
す図である。

【図２】ループフィルタ４０ａ・４０ｂを構成する回路
の一例である。

【図３】周波数切り換え回路２００の動作を説明するた
めのタイミングチャートである。

【図４】可変分周器６の入力信号及び出力信号のタイミ
ングチャートである。

【図５】周波数切り換え回路１００のブロック構成を示
す図である。

【図６】位相プリセット部１１を構成する回路の一例で
ある。

【図７】周波数切り換え回路１００の動作を説明するた
めのタイミングチャートである。

【符号の説明】

１ 分周器 ２ 位相比較器 ３ ループスイッチ ４ ループフィルタ ５ ＶＣＯ ６ 可変分周器 ７ Ａ／Ｄコンバータ ８ 制御回路 ９ Ｄ／Ａコンバータ １０ Ｄ／Ａスイッチ １１ 位相プリセット部 １１ａ、１１ｂ ＮＯＴゲート １１ｃ、１１ｄ ＮＡＮＤゲート １１ｅ ２進カウンタ １２ ＲＳ−Ｆ／Ｆ １３ Ｄ−Ｆ／Ｆ １４ ２進カウンタ ４０ａ、４０ｂ ループフィルタ １００、２００ 周波数切り換え回路 ＳＷ１、ＳＷ２ スイッチ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 BB02 CC01 CC21 CC41 CC52 CC53 DD08 DD17 DD33 DD34 DD35 DD36 DD42 DD43 DD48 GG07 HH03 KK03 KK39 PP03 QQ09 RR13 RR14 RR15 RR20

Claims (3)

【特許請求の範囲】
1. 【請求項１】電圧制御発振部から出力された出力信号を
   所定の分周比で分周し、分周信号として出力する分周部
   と、 この分周部から出力された分周信号と、前記電圧制御発
   振部から出力された出力信号と、の位相を比較して位相
   差信号を出力する位相検出部と、 この位相検出部から出力された位相差信号に基づいて、
   発振周波数を制御する電圧制御信号を生成し、前記電圧
   制御発振部に出力して出力信号の発振周波数を制御する
   制御部と、 を備えたＰＬＬ回路において、 前記制御部は、複数の前記発振周波数に対応した複数の
   制御電圧設定データを保持する保持部を更に備えること
   を特徴とするＰＬＬ回路。
2. 【請求項２】前記発振周波数の切り換えに際して、前記
   保持部により保持された複数の制御電圧設定データを択
   一的に選択する選択手段を更に備え、 前記制御部は、前記選択手段により選択された制御電圧
   設定データに基づく電圧制御信号により前記電圧制御発
   振部の発振周波数を制御することを特徴とする請求項１
   記載のＰＬＬ回路。
3. 【請求項３】前記発振周波数を切り換える際に、前記位
   相検出部において比較される前記分周信号と、前記出力
   信号と、の比較動作タイミングを制御する位相比較動作
   制御手段を更に備えることを特徴とする請求項１または
   ２記載のＰＬＬ回路。