JP2002366349A

JP2002366349A - プログラム制御方法およびその装置

Info

Publication number: JP2002366349A
Application number: JP2001173347A
Authority: JP
Inventors: Masayuki Yamazaki; 雅之山▲崎▼
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2001-06-08
Filing date: 2001-06-08
Publication date: 2002-12-20

Abstract

(57)【要約】【課題】多重化可能なループ処理（多重ループ）と、
メモリアクセスに要する電力を削減するループ処理（低
電力ループ）との両方を実現する。更には、多重ループ
用の回路と低電力ループ用の回路とを共有化することで
回路規模の増加を最小限に抑える。【解決手段】多重ループ用のループ制御情報を退避す
るためのスタック部５を低電力ループ用の命令バッファ
としても使用する。また、多重ループ内で低電力ループ
を使用する場合には、低電力ループ実施前にスタック部
５の内容をデータメモリ部７に退避する。これにより、
低電力ループ専用の命令バッファを不要とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、情報処理装置にお
けるループ処理に係るプログラム制御方法およびその装
置に関するものである。

【０００２】

【従来の技術】パイプライン処理するマイクロプロセッ
サに関して、ループ処理を効率良く実行させるため、専
用のハードウェアを設けオーバヘッドなしにループ処理
する方法がある（例えば、特開平８−６３３５５）。こ
の方法では、専用ハードウェアとして、ループスタート
アドレス、ループエンドアドレスおよびループ回数を保
持するための専用のレジスタを設けることで、オーバヘ
ッドのないループ処理を可能にする。しかし、この方法
ではループ対象となる命令群を毎回メモリから読み出す
必要がある。

【０００３】そこで、命令群を毎回メモリから読み出す
ことを不要にすることでメモリアクセスに要する電力を
削減するための方法がある（例えば、ＷＯ９８／３６３
５１）。この方法では、ループ処理の対象命令群を格納
する専用バッファを設け、ループの初回はメモリから命
令群を読み出し、読み出した命令群を専用バッファに格
納する。ループの２回目以降は専用バッファから命令群
を読み出す。

【０００４】

【発明が解決しようとする課題】しかしながら、前記後
者の方法では、ループ処理の対象命令群を格納するため
の専用バッファが必要となり回路規模が増大するという
問題を有していた。

【０００５】したがって、本発明は上記問題に鑑み、そ
の目的は、多重化可能なループ処理（多重ループ）と、
メモリアクセスに要する電力を削減するループ処理（低
電力ループ）との両方を実現するとともに、多重ループ
用の回路と低電力ループ用の回路とを共有化することで
回路規模の増加を最小限に抑えたプログラム制御方法お
よびその装置を提供することにある。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、命令格納用の専用バッファを不要とする
ように、多重ループ用のスタックを低電力ループ用の命
令バッファとしても使用することとしたものである。

【０００７】また、多重ループ内での低電力ループの実
施を可能とするためには、多重ループのループ制御情報
を退避および復帰するためのメモリ手段を更に設ける。

【０００８】

【発明の実施の形態】（実施の形態１）以下本発明の実
施の形態１のプログラム制御方法およびその装置につい
て、図面を参照しながら説明する。

【０００９】図１は、本発明の実施の形態１におけるプ
ログラム制御装置の構成図である。図１において、１は
命令記憶手段となるメモリ部で、例えば１６ビットから
なる命令アドレス（ＩＰ［１５：０］）１１を入力し、
例えば３２ビットからなる命令コード（ＭＩ［３１：
０］）１２を出力する。２は命令デコード手段となるデ
コーダ部で、命令コード１２とループエンド信号１６と
スタックループスタートアドレス（ＳＬＳＡ［１５：
０］）２１とスタックループエンドアドレス（ＳＬＥＡ
［１５：０］）２２とを入力し、ループ命令数コード
（ｌｉｎ）１３とループ回数コード（ｌｃｃ）１４とル
ープ開始信号１５とループ状態信号（ＬＳＴ）２４とを
出力する。このデコーダ部２は命令レジスタ（ＩＲ［３
１：０］）２５を有する。ループ状態信号２４は、
“０：通常状態”、“１：多重ループ状態”、“２：低
電力ループ命令書き込み状態”、“３：低電力ループ命
令読み出し状態”のうちのいずれかを取り得る。３はア
ドレス生成手段となる命令アドレス部で、ループエンド
信号１６とループスタートアドレス（ＬＳＡ［１５：
０］）１７とを入力し、命令アドレス１１を出力する。
４はループ制御手段となるループ制御部で、命令アドレ
ス１１とループ命令数コード１３とループ回数コード１
４とループ開始信号１５とスタックループスタートアド
レス２１とスタックループエンドアドレス２２とスタッ
クループ回数（例えば８ビットからなるＳＬＣＣ［７：
０］）２３とループ状態信号２４とを入力し、ループエ
ンド信号１６とループスタートアドレス１７とループエ
ンドアドレス（ＬＥＡ［１５：０］）１８とループ回数
（ＬＣＣ［７：０］）１９とループ終了信号２０とを出
力する。５はループ情報スタック手段となるスタック部
で、命令コード１２とループ命令数コード１３とループ
開始信号１５とループスタートアドレス１７とループエ
ンドアドレス１８とループ回数１９とループ終了信号２
０とループ状態信号２４とを入力し、スタックループス
タートアドレス２１とスタックループエンドアドレス２
２とスタックループ回数２３とを出力する。

【００１０】図２は、ループ制御部４の構成図である。
図２において、１０１はループスタートアドレス格納部
で、命令アドレス１１とループ開始信号１５とループ終
了信号２０とスタックループスタートアドレス２１とル
ープ状態信号２４とを入力し、ループスタートアドレス
１７を出力する。１０２はループエンドアドレス格納部
で、命令アドレス１１とループ命令数コード１３とルー
プ開始信号１５とループ終了信号２０とスタックループ
エンドアドレス２２とループ状態信号２４とを入力し、
ループエンドアドレス１８を出力する。１０３はループ
回数格納部で、ループ回数コード１４とループ開始信号
１５とループエンド信号１６とループ終了信号２０とス
タックループ回数２３とループ状態信号２４とを入力
し、ループ回数１９とループカウント終了信号１１１と
を出力する。１０４はループ判定部で、命令アドレス１
１とループカウント終了信号１１１とループエンドアド
レス１８とループ状態信号２４とを入力し、ループエン
ド信号１６とループ終了信号２０とを出力する。

【００１１】図３は、スタック部５の構成図である。図
３において、２０１はスタックポインタで、ループ命令
数コード１３とループ開始信号１５とループ終了信号２
０とループ状態信号２４とを入力し、例えば８ビットか
らなるスタックアドレス（ＳＰ［７：０］）２１１を出
力する。２０２はループスタートアドレス用スタック
で、ループ開始信号１５とループ状態信号２４とスタッ
クアドレス２１１とループスタートアドレス１７とに加
えて命令コード１２の上位部分（Ｈ）を入力し、スタッ
クループスタートアドレス２１を出力する。２０３はル
ープエンドアドレス用スタックで、ループ開始信号１５
とループ状態信号２４とスタックアドレス２１１とルー
プエンドアドレス１８とに加えて命令コード１２の下位
部分（Ｌ）を入力し、スタックループエンドアドレス２
２を出力する。２０４はループ回数用スタックで、ルー
プ開始信号１５とループ状態信号２４とスタックアドレ
ス２１１とループ回数１９とを入力し、スタックループ
回数２３を出力する。

【００１２】以上のように構成されたプログラム制御装
置について、以下図４〜図９を用いてその動作を説明す
る。

【００１３】図４は、本発明における多重ループの制御
フロー図である。図５は、本発明における多重ループの
プログラム例で、ループスタートアドレスがＬＳＡ＝Ｎ
＋１、ループ回数が２回（ｌｃｃ＝１）、ループ命令数
が２命令（ｌｉｎ＝１）の場合のプログラムである。図
６は、本発明における多重ループのタイミングチャート
で、図５のプログラム例を実行した場合のタイミングチ
ャートである。以下、図４〜図６を用いて多重ループの
動作を説明する。

【００１４】＜第１ステップ３０１＞デコーダ部２は、
命令コード１２をデコードしデコード結果が多重ループ
命令の場合、ループ命令数コード１３とループ回数コー
ド１４とループ開始信号１５とを出力し、ループ状態信
号２４を“１：多重ループ状態”にする。

【００１５】＜第２ステップ３０２＞ループ開始信号１
５により、スタックポインタ２０１は、スタックアドレ
ス２１１を減算（デクリメント）する。次に、スタック
アドレス２１１とループ開始信号１５とにより、ループ
スタートアドレス１７をループスタートアドレス用スタ
ック２０２に退避し、ループエンドアドレス１８をルー
プエンドアドレス用スタック２０３に退避し、ループ回
数１９をループ回数用スタック２０４に退避する。

【００１６】＜第３ステップ３０３＞ループ開始信号１
５により、ループスタートアドレス格納部１０１は、命
令アドレス１１をループスタートアドレス１７に設定
し、ループエンドアドレス格納部１０２は、命令アドレ
ス１１とループ命令数コード１３とを加算してループエ
ンドアドレス１８に設定し、ループ回数格納部１０３
は、ループ回数コード１４をループ回数１９に設定す
る。

【００１７】＜第４ステップ３０４＞命令アドレス部３
は、命令アドレス１１を加算（インクリメント）する。
次に、メモリ部１は命令アドレス１１の指し示す番地の
命令を命令コード１２として出力し、デコーダ部２は、
命令コード１２をデコードする。

【００１８】＜第５ステップ３０５＞ループ判定部１０
４は、命令アドレス１１とループエンドアドレス１８と
を比較し、比較結果が不一致の場合、第４ステップ３０
４へ戻る。比較結果が一致の場合、第６ステップ３０６
に移る。

【００１９】＜第６ステップ３０６＞ループ回数格納部
１０３は、ループ回数１９がゼロでないか判定する。ル
ープ回数１９がゼロでない場合、ループ判定部１０５
は、ループエンド信号１６を出力し第７ステップ３０７
に移る。ループ回数１９がゼロの場合、ループ回数格納
部１０３は、ループカウント終了信号１１１を出力し、
ループ判定部１０５は、ループ終了信号２０を出力し第
８ステップ３０８に移る。

【００２０】＜第７ステップ３０７＞ループエンド信号
１６により、ループ回数格納部１０３は、ループ回数１
９を減算（デクリメント）し、命令アドレス部３は、命
令アドレス１１にループスタートアドレス１７を設定す
る。次に、メモリ部１は命令アドレス１１の指し示す番
地の命令を命令コード１２として出力し、デコーダ部２
は、命令コード１２をデコードする。そして、第５ステ
ップ３０５へ戻る。

【００２１】＜第８ステップ３０８＞ループ終了信号２
０により、ループスタートアドレス格納部１０１は、ス
タックループスタートアドレス２１をループスタートア
ドレス１７に設定し、ループエンドアドレス格納部１０
２は、スタックループエンドアドレス２２をループエン
ドアドレス１８に設定し、ループ回数格納部１０３は、
スタックループ回数２３をループ回数１９に設定し、ス
タックポインタ２０１は、スタックアドレス２１１を加
算（インクリメント）し、ループ状態信号２４を“０：
通常状態”にする。

【００２２】図７は、本発明における低電力ループの制
御フロー図である。図８は、本発明における低電力ルー
プのプログラム例で、ループスタートアドレスがＬＳＡ
＝Ｎ＋１、ループ回数が２回（ｌｃｃ＝１）、ループ命
令数が２命令（ｌｉｎ＝１）の場合のプログラムであ
る。図９は、本発明における低電力ループのタイミング
チャートで、図８のプログラム例を実行した場合のタイ
ミングチャートである。以下、図７〜図９を用いて低電
力ループの動作を説明する。

【００２３】＜第１ステップ４０１＞デコーダ部２は、
命令コード１２をデコードしデコード結果が低電力ルー
プ命令の場合、ループ命令数コード１３とループ回数コ
ード１４とループ開始信号１５とを出力し、ループ状態
信号２４を“２：低電力ループ命令書き込み状態”にす
る。

【００２４】＜第２ステップ４０２＞ループ開始信号１
５により、スタックポインタ２０１は、ループ命令数コ
ード１３をスタックアドレス２１１に設定し、ループス
タートアドレス格納部１０１は、命令アドレス１１をル
ープスタートアドレス１７に設定し、ループエンドアド
レス格納部１０２は、命令アドレス１１とループ命令数
コード１３とを加算してループエンドアドレス１８に設
定し、ループ回数格納部１０３は、ループ回数コード１
４をループ回数１９に設定する。

【００２５】＜第３ステップ４０３＞命令アドレス部３
は、命令アドレス１１を加算（インクリメント）する。
次に、メモリ部１は命令アドレス１１の指し示す番地の
命令を命令コード１２として出力し、デコーダ部２は、
命令コード１２をデコードする。また、スタック部５で
は、スタックアドレス２１１とループ状態信号２４とに
より、命令コード１２をループスタートアドレス用スタ
ック２０２とループエンドアドレス用スタック２０３と
に退避する。次に、スタックポインタ２０１は、スタッ
クアドレス２１１を減算（デクリメント）する。

【００２６】＜第４ステップ４０４＞ループ判定部１０
４は、命令アドレス１１とループエンドアドレス１８と
を比較し、比較結果が不一致の場合、第３ステップ４０
３へ戻る。比較結果が一致の場合、第５ステップ４０５
に移る。

【００２７】＜第５ステップ４０５＞ループ回数格納部
１０３は、ループ回数１９がゼロでないか判定する。ル
ープ回数１９がゼロでない場合、ループ判定部１０５
は、ループエンド信号１６を出力し第６ステップ４０６
に移る。ループ回数１９がゼロの場合、ループ回数格納
部１０３は、ループカウント終了信号１１１を出力し、
ループ判定部１０５は、ループ終了信号２０を出力し第
１１ステップ４１１に移る。

【００２８】＜第６ステップ４０６＞ループエンド信号
１６によりデコーダ部２は、ループ状態信号２４を
“３：低電力ループ命令読み出し状態”にする。次にル
ープ状態信号２４により、メモリ部１は命令コード１２
の出力を停止する。

【００２９】＜第７ステップ４０７＞ループエンド信号
１６により、スタックポインタ２０１は、ループ命令数
コード１３をスタックアドレス２１１に設定し、ループ
回数格納部１０３は、ループ回数１９を減算（デクリメ
ント）し、命令アドレス部３は、命令アドレス１１にル
ープスタートアドレス１７を設定する。スタックアドレ
ス２１１とループ状態信号２４とによりループスタート
アドレス用スタック２０２とループエンドアドレス用ス
タック２０３とから、スタックループスタートアドレス
２１とスタックループエンドアドレス２２とが命令とし
て読み出され、デコーダ部２は、スタックループスター
トアドレス２１およびスタックループエンドアドレス２
２として読み出された命令をデコードする。次に、スタ
ックポインタ２０１は、スタックアドレス２１１を減算
（デクリメント）する。

【００３０】＜第８ステップ４０８＞ループ判定部１０
４は、命令アドレス１１とループエンドアドレス１８と
を比較し、比較結果が不一致の場合、第９ステップ４０
９に移る。比較結果が一致の場合、第１０ステップ４１
０に移る。

【００３１】＜第９ステップ４０９＞命令アドレス部３
は、命令アドレス１１を加算（インクリメント）する。
スタックアドレス２１１とループ状態信号２４とにより
ループスタートアドレス用スタック２０２とループエン
ドアドレス用スタック２０３とから、スタックループス
タートアドレス２１とスタックループエンドアドレス２
２とが命令として読み出され、デコーダ部２は、スタッ
クループスタートアドレス２１およびスタックループエ
ンドアドレス２２として読み出された命令をデコードす
る。次に、スタックポインタ２０１は、スタックアドレ
ス２１１を減算（デクリメント）する。

【００３２】＜第１０ステップ４１０＞ループ回数格納
部１０３は、ループ回数１９がゼロでないか判定する。
ループ回数１９がゼロでない場合、ループ判定部１０５
は、ループエンド信号１６を出力し第７ステップ４０７
へ戻る。ループ回数１９がゼロの場合、ループ回数格納
部１０３は、ループカウント終了信号１１１を出力し、
ループ判定部１０５は、ループ終了信号２０を出力し第
１１ステップ４１１に移る。

【００３３】＜第１１ステップ４１１＞ループ終了信号
２０により、ループ状態信号２４を“０：通常状態”に
する。

【００３４】以上のように本実施形態によれば、命令記
憶手段となるメモリ部１と、命令デコード手段となるデ
コーダ部２と、アドレス生成手段となる命令アドレス部
３と、ループ制御手段となるループ制御部４と、ループ
情報スタック手段となるスタック部５とを備え、命令ア
ドレス部３が出力する命令アドレスによりメモリ部１か
ら命令コードを読み出し、デコーダ部２で多重ループで
あるか低電力ループであるかを判断する。判断結果が多
重ループの場合、ループ制御部４からループ制御情報を
スタック部５に退避し、新たなループ制御情報をループ
制御部４に設定してループ処理を実行し、スタック部５
からループ制御情報をループ制御部４に復帰してループ
処理を終了するように制御する。また、判断結果が低電
力ループの場合、新たなループ制御情報をループ制御部
４に設定して初回のループ処理を実行するとともに、命
令コードをスタック部５に退避し、スタック部５から命
令コードを読み出して低電力ループのループ処理を実行
するように制御することで、多重ループ用の回路と低電
力ループ用の回路とを共有化できる。

【００３５】（実施の形態２）以下本発明の実施の形態
２のプログラム制御方法およびその装置について、図面
を参照しながら説明する。

【００３６】図１０は、本発明の実施の形態２における
プログラム制御装置の構成図である。図１０において、
図１の本発明の実施の形態１におけるプログラム制御装
置の構成図と異なるのは、メモリ手段となるデータメモ
リ部７を付し、データバス６をループ制御部４とスタッ
ク部５とデータメモリ部７とに接続したことである。詳
細に説明すると、データバス６は、ループ制御部４（図
２参照）中のループスタートアドレス格納部１０１とル
ープエンドアドレス格納部１０２とループ回数格納部１
０３とに接続されるとともに、スタック部５（図３参
照）中のスタックポインタ２０１とループスタートアド
レス用スタック２０２とループエンドアドレス用スタッ
ク２０３とループ回数用スタック２０４とに接続され
る。

【００３７】以上のように構成されたプログラム制御装
置について、図１１を用いて低電力ループの動作を説明
する。図１１は制御フロー図である。なお、多重ループ
の動作は実施の形態１と同じである。

【００３８】＜第０ステップ４００＞ループスタートア
ドレス１７とループエンドアドレス１８とループ回数１
９とをデータメモリ部７に退避する。また、スタックア
ドレス２１１をデータメモリ部７に退避する。更に、ル
ープスタートアドレス用スタック２０２とループエンド
アドレス用スタック２０３とループ回数用スタック２０
４との内容をデータメモリ部７に退避する。

【００３９】＜第１ステップ４０１〜第１１ステップ４
１１＞図７に示した実施の形態１の処理と同じである。

【００４０】＜第１２ステップ４１２＞データメモリ部
７からループスタートアドレス格納部１０１とループエ
ンドアドレス格納部１０２とループ回数格納部１０３と
にデータを復帰する。また、データメモリ部７からスタ
ックポインタ２０１にデータを復帰する。更に、データ
メモリ部７からループスタートアドレス用スタック２０
２とループエンドアドレス用スタック２０３とループ回
数用スタック２０４とにデータを復帰する。

【００４１】以上のように本実施形態によれば、命令記
憶手段となるメモリ部１と、命令デコード手段となるデ
コーダ部２と、アドレス生成手段となる命令アドレス部
３と、ループ制御手段となるループ制御部４と、ループ
情報スタック手段となるスタック部５と、メモリ手段と
なるデータメモリ部７とを備え、命令アドレス部３が出
力する命令アドレスによりメモリ部１から命令コードを
読み出し、デコーダ部２で多重ループであるか低電力ル
ープであるかを判断する。判断結果が多重ループの場
合、ループ制御部４からループ制御情報をスタック部５
に退避し、新たなループ制御情報をループ制御部４に設
定してループ処理を実行し、スタック部５からループ制
御情報をループ制御部４に復帰してループ処理を終了す
るように制御する。また、判断結果が低電力ループの場
合、ループ制御部４からループ制御情報をデータメモリ
部７に退避し、スタック部５の全内容をデータメモリ部
７に退避しておき、新たなループ制御情報をループ制御
部４に設定して初回のループ処理を実行するとともに、
命令コードをスタック部５に退避し、スタック部５から
命令コードを読み出して低電力ループのループ処理を実
行した後、ループ制御部４にループ制御情報をデータメ
モリ部７から復帰し、スタック部５の全内容をデータメ
モリ部７から復帰するように制御することで、多重ルー
プ用の回路と低電力ループ用の回路とを共有化できると
ともに、多重ループ内での低電力ループの実施も可能と
なる。

【００４２】なお、実施の形態１、２において、１命令
でループスタートアドレス、ループ命令数、ループ回数
を設定するものとして説明したが、複数命令で設定して
もよいことは明らかである。

【００４３】

【発明の効果】以上説明してきたとおり、請求項１、３
の発明によれば、多重ループ用のスタックを低電力ルー
プ用の命令バッファとしても使用することで、命令格納
用の専用バッファが不要となる効果がある。

【００４４】更に、請求項２、４の発明によれば多重ル
ープ内で低電力ループの実施が可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるプログラム制御
装置の構成図である。

【図２】図１中のループ制御部の構成図である。

【図３】図１中のスタック部の構成図である。

【図４】本発明における多重ループの制御フロー図であ
る。

【図５】本発明における多重ループのプログラム例であ
る。

【図６】本発明における多重ループのタイミングチャー
トである。

【図７】本発明の実施の形態１における低電力ループの
制御フロー図である。

【図８】本発明における低電力ループのプログラム例で
ある。

【図９】本発明における低電力ループのタイミングチャ
ートである。

【図１０】本発明の実施の形態２におけるプログラム制
御装置の構成図である。

【図１１】本発明の実施の形態２における低電力ループ
の制御フロー図である。

【符号の説明】

１メモリ部２デコーダ部３命令アドレス部４ループ制御部５スタック部６データバス７データメモリ部１１命令アドレス（ＩＰ［１５：０］）１２命令コード（ＭＩ［３１：０］）１３ループ命令数コード（ｌｉｎ）１４ループ回数コード（ｌｃｃ）１５ループ開始信号１６ループエンド信号１７ループスタートアドレス（ＬＳＡ［１５：０］）１８ループエンドアドレス（ＬＥＡ［１５：０］）１９ループ回数（ＬＣＣ［７：０］）２０ループ終了信号２１スタックループスタートアドレス（ＳＬＳＡ［１
５：０］）２２スタックループエンドアドレス（ＳＬＥＡ［１
５：０］）２３スタックループ回数（ＳＬＣＣ［７：０］）２４ループ状態信号（ＬＳＴ）２５命令レジスタ（ＩＲ［３１：０］）１０１ループスタートアドレス格納部１０２ループエンドアドレス格納部１０３ループ回数格納部１０４ループ判定部１１１ループカウント終了信号２０１スタックポインタ２０２ループスタートアドレス用スタック２０３ループエンドアドレス用スタック２０４ループ回数用スタック２１１スタックアドレス（ＳＰ［７：０］）

Claims

【特許請求の範囲】

【請求項１】アドレス生成手段が出力するアドレスに
より命令記憶手段から命令を読み出して実行する情報処
理装置において、命令群を繰り返し実行するループ処理
に際し、前記ループ処理の多重化を可能とする多重ルー
プと、前記ループ処理の繰り返し時に前記命令記憶手段
からの前記命令群の読み出しを必要としない低電力ルー
プとの両方を実現するためのプログラム制御方法であっ
て、前記多重ループであるか前記低電力ループであるかを判
断し、前記判断結果が多重ループの場合には、前記多重ループ
の以前のループ制御情報を退避し、前記多重ループに係
る新たなループ制御情報を設定し、前記新たなループ制
御情報に従って前記ループ処理を実行し、前記以前のル
ープ制御情報を復帰し、前記判断結果が低電力ループの場合には、前記低電力ル
ープのループ制御情報を設定し、前記命令群を退避し、
退避した前記命令群により前記ループ処理を実行するこ
とを特徴とするプログラム制御方法。
【請求項２】請求項１記載のプログラム制御方法にお
いて、前記判断結果が低電力ループの場合に、前記低電力ルー
プのループ制御情報を設定する前に多重ループのループ
制御情報を退避し、前記低電力ループのループ処理を実
行した後に前記多重ループのループ制御情報を復帰する
ことを特徴とするプログラム制御方法。
【請求項３】アドレス生成手段が出力するアドレスに
より命令記憶手段から命令を読み出して実行する情報処
理装置において、命令群を繰り返し実行するループ処理
に際し、前記ループ処理の多重化を可能とする多重ルー
プと、前記ループ処理の繰り返し時に前記命令記憶手段
からの前記命令群の読み出しを必要としない低電力ルー
プとの両方を実現するためのプログラム制御装置であっ
て、前記多重ループであるか前記低電力ループであるかを判
断するための命令デコード手段と、前記多重ループまたは前記低電力ループのループ制御情
報を設定して制御するためのループ制御手段と、前記多重ループの場合には前記ループ制御手段に設定さ
れた以前のループ制御情報を、前記低電力ループの場合
には前記命令群をそれぞれ退避および復帰するためのル
ープ情報スタック手段とを備えたことを特徴とするプロ
グラム制御装置。
【請求項４】請求項３記載のプログラム制御装置にお
いて、前記低電力ループの場合に前記ループ制御手段に設定さ
れたループ制御情報および前記ループ情報スタック手段
の内容を退避および復帰するためのメモリ手段を更に備
えたことを特徴とするプログラム制御装置。