JP2002351813A - 伝送装置及び伝送方法 - Google Patents

伝送装置及び伝送方法

Info

Publication number
JP2002351813A
JP2002351813A JP2001162876A JP2001162876A JP2002351813A JP 2002351813 A JP2002351813 A JP 2002351813A JP 2001162876 A JP2001162876 A JP 2001162876A JP 2001162876 A JP2001162876 A JP 2001162876A JP 2002351813 A JP2002351813 A JP 2002351813A
Authority
JP
Japan
Prior art keywords
signal
data signal
transmission device
transmission
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001162876A
Other languages
English (en)
Other versions
JP4393014B2 (ja
JP2002351813A5 (ja
Inventor
Seiji Nakamura
清治 中村
Tatsuya Adachi
達也 足立
Kazuya Iwata
和也 岩田
Tetsushi Kasahara
哲志 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001162876A priority Critical patent/JP4393014B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to KR1020037015578A priority patent/KR100906273B1/ko
Priority to CNB028136098A priority patent/CN1243314C/zh
Priority to EP02728154A priority patent/EP1391827B1/en
Priority to US10/479,376 priority patent/US7421527B2/en
Priority to CA002448925A priority patent/CA2448925A1/en
Priority to PCT/JP2002/005086 priority patent/WO2002099662A1/ja
Priority to TW091111270A priority patent/TW586060B/zh
Publication of JP2002351813A publication Critical patent/JP2002351813A/ja
Publication of JP2002351813A5 publication Critical patent/JP2002351813A5/ja
Priority to HK04108987A priority patent/HK1066080A1/xx
Application granted granted Critical
Publication of JP4393014B2 publication Critical patent/JP4393014B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Bus Control (AREA)
  • Facsimiles In General (AREA)

Abstract

(57)【要約】 【課題】 本発明は、少ない入出力端子で(専用の割り
込み信号ラインを有することなく)、割り込み信号を伝
送可能な(高い応答性を有する)小型で安価な伝送装置
及び伝送方法を提供する。 【解決手段】 本発明の第1の伝送装置は、割り込み信
号に応じて割り込み処理を行なう中央演算処理装置と、
第2の伝送装置と第1の伝送装置との間でデータ信号を
伝送し及び記第2の伝送装置から第1の伝送装置に割り
込み信号を伝送する少なくとも1本のデータラインを有
する入出力部と、第2の伝送装置からデータラインを通
じて伝送された信号の中から割り込み信号を検出する割
り込み信号検出部と、を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、伝送装置及び伝送
方法に関する。
【0002】
【従来の技術】今日、コンピュータ、デジタル映像信号
処理装置、デジタル音声信号処理装置等の多くの種類の
デジタル信号処理装置が実用化されている。更に、これ
らを使用するユーザが、それぞれのデジタル信号処理装
置に対して多様な要求を持つようになってきた。ユーザ
の多様化した好みに対応できるデジタル信号処理装置を
実現する方法のひとつとして、デジタル信号処理装置に
装着可能な種々のオプション装置を揃える方法がある。
ユーザは種々のオプション装置の中から選択したオプシ
ョン装置をデジタル信号処理装置に装着することによ
り、ユーザの好みに応じた機能を有するデジタル信号処
理装置を実現出来る。
【0003】種々のオプション装置を実現する上で、デ
ジタル信号処理装置とオプション装置との間の信号伝送
の標準化が必要になる。標準化された信号伝送プロトコ
ルは、それぞれのオプション装置において必要な種々の
信号を伝送出来るプロトコルでなければならない。多く
の場合、デジタル信号処理装置とオプション装置との間
の信号伝送プロトコルはマスター/スレーブ方式であ
る。マスター/スレーブ方式のシステムにおいては、一
般にデジタル信号処理装置がマスターであり、オプショ
ン装置がスレーブである。マスター/スレーブ方式の通
信においては、通常マスターであるデジタル信号処理装
置が、どのような信号をデジタル信号処理装置からオプ
ション装置に伝送し、どのような信号をオプション装置
からデジタル信号処理装置に伝送するかを決定する。
【0004】図9及び図10を用いて、従来の伝送シス
テムを説明する。図9は従来の伝送システムのブロック
図である。図9の伝送システムは、第1の伝送装置90
1と第2の伝送装置902とを有する。第1の伝送装置
901はデジタル信号処理装置である。第2の伝送装置
902はそのオプション装置である。図9の第2の伝送
装置902は、SDカード(登録商標)の標準プロトコ
ルに従うオプションカードである。第2の伝送装置90
2は、第1の伝送装置901に設けられたSDカードの
規格に従うオプションスロットに装着されることによ
り、第1の伝送装置901と通信を行なう。本発明は伝
送装置及び伝送方法に関するものである故に、本明細書
においては、伝送機能を有するデジタル信号処理装置及
びそのオプション装置を伝送装置と呼ぶ。図9の第1の
伝送装置901は携帯情報端末である。
【0005】第1の伝送装置901は、CPU911、
第1のバッファメモリ912及び第1の入出力部913
を有する。CPU911、第1のバッファメモリ912
及び第1の入出力部913は相互に内部バス914で結
ばれており、相互に信号を伝送することが出来る。第2
の伝送装置902は、制御部921、第2のバッファメ
モリ922、外部入出力部923、第2の入出力部92
4を有する。制御部921は第2のバッファメモリ92
2、外部入出力部923及び第2の入出力部924と接
続されており、相互に信号を伝送することが出来る。第
2のバッファメモリ922は、制御部921及び第2の
入出力部924と接続されており、相互に信号を伝送す
ることが出来る。第2の伝送装置902の外部入出力部
923には、外部装置が接続される。第1の入出力部9
13と第2の入出力部924とは、SDカードの標準プ
ロトコルに従ってデータ信号等を相互に伝送することが
出来る。図9の信号伝送において、第1の伝送装置90
1がマスターであり、第2の伝送装置902がスレーブ
である。
【0006】第1の伝送装置901のCPU911は、
第1の入出力部913及び第2の入出力部924を通じ
て、第2の伝送装置902にコマンド信号、データ信号
を送り、第2の伝送装置902からレスポンス信号、デ
ータ信号を受信することが出来る。上記の伝送システム
を利用して、第1の伝送装置901は第2の伝送装置9
02と通信を行なうことが出来るばかりでなく、外部入
出力部923に接続された外部装置とも通信を行なうこ
とが出来る。第1の伝送装置901と外部装置との通信
においては、第2の伝送装置902が、両者の通信の仲
立ちをする。
【0007】第1の入出力部913と第2の入出力部9
24とは、1本のコマンドライン931、4本のデータ
ライン、1本のクロックライン、1本の電源ライン93
4、2本のグラウンドラインからなる9本の線で相互に
接続されている(SDカードの標準仕様に従ってい
る。)。以下、SDカードの標準プロトコルに従う信号
伝送方法を説明する。第2の伝送装置902は、第1の
伝送装置901から電源ライン934を通じて電源を供
給される。
【0008】第1の入出力部913と第2の入出力部9
24は、相互にシンクロナス(同期式)データ伝送を行
なう。シンクロナスデータ伝送は、第1の入出力部91
3から第2の入出力部924にクロックライン933を
通じてクロック信号を伝送し、当該クロック信号に同期
して双方向にコマンドライン931又はデータライン9
32を通じて信号を伝送する方式である。第1の入出力
部913及び第2の入出力部924はそれぞれ、コマン
ドライン931及び4本のデータライン932のそれぞ
れについて、クロック信号に同期して信号を出力するた
めの全2重データバッファを有する出力部(入力モード
では出力インピーダンスがハイインピーダンスになるス
リーステート機能を有する。)と、クロック信号に同期
して信号を入力するための全2重データバッファを有す
る入力部と、を有する。
【0009】送信用全2重データバッファは、現在送信
中のデータ信号を格納するパラレルイン/シリアルアウ
ト型シフトレジスタと、次に送信するデータ信号を格納
するパラレルイン/パラレルアウト型レジスタとを有す
る。パラレルイン/シリアルアウト型シフトレジスタが
現在送信中のデータ信号の送信を完了すると、パラレル
イン/パラレルアウト型レジスタに格納されているデー
タ信号が、自動的にパラレルイン/シリアルアウト型シ
フトレジスタにロードされる。パラレルイン/シリアル
アウト型シフトレジスタはデータ信号の送信を継続す
る。第1の伝送装置のCPU911(又は第2の伝送装
置の制御部921若しくは第2のバッファメモリ92
2)は、パラレルイン/パラレルアウト型レジスタに格
納されているデータ信号がパラレルイン/シリアルアウ
ト型シフトレジスタにロードされると、パラレルイン/
シリアルアウト型シフトレジスタにロードされた当該デ
ータ信号の送信が完了する前に、次のデータ信号をパラ
レルイン/パラレルアウト型レジスタにロードする。
【0010】同様に受信用全2重データバッファは、現
在受信中のデータ信号を格納するシリアルイン/パラレ
ルアウト型シフトレジスタと、既に受信したデータ信号
を格納するパラレルイン/パラレルアウト型レジスタと
を有する。シリアルイン/パラレルアウト型シフトレジ
スタが現在受信中のデータ信号の受信を完了すると、シ
リアルイン/パラレルアウト型シフトレジスタに格納さ
れたデータ信号が、自動的にパラレルイン/パラレルア
ウト型レジスタにロードされる。シリアルイン/パラレ
ルアウト型シフトレジスタはデータ信号の受信を継続す
る。第1の伝送装置のCPU911(又は第2の伝送装
置の制御部921若しくは第2のバッファメモリ92
2)は、シリアルイン/パラレルアウト型シフトレジス
タに格納されたデータ信号がパラレルイン/パラレルア
ウト型レジスタにロードされると、再びシリアルイン/
パラレルアウト型シフトレジスタが新たなデータ信号の
受信を完了する前に、パラレルイン/パラレルアウト型
レジスタにロードされたデータ信号を処理する。このよ
うにしてデータ信号は、その情報量にかかわらず、途切
れることなく連続して転送される。
【0011】第1の伝送装置901のCPU911は、
第1の入出力部913及び第2の入出力部924を通じ
て種々のコマンド信号又はデータ信号を第2の伝送装置
902に伝送することが出来る。第2の伝送装置902
の制御部922は、第1の伝送装置901から伝送され
るコマンド信号に応じて、第2の入出力部924及び第
1の入出力部913を通じて種々のレスポンス信号又は
レスポンス信号及びデータ信号を第1の伝送装置901
に伝送する。図10(a)〜(c)は、第1の入出力部
913と第2の入出力部924との間の種々の信号伝送
を示すタイムチャートである。
【0012】図10(a)に示す信号伝送を説明する。
最初に、CPU911は、第1の入出力部913、コマ
ンドライン931及び第2の入出力部924を通じてコ
マンド信号1001を第2の伝送装置902に伝送す
る。伝送されたコマンド信号1001(コマンド信号は
データ付きコマンド信号であってもよい。)はデータ信
号の伝送を要求せず、レスポンス信号のみを要求するも
のである。コマンド信号1001を受信した制御部92
1は、コマンド信号に対する応答信号であるレスポンス
信号を生成し、第2の入出力部924、コマンドライン
931及び第1の入出力部913を通じてレスポンス信
号1002を第1の伝送装置901に伝送する。コマン
ド信号1001及びレスポンス信号1002は、クロッ
クライン933を通じて伝送されるクロック信号に同期
して、転送される。図10(a)においては、1004
に示すように、データライン932は使用されない。
【0013】図10(b)に示す信号伝送を説明する。
最初に、CPU911は、第1の入出力部913、コマ
ンドライン931及び第2の入出力部924を通じてコ
マンド信号1011を第2の伝送装置902に伝送す
る。伝送されたコマンド信号1011は次に第1の伝送
装置901から第2の伝送装置902に伝送するデータ
信号の種類を指定するものである。コマンド信号101
1を受信した第2の伝送装置は、続いてデータ信号が入
力されることを知る。制御部921は、コマンド信号に
対する応答信号であるレスポンス信号1012を生成
し、第1の伝送装置901に伝送する。CPU911
は、伝送すべきデータ信号1013を第1のバッファメ
モリ912に格納し、第1の入出力部913に伝送すべ
きデータ信号1013の最初のNバイトをロードする
(Nバイトは、第1の入出力部913の4本のデータラ
イン932のデータバッファにロード可能なデータ信号
の情報量である。)。
【0014】次に、第1の伝送装置901は、第1の入
出力部913、データライン932及び第2の入出力部
924を通じて、第1の入出力部913及び第1のバッ
ファメモリ912に格納したデータ信号1013を第2
の伝送装置902に伝送する。第1のバッファメモリ9
12に格納されたデータ信号1013は、順次第1の入
出力部913のデータバッファにロードされて伝送され
る。第2の伝送装置902は、入力したデータ信号10
13を第2のバッファメモリ922に格納する。コマン
ド信号1011、レスポンス信号1012及びデータ信
号1013は、クロックライン933を通じて伝送され
るクロック信号に同期して、転送される。
【0015】次に、CPU911は、第1の入出力部9
13、コマンドライン931及び第2の入出力部924
を通じてコマンド信号1014を第2の伝送装置902
に伝送する。伝送されたコマンド信号1014は次に第
2の伝送装置902から第1の伝送装置901にデータ
信号を伝送することを要求するものである。制御部92
1は、コマンド信号に対する応答信号であるレスポンス
信号1015を生成し、第1の伝送装置901に伝送す
る。コマンド信号1014を受信した第2の伝送装置9
02は、第2のバッファメモリ922に要求されたデー
タ信号1016を格納し、第2の入出力部924に要求
されたデータ信号1016の最初のNバイトをロードす
る(Nバイトは、第2の入出力部924の4本のデータ
ライン932のデータバッファにロード可能なデータ信
号の情報量である。)。
【0016】次に、第1の伝送装置901は、クロック
ライン933を通じてクロック信号を第2の伝送装置9
02に伝送する。第1の伝送装置901が要求したデー
タ信号1016が、第2の伝送装置902から第1の伝
送装置901に転送される。第2の入出力部924、デ
ータライン932及び第1の入出力部913を通じて、
第2の入出力部924及び第2のバッファメモリ922
に格納されたデータ信号1016が、第1の伝送装置9
01に伝送される。CPU911は、入力したデータ信
号1016を第1のバッファメモリ912に格納する。
コマンド信号1014、レスポンス信号1015及びデ
ータ信号1016は、クロックライン933を通じて伝
送されるクロック信号に同期して、転送される。
【0017】図10(c)に示す信号伝送を説明する。
図10(c)に示す信号伝送は基本的には図10(b)
と同じである。図10(c)の信号伝送において伝送す
るデータ信号の情報量は、図10(b)の信号伝送にお
いて伝送するデータ信号の情報量よりも多い。この点の
みに相違点がある。CPU911は、第1の入出力部9
13、コマンドライン931及び第2の入出力部924
を通じてコマンド信号1021を第2の伝送装置902
に伝送する。伝送されたコマンド信号1021に応じ
て、次に第1の伝送装置901から第2の伝送装置90
2にレスポンス信号1022が伝送される。続いて、第
1の伝送装置901から第2の伝送装置902にデータ
信号1023を伝送し、又は第2の伝送装置902から
第1の伝送装置901にデータ信号1023を伝送す
る。伝送方法の詳細は、図10(b)において説明した
方法と同じである。
【0018】図10(b)と図10(c)とでは伝送す
るデータ信号の情報量が異なるが、上記のように、全2
重データバッファを有する第1の入出力部913及び第
2の入出力部924は、データ信号を途切れることなく
連続して伝送する。図10(a)〜(c)に示すよう
に、図9の伝送システムにおいては、コマンドライン9
31及び4本のデータライン932は、信号が伝送され
ない時Highレベルになる。図10(b)及び(c)にお
いて、データ信号は4本のデータライン932を通じて
伝送される。4本のデータライン932は、4本同時に
使用される場合とと、1本だけ使用される場合とがあ
る。
【0019】上記のように、スレーブであるオプション
装置は、オプション装置からデジタル信号処理装置に伝
送したい信号があっても、又はデジタル信号処理装置か
らオプション装置に伝送してほしい信号があっても、マ
スターであるデジタル信号処理装置がその信号の伝送を
指定するまでは、オプション装置からデジタル信号処理
装置に信号を伝送することが出来ず、デジタル信号処理
装置からオプション装置に信号を伝送してもらうことも
出来ない。
【0020】しかし、ある種のオプション装置は外部か
らの要求等に応じて素早く信号を処理する必要があり
(高い応答性を要求され)、そのようなオプション装置
は、マスターであるデジタル信号処理装置がその処理す
べき信号の伝送を指定するまで待てない。スレーブであ
るオプション装置がマスターであるデジタル信号処理装
置にその処理すべき信号の伝送を優先して指定させる方
法として、オプション装置からデジタル信号処理装置に
割り込み信号を伝送する方法がある。デジタル信号処理
装置の中央処理装置(「CPU」と言う。Central Proc
essing Unit)は、割り込み信号を入力して、割り込み
処理を実行する。割り込み処理において、オプション装
置が要求する信号伝送をCPUは優先して指定し、オプ
ション装置とデジタル信号処理装置との間で当該信号が
伝送される。
【0021】
【発明が解決しようとする課題】しかし、データ信号を
伝送するデータラインと割り込み信号を伝送する割り込
み信号ラインとを別個に設けるとすれば、デジタル信号
処理装置とオプション装置とは多くの入出力端子を持つ
必要がある。デジタル信号処理装置及びオプション装置
には、それらの小型化という市場の強い要求がある。多
くの入出力ラインを有する(データ信号ラインと割り込
み信号ラインとを別個に有する)デジタル信号処理装置
とオプション装置とで構成される伝送システムは高い応
答性を有するが、小型で安価なデジタル信号処理装置及
び小型で安価なオプション装置の実現を困難にする。本
発明は、少ない入出力端子で(専用の割り込み信号ライ
ンを有することなく)、割り込み信号を伝送可能な(高
い応答性を有する)小型で安価な伝送装置及び伝送方法
を提供することを目的とする。
【0022】又、割り込み信号の専用ラインを持たない
規格に従うオプション装置に専用の割り込み信号ライン
を追加するとすれば、割り込み信号ラインを持つオプシ
ョン装置と割り込み信号ラインを持たない標準のオプシ
ョン装置との間の互換性がなくなる。このようなオプシ
ョン装置は、ユーザにとって極めて使いにくいものにな
る。割り込み信号の専用ラインを持たない規格に従うオ
プション装置として、例えば従来例及び実施例において
例示するSDカード及びその応用製品がある。本発明
は、例えばSDカードの規格のように割り込み信号の専
用ラインを持たない規格に従い、且つ割り込み信号を伝
送可能な(高い応答性を有する)伝送装置及び伝送方法
を提供することを目的とする。
【0023】
【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の構成を有する。請求項1に記載の発
明は、割り込み信号に応じて割り込み処理を行なう中央
演算処理装置と、第2の伝送装置と第1の伝送装置との
間でデータ信号を伝送し及び前記第2の伝送装置から第
1の伝送装置に割り込み信号を伝送する少なくとも1本
のデータラインを有する入出力部と、前記第2の伝送装
置から前記データラインを通じて伝送された信号の中か
ら割り込み信号を検出する割り込み信号検出部と、を有
することを特徴とする第1の伝送装置である。
【0024】請求項8に記載の発明は、第1の伝送装置
と第2の伝送装置との間でデータ信号を伝送し及び第2
の伝送装置から前記第1の伝送装置に割り込み信号を伝
送する少なくとも1本のデータラインを有する入出力部
と、前記データライン上を前記データ信号が伝送されな
いデータ信号休止期間を検出するデータ信号休止期間検
出部と、前記データ信号休止期間に割り込み信号を前記
入出力部に伝送する割り込み信号生成部と、を有するこ
とを特徴とする第2の伝送装置である。
【0025】請求項16に記載の発明は、第1の伝送装
置と第2の伝送装置との間の伝送方法であって、データ
ラインを通じてデータ信号を伝送するデータ信号伝送ス
テップと、前記データライン上をデータ信号が伝送され
ないデータ信号休止期間を前記第2の伝送装置において
検出するデータ信号休止期間検出ステップと、前記デー
タ信号休止期間に、割り込み信号を前記第2の伝送装置
から前記第1の伝送装置に伝送する割り込み信号伝送ス
テップと、前記第1の伝送装置において、前記割り込み
信号に基づいて割り込み処理を実行する割り込み処理ス
テップと、を有することを特徴とする伝送方法である。
【0026】本発明の第1の伝送装置及び第2の伝送装
置を有する伝送システムを構成することにより、少ない
入出力端子で(専用の割り込み信号ラインを有すること
なく)、割り込み信号を伝送可能な(高い応答性を有す
る)伝送システム及び伝送方法を実現できる。本発明の
第1の伝送装置及び第2の伝送装置を有する伝送システ
ムを構成することにより、割り込み信号の専用ラインを
持たない規格に従い(互換性を失うことなく)、且つ割
り込み信号を伝送可能な(高い応答性を有する)伝送シ
ステム及び伝送方法を実現できる。これにより、割り込
み信号を利用して高い応答性を有するマスター/スレー
ブ型伝送システム及び伝送方法を実現出来る。
【0027】「割り込み信号」は、中央演算処理装置
(「CPU」)に割り込み処理を要求する信号を意味す
る。「第2の伝送装置と第1の伝送装置との間でデータ
信号を伝送」とは、第2の伝送装置から第1の伝送装置
にデータ信号を伝送しても良く、第1の伝送装置から第
2の伝送装置にデータ信号を伝送しても良い。
【0028】請求項2に記載の発明は、前記割り込み信
号検出部は、前記データライン上を前記データ信号が伝
送されないデータ信号休止期間を検出するデータ信号休
止期間検出部を有し、前記データ信号休止期間検出部が
検出した前記データ信号休止期間に伝送された信号を、
割り込み信号として検出することを特徴とする請求項1
に記載の第1の伝送装置である。
【0029】本発明は、データラインを伝送されるデー
タ信号と割り込み信号との中から、正しく割り込み信号
を検出する第1の伝送装置を実現できるという作用を有
する。
【0030】請求項3に記載の発明は、前記入出力部
は、少なくとも第1の伝送装置から前記第2の伝送装置
にコマンド信号を伝送するコマンドラインを更に有し、
且つ前記データラインを通じて前記コマンド信号に応じ
て前記第2の伝送装置と第1の伝送装置との間でデータ
信号を伝送し、前記データ信号休止期間検出部は、前記
コマンド信号に応じて伝送されるデータ信号の終端から
次のデータライン上にデータ信号の転送を命ずる前記コ
マンド信号の終端までの間の任意の期間を、前記データ
信号休止期間として検出する、ことを特徴とする請求項
2に記載の第1の伝送装置である。
【0031】請求項9に記載の発明は、前記入出力部
は、少なくとも前記第1の伝送装置から第2の伝送装置
にコマンド信号を伝送するコマンドラインを更に有し、
前記データラインは、前記コマンド信号に応じて前記第
1の伝送装置と第2の伝送装置との間でデータ信号を伝
送し、前記データ信号休止期間検出部は、前記コマンド
信号に応じて伝送されるデータ信号の終端から次のデー
タライン上にデータ信号の転送を命ずる前記コマンド信
号の終端までの間の任意の期間を、前記データ信号休止
期間として検出する、ことを特徴とする請求項8に記載
の第2の伝送装置である。
【0032】例えばSDカードのプロトコルのように、
コマンド信号を伝送後にコマンド信号に従ってデータ信
号を伝送するプロトコルにおいては、データ信号を伝送
し終わってから次のデータライン上にデータ信号の転送
を命ずるコマンド信号を伝送し終わるまでデータライン
は使用されない。このようなプロトコルに従う伝送装置
において、データ信号を伝送し終わってから次のデータ
ライン上にデータ信号の転送を命ずるコマンド信号を伝
送し終わるまでの期間をデータ信号休止期間とし、この
期間内にデータラインを通じて割り込み信号を伝送すれ
ば、通常のデータ信号の伝送を妨げることなく割り込み
信号を伝送することが出来る。データ信号から割り込み
信号を識別することも容易である。本発明の伝送装置
は、コマンド信号を伝送後にデータ信号を伝送するプロ
トコルを有し、当該プロトコルに基づいて発生するデー
タ信号を伝送しない期間にデータラインを通じて割り込
み信号を送信する。本発明の伝送装置は、コマンド信号
を伝送後にデータ信号を伝送するプロトコルを有し、当
該プロトコルに基づいて発生するデータ信号を伝送しな
い期間にデータラインを通じて受信した信号を割り込み
信号として検出する。
【0033】請求項4に記載の発明は、前記データ信号
休止期間検出部は、前記データ信号の終端を始点とする
第1の期間T(Tは任意の期間)内の任意の期間
を、前記データ信号休止期間として検出する、ことを特
徴とする請求項2に記載の第1の伝送装置である。請求
項10に記載の発明は、前記データ信号休止期間検出部
は、前記データ信号の終端を始点とする第1の期間T
(Tは任意の期間)内の任意の期間を、前記データ信
号休止期間として検出する、ことを特徴とする請求項8
に記載の第2の伝送装置である。
【0034】データ信号の伝送完了後一定期間、次のデ
ータ信号の伝送を禁止する伝送プロトコルに従う伝送装
置において、データ信号の伝送完了後の一定期間T
データ信号休止期間とし、この期間内にデータラインを
通じて割り込み信号を伝送する。これにより、通常のデ
ータ信号の伝送を妨げることなく割り込み信号を伝送す
ることが出来る。データ信号から割り込み信号を識別す
ることも容易である。本発明の伝送装置は、データ信号
の伝送完了後一定期間次のデータ信号の伝送を禁止する
伝送プロトコルを有し、当該プロトコルに基づいて発生
するデータ信号を伝送しない期間にデータラインを通じ
て割り込み信号を送信する。本発明の伝送装置は、デー
タ信号の伝送完了後一定期間次のデータ信号の伝送を禁
止する伝送プロトコルを有し、当該プロトコルに基づい
て発生するデータ信号を伝送しない期間にデータライン
を通じて受信した信号を割り込み信号として検出する。
【0035】請求項11に記載の発明は、前記入出力部
は、前記データ信号の伝送後、少なくとも前記データ信
号の終端を始点とする第2の期間Tが経過した後に、
次の前記データ信号を伝送し、前記第2の期間Tは、
前記第1の期間Tよりも少なくとも1クロックの時間
だけ長い期間である、ことを特徴とする請求項10に記
載の第2の伝送装置である。請求項12に記載の発明
は、前記データ信号休止期間検出部は、前記データ信号
の終端から第3の期間T(Tは、1クロックの時間
以上の期間)を経過した時点を始点とし、前記始点から
第4の期間T(Tは任意の期間)を経過した時点を
終点とする期間を、前記データ信号休止期間として検出
し、ことを特徴とする請求項10に記載の第2の伝送装
置である。
【0036】第2の伝送装置の入出力部においては、一
般に、データ信号の送受信の時と割り込み信号の送信の
時とでは使用するハードウエアの一部を切り換える。特
にデータ信号のシンクロナス伝送を行う第2の伝送装置
においては、クロック信号を入力して伝送するデータ信
号の伝送の時と、クロック信号を伴わずに伝送する割り
込み信号の送信の時とでハードウエアを切り換える必要
がある。このようなハードウエアの切り換えには一定の
時間が必要である。又、データ転送の方向を変える時に
も一定の時間が必要である。そこで、例えばデータ信号
の送受信の時と割り込み信号の送信の時とでハードウエ
アの切り換えが必要な第2の伝送装置において、データ
信号の送受信完了後一定期間割り込み信号の伝送を禁止
し、次のデータ信号の伝送が開始されるよりも少なくと
も一定期間早く割り込み信号の伝送を終了する。この一
定期間内にハードウエアの切り換えを完了することによ
り、ハードウエアの切り換え中等に信号伝送を行なうこ
とに起因する伝送エラーを回避することが出来る。1ク
ロックの時間とは、データラインを通じてデータ信号を
出力するクロック信号の周期を意味する。
【0037】請求項5に記載の発明は、第1の伝送装置
から前記第2の伝送装置に伝送するデータ信号を生成す
るデータ信号生成部と、前記データ信号が一定以上の情
報量を有すれば、前記データ信号を分割して一定未満の
情報量を有する複数の分割されたデータ信号を生成する
データ信号分割部と、を更に有し、前記入出力部は、前
記データラインを使用して第1の伝送装置から前記第2
の伝送装置に複数の前記分割されたデータ信号を順次伝
送し、且つ前記分割されたデータ信号の伝送完了後でそ
の次の前記分割されたデータ信号の伝送開始前に少なく
とも一定の伝送休止期間を有する、ことを特徴とする請
求項1に記載の第1の伝送装置である。
【0038】請求項13に記載の発明は、第2の伝送装
置から前記第1の伝送装置に伝送するデータ信号を生成
するデータ信号生成部と、前記データ信号が一定以上の
情報量を有すれば、前記データ信号を分割して一定未満
の情報量を有する複数の分割されたデータ信号を生成す
るデータ信号分割部と、を更に有し、前記入出力部は、
前記データラインを使用して第2の伝送装置から前記第
1の伝送装置に複数の前記分割されたデータ信号を順次
伝送し、且つ前記分割されたデータ信号の伝送完了後で
その次の前記分割されたデータ信号の伝送開始前に少な
くとも一定の伝送休止期間を有する、ことを特徴とする
請求項8に記載の第2の伝送装置である。
【0039】請求項17に記載の発明は、前記第1の伝
送装置又は前記第2の伝送装置において、伝送するデー
タ信号を生成するデータ信号生成ステップと、前記デー
タ信号生成ステップにおいて生成した前記データ信号が
一定以上の情報量を有すれば、前記データ信号を分割し
て一定未満の情報量を有する複数の分割されたデータ信
号を生成するデータ信号分割ステップと、前記データラ
インを使用して複数の前記分割されたデータ信号を順次
伝送し、且つ前記分割されたデータ信号の伝送完了後で
その次の前記分割されたデータ信号の伝送開始前に少な
くとも一定の伝送休止期間を設けるデータ信号伝送ステ
ップと、を更に有することを特徴とする請求項15に記
載の伝送方法である。
【0040】従来例において説明したように(図1
0)、従来の伝送装置においては、ひとつのまとまりで
あるデータ信号は連続して伝送される。データ信号の情
報量が非常に大きい場合、このデータ信号の伝送が完了
するまでは割り込み信号を伝送することが出来なかっ
た。割り込み信号は緊急の信号処理を必要とする信号で
ある。連続して伝送されるデータ信号の情報量が大きす
ぎると、当該データ信号の伝送が完了するまでに、割り
込み信号が要求する信号処理が手遅れになる場合も出て
くる。本発明の伝送装置及び伝送方法は、データ信号の
情報量が大きすぎる場合は必ずデータ信号を一定以下の
情報量を有するデータ信号に分割する。本発明と、デー
タ信号の終端を始点とする一定期間内の任意の期間に割
り込み信号を伝送する上記の発明とを組み合わせること
により、割り込み信号の伝送が手遅れになる恐れがない
伝送装置及び伝送方法を実現できる。
【0041】請求項6に記載の発明は、第1の伝送モー
ドと第2の伝送モードとを含む複数の伝送モードの中か
ら1個の伝送モードを決定し、及び割り込み信号に応じ
て割り込み処理を行なう中央演算処理装置と、複数のデ
ータラインを有する入出力部と、を有し、前記第1の伝
送モードにおいては前記入出力部は全ての前記データラ
インを通じてデータ信号を伝送し、前記第2の伝送モー
ドにおいては前記入出力部は少なくとも1本の前記デー
タラインを通じてデータ信号を伝送し且つ少なくとも1
本の他の前記データラインを通じて前記第2の伝送装置
から第1の伝送装置に伝送された割り込み信号を受信す
る、ことを特徴とする第1の伝送装置である。
【0042】請求項14に記載の発明は、第1の伝送装
置から第2の伝送装置に伝送された伝送モードの情報に
基づいて、又は前記第1の伝送装置から第2の伝送装置
に伝送されたコマンド信号に基づいて、第1の伝送モー
ドと第2の伝送モードとを含む複数の伝送モードの中か
ら1個の伝送モードを決定する伝送モード決定部と、複
数のデータラインを有する入出力部と、割り込み信号を
生成して前記入出力部に伝送する割り込み信号生成部
と、を有し、前記第1の伝送モードにおいては前記入出
力部は全ての前記データラインを通じてデータ信号を伝
送し、前記第2の伝送モードにおいては前記入出力部は
少なくとも1本の前記データラインを通じてデータ信号
を伝送し且つ少なくとも1本の他の前記データラインを
通じて第2の伝送装置から前記第1の伝送装置に前記割
り込み信号を伝送する、ことを特徴とする第2の伝送装
置である。
【0043】請求項18に記載の発明は、それぞれ複数
のデータラインを有する第1の伝送装置と第2の伝送装
置との間の伝送方法であって、第1の伝送モードと第2
の伝送モードとを含む複数の伝送モードの中から1個の
伝送モードを決定する伝送モード決定ステップと、前記
第1の伝送モードにおいて、全ての前記データラインを
通じてデータ信号を伝送するデータ信号伝送ステップ
と、前記第2の伝送モードにおいて、少なくとも1本の
前記データラインを通じてデータ信号を伝送し、且つ少
なくとも1本の他の前記データラインを通じて前記第2
の伝送装置から前記第1の伝送装置に割り込み信号を伝
送する割り込み信号伝送ステップと、前記第1の伝送装
置において、受信した前記割り込み信号に応じて割り込
み処理を行なう割り込み処理ステップと、を有すること
を特徴とする伝送方法である。
【0044】本発明の伝送装置及び伝送方法は、複数の
伝送モードを有する。第1の伝送モードにおいては複数
のデータラインを全て使用してデータ信号を伝送する。
第2の伝送モードにおいては、データラインの一部を使
用してデータ信号を伝送し、データラインの他の一部を
使用して第2の伝送装置から第1の伝送装置に割り込み
信号を伝送する。例えば情報量が多いデータ信号を至急
に伝送する必要がある場合は(又はそのような必要があ
る第2の伝送装置(例えばオプション装置)において
は)、第1の伝送モードを使用する。情報量の少ないデ
ータ信号を伝送する場合若しくはデータ信号を急いで送
る必要がなく且つ時々割り込み処理が発生する場合は
(又はそのような第2の伝送装置(例えばオプション装
置)においては)、第2の伝送モードを使用する。第2
の伝送モードにおいては、第2の伝送装置から第1の伝
送装置にいつでも割り込み信号を伝送することが出来
る。
【0045】本発明は、少ない入出力端子の(専用の割
り込み信号ラインを持たない)伝送装置を用いて、割り
込み信号を伝送する伝送モードを有する(高い応答性を
有する)伝送システム及び伝送方法を実現できるという
作用を有する。本発明は、割り込み信号の専用ラインを
持たない規格に従う伝送装置を用いて、互換性を失うこ
となく、割り込み信号を伝送する伝送モードを有する
(高い応答性を有する)伝送システム及び伝送方法を実
現できるという作用を有する。
【0046】第2の伝送モードにおいて、データライン
を通じてデータ信号を伝送するタイミングと他のデータ
ラインを通じて割り込み信号を伝送するタイミングと
は、同時であっても良く、異なるタイミングであっても
良い。例えば、第1の伝送モードにしか対応していない
第1の伝送装置と複数の伝送モードに対応する第2の伝
送装置とを組み合わせた場合、又は複数の伝送モードに
対応する第1の伝送装置と第1の伝送モードにしか対応
していない第2の伝送装置とを組み合わせた場合は、第
1の伝送モードのみを使用することにより、伝送システ
ムの互換性は維持される。
【0047】請求項7に記載の発明は、データ信号休止
期間検出部を有し且つ前記第2の伝送装置から他の前記
データラインを通じて伝送された信号の中から割り込み
信号を検出する割り込み信号検出部を更に有し、前記デ
ータ信号休止期間検出部は、第1の伝送装置から前記第
2の伝送装置に伝送するコマンド信号に応じて伝送され
るデータ信号の終端から次のデータライン上にデータ信
号の転送を命ずる前記コマンド信号の終端までの間の任
意の期間を、前記データ信号休止期間として検出し、前
記第1の伝送モードにおいては、前記割り込み信号検出
部は、前記データ信号休止期間に他の前記データライン
上を通じて伝送された信号を割り込み信号として検出
し、前記第2の伝送モードにおいては、前記割り込み信
号検出部は、その伝送時期にかかわらず、他の前記デー
タライン上を通じて伝送された信号を割り込み信号とし
て検出する、ことを特徴とする請求項6に記載の第1の
伝送装置である。
【0048】請求項15に記載の発明は、前記第1の伝
送装置から第2の伝送装置に伝送するコマンド信号に応
じて伝送されるデータ信号の終端から次のデータライン
上にデータ信号の転送を命ずる前記コマンド信号の終端
までの間の任意の期間を、前記データ信号休止期間とし
て検出するデータ信号休止期間検出部を更に有し、前記
第1の伝送モードにおいては、前記入出力部は、前記デ
ータ信号休止期間にのみ他の前記データライン上を通じ
て前記割り込み信号を伝送し、前記第2の伝送モードに
おいては、前記入出力部は、前記データ信号休止期間で
あるか否かにかかわらず、他の前記データライン上を通
じて割り込み信号を伝送する、ことを特徴とする請求項
14に記載の第2の伝送装置である。
【0049】本発明は、第1の伝送モードにおいては、
多くのデータ信号を高速に伝送し且つデータ信号休止期
間に割り込み信号を伝送し、第2の伝送モードにおいて
は、データ信号の伝送能力を維持しつつ速い応答速度で
割り込み信号を伝送する(高い応答性を有する)伝送シ
ステム及び伝送方法を実現できるという作用を有する。
【0050】
【発明の実施の形態】以下本発明の実施をするための最
良の形態を具体的に示した実施例について、図面ととも
に記載する。
【0051】《実施例1》図1〜図6を用いて、実施例
1の伝送システムを説明する。図1は実施例1の伝送シ
ステムのブロック図である。図1の伝送システムは、第
1の伝送装置101と第2の伝送装置102とを有す
る。第1の伝送装置101はデジタル信号処理装置であ
る。第2の伝送装置102はそのオプション装置であ
る。図1の第2の伝送装置102は、SDカードの標準
プロトコルに従うオプションカードである。第2の伝送
装置102は、第1の伝送装置101に設けられたSD
カードの規格に従うオプションスロットに装着されるこ
とにより、第1の伝送装置101と通信を行なう。
【0052】図1の第1の装置101は携帯情報端末で
ある。第1の装置101は任意のデジタル信号処理装置
であって良い。例えば、第1の装置101はデジタル映
像信号処理装置、デジタル音声信号処理装置、又は携帯
電話等である。第1の伝送装置101は、CPU11
1、第1のバッファメモリ112、第1の入出力部11
3及び割り込み信号検出部114を有する。割り込み信
号検出部114はデータ信号休止期間検出部141を有
する。CPU111、第1のバッファメモリ112、第
1の入出力部113及び割り込み信号検出部114は相
互に内部バス115で結ばれており、相互に信号を伝送
することが出来る。
【0053】図1の第2の伝送装置102は、SDカー
ドに無線通信部(外部入出力部123)を付加したカー
ドである。外部入出力部123はBluetooth(登録商
標)の規格に準拠した無線通信部である。外部入出力部
123は、Bluetoothの無線通信部を有する外部の通信
装置と無線通信を実行する。第2の伝送装置102はBl
uetoothの無線通信部とメモリを有するカードに限定さ
れるものではなく、例えばカメラ、PHS方式等の携帯
電話、GPS(Global Positioning System)方式によ
る位置検出装置、指紋認証装置、LANの端末装置、他
の規格に従う無線通信装置等であっても良い。第2の伝
送装置102は、制御部121、第2のバッファメモリ
122、外部入出力部123、第2の入出力部124、
データ信号休止期間検出部125及び割り込み信号生成
部126を有する。制御部121は、第2のバッファメ
モリ122、外部入出力部123及び第2の入出力部1
24と接続されており、相互に信号を伝送することが出
来る。制御部121は、割り込み信号生成部126に割
り込み信号生成命令を伝送することが出来る。第2のバ
ッファメモリ122は、制御部121及び第2の入出力
部124と接続されており、相互に信号を伝送すること
が出来る。
【0054】第2の入出力部124は、セレクタ151
及びデータ信号入出力部152を有する。セレクタ15
1は、データ信号又は割り込み信号のいずれかの信号を
択一的に選択する切換器である。選択された信号は1本
のデータライン上を伝送される。データ信号を伝送する
場合は、セレクタ151は当該1本のデータラインとデ
ータ信号入出力部152とを接続する。データ信号入出
力部152から出力されたデータ信号はデータライン1
32を通じて第1の入出力部113に伝送され、第1の
入出力部113から伝送されたデータ信号はデータ信号
入出力部152に入力される。
【0055】割り込み信号を伝送する場合は、セレクタ
151は当該1本のデータラインと割り込み信号生成部
126とを接続する。割り込み信号生成部126から出
力された割り込み信号はデータライン132を通じて第
1の入出力部113に伝送される。実施例1において
は、他の3本のデータライン132はセレクタ151と
接続されておらず直接データ信号入出力部152と接続
されている。他の3本のデータラインはデータ信号を伝
送する。実施例1の伝送システムに代えて、セレクタ1
51は4本のデータライン132のそれぞれの接続を上
記と同様に切り換えても良い。4本のデータライン13
2を全て割り込み信号の伝送に使用することにより、4
本のデータライン132のそれぞれを通じて4種類の異
なる割り込み信号を伝送しても良い。
【0056】第1の入出力部113と第2の入出力部1
24とは、SDカードの標準プロトコルに従ってデータ
信号等を相互に伝送することが出来る。図1の信号伝送
において、第1の伝送装置101がマスターであり、第
2の伝送装置102がスレーブである。第1の伝送装置
101のCPU111は、第1の入出力部113及び第
2の入出力部124を通じて、第2の伝送装置102に
コマンド信号、データ信号を送り、第2の伝送装置10
2からレスポンス信号、データ信号を受信することが出
来る。上記の伝送システムを利用して、第1の伝送装置
101は第2の伝送装置102と通信を行なうことが出
来るばかりでなく、外部入出力部123と通信する外部
装置との間で情報を伝送することが出来る。第1の伝送
装置101と外部装置との通信においては、第2の伝送
装置102が両者の通信の仲立ちをする。
【0057】第1の入出力部113と第2の入出力部1
24とは、1本のコマンドライン131、4本のデータ
ライン、1本のクロックライン、1本の電源ライン13
4、2本のグラウンドラインからなる9本の線で相互に
接続されている(SDカードの標準仕様に従ってい
る。)。第1の入出力部113と第2の入出力部124
とは、SDカードの標準プロトコルに従う信号伝送及び
割り込み信号の伝送を実行する。第2の伝送装置102
は、第1の伝送装置101から電源ライン134を通じ
て電源を供給される。
【0058】第1の入出力部113と第2の入出力部1
24は、相互にシンクロナス(同期式)データ伝送を行
なう。シンクロナスデータ伝送は、第1の入出力部11
3から第2の入出力部124にクロックライン133を
通じてクロック信号を伝送し、当該クロック信号に同期
して双方向にコマンドライン131又はデータライン1
32を通じて信号を伝送する方式である。第1の入出力
部113及び第2の入出力部124はそれぞれ、コマン
ドライン131及び4本のデータラインのそれぞれにつ
いて、クロック信号に同期して信号を出力するための全
2重データバッファを有する出力部(入力モードでは出
力インピーダンスがハイインピーダンスになるスリース
テート機能を有する。)と、クロック信号に同期して信
号を入力するための全2重データバッファを有する入力
部と、を有する。送信用全2重データバッファ及び受信
用全2重データバッファについては、従来例において詳
述した。
【0059】第1の伝送装置101のCPU111は、
第1の入出力部113及び第2の入出力部124を通じ
て種々のコマンド信号又はデータ信号を第2の伝送装置
102に伝送することが出来る。第2の伝送装置102
の制御部122は、第1の伝送装置101から伝送され
るコマンド信号に応じて、第2の入出力部124及び第
1の入出力部113を通じて種々のレスポンス信号又は
データ信号を第1の伝送装置101に伝送する。又、制
御部122は、例えば外部装置の要求に応じて外部入出
力部123が直ぐにデータ信号を送信しなければなら
ず、第1の伝送装置に送信すべきデータ信号の伝送を要
求する場合等に、割り込み信号生成部126、第2の入
出力部124及び第1の入出力部113を通じて割り込
み信号を第1の伝送装置101に伝送する。図6(a)
〜(c)は、第1の入出力部113と第2の入出力部1
24との間の種々の信号伝送を示すタイムチャートであ
る(図6においては、割り込み信号の伝送を表示してい
ない。)。
【0060】図6(a)に示す信号伝送の方法は図10
(a)と同じである。最初に、CPU111は、第1の
入出力部113、コマンドライン131及び第2の入出
力部124を通じてコマンド信号601(コマンド信号
はデータ付きコマンド信号であっても良い。)を第2の
伝送装置102に伝送する。伝送されたコマンド信号6
01はレスポンス信号のみを要求するものである。コマ
ンド信号601を受信した制御部121は、コマンド信
号に対する応答信号であるレスポンス信号を生成し、第
2の入出力部124、コマンドライン131及び第1の
入出力部113を通じてレスポンス信号602を第1の
伝送装置101に伝送する。コマンド信号601及びレ
スポンス信号602は、クロックライン133を通じて
伝送されるクロック信号に同期して、転送される。図6
(a)においては、604に示すように、データライン
132は使用されない。
【0061】図6(b)に示す信号伝送の方法は図10
(b)と同じである。最初に、CPU111は、第1の
入出力部113、コマンドライン131及び第2の入出
力部124を通じてコマンド信号611を第2の伝送装
置102に伝送する。伝送されたコマンド信号611は
次に第1の伝送装置101から第2の伝送装置102に
伝送するデータ信号の種類を指定するものである。コマ
ンド信号611を受信した第2の伝送装置102は、続
いてデータ信号が入力されることを知る。制御部121
は、コマンド信号に対する応答信号であるレスポンス信
号612を生成し、第1の伝送装置101に伝送する。
CPU111は、伝送すべきデータ信号613を第1の
バッファメモリ112に格納し、第1の入出力部113
のデータバッファに伝送すべきデータ信号613の最初
のNバイトをロードする(Nバイトは、第1の入出力部
113の4本のデータライン132のデータバッファに
ロード可能なデータ信号の情報量である。)。
【0062】次に、第1の伝送装置101は、第1の入
出力部113、データライン132及び第2の入出力部
124を通じて、第1の入出力部113及び第1のバッ
ファメモリ112に格納されたデータ信号613を第2
の伝送装置102に伝送する。第1のバッファメモリ1
12に格納されたデータ信号613は、順次第1の入出
力部113のデータバッファにロードされて伝送され
る。第2の伝送装置102は、入力したデータ信号61
3を第2のバッファメモリ122に格納する。コマンド
信号611、レスポンス信号612及びデータ信号61
3は、クロックライン133を通じて伝送されるクロッ
ク信号に同期して、転送される。
【0063】次に、CPU111は、第1の入出力部1
13、コマンドライン131及び第2の入出力部124
を通じてコマンド信号614(コマンド信号はデータ付
きコマンド信号であっても良い。)を第2の伝送装置1
02に伝送する。伝送されたコマンド信号614は次に
第2の伝送装置102から第1の伝送装置101にデー
タ信号を伝送することを要求するものである。制御部1
21は、コマンド信号に対する応答信号であるレスポン
ス信号615を生成し、第1の伝送装置101に伝送す
る。コマンド信号614を受信した第2の伝送装置10
2は、第2のバッファメモリ122に要求されたデータ
信号616を格納し、第2の入出力部124のデータバ
ッファに要求されたデータ信号616の最初のNバイト
をロードする(Nバイトは、第2の入出力部124の4
本のデータライン132のデータバッファにロード可能
なデータ信号の情報量である。)。
【0064】次に、第1の伝送装置101は、クロック
ライン133を通じてクロック信号を第2の伝送装置1
02に伝送する。要求されたデータ信号616の転送が
行なわれる。第2の入出力部124、データライン13
2及び第1の入出力部113を通じて、第2の入出力部
124及び第2のバッファメモリ122に格納されたデ
ータ信号616が第1の伝送装置101に伝送される。
CPU111は、入力したデータ信号616を第1のバ
ッファメモリ112に格納する。コマンド信号614、
レスポンス信号615及びデータ信号616は、クロッ
クライン133を通じて伝送されるクロック信号に同期
して、転送される。
【0065】図6(c)については後述する。図6
(a)〜(c)に示すように、図1の伝送システムにお
いては、コマンドライン131及び4本のデータライン
132は、信号が伝送されない時Highレベルになる。上
述したデータ信号の伝送においては、セレクタ151
は、1本のデータライン132とデータ信号入出力部1
52とを接続する。データ信号の伝送方法は、基本的に
従来例と同様である。
【0066】次に割り込み信号の伝送を説明する。外部
入出力部123が外部の通信装置から送信されたコマン
ド信号又はデータ信号を受信したとする。制御部121
は、受信したコマンド信号又はデータ信号を第2のバッ
ファメモリ122に格納する。例えば、外部の通信装置
と外部入出力部123との間の通信において、コマンド
信号に対して一定時間内に応答しなければ両者の通信が
遮断される場合がある。このような場合、いったん遮断
された両者の通信を回復するには相当の時間を要する。
両者の通信を継続するためには、規格で定められる一定
時間以内に応答する必要がある。しかしマスターである
第1の伝送装置101が第1の伝送装置101と第2の
伝送装置102との間の通信を指定する故に、第2の伝
送装置102は直ぐに必要なデータ信号を入手できな
い。第2の伝送装置102が外部の通信装置に対する応
答に必要なデータ信号を当該一定時間以内に入手できな
い場合もある。
【0067】そのような場合、第1の伝送装置101と
第2の伝送装置102との間の通信において、必要な信
号を優先して伝送する必要がある。しかし、第1の伝送
装置(デジタル信号処理装置)101と第2の伝送装置
(オプション装置)102との間の通信においては、通
常は、スレーブである第2の伝送装置102は、マスタ
ーである第1の伝送装置101が必要な信号の伝送を指
定するまでは、必要な信号を入手することが出来ない。
又、スレーブである第2の伝送装置102は、マスター
である第1の伝送装置101が必要な信号の伝送を指定
するまでは、必要な信号(例えば第2のバッファメモリ
122に格納したデータ信号)を第1の伝送装置101
に送信することも出来ない。
【0068】そこで実施例1においては、スレーブであ
る第2の伝送装置102からマスターである第1の伝送
装置101に割り込み信号を伝送して、第1の伝送装置
101が必要な信号の伝送を優先して指定するようにす
る。割り込み信号を入力したCPU111は、割り込み
処理を実行する。割り込み処理において、第2の伝送装
置102が要求する信号伝送をCPU111は優先して
指定し、第2の伝送装置102と第1の伝送装置101
との間で当該信号が伝送される。
【0069】外部入出力部123が外部の通信装置から
送信されたコマンド信号又はデータ信号を受信すると、
制御部121は割り込み信号生成部126に割り込み信
号の生成を指示する。割り込み信号の生成を指示された
割り込み信号生成部126は、データ信号休止期間検出
部125からデータ信号休止期間(割り込み信号の伝送
可能期間)の情報を入手し、データ信号休止期間に割り
込み信号を第2の入出力部124に伝送する。第2の入
出力部124のセレクタ151は、データ信号休止期間
検出部125からデータ信号休止期間の情報を入手し、
データ信号休止期間に1本のデータライン132と割り
込み信号生成部126とを接続する。データ信号休止期
間以外の期間は、セレクタ151は1本のデータライン
132とデータ信号入出力部152とを接続する。
【0070】割り込み信号は、セレクタ151(第2の
入出力部124)、データライン132及び第1の入出
力部113を通じて、CPU111に伝送される。割り
込み信号を入力したCPU111は、割り込み処理を実
行する。具体的には、CPU111は、最初に第2の伝
送装置102に割り込み信号の処理要求内容を問い合わ
せるコマンド信号を伝送する。通常、第2の伝送装置1
02は、種々の原因に基づいて第1の伝送装置101に
割り込み信号を伝送する。割り込み信号の種類に応じて
必要な処理も異なる。CPU121(第2の伝送装置1
02)は、割り込み信号の具体的内容を含むレスポンス
信号を第1の伝送装置101に返す。第1の伝送装置1
01は、割り込み信号の具体的内容に応じて、必要な割
り込み処理を実行する。例えば、必要な信号の伝送を優
先して指定し、実行する。割り込み信号の処理要求内容
が1種類のみであれば、割り込み信号を入力したCPU
111は、直ちにその割り込み処理を実行する。
【0071】必要な信号の伝送を実行することにより、
例えば第1の伝送装置101は、第2の伝送装置102
の第2のバッファメモリ122に格納されたデータ信号
を第1のデータバッファ112に転送する。例えば第1
の伝送装置101は、第1のデータバッファ112に必
要なデータ信号を格納し、第1のデータバッファ112
に格納されたデータ信号を第2の伝送装置102の第2
のバッファメモリ122に転送する。第1の伝送装置1
01及び第2の伝送装置102を有するシステムは、外
部の通信装置の要求に対して常に一定時間以内に応答す
ることが可能である故に、通信遮断を生じることなく、
継続して外部の通信装置と通信することが出来る。
【0072】データ信号休止期間検出部125は、第2
の入出力部124のコマンドライン131、データライ
ン132を監視しており、データライン132を通じて
データ信号が伝送されない期間(データ信号休止期間)
を検出する。上述のように、割り込み信号生成部126
及び第2の入出力部124は、データ信号休止期間にデ
ータライン132を通じて割り込み信号を送信する。こ
れにより、データ信号と割り込み信号が衝突することを
避けることが出来る。第1の伝送装置のデータ信号休止
期間検出部141は、第1の入出力部113のコマンド
ライン131、データライン132を監視しており、デ
ータ信号休止期間検出部125と同様の方法でデータ信
号休止期間を検出する。割り込み信号検出部114は、
内蔵するデータ信号休止期間検出部141が検出したデ
ータ信号休止期間にデータライン132を通じて入力し
た信号を、割り込み信号として検出する。割り込み信号
検出部114は、検出した割り込み信号をCPU111
に伝送する。
【0073】データ信号休止期間検出部141を有する
第1の伝送装置は、データ信号休止期間に伝送された割
り込み信号を、それ以外の期間に伝送されたデータ信号
から区別することが出来る。割り込み信号を伝送しない
通常の伝送に影響を与えない故に、割り込み信号に対応
していない伝送装置との互換性を維持することが出来
る。通常のデータ信号等の伝送方法は変わらない故に、
割り込み信号の伝送機能を実現しながら且つ通常のデー
タ信号等の伝送規格(例えばSDカードの規格)に準拠
した伝送装置を実現できる。
【0074】図3を用いて、実施例1のデータ信号休止
期間検出部125がデータ信号休止期間を検出する方法
を説明する。データ信号休止期間検出部141も同様で
ある。図3は、実施例1の割り込み信号の伝送期間(デ
ータ信号休止期間)を説明するためのタイムチャートで
ある。データ信号休止期間検出部125は、2種類のデ
ータ信号休止期間を検出する。第1のデータ信号休止期
間は、コマンド信号に応じて伝送されるデータ信号の終
端から次のデータライン上にデータ信号の転送を命ずる
コマンド信号の終端までの間の期間である(図3(a)
のデータ信号休止期間309)。SDカードのプロトコ
ルに従う実施例1の伝送システムにおいては、最初に第
1の伝送装置101から第2の伝送装置102にコマン
ド信号がコマンドライン131を通じて伝送され、次に
コマンド信号に応じてレスポンス信号がコマンドライン
131を通じて伝送され、更に必要であればデータ信号
がデータライン132を通じて伝送される。いきなりデ
ータラインを通じてデータ信号が伝送されることはな
い。また、コマンド信号がレスポンス信号のみを要求す
るコマンド信号であれば、データラインを通じてデータ
信号が伝送されることはない。そこで、データ信号休止
期間検出部125は、コマンド信号に応じて伝送される
データ信号の終端から次のデータライン上にデータ信号
の転送を命ずるコマンド信号の終端までの間の期間をデ
ータ信号休止期間として検出する。
【0075】図3(a)において、データ信号休止期間
検出部125が、コマンド信号に応じて伝送されるデー
タ信号の終端(データ信号304の終端)を検出する
と、データ信号休止期間309が始まったと判断する。
次に、第1の伝送装置101がデータライン上にデータ
信号の転送を命ずるコマンド信号301を伝送する。当
該コマンド信号301の伝送中にデータ信号が伝送され
ることはないので、コマンド信号301の伝送期間もデ
ータ信号休止期間309に含まれる。データ信号休止期
間検出部125はコマンド信号301の終端を検出し、
当該終端でデータ信号休止期間309が終わったと判断
する。データ信号休止期間検出部はコマンド信号の内容
も検出する。もしコマンド信号がデータ信号を要求しな
いものであれば、次にデータ信号の伝送を要求するコマ
ンド信号が伝送されるまで図3(a)に示すデータ信号
休止期間309を延長する。データ信号休止期間309
は、データ信号の終端から、データ信号の伝送を要求す
るコマンド信号の終端までの期間である。第2の伝送装
置102は、データ信号休止期間309に割り込み信号
308を送信することが出来る。割り込み信号308
は、その始端でHighからLowにレベルが変化し、その終
端(その終端は、データ信号休止期間309の終端に一
致する。)でLowからHighに変化する(図3(a)及び
(b)参照)。実施例においては、コマンド信号301
の伝送を完了してから、少なくとも一定期間Tを経過
した後にデータ信号305の伝送が開始される。そこで
実施例1の方法に代えて、コマンド信号の終端から一定
期間T(0<T≦T)を経過した時点をデータ信
号休止期間309の終点にしても良い。
【0076】第2のデータ信号休止期間は、データ信号
の終端から次のデータ信号の始端までの間に検出される
期間である(図3(b)のデータ信号休止期間31
4)。図3(a)に示すように、実施例1の伝送システ
ムにおいては、複数の分割されたデータ信号305、3
06、307を一定の伝送休止期間をあけながら連続し
て伝送する場合がある(後に図4、図5、図6(c)を
用いて詳述する。)。データ信号休止期間検出部125
は、分割されたデータ信号と分割されたデータ信号との
間にデータ信号休止期間314を検出する。
【0077】図3(b)は、分割されたデータ信号と分
割されたデータ信号との間の期間の拡大図である。複数
の311は、それぞれデータ信号305、306の1ビ
ットを表す。データ信号休止期間検出部125は、デー
タ信号305の終端(最後の1ビット311の終端)か
らTの期間313を経過した時点を始点とし、データ
信号305の終端からTの期間316を経過した時点
を終点とする期間を、データ信号休止期間314として
検出する(その期間をTとすると、T=T
)。分割されたデータ信号と分割されたデータ信号
との間の期間317をTとすると、T<Tとなる
ように設定する。Tは最小値であり、実際には期間3
17はTよりも長い場合がある。第2の伝送装置10
2は、データ信号休止期間314に割り込み信号312
を送信することが出来る。
【0078】セレクタ151は、データ信号休止期間に
割り込み信号をデータライン132に送出し、データ信
号休止期間以外の期間にデータライン132でデータ信
号を伝送する。従って、セレクタ151は、データ信号
休止期間の始点及び終点で接続を切り換える。通常接続
の切換にはある程度の時間がかかり、切換中にデータ信
号又は割り込み信号を伝送しようとすると、正しく信号
を伝送できない恐れがある。実施例1のセレクタ151
は接続の切換に約1クロックの時間(1クロックの時間
は、データラインを通じてデータ信号を出力するクロッ
ク信号の周期)を要する。そこで、実施例1の伝送シス
テムにおいては、データ信号の伝送を終了した時点から
一定期間313(=T)、及びデータ信号休止期間3
14が終了してから一定期間315(=T−T)に
おいては、割り込み信号もデータ信号も伝送を禁止して
いる。実施例1の伝送システムにおいては、T=T
−T=2クロックに設定している。受信側のデータ信
号休止期間検出部141は、送信側のデータ信号休止期
間検出部125と同様に期間T(314)をデータ信
号休止期間として検出しても良く、期間T又は期間T
をデータ信号休止期間として検出しても良い。
【0079】図2を用いて、実施例1の伝送方法におけ
る割り込み処理を説明する。図2は、実施例1の伝送方
法における割り込み処理のフローチャートを示す。図2
において、左側は第1の伝送装置101の処理を示し、
右側は第2の伝送装置102の処理を示す。例えば、外
部の通信装置から第2の伝送装置102の外部入出力部
123にデータ信号が伝送されることにより、第2の伝
送装置102において割り込み処理要求が発生する。第
2の伝送装置102は割り込み要求が発生しているか否
かをチェックする(ステップ201)。もし割り込み要
求が発生していればステップ202に進み、割り込み要
求が発生していなければ処理を終了する。ステップ20
2において、現在データ信号休止期間であるか否かをチ
ェックする。もしデータ信号休止期間であれば、割り込
み信号を送信できるのでステップ203に進む。もしデ
ータ信号休止期間でなければ、割り込み信号を送信でき
ないのでステップ202に戻る。ステップ202を繰り
返して、データ信号休止期間になるのを待つ。
【0080】ステップ203において、第2の伝送装置
102は割り込み信号を送信する。次に、第1の伝送装
置101は割り込み信号を受信する(ステップ20
4)。次に、第1の伝送装置101は、第2の伝送装置
102に割り込み信号の種類を問い合わる(ステップ2
05)。第2の伝送装置102は、第1の伝送装置10
1に割り込み信号の種類を回答する(ステップ20
6)。割り込み信号の問い合わせは、通常のコマンド信
号とレスポンス信号のやり取りで行なわれる。次に、割
り込み信号の種類を知った第1の伝送装置101は、そ
の割り込み処理を実行する(ステップ207)。必要に
応じて、例えば第1の伝送装置101から第2の伝送装
置102にデータ信号が送られ又はデータ信号の送信要
求が送られる。第2の伝送装置102は、第1の伝送装
置101の要求に応じて処理を実行する(ステップ20
8)。例えば、第2の伝送装置102は、外部の通信装
置から要求されたデータ信号(例えばそのデータ信号は
割り込み処理により第1の伝送装置101から第2の伝
送装置102に伝送されたものである。)を外部入出力
部123を通じて送信する。割り込み信号の種類が1種
類しかなければ、第1の伝送装置101は、ステップ2
04において割り込み信号を受信すると、直ちに割り込
み処理を実行する(ステップ207)。
【0081】図4、図5及び図6(c)を用いて、第1
の伝送装置101及び第2の伝送装置102が有する、
長いデータ信号の分割機能について説明する。図10
(c)で説明したように、従来の伝送システムにおいて
は、1個のまとまりであるデータ信号は、その情報量の
大小にかかわらず、データ信号が途切れることなく始め
から終わりまで連続して伝送された。データ信号を伝送
している間は、データ信号休止期間は存在しなかった。
従って、従来の伝送システムと同じ構成であれば、この
間に割り込み信号を伝送することが出来ない。しかし、
データ信号の情報量が大きすぎる場合(例えば圧縮され
た映像信号のまとまりを伝送する場合)、データ信号の
伝送が完了する前に、信号を処理すべき期限が過ぎてし
まう場合があり得る。これでは、例えば外部の通信装置
と伝送システム(第1の伝送装置及び第2の伝送装置)
との間で安定した通信を行なうことが出来ない。
【0082】そこで、第1の伝送装置101及び第2の
伝送装置102は、図4に示すデータ信号の生成ブロッ
クを有する。図4は、実施例1の伝送装置のデータ信号
の生成ブロックの構成図である。図4において、401
はデータ信号生成部、402はデータ信号分割部、40
3はデータ信号送出部である。実施例1の伝送装置にお
いては、ROMに書き込まれた命令を実行するCPU1
11及び制御部121が、データ信号生成部401、デ
ータ信号分割部402及びデータ信号送出部403の機
能を有している。データ信号生成部401は、必要なデ
ータ信号を生成する。もしデータ信号生成部401が生
成したデータ信号の情報量が一定の閾値未満であれば、
当該データ信号はそのままデータ信号送出部403に伝
送される。データ信号送出部403は、生成されたデー
タ信号を第1のバッファメモリ112(又は第2のバッ
ファメモリ122)に伝送する。第1の入出力部113
(又は第2の入出力部124)は、第1のバッファメモ
リ112(又は第2のバッファメモリ122)に格納さ
れた当該データ信号を送信する。データ信号は、データ
ライン132を通じて連続したデータ列として伝送され
る。
【0083】もしデータ信号生成部401が生成したデ
ータ信号の情報量が一定の閾値以上であれば、データ信
号はデータ信号分割部402に伝送される。データ信号
分割部402は、入力したデータ信号をを分割して、一
定未満の情報量を有する複数の分割されたデータ信号を
生成する。データ信号送出部403は、データ信号分割
部402が出力する複数の分割されたデータ信号を入力
し、複数の分割されたデータ信号を第1のバッファメモ
リ112(又は第2のバッファメモリ122)に伝送す
る。又、データ信号送出部403は、複数の分割された
データ信号に関する情報を第1の入出力部113(又は
第2の入出力部124)に伝える。第1の入出力部11
3(又は第2の入出力部124)は、第1のバッファメ
モリ112(又は第2のバッファメモリ122)に格納
された当該分割されたデータ信号を、分割されたデータ
信号毎に送信する。各分割されたデータ信号はデータラ
イン132を通じて連続したデータ列として伝送され、
分割されたデータ信号と分割されたデータ信号との間に
は図3(b)の期間317に示す休止期間が設けられ
る。
【0084】図6(c)に、データ信号分割部402が
データ信号を分割して、複数の分割されたデータ信号を
生成した場合の信号伝送を示す。図6(c)の信号伝送
において、コマンド信号621に応じて大きな情報量を
有するデータ信号が生成される。情報量の大きなデータ
信号はデータ信号分割部402によって分割される。レ
スポンス信号622が伝送された後、複数の分割された
データ信号623〜626はそれぞれの間に休止期間6
27を設けながら伝送される。データ信号休止期間検出
部125(及び141)は、休止期間627内にデータ
信号休止期間314を検出する故に(図3(b)参
照)、この期間に割り込み信号の伝送が可能になる。分
割されたデータ信号は一定未満の情報量しか持たない故
に、割り込み信号は必ず一定の期間内に伝送出来る。こ
れにより、割り込み処理が手遅れになることを防止でき
る。
【0085】図5は、第1の伝送装置101及び第2の
伝送装置102のデータ信号の生成方法のフローチャー
トである。最初に、要求に応じてデータ信号を生成する
(ステップ501)。次に、生成されたデータ信号の情
報量が一定の閾値以上であるか否かをチェックする(ス
テップ502)。もし生成されたデータ信号の情報量が
一定の閾値以上であればステップ504に進む。もし生
成されたデータ信号の情報量が一定の閾値未満であれば
ステップ503に進む。ステップ503において、生成
されたデータ信号をそのまま連続して送信する。処理を
終了する。
【0086】ステップ504において、生成されたデー
タ信号を、n個のデータ信号に分割する。それぞれの分
割されたデータ信号は、閾値未満の情報量を有する。次
に、ステップ505でn個の分割されたデータ信号を送
信する。ステップ505は、ステップ511〜515を
有する。ステップ505の詳細を説明する。最初に、初
期値k=1を設定する(ステップ511)。次に、k番
目の分割されたデータ信号を送信する(ステップ51
2)。次にkを1だけインクリメントする(k=k+1
に設定する)(ステップ513)。次に、一定期間(T
)だけデータ信号の伝送を休止する(ステップ51
4)。次に、k≦nが成立するか否かをチェックする
(ステップ515)。もしk≦nが成立すればステップ
512に戻り、ステップ512〜515を繰り返す。も
しk≦nが成立しなければ、n個の分割されたデータ信
号の伝送が完了したので、処理を終了する。
【0087】《実施例2》図7及び図8を用いて、本発
明の実施例2の伝送システムを説明する。実施例2の伝
送システムは、2個の伝送モード(第1の伝送モード及
び第2の伝送モード)を有する。この点を除き、実施例
2の伝送システムは図1に示す実施例1の伝送システム
と同一の構成を有する。実施例1の伝送システムにおい
ては、第1の入出力部113及び第2の入出力部124
は常に4本のデータラインを通じてデータ信号を伝送し
た。実施例2の伝送システムにおいては、第1の入出力
部113及び第2の入出力部124が4本のデータライ
ンを通じてデータ信号を伝送する第1の伝送モードと
(実施例1の伝送システムと同じ伝送方法である。)、
第1の入出力部113及び第2の入出力部124が2本
のデータラインを通じてデータ信号を伝送する第2の伝
送モードとがある。
【0088】CPU111は、第1の伝送モード又は第
2の伝送モードのいずれかを選択し、選択された伝送モ
ードを第1の入出力部113に通知する。第1の入出力
部113は、選択された伝送モードに応じて、内部接続
を切り換える。同様に、制御部121は、第1の伝送モ
ード又は第2の伝送モードのいずれかを選択し、選択さ
れた伝送モードを第2の入出力部124に通知する。第
2の入出力部124は、選択された伝送モードに応じ
て、内部接続を切り換える。
【0089】図7は実施例2の伝送システムの伝送モー
ドを示す図である。図7(a)は第1の伝送モードを図
示し、図7(b)は第2の伝送モードを図示する。第1
の伝送モードと第2の伝送モードとでは、第1の伝送装
置101と第2の伝送装置102とを接続するデータラ
イン(図1の132)の役割が異なる。図7(a)及び
(b)には、第1の伝送装置101、第2の伝送装置1
02、コマンドライン131、クロックライン133及
び各伝送モードの特徴を示す4本のデータライン701
〜704(図1の132)のみを表示している。図7
(a)に示す第1の伝送モードにおいては、第1の伝送
装置101及び第2の伝送装置102は、4本のデータ
ライン701〜704の全てを使用してデータ信号を伝
送する。第1の伝送モードは、実施例1の伝送方法と同
じ伝送方法を実行する。第1の伝送モードにおいては、
4本のデータライン701〜704は基本的にはデータ
信号を伝送するためのラインである。データ信号休止期
間に割り込み信号をデータライン701を通じて伝送す
ることが出来る。
【0090】図7(b)に示す第2の伝送モードにおい
ては、第1の伝送装置101及び第2の伝送装置102
は、4本のデータライン701〜704のうち、2本の
データライン701、702を使用してデータ信号を伝
送する。1本のデータライン703を、割り込みライン
として使用する。割り込みライン703は、割り込み信
号を伝送するための専用線である。データライン704
は使用されない。又、この時、データ信号休止期間検出
部125、141はその機能を停止する。データ信号を
伝送するために2本のデータラインしか使用できない第
2の伝送モードにおいては、4本のデータラインを使用
できる第1の伝送モードに比べると、第1の伝送装置と
第2の伝送装置との間のデータ転送能力が半分になる。
しかし、第2の伝送モードにおいては、割り込みライン
703を通じていつでも割り込み信号を伝送することが
出来る。データ信号を伝送中でも割り込み信号を伝送で
きる。従って、高い応答性を有する伝送システムを実現
できる。
【0091】例えば第1の伝送装置及び第2の伝送装置
は、コマンド信号に応じて伝送モードを決定する。又は
例えば第1の伝送装置及び第2の伝送装置は、第2の伝
送装置(オプション装置)の種類に応じて伝送モードを
決定する。第2の伝送装置は、第1の伝送装置が決定し
た伝送モードの情報を受信し、当該伝送モードに従って
も良い。
【0092】図8は、実施例2の伝送方法のフローチャ
ートである。図8において、左側は第1の伝送装置10
1の処理を示し、右側は第2の伝送装置102の処理を
示す。 最初に、第1の伝送装置101は、伝送モード
(第1の伝送モード又は第2の伝送モード)を決定す
る。次に、第1の伝送装置101は決定した伝送モード
の情報を送信する(ステップ802)。次に、第2の伝
送装置102は決定した伝送モードの情報を受信する
(ステップ811)。第2の伝送装置102は第1の伝
送装置の伝送モードと同一の伝送モードに設定される。
こうして、第1の伝送装置101及び第2の伝送装置1
02は、同一の伝送モードになる。
【0093】次に、第1の伝送装置101において、第
1の伝送モードか否かをチェックする(ステップ80
3)。もし第1の伝送モードであればステップ804に
進む。もし第1の伝送モードでなければ(第2の伝送モ
ードであれば)、ステップ805に進む。第1の伝送モ
ードであれば、ステップ804において、第1の伝送装
置は全てのデータラインを通じてデータ信号を送信し又
は受信する。同様に、第2の伝送装置102において、
第1の伝送モードか否かをチェックする(ステップ81
2)。もし第1の伝送モードであればステップ813に
進む。もし第1の伝送モードでなければ(第2の伝送モ
ードであれば)、ステップ814に進む。第1の伝送モ
ードであれば、ステップ813において、第2の伝送装
置は全てのデータラインを通じてデータ信号を送信し又
は受信する。第1の伝送モードにおける割り込み処理の
方法は、実施例1と同様である。
【0094】第1の伝送装置は、第2の伝送モードであ
れば(第1の伝送モードでなければ)、ステップ805
において、データ信号休止期間検出部141はその機能
を停止させる。これにより、割り込み信号検出部114
は、後述する割り込みラインを通じて伝送される信号
を、それが何時伝送されても、割り込み信号として検出
することが出来る。データ信号休止期間検出部141が
機能したまま、割り込み信号検出部114がデータ信号
休止期間の信号を受け付けなくなっても良い。次に、ス
テップ806において2本のデータラインを通じてデー
タ信号を送信し又は受信する。1本のデータラインを割
り込みラインとして使用し、当該割り込みラインを通じ
て割り込み信号を受信する。第1の伝送装置は割り込み
信号を受信すると、ステップ807において割り込み処
理を実行する。同様に、第2の伝送装置は、第2の伝送
モードであれば(第1の伝送モードでなければ)、ステ
ップ814において、データ信号休止期間検出部125
の機能を停止させる。これにより、割り込み信号生成部
126は、いつでも割り込み信号を第2の入出力部12
4及び割り込みラインを通じて、送信することが出来
る。次に、ステップ815において2本のデータライン
を通じてデータ信号を送信し又は受信する。1本のデー
タラインを割り込みラインとして使用し、当該割り込み
ラインを通じて割り込み信号を送信する。第1の伝送装
置が出力した割り込み信号に基づく指示を受信すると、
第2の伝送装置は、ステップ816において第1の伝送
装置の指示に基づく処理を実行する。処理を終了する。
【0095】従って、例えば外部の通信装置が第2の伝
送装置の外部入力信号123に信号処理を要求すると、
第2の伝送装置は直ちに割り込み信号を第1の伝送装置
に伝送する。データ信号の伝送中に、割り込み信号を伝
送することも出来る。実施例2の伝送システムは第1の
伝送モード及び第2の伝送モードを有するが、更に多く
の伝送モードを有していても良い。
【0096】実施例の伝送装置及び伝送方法において
は、シンクロナスデータ伝送を実施しているが、これに
限定されるものではない。クロックライン933を通じ
て伝送されるクロック信号を使用する発明を除き、本発
明はアシンクロナス(非同期)データ伝送にも適用可能
である。実施例においてはデジタル信号処理装置及びそ
のオプション装置を有する伝送システムを例示したが、
これに限定されるものではない。例えば、本発明を2個
のデジタル信号処理装置の相互の通信に適用することも
出来る。
【0097】
【発明の効果】本発明によれば、少ない入出力端子で
(専用の割り込み信号ラインを有することなく)、割り
込み信号を伝送可能な(高い応答性を有する)伝送シス
テム及び伝送方法を実現できるという有利な効果が得ら
れる。これにより、専用の割り込み信号ラインを有する
伝送装置に比べて、小型で安価な伝送装置を実現でき
る。本発明によれば、割り込み信号の専用ラインを持た
ない規格(例えばSDカードの規格)に従い(互換性を
失うことなく)、且つ割り込み信号を伝送可能な(高い
応答性を有する)伝送システム及び伝送方法を実現でき
るという有利な効果が得られる。これにより、割り込み
信号を利用して高い応答性を有するマスター/スレーブ
型伝送システム及び伝送方法を実現出来る。本発明によ
れば、データ信号の直後と次のデータ信号の直前にデー
タ信号も割り込み信号も伝送されない期間を設け、当該
期間に割り込み信号とデータ信号とをスイッチングする
ことにより、高い動作周波数で動作する高速の伝送装
置、伝送システム及び伝送方法を実現出来るという有利
な効果が得られる。
【0098】本発明によれば、コマンド信号を伝送後に
データ信号を伝送するプロトコル(例えばSDカードの
規格)を有し、当該プロトコルに基づいて発生するデー
タ信号を伝送しない期間にデータラインを通じて割り込
み信号を送信する(高い応答性を有する)伝送装置及び
伝送方法を実現できるという有利な効果が得られる。本
発明によれば、データ信号の伝送完了後に設けられたデ
ータ信号の伝送禁止期間を利用して割り込み信号を伝送
することにより、通常のデータ信号の伝送を妨げること
なく割り込み信号を伝送出来(高い応答性を有し)且つ
通信プロトコルに準拠した伝送装置及び伝送方法を実現
できるという有利な効果が得られる。本発明によれば、
データ信号及び割り込み信号を確実に伝送する伝送装置
及び伝送方法を実現できるという有利な効果が得られ
る。
【0099】本発明によれば、伝送するデータ信号の情
報量が大きい場合にも、一定期間内に確実に割り込み信
号を伝送できる伝送装置及び伝送方法を実現できるとい
う有利な効果が得られる。本発明によれば、第2の伝送
モードを選択することによりいつでも割り込み信号を伝
送することが出来、高い応答性を有する伝送システム及
び伝送方法を実現できるという有利な効果が得られる。
【図面の簡単な説明】
【図1】 本発明の実施例の伝送システムのブロック図
【図2】 本発明の実施例1の伝送方法のフローチャー
【図3】 本発明の実施例1の割り込み信号の伝送期間
を説明するためのタイムチャート
【図4】 本発明の実施例1の伝送装置のデータ信号の
生成ブロックの構成図
【図5】 本発明の実施例1のデータ信号の生成方法の
フローチャート
【図6】 本発明の実施例1の伝送システムにおける第
1の伝送装置と第2の伝送装置との間の種々の信号伝送
を示すタイムチャート
【図7】 本発明の実施例2の伝送システムの伝送モー
ドを示す図
【図8】 本発明の実施例2の伝送方法のフローチャー
【図9】 従来の伝送システムのブロック図
【図10】 従来の伝送システムにおける第1の伝送装
置と第2の伝送装置との間の種々の信号伝送を示すタイ
ムチャート
【符号の説明】
101、901 第1の伝送装置 102、902 第2の伝送装置 111、911 CPU 112、912 第1のバッファメモリ 113、913 第1の入出力部 114 割り込み信号検出部 115、127、914、925 内部バス 121、921 制御部 122、922 第2のバッファメモリ 123、923 外部入出力部 124、924 第2の入出力部 125、141 データ信号休止期間検出部 126 割り込み信号生成部 131、931 コマンドライン 132、701、702、703、704、932
データライン 133、933 クロックライン 134、934 電源ライン 135、935 グラウンドライン 151 セレクタ 152 データ信号入出力部 401 データ信号生成部 402 データ信号分割部 403 データ信号送出部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩田 和也 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 笠原 哲志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5B061 CC09 CC11 GG01 RR03 5K034 AA20 JJ24 MM21

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 割り込み信号に応じて割り込み処理を行
    なう中央演算処理装置と、 第2の伝送装置と第1の伝送装置との間でデータ信号を
    伝送し及び前記第2の伝送装置から第1の伝送装置に割
    り込み信号を伝送する少なくとも1本のデータラインを
    有する入出力部と、 前記第2の伝送装置から前記データラインを通じて伝送
    された信号の中から割り込み信号を検出する割り込み信
    号検出部と、 を有することを特徴とする第1の伝送装置。
  2. 【請求項2】 前記割り込み信号検出部は、前記データ
    ライン上を前記データ信号が伝送されないデータ信号休
    止期間を検出するデータ信号休止期間検出部を有し、前
    記データ信号休止期間検出部が検出した前記データ信号
    休止期間に伝送された信号を、割り込み信号として検出
    することを特徴とする請求項1に記載の第1の伝送装
    置。
  3. 【請求項3】 前記入出力部は、少なくとも第1の伝送
    装置から前記第2の伝送装置にコマンド信号を伝送する
    コマンドラインを更に有し、且つ前記データラインを通
    じて前記コマンド信号に応じて前記第2の伝送装置と第
    1の伝送装置との間でデータ信号を伝送し、 前記データ信号休止期間検出部は、前記コマンド信号に
    応じて伝送されるデータ信号の終端から次のデータライ
    ン上にデータ信号の転送を命ずる前記コマンド信号の終
    端までの間の任意の期間を、前記データ信号休止期間と
    して検出する、 ことを特徴とする請求項2に記載の第1の伝送装置。
  4. 【請求項4】 前記データ信号休止期間検出部は、前記
    データ信号の終端を始点とする第1の期間T(T
    任意の期間)内の任意の期間を、前記データ信号休止期
    間として検出する、 ことを特徴とする請求項2に記載の第1の伝送装置。
  5. 【請求項5】 第1の伝送装置から前記第2の伝送装置
    に伝送するデータ信号を生成するデータ信号生成部と、 前記データ信号が一定以上の情報量を有すれば、前記デ
    ータ信号を分割して一定未満の情報量を有する複数の分
    割されたデータ信号を生成するデータ信号分割部と、 を更に有し、 前記入出力部は、前記データラインを使用して第1の伝
    送装置から前記第2の伝送装置に複数の前記分割された
    データ信号を順次伝送し、且つ前記分割されたデータ信
    号の伝送完了後でその次の前記分割されたデータ信号の
    伝送開始前に少なくとも一定の伝送休止期間を有する、 ことを特徴とする請求項1に記載の第1の伝送装置。
  6. 【請求項6】 第1の伝送モードと第2の伝送モードと
    を含む複数の伝送モードの中から1個の伝送モードを決
    定し、及び割り込み信号に応じて割り込み処理を行なう
    中央演算処理装置と、 複数のデータラインを有する入出力部と、 を有し、 前記第1の伝送モードにおいては前記入出力部は全ての
    前記データラインを通じてデータ信号を伝送し、前記第
    2の伝送モードにおいては前記入出力部は少なくとも1
    本の前記データラインを通じてデータ信号を伝送し且つ
    少なくとも1本の他の前記データラインを通じて前記第
    2の伝送装置から第1の伝送装置に伝送された割り込み
    信号を受信する、 ことを特徴とする第1の伝送装置。
  7. 【請求項7】 データ信号休止期間検出部を有し且つ前
    記第2の伝送装置から他の前記データラインを通じて伝
    送された信号の中から割り込み信号を検出する割り込み
    信号検出部を更に有し、 前記データ信号休止期間検出部は、第1の伝送装置から
    前記第2の伝送装置に伝送するコマンド信号に応じて伝
    送されるデータ信号の終端から次のデータライン上にデ
    ータ信号の転送を命ずる前記コマンド信号の終端までの
    間の任意の期間を、前記データ信号休止期間として検出
    し、 前記第1の伝送モードにおいては、前記割り込み信号検
    出部は、前記データ信号休止期間に他の前記データライ
    ン上を通じて伝送された信号を割り込み信号として検出
    し、 前記第2の伝送モードにおいては、前記割り込み信号検
    出部は、その伝送時期にかかわらず、他の前記データラ
    イン上を通じて伝送された信号を割り込み信号として検
    出する、 ことを特徴とする請求項6に記載の第1の伝送装置。
  8. 【請求項8】 第1の伝送装置と第2の伝送装置との間
    でデータ信号を伝送し及び第2の伝送装置から前記第1
    の伝送装置に割り込み信号を伝送する少なくとも1本の
    データラインを有する入出力部と、 前記データライン上を前記データ信号が伝送されないデ
    ータ信号休止期間を検出するデータ信号休止期間検出部
    と、 前記データ信号休止期間に割り込み信号を前記入出力部
    に伝送する割り込み信号生成部と、 を有することを特徴とする第2の伝送装置。
  9. 【請求項9】 前記入出力部は、少なくとも前記第1の
    伝送装置から第2の伝送装置にコマンド信号を伝送する
    コマンドラインを更に有し、 前記データラインは、前記コマンド信号に応じて前記第
    1の伝送装置と第2の伝送装置との間でデータ信号を伝
    送し、 前記データ信号休止期間検出部は、前記コマンド信号に
    応じて伝送されるデータ信号の終端から次のデータライ
    ン上にデータ信号の転送を命ずる前記コマンド信号の終
    端までの間の任意の期間を、前記データ信号休止期間と
    して検出する、 ことを特徴とする請求項8に記載の第2の伝送装置。
  10. 【請求項10】 前記データ信号休止期間検出部は、前
    記データ信号の終端を始点とする第1の期間T(T
    は任意の期間)内の任意の期間を、前記データ信号休止
    期間として検出する、 ことを特徴とする請求項8に記載の第2の伝送装置。
  11. 【請求項11】 前記入出力部は、前記データ信号の伝
    送後、少なくとも前記データ信号の終端を始点とする第
    2の期間Tが経過した後に、次の前記データ信号を伝
    送し、 前記第2の期間Tは、前記第1の期間Tよりも少な
    くとも1クロックの時間だけ長い期間である、 ことを特徴とする請求項10に記載の第2の伝送装置。
  12. 【請求項12】 前記データ信号休止期間検出部は、前
    記データ信号の終端から第3の期間T(Tは、1ク
    ロックの時間以上の期間)を経過した時点を始点とし、
    前記始点から第4の期間T(Tは任意の期間)を経
    過した時点を終点とする期間を、前記データ信号休止期
    間として検出し、 ことを特徴とする請求項10に記載の第2の伝送装置。
  13. 【請求項13】 第2の伝送装置から前記第1の伝送装
    置に伝送するデータ信号を生成するデータ信号生成部
    と、 前記データ信号が一定以上の情報量を有すれば、前記デ
    ータ信号を分割して一定未満の情報量を有する複数の分
    割されたデータ信号を生成するデータ信号分割部と、 を更に有し、 前記入出力部は、前記データラインを使用して第2の伝
    送装置から前記第1の伝送装置に複数の前記分割された
    データ信号を順次伝送し、且つ前記分割されたデータ信
    号の伝送完了後でその次の前記分割されたデータ信号の
    伝送開始前に少なくとも一定の伝送休止期間を有する、 ことを特徴とする請求項8に記載の第2の伝送装置。
  14. 【請求項14】 第1の伝送装置から第2の伝送装置に
    伝送された伝送モードの情報に基づいて、又は前記第1
    の伝送装置から第2の伝送装置に伝送されたコマンド信
    号に基づいて、第1の伝送モードと第2の伝送モードと
    を含む複数の伝送モードの中から1個の伝送モードを決
    定する伝送モード決定部と、 複数のデータラインを有する入出力部と、 割り込み信号を生成して前記入出力部に伝送する割り込
    み信号生成部と、 を有し、 前記第1の伝送モードにおいては前記入出力部は全ての
    前記データラインを通じてデータ信号を伝送し、前記第
    2の伝送モードにおいては前記入出力部は少なくとも1
    本の前記データラインを通じてデータ信号を伝送し且つ
    少なくとも1本の他の前記データラインを通じて第2の
    伝送装置から前記第1の伝送装置に前記割り込み信号を
    伝送する、 ことを特徴とする第2の伝送装置。
  15. 【請求項15】 前記第1の伝送装置から第2の伝送装
    置に伝送するコマンド信号に応じて伝送されるデータ信
    号の終端から次のデータライン上にデータ信号の転送を
    命ずる前記コマンド信号の終端までの間の任意の期間
    を、前記データ信号休止期間として検出するデータ信号
    休止期間検出部を更に有し、 前記第1の伝送モードにおいては、前記入出力部は、前
    記データ信号休止期間にのみ他の前記データライン上を
    通じて前記割り込み信号を伝送し、 前記第2の伝送モードにおいては、前記入出力部は、前
    記データ信号休止期間であるか否かにかかわらず、他の
    前記データライン上を通じて割り込み信号を伝送する、 ことを特徴とする請求項14に記載の第2の伝送装置。
  16. 【請求項16】 第1の伝送装置と第2の伝送装置との
    間の伝送方法であって、 データラインを通じてデータ信号を伝送するデータ信号
    伝送ステップと、 前記データライン上をデータ信号が伝送されないデータ
    信号休止期間を前記第2の伝送装置において検出するデ
    ータ信号休止期間検出ステップと、 前記データ信号休止期間に、割り込み信号を前記第2の
    伝送装置から前記第1の伝送装置に伝送する割り込み信
    号伝送ステップと、 前記第1の伝送装置において、前記割り込み信号に基づ
    いて割り込み処理を実行する割り込み処理ステップと、 を有することを特徴とする伝送方法。
  17. 【請求項17】 前記第1の伝送装置又は前記第2の伝
    送装置において、伝送するデータ信号を生成するデータ
    信号生成ステップと、 前記データ信号生成ステップにおいて生成した前記デー
    タ信号が一定以上の情報量を有すれば、前記データ信号
    を分割して一定未満の情報量を有する複数の分割された
    データ信号を生成するデータ信号分割ステップと、 前記データラインを使用して複数の前記分割されたデー
    タ信号を順次伝送し、且つ前記分割されたデータ信号の
    伝送完了後でその次の前記分割されたデータ信号の伝送
    開始前に少なくとも一定の伝送休止期間を設けるデータ
    信号伝送ステップと、 を更に有することを特徴とする請求項15に記載の伝送
    方法。
  18. 【請求項18】 それぞれ複数のデータラインを有する
    第1の伝送装置と第2の伝送装置との間の伝送方法であ
    って、 第1の伝送モードと第2の伝送モードとを含む複数の伝
    送モードの中から1個の伝送モードを決定する伝送モー
    ド決定ステップと、 前記第1の伝送モードにおいて、全ての前記データライ
    ンを通じてデータ信号を伝送するデータ信号伝送ステッ
    プと、 前記第2の伝送モードにおいて、少なくとも1本の前記
    データラインを通じてデータ信号を伝送し、且つ少なく
    とも1本の他の前記データラインを通じて前記第2の伝
    送装置から前記第1の伝送装置に割り込み信号を伝送す
    る割り込み信号伝送ステップと、 前記第1の伝送装置において、受信した前記割り込み信
    号に応じて割り込み処理を行なう割り込み処理ステップ
    と、 を有することを特徴とする伝送方法。
JP2001162876A 2001-05-30 2001-05-30 伝送装置及び伝送方法 Expired - Lifetime JP4393014B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2001162876A JP4393014B2 (ja) 2001-05-30 2001-05-30 伝送装置及び伝送方法
CNB028136098A CN1243314C (zh) 2001-05-30 2002-05-24 传送装置和传送方法
EP02728154A EP1391827B1 (en) 2001-05-30 2002-05-24 Transmission apparatus and tramsmission method
US10/479,376 US7421527B2 (en) 2001-05-30 2002-05-24 Transmission apparatus and transmission method
CA002448925A CA2448925A1 (en) 2001-05-30 2002-05-24 Transmission apparatus and tramsmission method
PCT/JP2002/005086 WO2002099662A1 (fr) 2001-05-30 2002-05-24 Dispositif et procede de transmission
KR1020037015578A KR100906273B1 (ko) 2001-05-30 2002-05-24 전송장치 및 전송방법
TW091111270A TW586060B (en) 2001-05-30 2002-05-28 Transmission apparatus and transmitting method
HK04108987A HK1066080A1 (en) 2001-05-30 2004-11-15 Transmission apparatus and transmission method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001162876A JP4393014B2 (ja) 2001-05-30 2001-05-30 伝送装置及び伝送方法

Publications (3)

Publication Number Publication Date
JP2002351813A true JP2002351813A (ja) 2002-12-06
JP2002351813A5 JP2002351813A5 (ja) 2004-07-15
JP4393014B2 JP4393014B2 (ja) 2010-01-06

Family

ID=19005935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001162876A Expired - Lifetime JP4393014B2 (ja) 2001-05-30 2001-05-30 伝送装置及び伝送方法

Country Status (9)

Country Link
US (1) US7421527B2 (ja)
EP (1) EP1391827B1 (ja)
JP (1) JP4393014B2 (ja)
KR (1) KR100906273B1 (ja)
CN (1) CN1243314C (ja)
CA (1) CA2448925A1 (ja)
HK (1) HK1066080A1 (ja)
TW (1) TW586060B (ja)
WO (1) WO2002099662A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006065632A (ja) * 2004-08-27 2006-03-09 Kyocera Mita Corp 通信制御装置及び通信制御方法
JP2008176743A (ja) * 2007-01-22 2008-07-31 Canon Inc シリアル通信システム及び画像形成装置
US7471926B2 (en) 2003-04-01 2008-12-30 Nec Corporation Information processing terminal system and transmission/reception method using the same
JP2012043410A (ja) * 2010-07-23 2012-03-01 Panasonic Corp ホスト装置、周辺装置、通信システム、および、通信方法
JPWO2013124915A1 (ja) * 2012-02-24 2015-05-21 パナソニックIpマネジメント株式会社 スレーブ装置、マスタ装置、及び通信システム

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101167038A (zh) * 2005-04-27 2008-04-23 松下电器产业株式会社 卡型电子装置以及主机装置
JP2007148545A (ja) * 2005-11-24 2007-06-14 Brother Ind Ltd 情報配信システム、情報配信方法、ノード装置、及びノード処理プログラム
JP5270288B2 (ja) * 2007-10-01 2013-08-21 パナソニック株式会社 送信装置
US20110179212A1 (en) * 2010-01-20 2011-07-21 Charles Andrew Hartman Bus arbitration for sideband signals
US9973752B2 (en) 2011-12-28 2018-05-15 Intel Corporation Intelligent MSI-X interrupts for video analytics and encoding
US11147020B2 (en) * 2017-11-06 2021-10-12 Nikon Corporation Program and electronic device
EP3940544A1 (de) * 2020-07-14 2022-01-19 VEGA Grieshaber KG Verfahren zur datenübertragung und schaltungsanordnung dafür

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54107235A (en) * 1978-02-09 1979-08-22 Nec Corp Interrupt control system
JPS6041782B2 (ja) * 1978-03-14 1985-09-18 三洋電機株式会社 割込要求方式
JP2690146B2 (ja) * 1989-05-30 1997-12-10 沖電気工業株式会社 割込み通知方式
US5327121A (en) * 1990-11-09 1994-07-05 Hewlett-Packard Company Three line communications method and apparatus
JPH05128060A (ja) 1991-11-01 1993-05-25 Fujitsu Ltd 情報処理装置
JPH07105031A (ja) * 1993-09-20 1995-04-21 Internatl Business Mach Corp <Ibm> 多重プロセッサ・コンピュータ・システム内で割込み情報を伝えるための方法および装置
US5692199A (en) 1993-10-28 1997-11-25 Elonex I.P. Holdings, Ltd. Personal digital assistant module having a host interconnect bus without an interrupt line and which handles interrupts as addresses associated with specific interrupts in memory
US5671421A (en) * 1994-12-07 1997-09-23 Intel Corporation Serial interrupt bus protocol
JPH0997177A (ja) * 1995-09-29 1997-04-08 Toshiba Corp コンピュータシステムの割り込み制御方式
US5854908A (en) * 1996-10-15 1998-12-29 International Business Machines Corporation Computer system generating a processor interrupt in response to receiving an interrupt/data synchronizing signal over a data bus
US6295573B1 (en) * 1999-02-16 2001-09-25 Advanced Micro Devices, Inc. Point-to-point interrupt messaging within a multiprocessing computer system
US6772264B1 (en) * 2000-05-22 2004-08-03 International Business Machines Corporation Enabling a docking station for ISA adapters
WO2004036440A1 (ja) * 2002-10-16 2004-04-29 Matsushita Electric Industrial Co., Ltd. Icカード、データ転送装置、データ転送方法及びデータ転送方法のプログラム

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7471926B2 (en) 2003-04-01 2008-12-30 Nec Corporation Information processing terminal system and transmission/reception method using the same
US8126390B2 (en) 2003-04-01 2012-02-28 Nec Corporation Data processing terminal system and transmitting and receiving method using the same
US8447224B2 (en) 2003-04-01 2013-05-21 Nec Corporation Data processing terminal system and transmitting and receiving method using the same
US8489014B2 (en) 2003-04-01 2013-07-16 Nec Corporation Data processing terminal system and transmitting and receiving method using the same
US8538348B2 (en) 2003-04-01 2013-09-17 Nec Corporation Data processing terminal system and transmitting and receiving method using the same
JP2006065632A (ja) * 2004-08-27 2006-03-09 Kyocera Mita Corp 通信制御装置及び通信制御方法
JP2008176743A (ja) * 2007-01-22 2008-07-31 Canon Inc シリアル通信システム及び画像形成装置
JP2012043410A (ja) * 2010-07-23 2012-03-01 Panasonic Corp ホスト装置、周辺装置、通信システム、および、通信方法
JPWO2013124915A1 (ja) * 2012-02-24 2015-05-21 パナソニックIpマネジメント株式会社 スレーブ装置、マスタ装置、及び通信システム
US9378166B2 (en) 2012-02-24 2016-06-28 Panasonic Intellectual Property Management Co., Ltd. Slave device, master device, communication system, and communication method

Also Published As

Publication number Publication date
EP1391827B1 (en) 2013-04-03
JP4393014B2 (ja) 2010-01-06
KR20040004668A (ko) 2004-01-13
CA2448925A1 (en) 2002-12-12
US20040158650A1 (en) 2004-08-12
KR100906273B1 (ko) 2009-07-06
EP1391827A4 (en) 2008-05-07
HK1066080A1 (en) 2005-03-11
TW586060B (en) 2004-05-01
CN1243314C (zh) 2006-02-22
US7421527B2 (en) 2008-09-02
WO2002099662A1 (fr) 2002-12-12
EP1391827A1 (en) 2004-02-25
CN1524232A (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
JP2000232465A (ja) インタフェース制御装置及びインタフェース制御方法
JP2002351813A (ja) 伝送装置及び伝送方法
JP2006343815A (ja) 通信装置、通信方法、通信システム
US6763413B2 (en) Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
KR100614638B1 (ko) 고속의 무선 통신에 적합한 하이브리드형 직렬 주변 장치 인터페이스 회로 및 그 방법
EP3908017A1 (en) Method and apparatus for establishing bluetooth data channel
JPH10229410A (ja) データ処理装置、電子機器および通信システム
US20060242340A1 (en) Image sensing device
JP2003501892A (ja) 電子ネットワークにおけるコンテクストを切り換える装置及び方法
US8149873B2 (en) Data transmission apparatus efficiently using network resources
US11233514B2 (en) Semiconductor device including subsystem interfaces and communications method thereof
JPH10303962A (ja) ノード認識方法
JP4364404B2 (ja) 通信装置
EP1128272B1 (en) Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
JP4439161B2 (ja) データ送信方法、通信システム、処理装置、コンピュータプログラム及び記録媒体
JP2724323B2 (ja) 信号切換装置および信号切換方法
JP4411138B2 (ja) データフロー制御方式、その回路、およびその方法
WO2009095969A1 (ja) データ転送装置、データ転送システム、及びデータ転送方法
JP3593882B2 (ja) 印刷装置及びインターフェース制御方法
JPH10290246A (ja) 通信装置および通信方法
JP3952051B2 (ja) 通信端末およびプログラム
CN115967783A (zh) 切换影音接收接口的方法与电路***
JP2005286845A (ja) 複数機器同期稼働システム
JP2002215567A (ja) Usb制御装置
JP2004236013A (ja) データ伝送装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050214

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050225

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050408

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050524

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091013

R150 Certificate of patent or registration of utility model

Ref document number: 4393014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121023

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131023

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term