JP2002350515A - ビット・エラー・レート測定 - Google Patents
ビット・エラー・レート測定Info
- Publication number
- JP2002350515A JP2002350515A JP2002060735A JP2002060735A JP2002350515A JP 2002350515 A JP2002350515 A JP 2002350515A JP 2002060735 A JP2002060735 A JP 2002060735A JP 2002060735 A JP2002060735 A JP 2002060735A JP 2002350515 A JP2002350515 A JP 2002350515A
- Authority
- JP
- Japan
- Prior art keywords
- sampling points
- test
- ber value
- ber
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
- G01R31/3171—BER [Bit Error Rate] test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】製造現場に好適な過渡現象テスト方法を提供す
る。 【解決手段】被測定物（ＤＵＴ）としてデジタル回路を
テストするための方法であって、所定の数のサンプリン
グ・ポイントのそれぞれについて、観測されるデジタル
信号の総数に対するエラー・デジタル信号の比率を表し
たビット・エラー・レートＢＥＲを求める第一のステッ
プと、前記求められたＢＥＲ値がそのサンプリング・ポ
イントに関するしきいＢＥＲ値を超えるか否かを判定す
ることによって、前記所定の数のサンプリング・ポイン
トのそれぞれに関するテストを実行する第二のステップ
と、前記第二のステップにて得たテスト結果を解析し
て、前記ＤＵＴの状態に関するステートメントを生成す
るステップ、とが含まれている方法。
る。 【解決手段】被測定物（ＤＵＴ）としてデジタル回路を
テストするための方法であって、所定の数のサンプリン
グ・ポイントのそれぞれについて、観測されるデジタル
信号の総数に対するエラー・デジタル信号の比率を表し
たビット・エラー・レートＢＥＲを求める第一のステッ
プと、前記求められたＢＥＲ値がそのサンプリング・ポ
イントに関するしきいＢＥＲ値を超えるか否かを判定す
ることによって、前記所定の数のサンプリング・ポイン
トのそれぞれに関するテストを実行する第二のステップ
と、前記第二のステップにて得たテスト結果を解析し
て、前記ＤＵＴの状態に関するステートメントを生成す
るステップ、とが含まれている方法。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル回路の過
渡反応の特性解明に関するものである。
渡反応の特性解明に関するものである。
【０００２】
【従来の技術】デジタル回路の過渡反応、すなわち、論
理０から論理１及びその逆への遷移の特性解明は、こう
したデジタル回路の設計並びに製造にとってますます重
要になってきた。
理０から論理１及びその逆への遷移の特性解明は、こう
したデジタル回路の設計並びに製造にとってますます重
要になってきた。
【０００３】標準的なプロセスは、オシロスコープによ
ってデジタル過渡反応を視覚化することである。実際の
過渡信号がサンプリングされ、表示される。図１には、
オシロスコープによって得られた典型的な視覚化例が示
されているが、この場合、論理「低」と論理「高」の間
における複数の個別遷移１０Ａ及び１０Ｂと、「高」と
「低」の間における複数の個別遷移２０Ａ及び２０Ｂ
が、重ね合わせられ、従って、同時に表示される。図１
の表現は、「アイ・ダイヤグラム」とも呼ばれ、データ
・パターンの周期毎に、オシロスコープをトリガするこ
とによって生成される。従って、パターン内の全ての遷
移は、スクリーンに同時に示される。
ってデジタル過渡反応を視覚化することである。実際の
過渡信号がサンプリングされ、表示される。図１には、
オシロスコープによって得られた典型的な視覚化例が示
されているが、この場合、論理「低」と論理「高」の間
における複数の個別遷移１０Ａ及び１０Ｂと、「高」と
「低」の間における複数の個別遷移２０Ａ及び２０Ｂ
が、重ね合わせられ、従って、同時に表示される。図１
の表現は、「アイ・ダイヤグラム」とも呼ばれ、データ
・パターンの周期毎に、オシロスコープをトリガするこ
とによって生成される。従って、パターン内の全ての遷
移は、スクリーンに同時に示される。
【０００４】デジタル回路のもう１つの特性解明では、
いわゆるビット・エラー・レート（ＢＥＲ）、すなわ
ち、観測されるデジタル信号の総数に対するエラー・デ
ジタル信号（Ｂｉｔ）の比率を求めることが必要にな
る。超えてはならない典型的なエラー・ビット・レート
は、１０−９〜１０−１２の範囲であり、換言すれば、
用途に従って、１０９〜１０１２のうち１つのエラーを
許容することができる。一方、それは、有意味のテスト
結果（例えば、＞９５％の信頼水準）を得るには、エラ
ーなしで、少なくとも（１０９〜１０１２の）３倍のＢ
ｉｔのテストを実施しなければならないということにな
る。しかし、これによって、測定時間が長くなるので、
ＢＥＲの特性解明は、一般に、極めて時間を浪費するタ
スクである。
いわゆるビット・エラー・レート（ＢＥＲ）、すなわ
ち、観測されるデジタル信号の総数に対するエラー・デ
ジタル信号（Ｂｉｔ）の比率を求めることが必要にな
る。超えてはならない典型的なエラー・ビット・レート
は、１０−９〜１０−１２の範囲であり、換言すれば、
用途に従って、１０９〜１０１２のうち１つのエラーを
許容することができる。一方、それは、有意味のテスト
結果（例えば、＞９５％の信頼水準）を得るには、エラ
ーなしで、少なくとも（１０９〜１０１２の）３倍のＢ
ｉｔのテストを実施しなければならないということにな
る。しかし、これによって、測定時間が長くなるので、
ＢＥＲの特性解明は、一般に、極めて時間を浪費するタ
スクである。
【０００５】図２には、図１と同じテストに関して得ら
れた、いわゆるＢＥＲアイ・ダイヤグラムが示されてい
るが、両方とも、出願人であるアジレント・テクノロジ
社製の、Ａｇｉｌｅｎｔ（登録商標）８１２００ Ｄａ
ｔａ Ｇｅｎｅｒａｔｏｒ／Ａｎａｌｙｚｅｒ Ｐｌａ
ｔｆｏｒｍ及びＡｇｉｌｅｎｔ（登録商標）Ｅ４８７４
Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ Ｓｏｆｔｗａｒ
ｅ Ｃｏｍｐｏｎｅｎｔｓによって得られたものであ
る。２次元グラフ式表現としてのアイ・ダイヤグラム
は、解析器の遅延及びしきい値に関する掃引を利用して
生成される。ＢＥＲ情報は、各サンプリング・ポイント
毎にカラー・コーディングによって表示される。ＢＥＲ
は、周期の一部内（アイ開口が１００％未満であるた
め）及び正当なしきい値内においては、ほんのわずかに
しかならない可能性がある。その結果、ＢＥＲがサンプ
リング・ポイントによって決まる、アイ・パターンが生
じることになる。ＢＥＲの結果値は、各サンプリング・
ポイント毎に求められる。
れた、いわゆるＢＥＲアイ・ダイヤグラムが示されてい
るが、両方とも、出願人であるアジレント・テクノロジ
社製の、Ａｇｉｌｅｎｔ（登録商標）８１２００ Ｄａ
ｔａ Ｇｅｎｅｒａｔｏｒ／Ａｎａｌｙｚｅｒ Ｐｌａ
ｔｆｏｒｍ及びＡｇｉｌｅｎｔ（登録商標）Ｅ４８７４
Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ Ｓｏｆｔｗａｒ
ｅ Ｃｏｍｐｏｎｅｎｔｓによって得られたものであ
る。２次元グラフ式表現としてのアイ・ダイヤグラム
は、解析器の遅延及びしきい値に関する掃引を利用して
生成される。ＢＥＲ情報は、各サンプリング・ポイント
毎にカラー・コーディングによって表示される。ＢＥＲ
は、周期の一部内（アイ開口が１００％未満であるた
め）及び正当なしきい値内においては、ほんのわずかに
しかならない可能性がある。その結果、ＢＥＲがサンプ
リング・ポイントによって決まる、アイ・パターンが生
じることになる。ＢＥＲの結果値は、各サンプリング・
ポイント毎に求められる。
【０００６】図１のアイ・ダイヤグラム（オシロスコー
プによる）によって、パルス形に関する追加情報（オー
バシュート等）が得られるが、図２のＢＥＲアイ・ダイ
ヤグラム（Ａｇｉｌｅｎｔ ８１２００による）によれ
ば、アイ内のサンプリング・ポイントの位置に従って、
ビット・エラー・レートを予測することが可能な情報が
得られる。
プによる）によって、パルス形に関する追加情報（オー
バシュート等）が得られるが、図２のＢＥＲアイ・ダイ
ヤグラム（Ａｇｉｌｅｎｔ ８１２００による）によれ
ば、アイ内のサンプリング・ポイントの位置に従って、
ビット・エラー・レートを予測することが可能な情報が
得られる。
【０００７】デジタル回路の実際の過渡反応は、データ
伝送速度が増すにつれて、次第に悪化する。低周波数に
おいて急峻な（高から低または低から高への）遷移を示
す回路は、周波数が高くなると、「長い勾配」を示し、
従って、勾配の実際の推移も、ジッタまたは他の影響を
被ることになる。言うまでもなく、こうした「長く、フ
ァジイな勾配」によって、やはり、エラーの確率が高ま
ることになる。
伝送速度が増すにつれて、次第に悪化する。低周波数に
おいて急峻な（高から低または低から高への）遷移を示
す回路は、周波数が高くなると、「長い勾配」を示し、
従って、勾配の実際の推移も、ジッタまたは他の影響を
被ることになる。言うまでもなく、こうした「長く、フ
ァジイな勾配」によって、やはり、エラーの確率が高ま
ることになる。
【０００８】すなわち、製造環境におけるテスト用途に
関して、オシロスコープ・アプローチ（図１）を適用で
きるのは、これまでのところ、こうしたグラフ式アイ・
ダイヤグラムを「解釈する」ことが可能な高度な訓練を
受けた人員が得られるか、あるいは、特定のマスク整合
アルゴリズムが用いられている場合に限られることが分
かっている。一方では、図２に示すＢＥＲ測定は、一般
に、極めて時間を浪費する。他方、ＢＥＲ測定は、一般
に、全てのデータ・ビットを検討するが、オシロスコー
プ測定は、サンプリング・レートが制限されるので、デ
ータ情報のわずかな部分だけしか検出することができな
い。
関して、オシロスコープ・アプローチ（図１）を適用で
きるのは、これまでのところ、こうしたグラフ式アイ・
ダイヤグラムを「解釈する」ことが可能な高度な訓練を
受けた人員が得られるか、あるいは、特定のマスク整合
アルゴリズムが用いられている場合に限られることが分
かっている。一方では、図２に示すＢＥＲ測定は、一般
に、極めて時間を浪費する。他方、ＢＥＲ測定は、一般
に、全てのデータ・ビットを検討するが、オシロスコー
プ測定は、サンプリング・レートが制限されるので、デ
ータ情報のわずかな部分だけしか検出することができな
い。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は、とりわけ、製造作業場での運用を促進するために改
良を施された過渡現象テストを提供することにある。
は、とりわけ、製造作業場での運用を促進するために改
良を施された過渡現象テストを提供することにある。
【００１０】
【課題を解決するための手段】この目的は、独立請求項
によって解決される。望ましい実施態様については、従
属請求項によって示されている。
によって解決される。望ましい実施態様については、従
属請求項によって示されている。
【００１１】本発明によれば、デジタル回路（テストを
受ける回路ＤＵＴとしての）は、テスト装置が、所定の
数のサンプリング・ポイントについて合格／不合格テス
トを実施して、デジタル回路内における論理信号の過渡
反応を特性解明するという形で、テストされる。各サン
プリング・ポイント毎に、テスト装置は、観測されるデ
ジタル信号の総数に対するエラー・デジタル信号の比率
を表すビット・エラー・レート（ＢＥＲ）を求める。次
に、求められたＢＥＲ値と、そのサンプリング・ポイン
トに関するしきいＢＥＲ値が比較され、求められたＢＥ
Ｒ値がしきいＢＥＲ値を超えると、このサンプリング・
ポイントに関するテストは不合格になる。全てのサンプ
リング・ポイントが同じしきいＢＥＲ値を有する可能性
があるのは明白である。
受ける回路ＤＵＴとしての）は、テスト装置が、所定の
数のサンプリング・ポイントについて合格／不合格テス
トを実施して、デジタル回路内における論理信号の過渡
反応を特性解明するという形で、テストされる。各サン
プリング・ポイント毎に、テスト装置は、観測されるデ
ジタル信号の総数に対するエラー・デジタル信号の比率
を表すビット・エラー・レート（ＢＥＲ）を求める。次
に、求められたＢＥＲ値と、そのサンプリング・ポイン
トに関するしきいＢＥＲ値が比較され、求められたＢＥ
Ｒ値がしきいＢＥＲ値を超えると、このサンプリング・
ポイントに関するテストは不合格になる。全てのサンプ
リング・ポイントが同じしきいＢＥＲ値を有する可能性
があるのは明白である。
【００１２】特定の用途によっては、全てのサンプリン
グ・ポイントが合格すると、デジタル回路全体のテスト
が合格とみなすことが可能である。しかし、２つ以上の
サンプリング・ポイントが不合格になる場合、あるい
は、例えば、サンプリング・ポイントのいくつかまたは
全てのＢＥＲ値を合計した値が、定義済み総ＢＥＲ値を
超える場合、そのテストだけが不合格になるように、追
加解析判定基準を適用することも可能である。さらに、
例えば、ある重要なサンプリング・ポイントの重要性ま
たは関連性を強調または優先するため、１つ以上のサン
プリング・ポイントに関して求められたＢＥＲ値が、定
義済み評価係数によって評価されるように、評価基準を
適用することも可能である。前述の判定基準及び解析方
法は、単なる望ましい例でしかなく、網羅したものでは
ないのは明白である。実際の解析及び規定の判定基準
は、特にそのデジタル回路の用途及び仕様との関係にお
いて決まる。
グ・ポイントが合格すると、デジタル回路全体のテスト
が合格とみなすことが可能である。しかし、２つ以上の
サンプリング・ポイントが不合格になる場合、あるい
は、例えば、サンプリング・ポイントのいくつかまたは
全てのＢＥＲ値を合計した値が、定義済み総ＢＥＲ値を
超える場合、そのテストだけが不合格になるように、追
加解析判定基準を適用することも可能である。さらに、
例えば、ある重要なサンプリング・ポイントの重要性ま
たは関連性を強調または優先するため、１つ以上のサン
プリング・ポイントに関して求められたＢＥＲ値が、定
義済み評価係数によって評価されるように、評価基準を
適用することも可能である。前述の判定基準及び解析方
法は、単なる望ましい例でしかなく、網羅したものでは
ないのは明白である。実際の解析及び規定の判定基準
は、特にそのデジタル回路の用途及び仕様との関係にお
いて決まる。
【００１３】サンプリング・ポイントは、デジタル回路
の特性解明を効率よく行われるように選択するのが望ま
しい。サンプリング・ポイントは、クリティカルな遷移
領域において選択するのが望ましい。サンプリング・ポ
イント数を最小限に抑えることによって、必要なテスト
時間も最短化される。サンプリング・ポイントの定義に
有効な情報は、こうした他のデジタル回路に対する以前
の測定結果、とりわけ、例えば図２に示すような、サン
プリング・ポイントの全範囲に対する「完全な」測定結
果である。従って、クリティカルな領域の識別が可能に
なる。その他の情報としては、デジタル回路のＢＥＲ規
格が考えられる。
の特性解明を効率よく行われるように選択するのが望ま
しい。サンプリング・ポイントは、クリティカルな遷移
領域において選択するのが望ましい。サンプリング・ポ
イント数を最小限に抑えることによって、必要なテスト
時間も最短化される。サンプリング・ポイントの定義に
有効な情報は、こうした他のデジタル回路に対する以前
の測定結果、とりわけ、例えば図２に示すような、サン
プリング・ポイントの全範囲に対する「完全な」測定結
果である。従って、クリティカルな領域の識別が可能に
なる。その他の情報としては、デジタル回路のＢＥＲ規
格が考えられる。
【００１４】サンプリング・ポイントは、ユーザが「手
動で」選択することもできるし、テスト装置が自動的に
設定または提案することも可能である。後者の場合、テ
スト装置は、少なくとも、１つの基準測定値または他の
基準情報を必要とする。さらに、半自動モードの場合、
テスト装置は、「サンプリング・ポイント」を提案する
ことができるが、これは、ユーザによる修正も可能であ
り、さらに、サンプリング・ポイントを追加することも
可能である。
動で」選択することもできるし、テスト装置が自動的に
設定または提案することも可能である。後者の場合、テ
スト装置は、少なくとも、１つの基準測定値または他の
基準情報を必要とする。さらに、半自動モードの場合、
テスト装置は、「サンプリング・ポイント」を提案する
ことができるが、これは、ユーザによる修正も可能であ
り、さらに、サンプリング・ポイントを追加することも
可能である。
【００１５】サンプリング・ポイントは、適用可能であ
れば、ＤＵＴに加えられるか、または、ＤＵＴのクロッ
ク出力から得られる基準クロック信号の遷移に対するそ
の絶対位置または相対位置によって決定されるのが望ま
しい。これは、基準クロック信号のような、信号の遷移
それ自体または他の遷移に対する、絶対または相対しき
い値、及び、絶対または相対サンプリング・ポイント遅
延値を備えるサンプリング・ポイントを決定することに
よって実施可能である。
れば、ＤＵＴに加えられるか、または、ＤＵＴのクロッ
ク出力から得られる基準クロック信号の遷移に対するそ
の絶対位置または相対位置によって決定されるのが望ま
しい。これは、基準クロック信号のような、信号の遷移
それ自体または他の遷移に対する、絶対または相対しき
い値、及び、絶対または相対サンプリング・ポイント遅
延値を備えるサンプリング・ポイントを決定することに
よって実施可能である。
【００１６】望ましいサンプリング・ポイントを選択す
るための望ましい実施態様の場合、しきい値が一定に保
たれている間に、サンプリング・ポイントの遅延掃引を
行う、いわゆるバスタブ測定が用いられる。これは、例
えば図２に示す、完全なＢＥＲアイ・ダイヤグラムのあ
る単一行に相当する。こうした各測定によって、アイの
開口部に対応する位相マージンが得られ、低のＢＥＲ値
から高のＢＥＲ値への遷移（図１の場合、１０Ａ、２０
Ａまたは２０Ｂ、１０Ｂである）における２つのサンプ
リング・ポイントが導き出されることになる。こうした
測定は、高レベルと低レベルの間の選択レベルについて
繰り返し実施することが可能である。例えば、振幅の２
０％、５０％、及び、８０％において、３回の測定を実
施することによって、６つの特性サンプリング・ポイン
トが得られるようにするのが望ましい。こうして選択さ
れたサンプリング・ポイントは、ＤＵＴの許容差に対処
するため、わずかに「アイの内側」に向かってシフトさ
せることが可能である。
るための望ましい実施態様の場合、しきい値が一定に保
たれている間に、サンプリング・ポイントの遅延掃引を
行う、いわゆるバスタブ測定が用いられる。これは、例
えば図２に示す、完全なＢＥＲアイ・ダイヤグラムのあ
る単一行に相当する。こうした各測定によって、アイの
開口部に対応する位相マージンが得られ、低のＢＥＲ値
から高のＢＥＲ値への遷移（図１の場合、１０Ａ、２０
Ａまたは２０Ｂ、１０Ｂである）における２つのサンプ
リング・ポイントが導き出されることになる。こうした
測定は、高レベルと低レベルの間の選択レベルについて
繰り返し実施することが可能である。例えば、振幅の２
０％、５０％、及び、８０％において、３回の測定を実
施することによって、６つの特性サンプリング・ポイン
トが得られるようにするのが望ましい。こうして選択さ
れたサンプリング・ポイントは、ＤＵＴの許容差に対処
するため、わずかに「アイの内側」に向かってシフトさ
せることが可能である。
【００１７】本発明では、適用可能なサンプリング・ポ
イントの全範囲からほんのわずかではあるが、有意のサ
ンプリング・ポイントを選択することによって、テスト
時間を大幅に短縮することが可能になり、これにより、
可能性のある自動化高速テスト応用例を、とりわけ、生
産作業場で用いられる合格／不合格テストとして適用す
ることが可能になる。２．４８８ＧＨｚ（ＯＣ４８）の
クロック・レートで、＜１０−８のしきいＢＥＲ値を用
いて、６つの選択サンプリング・ポイントだけしかテス
トされないある例では、純測定時間は、わずか７２３ｍ
ｓにしかならない。同期に関して１秒、さらに、再プロ
グラミングに関して１５０ｎｓを考慮すると、この合計
によって、全テスト時間はほぼ２．５ｓになる。これに
対して、オシロスコープの場合には、まず、サンプリン
グ・ポイント毎に１００〜２００のサンプルに関して、
その２．５ｓを考慮に入れることになったであろう。す
なわち、本発明によれば、時間を短縮して、テストの信
頼性が向上することになる。
イントの全範囲からほんのわずかではあるが、有意のサ
ンプリング・ポイントを選択することによって、テスト
時間を大幅に短縮することが可能になり、これにより、
可能性のある自動化高速テスト応用例を、とりわけ、生
産作業場で用いられる合格／不合格テストとして適用す
ることが可能になる。２．４８８ＧＨｚ（ＯＣ４８）の
クロック・レートで、＜１０−８のしきいＢＥＲ値を用
いて、６つの選択サンプリング・ポイントだけしかテス
トされないある例では、純測定時間は、わずか７２３ｍ
ｓにしかならない。同期に関して１秒、さらに、再プロ
グラミングに関して１５０ｎｓを考慮すると、この合計
によって、全テスト時間はほぼ２．５ｓになる。これに
対して、オシロスコープの場合には、まず、サンプリン
グ・ポイント毎に１００〜２００のサンプルに関して、
その２．５ｓを考慮に入れることになったであろう。す
なわち、本発明によれば、時間を短縮して、テストの信
頼性が向上することになる。
【００１８】本発明が、部分的にまたは全体として、任
意の種類のデータ・キャリアに記憶することができる
か、もしくは、前記データ・キャリアによって別様に供
給することが可能な、または、任意の適合するデータ処
理装置において、もしくは、前記データ処理装置によっ
て実行することが可能な、１つ以上の適合するソフトウ
ェア・プログラムによって実施または支援することが可
能であることは明白である。
意の種類のデータ・キャリアに記憶することができる
か、もしくは、前記データ・キャリアによって別様に供
給することが可能な、または、任意の適合するデータ処
理装置において、もしくは、前記データ処理装置によっ
て実行することが可能な、１つ以上の適合するソフトウ
ェア・プログラムによって実施または支援することが可
能であることは明白である。
【００１９】
【発明の実施の形態】図３では、発生器１００によっ
て、テストを受ける装置（ＤＵＴ）１１０に刺激テスト
信号（「データ・イン」及び「クロック・イン」）が加
えられ、解析器１２０が、ＤＵＴ１１０から応答信号
（「データ・アウト」及び「クロック・アウト」）を受
信する。このアーキテクチャは、発生器１００と解析器
１２０の両方を含む、出願人であるアジレント・テクノ
ロジ社製のＡｇｉｌｅｎｔ（登録商標）ＰａｒＢＥＲＴ
（登録商標）８１２５０によって施すのが望ましい。解
析器１２０は、できれば、受信した応答信号からの再構
成（例えば、ＰＲＢＳを用いる場合）を通じて、また
は、予測データ・メモリを対照することによって、ＤＵ
Ｔ１１０から受信した応答信号と予測応答信号を比較す
る。予測応答信号が、やはり、発生器１００からの刺激
テスト信号から直接導き出すことができるのも明白であ
る。
て、テストを受ける装置（ＤＵＴ）１１０に刺激テスト
信号（「データ・イン」及び「クロック・イン」）が加
えられ、解析器１２０が、ＤＵＴ１１０から応答信号
（「データ・アウト」及び「クロック・アウト」）を受
信する。このアーキテクチャは、発生器１００と解析器
１２０の両方を含む、出願人であるアジレント・テクノ
ロジ社製のＡｇｉｌｅｎｔ（登録商標）ＰａｒＢＥＲＴ
（登録商標）８１２５０によって施すのが望ましい。解
析器１２０は、できれば、受信した応答信号からの再構
成（例えば、ＰＲＢＳを用いる場合）を通じて、また
は、予測データ・メモリを対照することによって、ＤＵ
Ｔ１１０から受信した応答信号と予測応答信号を比較す
る。予測応答信号が、やはり、発生器１００からの刺激
テスト信号から直接導き出すことができるのも明白であ
る。
【００２０】動作時、発生器１００によって、ＤＵＴ１
１０に刺激信号が加えられ、解析器１２０が、ＤＵＴ１
１０からその刺激信号に対する応答信号を受信する。解
析器１２０は、ＤＵＴ１１０から受信した応答信号と予
測データ信号を比較する。処理装置１３０（Ａｇｉｌｅ
ｎｔ（登録商標）ＰａｒＢＥＲＴ（登録商標）８１２５
０の一部とすることも可能である）が、あらかじめ与え
られた数のサンプリング・ポイントのそれぞれについ
て、ＢＥＲ値を求める。各サンプリング・ポイントは、
マスタ・クロック遷移に対する遅延時間、及び、ＤＵＴ
１１０の出力信号に関するしきい値によって決定するの
が望ましい。
１０に刺激信号が加えられ、解析器１２０が、ＤＵＴ１
１０からその刺激信号に対する応答信号を受信する。解
析器１２０は、ＤＵＴ１１０から受信した応答信号と予
測データ信号を比較する。処理装置１３０（Ａｇｉｌｅ
ｎｔ（登録商標）ＰａｒＢＥＲＴ（登録商標）８１２５
０の一部とすることも可能である）が、あらかじめ与え
られた数のサンプリング・ポイントのそれぞれについ
て、ＢＥＲ値を求める。各サンプリング・ポイントは、
マスタ・クロック遷移に対する遅延時間、及び、ＤＵＴ
１１０の出力信号に関するしきい値によって決定するの
が望ましい。
【００２１】処理装置１３０は、さらに、各サンプリン
グ・ポイント毎に、求められたＢＥＲ値とあらかじめ与
えられたしきいＢＥＲ値を比較する。求められたＢＥＲ
値がしきいＢＥＲ値を超える場合、このサンプリング・
ポイントに関するテストは、「不合格」とみなされるこ
とになる。そうではなく、求められたＢＥＲ値が、しき
いＢＥＲ値以下の場合には、このサンプリング・ポイン
トに関するテストは、「合格」とみなされることにな
る。
グ・ポイント毎に、求められたＢＥＲ値とあらかじめ与
えられたしきいＢＥＲ値を比較する。求められたＢＥＲ
値がしきいＢＥＲ値を超える場合、このサンプリング・
ポイントに関するテストは、「不合格」とみなされるこ
とになる。そうではなく、求められたＢＥＲ値が、しき
いＢＥＲ値以下の場合には、このサンプリング・ポイン
トに関するテストは、「合格」とみなされることにな
る。
【００２２】望ましい実施態様の場合、少なくとも１つ
のサンプリング・ポイントに関するテストが「不合格」
になると、処理装置１３０は、テスト全体（全てのサン
プリング・ポイントに関する）を「不合格」とみなすこ
とになる。
のサンプリング・ポイントに関するテストが「不合格」
になると、処理装置１３０は、テスト全体（全てのサン
プリング・ポイントに関する）を「不合格」とみなすこ
とになる。
【００２３】図４には、図１に示す遷移のグラフ表現を
用いたサンプリング・ポイントの選択が例示されてい
る。しかし、言うまでもなく、このサンプリング・ポイ
ントの選択は、図１の表示とは無関係であり、図４の表
現は、より明確な理解に役立つだけのものである。
用いたサンプリング・ポイントの選択が例示されてい
る。しかし、言うまでもなく、このサンプリング・ポイ
ントの選択は、図１の表示とは無関係であり、図４の表
現は、より明確な理解に役立つだけのものである。
【００２４】望ましいサンプリング・ポイントを選択す
るため、いわゆるバスタブ測定が実行される。そのた
め、サンプリング・ポイント遅延掃引が施され、しきい
値が一定に保たれる。図１の例では、しきい値レベルを
高と低の間の約２０％、５０％、及び、８０％のレベル
にして、３回の測定が施される。こうした各測定毎に、
ライン１０Ａ、２０Ａ、または、２０Ｂ、１０Ｂとの
「交差点」において、低ＢＥＲ値（ＢＥＲアイ・ダイヤ
グラムの内側における）から高ＢＥＲ値への遷移に関す
る２つのサンプリング・ポイントが検出される。
るため、いわゆるバスタブ測定が実行される。そのた
め、サンプリング・ポイント遅延掃引が施され、しきい
値が一定に保たれる。図１の例では、しきい値レベルを
高と低の間の約２０％、５０％、及び、８０％のレベル
にして、３回の測定が施される。こうした各測定毎に、
ライン１０Ａ、２０Ａ、または、２０Ｂ、１０Ｂとの
「交差点」において、低ＢＥＲ値（ＢＥＲアイ・ダイヤ
グラムの内側における）から高ＢＥＲ値への遷移に関す
る２つのサンプリング・ポイントが検出される。
【００２５】図４の例の場合、２０％レベルの掃引によ
って、ライン２０Ａとの「交差点」において、低ＢＥＲ
値から高ＢＥＲ値への遷移点としてサンプリング・ポイ
ント４００Ａが検出され、ライン１０Ｂとの「交差点」
において、低ＢＥＲ値から高ＢＥＲ値への遷移点として
サンプリング・ポイント４１０Ａが検出される。従っ
て、５０％レベルの掃引によって、２つのサンプリング
・ポイント４２０Ａ（ライン２０Ａとの「交差点」にお
いて）、及び、４３０Ａ（ライン２０Ｂとの「交差点」
において）が検出され、８０％レベルの掃引によって、
２つのサンプリング・ポイント４４０Ａ（ライン１０Ａ
との「交差点」において）、及び、４５０Ａ（ライン２
０Ｂとの「交差点」において）が検出される。この結
果、６つの特性サンプリング・ポイントが既に得られた
ことになり、ＤＵＴ１１０に関する有意の合格／不合格
テストを施すことが可能になる。
って、ライン２０Ａとの「交差点」において、低ＢＥＲ
値から高ＢＥＲ値への遷移点としてサンプリング・ポイ
ント４００Ａが検出され、ライン１０Ｂとの「交差点」
において、低ＢＥＲ値から高ＢＥＲ値への遷移点として
サンプリング・ポイント４１０Ａが検出される。従っ
て、５０％レベルの掃引によって、２つのサンプリング
・ポイント４２０Ａ（ライン２０Ａとの「交差点」にお
いて）、及び、４３０Ａ（ライン２０Ｂとの「交差点」
において）が検出され、８０％レベルの掃引によって、
２つのサンプリング・ポイント４４０Ａ（ライン１０Ａ
との「交差点」において）、及び、４５０Ａ（ライン２
０Ｂとの「交差点」において）が検出される。この結
果、６つの特性サンプリング・ポイントが既に得られた
ことになり、ＤＵＴ１１０に関する有意の合格／不合格
テストを施すことが可能になる。
【００２６】ＤＵＴ１１０の潜在的許容差に対処するた
め、選択されたサンプリング・ポイント４００Ａ〜４５
０Ａを「アイの内側」に向かってシフトすることによっ
て、「補正された」サンプリング・ポイント４００Ｂ〜
４５０Ｂが得られるようにすることが可能である。
め、選択されたサンプリング・ポイント４００Ａ〜４５
０Ａを「アイの内側」に向かってシフトすることによっ
て、「補正された」サンプリング・ポイント４００Ｂ〜
４５０Ｂが得られるようにすることが可能である。
【００２７】特定の実施態様例（図４に基づく）の場
合、「補正」サンプリング・ポイント４００Ｂ〜４５０
Ｂは、ＤＵＴ１１０に関する高速合格／不合格テストを
実行するための典型的なサンプリング・ポイントとして
選択される（図３の測定セットアップにおいて）。１０
−９のしきいＢＥＲ値が、サンプリング・ポイント４０
０Ｂ〜４５０Ｂのそれぞれについてセットされる。６つ
の選択サンプリング・ポイントのそれぞれについて、処
理装置１３０は、実際のＢＥＲ値を求めて、求められた
実際のＢＥＲ値とあらかじめ与えられたしきいＢＥＲ値
を比較する。
合、「補正」サンプリング・ポイント４００Ｂ〜４５０
Ｂは、ＤＵＴ１１０に関する高速合格／不合格テストを
実行するための典型的なサンプリング・ポイントとして
選択される（図３の測定セットアップにおいて）。１０
−９のしきいＢＥＲ値が、サンプリング・ポイント４０
０Ｂ〜４５０Ｂのそれぞれについてセットされる。６つ
の選択サンプリング・ポイントのそれぞれについて、処
理装置１３０は、実際のＢＥＲ値を求めて、求められた
実際のＢＥＲ値とあらかじめ与えられたしきいＢＥＲ値
を比較する。
【００２８】処理装置１３０は、少なくとも１つのサン
プリング・ポイントに関するテストが、「不合格」の場
合、換言すれば、少なくとも１つのサンプリング・ポイ
ントの実際のＢＥＲ値が１０−９のしきいＢＥＲ値を超
えると、テスト全体（６つ全てのサンプリング・ポイン
トに関する）を「不合格」とみなすことになる。
プリング・ポイントに関するテストが、「不合格」の場
合、換言すれば、少なくとも１つのサンプリング・ポイ
ントの実際のＢＥＲ値が１０−９のしきいＢＥＲ値を超
えると、テスト全体（６つ全てのサンプリング・ポイン
トに関する）を「不合格」とみなすことになる。
【００２９】以上の説明及び添付の図面から、当該技術
者には本発明に対するさまざまな修正が明らかになるで
あろう。従って、本発明は、付属の特許請求の範囲によ
ってのみ制限されるものとする。しかしながら、本発明
の広汎な応用の可能性に鑑み、以下に本発明の実施態様
を幾つか例示する。
者には本発明に対するさまざまな修正が明らかになるで
あろう。従って、本発明は、付属の特許請求の範囲によ
ってのみ制限されるものとする。しかしながら、本発明
の広汎な応用の可能性に鑑み、以下に本発明の実施態様
を幾つか例示する。
【００３０】（実施態様１）テストを受ける装置ＤＵＴ
（１１０）としてデジタル回路をテストするための方法
であって、（ａ）所定の数のサンプリング・ポイントの
それぞれについて、観測されるデジタル信号の総数に対
するエラー・デジタル信号の比率を表したビット・エラ
ー・レートＢＥＲを求めるステップと、（ｂ）前記求め
られたＢＥＲ値がそのサンプリング・ポイントに関する
しきいＢＥＲ値を超えるか否かを判定することによっ
て、前記所定の数のサンプリング・ポイントのそれぞれ
に関するテストを実行するステップと、（ｃ）ステップ
（ｂ）の前記テスト結果を解析して、前記ＤＵＴ（１１
０）の状態に関するステートメントを生成するステップ
が含まれている、方法。
（１１０）としてデジタル回路をテストするための方法
であって、（ａ）所定の数のサンプリング・ポイントの
それぞれについて、観測されるデジタル信号の総数に対
するエラー・デジタル信号の比率を表したビット・エラ
ー・レートＢＥＲを求めるステップと、（ｂ）前記求め
られたＢＥＲ値がそのサンプリング・ポイントに関する
しきいＢＥＲ値を超えるか否かを判定することによっ
て、前記所定の数のサンプリング・ポイントのそれぞれ
に関するテストを実行するステップと、（ｃ）ステップ
（ｂ）の前記テスト結果を解析して、前記ＤＵＴ（１１
０）の状態に関するステートメントを生成するステップ
が含まれている、方法。
【００３１】（実施態様２）ステップ（ａ）の前に、論
理状態間における遷移特性に関して典型的なサンプリン
グ・ポイントとして、前記所定の数のサンプリング・ポ
イントを選択するステップ（ａ１）が含まれることを特
徴とする、実施態様１に記載の方法。
理状態間における遷移特性に関して典型的なサンプリン
グ・ポイントとして、前記所定の数のサンプリング・ポ
イントを選択するステップ（ａ１）が含まれることを特
徴とする、実施態様１に記載の方法。
【００３２】（実施態様３）ステップ（ａ１）に、以前
の測定データを解析して、前記所定の数のサンプリング
・ポイントを選択するステップ（ａ２）が含まれること
を特徴とする、実施態様２に記載の方法。
の測定データを解析して、前記所定の数のサンプリング
・ポイントを選択するステップ（ａ２）が含まれること
を特徴とする、実施態様２に記載の方法。
【００３３】（実施態様４）ステップ（ａ２）に、低Ｂ
ＥＲ値から高ＢＥＲ値への遷移におけるサンプリング・
ポイントを選択するステップ（ａ３）が含まれることを
特徴とする、実施態様３に記載の方法。
ＥＲ値から高ＢＥＲ値への遷移におけるサンプリング・
ポイントを選択するステップ（ａ３）が含まれることを
特徴とする、実施態様３に記載の方法。
【００３４】（実施態様５）ステップ（ａ３）に、前記
ＤＵＴ（１１０）の許容差に対処するため、前記選択さ
れたサンプリング・ポイントを調整するステップが含ま
れることを特徴とする、実施態様４に記載の方法。
ＤＵＴ（１１０）の許容差に対処するため、前記選択さ
れたサンプリング・ポイントを調整するステップが含ま
れることを特徴とする、実施態様４に記載の方法。
【００３５】（実施態様６）ステップ（ｃ）において、
前記求められたＢＥＲ値の１つがそのサンプリング・ポ
イントに関するしきいＢＥＲ値を超えると、前記ＤＵＴ
（１１０）の状態が、テストに不合格とみなされること
を特徴とする、実施態様１または上述の実施態様の任意
の１つに記載の方法。
前記求められたＢＥＲ値の１つがそのサンプリング・ポ
イントに関するしきいＢＥＲ値を超えると、前記ＤＵＴ
（１１０）の状態が、テストに不合格とみなされること
を特徴とする、実施態様１または上述の実施態様の任意
の１つに記載の方法。
【００３６】（実施態様７）ステップ（ｃ）に、さら
に、１つ以上のサンプリング・ポイントに関して求めら
れた前記ＢＥＲ値を事前定義された評価係数で評価する
ことにより、評価基準を適用するステップ（ｃ１）が含
まれることを特徴とする、実施態様１または上述の実施
態様の任意の１つに記載の方法。
に、１つ以上のサンプリング・ポイントに関して求めら
れた前記ＢＥＲ値を事前定義された評価係数で評価する
ことにより、評価基準を適用するステップ（ｃ１）が含
まれることを特徴とする、実施態様１または上述の実施
態様の任意の１つに記載の方法。
【００３７】（実施態様８）コンピュータのようなデー
タ処理システムによる実行時に、実施態様１または上述
の実施態様の任意の１つに記載の方法を実行するため、
データ・キャリアに記憶されるのが望ましいソフトウェ
ア・プログラムまたは製品。
タ処理システムによる実行時に、実施態様１または上述
の実施態様の任意の１つに記載の方法を実行するため、
データ・キャリアに記憶されるのが望ましいソフトウェ
ア・プログラムまたは製品。
【００３８】（実施態様９）テストを受ける装置ＤＵＴ
（１１０）としてデジタル回路をテストするためのテス
ト装置（１００、１２０、１３０）であって、所定の数
のサンプリング・ポイントのそれぞれについて、観測さ
れるデジタル信号の総数に対するエラー・デジタル信号
の比率を表すことになる、ビット・エラー・レートＢＥ
Ｒを求めるための処理装置（１３０）と、前記求められ
たＢＥＲ値がそのサンプリング・ポイントに関するしき
いＢＥＲ値を超えるか否かを判定し、前記テスト結果を
解析して、前記ＤＵＴ（１１０）の状態に関するステー
トメントを生成することによって、前記所定の数のサン
プリング・ポイントのそれぞれに関するテストを実行す
るための解析装置（１２０）が含まれている、テスト装
置。
（１１０）としてデジタル回路をテストするためのテス
ト装置（１００、１２０、１３０）であって、所定の数
のサンプリング・ポイントのそれぞれについて、観測さ
れるデジタル信号の総数に対するエラー・デジタル信号
の比率を表すことになる、ビット・エラー・レートＢＥ
Ｒを求めるための処理装置（１３０）と、前記求められ
たＢＥＲ値がそのサンプリング・ポイントに関するしき
いＢＥＲ値を超えるか否かを判定し、前記テスト結果を
解析して、前記ＤＵＴ（１１０）の状態に関するステー
トメントを生成することによって、前記所定の数のサン
プリング・ポイントのそれぞれに関するテストを実行す
るための解析装置（１２０）が含まれている、テスト装
置。
【図１】オシロスコープ測定によって得られる典型的な
アイ・ダイヤグラムである。
アイ・ダイヤグラムである。
【図２】ＢＥＲ測定によって得られる典型的なアイ・ダ
イヤグラムである。
イヤグラムである。
【図３】本発明によるテスト・アーキテクチャの原理を
示す図である。
示す図である。
【図４】サンプリング・ポイントの選択を例示した図で
ある。
ある。
１００ 信号発生器 １１０ ＤＵＴ １２０ 解析装置 １３０ 処理装置
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミッツェル・フレッツェル・エレーマン ドイツ連邦共和国ワイルドバーグ ヨーゲ ルヴェーグ３ (72)発明者 ピーター・スキンツェル ドイツ連邦共和国ゲートリンゲン アンセ ルヴェーグ15−１ (72)発明者 ゲーテル・テーツェ ドイツ連邦共和国レインフェルデン・エー ツェルンゲン マティアス・ゲルンヴェル ド・ストラーセ16 Ｆターム(参考） 2G132 AA00 AA01 AB01 AB07 AC03 AD05 AE14 AE23 AK09 AL09 AL11
Claims (9)
- 【請求項１】テストを受ける装置ＤＵＴとしてデジタル
回路をテストするための方法であって、 所定の数のサンプリング・ポイントのそれぞれについ
て、観測されるデジタル信号の総数に対するエラー・デ
ジタル信号の比率を表したビット・エラー・レートＢＥ
Ｒを求める第一のステップと、 前記求められたＢＥＲ値がそのサンプリング・ポイント
に関するしきいＢＥＲ値を超えるか否かを判定すること
によって、前記所定の数のサンプリング・ポイントのそ
れぞれに関するテストを実行する第二のステップと、 前記第二のステップの前記テスト結果を解析して、前記
ＤＵＴの状態に関するステートメントを生成する第三の
ステップ、とが含まれている方法。 - 【請求項２】前記第一のステップの前に、 論理状態間における遷移特性に関して典型的なサンプリ
ング・ポイントとして、前記所定の数のサンプリング・
ポイントを選択する第四のステップが含まれることを特
徴とする、請求項１に記載の方法。 - 【請求項３】前記第四のステップに、以前の測定データ
を解析して、前記所定の数のサンプリング・ポイントを
選択する第五のステップが含まれることを特徴とする、
請求項２に記載の方法。 - 【請求項４】前記第五のステップに、低ＢＥＲ値から高
ＢＥＲ値への遷移におけるサンプリング・ポイントを選
択する第六のステップが含まれることを特徴とする、請
求項３に記載の方法。 - 【請求項５】前記第六のステップに、前記ＤＵＴの許容
差に対処するため、前記選択されたサンプリング・ポイ
ントを調整するステップが含まれることを特徴とする、
請求項４に記載の方法。 - 【請求項６】前記第三のステップにおいて、前記求めら
れたＢＥＲ値の１つがそのサンプリング・ポイントに関
するしきいＢＥＲ値を超えると、前記ＤＵＴの状態が、
テストに不合格とみなされることを特徴とする、請求項
１または上述の請求項の任意の１つに記載の方法。 - 【請求項７】前記第三のステップに、さらに、 １つ以上のサンプリング・ポイントに関して求められた
前記ＢＥＲ値を事前定義された評価係数で評価すること
により、評価基準を適用するステップが含まれることを
特徴とする、請求項１または上述の請求項の任意の１つ
に記載の方法。 - 【請求項８】コンピュータのようなデータ処理システム
による実行時に、請求項１または上述の請求項の任意の
１つに記載の方法を実行するため、データ・キャリアに
記憶される事が望ましいソフトウェア・プログラムまた
は製品。 - 【請求項９】テストを受ける装置ＤＵＴとしてデジタル
回路をテストするためのテスト装置であって、 所定の数のサンプリング・ポイントのそれぞれについ
て、観測されるデジタル信号の総数に対するエラー・デ
ジタル信号の比率を表すことになる、ビット・エラー・
レートＢＥＲを求めるための処理装置と、 前記求められたＢＥＲ値がそのサンプリング・ポイント
に関するしきいＢＥＲ値を超えるか否かを判定し、前記
テスト結果を解析して、前記ＤＵＴの状態に関するステ
ートメントを生成することによって、前記所定の数のサ
ンプリング・ポイントのそれぞれに関するテストを実行
するための解析装置が含まれている、テスト装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01106632A EP1241483B1 (en) | 2001-03-16 | 2001-03-16 | Bit error rate measurement |
| EP01106632.1 | 2001-03-16 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002350515A true JP2002350515A (ja) | 2002-12-04 |
| JP2002350515A5 JP2002350515A5 (ja) | 2005-09-02 |
| JP4046518B2 JP4046518B2 (ja) | 2008-02-13 |
Family
ID=8176813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002060735A Expired - Fee Related JP4046518B2 (ja) | 2001-03-16 | 2002-03-06 | ビット・エラー・レート測定 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7389450B2 (ja) |
| EP (1) | EP1241483B1 (ja) |
| JP (1) | JP4046518B2 (ja) |
| DE (1) | DE60103361T2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070041A (ja) * | 2003-08-20 | 2005-03-17 | Agilent Technol Inc | ジッタ変調波形分析が可能なジッタのスペクトル分析 |
| JP2005292134A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | 差動信号測定をともなう試験システム |
| JP2008014916A (ja) * | 2006-07-10 | 2008-01-24 | Anritsu Corp | 試験信号検証装置 |
| JP2009506344A (ja) * | 2005-08-29 | 2009-02-12 | テクトロニクス・インコーポレイテッド | 期待確率によるビデオ・ピーク・ジッタの測定及び表示 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6810346B2 (en) * | 2002-01-31 | 2004-10-26 | Agilent Technologies, Inc. | Composite eye diagrams |
| US6668235B2 (en) * | 2002-03-28 | 2003-12-23 | Agilent Technologies, Inc. | Identification of channels and associated signal information contributing to a portion of a composite eye diagram |
| EP1502377B1 (en) * | 2002-05-08 | 2012-08-08 | Rohde & Schwarz GmbH & Co. KG | Method for testing the error ratio of a device using a preliminary probability |
| EP1426779B1 (en) * | 2002-07-25 | 2007-08-15 | Agilent Technologies, Inc. | BER tester with signal sampling with clock recovery |
| JP2007515816A (ja) * | 2003-08-06 | 2007-06-14 | アジレント・テクノロジーズ・インク | 任意のテスト信号を使用するデジタルデータ信号のテスト |
| US7668233B2 (en) * | 2004-07-28 | 2010-02-23 | Circadiant Systems, Inc. | Method of determining jitter and apparatus for determining jitter |
| KR100630710B1 (ko) * | 2004-11-04 | 2006-10-02 | 삼성전자주식회사 | 다수개의 페일 비트를 검출할 수 있는 반도체 메모리의페일 비트 검출 장치 |
| US7610520B2 (en) | 2006-02-06 | 2009-10-27 | Agilent Technologies, Inc. | Digital data signal testing using arbitrary test signal |
| US8705603B2 (en) * | 2008-02-05 | 2014-04-22 | Vitesse Semiconductor Corporation | Adaptive data recovery system with input signal equalization |
| US8284888B2 (en) | 2010-01-14 | 2012-10-09 | Ian Kyles | Frequency and phase acquisition of a clock and data recovery circuit without an external reference clock |
| US8537480B1 (en) * | 2010-11-23 | 2013-09-17 | Western Digital Technologies, Inc. | Hard drive testing |
| US8515416B2 (en) * | 2011-04-29 | 2013-08-20 | Silicon Laboratories Inc | Performing testing in a radio device |
| US10491342B1 (en) | 2018-07-23 | 2019-11-26 | Hewlett Packard Enterprise Development Lp | Bit error ratio tests with two-sided bit error ratio frequentist intervals |
| JP2020047332A (ja) * | 2018-09-18 | 2020-03-26 | 株式会社東芝 | ライト回数の上限値の設定方法及び磁気ディスク装置 |
| US11216325B2 (en) * | 2019-06-28 | 2022-01-04 | Arista Networks, Inc. | Reducing cross talk among connector pins |
| CN114301544A (zh) * | 2021-09-08 | 2022-04-08 | 深圳市星芯顶科技有限公司 | 具有眼图功能的误码仪 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4207523A (en) * | 1977-09-01 | 1980-06-10 | Honeywell Inc. | Digital channel on-line pseudo error dispersion monitor |
| US4234954A (en) * | 1979-01-24 | 1980-11-18 | Ford Aerospace & Communications Corp. | On-line bit error rate estimator |
| ATE1924T1 (de) * | 1979-06-15 | 1982-12-15 | The Post Office | Anordnung zum ueberwachen der funktion eines digitalen uebertragungssystemes. |
| DE3012400C2 (de) * | 1980-03-29 | 1986-03-06 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Überwachung der Bitfehlerrate |
| JP2604606B2 (ja) * | 1987-11-24 | 1997-04-30 | 株式会社アドバンテスト | 回路試験装置 |
| US4920537A (en) * | 1988-07-05 | 1990-04-24 | Darling Andrew S | Method and apparatus for non-intrusive bit error rate testing |
| EP0504201A4 (en) * | 1989-12-07 | 1992-12-02 | The Commonwealth Of Australia Care Of The Secretary, Department Of Defense Support | Error rate monitor |
| US5228042A (en) * | 1991-02-07 | 1993-07-13 | Northern Telecom Limited | Method and circuit for testing transmission paths |
| CA2056679C (en) * | 1991-11-29 | 2002-02-12 | Timothy Joseph Nohara | Automatic monitoring of digital communication channel conditions using eye patterns |
| JPH07225263A (ja) * | 1994-02-09 | 1995-08-22 | Advantest Corp | ビット誤り測定器 |
| WO1996026451A1 (en) * | 1995-02-24 | 1996-08-29 | Advantest Corporation | Bit error measuring instrument |
| US5831988A (en) * | 1997-01-23 | 1998-11-03 | Unisys Corporation | Fault isolating to a block of ROM |
| US6169907B1 (en) * | 1997-10-21 | 2001-01-02 | Interwave Communications International Ltd. | Power control of remote communication devices |
| US6249518B1 (en) * | 1998-08-07 | 2001-06-19 | Nortel Networks Limited | TDMA single antenna co-channel interference cancellation |
| US6178213B1 (en) * | 1998-08-25 | 2001-01-23 | Vitesse Semiconductor Corporation | Adaptive data recovery system and methods |
| US6292911B1 (en) * | 1998-12-17 | 2001-09-18 | Cirrus Logic, Inc. | Error detection scheme for a high-speed data channel |
| GB2350531B (en) * | 1999-05-26 | 2001-07-11 | 3Com Corp | High speed parallel bit error rate tester |
| US6430715B1 (en) * | 1999-09-17 | 2002-08-06 | Digital Lightwave, Inc. | Protocol and bit rate independent test system |
| US6583903B1 (en) * | 2000-03-02 | 2003-06-24 | Worldcom, Inc. | Method and system for controlling polarization mode dispersion |
| US6950972B2 (en) * | 2001-11-16 | 2005-09-27 | Oplink Communications, Inc. | Multi-purpose BER tester (MPBERT) for very high RZ and NRZ signals |
| US7149938B1 (en) * | 2001-12-07 | 2006-12-12 | Applied Micro Circuits Corporation | Non-causal channel equalization |
-
2001
- 2001-03-16 EP EP01106632A patent/EP1241483B1/en not_active Expired - Lifetime
- 2001-03-16 DE DE60103361T patent/DE60103361T2/de not_active Expired - Fee Related
- 2001-12-03 US US10/011,108 patent/US7389450B2/en not_active Expired - Lifetime
-
2002
- 2002-03-06 JP JP2002060735A patent/JP4046518B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070041A (ja) * | 2003-08-20 | 2005-03-17 | Agilent Technol Inc | ジッタ変調波形分析が可能なジッタのスペクトル分析 |
| JP2005292134A (ja) * | 2004-03-31 | 2005-10-20 | Teradyne Inc | 差動信号測定をともなう試験システム |
| JP4708056B2 (ja) * | 2004-03-31 | 2011-06-22 | テラダイン インク | 差動信号測定をともなう試験システム |
| JP2009506344A (ja) * | 2005-08-29 | 2009-02-12 | テクトロニクス・インコーポレイテッド | 期待確率によるビデオ・ピーク・ジッタの測定及び表示 |
| JP2008014916A (ja) * | 2006-07-10 | 2008-01-24 | Anritsu Corp | 試験信号検証装置 |
| JP4684961B2 (ja) * | 2006-07-10 | 2011-05-18 | アンリツ株式会社 | 試験信号検証装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020133763A1 (en) | 2002-09-19 |
| EP1241483B1 (en) | 2004-05-19 |
| DE60103361D1 (de) | 2004-06-24 |
| US7389450B2 (en) | 2008-06-17 |
| EP1241483A1 (en) | 2002-09-18 |
| JP4046518B2 (ja) | 2008-02-13 |
| DE60103361T2 (de) | 2005-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002350515A (ja) | ビット・エラー・レート測定 | |
| KR100816468B1 (ko) | 고속 데이터 스트림을 캡쳐하여 평가하는 방법 및 장치 | |
| US7519878B2 (en) | Obtaining test data for a device | |
| US20090192753A1 (en) | Apparatus and method for testing electronic systems | |
| KR20010098552A (ko) | 반도체 테스트 시스템을 위한 글리치 검출 | |
| US11733293B2 (en) | Method and apparatus for determining jitter, storage medium and electronic device | |
| US5544175A (en) | Method and apparatus for the capturing and characterization of high-speed digital information | |
| US6876207B2 (en) | System and method for testing devices | |
| US7202688B2 (en) | Output buffer circuit having signal path used for testing and integrated circuit and test method including the same | |
| US20230176113A1 (en) | Chip testing method and apparatus | |
| US7254508B2 (en) | Site loops | |
| US20080228417A1 (en) | Changing point detecting circuit, jitter measuring apparatus and test apparatus | |
| US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
| US7536621B2 (en) | Quantized data-dependent jitter injection using discrete samples | |
| US7055135B2 (en) | Method for debugging an integrated circuit | |
| US5570383A (en) | Timing hazard detector accelerator | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| US20170010325A1 (en) | Adaptive test time reduction | |
| US20060001434A1 (en) | Method of inspecting actual speed of semiconductor integrated circuit | |
| US8996348B1 (en) | System and method for fault sensitivity analysis of digitally-calibrated-circuit designs | |
| JP5066189B2 (ja) | 試験装置、試験方法、およびプログラム | |
| CN112765928A (zh) | 测试图样产生方法以及失效模型产生方法 | |
| CN118197391A (zh) | 分析和报告准确数据使存储芯片中的多个信号同步的技术 | |
| Kirkland | What are we able to do with test data or using LabVIEW to hone in on actual cause of failures | |
| JP2001174523A (ja) | 故障解析装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070411 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070706 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |