JP2002204336A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP2002204336A JP2002204336A JP2000400165A JP2000400165A JP2002204336A JP 2002204336 A JP2002204336 A JP 2002204336A JP 2000400165 A JP2000400165 A JP 2000400165A JP 2000400165 A JP2000400165 A JP 2000400165A JP 2002204336 A JP2002204336 A JP 2002204336A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- photoelectric conversion
- optical signal
- input terminal
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 54
- 230000003287 optical effect Effects 0.000 claims abstract description 64
- 238000009825 accumulation Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 description 19
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 12
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 12
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 12
- 101100042610 Arabidopsis thaliana SIGB gene Proteins 0.000 description 11
- 101100421503 Arabidopsis thaliana SIGA gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 3
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 3
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 101100294408 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) MOT2 gene Proteins 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 101150117326 sigA gene Proteins 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 ランダムノイズを低減し、高速で読み出す光
電変換装置の提供。 【解決手段】 光電変換手段の出力端子とアンプ手段の
入力端子間に、電荷転送手段が設けられ、アンプ手段の
入力端子にリセット手段が接続された光電変換装置にお
いて、光電変換手段の光信号蓄積後に、アンプ手段の入
力端子に保持された基準信号をアンプ手段の出力端子か
ら読み出し、次に電荷転送手段を開き、光電変換手段の
光信号電荷をアンプ手段の入力端子に転送し、次に電荷
転送手段を閉じてから、前記アンプ手段の入力端子に保
持された光信号をアンプ手段の出力端子から光信号とし
て読み出し、次に電荷転送手段とリセット手段を開き光
電変換手段の出力端子と前記アンプ手段の入力端子をリ
セットし、次にリセット手段を閉じてから電荷転送手段
を閉じて、次回の光信号蓄積を行うことを特徴とする光
電変換装置。
電変換装置の提供。 【解決手段】 光電変換手段の出力端子とアンプ手段の
入力端子間に、電荷転送手段が設けられ、アンプ手段の
入力端子にリセット手段が接続された光電変換装置にお
いて、光電変換手段の光信号蓄積後に、アンプ手段の入
力端子に保持された基準信号をアンプ手段の出力端子か
ら読み出し、次に電荷転送手段を開き、光電変換手段の
光信号電荷をアンプ手段の入力端子に転送し、次に電荷
転送手段を閉じてから、前記アンプ手段の入力端子に保
持された光信号をアンプ手段の出力端子から光信号とし
て読み出し、次に電荷転送手段とリセット手段を開き光
電変換手段の出力端子と前記アンプ手段の入力端子をリ
セットし、次にリセット手段を閉じてから電荷転送手段
を閉じて、次回の光信号蓄積を行うことを特徴とする光
電変換装置。
Description
【０００１】
【発明の属する技術分野】本発明は、光照射された原稿
からの反射光を受けて電気信号に変換する光電変換装置
に関し、特にファクシミリやイメージスキャナ等の画像
読み取り装置に適用するリニアイメージセンサーに関す
る。
からの反射光を受けて電気信号に変換する光電変換装置
に関し、特にファクシミリやイメージスキャナ等の画像
読み取り装置に適用するリニアイメージセンサーに関す
る。
【０００２】
【従来の技術】従来の画像読み取り装置に用いられてい
るイメージセンサーＩＣの回路図を図６にタイミングチ
ャートを図７に示す。このイメージセンサーについては
特開平１０−０５１１６４号公報に記載されている。
るイメージセンサーＩＣの回路図を図６にタイミングチ
ャートを図７に示す。このイメージセンサーについては
特開平１０−０５１１６４号公報に記載されている。
【０００３】フォトダイオード１０１のＮ型領域が正電
源電圧端子ＶＤＤに接続しており、Ｐ型領域がリセット
スイッチ１０２のドレインとソースフォロアアンプ１０
３のゲートに接続している。リセットスイッチ１０２の
ソースには基準電圧ＶＲＥＦ１が与えられている。ソー
スフォロアアンプ１０３の出力端子であるソースは、読
み出しスイッチ１０５と定電流源１０４につながってい
る。定電流源１０４のゲートは基準電圧ＶＲＥＦＡの定
電圧が与えられている。図６に示す光電変換ブロックＡ
ｎの枠の内側の要素は画素数分設けられており、各ブロ
ックの読み出しスイッチ１０５は共通信号線１０６に接
続している。なお、光電変換ブロックＡｎはｎビット目
の光電変換ブロックを示している。
源電圧端子ＶＤＤに接続しており、Ｐ型領域がリセット
スイッチ１０２のドレインとソースフォロアアンプ１０
３のゲートに接続している。リセットスイッチ１０２の
ソースには基準電圧ＶＲＥＦ１が与えられている。ソー
スフォロアアンプ１０３の出力端子であるソースは、読
み出しスイッチ１０５と定電流源１０４につながってい
る。定電流源１０４のゲートは基準電圧ＶＲＥＦＡの定
電圧が与えられている。図６に示す光電変換ブロックＡ
ｎの枠の内側の要素は画素数分設けられており、各ブロ
ックの読み出しスイッチ１０５は共通信号線１０６に接
続している。なお、光電変換ブロックＡｎはｎビット目
の光電変換ブロックを示している。
【０００４】共通信号線１０６は、抵抗１１０を通じて
オペアンプ１０９の反転端子に入力しており、オペアン
プ１０９の出力端子がチップセレクトスイッチ１１２と
容量１１３を介して出力端子１１６につながっている。
共通信号線１０６は、信号線リセットスイッチ１０７に
接続し、信号線リセットスイッチ１０７のソースには基
準電圧ＶＲＥＦ２が与えられている。オペアンプ１０９
の出力端子と反転端子の間には抵抗１１１が接続されて
いて、オペアンプ１０９の非反転端子は一定電圧ＶＲＥ
Ｆ３に固定されている。オペアンプ１０９、抵抗１１
０、抵抗１１１で反転増幅器Ｄが形成されている。
オペアンプ１０９の反転端子に入力しており、オペアン
プ１０９の出力端子がチップセレクトスイッチ１１２と
容量１１３を介して出力端子１１６につながっている。
共通信号線１０６は、信号線リセットスイッチ１０７に
接続し、信号線リセットスイッチ１０７のソースには基
準電圧ＶＲＥＦ２が与えられている。オペアンプ１０９
の出力端子と反転端子の間には抵抗１１１が接続されて
いて、オペアンプ１０９の非反転端子は一定電圧ＶＲＥ
Ｆ３に固定されている。オペアンプ１０９、抵抗１１
０、抵抗１１１で反転増幅器Ｄが形成されている。
【０００５】イメージセンサーの出力端子１１６は、Ｍ
ＯＳトランジスタ１１４のドレインに接続し、ＭＯＳト
ランジスタ１１４のソースには基準電圧ＶＲＥＦ４が与
えられている。また、イメージセンサーの出力端子１１
６には、寄生容量などの容量１１５も接続されている。
容量１１３、容量１１５、ＭＯＳトランジスタ１１４で
クランプ回路Ｃが構成されている。
ＯＳトランジスタ１１４のドレインに接続し、ＭＯＳト
ランジスタ１１４のソースには基準電圧ＶＲＥＦ４が与
えられている。また、イメージセンサーの出力端子１１
６には、寄生容量などの容量１１５も接続されている。
容量１１３、容量１１５、ＭＯＳトランジスタ１１４で
クランプ回路Ｃが構成されている。
【０００６】
【発明が解決しようとする課題】しかし、この様なイメ
ージセンサーにおいては、光電荷蓄積後、光信号電圧を
読み出してから、フォトダイオードをリセットし、その
後基準電圧を読み出し、光信号電圧と基準電圧の差をと
るので、基準電圧と光信号電圧に乗っているリセットノ
イズが異なるという問題があった。すなわち、異なっ
た、タイミングのリセットノイズを比較するため、ラン
ダムノイズが大きいという問題があった。また、基準電
圧の読み出し、フォトダイオードのリセット、光信号電
圧の読み出しを、順次各ビットについて行うので、高速
で読み出すのが難しいという問題もあった。
ージセンサーにおいては、光電荷蓄積後、光信号電圧を
読み出してから、フォトダイオードをリセットし、その
後基準電圧を読み出し、光信号電圧と基準電圧の差をと
るので、基準電圧と光信号電圧に乗っているリセットノ
イズが異なるという問題があった。すなわち、異なっ
た、タイミングのリセットノイズを比較するため、ラン
ダムノイズが大きいという問題があった。また、基準電
圧の読み出し、フォトダイオードのリセット、光信号電
圧の読み出しを、順次各ビットについて行うので、高速
で読み出すのが難しいという問題もあった。
【０００７】
【課題を解決するための手段】従来のこのような問題点
を解決するために、本発明は、光電変換手段の出力端子
とアンプ手段の入力端子間に、電荷転送手段が設けら
れ、前記アンプ手段の入力端子にリセット手段が接続さ
れた、光電変換装置において、光電変換手段の光信号蓄
積後に、前記アンプ手段の入力端子に保持された基準信
号を前記アンプ手段の出力端子から読み出し、次に前記
電荷転送手段を開き、前記光電変換手段の光信号電荷を
前記アンプ手段の入力端子に転送し、次に前記電荷転送
手段を閉じてから、前記アンプ手段の入力端子に保持さ
れた光信号を前記アンプ手段の出力端子から光信号とし
て読み出し、次に前記電荷転送手段と前記リセット手段
を開き前記光電変換手段の出力端子と前記アンプ手段の
入力端子をリセットし、次に前記リセット手段を閉じて
から前記電荷転送手段を閉じて、次回の光信号蓄積を行
うことを特徴とした。
を解決するために、本発明は、光電変換手段の出力端子
とアンプ手段の入力端子間に、電荷転送手段が設けら
れ、前記アンプ手段の入力端子にリセット手段が接続さ
れた、光電変換装置において、光電変換手段の光信号蓄
積後に、前記アンプ手段の入力端子に保持された基準信
号を前記アンプ手段の出力端子から読み出し、次に前記
電荷転送手段を開き、前記光電変換手段の光信号電荷を
前記アンプ手段の入力端子に転送し、次に前記電荷転送
手段を閉じてから、前記アンプ手段の入力端子に保持さ
れた光信号を前記アンプ手段の出力端子から光信号とし
て読み出し、次に前記電荷転送手段と前記リセット手段
を開き前記光電変換手段の出力端子と前記アンプ手段の
入力端子をリセットし、次に前記リセット手段を閉じて
から前記電荷転送手段を閉じて、次回の光信号蓄積を行
うことを特徴とした。
【０００８】または、光電変換手段の出力端子とアンプ
手段の入力端子間に、電荷転送手段が設けられ、前記光
電変換手段の出力端子にリセット手段が接続された、光
電変換装置において、光電変換手段の光信号蓄積後に、
前記アンプ手段の入力端子に保持された基準信号を前記
アンプ手段の出力端子から読み出し、次に前記電荷転送
手段を開き、前記光電変換手段の光信号電荷を前記アン
プ手段の入力端子に転送し、次に前記電荷転送手段を閉
じてから、前記アンプ手段の入力端子に保持された光信
号を前記アンプ手段の出力端子から光信号として読み出
し、次に前記電荷転送手段と前記リセット手段を開き前
記光電変換手段の出力端子と前記アンプ手段の入力端子
をリセットし、次に前記リセット手段を閉じてから前記
電荷転送手段を閉じて、次回の光信号蓄積を行うことを
特徴とした。
手段の入力端子間に、電荷転送手段が設けられ、前記光
電変換手段の出力端子にリセット手段が接続された、光
電変換装置において、光電変換手段の光信号蓄積後に、
前記アンプ手段の入力端子に保持された基準信号を前記
アンプ手段の出力端子から読み出し、次に前記電荷転送
手段を開き、前記光電変換手段の光信号電荷を前記アン
プ手段の入力端子に転送し、次に前記電荷転送手段を閉
じてから、前記アンプ手段の入力端子に保持された光信
号を前記アンプ手段の出力端子から光信号として読み出
し、次に前記電荷転送手段と前記リセット手段を開き前
記光電変換手段の出力端子と前記アンプ手段の入力端子
をリセットし、次に前記リセット手段を閉じてから前記
電荷転送手段を閉じて、次回の光信号蓄積を行うことを
特徴とした。
【０００９】また、光電変換部からアンプを通じて、基
準信号と光信号を出力する光電変換装置において、前記
基準信号は、基準信号転送手段を通して基準信号保持手
段に転送され、前記光信号は光信号転送手段を通して光
信号保持手段に転送され、前記基準信号保持手段は、第
二の基準信号転送手段を通じて第二のアンプの入力端子
に接続され、前記光信号保持手段は、第二の光信号転送
手段を通じて前記第二のアンプの入力端子に接続され、
信号読み出し期間において、前記第二の光信号転送手段
を開き、前記光信号保持手段に保持された光信号を前記
第二のアンプの入力端子に転送し、前記第二のアンプの
出力端子から、光信号出力を読み出し、次に前記第二の
光信号転送手段を閉じてから、または閉じると同時に前
記第二の基準信号転送手段を開き、前記基準信号保持手
段に保持された基準信号を前記第二のアンプの入力端子
に転送し、前記第二のアンプの出力端子から、基準信号
出力を読み出すことを特徴とした。
準信号と光信号を出力する光電変換装置において、前記
基準信号は、基準信号転送手段を通して基準信号保持手
段に転送され、前記光信号は光信号転送手段を通して光
信号保持手段に転送され、前記基準信号保持手段は、第
二の基準信号転送手段を通じて第二のアンプの入力端子
に接続され、前記光信号保持手段は、第二の光信号転送
手段を通じて前記第二のアンプの入力端子に接続され、
信号読み出し期間において、前記第二の光信号転送手段
を開き、前記光信号保持手段に保持された光信号を前記
第二のアンプの入力端子に転送し、前記第二のアンプの
出力端子から、光信号出力を読み出し、次に前記第二の
光信号転送手段を閉じてから、または閉じると同時に前
記第二の基準信号転送手段を開き、前記基準信号保持手
段に保持された基準信号を前記第二のアンプの入力端子
に転送し、前記第二のアンプの出力端子から、基準信号
出力を読み出すことを特徴とした。
【００１０】
【作用】この読み出し方によれば、リセットスイッチの
同じオフノイズが乗った基準電圧と光信号電圧とを順に
読み出すので、この電圧の差を増幅すれば、固定パター
ンノイズはもとより、ランダムノイズの小さい光電変換
装置が得られる。また、基準電圧と光信号電圧を、一旦
別々の容量に全ビット同時に読み出すことができるの
で、この動作は低速で可能である。したがって、読み出
す回路の面積を小さくできる。また、この容量から、ソ
ースフォロアアンプを通じて、ビット順に、光信号電
圧、基準電圧の順に読み出すので、リセット期間を入れ
る必要がなく、高速で読み出すことができる。
同じオフノイズが乗った基準電圧と光信号電圧とを順に
読み出すので、この電圧の差を増幅すれば、固定パター
ンノイズはもとより、ランダムノイズの小さい光電変換
装置が得られる。また、基準電圧と光信号電圧を、一旦
別々の容量に全ビット同時に読み出すことができるの
で、この動作は低速で可能である。したがって、読み出
す回路の面積を小さくできる。また、この容量から、ソ
ースフォロアアンプを通じて、ビット順に、光信号電
圧、基準電圧の順に読み出すので、リセット期間を入れ
る必要がなく、高速で読み出すことができる。
【００１１】
【発明の実施の形態】以下、本発明を図面を用いて説明
する。
する。
【００１２】図１は、本発明の第１の実施形態に係る光
電変換装置の１ビット分の回路図である。
電変換装置の１ビット分の回路図である。
【００１３】この回路は、光電変換手段となるフォトダ
イオード１、電荷転送手段となる転送スイッチ５、リセ
ット手段となるリセットスイッチ２、アンプ手段となる
ＭＯＳソースフォロアを形成するＭＯＳトランジスタ
３、電流源となるＭＯＳトランジスタ４からなる。
イオード１、電荷転送手段となる転送スイッチ５、リセ
ット手段となるリセットスイッチ２、アンプ手段となる
ＭＯＳソースフォロアを形成するＭＯＳトランジスタ
３、電流源となるＭＯＳトランジスタ４からなる。
【００１４】図２は、本発明の第２の実施形態に係る光
電変換装置の１ビット分の回路図である。リセットスイ
ッチ２の接続位置が異なる以外は図１と同じである。
電変換装置の１ビット分の回路図である。リセットスイ
ッチ２の接続位置が異なる以外は図１と同じである。
【００１５】図１または図２において、ＭＯＳトランジ
スタ３の基板電位をＶｏと共通にすると、ソースフォロ
アアンプのゲインを１にできるので、効果的である。
スタ３の基板電位をＶｏと共通にすると、ソースフォロ
アアンプのゲインを１にできるので、効果的である。
【００１６】図３は、本発明の第１の実施形態に係る光
電変換装置と第２の実施形態に係る光電変換装置に共通
のタイミングチャートである。
電変換装置と第２の実施形態に係る光電変換装置に共通
のタイミングチャートである。
【００１７】以下にこのタイミングチャートを参照しな
がら、本実施形態の動作及び構成を説明する。
がら、本実施形態の動作及び構成を説明する。
【００１８】まず、図示されていないスタートパルスが
入ると、φＶＡがＶＤＤからＭＯＳトランジスタ４が飽
和動作する電圧に低下する。これにより、ＭＯＳトラン
ジスタ３に電流が流れＭＯＳソースフォロア回路が動作
状態になる。次にＲＥＦ１の期間で端子Ｖｎの電位に相
当する基準電圧がＶｏ端子から基準出力として出力され
る。次に、φＴがＯＮになると、転送スイッチ５が開き
ダイオードのＮ領域に蓄積された電荷がＶｎに転送され
る。この転送の結果ＶｄｉとＶｎの電位が等しくなる。
次に、φＴがＯＦＦし、このＯＦＦノイズが乗った電位
にＶｎがなる。次にＳＩＧ１の期間で端子Ｖｎの電位に
相当する基準電圧がＶｏ端子から信号出力として出力さ
れる。次に、φＴとφＲがＯＮし、ＶｄｉとＶｎの電位
がＶｅｒｓｅｔになる。φＴとφＲをＯＮにするのは、
どちらが先でもかまわないし、同時でもよい。次にφＲ
がＯＦＦすると、このＯＦＦノイズが乗った電位にＶｄ
ｉとＶｎがなる。次にφＴがＯＦＦすると、このＯＦＦ
ノイズが乗った電位にＶｄｉとＶｎがなる。φＴがＯＦ
Ｆしてから蓄積状態に入る。蓄積状態は次にφＴがＯＮ
するまで続く。この蓄積期間にフォトダイオード１に電
磁波が入射すると、光電変換が起こり、Ｖｄｉの電位は
低下する。また、 ＭＯＳトランジスタ５のＶｎ端子の
接合部分Ｖｎでリーク電流が無く、光電変換が起きなけ
ればＶｎの電位は変化しない。そのため、ＭＯＳトラン
ジスタ５のＶｎ端子の接合部分とその周辺をＡＬなどで
遮光して、この接合で光電変換が起きないようにする。
また、この接合部分のリーク電流も小さくなるようにす
る。この結果、ＲＥＦ２の期間のＶｎの電位は、φＴを
ＯＦＦしたときとほとんど変化が無い。ＲＥＦ２の期間
に端子Ｖｎの電位に相当する基準電圧がＶｏ端子から基
準出力として出力される。以降、前の説明の動作を繰返
す。
入ると、φＶＡがＶＤＤからＭＯＳトランジスタ４が飽
和動作する電圧に低下する。これにより、ＭＯＳトラン
ジスタ３に電流が流れＭＯＳソースフォロア回路が動作
状態になる。次にＲＥＦ１の期間で端子Ｖｎの電位に相
当する基準電圧がＶｏ端子から基準出力として出力され
る。次に、φＴがＯＮになると、転送スイッチ５が開き
ダイオードのＮ領域に蓄積された電荷がＶｎに転送され
る。この転送の結果ＶｄｉとＶｎの電位が等しくなる。
次に、φＴがＯＦＦし、このＯＦＦノイズが乗った電位
にＶｎがなる。次にＳＩＧ１の期間で端子Ｖｎの電位に
相当する基準電圧がＶｏ端子から信号出力として出力さ
れる。次に、φＴとφＲがＯＮし、ＶｄｉとＶｎの電位
がＶｅｒｓｅｔになる。φＴとφＲをＯＮにするのは、
どちらが先でもかまわないし、同時でもよい。次にφＲ
がＯＦＦすると、このＯＦＦノイズが乗った電位にＶｄ
ｉとＶｎがなる。次にφＴがＯＦＦすると、このＯＦＦ
ノイズが乗った電位にＶｄｉとＶｎがなる。φＴがＯＦ
Ｆしてから蓄積状態に入る。蓄積状態は次にφＴがＯＮ
するまで続く。この蓄積期間にフォトダイオード１に電
磁波が入射すると、光電変換が起こり、Ｖｄｉの電位は
低下する。また、 ＭＯＳトランジスタ５のＶｎ端子の
接合部分Ｖｎでリーク電流が無く、光電変換が起きなけ
ればＶｎの電位は変化しない。そのため、ＭＯＳトラン
ジスタ５のＶｎ端子の接合部分とその周辺をＡＬなどで
遮光して、この接合で光電変換が起きないようにする。
また、この接合部分のリーク電流も小さくなるようにす
る。この結果、ＲＥＦ２の期間のＶｎの電位は、φＴを
ＯＦＦしたときとほとんど変化が無い。ＲＥＦ２の期間
に端子Ｖｎの電位に相当する基準電圧がＶｏ端子から基
準出力として出力される。以降、前の説明の動作を繰返
す。
【００１９】次に、ＲＥＦ２とＳＩＧ２の期間にＶｏか
ら読み出される出力電圧を比較する。蓄積期間中、フォ
トダイオード１へ電磁波の入射が全く無く、フォトダイ
オードの接合のリークも無い場合、ＲＥＦ２とＳＩＧ２
の出力電圧は同じになる。これは蓄積期間中のＶｄｉと
Ｖｎの電位が変化せず、ＲＥＦ２の期間の後φＴがＯ
Ｎ、ＯＦＦした後のＶｄｉとＶｎの電位も蓄積期間中と
変わらないからである。これは、蓄積期間前にまずφＲ
がＯＦＦし、ＶｄｉとＶｎにφＲのＯＦＦノイズが乗っ
た状態でφＴがＯＦＦするが、その後ＲＥＦ２の期間の
後φＴがＯＮ、ＯＦＦしても、ＶｄｉとＶｎの電荷の総
和は電荷保存され、ＶｄｉとＶｎの電位は、蓄積期間前
にφＴがＯＦＦした後と変わらないからである。
ら読み出される出力電圧を比較する。蓄積期間中、フォ
トダイオード１へ電磁波の入射が全く無く、フォトダイ
オードの接合のリークも無い場合、ＲＥＦ２とＳＩＧ２
の出力電圧は同じになる。これは蓄積期間中のＶｄｉと
Ｖｎの電位が変化せず、ＲＥＦ２の期間の後φＴがＯ
Ｎ、ＯＦＦした後のＶｄｉとＶｎの電位も蓄積期間中と
変わらないからである。これは、蓄積期間前にまずφＲ
がＯＦＦし、ＶｄｉとＶｎにφＲのＯＦＦノイズが乗っ
た状態でφＴがＯＦＦするが、その後ＲＥＦ２の期間の
後φＴがＯＮ、ＯＦＦしても、ＶｄｉとＶｎの電荷の総
和は電荷保存され、ＶｄｉとＶｎの電位は、蓄積期間前
にφＴがＯＦＦした後と変わらないからである。
【００２０】蓄積期間中にフォトダイオード１へ電磁波
の入射があると、蓄積期間中にＶｄｉの電位のみが低下
し、ＲＥＦ２の期間の後のφＴのＯＮ、ＯＦＦでＶｄｉ
の変化量の一部がＶｎを変化させるので、ＳＩＧ２の期
間のＶｏ出力は低くなる。このＲＥＦ２とＳＩＧ２の差
が光入射による出力分となる。
の入射があると、蓄積期間中にＶｄｉの電位のみが低下
し、ＲＥＦ２の期間の後のφＴのＯＮ、ＯＦＦでＶｄｉ
の変化量の一部がＶｎを変化させるので、ＳＩＧ２の期
間のＶｏ出力は低くなる。このＲＥＦ２とＳＩＧ２の差
が光入射による出力分となる。
【００２１】ＲＥＦ２の期間とＳＩＧ２の期間のＶｏ出
力電圧を相関二重サンプリングなどの回路で差を取れ
ば、暗出力が０で、蓄積期間中の光量に比例した出力を
得ることができる。また、この方法によると、ＲＥＦ２
とＳＩＧ２の期間のＶｎには、蓄積期間の前にφＲがＯ
ＦＦして発生した同じリセットノイズが乗っているの
で、ランダムノイズの小さい出力を得ることができる。
力電圧を相関二重サンプリングなどの回路で差を取れ
ば、暗出力が０で、蓄積期間中の光量に比例した出力を
得ることができる。また、この方法によると、ＲＥＦ２
とＳＩＧ２の期間のＶｎには、蓄積期間の前にφＲがＯ
ＦＦして発生した同じリセットノイズが乗っているの
で、ランダムノイズの小さい出力を得ることができる。
【００２２】本発明の第３の実施形態に係る光電変換装
置の回路図を図４に示す。これは、図１または図２のＶ
ｏの先の読み出し方法の一例であり、図１または図２の
Ｖｏ端子を図４のＶｏ端子に接続する。図４のタイミン
グチャートを図５に示す。リニアセンサーの場合、Ｖｏ
端子から読み出しＭＯＳトランジスタ１３までの回路を
ビット数分形成し、共通信号線１９に各読み出しＭＯＳ
トランジスタ１３のドレインを接続する。ＭＯＳトラン
ジスタ１２、読み出しＭＯＳトランジスタ１３、定電流
源１４によって、ソースフォロアアンプが形成され、そ
の出力がアンプ１５に入力されている。このアンプ１５
は、ゲインアンプやボルテージフォロアアンプ等を使用
する。アンプ１５の出力は、容量１６とリセットトラン
ジスタ１７で形成される、クランプ回路Ａに入力し、ク
ランプ回路Ａの出力端子１８から出力電圧ＶＯＵＴが出
力される。
置の回路図を図４に示す。これは、図１または図２のＶ
ｏの先の読み出し方法の一例であり、図１または図２の
Ｖｏ端子を図４のＶｏ端子に接続する。図４のタイミン
グチャートを図５に示す。リニアセンサーの場合、Ｖｏ
端子から読み出しＭＯＳトランジスタ１３までの回路を
ビット数分形成し、共通信号線１９に各読み出しＭＯＳ
トランジスタ１３のドレインを接続する。ＭＯＳトラン
ジスタ１２、読み出しＭＯＳトランジスタ１３、定電流
源１４によって、ソースフォロアアンプが形成され、そ
の出力がアンプ１５に入力されている。このアンプ１５
は、ゲインアンプやボルテージフォロアアンプ等を使用
する。アンプ１５の出力は、容量１６とリセットトラン
ジスタ１７で形成される、クランプ回路Ａに入力し、ク
ランプ回路Ａの出力端子１８から出力電圧ＶＯＵＴが出
力される。
【００２３】まず、電荷転送動作について説明する。
【００２４】図３のＲＥＦ１とＲＥＦ２の期間φＲＩＮ
をロウにして、基準信号転送手段となるＭＯＳトランジ
スタ７をＯＮし、ＳＩＧ１とＳＩＧ２の期間φＳＩＮを
ロウにして、光信号転送手段となるＭＯＳトランジスタ
６をＯＮする。ＲＥＦ１とＲＥＦ２の期間のＶｏの出力
電圧は、ＭＯＳトランジスタ７を通じて、基準信号保持
手段となる基準電圧保持容量９に貯えられる。 ＳＩＧ
１とＳＩＧ２の期間のＶｏの出力電圧は、ＭＯＳトラン
ジスタ６を通じて、光信号保持手段となる光信号電圧保
持容量８に貯えられる。
をロウにして、基準信号転送手段となるＭＯＳトランジ
スタ７をＯＮし、ＳＩＧ１とＳＩＧ２の期間φＳＩＮを
ロウにして、光信号転送手段となるＭＯＳトランジスタ
６をＯＮする。ＲＥＦ１とＲＥＦ２の期間のＶｏの出力
電圧は、ＭＯＳトランジスタ７を通じて、基準信号保持
手段となる基準電圧保持容量９に貯えられる。 ＳＩＧ
１とＳＩＧ２の期間のＶｏの出力電圧は、ＭＯＳトラン
ジスタ６を通じて、光信号保持手段となる光信号電圧保
持容量８に貯えられる。
【００２５】次に、読み出し動作について説明する。
【００２６】基準電圧保持容量９と光信号電圧保持容量
８に貯えられた電圧は、蓄積期間中に、φＭＩをＭＯＳ
トランジスタ１４が飽和動作する電圧にしてビットごと
にシリアルに読み出すことができる。
８に貯えられた電圧は、蓄積期間中に、φＭＩをＭＯＳ
トランジスタ１４が飽和動作する電圧にしてビットごと
にシリアルに読み出すことができる。
【００２７】この読み出しは、次のように行う。φＳＣ
Ｈ（ｎ）をハイにし、φＭＳ（ｎ）をロウにしてｎビッ
ト目の読み出しスイッチ１３と第二の光信号転送手段と
なる光信号電圧読み出しスイッチ１０をＯＮして光信号
電圧保持容量８の電圧を、第二のアンプとなるＭＯＳト
ランジスタ１２のゲートに導き、この電圧に応じた出力
電圧を、信号電圧として共通信号線１９を通じてアンプ
１５に入力する。次に、φＭＳ（ｎ）をハイにしてＭＯ
Ｓトランジスタ１０をオフしてから、φＭＲ（ｎ）をロ
ウにして第二の基準信号転送手段となるＭＯＳトランジ
スタ１１をＯＮする。すると、基準電圧保持容量９の電
圧がＭＯＳトランジスタ１２のゲートに導かれ、この電
圧に応じた出力電圧が、基準電圧として共通信号線１９
を通じてアンプ１５に入力する。図４の構成では、ＭＯ
Ｓソースフォロアアンプ１２を通じて基準電圧と信号電
圧を読み出すので、基準電圧と信号電圧が、共通信号線
１９の容量によらず一定にできる。
Ｈ（ｎ）をハイにし、φＭＳ（ｎ）をロウにしてｎビッ
ト目の読み出しスイッチ１３と第二の光信号転送手段と
なる光信号電圧読み出しスイッチ１０をＯＮして光信号
電圧保持容量８の電圧を、第二のアンプとなるＭＯＳト
ランジスタ１２のゲートに導き、この電圧に応じた出力
電圧を、信号電圧として共通信号線１９を通じてアンプ
１５に入力する。次に、φＭＳ（ｎ）をハイにしてＭＯ
Ｓトランジスタ１０をオフしてから、φＭＲ（ｎ）をロ
ウにして第二の基準信号転送手段となるＭＯＳトランジ
スタ１１をＯＮする。すると、基準電圧保持容量９の電
圧がＭＯＳトランジスタ１２のゲートに導かれ、この電
圧に応じた出力電圧が、基準電圧として共通信号線１９
を通じてアンプ１５に入力する。図４の構成では、ＭＯ
Ｓソースフォロアアンプ１２を通じて基準電圧と信号電
圧を読み出すので、基準電圧と信号電圧が、共通信号線
１９の容量によらず一定にできる。
【００２８】φＭＲ（ｎ）は、φＭＳ（ｎ）をハイにし
てから、または、φＭＳ（ｎ）をハイにするのと同時に
ロウにする必要がある。これは、 ＭＯＳトランジスタ
１０とＭＯＳトランジスタ１１が同時にＯＮする時間が
あると、基準電圧保持容量９の電荷が信号電圧保持容量
８に流れ込み、基準電圧保持容量９の電位が変動し、本
来の基準電圧と異なった基準電圧がアンプ１５に入力し
てしまうからである。
てから、または、φＭＳ（ｎ）をハイにするのと同時に
ロウにする必要がある。これは、 ＭＯＳトランジスタ
１０とＭＯＳトランジスタ１１が同時にＯＮする時間が
あると、基準電圧保持容量９の電荷が信号電圧保持容量
８に流れ込み、基準電圧保持容量９の電位が変動し、本
来の基準電圧と異なった基準電圧がアンプ１５に入力し
てしまうからである。
【００２９】次に、φＳＣＨ（ｎ）をロウにし、φＭＲ
（ｎ）をハイにしてｎビット目の読み出しを終えるとほ
ぼ同時に、φＳＣＨ（ｎ＋１）をハイにし、φＭＳ
（ｎ）をロウにしてｎ＋１ビット目の信号電圧の読み出
しを開始する。以後、同様にして、ビットを切換えて、
全ビットの信号電圧と基準電圧をシリアルに読み出す。
（ｎ）をハイにしてｎビット目の読み出しを終えるとほ
ぼ同時に、φＳＣＨ（ｎ＋１）をハイにし、φＭＳ
（ｎ）をロウにしてｎ＋１ビット目の信号電圧の読み出
しを開始する。以後、同様にして、ビットを切換えて、
全ビットの信号電圧と基準電圧をシリアルに読み出す。
【００３０】その後、φＭＩをロウにして、電流源１４
をオフする。これは、不要な消費電流を無くすためであ
る。次にφＶＡがＶＤＤからＭＯＳトランジスタ４が飽
和動作する電圧に低下する。これにより、ＭＯＳトラン
ジスタ３で構成されるＭＯＳソースフォロア回路が動作
状態になり、次の電荷転送動作に入る。
をオフする。これは、不要な消費電流を無くすためであ
る。次にφＶＡがＶＤＤからＭＯＳトランジスタ４が飽
和動作する電圧に低下する。これにより、ＭＯＳトラン
ジスタ３で構成されるＭＯＳソースフォロア回路が動作
状態になり、次の電荷転送動作に入る。
【００３１】クランプ回路は、φＣｐがハイのとき、出
力端子１８の電圧をＶＲＥＦにクランプして、φＣｐが
ロウのとき各ビットごとの信号電圧と基準電圧の差をＶ
ＲＥＦを基準として出力端子１８に出力する。この方法
によって、各ビットのＭＯＳトランジスタ３やＭＯＳト
ランジスタ１２のオフセットがキャンセルされ、ビット
間の固定パターンノイズのない出力信号が得られる。
力端子１８の電圧をＶＲＥＦにクランプして、φＣｐが
ロウのとき各ビットごとの信号電圧と基準電圧の差をＶ
ＲＥＦを基準として出力端子１８に出力する。この方法
によって、各ビットのＭＯＳトランジスタ３やＭＯＳト
ランジスタ１２のオフセットがキャンセルされ、ビット
間の固定パターンノイズのない出力信号が得られる。
【００３２】また、上記説明のように、ビットごとに読
み出す順番は、信号電圧を先にし、次に基準電圧を読み
出すべきである。次にこの理由を説明する。ＭＯＳトラ
ンジスタ１２のゲート容量には前回の読み出しの電荷が
残る。各ビットの読み出しを基準電圧を先にし、信号電
圧を後にすると、信号電圧の電荷が、ＭＯＳトランジス
タ１２のゲート容量に残る。この電荷は次のサイクルの
基準電圧に加算されるので残像の原因となる。これに対
して、各ビットの読み出しを信号電圧を先にし、基準電
圧を後にすると、基準電圧の電荷が、ＭＯＳトランジス
タ１２のゲート容量に残る。この電荷は次のサイクルの
基準電圧と同じなので残像は起こらない。また、基準電
圧を読み出すとき、ＭＯＳトランジスタ１２のゲート容
量に残った信号電圧の電荷が加算され、基準電圧はこの
分低下するが、この効果は、感度の低下となる。したが
って、基準電圧保持容量９と信号電圧保持容量８は、Ｍ
ＯＳトランジスタ１２のゲート容量よりも十分大きくす
る必要がある。
み出す順番は、信号電圧を先にし、次に基準電圧を読み
出すべきである。次にこの理由を説明する。ＭＯＳトラ
ンジスタ１２のゲート容量には前回の読み出しの電荷が
残る。各ビットの読み出しを基準電圧を先にし、信号電
圧を後にすると、信号電圧の電荷が、ＭＯＳトランジス
タ１２のゲート容量に残る。この電荷は次のサイクルの
基準電圧に加算されるので残像の原因となる。これに対
して、各ビットの読み出しを信号電圧を先にし、基準電
圧を後にすると、基準電圧の電荷が、ＭＯＳトランジス
タ１２のゲート容量に残る。この電荷は次のサイクルの
基準電圧と同じなので残像は起こらない。また、基準電
圧を読み出すとき、ＭＯＳトランジスタ１２のゲート容
量に残った信号電圧の電荷が加算され、基準電圧はこの
分低下するが、この効果は、感度の低下となる。したが
って、基準電圧保持容量９と信号電圧保持容量８は、Ｍ
ＯＳトランジスタ１２のゲート容量よりも十分大きくす
る必要がある。
【００３３】以上の説明では、図１または図２のＶｏ端
子を図４のＶｏ端子と接続したが、図６のソースフォロ
アアンプとなるＭＯＳトランジスタ１０３のソースを図
４のＶｏと接続することもできる。この場合、電荷転送
動作において、φＳＩＮをＯＮして、光信号電圧を転送
し、次にφＳＩＮをＯＦＦしてから、図６のφＲｎをＯ
Ｎして、Ｖｎをリセットし、φＲｎをＯＦＦしてから、
φＲＩＮをＯＮして、基準信号電圧を転送すればよい。
子を図４のＶｏ端子と接続したが、図６のソースフォロ
アアンプとなるＭＯＳトランジスタ１０３のソースを図
４のＶｏと接続することもできる。この場合、電荷転送
動作において、φＳＩＮをＯＮして、光信号電圧を転送
し、次にφＳＩＮをＯＦＦしてから、図６のφＲｎをＯ
Ｎして、Ｖｎをリセットし、φＲｎをＯＦＦしてから、
φＲＩＮをＯＮして、基準信号電圧を転送すればよい。
【００３４】なお、本発明は上述した各実施形態に限定
されるものではなく、その要旨を逸脱しない範囲で、種
々変形して実施することができる。
されるものではなく、その要旨を逸脱しない範囲で、種
々変形して実施することができる。
【００３５】上記の回路は１つの半導体基盤上に形成
し、リニアイメージセンサーとすることが可能である。
また、このリニアイメージセンサーＩＣを複数個直線状
に実装して、密着型イメージセンサーを供給することが
できる。
し、リニアイメージセンサーとすることが可能である。
また、このリニアイメージセンサーＩＣを複数個直線状
に実装して、密着型イメージセンサーを供給することが
できる。
【００３６】
【発明の効果】以上説明したように、本発明は、リセッ
トスイッチの同じオフノイズが乗った光信号電圧と基準
電圧とを読み出すので、固定パターンノイズはもとよ
り、ランダムノイズの小さい光電変換装置が得られる。
また、基準電圧と光信号電圧を、一旦別々の容量に全ビ
ット同時に読み出すことができるので、この動作は低速
で可能である。したがって、読み出す回路の面積を小さ
くできる。また、この容量から、ソースフォロアアンプ
を通じて、ビット順に、光信号電圧、基準電圧の順に読
み出すので、リセット期間を入れる必要がなく、高速で
読み出すことができる。
トスイッチの同じオフノイズが乗った光信号電圧と基準
電圧とを読み出すので、固定パターンノイズはもとよ
り、ランダムノイズの小さい光電変換装置が得られる。
また、基準電圧と光信号電圧を、一旦別々の容量に全ビ
ット同時に読み出すことができるので、この動作は低速
で可能である。したがって、読み出す回路の面積を小さ
くできる。また、この容量から、ソースフォロアアンプ
を通じて、ビット順に、光信号電圧、基準電圧の順に読
み出すので、リセット期間を入れる必要がなく、高速で
読み出すことができる。
【００３７】したがって、簡単な構成で、残像がなく、
暗出力のばらつきが小さく、高速で読み出せるイメージ
センサーＩＣを供給できる。また、このイメージセンサ
ーＩＣを複数個直線状に実装した、密着型イメージセン
サーを供給することができる。
暗出力のばらつきが小さく、高速で読み出せるイメージ
センサーＩＣを供給できる。また、このイメージセンサ
ーＩＣを複数個直線状に実装した、密着型イメージセン
サーを供給することができる。
【図１】本発明の第１の実施形態に係る光電変換装置の
１ビット分の回路図である。
１ビット分の回路図である。
【図２】本発明の第２の実施形態に係る光電変換装置の
１ビット分の回路図である。
１ビット分の回路図である。
【図３】本発明の第１の実施形態に係る光電変換装置と
第２の実施形態に係る光電変換装置に共通のタイミング
チャートである。
第２の実施形態に係る光電変換装置に共通のタイミング
チャートである。
【図４】本発明の第３の実施形態に係る光電変換装置の
回路図である。
回路図である。
【図５】本発明の第３の実施形態に係る光電変換装置の
タイミングチャートである。
タイミングチャートである。
【図６】従来の画像読み取り装置に用いられているイメ
ージセンサーＩＣの回路図である。
ージセンサーＩＣの回路図である。
【図７】従来の画像読み取り装置に用いられているイメ
ージセンサーＩＣのタイミングチャートである。
ージセンサーＩＣのタイミングチャートである。
1 フォトダイオード ２ リセットスイッチ ３，４ ＭＯＳトランジスタ ５ 転送スイッチ ６、７ ＭＯＳトランジスタ ８ 光信号電圧保持容量 ９ 基準電圧保持容量 １０ 光信号電圧読み出しスイッチ １１ 基準電圧読み出しスイッチ １２ ＭＯＳトランジスタ １３ 読み出しＭＯＳトランジスタ １４ 定電流源 １５ アンプ １６ 容量 １７ リセットトランジスタ １８ 出力端子 １９ 共通信号線 Ａ クランプ回路 １０１ フォトダイオード １０２ リセットスイッチ １０３ ソースフォロアアンプ １０４ 定電流源 １０５ 読み出しスイッチ １０６ 共通信号線 １０７ 信号線リセットスイッチ １０８ 寄生容量 １０９ オペアンプ １１０ 抵抗 １１１ 抵抗 １１２ チップセレクトスイッチ １１３ 容量 １１４ ＭＯＳトランジスタ １１５ 容量 １１６ 出力端子 Ａｎ ｎビット目の光電変換ブロック Ｂｍ ｍチップ目のイメージセンサーＩＣブロック Ｃ クランプ回路 Ｄ 反転増幅器
Claims (3)
- 【請求項１】 光電変換手段の出力端子とアンプ手段の
入力端子間に、電荷転送手段が設けられ、前記アンプ手
段の入力端子にリセット手段が接続された、光電変換装
置において、光電変換手段の光信号蓄積後に、前記アン
プ手段の入力端子に保持された基準信号を前記アンプ手
段の出力端子から読み出し、次に前記電荷転送手段を開
き、前記光電変換手段の光信号電荷を前記アンプ手段の
入力端子に転送し、次に前記電荷転送手段を閉じてか
ら、前記アンプ手段の入力端子に保持された光信号を前
記アンプ手段の出力端子から光信号として読み出し、次
に前記電荷転送手段と前記リセット手段を開き前記光電
変換手段の出力端子と前記アンプ手段の入力端子をリセ
ットし、次に前記リセット手段を閉じてから前記電荷転
送手段を閉じて、次回の光信号蓄積を行う光電変換装
置。 - 【請求項２】 光電変換手段の出力端子とアンプ手段の
入力端子間に、電荷転送手段が設けられ、前記光電変換
手段の出力端子にリセット手段が接続された、光電変換
装置において、光電変換手段の光信号蓄積後に、前記ア
ンプ手段の入力端子に保持された基準信号を前記アンプ
手段の出力端子から読み出し、次に前記電荷転送手段を
開き、前記光電変換手段の光信号電荷を前記アンプ手段
の入力端子に転送し、次に前記電荷転送手段を閉じてか
ら、前記アンプ手段の入力端子に保持された光信号を前
記アンプ手段の出力端子から光信号として読み出し、次
に前記電荷転送手段と前記リセット手段を開き前記光電
変換手段の出力端子と前記アンプ手段の入力端子をリセ
ットし、次に前記リセット手段を閉じてから前記電荷転
送手段を閉じて、次回の光信号蓄積を行う光電変換装
置。 - 【請求項３】 光電変換部からアンプを通じて、基準信
号と光信号を出力する光電変換装置において、前記基準
信号は、基準信号転送手段を通して基準信号保持手段に
転送され、前記光信号は光信号転送手段を通して光信号
保持手段に転送され、前記基準信号保持手段は、第二の
基準信号転送手段を通じて第二のアンプの入力端子に接
続され、前記光信号保持手段は、第二の光信号転送手段
を通じて前記第二のアンプの入力端子に接続され、信号
読み出し期間において、前記第二の光信号転送手段を開
き、前記光信号保持手段に保持された光信号を前記第二
のアンプの入力端子に転送し、前記第二のアンプの出力
端子から、光信号出力を読み出し、次に前記第二の光信
号転送手段を閉じてから、または閉じると同時に前記第
二の基準信号転送手段を開き、前記基準信号保持手段に
保持された基準信号を前記第二のアンプの入力端子に転
送し、前記第二のアンプの出力端子から、基準信号出力
を読み出すことを特徴とした、光電変換装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000400165A JP3939092B2 (ja) | 2000-12-28 | 2000-12-28 | 光電変換装置 |
| US10/022,677 US6822212B2 (en) | 2000-12-28 | 2001-12-17 | Photoelectric device having noise reduction circuitry |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000400165A JP3939092B2 (ja) | 2000-12-28 | 2000-12-28 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002204336A true JP2002204336A (ja) | 2002-07-19 |
| JP3939092B2 JP3939092B2 (ja) | 2007-06-27 |
Family
ID=18864812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000400165A Expired - Lifetime JP3939092B2 (ja) | 2000-12-28 | 2000-12-28 | 光電変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6822212B2 (ja) |
| JP (1) | JP3939092B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151794A (ja) * | 2009-12-24 | 2011-08-04 | Canon Inc | 画像読取装置、マルチファンクションプリンタ装置、及び画像読取方法 |
| JP2014138356A (ja) * | 2013-01-18 | 2014-07-28 | Ricoh Co Ltd | 光電変換装置と画像読取装置及び画像形成装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100525895B1 (ko) * | 2003-04-30 | 2005-11-02 | 매그나칩 반도체 유한회사 | 씨모스 이미지 센서의 단위화소 |
| US20060103749A1 (en) * | 2004-11-12 | 2006-05-18 | Xinping He | Image sensor and pixel that has switchable capacitance at the floating node |
| KR102160805B1 (ko) * | 2014-01-21 | 2020-09-28 | 삼성전자주식회사 | 이미지 센서의 출력 데이터 보정 방법 |
| CN106791463B (zh) * | 2016-11-30 | 2019-08-20 | 上海集成电路研发中心有限公司 | 一种全局快门cmos像素单元及图像采集方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3933823A1 (de) * | 1989-10-10 | 1991-04-18 | Steinheil Optronik Gmbh | Optoelektronische schaltungsanordnung |
| ATE224122T1 (de) * | 1996-10-31 | 2002-09-15 | Boehm Markus Prof Dr Ing | Farbbildsensor für kurzzeitbelichtung |
| US5898168A (en) * | 1997-06-12 | 1999-04-27 | International Business Machines Corporation | Image sensor pixel circuit |
| JP3571934B2 (ja) * | 1998-10-23 | 2004-09-29 | セイコーインスツルメンツ株式会社 | イメージセンサー |
| US6548802B2 (en) * | 2001-04-20 | 2003-04-15 | Agilent Technologies, Inc. | Optical receiver zero calibration system and method |
-
2000
- 2000-12-28 JP JP2000400165A patent/JP3939092B2/ja not_active Expired - Lifetime
-
2001
- 2001-12-17 US US10/022,677 patent/US6822212B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151794A (ja) * | 2009-12-24 | 2011-08-04 | Canon Inc | 画像読取装置、マルチファンクションプリンタ装置、及び画像読取方法 |
| JP2014138356A (ja) * | 2013-01-18 | 2014-07-28 | Ricoh Co Ltd | 光電変換装置と画像読取装置及び画像形成装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6822212B2 (en) | 2004-11-23 |
| US20020190188A1 (en) | 2002-12-19 |
| JP3939092B2 (ja) | 2007-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100399954B1 (ko) | 아날로그 상호 연관된 이중 샘플링 기능을 수행하는씨모스 이미지 센서용 비교 장치 | |
| KR101258288B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| US7378639B2 (en) | Photoelectric conversion device and image sensor having a reset potential of a common signal line being common to the potential of a reference voltage terminal | |
| KR100660193B1 (ko) | 자기-보상 상관 이중 샘플링 회로 | |
| US7394054B2 (en) | Photoelectric converter and a method of driving the same | |
| TWI390976B (zh) | 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法 | |
| JP4916517B2 (ja) | 傾斜付き転送ゲート・クロックを使用するａ／ｄコンバータ | |
| JP3933972B2 (ja) | 光電変換装置 | |
| JP4956750B2 (ja) | イメージセンサのための画素及びイメージセンサデバイス | |
| JP3939092B2 (ja) | 光電変換装置 | |
| JP4082056B2 (ja) | 固体撮像装置 | |
| US7372489B2 (en) | Signal processing circuit and solid-state image pickup device | |
| JPH07322150A (ja) | 固体撮像装置 | |
| JP4320693B2 (ja) | 固体撮像装置 | |
| JP3181874B2 (ja) | イメージセンサー | |
| US5731833A (en) | Solid-state image pick-up device with reference level clamping and image pick-up apparatus using the same | |
| JPH11239245A (ja) | イメージセンサーｉｃ及び画像読み取り装置 | |
| JP3011207B1 (ja) | イメージセンサ | |
| JP2006060294A (ja) | 固体撮像素子 | |
| WO2010113722A1 (ja) | 固体撮像装置 | |
| US20050036049A1 (en) | Image sensor IC | |
| JP2006217361A (ja) | リニアイメージセンサの光電変換回路 | |
| JP2005039379A (ja) | イメージセンサーｉｃ | |
| JP2001036690A (ja) | イメージセンサおよび駆動方法 | |
| JPH0630262A (ja) | 画像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3939092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |