JP2002314200A - Semiconductor laser device and its manufacturing method - Google Patents
Semiconductor laser device and its manufacturing methodInfo
- Publication number
- JP2002314200A JP2002314200A JP2001120610A JP2001120610A JP2002314200A JP 2002314200 A JP2002314200 A JP 2002314200A JP 2001120610 A JP2001120610 A JP 2001120610A JP 2001120610 A JP2001120610 A JP 2001120610A JP 2002314200 A JP2002314200 A JP 2002314200A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- substrate
- layer
- cladding layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ＳＤＨ型の埋め込
みヘテロ接合型半導体レーザ素子及びその作製方法に関
し、更に詳細には、電流リークがなく、光出力対電流効
率が高く、低しきい値電流で、しかも面内均一性が良好
な構成を備えたＳＤＨ型半導体レーザ素子及びその作製
方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a buried heterojunction semiconductor laser device of the SDH type and a method for fabricating the same, and more particularly, to a device having no current leakage, high light output versus current efficiency, and low threshold current. The present invention also relates to an SDH semiconductor laser device having a configuration with good in-plane uniformity and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】低いしきい値電流の半導体レーザ素子と
して、生産性が高い、ＳＤＨ（Separate Double Hetero
Junction ）型の埋め込みヘテロ接合型半導体レーザ素
子が注目されている。ＳＤＨ型の埋め込みヘテロ接合型
半導体レーザ素子は、予め半導体基板上にストライプ状
のリッジを形成してリッジ基板を作製し、エピタキシャ
ル成長速度の結晶面方位依存性を利用することにより、
作製したリッジ基板上に、順次、化合物半導体層を連続
的にエピタキシャル成長させて作製した半導体レーザ素
子である。2. Description of the Related Art An SDH (Separate Double Hetero) semiconductor laser device having a low threshold current and high productivity is provided.
Attention has been focused on a junction type buried heterojunction semiconductor laser device. The buried heterojunction type semiconductor laser device of the SDH type is formed by forming a stripe-shaped ridge on a semiconductor substrate in advance and manufacturing the ridge substrate, and utilizing the crystal plane orientation dependence of the epitaxial growth rate.
This is a semiconductor laser device manufactured by successively epitaxially growing a compound semiconductor layer on the manufactured ridge substrate.
【０００３】ここで、図３を参照して、上述のＳＤＨ型
の埋め込みヘテロ接合型半導体レーザ素子の構成を説明
する。図３は埋め込みヘテロ接合型半導体レーザ素子の
構成を示す断面図である。ＳＤＨ型の埋め込みヘテロ接
合型半導体レーザ素子（以下、簡単にＳＤＨ型半導体レ
ーザ素子と言う）１０は、図３に示すように、（１０
０）結晶面１２ａを上面とし、図３の紙面に直交する＜
０１１＞軸方向に延びるストライプ状メサ型リッジ１２
を有する、主面が（１００）結晶面の、例えばｎ型Ｇａ
Ａｓ基板１４を基板としている。ＳＤＨ型半導体レーザ
素子１０は、ｎ型ＧａＡｓ基板１４上に、順次、ｎ型Ａ
ｌＧａＡｓクラッド層１６、低不純物ないしはアンドー
プのＧａＡｓ活性層１８、第１ｐ型ＡｌＧａＡｓクラッ
ド層２０、ｎ型ＡｌＧａＡｓ電流ブロック層２２、第２
ｐ型ＡｌＧａＡｓクラッド層２４、及びｐ型ＧａＡｓキ
ャップ層２６からなる積層構造を備えている。Here, the configuration of the above-mentioned SDH type buried heterojunction type semiconductor laser device will be described with reference to FIG. FIG. 3 is a sectional view showing the configuration of the buried heterojunction type semiconductor laser device. As shown in FIG. 3, an SDH type buried heterojunction semiconductor laser device (hereinafter simply referred to as an SDH semiconductor laser device) 10
0) The crystal plane 12a is the upper surface and is orthogonal to the plane of FIG.
011> Stripe-shaped mesa-shaped ridge 12 extending in the axial direction
Having a (100) crystal plane as the main surface, for example, n-type Ga
The As substrate 14 is used as a substrate. The SDH semiconductor laser device 10 is formed on an n-type GaAs substrate 14 by sequentially forming an n-type A
1GaAs cladding layer 16, low impurity or undoped GaAs active layer 18, first p-type AlGaAs cladding layer 20, n-type AlGaAs current blocking layer 22, second
It has a stacked structure including a p-type AlGaAs cladding layer 24 and a p-type GaAs cap layer 26.
【０００４】ｎ型ＡｌＧａＡｓクラッド層１６、第１及
び第２ｐ型ＡｌＧａＡｓクラッド層２０、２４、及びｎ
型ＡｌＧａＡｓ電流ブロック層２２は、それぞれ、Ｇａ
Ａｓ活性層１８に比してバンドギャップ・エネルギーが
大きく、屈折率が小さい化合物半導体層である。An n-type AlGaAs cladding layer 16, first and second p-type AlGaAs cladding layers 20, 24, and n
The AlGaAs current blocking layer 22 is formed of Ga
The compound semiconductor layer has a larger bandgap energy and a smaller refractive index than the As active layer 18.
【０００５】更に、ＳＤＨ型半導体レーザ素子１０は、
リッジ１２の（１００）面上面１２ａ上に、ｎ型ＡｌＧ
ａＡｓクラッド層１６ａ、ＧａＡｓ活性層１８ａ、及び
第１ｐ型ＡｌＧａＡｓクラッド層２０ａからなる、三角
形断面の積層構造を備えている。三角形断面の積層構造
は、主面に対して約５５°の傾きを有する（１１１）Ｂ
結晶面１３を側斜面としている。リッジ１２上のｎ型Ａ
ｌＧａＡｓクラッド層１６ａ、ＧａＡｓ活性層１８ａ、
及び第１ｐ型ＡｌＧａＡｓクラッド層２０ａは、それぞ
れ、リッジ１２の両脇のＧａＡｓ基板１４上に積層され
たｎ型ＡｌＧａＡｓクラッド層１６、ＧａＡｓ活性層１
８、及び第１ｐ型ＡｌＧａＡｓクラッド層２０と同時に
成膜された、実質的に同じ組成の層である。Further, the SDH type semiconductor laser device 10
On the upper surface 12a of the (100) plane of the ridge 12, an n-type AlG
It has a triangular cross-section laminated structure including an aAs cladding layer 16a, a GaAs active layer 18a, and a first p-type AlGaAs cladding layer 20a. The laminated structure having a triangular cross section has an inclination of about 55 ° with respect to the main surface (111) B.
The crystal plane 13 is a side slope. N-type A on ridge 12
1GaAs cladding layer 16a, GaAs active layer 18a,
The first p-type AlGaAs cladding layer 20a is composed of an n-type AlGaAs cladding layer 16 and a GaAs active layer 1 stacked on the GaAs substrate 14 on both sides of the ridge 12, respectively.
8 and the first p-type AlGaAs cladding layer 20, which are formed at the same time and have substantially the same composition.
【０００６】ｎ型ＡｌＧａＡｓクラッド層１６ａ及びＧ
ａＡｓ活性層１８ａは、それぞれ、台形断面の層として
形成されている。ｎ型ＡｌＧａＡｓクラッド層１６ａは
両側辺で第１ｐ型ＡｌＧａＡｓクラッド層２０及びｎ型
ＡｌＧａＡｓ電流ブロック層２２に接し、ＧａＡｓ活性
層１８ａは両側辺でその全長にわたりｎ型ＡｌＧａＡｓ
電流ブロック層２２に接している。ＧａＡｓ活性層１８
ａ上の第１ｐ型ＡｌＧａＡｓクラッド層２０ａは、三角
形断面に形成され、両側辺でｎ型ＡｌＧａＡｓ電流ブロ
ック層２２及び第２ｐ型ＡｌＧａＡｓクラッド層２４に
接し、頂角を第２ｐ型ＡｌＧａＡｓクラッド層２４内に
突出させている。リッジ両脇のｎ型ＡｌＧａＡｓクラッ
ド層１６及びＧａＡｓ活性層１８は、それぞれ、リッジ
１２上のｎ型ＡｌＧａＡｓクラッド層１６ａより下方に
あって、ｎ型ＡｌＧａＡｓクラッド層１６ａの底辺の両
端に向かって膜厚が縮小し、終端で接している。The n-type AlGaAs cladding layers 16a and G
The aAs active layers 18a are each formed as a layer having a trapezoidal cross section. The n-type AlGaAs cladding layer 16a is in contact with the first p-type AlGaAs cladding layer 20 and the n-type AlGaAs current blocking layer 22 on both sides, and the GaAs active layer 18a is n-type AlGaAs on both sides along the entire length.
It is in contact with the current block layer 22. GaAs active layer 18
The first p-type AlGaAs cladding layer 20a on the upper side a is formed in a triangular cross section, contacts the n-type AlGaAs current blocking layer 22 and the second p-type AlGaAs cladding layer 24 on both sides, and has an apex angle in the second p-type AlGaAs cladding layer 24. To protrude. The n-type AlGaAs cladding layer 16 and the GaAs active layer 18 on both sides of the ridge are located below the n-type AlGaAs cladding layer 16a on the ridge 12 and have a thickness toward both ends of the bottom of the n-type AlGaAs cladding layer 16a. Are shrunk and touch at the end.
【０００７】ｐ型キャップ層２６上にはオーミック接合
するｐ側電極２８が、ＧａＡｓ基板１４の裏面にはオー
ミック接合するｎ側電極３０が形成されている。An ohmic junction p-side electrode 28 is formed on the p-type cap layer 26, and an ohmic junction n-side electrode 30 is formed on the back surface of the GaAs substrate 14.
【０００８】次に、図３及び図４を参照して、本ＳＤＨ
型半導体レーザ素子１０の作製方法を説明する。図４
（ａ）から（ｃ）は、ＧａＡｓ基板上にリッジ１２を形
成する工程毎の断面図である。先ず、図４（ａ）に示す
ように、ＧａＡｓ基板１４の（１００）面上にレジスト
膜でストライプ状パターンを有するエッチングマスク３
２を＜０１１＞軸方向に形成する。次いで、図４（ｂ）
に示すように、ウエットエッチング法によりＧａＡｓ基
板１４をエッチングし、図４（ｃ）に示すように、両側
にリッジ溝を有し、両側面がなだらかな湾曲凹面となる
ほぼ順メサ形のストライプ状のリッジ１２を形成する。
次いで、エッチングマスク３２を除去し、リッジ１２を
有するＧａＡｓ基板１４の（１００）面上に、ＭＯＣＶ
Ｄ法によって、順次、連続的に、ｎ型ＡｌＧａＡｓクラ
ッド層１６、低不純物ないしはアンドープのＧａＡｓ活
性層１８、第１ｐ型ＡｌＧａＡｓクラッド層２０、ｎ型
ＡｌＧａＡｓ電流ブロック層２２、第２ｐ型ＡｌＧａＡ
ｓクラッド層２４、及びｐ型キャップ層２６をエピタキ
シャル成長させる。Next, with reference to FIG. 3 and FIG.
A method for manufacturing the semiconductor laser device 10 will be described. FIG.
(A) to (c) are cross-sectional views for each step of forming a ridge 12 on a GaAs substrate. First, as shown in FIG. 4A, an etching mask 3 having a stripe pattern of a resist film on a (100) plane of a GaAs substrate 14 is formed.
2 are formed in the <011> axis direction. Next, FIG.
As shown in FIG. 4, the GaAs substrate 14 is etched by a wet etching method, and as shown in FIG. 4 (c), a ridge groove is formed on both sides, and both sides are formed into a generally curved mesa-shaped stripe. Is formed.
Next, the etching mask 32 is removed, and the MOCV is formed on the (100) plane of the GaAs substrate 14 having the ridge 12.
The N-type AlGaAs cladding layer 16, the low impurity or undoped GaAs active layer 18, the first p-type AlGaAs cladding layer 20, the n-type AlGaAs current blocking layer 22, and the second p-type AlGaAs
The s cladding layer 24 and the p-type cap layer 26 are epitaxially grown.
【０００９】以上のリッジ基板上でのエピタキシャル成
長により、リッジ１２上のエピタキシャル成長部は、断
面三角形の積層構造となる。これは、エピタキシャル成
長によって（１１１）Ｂ結晶面が一旦リッジ１２上に生
じると、（１１１）Ｂ結晶面でのエピタキシャル成長速
度は、他の結晶面、例えば（１００）面の数１０分の１
以下であるため、（１１１）Ｂ結晶面でのエピタキシャ
ル成長は他の結晶面に比べて殆ど停止しているのと同然
であるから、この（１１１）Ｂ結晶面に沿って断層が生
じることになるからである。By the above-described epitaxial growth on the ridge substrate, the epitaxial growth portion on the ridge 12 has a laminated structure having a triangular cross section. This is because once the (111) B crystal plane is formed on the ridge 12 by the epitaxial growth, the epitaxial growth rate on the (111) B crystal plane is several tens of times smaller than other crystal planes, for example, the (100) plane.
Since the following conditions are satisfied, the epitaxial growth on the (111) B crystal plane is almost the same as that of the other crystal planes, and a fault occurs along the (111) B crystal plane. Because.
【００１０】すなわち、ＧａＡｓ基板１４のリッジ１２
の結晶方位、形状、及び大きさ、並びに、ｎ型ＡｌＧａ
Ａｓクラッド層１６、ＧａＡｓ活性層１８、第１ｐ型Ａ
ｌＧａＡｓクラッド層２０、及びｎ型ＡｌＧａＡｓ電流
ブロック層２２の膜厚を適正に設定することによって、
ｎ型ＡｌＧａＡｓクラッド層１６ａ、ＧａＡｓ活性層１
８ａ、及び第１ｐ型ＡｌＧａＡｓクラッド層２０ａから
なる三角形断面の積層構造をリッジ１２の（１００）面
上にストライプ状に形成することができる。そして、リ
ッジ１２上の積層構造は、基板面に対して約５５°の傾
きを有する（１１１）Ｂ結晶面からなる側斜面で挟ま
れ、かつ活性層１８が両側辺でその全長にわたり電流ブ
ロック層２２に接している。That is, the ridge 12 of the GaAs substrate 14
Crystal orientation, shape and size, and n-type AlGa
As clad layer 16, GaAs active layer 18, first p-type A
By properly setting the thicknesses of the lGaAs cladding layer 20 and the n-type AlGaAs current blocking layer 22,
n-type AlGaAs cladding layer 16a, GaAs active layer 1
A laminated structure having a triangular cross section composed of 8a and the first p-type AlGaAs cladding layer 20a can be formed in a stripe shape on the (100) plane of the ridge 12. The stacked structure on the ridge 12 is sandwiched between side slopes made of a (111) B crystal plane having an inclination of about 55 ° with respect to the substrate surface, and the active layer 18 is formed on both sides of the current blocking layer over its entire length. It touches 22.
【００１１】このように、リッジ１２上で、活性層１８
が電流ブロック層２２によって囲まれた構成にすること
によって、しき値電流Ｉthの小さい半導体レーザを１回
の連続エピタキシャル成長工程で作製することができ
る。As described above, the active layer 18 is formed on the ridge 12.
There by the structure surrounded by the current blocking layer 22 can be manufactured small semiconductor laser having threshold value current I th in one continuous epitaxial growth process.
【００１２】[0012]
【発明が解決しようとする課題】ところで、基板をウエ
ットエッチングすることによってリッジ基板を作製する
上述のような方法に代えて、基板のリッジ形成領域上に
選択成長法より化合物半導体層をエピタキシャル成長さ
せてリッジを形成することにより、リッジ基板を作製す
る方法が研究されている。それは、ウエットエッチング
法に比べて、リッジ形状の面内均一性が良好で、生産性
が高く、しかも上部が逆メサ形にならない理想的なリッ
ジ形状を得ることができるからである。By the way, instead of the above-described method of fabricating a ridge substrate by wet-etching the substrate, a compound semiconductor layer is epitaxially grown on a ridge formation region of the substrate by a selective growth method. A method for forming a ridge substrate by forming a ridge has been studied. This is because, compared to the wet etching method, the in-plane uniformity of the ridge shape is good, the productivity is high, and an ideal ridge shape in which the upper portion does not have an inverted mesa shape can be obtained.
【００１３】選択成長法によるリッジ基板の作製では、
先ず、図５（ａ）に示すように、基板面のリッジ形成領
域３３のみを開口し、それ以外の領域を覆うようなマス
ク３４をＳｉＯ2 膜等でＧａＡｓ基板３６の基板面上に
形成する。次いで、選択的にリッジ形成領域３３上にＧ
ａＡｓ層をエピタキシャル成長させて、リッジ形成領域
３３にリッジ３８を形成する。しかし、開口したリッジ
形成領域３３に比べてその両側をＳｉＯ2マスク３４で
広く覆ったときには、マイグレーション効果により、図
５（ｂ）に示すように、マスク３４全面にエピタキシャ
ル成長層４０が成長する。これでは、マスク３４の除去
が面倒になる。In the production of the ridge substrate by the selective growth method,
First, as shown in FIG. 5A, a mask 34 is formed on the substrate surface of a GaAs substrate 36 with an SiO 2 film or the like so as to open only the ridge formation region 33 on the substrate surface and cover the other regions. . Next, G is selectively formed on the ridge formation region 33.
The ridge 38 is formed in the ridge formation region 33 by epitaxially growing the aAs layer. However, when both sides of the opened ridge formation region 33 are widely covered with the SiO 2 mask 34, the epitaxial growth layer 40 grows on the entire surface of the mask 34 due to the migration effect, as shown in FIG. 5B. In this case, removal of the mask 34 is troublesome.
【００１４】そこで、図６（ａ）に示すように、リッジ
形成領域４１の両側の最小領域のみをマスクで覆うよう
にして、マスク幅を極力小さくしたマスク４２を使うこ
とが試みられている。この方法で、選択成長法によって
リッジ形成領域４１にリッジ４４をエピタキシャル成長
させると、図６（ｂ）に示すように、リッジ脇のマスク
４２上にはエピタキシャル成長層が成長しないものの、
マスク４２の両側の領域には、エピタキシャル成長層４
６が成長する。マスクを除去すると、図６（ｃ）に示す
ように、リッジ４６の両側にリッジ溝４８を介してエピ
タキシャル成長層４６からなる段差５０が形成され、リ
ッジ４６の両側に段差５０を有するリッジ基板５２とな
る。Therefore, as shown in FIG. 6A, an attempt has been made to use a mask 42 having a mask width as small as possible by covering only the minimum area on both sides of the ridge forming area 41 with the mask. When the ridge 44 is epitaxially grown in the ridge formation region 41 by the selective growth method by this method, as shown in FIG. 6B, although the epitaxial growth layer does not grow on the mask 42 beside the ridge,
In regions on both sides of the mask 42, the epitaxial growth layer 4
6 grows. When the mask is removed, a step 50 composed of the epitaxial growth layer 46 is formed on both sides of the ridge 46 via the ridge groove 48 as shown in FIG. 6C, and a ridge substrate 52 having the step 50 on both sides of the ridge 46 is formed. Become.
【００１５】しかし、このようなリッジ基板５２上にエ
ピタキシャル成長法によって連続的に化合物半導体層を
成長させ、図３に示す前述の半導体レーザ素子１０を作
製しようとすると、図７に示すように、リッジ４６の両
脇の段差５０の斜面５４で、電流ブロック層２２が不連
続になる。その結果、半導体レーザ素子１０を動作させ
た際、斜面５４から電流がリークして光出力対注入電流
効率が低下するという問題が生じる。尚、図７で、リッ
ジ４６上の三角形断面の積層構造の傾斜面は、前述した
エピタキシャル成長速度の結晶面方位依存性の理由か
ら、リッジ４６の傾斜面の延長上にある。However, when a compound semiconductor layer is continuously grown on such a ridge substrate 52 by an epitaxial growth method to manufacture the semiconductor laser device 10 shown in FIG. 3, as shown in FIG. The current blocking layer 22 becomes discontinuous on the slopes 54 of the step 50 on both sides of the 46. As a result, when the semiconductor laser device 10 is operated, there is a problem that a current leaks from the slope 54 and the efficiency of light output versus injected current is reduced. In FIG. 7, the inclined surface of the laminated structure having a triangular cross section on the ridge 46 is an extension of the inclined surface of the ridge 46 because of the above-described dependence of the epitaxial growth rate on the crystal plane orientation.
【００１６】そこで、本発明の目的は、エピタキシャル
成長法により作製されたリッジ基板上に形成され、しか
も電流リークが無く、光出力対注入電流効率が高い半導
体レーザ素子及びその作製方法を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor laser device formed on a ridge substrate manufactured by an epitaxial growth method, having no current leakage, and having a high light output versus injection current efficiency, and a method of manufacturing the same. is there.
【００１７】[0017]
【課題を解決するための手段】本発明者は、電流ブロッ
ク層２２が不連続になっている図７に示したような層構
造の各層の膜厚の関係を研究し、電流ブロック層が不連
続にならないようにする方法を見い出した。そこで、図
８及び図９を参照して、本発明者が得た知見を説明す
る。図８はｐ型基板上に形成された、電流ブロック層が
不連続の層構造を示し、図９は電流ブロック層が連続し
て延在している層構造を示している。尚、図８の層構造
は、図３の半導体レーザ素子の層構造とは導電型が相互
に逆になっているが、説明の便宜上から同じ符号を使っ
ている。The present inventor has studied the relationship between the thicknesses of the respective layers of the layer structure as shown in FIG. 7 in which the current blocking layer 22 is discontinuous, and We have found a way to avoid continuity. Therefore, the findings obtained by the present inventor will be described with reference to FIGS. FIG. 8 shows a layer structure formed on a p-type substrate in which a current block layer is discontinuous, and FIG. 9 shows a layer structure in which a current block layer extends continuously. Although the conductivity type of the layer structure in FIG. 8 is opposite to that of the layer structure of the semiconductor laser device in FIG. 3, the same reference numerals are used for convenience of explanation.
【００１８】図８で、リッジ４４の上面４４ａの幅を
Ｗ、リッジ４４の側斜面の基板面に対する角度をθ、活
性層１８ａの幅をｗact とし、下部クラッド層１６ａ及
び第１上部クラッド層２０ａに比べて極めて薄い活性層
１８ａの膜厚を無視すると、リッジ４４上のｐ型下部ク
ラッド層１６ａの膜厚ｔpcl 、及び活性層１８上のｎ型
第１上部クラッド層２０ａの膜厚ｔncl は、それぞれ、 ｔpcl ＝（Ｗ−ｗact ）／２・ｔａｎθ ｔncl ＝ｗact ／２・ｔａｎθ と表される。In FIG. 8, the width of the upper surface 44a of the ridge 44 is W, the angle of the side slope of the ridge 44 with respect to the substrate surface is θ, the width of the active layer 18a is w act , and the lower cladding layer 16a and the first upper cladding layer 16a. If the thickness of the active layer 18a, which is extremely thin compared to the thickness of the active layer 18a, is ignored, the thickness t pcl of the p-type lower cladding layer 16a on the ridge 44 and the thickness t p of the n-type first upper cladding layer 20a on the active layer 18 ncl are respectively represented as t pcl = (W-w act ) / 2 · tanθ t ncl = w act / 2 · tanθ.
【００１９】また、段差５０上のｐ型下部クラッド層１
６の膜厚ｔpcl ′、及び活性層１８上のｎ型第１上部ク
ラッド層２０の膜厚ｔncl ′は、それぞれ、リッジ４４
上のｐ型下部クラッド層１６ａの膜厚ｔpcl 、及び活性
層１８ａ上のｎ型第１上部クラッド層２０ａの膜厚ｔ
ncl に対して、それぞれ、 の関係にある。ここで、ａはエピタキシャル成長の際の
リッジ４４上と段差５０上と間の成長速度比であって、
例えばａは約１．３の定数である。θは、５４．７°で
ある。また、ｗact は、 ｗact ＝Ｗ−２ｔpcl ・ｃｏｔθ で表される。The p-type lower cladding layer 1 on the step 50
6 thickness t pcl of ', and the film thickness t ncl of the n-type first upper cladding layer 20 on the active layer 18', respectively, the ridges 44
The film thickness t pcl of the upper p-type lower cladding layer 16a and the film thickness t of the n-type first upper cladding layer 20a on the active layer 18a
For ncl , In a relationship. Here, a is a growth rate ratio between the ridge 44 and the step 50 during the epitaxial growth, and
For example, a is a constant of about 1.3. θ is 54.7 °. W act is represented by w act = W−2t pcl · cot θ.
【００２０】以上の式から、段差５０上のｐ型下部クラ
ッド層１６の膜厚ｔpcl ′、及び活性層１８上のｎ型第
１上部クラッド層２０の膜厚ｔncl ′は、それぞれ、リ
ッジ４４の上面の幅Ｗ、リッジ４４の側斜面の基板面に
対する角度θ、エピタキシャル成長の際のリッジ４４上
と段差５０上と間の成長速度比ａ、及びリッジ４４上の
ｐ型下部クラッド層１６ａの膜厚ｔpcl によって一義的
に規定される値であることが判る。また、図９に示すよ
うに、段差５０上のｎ型第１上部クラッド層２０の上面
が、リッジ４４上の活性層１８ａとほぼ同じ高さにある
と、リッジ４４上の活性層１８ａの側辺からリッジ溝４
８を経て段差５０上にわたり電流ブロック層２２を連続
的に形成することができる。From the above equation, the thickness t pcl 'of the p-type lower cladding layer 16 on the step 50 and the thickness t ncl ' of the n-type first upper cladding layer 20 on the active layer 18 are respectively ridges. The width W of the upper surface of the ridge 44, the angle θ of the side slope of the ridge 44 with respect to the substrate surface, the growth rate ratio a between the ridge 44 and the step 50 during epitaxial growth, and the p-type lower cladding layer 16a on the ridge 44 It can be seen that the value is uniquely defined by the film thickness tpcl . Further, as shown in FIG. 9, when the upper surface of the n-type first upper cladding layer 20 on the step 50 is substantially at the same height as the active layer 18a on the ridge 44, the side of the active layer 18a on the ridge 44 Ridge groove 4 from the side
The current block layer 22 can be continuously formed over the step 50 via 8.
【００２１】よって、段差５０の高さをリッジ４４の高
さより低くすることにより、例えば段差５０上のｎ型第
１上部クラッド層２０の上面が、リッジ４４上の活性層
１８ａとほぼ同じ高さになるように段差５０の高さを調
節することにより、リッジ４４上の活性層１８ａの側辺
からリッジ溝４８を経て段差５０上にわたり電流ブロッ
ク層２２を連続的に形成することができる。そして、段
差５０をリッジ４４より低くするには、段差形成領域面
がリッジ形成領域面より低い基板上に基板と同じ化合物
半導体層をエピタキシャル成長させて、リッジ及び段差
を形成することにより、所望のリッジ基板を形成するこ
とができる。更に、本発明者は、実験を重ねて、これを
確かめ、以下の本発明を発明するに到った。Therefore, by making the height of the step 50 lower than the height of the ridge 44, for example, the upper surface of the n-type first upper cladding layer 20 on the step 50 has substantially the same height as the active layer 18 a on the ridge 44. By adjusting the height of the step 50 so as to satisfy the following condition, the current blocking layer 22 can be continuously formed over the step 50 from the side of the active layer 18 a on the ridge 44 via the ridge groove 48. In order to make the step 50 lower than the ridge 44, the same ridge and step are formed by epitaxially growing the same compound semiconductor layer as the substrate on the substrate having the step forming region lower than the ridge forming region. A substrate can be formed. Furthermore, the inventor has repeated experiments and confirmed this, and has reached the following invention.
【００２２】上記目的を達成するために、本発明に係る
半導体レーザ素子は、基板面と平行な上面を有するスト
ライプ状メサ型リッジと、リッジ溝を隔ててリッジの両
側にそれぞれ設けられた段差とを第１の導電型の基板上
に有するリッジ基板と、リッジ基板上に、順次、積層さ
れた、少なくとも第１の導電型の下部クラッド層、活性
層、第２の導電型の第１上部クラッド層、第１の導電型
の電流ブロック層、及び第２の導電型の第２上部クラッ
ド層の積層構造とを備え、リッジ基板のリッジ及び段差
は、段差の上面がリッジの上面より所定高さだけ低くな
るように基板上に設けられた第１の導電型のエピタキシ
ャル成長層で形成され、リッジ上の積層構造は、リッジ
の上面を底辺とする三角形断面のストライプ状積層構造
であって、少なくとも、台形断面の下部クラッド層、下
部クラッド層の台形上に設けられ、両側辺でその全長に
わたり電流ブロック層に接する台形断面の活性層、及び
活性層の台形上に設けられ、第２上部クラッド層に突出
させた頂角を有する三角形断面の第１上部クラッド層を
有し、電流ブロック層がリッジ上の活性層の両側辺から
リッジ溝上を経て段差上に連続して延在していることを
特徴としている。In order to achieve the above object, a semiconductor laser device according to the present invention comprises a stripe-shaped mesa ridge having an upper surface parallel to a substrate surface, and a step provided on each side of the ridge with a ridge groove therebetween. Substrate having a first conductive type, a lower clad layer of at least a first conductive type, an active layer, and a first upper clad of a second conductive type, which are sequentially laminated on the ridge substrate. And a stacked structure of a current blocking layer of the first conductivity type and a second upper cladding layer of the second conductivity type, wherein the ridge and the step of the ridge substrate are such that the top surface of the step is at a predetermined height from the top surface of the ridge. Formed on the substrate so as to be lower only by the first conductivity type, and the laminated structure on the ridge is a stripe-shaped laminated structure having a triangular cross section with the upper surface of the ridge as a base. A lower cladding layer having a trapezoidal cross section, an active layer having a trapezoidal cross section that is provided on the trapezoid of the lower cladding layer and contacting the current block layer over the entire length on both sides, and a second upper cladding layer that is provided on the trapezoid of the active layer. A first upper cladding layer having a triangular cross-section having an apex angle protruding from the layer, wherein the current blocking layer continuously extends on both sides of the active layer on the ridge, on the ridge groove, and on the step. It is characterized by.
【００２３】本発明では、リッジ上の下部クラッド層及
び第２上部クラッド層と、段差上の下部クラッド層及び
第２上部クラッド層との間のエピタキシャル成長の成長
速度の差を考慮して、段差の上面が所定高さだけリッジ
の上面より低くなっている。つまり、本発明の好適な実
施態様では、リッジ上の下部クラッド層及び第２上部ク
ラッド層と段差上の下部クラッド層及び第２上部クラッ
ド層とのエピタキシャル成長速度の差に基づいて、段差
上の電流ブロック層の下地層の上面が、リッジ上の活性
層の高さになるように、段差の上面がリッジの上面より
低くなっている。また、リッジが台形断面の順メサとし
て形成され、リッジ上の三角形断面の積層構造の側辺が
リッジの台形断面の側辺の延長上にあって、リッジとリ
ッジ上の三角形断面の積層構造が、一つの三角形断面の
積層構造としてストライプ状に基板上に延在する。更に
好適には、リッジ基板がｐ型ＧａＡｓ基板で、積層構造
がＧａＡｓ系化合物半導体層で構成され、基板面が（１
００）面で、かつリッジの上面を底辺とする三角形断面
の積層構造の側辺が（１１１）Ｂ面である。ここで、Ｇ
ａＡｓ系化合物半導体層とは、Ｇａ及びＡｓを含む化合
物半導体層を言う。本実施態様でｐ型基板を使っている
のは、ｐ型基板の方がｎ型基板より基板と同じ組成の化
合物半導体層のエピタキシャル成長が容易であるからで
ある。In the present invention, the step height of the step is considered in consideration of the difference in the growth rate of the epitaxial growth between the lower cladding layer and the second upper cladding layer on the ridge and the lower cladding layer and the second upper cladding layer on the step. The upper surface is lower than the upper surface of the ridge by a predetermined height. That is, in a preferred embodiment of the present invention, the current on the step is determined based on the difference in the epitaxial growth rate between the lower cladding layer and the second upper cladding layer on the ridge and the lower cladding layer and the second upper cladding layer on the step. The upper surface of the step is lower than the upper surface of the ridge so that the upper surface of the underlying layer of the block layer is at the height of the active layer on the ridge. In addition, the ridge is formed as a regular mesa with a trapezoidal cross section, and the side of the laminated structure of the triangular cross section on the ridge is on the extension of the side of the trapezoidal cross section of the ridge, and the laminated structure of the ridge and the triangular cross section on the ridge is formed. , And extend on the substrate in a stripe shape as a laminated structure having one triangular cross section. More preferably, the ridge substrate is a p-type GaAs substrate, the laminated structure is a GaAs-based compound semiconductor layer, and the substrate surface is (1).
The side of the laminated structure having a triangular cross section having the (00) plane and the upper surface of the ridge as the base is the (111) B plane. Where G
The aAs-based compound semiconductor layer refers to a compound semiconductor layer containing Ga and As. The reason why a p-type substrate is used in this embodiment is that a p-type substrate is easier to epitaxially grow a compound semiconductor layer having the same composition as the substrate than an n-type substrate.
【００２４】本発明に係る半導体レーザ素子の作製方法
は、リッジ形成領域を露出させるストライプ状開口パタ
ーンを有し、かつマスクの両側を露出させるストライプ
状マスクを基板上に形成するステップと、マスクの両側
の基板を所定深さエッチングして、マスクの両側の基板
面をマスク下の領域より低くするステップと、マスクを
使って基板と同じ化合物半導体層を基板面に選択成長さ
せ、リッジ形成領域上にリッジを、マスク下の領域にリ
ッジ溝を、リッジ溝の両側の領域にリッジより低い段差
を、それぞれ、形成するステップとを経て、リッジ基板
を形成する工程を有することを特徴としている。In the method of manufacturing a semiconductor laser device according to the present invention, a step of forming a stripe-shaped mask on a substrate having a stripe-shaped opening pattern for exposing a ridge formation region and exposing both sides of the mask is provided. Etching the substrates on both sides to a predetermined depth to make the substrate surfaces on both sides of the mask lower than the region under the mask; and selectively growing the same compound semiconductor layer as the substrate on the substrate surface using the mask, Forming a ridge substrate, a ridge groove in a region under the mask, and a step lower than the ridge in regions on both sides of the ridge groove, respectively.
【００２５】本発明で段差とリッジとの高さの差は、第
２上部クラッド層上に成膜する電流ブロック層がリッジ
の両側辺からリッジ溝上を経て段差上に連続して延在す
るように、リッジ上の下部クラッド層及び第２上部クラ
ッド層と段差上の下部クラッド層及び第２上部クラッド
層とのエピタキシャル成長速度の差に基づいて、実験的
に、又は実績データによって決める。基板のエッチング
は、ドライエッチング法によっても、又はウエットエッ
チング法によっても良い。In the present invention, the height difference between the step and the ridge is set such that the current block layer formed on the second upper cladding layer extends continuously from both sides of the ridge via the ridge groove onto the step. First, it is determined experimentally or based on actual data based on the difference in epitaxial growth rate between the lower cladding layer and the second upper cladding layer on the ridge and the lower cladding layer and the second upper cladding layer on the step. The etching of the substrate may be performed by a dry etching method or a wet etching method.
【００２６】本発明に係る半導体レーザ素子の作製方法
は、更に、リッジ基板を形成する工程に続いて、リッジ
基板上に、それぞれがＧａＡｓ系化合物半導体層であ
る、少なくとも第１の導電型の下部クラッド層、活性
層、及び第２の導電型の第１上部クラッド層をエピタキ
シャル成長させ、かつリッジ上の活性層の両側辺からリ
ッジ溝を経て段差上の第１上部クラッド層上に連続的に
延在する第１の導電型の電流ブロック層をエピタキシャ
ル成長させる工程を有する。In the method for fabricating a semiconductor laser device according to the present invention, the step of forming a ridge substrate further includes forming a GaAs compound semiconductor layer on at least the lower portion of the first conductivity type on the ridge substrate. The cladding layer, the active layer, and the first upper cladding layer of the second conductivity type are epitaxially grown and continuously extended from both sides of the active layer on the ridge via the ridge groove onto the first upper cladding layer on the step. A step of epitaxially growing an existing first conductivity type current blocking layer.
【００２７】本発明で、リッジ基板上に積層構造を形成
する際、各化合物半導体層の成膜方法は、従来と同様に
例えばＭＯＣＶＤ法等を使用する。本発明方法の好適な
実施態様では、基板としてｐ型ＧａＡｓ基板を使用し、
基板面を（１００）面とする。ｐ型基板の方が、ｎ型基
板より基板と同じ化合物半導体層のエピタキシャル成長
が容易であるからである。In the present invention, when a laminated structure is formed on a ridge substrate, for example, a MOCVD method is used as a conventional method for forming each compound semiconductor layer. In a preferred embodiment of the method of the present invention, a p-type GaAs substrate is used as the substrate,
Let the substrate surface be the (100) plane. This is because the p-type substrate is easier to epitaxially grow the same compound semiconductor layer as the substrate than the n-type substrate.
【００２８】[0028]
【発明の実施の形態】以下に、添付図面を参照して、実
施形態例に基づいて本発明をより詳細に説明する。尚、
以下の実施形態例で示した膜種、膜厚、成膜方法、その
他寸法等は、本発明の理解を容易にするための例示であ
って、本発明はこれら例示に限定されるものではない。半導体レーザ素子の実施形態例 本実施形態例は、本発明に係る半導体レーザ素子の実施
形態の一例であって、図１は本実施形態例の半導体レー
ザ素子の構成を示す断面図である。本実施形態例の半導
体レーザ素子６０は、図１に示すように、ＳＤＨ型のＧ
ａＡｓ系埋め込みヘテロ接合型半導体レーザ素子であっ
て、リッジの両側に段差を有するｐ型のＧａＡｓリッジ
基板６２上に、ＧａＡｓ系化合物半導体層の積層構造を
備えている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to the accompanying drawings based on embodiments. still,
The film type, film thickness, film forming method, other dimensions, and the like shown in the following embodiments are examples for facilitating understanding of the present invention, and the present invention is not limited to these examples. . Embodiment the present embodiment of a semiconductor laser device, an example embodiment of a semiconductor laser device according to the present invention, FIG. 1 is a sectional view showing a structure of a semiconductor laser device of the present embodiment. As shown in FIG. 1, the semiconductor laser device 60 of this embodiment is an SDH type G
This is an aAs-based buried heterojunction semiconductor laser device having a stacked structure of a GaAs-based compound semiconductor layer on a p-type GaAs ridge substrate 62 having steps on both sides of the ridge.
【００２９】ｐ型のＧａＡｓリッジ基板６２は、（１０
０）面基板面と平行な上面を有するストライプ状順メサ
型リッジ６４と、リッジ溝６６を隔ててリッジ６４の両
側にそれぞれ設けられた段差６８とをｐ型ＧａＡｓ基板
６１の（１００）面基板面上に有する。ＧａＡｓリッジ
基板６２のリッジ６４及び段差６８は、それぞれ、ｐ型
ＧａＡｓエピタキシャル成長層で形成され、段差６８の
上面がリッジ６４の上面より所定高さだけ低くなるよう
にＧａＡｓ基板６１上に設けられている。積層構造は、
ＧａＡｓリッジ基板６２上に、順次、積層された、ｐ型
ＡｌＧａＡｓ下部クラッド層７０、ＧａＡｓ活性層７
２、ｎ型ＡｌＧａＡｓ第１上部クラッド層７４、ｐ型Ａ
ｌＧａＡｓ電流ブロック層７６、ｎ型ＡｌＧａＡｓ第２
上部クラッド層７８、及びｎ型ＧａＡｓキャップ層８０
から構成されている。The p-type GaAs ridge substrate 62 is (10
0) A stripe-shaped forward mesa ridge 64 having an upper surface parallel to the surface substrate surface, and steps 68 provided on both sides of the ridge 64 with the ridge groove 66 interposed therebetween, the (100) surface substrate of the p-type GaAs substrate 61 Have on the surface. The ridge 64 and the step 68 of the GaAs ridge substrate 62 are each formed of a p-type GaAs epitaxial growth layer, and are provided on the GaAs substrate 61 such that the upper surface of the step 68 is lower than the upper surface of the ridge 64 by a predetermined height. . The laminated structure is
A p-type AlGaAs lower cladding layer 70 and a GaAs active layer 7, which are sequentially stacked on a GaAs ridge substrate 62.
2. n-type AlGaAs first upper cladding layer 74, p-type A
lGaAs current blocking layer 76, n-type AlGaAs second
Upper cladding layer 78 and n-type GaAs cap layer 80
It is composed of
【００３０】リッジ６４上の積層構造は、リッジ６４の
上面６４ａを底辺とする三角形断面のストライプ状積層
構造であって、台形断面のｐ型ＡｌＧａＡｓ下部クラッ
ド層７０ａ、下部クラッド層７０ａの台形上に設けられ
た、台形断面の活性層７２ａ、及び活性層７２ａの台形
上に設けられ三角形断面のｎ型ＡｌＧａＡｓ第１上部ク
ラッド層７４ａとから構成されている。下部クラッド層
７０ａは両側辺でｎ型第１上部クラッド層７４及び電流
ブロック層７６に接し、活性層７２ａは両側辺でその全
長にわたり電流ブロック層７６に接している。また、ｎ
型第１上部クラッド層７４ａはその頂角をｎ型第２上部
クラッド層７８内に突出させている。リッジ６４上のｐ
型ＡｌＧａＡｓクラッド層７０ａ、ＧａＡｓ活性層７２
ａ、及びｎ型第１ＡｌＧａＡｓクラッド層７４ａは、そ
れぞれ、リッジ６４の両脇のＧａＡｓ基板６２上に積層
されたｐ型ＡｌＧａＡｓクラッド層７０、ＧａＡｓ活性
層７２、及び第１ｎ型ＡｌＧａＡｓクラッド層７４と同
時に成膜された、実質的に同じ組成の層である。The laminated structure on the ridge 64 is a stripe-shaped laminated structure having a triangular cross section having the upper surface 64a of the ridge 64 as a base, and is formed on the trapezoid of the p-type AlGaAs lower cladding layer 70a having a trapezoidal cross section and the lower cladding layer 70a. The active layer 72a has a trapezoidal cross section and an n-type AlGaAs first upper cladding layer 74a having a triangular cross section provided on the trapezoid of the active layer 72a. The lower cladding layer 70a is in contact with the n-type first upper cladding layer 74 and the current blocking layer 76 on both sides, and the active layer 72a is in contact with the current blocking layer 76 over its entire length on both sides. Also, n
The mold first upper cladding layer 74a has its apex angle projected into the n-type second upper cladding layer 78. P on ridge 64
-Type AlGaAs cladding layer 70a, GaAs active layer 72
The first and second n-type AlGaAs cladding layers 74a are simultaneously formed with the p-type AlGaAs cladding layer 70, the GaAs active layer 72, and the first n-type AlGaAs cladding layer 74, which are stacked on the GaAs substrate 62 on both sides of the ridge 64, respectively. These layers are formed and have substantially the same composition.
【００３１】本実施形態例では、段差６８上のｎ型第２
上部クラッド層７４の上面がリッジ６４上の活性層７２
ａと同じ高さになるように、所定高さだけ、段差６８が
リッジ６４より低く形成されているので、連続エピタキ
シャル成長法により積層構造を形成した際、電流ブロッ
ク層７６がリッジ６４上の活性層７２ａの両側辺からリ
ッジ溝６６上を経て段差６８上に連続して延在するよう
に形成される。上述の所定高さは、実験的に又は実績デ
ータにより決められる。ｎ型ＧａＡｓキャップ層８０上
にはｎ型電極８２が、ｐ型ＧａＡｓ基板６２の裏面には
ｐ側電極８４が、それぞれ、形成されている。本実施形
態例の半導体レーザ素子６０では、注入電流が電流ブロ
ック層７６の不連続部からリークするようなことが生じ
ないので、光出力対注入電流効率が高く、低しきい値電
流の半導体レーザ素子が実現する。In the present embodiment, the n-type second
The upper surface of the upper cladding layer 74 is formed on the active layer 72 on the ridge 64.
Since the step 68 is formed lower than the ridge 64 by a predetermined height so as to have the same height as that of the ridge 64, when the stacked structure is formed by the continuous epitaxial growth method, the current blocking layer 76 is formed on the active layer on the ridge 64. It is formed so as to extend continuously on the step 68 from both sides of the base 72 a via the ridge groove 66. The above-mentioned predetermined height is determined experimentally or based on actual data. An n-type electrode 82 is formed on the n-type GaAs cap layer 80, and a p-side electrode 84 is formed on the back surface of the p-type GaAs substrate 62. In the semiconductor laser device 60 of the present embodiment, since the injection current does not leak from the discontinuous portion of the current blocking layer 76, the semiconductor laser having a high light output versus injection current efficiency and a low threshold current The element is realized.
【００３２】半導体レーザ素子の作製方法の実施形態例 本実施形態例は、本発明に係る半導体レーザ素子の作製
方法を上述の半導体レーザ素子６０の作製に適用した実
施形態の一例であって、図２（ａ）から（ｅ）は、本実
施形態例の方法に従って半導体レーザ素子６０を作製す
る際の工程毎の基板断面図である。本実施形態例では、
先ず、図２（ａ）に示すように、リッジ形成領域８６を
露出させるストライプ状開口パターンを有し、かつマス
クの両側を露出させるストライプ状マスク８８をｐ型Ｇ
ａＡｓ基板６１上に形成する。図２（ｂ）に示すよう
に、マスク８８の一方の外縁部から他方の外縁部までマ
スク８８を覆うエッチングマスク９０をフォトレジスト
膜でＧａＡｓ基板６１上に形成する。 Embodiment of the Method of Manufacturing a Semiconductor Laser Device This embodiment is an example of an embodiment in which the method of manufacturing a semiconductor laser device according to the present invention is applied to the manufacture of the semiconductor laser device 60 described above. FIGS. 2A to 2E are cross-sectional views of the substrate in each step when manufacturing the semiconductor laser device 60 according to the method of the present embodiment. In the present embodiment,
First, as shown in FIG. 2A, a p-type G mask having a striped opening pattern for exposing the ridge forming region 86 and exposing both sides of the mask is formed.
It is formed on an aAs substrate 61. As shown in FIG. 2B, an etching mask 90 covering the mask 88 from one outer edge to the other outer edge of the mask 88 is formed on the GaAs substrate 61 with a photoresist film.
【００３３】続いて、図２（ｃ）に示すように、エッチ
ングマスク９０を使って、マスク８８の両側のＧａＡｓ
基板６１をドライエッチング法又はウエットエッチング
法によりエッチングして、マスク８８の両側の基板面を
マスク８８下の基板面より低くする。エッチングする際
には、エッチング面に段差６８をエピタキシャル成長さ
せ、次いでｐ型下部クラッド層７０、活性層７２、及び
ｎ型第２上部クラッド層７４をエピタキシャル成長させ
たとき、ｎ型第２上部クラッド層７４の上面がリッジ６
４上の活性層７２ａと同じ高さになるようになエッチン
グ深さＤを決めて、ＧａＡｓ基板６１をエッチングす
る。Subsequently, as shown in FIG. 2C, GaAs on both sides of the mask 88 is formed by using an etching mask 90.
The substrate 61 is etched by a dry etching method or a wet etching method so that the substrate surfaces on both sides of the mask 88 are lower than the substrate surface under the mask 88. At the time of etching, a step 68 is epitaxially grown on the etched surface. Then, when the p-type lower cladding layer 70, the active layer 72, and the n-type second upper cladding layer 74 are epitaxially grown, the n-type second upper cladding layer 74 is formed. Ridge 6
The GaAs substrate 61 is etched by determining the etching depth D so as to be the same height as the active layer 72a on the substrate 4.
【００３４】次いで、エッチングマスク９０を除去し、
マスク８８を使ってＧａＡｓ層を基板面に選択成長さ
せ、図２（ｄ）に示すように、リッジ形成領域８６上に
リッジ６４を、マスク８８の両側の領域にリッジ６４よ
り低い段差６８を、それぞれ、形成する。続いて、マス
ク８８を除去すると、マスク８８下の領域にはリッジ溝
６６が形成されている。これにより、ｐ型のＧａＡｓリ
ッジ基板６２を形成することができる。本実施形態例で
は、例えば、リッジ６４のリッジ幅Ｗを４μｍ、リッジ
高さＨを４μｍとする。Next, the etching mask 90 is removed,
As shown in FIG. 2D, a GaAs layer is selectively grown on the substrate surface using a mask 88, and a ridge 64 is formed on the ridge formation region 86, and a step 68 lower than the ridge 64 is formed on both sides of the mask 88. Each is formed. Subsequently, when the mask 88 is removed, a ridge groove 66 is formed in a region below the mask 88. Thus, a p-type GaAs ridge substrate 62 can be formed. In the present embodiment, for example, the ridge width W of the ridge 64 is 4 μm, and the ridge height H is 4 μm.
【００３５】次いで、ｐ型のＧａＡｓリッジ基板６２上
に、従来と同様にして、ＭＯＣＶＤ法等によって、ｐ型
ＡｌＧａＡｓ下部クラッド層７０、ＧａＡｓ活性層７
２、ｎ型ＡｌＧａＡｓ第１上部クラッド層７４、ｐ型Ａ
ｌＧａＡｓ電流ブロック層７６、ｎ型ＡｌＧａＡｓ第２
上部クラッド層７８、及びｎ型ＧａＡｓキャップ層８０
を、順次、連続的にエピタキシャル成長させることによ
り、図１に示す半導体レーザ素子６０を作製することが
できる。Next, the p-type AlGaAs lower cladding layer 70 and the GaAs active layer 7 are formed on the p-type GaAs ridge substrate 62 by MOCVD or the like in a conventional manner.
2. n-type AlGaAs first upper cladding layer 74, p-type A
lGaAs current blocking layer 76, n-type AlGaAs second
Upper cladding layer 78 and n-type GaAs cap layer 80
Are successively and epitaxially grown, whereby the semiconductor laser device 60 shown in FIG. 1 can be manufactured.
【００３６】[0036]
【発明の効果】本発明によれば、リッジをエピタキシャ
ル成長層で形成したリッジ基板であって、リッジ脇の段
差がリッジより低いリッジ基板上に共振器構造を構成す
る積層構造を形成しているので、電流ブロック層が連続
してリッジ脇に延在し、電流リークがなく、光出力対注
入電流効率が高く、低しきい値電流で、しかも面内均一
性が高く、生産性の高い構成を備えたＳＤＨ型の埋め込
みヘテロ接合型半導体レーザ素子を実現している。本発
明方法は、本発明に係る半導体レーザ素子の好適な作製
方法を実現している。According to the present invention, the laminated structure forming the resonator structure is formed on a ridge substrate having a ridge formed of an epitaxially grown layer and having a step on the side of the ridge lower than the ridge. The current block layer extends continuously to the side of the ridge, there is no current leakage, high light output vs. injection current efficiency, low threshold current, high in-plane uniformity, and high productivity. And a SDH-type buried heterojunction semiconductor laser device having the same. The method of the present invention realizes a preferable method of manufacturing the semiconductor laser device according to the present invention.
【図１】実施形態例のＳＤＨ型半導体レーザ素子の構成
を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of an SDH semiconductor laser device according to an embodiment.
【図２】図２（ａ）から（ｅ）は、それぞれ、実施形態
例の方法に従って半導体レーザ素子を作製する際の工程
毎の基板断面図である。FIGS. 2A to 2E are cross-sectional views of a substrate in each process when a semiconductor laser device is manufactured according to the method of the embodiment.
【図３】従来のＳＤＨ型半導体レーザ素子の構成を示す
断面図である。FIG. 3 is a cross-sectional view showing a configuration of a conventional SDH semiconductor laser device.
【図４】図４（ａ）から（ｃ）は、それぞれ、ＧａＡｓ
基板上にリッジを形成する工程毎の断面図である。4 (a) to 4 (c) show GaAs, respectively.
FIG. 4 is a cross-sectional view of each step of forming a ridge on a substrate.
【図５】図５（ａ）と（ｂ）は、それぞれ、選択成長法
によってリッジを基板上に形成する方法の工程毎の基板
断面図である。FIGS. 5A and 5B are cross-sectional views of a substrate in each step of a method of forming a ridge on a substrate by a selective growth method.
【図６】図６（ａ）から（ｃ）は、それぞれ、選択成長
法によってリッジを基板上に形成する別の方法の工程毎
の基板断面図である。6 (a) to 6 (c) are cross-sectional views of a substrate in each step of another method for forming a ridge on a substrate by a selective growth method.
【図７】選択成長法によってリッジ基板を作製する従来
の方法の問題を説明する基板断面図である。FIG. 7 is a cross-sectional view of a substrate explaining a problem of a conventional method of manufacturing a ridge substrate by a selective growth method.
【図８】従来の方法によって従来のリッジ基板を作製し
たときの各層の膜厚の関係を説明するための基板断面図
である。FIG. 8 is a cross-sectional view of a substrate for explaining a relationship between film thicknesses of respective layers when a conventional ridge substrate is manufactured by a conventional method.
【図９】電流ブロック層が連続している状態を示す基板
断面図である。FIG. 9 is a cross-sectional view of a substrate showing a state where a current block layer is continuous.
１０……ＳＤＨ型のＧａＡｓ系埋め込みヘテロ接合型半
導体レーザ素子、１２……ストライプ状リッジ、１２ａ
……（１００）結晶面、１３……（１１１）Ｂ面、１４
……ｎ型ＧａＡｓ基板、１６……ｎ型ＡｌＧａＡｓクラ
ッド層、１６ａ……リッジ上のｎ型ＡｌＧａＡｓクラッ
ド層、１８……低不純物ないしはアンドープのＧａＡｓ
活性層、１８ａ……リッジ上のＧａＡｓ活性層、２０…
…第１ｐ型ＡｌＧａＡｓクラッド層、２０ａ……リッジ
上の第１ｐ型ＡｌＧａＡｓクラッド層、２２……ｎ型Ａ
ｌＧａＡｓ電流ブロック層、２４……第２ｐ型のＡｌＧ
ａＡｓクラッド層、２６……ｐ型ＧａＡｓキャップ層、
２８……ｐ側電極、３０……ｎ側電極、３２……エッチ
ングマスク、３３……リッジ形成領域、３４……マス
ク、３６……基板、３８……リッジ、４０……エピタキ
シャル成長層、４１……リッジ形成領域、４２……マス
ク、４４……リッジ、４６……エピタキシャル成長層、
４８……リッジ溝、５０……段差、５２……リッジ基
板、５４……段差斜面、６０……実施形態例のＳＤＨ型
のＧａＡｓ系埋め込みヘテロ接合型半導体レーザ素子、
６１……ｐ型ＧａＡｓ基板、６２……ｐ型ＧａＡｓリッ
ジ基板、６４……ストライプ状リッジ、６６……リッジ
溝、６８……段差、７０……ｐ型ＡｌＧａＡｓクラッド
層、７０ａ……リッジ上のｐ型ＡｌＧａＡｓクラッド
層、７２……低不純物ないしはアンドープのＧａＡｓ活
性層、７２ａ……リッジ上のＧａＡｓ活性層、７４……
第１ｎ型ＡｌＧａＡｓクラッド層、７４ａ……リッジ上
の第１ｎ型ＡｌＧａＡｓクラッド層、７６……ｐ型Ａｌ
ＧａＡｓ電流ブロック層、７８……第２ｎ型ＡｌＧａＡ
ｓ上部クラッド層、８０……ｎ型ＧａＡｓキャップ層、
８２……ｎ型電極、８４……ｐ側電極、８６……リッジ
形成領域、８８……マスク、９０……エッチングマス
ク。Reference numeral 10: SDH type GaAs buried heterojunction semiconductor laser device, 12: Striped ridge, 12a
... (100) crystal plane, 13 ... (111) B plane, 14
... n-type GaAs substrate, 16 ... n-type AlGaAs cladding layer, 16a ... n-type AlGaAs cladding layer on ridge, 18 ... low impurity or undoped GaAs
Active layer, 18a ... GaAs active layer on ridge, 20 ...
... First p-type AlGaAs cladding layer, 20a ... First p-type AlGaAs cladding layer on ridge, 22 ... N-type A
lGaAs current blocking layer, 24... second p-type AlG
aAs cladding layer, 26 p-type GaAs cap layer,
28 p-side electrode, 30 n-side electrode, 32 etching mask, 33 ridge forming region, 34 mask, 36 substrate, 38 ridge, 40 epitaxial growth layer, 41 .. Ridge formation region, 42 mask, 44 ridge, 46 epitaxial growth layer,
48: ridge groove, 50: step, 52: ridge substrate, 54: step slope, 60: SDH-type GaAs-based buried heterojunction semiconductor laser device of the embodiment,
61 p-type GaAs substrate, 62 p-type GaAs ridge substrate, 64 stripe ridge, 66 ridge groove, 68 step, 70 p-type AlGaAs cladding layer, 70 a on ridge a p-type AlGaAs cladding layer, 72... a low impurity or undoped GaAs active layer, 72a... a GaAs active layer on a ridge, 74.
First n-type AlGaAs cladding layer, 74a First n-type AlGaAs cladding layer on ridge, 76 p-type Al
GaAs current blocking layer, 78... 2nd n-type AlGaAs
s upper cladding layer, 80 n-type GaAs cap layer,
82 n-type electrode 84 p-side electrode 86 ridge formation region 88 mask 90 etching mask
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F073 AA09 AA26 CA04 DA05 DA22 DA24 EA23 EA29 ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 5F073 AA09 AA26 CA04 DA05 DA22 DA24 EA23 EA29
Claims (8)
状メサ型リッジと、リッジ溝を隔ててリッジの両側にそ
れぞれ設けられた段差とを第１の導電型の基板上に有す
るリッジ基板と、 リッジ基板上に、順次、積層された、少なくとも第１の
導電型の下部クラッド層、活性層、第２の導電型の第１
上部クラッド層、第１の導電型の電流ブロック層、及び
第２の導電型の第２上部クラッド層の積層構造とを備
え、 リッジ基板のリッジ及び段差は、段差の上面がリッジの
上面より所定高さだけ低くなるように基板上に設けられ
た第１の導電型のエピタキシャル成長層で形成され、 リッジ上の積層構造は、リッジの上面を底辺とする三角
形断面のストライプ状積層構造であって、少なくとも、
台形断面の下部クラッド層、下部クラッド層の台形上に
設けられ、両側辺でその全長にわたり電流ブロック層に
接する台形断面の活性層、及び活性層の台形上に設けら
れ、第２上部クラッド層に突出させた頂角を有する三角
形断面の第１上部クラッド層を有し、 電流ブロック層がリッジ上の活性層の両側辺からリッジ
溝上を経て段差上に連続して延在していることを特徴と
する半導体レーザ素子。A ridge substrate having, on a first conductivity type substrate, a stripe-shaped mesa ridge having an upper surface parallel to a substrate surface, and a step provided on each side of the ridge with a ridge groove interposed therebetween; On the ridge substrate, at least a lower cladding layer of the first conductivity type, an active layer, and a first cladding layer of the second conductivity type, which are sequentially stacked.
A stacked structure of an upper cladding layer, a current blocking layer of a first conductivity type, and a second upper cladding layer of a second conductivity type, wherein the ridge and the step of the ridge substrate are such that the upper surface of the step is higher than the upper surface of the ridge. A first conductive type epitaxial growth layer provided on the substrate so as to be lower by a height, wherein the laminated structure on the ridge is a stripe-shaped laminated structure having a triangular cross-section having the upper surface of the ridge as a base, at least,
A lower cladding layer having a trapezoidal cross section, an active layer having a trapezoidal cross section provided on the trapezoid of the lower cladding layer and being in contact with the current block layer over the entire length on both sides, and provided on the trapezoid of the active layer; A first upper cladding layer having a triangular cross section having a protruding apex angle, wherein the current blocking layer continuously extends on both sides of the active layer on the ridge, over the ridge groove, and over the step. Semiconductor laser device.
クラッド層と、段差上の下部クラッド層及び第２上部ク
ラッド層との間のエピタキシャル成長の成長速度の差を
考慮して、段差の上面が所定高さだけリッジの上面より
低くなっていることを特徴とする請求項１に記載の半導
体発光素子。2. An upper surface of the step is formed in consideration of a difference in epitaxial growth rate between the lower cladding layer and the second upper cladding layer on the ridge and the lower cladding layer and the second upper cladding layer on the step. 2. The semiconductor light emitting device according to claim 1, wherein the height is lower than the upper surface of the ridge by a predetermined height.
クラッド層と段差上の下部クラッド層及び第２上部クラ
ッド層とのエピタキシャル成長速度の差に基づいて、段
差上の電流ブロック層の下地層の上面が、リッジ上の活
性層の高さになるように、段差の上面がリッジの上面よ
り低くなっていることを特徴とする請求項１又は２に記
載の半導体レーザ素子。3. An underlayer of a current blocking layer on a step, based on a difference in epitaxial growth rate between the lower cladding layer and the second upper cladding layer on the ridge and the lower cladding layer and the second upper cladding layer on the step. 3. The semiconductor laser device according to claim 1, wherein the upper surface of the step is lower than the upper surface of the ridge so that the upper surface is at the height of the active layer on the ridge.
れ、リッジ上の三角形断面の積層構造の側辺がリッジの
台形断面の側辺の延長上にあって、リッジとリッジ上の
三角形断面の積層構造が、一つの三角形断面の積層構造
としてストライプ状に基板上に延在することを特徴とす
る請求項１から３のうちのいずれか１項に記載の半導体
レーザ素子。4. The ridge is formed as a forward mesa with a trapezoidal cross section, the side of the triangular cross-section laminated structure on the ridge is an extension of the side of the trapezoidal cross section of the ridge, and the ridge and the triangular cross section on the ridge are formed. 4. The semiconductor laser device according to claim 1, wherein the laminated structure extends on the substrate in a stripe shape as a laminated structure having one triangular cross section. 5.
構造がＧａＡｓ系化合物半導体層で構成され、基板面が
（１００）面で、かつリッジの上面を底辺とする三角形
断面の積層構造の側辺が（１１１）Ｂ面であることを特
徴とする請求項１から４のいずれか１項に記載の半導体
レーザ素子。5. The side of the triangular cross-section of a triangular cross section having a (100) plane as a ridge substrate, a GaAs-based compound semiconductor layer as a lamination structure, and a ridge upper surface as a base. 5. The semiconductor laser device according to claim 1, wherein the side is a (111) B plane. 6.
状開口パターンを有し、かつマスクの両側を露出させる
ストライプ状マスクを基板上に形成するステップと、 マスクの両側の基板を所定深さエッチングして、マスク
の両側の基板面をマスク下の領域より低くするステップ
と、 マスクを使って基板と同じ化合物半導体層を基板面に選
択成長させ、リッジ形成領域上にリッジを、マスク下の
領域にリッジ溝を、リッジ溝の両側の領域にリッジより
低い段差を、それぞれ、形成するステップとを経て、リ
ッジ基板を形成する工程を有することを特徴とする半導
体レーザ素子の作製方法。6. A step of forming, on a substrate, a striped mask having a striped opening pattern for exposing a ridge formation region and exposing both sides of the mask, and etching the substrates on both sides of the mask to a predetermined depth. Lowering the substrate surface on both sides of the mask below the region under the mask; and selectively growing the same compound semiconductor layer as the substrate on the substrate surface using the mask, forming a ridge on the ridge formation region and a ridge on the region under the mask. Forming a groove and a step lower than the ridge in a region on both sides of the ridge groove, and forming a ridge substrate.
である、少なくとも第１の導電型の下部クラッド層、活
性層、及び第２の導電型の第１上部クラッド層をエピタ
キシャル成長させ、かつリッジ上の活性層の両側辺から
リッジ溝を経て段差上の第１上部クラッド層上に連続的
に延在する第１の導電型の電流ブロック層をエピタキシ
ャル成長させる工程を有することを特徴とする請求項６
に記載の半導体レーザ素子の作製方法。7. Following the step of forming a ridge substrate, at least a first conductivity type lower clad layer, an active layer, and a second conductivity type, each of which is a GaAs-based compound semiconductor layer, are formed on the ridge substrate. A first conductive type current blocking layer extending continuously from both sides of the active layer on the ridge through the ridge groove to the first upper clad layer on the step. 7. The method according to claim 6, further comprising a step of performing epitaxial growth.
3. The method for manufacturing a semiconductor laser device according to item 1.
基板面を（１００）面とすることを特徴とする請求項６
又は７に記載の半導体レーザ素子の作製方法。8. A p-type GaAs substrate is used as a substrate,
7. The substrate according to claim 6, wherein the substrate has a (100) plane.
Or a method for manufacturing a semiconductor laser device according to item 7.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120610A JP4724946B2 (en) | 2001-04-19 | 2001-04-19 | Semiconductor laser device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120610A JP4724946B2 (en) | 2001-04-19 | 2001-04-19 | Semiconductor laser device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314200A true JP2002314200A (en) | 2002-10-25 |
| JP4724946B2 JP4724946B2 (en) | 2011-07-13 |
Family
ID=18970617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120610A Expired - Fee Related JP4724946B2 (en) | 2001-04-19 | 2001-04-19 | Semiconductor laser device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4724946B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071172A (en) * | 2007-09-14 | 2009-04-02 | Sony Corp | Semiconductor light-emitting device and its manufacturing method, and method of forming base layer |
| JP2009141235A (en) * | 2007-12-10 | 2009-06-25 | Sony Corp | Semiconductor light emitting element and manufacturing method thereof |
| JP2010073939A (en) * | 2008-09-19 | 2010-04-02 | Sony Corp | Method of manufacturing semiconductor light emitting device |
| US8138002B2 (en) | 2008-08-21 | 2012-03-20 | Sony Corporation | Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5871677A (en) * | 1981-10-23 | 1983-04-28 | Nec Corp | 2-wavelength buried hetero structure semiconductor laser |
| JPH02246289A (en) * | 1989-03-20 | 1990-10-02 | Matsushita Electric Ind Co Ltd | Semiconductor light-emitting element |
| JPH03225883A (en) * | 1990-01-30 | 1991-10-04 | Sony Corp | Semiconductor laser |
| JPH03225882A (en) * | 1990-01-30 | 1991-10-04 | Sony Corp | Semiconductor laser |
| JPH0555692A (en) * | 1991-08-27 | 1993-03-05 | Sony Corp | Semiconductor laser |
| JPH05160508A (en) * | 1991-12-05 | 1993-06-25 | Sony Corp | Semiconductor laser |
| JPH07231144A (en) * | 1993-03-25 | 1995-08-29 | Nippon Telegr & Teleph Corp <Ntt> | Light function element, and optical integrated element including the same, and manufacture thereof |
-
2001
- 2001-04-19 JP JP2001120610A patent/JP4724946B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5871677A (en) * | 1981-10-23 | 1983-04-28 | Nec Corp | 2-wavelength buried hetero structure semiconductor laser |
| JPH02246289A (en) * | 1989-03-20 | 1990-10-02 | Matsushita Electric Ind Co Ltd | Semiconductor light-emitting element |
| JPH03225883A (en) * | 1990-01-30 | 1991-10-04 | Sony Corp | Semiconductor laser |
| JPH03225882A (en) * | 1990-01-30 | 1991-10-04 | Sony Corp | Semiconductor laser |
| JPH0555692A (en) * | 1991-08-27 | 1993-03-05 | Sony Corp | Semiconductor laser |
| JPH05160508A (en) * | 1991-12-05 | 1993-06-25 | Sony Corp | Semiconductor laser |
| JPH07231144A (en) * | 1993-03-25 | 1995-08-29 | Nippon Telegr & Teleph Corp <Ntt> | Light function element, and optical integrated element including the same, and manufacture thereof |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009071172A (en) * | 2007-09-14 | 2009-04-02 | Sony Corp | Semiconductor light-emitting device and its manufacturing method, and method of forming base layer |
| JP2009141235A (en) * | 2007-12-10 | 2009-06-25 | Sony Corp | Semiconductor light emitting element and manufacturing method thereof |
| US8138002B2 (en) | 2008-08-21 | 2012-03-20 | Sony Corporation | Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing |
| US8409893B2 (en) | 2008-08-21 | 2013-04-02 | Sony Corporation | Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing |
| JP2010073939A (en) * | 2008-09-19 | 2010-04-02 | Sony Corp | Method of manufacturing semiconductor light emitting device |
| JP4661929B2 (en) * | 2008-09-19 | 2011-03-30 | ソニー株式会社 | Manufacturing method of semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4724946B2 (en) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140142A (en) | Semiconductor laser and a method for producing the same | |
| JP2716693B2 (en) | Semiconductor laser | |
| JP2815769B2 (en) | Manufacturing method of semiconductor laser | |
| JPH10229246A (en) | Ridge semiconductor laser diode and its manufacturing method | |
| JP2002314200A (en) | Semiconductor laser device and its manufacturing method | |
| JP3718548B2 (en) | Manufacturing method of semiconductor light emitting device | |
| JP3763459B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2990837B2 (en) | Semiconductor laser | |
| JP4497606B2 (en) | Semiconductor laser device | |
| JP2940158B2 (en) | Semiconductor laser device | |
| JP2004022934A (en) | Semiconductor laser device and manufacturing method thereof | |
| JP3011938B2 (en) | Semiconductor laser | |
| JP2911270B2 (en) | Visible light laser diode and method of manufacturing the same | |
| JP2840833B2 (en) | Semiconductor laser manufacturing method | |
| JP2000294877A (en) | High output semiconductor laser and manufacture of the same | |
| JP3057188B2 (en) | Independently driven multi-beam laser and its manufacturing method | |
| JPH057050A (en) | Semiconductor laser device and manufacture thereof | |
| JP3322001B2 (en) | Manufacturing method of semiconductor laser | |
| JPS641072B2 (en) | ||
| JPH11251678A (en) | Semiconductor laser and its manufacture | |
| JP4048044B2 (en) | Manufacturing method of semiconductor laser device | |
| JP2538258B2 (en) | Semiconductor laser | |
| JPH05206581A (en) | Semiconductor light emitting element and manufacture thereof | |
| JP2940185B2 (en) | Embedded semiconductor laser | |
| JPH0810779B2 (en) | Semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040317 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040604 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100930 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |