JPH0810779B2 - Semiconductor laser - Google Patents
Semiconductor laserInfo
- Publication number
- JPH0810779B2 JPH0810779B2 JP62039597A JP3959787A JPH0810779B2 JP H0810779 B2 JPH0810779 B2 JP H0810779B2 JP 62039597 A JP62039597 A JP 62039597A JP 3959787 A JP3959787 A JP 3959787A JP H0810779 B2 JPH0810779 B2 JP H0810779B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- mesa
- active layer
- type inp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体レーザに係わり、特にｐ型半導体を基
板とした埋込み構造の半導体レーザに関する。The present invention relates to a semiconductor laser, and more particularly to a semiconductor laser having a buried structure using a p-type semiconductor as a substrate.
［従来の技術］ 近年，光通信の光源などの用途で、種々の半導体レー
ザが開発されつつあるが、このような半導体レーザの一
つとしてｐ型半導体を基板とした埋込み構造の半導体レ
ーザが提案されている（特開昭57−206082号公報）。[Prior Art] In recent years, various semiconductor lasers have been developed for applications such as a light source for optical communication. As one of such semiconductor lasers, a semiconductor laser with an embedded structure using a p-type semiconductor as a substrate is proposed. (JP-A-57-206082).
第８図は上述したｐ型半導体基板としてｐ型InPを使
用した半導体レーザの断面図である。すなわち、図中１
はｐ型InP基板であり、このｐ型InP基板１上に同じくｐ
型InPのクラッド層2,InGaAsPからなる活性層3,n型InPの
クラッド層４が積層されている。そして、積層されたク
ラッド層2,活性層3,クラッド層４の周囲をｎ型InP埋込
層５とｐ型InP埋込層６とで覆っている。そして、両側
に電極7,8が取付けられている。FIG. 8 is a sectional view of a semiconductor laser using p-type InP as the above-mentioned p-type semiconductor substrate. That is, 1 in the figure
Is a p-type InP substrate, and p is also on this p-type InP substrate 1.
A clad layer 2 of type InP, an active layer 3 made of InGaAsP, and a clad layer 4 of n type InP are laminated. The surroundings of the clad layer 2, the active layer 3 and the clad layer 4 which are stacked are covered with an n-type InP burying layer 5 and a p-type InP burying layer 6. The electrodes 7 and 8 are attached to both sides.
このような構造の半導体レーザを製造する場合、ま
ず、ｐ型InP基板１上にｐ型InPのクラッド層２をエピタ
キシャル成長法で形成させ、このｐ型InPのクラッド層
２上にさらにInGaAsPの活性層３を同じくエピタキシャ
ル成長法で成長させ、この活性層３の上にｎ型InPのク
ラッド層４をエピタキシャル成長法で形成する。その
後、このｎ型InPのクラッド層４上にパターン用の絶縁
層を形成し、この絶縁層をマスクにしてｐ型InP基板１
に達するまで逆メサ形状にエッチングする。その後、メ
サエッチングされた部分にｎ型InP埋込層５をエピタキ
シャル成長させさらにこのｎ型InP埋込層５の上に、ｐ
型InP埋込層６をエピタキシャル成長させる。その後、
絶縁層を除去し、両側に電極7,8を蒸着する。When manufacturing a semiconductor laser having such a structure, first, a p-type InP clad layer 2 is formed on a p-type InP substrate 1 by an epitaxial growth method, and an InGaAsP active layer is further formed on the p-type InP clad layer 2. 3 is similarly grown by the epitaxial growth method, and the n-type InP cladding layer 4 is formed on the active layer 3 by the epitaxial growth method. After that, a pattern insulating layer is formed on the n-type InP clad layer 4, and the p-type InP substrate 1 is formed by using this insulating layer as a mask.
Etch into an inverted mesa shape until reaching. Then, an n-type InP buried layer 5 is epitaxially grown on the mesa-etched portion, and p is deposited on the n-type InP buried layer 5.
The type InP buried layer 6 is epitaxially grown. afterwards,
The insulating layer is removed, and electrodes 7 and 8 are deposited on both sides.
この場合、電流制限層となるｎ型InP埋込層５とｐ型I
nP埋込層６との間のpn接合部９の位置を活性層３より下
方に位置させることにより、活性層３を通過しない図中
点線で示すもれ電流は、抵抗率の高いｐ型InP層６を経
由するため、その値が小さくなり、高効率，高出力の半
導体レーザが実現できる。In this case, the n-type InP buried layer 5 and the p-type I that serve as the current limiting layer
By arranging the position of the pn junction 9 between the nP buried layer 6 and the nP buried layer 6 below the active layer 3, the leakage current shown by the dotted line in FIG. Since it passes through the layer 6, its value becomes small, and a semiconductor laser with high efficiency and high output can be realized.
［発明が解決しようとする問題点］ しかしながら、上記構造を有する半導体レーザにおい
ては次のような問題があった。すなわち、半導体レーザ
において安定したレーザ光線を得ると共に低しきい値電
流を得るためには、活性層３の幅Ｗをできるだけ狭くし
て、横方向に対して単一の発振モードで発光するように
制御することが必要である。しかし、第８図の半導体レ
ーザにおいては、活性層３の幅Ｗは逆メサ構造のくびれ
部の幅ｄより必ず大きくなる。したがって、活性層３の
幅Ｗを狭くするには、くびれ部の幅ｄをできるだけ狭く
する必要がある。しかしながら、くびれ部の幅ｄを狭く
すると、実線で示す電流の通路が狭くなるので、急激に
垂直方向の抵抗が増大して発熱が生じ、高出力が得られ
なくなる問題が発生する。例えば必要とするレーザ光線
の波長によっては上記活性層３の幅Ｗを２μｍ以下に制
御するのが望ましい場合が発生するが、第８図の半導体
レーザにおいては、活性層３の幅Ｗを２μｍ以下にする
とくびれ部の幅ｄをさらに狭くする必要があるので、現
実問題として活性層３の幅を２μｍ以下にすることは非
常に困難である。[Problems to be Solved by the Invention] However, the semiconductor laser having the above structure has the following problems. That is, in order to obtain a stable laser beam and a low threshold current in a semiconductor laser, the width W of the active layer 3 is made as narrow as possible so that light is emitted in a single oscillation mode in the lateral direction. It is necessary to control. However, in the semiconductor laser of FIG. 8, the width W of the active layer 3 is always larger than the width d of the constricted portion of the inverted mesa structure. Therefore, in order to narrow the width W of the active layer 3, it is necessary to make the width d of the constricted portion as narrow as possible. However, if the width d of the constricted portion is narrowed, the current path indicated by the solid line is narrowed, so that the resistance in the vertical direction rapidly increases and heat is generated, resulting in a problem that a high output cannot be obtained. For example, depending on the required wavelength of the laser beam, it may be desirable to control the width W of the active layer 3 to 2 μm or less. In the semiconductor laser of FIG. 8, the width W of the active layer 3 is 2 μm or less. Since it is necessary to further narrow the width d of the constricted portion, it is very difficult to reduce the width of the active layer 3 to 2 μm or less as a practical problem.
なお、活性層３の位置をくびれ部の方へ接近させるこ
とが考えられるが、過度に活性層３とくびれ部とを接近
させると、エッチング工程や埋込層のエピタキシャル成
長工程における寸法制度との関係で不良品が多発して製
造製品の歩留りが低下する問題がある。It is considered that the position of the active layer 3 is brought closer to the constricted portion, but if the active layer 3 and the constricted portion are excessively brought close to each other, the relation with the dimensional accuracy in the etching process or the epitaxial growth process of the buried layer is caused. However, there is a problem that defective products frequently occur and the yield of manufactured products decreases.
本発明はこのような事情に鑑みてなされたものであ
り、その目的とするところは、くびれ部を解消するよう
に電流通路を垂直形状とすることによって、活性層の幅
を狭くでき、高出力を維持したままレーザ光線の発振モ
ードの安定化と低しきい値電流化を可能にした半導体レ
ーザを提供することにある。The present invention has been made in view of such circumstances, and an object thereof is to make a width of an active layer narrow by providing a current path with a vertical shape so as to eliminate a constricted portion, and to provide a high output. It is an object of the present invention to provide a semiconductor laser capable of stabilizing the oscillation mode of a laser beam and reducing the threshold current while maintaining the above.
［問題点を解決するための手段］ 本発明の半導体レーザにおいては、ｐ型半導体基板上
に、ｐ型クラッド層、In1-XGaXAs1-yPy活性層、ｎ型ク
ラッド層を含む半導体層を積層させた多層膜構造ウエハ
ーの少なくとも活性層を含む半導体メサストライプを形
成し、このメサストライプを埋込むように形成された埋
込み層を有する。[Means for Solving Problems] In the semiconductor laser of the present invention, a p-type clad layer, an In 1-X Ga X As 1-y P y active layer, and an n-type clad layer are formed on a p-type semiconductor substrate. A semiconductor mesa stripe including at least an active layer of a multilayer film structure wafer in which semiconductor layers including the semiconductor layer is stacked is formed, and a buried layer is formed so as to fill the mesa stripe.
そして、前記メサストライプを、ｎ型クラッド層、活
性層を含む逆メサ形状部と、この逆メサ形状部の活性層
から半導体基板の方向に向かって延在する垂直形状部
と、垂直形状部からさらに半導体基板の方に向かって延
在する順メサ形状部とで形成している。Then, the mesa stripe is composed of an inverted mesa shape portion including an n-type cladding layer and an active layer, a vertical shape portion extending from the active layer of the inverted mesa shape portion toward the semiconductor substrate, and a vertical shape portion. Further, it is formed of a forward mesa-shaped portion extending toward the semiconductor substrate.
さらに、前記埋込層を、ｐ型半導体基板上に埋込形成
され、メサストライプに接する面の上端部が垂直形状部
の上部に位置する電流を導電するｐ型の第１の埋込層
と、第１の埋込層の上側に埋込形成され、メサストライ
プに接する面の上端部が活性層直下に位置する電流を阻
止するｎ型の第２の埋込層と、第２の埋込層の上側に埋
込形成され、メサストライプに接する面の上端部が逆メ
サ形状部上端の高さに達する電流を阻止するｐ型の第３
の埋込層とで形成してる。Further, the buried layer is formed on the p-type semiconductor substrate by embedding, and the upper end of the surface in contact with the mesa stripe is located above the vertical shape portion. The p-type first buried layer conducts current. An n-type second buried layer which is buried above the first buried layer and has an upper end portion of a surface in contact with the mesa stripe, which is located immediately below the active layer, and blocks an electric current; A p-type third buried in the upper side of the layer to prevent current from reaching the height of the upper end of the inverted mesa shape at the upper end of the surface in contact with the mesa stripe.
And the buried layer of.
［作用］ このように構成された半導体レーザにおいては、多層
膜構造ウエハーのｐ型クラッド層、In1-XGaXAs1-yPy活
性層、ｎ型クラッド層を含む半導体層は、上方から下方
のｐ型半導体基板方向に向かって、連続する逆メサ形状
部，垂直形状部、順メサ形状部とからなるメサストライ
プに形成されている。[Operation] In the semiconductor laser configured as described above, the semiconductor layer including the p-type cladding layer, the In 1-X Ga X As 1-y P y active layer, and the n-type cladding layer of the multilayer film structure wafer From the bottom to the direction of the p-type semiconductor substrate, a mesa stripe formed of a continuous mesa-shaped portion, a vertical-shaped portion, and a forward mesa-shaped portion is formed.
その結果、従来のくびれ部が解消され、活性層を逆メ
サ形状部の垂直形状部との接続部近傍に位置させること
によって、活性層の幅を制御しやすい垂直形状部の幅に
ほぼ一致させることが可能となる。したがって、活性層
の幅を狭くして低しきい値電流を得ると共に、くびれ部
が解消されるので、垂直方向の抵抗が小さくなり、高出
力を得ることが可能となる。As a result, the conventional constriction is eliminated, and the width of the active layer is almost matched with the width of the vertical shape portion which is easy to control by locating the active layer in the vicinity of the connection portion of the inverted mesa shape portion with the vertical shape portion. It becomes possible. Therefore, the width of the active layer is narrowed to obtain a low threshold current, and the constricted portion is eliminated, so that the resistance in the vertical direction is reduced and a high output can be obtained.
しかも、このような形状を有するメサストライプの周
囲が、ｐ型半導体基板から上方に向かって、電流を導通
するｐ型の第１の埋込層と、電流を阻止するｎ型の第２
の埋込層と、同じく電流を阻止するｐ型の第３の埋込層
とで埋込形成されてる。そして、第１の埋込層の上端は
垂直形状部の上部でメサストライプに接し、第２の埋込
層の上端は活性層直下でメサストライプに接し、第３の
埋込層の上端は逆メサ形状部の上端でメサストライプに
接している。Moreover, the periphery of the mesa stripe having such a shape extends upward from the p-type semiconductor substrate, and the p-type first buried layer that conducts current and the n-type second buried layer that blocks current.
And a p-type third buried layer that also blocks a current. The upper end of the first buried layer is in contact with the mesa stripe above the vertical shape portion, the upper end of the second buried layer is in contact with the mesa stripe immediately below the active layer, and the upper end of the third buried layer is opposite. It touches the mesa stripe at the top of the mesa shape.
したがって、電流を阻止するｎ型の第２の埋込層の上
端が活性層直下でメサストライプに接しているので、活
性層を通過しないもれ電流がさらに小さくなり、より一
層高出力が得られる。また、Ｐ型半導体基板の上側に、
上端がメサストライプの垂直形状部に接する電流を導通
するｐ型の第１の埋込層を形成することによって、活性
層下方の抵抗を下げることかでき、さらに高出力が得ら
れる。Therefore, since the upper end of the n-type second buried layer that blocks the current is in contact with the mesa stripe immediately below the active layer, the leakage current that does not pass through the active layer is further reduced, and a higher output can be obtained. . In addition, on the upper side of the P-type semiconductor substrate,
By forming the p-type first buried layer whose upper end is in contact with the vertical shape portion of the mesa stripe and which conducts current, the resistance below the active layer can be lowered, and higher output can be obtained.
［実施例］ 以下本発明の一実施例を図面を用いて説明する。[Embodiment] An embodiment of the present invention will be described below with reference to the drawings.
第１図は実施例の半導体レーザの断面図である。図示
するようにｐ型InP基板11上に同じくｐ型InPのクラッド
層12,InGaAsPからなる活性層13,n型InPのクラッド層14
が積層されている。積層されたクラッド層12,活性層13,
クラッド層14の周囲を第１の埋込層としてのＰ型InP埋
込層15と第２の埋込層としてのｎ型InP埋込層16と第３
の埋込層としてのＰ型InP埋込層17とで覆っている。そ
して、両側に電極18,19が取付けられている。FIG. 1 is a sectional view of the semiconductor laser of the embodiment. As shown, a p-type InP substrate 11, a p-type InP clad layer 12, an active layer 13 made of InGaAsP, and an n-type InP clad layer 14 are formed on the p-type InP substrate 11.
Are stacked. Laminated clad layer 12, active layer 13,
Around the clad layer 14, a P-type InP buried layer 15 as a first buried layer, an n-type InP buried layer 16 as a second buried layer, and a third
And a P-type InP burying layer 17 as a burying layer. The electrodes 18 and 19 are attached to both sides.
このような構造において、クラッド層14と活性層13と
で逆メサ形状部20を形成し、クラッド層12とｐ型InP基
板11の上端部とで垂直形状部21を形成し、ｐ型InP基板
の上部で順メサ形状部22を形成している。さらに、図示
するように、電流を導通するｐ型InP埋込層15の上端は
垂直形状部21の上部でｐ型クラッド層12に接し、電流を
阻止するｎ型InP埋込層16の上端は活性層13直下でｐ型
のクラッド層12に接し、電流を阻止するｐ型InP埋込層1
7の上端はメサ形状部20の上端でｎ型のクラッド層14に
接している。In such a structure, the clad layer 14 and the active layer 13 form an inverted mesa-shaped portion 20, and the clad layer 12 and the upper end of the p-type InP substrate 11 form a vertical-shaped portion 21. A forward mesa-shaped portion 22 is formed on the upper part of the. Further, as shown in the drawing, the upper end of the p-type InP buried layer 15 that conducts current is in contact with the p-type clad layer 12 above the vertical shape portion 21, and the upper end of the n-type InP buried layer 16 that blocks current is A p-type InP buried layer 1 that contacts the p-type cladding layer 12 immediately below the active layer 13 and blocks current
The upper end of 7 is the upper end of the mesa-shaped portion 20 and is in contact with the n-type cladding layer 14.
次に、第１図に示す半導体レーザは例えば第２図に示
すような手順で構成される。Next, the semiconductor laser shown in FIG. 1 is constructed by the procedure shown in FIG. 2, for example.
まず、第２図（ａ）に示すように、Znを不純物（キャ
リア濃度５×1018cm-3）とする（100）面のｐ型InP基板
11上に同じくZnを不純物（キャリア濃度２×1017cm-3）
とする厚さ2.0μｍのｐ型InPのクラッド層12,Znを不純
物（キャリア濃度２×1017cm-3）とする厚さ0.1μｍの
ｐ型In1-XGaXAs1-yPyの活性層13,Snをを不純物（キャリ
ア濃度７×1017cm-3）とする厚さ2.0μｍのｎ型InPのク
ラッド層14を通常の液相エピタキシャル成長法により上
記各寸法に順次成長させる。そして、多層膜構造ウエハ
ーを得る。但し、０≦ｘ≦0.47,0≦ｙ≦１である。First, as shown in FIG. 2A, a p-type InP substrate having a (100) plane with Zn as an impurity (carrier concentration 5 × 10 18 cm −3 ).
Similarly, Zn is an impurity on top of 11 (carrier concentration 2 × 10 17 cm -3 ).
The p-type InP clad layer 12 with a thickness of 2.0 μm and Zn as impurities (carrier concentration 2 × 10 17 cm −3 ) with a thickness of 0.1 μm p-type In 1-X Ga X As 1-y P y A 2.0 μm thick n-type InP clad layer 14 having the active layers 13 and Sn as impurities (carrier concentration 7 × 10 17 cm −3 ) is successively grown to the above-mentioned respective dimensions by a normal liquid phase epitaxial growth method. Then, a multilayer film structure wafer is obtained. However, 0 ≦ x ≦ 0.47 and 0 ≦ y ≦ 1.
次に第２図（ｂ）に示すようにｎ型InPのクラッド層1
4の上に〈011〉方向に平行にストライプ形成用パターン
位置に、絶縁層23として酸化シリコン（SiO2）又は窒化
シリコン（Si3N4）を帯状に形成する。その後第２図
（ｃ）に示すように、第１のエッチング液としてブロム
−メタノール液（Br2−CH3OH）で活性層13を越えてわず
かにｐ型InPのクラッド層12に達するまでエッチングを
行ない、逆メサ形状部20｛（111）Ａ面｝を形成する。Next, as shown in FIG. 2B, the n-type InP clad layer 1
On the 4 <011> parallel to the stripe forming patterns positioned in a direction to form a silicon oxide (SiO 2) or silicon nitride (Si 3 N 4) is a strip as the insulating layer 23. After that, as shown in FIG. 2 (c), etching is performed with a bromine-methanol solution (Br 2 —CH 3 OH) as the first etching solution until the p-type InP clad layer 12 is slightly crossed beyond the active layer 13. To form the inverted mesa shape portion 20 {(111) A surface}.
次に第２図（ｄ）に示すように、第２のエッチング液
として塩酸溶液（HCl:H2O＝4:1）を用いて例えば室温で
35秒間程度、エッチングする。すると図示するように、
クラッド層12とｐ型InP基板11部に垂直形状部21｛01
）面｝および順メサ形状部22｛（111）Ｂ面｝が形成
される。そして、最終的に上から下へ逆メサ形状部20,
垂直形状部21,順メサ形状部22が連続するメサストライ
プが得られる。Next, as shown in FIG. 2 (d), a hydrochloric acid solution (HCl: H 2 O = 4: 1) is used as the second etching solution at room temperature, for example.
Etch for about 35 seconds. Then, as shown in the figure,
The vertical shape portion 21 {01 on the cladding layer 12 and the p-type InP substrate 11 portion
) Plane} and the forward mesa shape portion 22 {(111) B plane} are formed. And finally, the inverted mesa shape portion 20 from top to bottom,
A mesa stripe in which the vertical shape portion 21 and the regular mesa shape portion 22 are continuous is obtained.
次に第２図（ｅ）に示すように、上記メサストライプ
の周囲を埋込むために、第１の埋込層として過飽和度12
℃でZnを不純物（キャリア濃度２×1017cm-3）とするｐ
型InP埋込層15をエピタキシャル成長法で成長させる。
この場合、ｐ型InP埋込層15の上端をメサストライプの
垂直形状部21の中間部よりやや上部に位置させる。次に
この第１の埋込層15の次に第２の埋込層としてSnを不純
物（キャリア濃度１×1017cm-3）とするｎ型InP埋込層1
6を二相融液法で成長させる。この場合、ｎ型InP埋込層
16の上端を垂直形状部21の活性層13の直下とする。最後
に第３の埋込層としてZnを不純物（キャリア濃度２×10
17cm-3）とするｐ型InP埋込層17を絶縁層23の高さまで
過飽和度12℃で成長させる。Next, as shown in FIG. 2 (e), in order to fill the periphery of the mesa stripe, a supersaturation degree of 12 is used as the first buried layer.
Zn as impurity (carrier concentration 2 × 10 17 cm -3 ) at ℃ p
The type InP buried layer 15 is grown by an epitaxial growth method.
In this case, the upper end of the p-type InP burying layer 15 is located slightly above the intermediate portion of the vertical shaped portion 21 of the mesa stripe. Next, the n-type InP buried layer 1 containing Sn as an impurity (carrier concentration 1 × 10 17 cm −3 ) is used as a second buried layer next to the first buried layer 15.
6 is grown by the two-phase melt method. In this case, n-type InP buried layer
The upper end of 16 is directly below the active layer 13 of the vertical shape part 21. Finally, Zn was used as an impurity (carrier concentration 2 × 10
The p-type InP buried layer 17 of 17 cm −3 ) is grown to the height of the insulating layer 23 at a supersaturation degree of 12 ° C.
その後、第２図（ｆ）に示すように、絶縁層23を除去
し、ｎ型InPのクラッド14及びｐ型InP埋込層17の表面に
Au−Ge−Niを蒸着してｎ側の電極18を形成し、ｐ型InP
基板11の裏面にAu−Znを蒸着してｐ側の電極19を形成す
る。しかして、第１図に示す構造の半導体レーザが得ら
れる。Thereafter, as shown in FIG. 2 (f), the insulating layer 23 is removed, and the surfaces of the n-type InP clad 14 and the p-type InP burying layer 17 are removed.
Au-Ge-Ni is deposited to form the n-side electrode 18, and p-type InP is formed.
Au-Zn is vapor-deposited on the back surface of the substrate 11 to form the p-side electrode 19. Thus, the semiconductor laser having the structure shown in FIG. 1 is obtained.
次にこのような構成の半導体レーザの電極18,19間に
電圧を印加すると、電流が第１図中実線矢印で示すよう
にｐ型InP基板11から順メサ形状部22,垂直形状部21を通
過して活性層13へ流入する。また、実線で示す電流の他
に、図中一点鎖線矢印で示すようにｐ型InP基板11から
ｐ型InP埋込層15を経由する電流も活性層13へ流入す
る。したがって、活性層13はこれ等の電流によって励起
される。Next, when a voltage is applied between the electrodes 18 and 19 of the semiconductor laser having such a configuration, a current flows from the p-type InP substrate 11 to the forward mesa-shaped portion 22 and the vertical-shaped portion 21 as shown by the solid arrow in FIG. It passes through and flows into the active layer 13. In addition to the current indicated by the solid line, a current flowing from the p-type InP substrate 11 through the p-type InP burying layer 15 also flows into the active layer 13, as indicated by a dashed-dotted arrow in the figure. Therefore, the active layer 13 is excited by these currents.
この場合、活性層13の幅Ｗは垂直形状部21の幅ｗとほ
ぼ等しくなる。すなわち、活性層13の幅Ｗと垂直形状部
分21の幅ｗとの間の寸法関係は、第８図に示した従来の
半導体レーザの活性層３の幅Ｗとくびれ部の幅ｄとの間
の寸法関係に比較して大幅に改良される。したがって、
たとえ活性層13の幅Ｗを狭くしてもこの幅Ｗより狭いく
びれ部の幅ｄが存在しないために、電流路の幅が制限さ
れることがないので、直列抵抗が大幅に上昇することは
ない。加えて、電流はｐ型InP埋込層15にも流れるた
め、さらに直列抵抗は低下する。その結果、高出力を維
持したままで、活性層13の幅Ｗを狭くすることによっ
て、レーザ光線の発振モードの安定化と低しきい値電流
化が可能となる。In this case, the width W of the active layer 13 becomes substantially equal to the width w of the vertical shape portion 21. That is, the dimensional relationship between the width W of the active layer 13 and the width w of the vertical shape portion 21 is such that the width W of the active layer 3 of the conventional semiconductor laser shown in FIG. It is greatly improved compared to the dimensional relationship of. Therefore,
Even if the width W of the active layer 13 is narrowed, the width d of the constricted portion, which is narrower than the width W, does not exist, so that the width of the current path is not limited, so that the series resistance is not significantly increased. Absent. In addition, since the current also flows through the p-type InP buried layer 15, the series resistance further decreases. As a result, it is possible to stabilize the oscillation mode of the laser beam and reduce the threshold current by narrowing the width W of the active layer 13 while maintaining the high output.
第３図および第４図は第１図に示した実施例の半導体
レーザの特性図であり、第８図に示した従来構造の半導
体レーザとの比較で示す。但し、実施例構造および従来
構造の半導体レーザの活性層13,3の幅Ｗを共に1.5μｍ
とした場合を示す。この場合、実施例構造における垂直
形状部21の幅ｗは1.5μｍであるのに対して、従来構造
におけるくびれ部の幅ｄは0.5μｍである。第３図から
明らかなように、実施例構造においては、くびれ部が存
在しないために、垂直方向の抵抗が少ないので、電流増
加に対して電圧上昇が少なく、対電圧特性に優れている
ことが理解できる。3 and 4 are characteristic diagrams of the semiconductor laser of the embodiment shown in FIG. 1, which are shown in comparison with the semiconductor laser of the conventional structure shown in FIG. However, the widths W of the active layers 13 and 3 of the semiconductor lasers of the example structure and the conventional structure are both 1.5 μm.
Is shown. In this case, the width w of the vertical shape portion 21 in the embodiment structure is 1.5 μm, while the width d of the constricted portion in the conventional structure is 0.5 μm. As is clear from FIG. 3, in the structure of the embodiment, since the constriction does not exist, the resistance in the vertical direction is small, and therefore the voltage increase is small with respect to the current increase, and the voltage withstanding characteristic is excellent. Understandable.
さらに、第４図においても、同一電流値に対してレー
ザ光線の出力を増大できることが理解できる。Further, also in FIG. 4, it can be understood that the output of the laser beam can be increased for the same current value.
また、垂直形状部21の幅ｗと活性層13の幅Ｗとはほほ
同じ寸法であるので、同一活性層幅Ｗを得る場合、活性
層13の幅Ｗ制御が第８図に示した従来構造の活性層３の
幅Ｗ制御に比較して製造時における制御が容易である。
また、エッチング工程時における制御すべき最小幅は第
８図の従来構造においてはくびれ部の幅ｄであるのに対
して実施例においては活性層13の幅Ｗである。したがっ
て、エッチング精度により制御可能な最小幅が規制され
る場合は、活性幅Ｗを従来構造に比較してより狭く設定
できる。Further, since the width w of the vertical shape portion 21 and the width W of the active layer 13 are almost the same size, when the same active layer width W is obtained, the width W control of the active layer 13 is controlled by the conventional structure shown in FIG. The control at the time of manufacture is easier than the width W control of the active layer 3.
Further, the minimum width to be controlled during the etching process is the width d of the constricted portion in the conventional structure shown in FIG. 8, whereas it is the width W of the active layer 13 in the embodiment. Therefore, when the controllable minimum width is restricted by the etching accuracy, the active width W can be set narrower than that of the conventional structure.
さらに、第５図（ａ）に示すように（111）Ｂ面が露
出するように順メサ形状部22がエッチング形成されてい
るので、ｐ型InP埋込層15を過飽和度12℃でエピタキシ
ャル成長させる場合に、結晶成長がスムースに行なわれ
る。その結果、順メサ形状部22および垂直形状部21近傍
における各埋込層15,16の寸法精度を大幅に向上でき
る。Further, as shown in FIG. 5 (a), since the forward mesa-shaped portion 22 is formed by etching so that the (111) B surface is exposed, the p-type InP buried layer 15 is epitaxially grown at a supersaturation degree of 12 ° C. In this case, the crystal growth proceeds smoothly. As a result, the dimensional accuracy of the embedded layers 15 and 16 in the vicinity of the forward mesa shape portion 22 and the vertical shape portion 21 can be significantly improved.
ちなみに、第５図（ｂ）に示すように順メサ形状部を
形成せずに、（01）面を有する垂直形状部のみの構造
であれば、垂直形状部の成長が早くなりすぎて、図示す
るように埋込層の結晶がスムースに成長しなくて境界面
においてとぎれ部が発生する場合が多い。By the way, as shown in FIG. 5 (b), if the normal mesa-shaped portion is not formed and only the vertical-shaped portion having the (01) plane is formed, the growth of the vertical-shaped portion becomes too fast. As described above, the crystal of the buried layer does not grow smoothly, and a broken portion often occurs at the boundary surface.
また、逆メサ形状部20と（01）面を有する垂直形状
部21と（111）Ｂ面を有する順メサ形状部22とでメサス
トライプを形成するとともに、活性層13を逆メサ形状部
20における垂直形状部21との接続部の真上に位置させて
いるので、二相融液法によるエピタキシャル成長法を用
いることによってｎ型InP埋込層16の先端を活性層13の
直下で止まらせることが容易である。したがって、ｎ型
InP埋込層16とｐ型InP埋込層17との間の境界pn接合部の
位置を活性層13の直下に形成することが可能であるの
で、もれ電流をより少なくできる。Further, the mesa stripe is formed by the inverted mesa shaped portion 20, the vertical shaped portion 21 having the (01) plane, and the forward mesa shaped portion 22 having the (111) B plane, and the active layer 13 is formed by the inverted mesa shaped portion.
Since it is located right above the connection portion with the vertical shape portion 21 in 20, the tip of the n-type InP buried layer 16 is stopped immediately below the active layer 13 by using the epitaxial growth method by the two-phase melt method. It is easy to do. Therefore, n-type
Since the position of the boundary pn junction between the InP buried layer 16 and the p-type InP buried layer 17 can be formed immediately below the active layer 13, the leakage current can be further reduced.
第６図は本発明の他の実施例に係わる半導体レーザを
示す断面図である。第１図に示す実施例の半導体レーザ
と同一部分には同一符号が付してある。FIG. 6 is a sectional view showing a semiconductor laser according to another embodiment of the present invention. The same parts as those of the semiconductor laser of the embodiment shown in FIG. 1 are designated by the same reference numerals.
この実施例の半導体レーザにおいては、埋込層を構成
する最上段の第３の埋込層としてのｐ型InP埋込層17の
表面とｎ型InPのクラッド層14の表面とを共通に覆う第
４の埋込層としてｎ型InP埋込層31が形成されている。
そして、このｎ型InP埋込層31の上面に電極18が取付け
られている。In the semiconductor laser of this embodiment, the surface of the p-type InP buried layer 17 and the surface of the n-type InP cladding layer 14 as the uppermost third buried layer constituting the buried layer are commonly covered. An n-type InP buried layer 31 is formed as a fourth buried layer.
Then, the electrode 18 is attached to the upper surface of the n-type InP buried layer 31.
このような構成とするためには、絶縁層23を除去した
のち、例えばSnを不純物（キャリア濃度７×1017cm-3）
とするｎ型InP埋込層31を通常のエピキタシャル成長法
で厚さ1.5μｍまで埋込成長させ、その後電極18を蒸着
する。In order to obtain such a structure, after removing the insulating layer 23, for example, Sn is added as an impurity (carrier concentration 7 × 10 17 cm −3 ).
The n-type InP burying layer 31 is formed by burying growth to a thickness of 1.5 μm by a normal epitaxial growth method, and then the electrode 18 is deposited.
一般に、絶縁層23を形成した状態でメサストライプの
周囲を複数の埋込層15,16,17で順次埋込形成していく
と、最終の埋込層17の上面と絶縁層23を除去してた後の
クラッド層14の上面とを完全に同一平面に形成すること
は困難であり、通常第６図に示すように段差が生じる。
この状態で電極18を蒸着すると、電極18の上面の平坦性
が低下し、放熱板へのダイボンディングがやり難く、ま
た、放熱特性も悪くなる。In general, when the periphery of the mesa stripe is sequentially embedded with a plurality of embedded layers 15, 16 and 17 with the insulating layer 23 formed, the upper surface of the final embedded layer 17 and the insulating layer 23 are removed. It is difficult to completely form the upper surface of the clad layer 14 after the etching on the same plane, and usually a step is formed as shown in FIG.
If the electrode 18 is vapor-deposited in this state, the flatness of the upper surface of the electrode 18 is deteriorated, it is difficult to perform die bonding to the heat dissipation plate, and the heat dissipation property is also deteriorated.
したがって、第６図に示すようにｎ難InP埋込層31を
介在させることによって、半導体レーザの電極表面が平
坦になり、ボンディングも容易にでき、放熱性も改善さ
れる。その結果、この半導体レーザの出力をさらに増大
できる。Therefore, by interposing the n-hard InP buried layer 31 as shown in FIG. 6, the electrode surface of the semiconductor laser is flattened, bonding can be facilitated, and heat dissipation is also improved. As a result, the output of this semiconductor laser can be further increased.
第７図は本発明のさらに別の実施例に係わる半導体レ
ーザを示す断面図である。第６図の実施例と同一部分に
は同一符号が付してある。FIG. 7 is a sectional view showing a semiconductor laser according to still another embodiment of the present invention. The same parts as those in the embodiment of FIG. 6 are designated by the same reference numerals.
この実施例においては、活性層13と第４の埋込層とし
てのｎ型InP埋込層31との間のｎ型InPのクラッド層32の
厚さを、第１図および第６図のクラッド層14の厚さ（2.
0μｍ）より薄く、例えば0.5μｍ程度に設定している。In this embodiment, the thickness of the n-type InP clad layer 32 between the active layer 13 and the n-type InP buried layer 31 as the fourth buried layer is set to be the same as that of the clad layers shown in FIGS. Layer 14 thickness (2.
0 μm), for example, set to about 0.5 μm.
このように活性層13上のクラッド層32を薄く形成する
ことによって、絶縁層23を形成したのちに、クラッド層
32と活性層13とを逆メサ形状にエッチングする場合にお
ける、活性層13の幅Ｗの寸法精度をより向上できる。し
たがって、出力されるレーザ光線の安定性をより向上で
きる。By thus forming the clad layer 32 on the active layer 13 thinly, the clad layer 32 is formed after the insulating layer 23 is formed.
The dimensional accuracy of the width W of the active layer 13 when the 32 and the active layer 13 are etched in an inverted mesa shape can be further improved. Therefore, the stability of the output laser beam can be further improved.
［発明の効果］ 以上説明したように本発明の半導体レーザによれば、
くびれ部を解消するように活性層を含む逆メサ形状とこ
れに連続する垂直形状と順メサ形状にメサストライプを
形成している。したがって、抵抗を増大させることなく
活性層の幅を狭くできるので、発熱を生じにくく、高出
力を維持したままレーザ光線の発振モードの安定化と、
低しきい値電流化を可能にする。As described above, according to the semiconductor laser of the present invention,
Mesa stripes are formed in an inverted mesa shape including an active layer, a vertical shape continuous with the active mesa shape, and a normal mesa shape so as to eliminate the constricted portion. Therefore, since the width of the active layer can be narrowed without increasing the resistance, heat generation is unlikely to occur, and the oscillation mode of the laser beam is stabilized while maintaining a high output,
Enables low threshold current.
また、メサストライプの周囲を、ｐ型半導体基板から
上方に向かって、電流を導通するｐ型の第１の埋込層
と、電流を阻止するｎ型の第２の埋込層と、同じく電流
を阻止するｐ型の第３の埋込層とで埋込形成している。
そして、第１の埋込層の上端は垂直形状部の上部でメサ
ストライプに接し、第２の埋込層の上端は活性層直下で
メサストライプに接し、第３の埋込層の上端は逆メサ形
状部の上端でメサストライプに接している。In addition, a p-type first buried layer that conducts a current and an n-type second buried layer that blocks a current are provided around the mesa stripe in an upward direction from the p-type semiconductor substrate. And a p-type third burying layer for blocking the above.
The upper end of the first buried layer is in contact with the mesa stripe above the vertical shape portion, the upper end of the second buried layer is in contact with the mesa stripe immediately below the active layer, and the upper end of the third buried layer is opposite. It touches the mesa stripe at the top of the mesa shape.
したがって、電流を阻止するｎ型の第２の埋込層の上
端が活性層直下でメサストライプに接しているので、活
性層を通過しないもれ電流がさらに小さくなり、より一
層高出力が得られる。また、ｐ型半導体基板の上側に、
上端がメサストライプの垂直形状部に接する電流を導通
するｐ型の第１の埋込層を形成することによって、活性
層下方の抵抗を下げることかでき、さらに高出力が得ら
れる。また、メサストライプを垂直形状の下部で順メサ
形状に形成しているので、埋込層の寸法精度を向上で
き、製品の歩留りを大幅に向上できる。Therefore, since the upper end of the n-type second buried layer that blocks the current is in contact with the mesa stripe immediately below the active layer, the leakage current that does not pass through the active layer is further reduced, and a higher output can be obtained. . In addition, on the upper side of the p-type semiconductor substrate,
By forming the p-type first buried layer whose upper end is in contact with the vertical shape portion of the mesa stripe and which conducts current, the resistance below the active layer can be lowered, and higher output can be obtained. Further, since the mesa stripe is formed in a normal mesa shape in the lower part of the vertical shape, the dimensional accuracy of the buried layer can be improved, and the product yield can be significantly improved.
【図面の簡単な説明】 第１図は本発明の一実施例に係わる半導体レーザを示す
断面図、第２図は同実施例の製造手順を示す図、第３図
および第４図は同実施例の効果を示す特性図、第５図は
同実施例の寸法精度を説明するための図、第６図は本発
明の他の実施例に係わる半導体レーザを示す断面図、第
７図は本発明のさらに別の実施例に係わる半導体レーザ
を示す断面図、第８図は従来の半導体レーザを示す断面
図である。 11……ｐ型InP基板、12……ｐ型InPのクラッド層、13…
…活性層、14,32……ｎ型InPのクラッド層、15……ｐ型
InP埋込層、16……ｎ型InP埋込層、17……Ｐ型InP埋込
層、18,19……電極、20……逆メサ形状部、21……垂直
形状部、22……順メサ形状部、23……絶縁層、31……ｎ
型InP埋込層、Ｗ……活性層幅、ｄ……くびれ部の幅。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a sectional view showing a semiconductor laser according to an embodiment of the present invention, FIG. 2 is a view showing a manufacturing procedure of the same embodiment, and FIGS. FIG. 5 is a characteristic diagram showing the effect of the example, FIG. 5 is a diagram for explaining the dimensional accuracy of the same embodiment, FIG. 6 is a sectional view showing a semiconductor laser according to another embodiment of the present invention, and FIG. FIG. 8 is a sectional view showing a semiconductor laser according to still another embodiment of the invention, and FIG. 8 is a sectional view showing a conventional semiconductor laser. 11 ... p-type InP substrate, 12 ... p-type InP clad layer, 13 ...
… Active layer, 14, 32 …… n-type InP cladding layer, 15 …… p-type
InP buried layer, 16 ... n-type InP buried layer, 17 ... P-type InP buried layer, 18, 19 ... Electrode, 20 ... Inverse mesa shape part, 21 ... Vertical shape part, 22 ... Forward mesa shape part, 23 ... Insulating layer, 31 ... n
Type InP buried layer, W ... Active layer width, d ... Constricted portion width.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 茂実 東京都港区南麻布５丁目10番27号 アンリ ツ株式会社内 (72)発明者 浅井 昭彦 東京都港区南麻布５丁目10番27号 アンリ ツ株式会社内 (56)参考文献 特開 昭59−25290（ＪＰ，Ａ) 特開 昭58−200584（ＪＰ，Ａ) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Shigemi Yamaguchi 5-1027 Minamiazabu, Minato-ku, Tokyo Anritsu Co., Ltd. (72) Akihiko Asai 5-1027 Minamiazabu, Minato-ku, Tokyo Anritsu Incorporated (56) References JP-A-59-25290 (JP, A) JP-A-58-200584 (JP, A)
Claims (1)
1-XGaXAs1-yPy活性層、ｎ型クラッド層を含む半導体層
を積層させた多層膜構造ウエハーの少なくとも前記活性
層を含む半導体メサストライプを形成し、このメサスト
ライプを埋込むように形成された埋込層を有する半導体
レーザであって、 前記メサストライプは、 前記ｎ型クラッド層、前記活性層を含む逆メサ形状部
と、 この逆メサ形状部の活性層から前記半導体基板の方向に
向かって延在する垂直形状部と、 この垂直形状部からさらに前記半導体基板の方に向かっ
て延在する順メサ形状部とで形成されており、 前記埋込層は、 前記ｐ型半導体基板上に埋込形成され、前記メサストラ
イプに接する面の上端部が前記垂直形状部の上部に位置
する電流を導電するｐ型の第１の埋込層と、 この第１の埋込層の上側に埋込形成され、前記メサスト
ライプに接する面の上端部が前記活性層直下に位置する
電流を阻止するｎ型の第２の埋込層と、 この第２の埋込層の上側に埋込形成され、前記メサスト
ライプに接する面の上端部が前記逆メサ形状部上端の高
さに達する電流を阻止するｐ型の第３の埋込層とで形成
されてなる ことを特徴とする半導体レーザ。1. A p-type semiconductor substrate, a p-type clad layer, and In
1-X Ga X As 1-y P y A semiconductor mesa stripe including at least the active layer of a multi-layer structure wafer in which a semiconductor layer including an active layer and an n-type clad layer is laminated is formed, and the mesa stripe is embedded. A semiconductor laser having a buried layer formed as described above, wherein the mesa stripe is an inverted mesa-shaped portion including the n-type cladding layer and the active layer, and the semiconductor layer is formed from the active layer of the inverted mesa-shaped portion. And a normal mesa-shaped portion that extends further toward the semiconductor substrate from the vertical-shaped portion, and the buried layer is the p-type. A p-type first burying layer that is formed by burying on a semiconductor substrate and has an upper end portion of a surface in contact with the mesa stripe located above the vertical shape portion and conducting a current; and the first burying layer. Embedded in the upper side of the mesa An upper end of a surface in contact with the tripe is located immediately below the active layer, and an n-type second buried layer for blocking a current, and an upper side of the second buried layer are buried and formed so as to contact the mesa stripe. A semiconductor laser, wherein an upper end portion of the surface is formed with a p-type third buried layer that blocks a current reaching the height of the upper end of the inverted mesa shape portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039597A JPH0810779B2 (en) | 1987-02-23 | 1987-02-23 | Semiconductor laser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039597A JPH0810779B2 (en) | 1987-02-23 | 1987-02-23 | Semiconductor laser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205981A JPS63205981A (en) | 1988-08-25 |
| JPH0810779B2 true JPH0810779B2 (en) | 1996-01-31 |
Family
ID=12557519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039597A Expired - Fee Related JPH0810779B2 (en) | 1987-02-23 | 1987-02-23 | Semiconductor laser |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810779B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474488A (en) * | 1990-07-16 | 1992-03-09 | Mitsubishi Electric Corp | Semiconductor laser and manufacture thereof |
| US5179040A (en) * | 1990-07-16 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor laser device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58200584A (en) * | 1982-05-18 | 1983-11-22 | Fujitsu Ltd | Semiconductor light emitting device |
| JPS5925290A (en) * | 1982-08-02 | 1984-02-09 | Oki Electric Ind Co Ltd | Manufacture of buried type semiconductor laser |
-
1987
- 1987-02-23 JP JP62039597A patent/JPH0810779B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205981A (en) | 1988-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958202A (en) | Semiconductor light-emitting device and method of manufacturing the same | |
| JPH069282B2 (en) | Semiconductor laser device | |
| JPH0332080A (en) | Semiconductor light emitting element and manufacture thereof | |
| JP2716693B2 (en) | Semiconductor laser | |
| US5394421A (en) | Semiconductor laser device including a step electrode in a form of eaves | |
| EP0264225B1 (en) | A semiconductor laser device and a method for the production of the same | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| JP4002422B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0810779B2 (en) | Semiconductor laser | |
| JP3108183B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| JPH0810780B2 (en) | Method for manufacturing semiconductor laser | |
| JPH0945999A (en) | Semiconductor device and manufacture thereof | |
| JPH088391B2 (en) | Semiconductor laser | |
| JP2523643B2 (en) | Semiconductor laser device | |
| JP2004022934A (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2675692B2 (en) | Method for manufacturing semiconductor laser device | |
| JP2940158B2 (en) | Semiconductor laser device | |
| JP2002314200A (en) | Semiconductor laser device and its manufacturing method | |
| JP2547459B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP2001189530A (en) | Semiconductor laser element and its manufacturing method | |
| JPH0734493B2 (en) | Semiconductor laser device and method of manufacturing the same | |
| JP2940185B2 (en) | Embedded semiconductor laser | |
| KR100265802B1 (en) | High power semiconductor laser and its manufacturing method | |
| JPS6132587A (en) | Semiconductor laser and manufacture thereof | |
| JPH08316584A (en) | Semiconductor optical element and fabrication thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |