JP2002280838A - ダイレクトデジタルシンセサイザ - Google Patents
ダイレクトデジタルシンセサイザInfo
- Publication number
- JP2002280838A JP2002280838A JP2001076756A JP2001076756A JP2002280838A JP 2002280838 A JP2002280838 A JP 2002280838A JP 2001076756 A JP2001076756 A JP 2001076756A JP 2001076756 A JP2001076756 A JP 2001076756A JP 2002280838 A JP2002280838 A JP 2002280838A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- phase angle
- amplitude
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 精度のよいDA変換器出力を発生し、不要な
スプリアス信号の発生を極力抑えるためのDDSを実現
する。 【解決手段】 クロック1に同期して、所定値を順次加
算して得た位相角データ12に応じて、位相角−振幅変
換テーブル3から振幅デジタル値13を読み出し、該振
幅デジタル値を第1のデジタル・アナログ変換手段5を
介して出力するダイレクトデジタルシンセサイザにおい
て、前記第1のデジタル・アナログ変換手段における変
換歪みに相当する補正量を予め記憶した記憶手段6と、
前記クロックに同期して、前記振幅デジタル値に応じた
補正量を前記記憶手段から読み出す補正量読み出し手段
と、前記読み出した補正量を、アナログ信号に変換する
第2のデジタル・アナログ変換手段8とを設けて、前記
第1のデジタル・アナログ変換手段における変換歪みを
補正することを特徴とするダイレクトデジタルシンセサ
イザ。
スプリアス信号の発生を極力抑えるためのDDSを実現
する。 【解決手段】 クロック1に同期して、所定値を順次加
算して得た位相角データ12に応じて、位相角−振幅変
換テーブル3から振幅デジタル値13を読み出し、該振
幅デジタル値を第1のデジタル・アナログ変換手段5を
介して出力するダイレクトデジタルシンセサイザにおい
て、前記第1のデジタル・アナログ変換手段における変
換歪みに相当する補正量を予め記憶した記憶手段6と、
前記クロックに同期して、前記振幅デジタル値に応じた
補正量を前記記憶手段から読み出す補正量読み出し手段
と、前記読み出した補正量を、アナログ信号に変換する
第2のデジタル・アナログ変換手段8とを設けて、前記
第1のデジタル・アナログ変換手段における変換歪みを
補正することを特徴とするダイレクトデジタルシンセサ
イザ。
Description
【0001】
【発明の属する技術分野】本発明は改良されたダイレク
トデジタルシンセサイザ(以下、DDSという。)に関
する。
トデジタルシンセサイザ(以下、DDSという。)に関
する。
【0002】
【従来の技術】DDSは、周期波形を発生させるための
電子回路技術である。図16に、従来のDDSのブロッ
ク図を示す。また、図4は、DDSの正弦波の位相角と
振幅の関係を示したデータテーブルを示す図である。
電子回路技術である。図16に、従来のDDSのブロッ
ク図を示す。また、図4は、DDSの正弦波の位相角と
振幅の関係を示したデータテーブルを示す図である。
【0003】図4、図16に示すように、位相角計算回
路では、クロックに同期して、加算回路の出力と予め設
定された値Pを加算して、位相角データとして(D1,
D2,D3・・・)を順次出力する。また、位相角計算
回路での計算結果が、予め決められた値(オーバーフロ
ー値)を越えると、その計算結果と決められた値との差
分値を出力する。
路では、クロックに同期して、加算回路の出力と予め設
定された値Pを加算して、位相角データとして(D1,
D2,D3・・・)を順次出力する。また、位相角計算
回路での計算結果が、予め決められた値(オーバーフロ
ー値)を越えると、その計算結果と決められた値との差
分値を出力する。
【0004】また、図では、位相角−振幅変換データと
して示されている、位相角−振幅変換回路では、正弦波
位相角と振幅に対応した予め作られたデータテーブル
(図4)を参照することにより、出力位相角データに対
応する正弦波振幅データを出力する。
して示されている、位相角−振幅変換回路では、正弦波
位相角と振幅に対応した予め作られたデータテーブル
(図4)を参照することにより、出力位相角データに対
応する正弦波振幅データを出力する。
【0005】そして、前記位相角−振幅変換回路の出力
データを、DA(デジタル−アナログ)変換回路によ
り、アナログ振幅データとして出力する。また、前記D
A変換器の出力を、LPF(Low Pass Filter)等の
フィルタ回路で、不要な高調波信号成分を取り除き、所
望の周波数信号を得る。
データを、DA(デジタル−アナログ)変換回路によ
り、アナログ振幅データとして出力する。また、前記D
A変換器の出力を、LPF(Low Pass Filter)等の
フィルタ回路で、不要な高調波信号成分を取り除き、所
望の周波数信号を得る。
【0006】
【発明が解決しようとする課題】前記の如き従来のDD
S回路では、位相角計算回路の出力は、計算ビット数が
増加すればするほど計算精度が上がってくるが、DA変
換器の出力歪み、変換ビット数不足よる最小分解能の1/
2誤差により、出力波形に不要なスプリアス信号が大き
く現れてしまう。本発明は、上記問題点に鑑みて成され
たものであり、精度のよいDA変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えるためのDDSを
実現することを目的とする。
S回路では、位相角計算回路の出力は、計算ビット数が
増加すればするほど計算精度が上がってくるが、DA変
換器の出力歪み、変換ビット数不足よる最小分解能の1/
2誤差により、出力波形に不要なスプリアス信号が大き
く現れてしまう。本発明は、上記問題点に鑑みて成され
たものであり、精度のよいDA変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えるためのDDSを
実現することを目的とする。
【0007】
【課題を解決するための手段】上記課題を解決するため
に、クロック1に同期して、所定値を順次加算して得た
位相角データ12(位相角計算回路出力)に応じて、位
相角−振幅変換テーブルから振幅デジタル値13(位相
角−振幅変換回路出力)を読み出し、該振幅デジタル値
を第1のデジタル・アナログ変換手段5(DA変換回
路)を介して出力するダイレクトデジタルシンセサイザ
において、前記第1のデジタル・アナログ変換手段にお
ける変換歪みに相当する補正量16(メモリ回路出力)
を予め記憶した記憶手段6(メモリ回路)と、前記クロ
ックに同期して、前記振幅デジタル値に応じた補正量を
前記記憶手段から読み出す補正量読み出し手段と、前記
読み出した補正量を、アナログ信号に変換する第2のデ
ジタル・アナログ変換手段8(DA変換回路)とを設け
て、前記第1のデジタル・アナログ変換手段における変
換歪みを補正することによって、精度のよいDA変換器
出力を発生し、不要なスプリアス信号の発生を極力抑え
ることができる。(請求項1)
に、クロック1に同期して、所定値を順次加算して得た
位相角データ12(位相角計算回路出力)に応じて、位
相角−振幅変換テーブルから振幅デジタル値13(位相
角−振幅変換回路出力)を読み出し、該振幅デジタル値
を第1のデジタル・アナログ変換手段5(DA変換回
路)を介して出力するダイレクトデジタルシンセサイザ
において、前記第1のデジタル・アナログ変換手段にお
ける変換歪みに相当する補正量16(メモリ回路出力)
を予め記憶した記憶手段6(メモリ回路)と、前記クロ
ックに同期して、前記振幅デジタル値に応じた補正量を
前記記憶手段から読み出す補正量読み出し手段と、前記
読み出した補正量を、アナログ信号に変換する第2のデ
ジタル・アナログ変換手段8(DA変換回路)とを設け
て、前記第1のデジタル・アナログ変換手段における変
換歪みを補正することによって、精度のよいDA変換器
出力を発生し、不要なスプリアス信号の発生を極力抑え
ることができる。(請求項1)
【0008】また、前記第2のデジタル・アナログ変換
手段の出力を減衰手段を介して、前記第1のデジタル・
アナログ変換手段の出力と共に、加算回路に出力される
ことによって、より精度の良いDA変換器出力とするこ
とができる。(請求項2)
手段の出力を減衰手段を介して、前記第1のデジタル・
アナログ変換手段の出力と共に、加算回路に出力される
ことによって、より精度の良いDA変換器出力とするこ
とができる。(請求項2)
【0009】また、前記位相角データは、加算値がオー
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。(請求
項3)
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。(請求
項3)
【0010】また、前記第1のデジタル・アナログ変換
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力ことによって、出
力波形を、より精度良く出力できる。(請求項4)
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力ことによって、出
力波形を、より精度良く出力できる。(請求項4)
【0011】また、前記位相角−振幅変換テーブルが、
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形を指定して出力することができる。(請求項
5)
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形を指定して出力することができる。(請求項
5)
【0012】また、前記位相角−振幅変換テーブルから
の振幅デジタル値を、上位ビットと下位ビットとに分割
して出力する構成とし、前記下位ビットを、アナログ信
号に変換する第3のデジタル・アナログ変換手段を設
け、前記第2及び第3のデジタル・アナログ変換手段か
らの出力が、減衰手段を介して、前記第1のデジタル・
アナログ変換手段の出力と加算されることによって、更
に精密なDA変換出力とすることができる。(請求項
6)
の振幅デジタル値を、上位ビットと下位ビットとに分割
して出力する構成とし、前記下位ビットを、アナログ信
号に変換する第3のデジタル・アナログ変換手段を設
け、前記第2及び第3のデジタル・アナログ変換手段か
らの出力が、減衰手段を介して、前記第1のデジタル・
アナログ変換手段の出力と加算されることによって、更
に精密なDA変換出力とすることができる。(請求項
6)
【0013】また、前記位相角データは、加算値がオー
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。(請求
項7)
バーフロー値を越えた場合、その差分を位相角データと
して出力し、その出力に対して所定値を順次加算して位
相角データとして出力することによって、位相角−振幅
変換テーブルの容量を小さくすることができる。(請求
項7)
【0014】また、前記第1のデジタル・アナログ変換
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力されることによっ
て、出力波形を、より精度良く出力できる。(請求項
8)
手段における変換歪みを補正された出力が、フィルタ回
路を介して高調波成分を除去して出力されることによっ
て、出力波形を、より精度良く出力できる。(請求項
8)
【0015】また、前記位相角−振幅変換テーブルが、
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形をして出力することができる。(請求項9)
複数の出力波形毎に設けられているので、正弦波、三角
波及び方形波等の複数の位相角−振幅変換テーブルから
任意の波形をして出力することができる。(請求項9)
【0016】また、前記第1〜3のデジタル・アナログ
変換手段の前段に、共通のクロックによって駆動される
ラッチ回路が設けることによって、共通のクロックで容
易に加算のためのデータを得ることができる。(請求項
10)
変換手段の前段に、共通のクロックによって駆動される
ラッチ回路が設けることによって、共通のクロックで容
易に加算のためのデータを得ることができる。(請求項
10)
【0017】
【発明の実施の形態】以下、本発明に係るDDSについ
て、その実施の形態を図面を参照して詳細に説明する。
図1は、第1のDDSのブロック図である。本発明に係
るDDSは、図1に示すように、位相角計算回路2、位
相角−振幅変換回路3、ラッチ回路4、DA変換回路
5、メモリ回路6、ラッチ回路7、DA変換回路8、減
衰器9、加算回路10、フィルタ回路11により構成さ
れる。
て、その実施の形態を図面を参照して詳細に説明する。
図1は、第1のDDSのブロック図である。本発明に係
るDDSは、図1に示すように、位相角計算回路2、位
相角−振幅変換回路3、ラッチ回路4、DA変換回路
5、メモリ回路6、ラッチ回路7、DA変換回路8、減
衰器9、加算回路10、フィルタ回路11により構成さ
れる。
【0018】位相角計算回路2は、図2に示す様に、ク
ロック1に同期して、予め設定された加算データ30
(図3のPに相当)と加算器31の出力を加算して出力
をする。 加算値が、決まったある値(オーバーフロー
値)を越えた場合、その差分(越えた分)を加算器デー
タとして出力する。その後また、予め設定された加算デ
ータ30と加算器31の出力を加算して出力してゆく。
ロック1に同期して、予め設定された加算データ30
(図3のPに相当)と加算器31の出力を加算して出力
をする。 加算値が、決まったある値(オーバーフロー
値)を越えた場合、その差分(越えた分)を加算器デー
タとして出力する。その後また、予め設定された加算デ
ータ30と加算器31の出力を加算して出力してゆく。
【0019】位相角−振幅変換回路3は、図3に示すよ
うに、正弦波の位相角と振幅値に対応するテーブル(図
4)に基づいて、位相角計算回路2の位相角出力データ
12に対応した振幅データ値と出力する。ラッチ回路4
は、位相角−振幅変換回路3の振幅データ値13をクロ
ック1に同期してラッチし、出力する。DA変換回路5
は、ラッチ出力データ14をアナログ出力15に変換す
る。通常、DA変換回路は、図5に示すように入力デジ
タル値に対する出力に於いて、理想出力とはならず、歪
みを発生する。
うに、正弦波の位相角と振幅値に対応するテーブル(図
4)に基づいて、位相角計算回路2の位相角出力データ
12に対応した振幅データ値と出力する。ラッチ回路4
は、位相角−振幅変換回路3の振幅データ値13をクロ
ック1に同期してラッチし、出力する。DA変換回路5
は、ラッチ出力データ14をアナログ出力15に変換す
る。通常、DA変換回路は、図5に示すように入力デジ
タル値に対する出力に於いて、理想出力とはならず、歪
みを発生する。
【0020】例えば、入力値Kに対し、理想出力はDik
であるが、実際はΔ1大きいDrkを出力する。従って、
図5に示すように、歪みをもったDA変換回路を用い
て、位相角−振幅値に相当する出力を得て信号を発生さ
せると、図6に示すように、理想正弦波波形に比べ、誤
差ΔE1、ΔE2、ΔE3・・・といった誤差を生ずるため、
図7に示すように、希望信号スペクトラムの他に、不要
信号スペクトラム(スプリアス)を発生する。
であるが、実際はΔ1大きいDrkを出力する。従って、
図5に示すように、歪みをもったDA変換回路を用い
て、位相角−振幅値に相当する出力を得て信号を発生さ
せると、図6に示すように、理想正弦波波形に比べ、誤
差ΔE1、ΔE2、ΔE3・・・といった誤差を生ずるため、
図7に示すように、希望信号スペクトラムの他に、不要
信号スペクトラム(スプリアス)を発生する。
【0021】前記、誤差による影響を解決するために、
図8に示すように、歪みをもったDA変換回路の入出力
特性を予め測定し、量子化以外の誤差が存在しない理想
DA変換出力との差分値の一定倍の出力が得られる、補
正用のデータテーブルを作成してメモリ6に記憶してお
く。図9は、補正用差分データ特性を示し、図10は、
補正用データテーブルを示している。メモリ回路6に
は、図10の補正用データが書き込まれ、位相角−振幅
変換回路出力13のデータにより、読み出される。
図8に示すように、歪みをもったDA変換回路の入出力
特性を予め測定し、量子化以外の誤差が存在しない理想
DA変換出力との差分値の一定倍の出力が得られる、補
正用のデータテーブルを作成してメモリ6に記憶してお
く。図9は、補正用差分データ特性を示し、図10は、
補正用データテーブルを示している。メモリ回路6に
は、図10の補正用データが書き込まれ、位相角−振幅
変換回路出力13のデータにより、読み出される。
【0022】ラッチ回路7は、メモリから読み出された
データ16をクロック1に同期してラッチし、出力す
る。DA変換回路8は、ラッチ出力データ17をアナロ
グ出力18に変換する。減衰器9は、図9に示すよう
に、アナログ出力18を、DA変換回路5の歪み誤差分
を丁度補正する様に、減衰させ出力する。加算回路10
は、DA変換回路5の出力信号15と減衰器9の出力信
号19を加算し出力する。フィルタ回路11は、出力信
号20に対し、不要な高調波成分を除去するためのもの
であり、LPF(Low Pass Filter)または、BPF
(Band Pass Filter)が用いられる。
データ16をクロック1に同期してラッチし、出力す
る。DA変換回路8は、ラッチ出力データ17をアナロ
グ出力18に変換する。減衰器9は、図9に示すよう
に、アナログ出力18を、DA変換回路5の歪み誤差分
を丁度補正する様に、減衰させ出力する。加算回路10
は、DA変換回路5の出力信号15と減衰器9の出力信
号19を加算し出力する。フィルタ回路11は、出力信
号20に対し、不要な高調波成分を除去するためのもの
であり、LPF(Low Pass Filter)または、BPF
(Band Pass Filter)が用いられる。
【0023】この出力21は、図11に示すように、歪
みのない理想波形との誤差ΔEncが、図6の歪みのない
理想波形との誤差ΔEnよりも小さくなる。従って、図
12に示す様に、希望信号スペクトラムに対し、不要信
号スペクトラム(スプリアス)が図7に比べて小さい信
号出力が得られる。
みのない理想波形との誤差ΔEncが、図6の歪みのない
理想波形との誤差ΔEnよりも小さくなる。従って、図
12に示す様に、希望信号スペクトラムに対し、不要信
号スペクトラム(スプリアス)が図7に比べて小さい信
号出力が得られる。
【0024】図13は、本発明に係るDDSの第2の実
施形態を示すブロック図である。この第2のDDSは、
図13に示すように、位相角計算回路42、位相角−振
幅変換回路43、ラッチ回路44、DA変換回路45、
メモリ回路46、ラッチ回路47、DA変換回路48、
減衰器49、ラッチ回路50,DA変換回路51,減衰
器52、加算回路53、フィルタ回路54により構成さ
れる。
施形態を示すブロック図である。この第2のDDSは、
図13に示すように、位相角計算回路42、位相角−振
幅変換回路43、ラッチ回路44、DA変換回路45、
メモリ回路46、ラッチ回路47、DA変換回路48、
減衰器49、ラッチ回路50,DA変換回路51,減衰
器52、加算回路53、フィルタ回路54により構成さ
れる。
【0025】図1の第一のDDSと共通する部分につい
ては、すでに説明済みなので、説明を省略する。図1の
第一のDDSと異なる点は、第二のDDSでは、位相角
−振幅変換回路43の出力として56と63がある点で
ある。そして、図14に示すように、位相角−振幅変換
回路43の出力が、上位データ部(43)と下位データ
部(63)に分かれている。
ては、すでに説明済みなので、説明を省略する。図1の
第一のDDSと異なる点は、第二のDDSでは、位相角
−振幅変換回路43の出力として56と63がある点で
ある。そして、図14に示すように、位相角−振幅変換
回路43の出力が、上位データ部(43)と下位データ
部(63)に分かれている。
【0026】ラッチ回路50は、クロック41に同期し
て前記下位データ63をラッチし、出力する。DA変換
回路51は、ラッチ出力データ64をアナログ出力65
に変換する。減衰器52は、DA変換回路51のフルス
ケール出力値がDA変換回路45の分解能に相当するよ
うに信号65を減衰させる。
て前記下位データ63をラッチし、出力する。DA変換
回路51は、ラッチ出力データ64をアナログ出力65
に変換する。減衰器52は、DA変換回路51のフルス
ケール出力値がDA変換回路45の分解能に相当するよ
うに信号65を減衰させる。
【0027】加算回路53は、DA変換回路45の出力
信号58と減衰器49の出力信号62と減衰器52の出
力信号66を加算し出力する。フィルタ回路54は、出
力信号67に対し、不要な高調波成分を除去するための
ものであり、LPF(LowPassFilter)または、BPF
(BandPassFilter)が用いられる。
信号58と減衰器49の出力信号62と減衰器52の出
力信号66を加算し出力する。フィルタ回路54は、出
力信号67に対し、不要な高調波成分を除去するための
ものであり、LPF(LowPassFilter)または、BPF
(BandPassFilter)が用いられる。
【0028】図15は、DA変換回路51を追加したこ
とにより、総合したDA変換出力分解能が向上すること
を説明したものである。このよにうして、位相角−振幅
に対応した、より歪みの無い理想正弦波に近い正確な振
幅値を発生させることができるため、図12に比べ、更
に不要信号スペクトラム(スプリアス)の小さい信号を
発生させることが出来る。
とにより、総合したDA変換出力分解能が向上すること
を説明したものである。このよにうして、位相角−振幅
に対応した、より歪みの無い理想正弦波に近い正確な振
幅値を発生させることができるため、図12に比べ、更
に不要信号スペクトラム(スプリアス)の小さい信号を
発生させることが出来る。
【0029】
【発明の効果】請求項1に記載の発明では、クロック1
に同期して、所定値を順次加算して得た位相角データ1
2(位相角計算回路出力)に応じて、位相角−振幅変換
テーブルから振幅デジタル値13(位相角−振幅変換回
路出力)を読み出し、該振幅デジタル値を第1のデジタ
ル・アナログ変換手段5(DA変換回路)を介して出力
するダイレクトデジタルシンセサイザにおいて、前記第
1のデジタル・アナログ変換手段における変換歪みに相
当する補正量16(メモリ回路出力)を予め記憶した記
憶手段6(メモリ回路)と、前記クロックに同期して、
前記振幅デジタル値に応じた補正量を前記記憶手段から
読み出す補正量読み出し手段と、前記読み出した補正量
を、アナログ信号に変換する第2のデジタル・アナログ
変換手段8(DA変換回路)とを設けて、前記第1のデ
ジタル・アナログ変換手段における変換歪みを補正する
ことによって、精度のよいDA変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えることができる。
に同期して、所定値を順次加算して得た位相角データ1
2(位相角計算回路出力)に応じて、位相角−振幅変換
テーブルから振幅デジタル値13(位相角−振幅変換回
路出力)を読み出し、該振幅デジタル値を第1のデジタ
ル・アナログ変換手段5(DA変換回路)を介して出力
するダイレクトデジタルシンセサイザにおいて、前記第
1のデジタル・アナログ変換手段における変換歪みに相
当する補正量16(メモリ回路出力)を予め記憶した記
憶手段6(メモリ回路)と、前記クロックに同期して、
前記振幅デジタル値に応じた補正量を前記記憶手段から
読み出す補正量読み出し手段と、前記読み出した補正量
を、アナログ信号に変換する第2のデジタル・アナログ
変換手段8(DA変換回路)とを設けて、前記第1のデ
ジタル・アナログ変換手段における変換歪みを補正する
ことによって、精度のよいDA変換器出力を発生し、不
要なスプリアス信号の発生を極力抑えることができる。
【0030】また、請求項2に記載の発明では、前記第
2のデジタル・アナログ変換手段の出力を減衰手段を介
して、前記第1のデジタル・アナログ変換手段の出力と
共に、加算回路に出力されることによって、より精度の
良いDA変換器出力とすることができる。
2のデジタル・アナログ変換手段の出力を減衰手段を介
して、前記第1のデジタル・アナログ変換手段の出力と
共に、加算回路に出力されることによって、より精度の
良いDA変換器出力とすることができる。
【0031】また、請求項3に記載の発明では、前記位
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
【0032】また、請求項4に記載の発明では、前記第
1のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力ことによって、出力波形を、より精度良く出
力できる。
1のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力ことによって、出力波形を、より精度良く出
力できる。
【0033】また、請求項5に記載の発明では、前記位
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形を指定して出力
することができる。
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形を指定して出力
することができる。
【0034】また、請求項6に記載の発明では、前記位
相角−振幅変換テーブルからの振幅デジタル値を、上位
ビットと下位ビットとに分割して出力する構成とし、前
記下位ビットを、アナログ信号に変換する第3のデジタ
ル・アナログ変換手段を設け、前記第2及び第3のデジ
タル・アナログ変換手段からの出力が、減衰手段を介し
て、前記第1のデジタル・アナログ変換手段の出力と加
算されることによって、更に精密なDA変換出力とする
ことができる。
相角−振幅変換テーブルからの振幅デジタル値を、上位
ビットと下位ビットとに分割して出力する構成とし、前
記下位ビットを、アナログ信号に変換する第3のデジタ
ル・アナログ変換手段を設け、前記第2及び第3のデジ
タル・アナログ変換手段からの出力が、減衰手段を介し
て、前記第1のデジタル・アナログ変換手段の出力と加
算されることによって、更に精密なDA変換出力とする
ことができる。
【0035】また、請求項7に記載の発明では、前記位
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
相角データは、加算値値がオーバーフロー値を越えた場
合、その差分を位相角データとして出力し、その出力に
対して所定値を順次加算して位相角データとして出力す
ることによって、位相角−振幅変換テーブルの容量を小
さくすることができる。
【0036】また、請求項8に記載の発明では、前記第
1のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力されることによって、出力波形を、より精度
良く出力できる。
1のデジタル・アナログ変換手段における変換歪みを補
正された出力が、フィルタ回路を介して高調波成分を除
去して出力されることによって、出力波形を、より精度
良く出力できる。
【0037】また、請求項9に記載の発明では、前記位
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形をして出力する
ことができる。
相角−振幅変換テーブルが、複数の出力波形毎に設けら
れているので、正弦波、三角波及び方形波等の複数の位
相角−振幅変換テーブルから任意の波形をして出力する
ことができる。
【0038】また、請求項10に記載の発明では、前記
第1〜3のデジタル・アナログ変換手段の前段に、共通
のクロックによって駆動されるラッチ回路が設けること
によって、共通のクロックで容易に加算のためのデータ
を得ることができる。
第1〜3のデジタル・アナログ変換手段の前段に、共通
のクロックによって駆動されるラッチ回路が設けること
によって、共通のクロックで容易に加算のためのデータ
を得ることができる。
【0039】以上詳記したように、本発明に係るDDS
は、DA変換回路の歪みを抑えることにより、不要なス
プリアス信号の発生を極力抑えた信号を得ることが出来
る。また、DA変換回路の出力分解能を向上させること
により、上記よりさらに不要なスプリアス信号の発生を
抑えた信号を得ることが出来る。
は、DA変換回路の歪みを抑えることにより、不要なス
プリアス信号の発生を極力抑えた信号を得ることが出来
る。また、DA変換回路の出力分解能を向上させること
により、上記よりさらに不要なスプリアス信号の発生を
抑えた信号を得ることが出来る。
【図1】本発明に係るDDSのブロック図である。
【図2】位相角計算回路動作を示すブロック図である。
【図3】正弦波の位相角と振幅の関係を示した図であ
る。
る。
【図4】正弦波位相値と振幅値のデータテーブルの図で
ある。
ある。
【図5】NビットDA変換回路の理想出力と実際の出力
例の図である。
例の図である。
【図6】理想正弦波波形と実際の振幅設定値の説明図で
ある。
ある。
【図7】従来のDDSによる出力信号スペクトラムの図
である。
である。
【図8】DA変換回路の出力特性測定回路例の図であ
る。
る。
【図9】図5に示すDA変換回路特性を補正するための
説明図である。
説明図である。
【図10】図5に示すDA変換回路特性を補正するため
の説明図である。
の説明図である。
【図11】理想正弦波波形と本発明に係るDDSの振幅
設定値の説明図である。
設定値の説明図である。
【図12】本発明に係るDDSの出力信号スペクトラム
の図である。
の図である。
【図13】本発明に係るDDSの第二の実施例のブロッ
ク図である。
ク図である。
【図14】図13の位相角−振幅変換回路出力データを
示す図である。
示す図である。
【図15】本発明に係るDDSの第二の実施例のDA分
解能の説明図である。
解能の説明図である。
【図16】従来技術によるDDSブロック図である。
1 クロック 2 位相角計算回路 3 位相角−振幅変換回路 4 ラッチ回路 5 DA変換回路 6 メモリ回路 7 ラッチ回路 8 DA変換回路 9 減衰器 10 加算回路 11 フィルタ回路 12 位相角計算回路出力 13 位相角−振幅変換回路出力 14 ラッチ回路出力 15 DA変換回路出力 16 メモリ回路出力 17 ラッチ回路出力 18 DA変換回路出力 19 減衰器出力 20 加算回路出力 21 フィルタ出力 30 加算データ 31 加算器 32 加算器出力 33 設定データ 34 DA変換回路 35 電圧計 41 クロック 42 位相角計算回路 43 位相角−振幅変換回路 44 ラッチ回路 45 DA変換回路 46 メモリ回路 47 ラッチ回路 48 DA変換回路 49 減衰器 50 ラッチ回路 51 DA変換回路 52 減衰器 53 加算回路 54 フィルタ回路 55 位相角計算回路出力 56 位相角−振幅変換回路出力(上位データ) 57 ラッチ回路出力 58 DA変換回路出力 59 メモリ回路出力 60 ラッチ回路出力 61 DA変換回路出力 62 減衰器出力 63 位相角−振幅変換回路出力(下位データ) 64 ラッチ回路出力 65 DA変換出力 66 減衰器出力 67 加算回路出力 68 フィルタ出力
Claims (10)
- 【請求項1】 クロックに同期して、所定値を順次加算
して得た位相角データに応じて、位相角−振幅変換テー
ブルから振幅デジタル値を読み出し、該振幅デジタル値
を第1のデジタル・アナログ変換手段を介して出力する
ダイレクトデジタルシンセサイザにおいて、 前記第1のデジタル・アナログ変換手段における変換歪
みに相当する補正量を予め記憶した記憶手段と、 前記クロックに同期して、前記振幅デジタル値に応じた
補正量を前記記憶手段から読み出す補正量読み出し手段
と、 前記読み出した補正量を、アナログ信号に変換する第2
のデジタル・アナログ変換手段とを設けて、前記第1の
デジタル・アナログ変換手段における変換歪みを補正す
ることを特徴とするダイレクトデジタルシンセサイザ。 - 【請求項2】 前記第2のデジタル・アナログ変換手段
の出力を減衰手段を介して、前記第1のデジタル・アナ
ログ変換手段の出力と共に、加算回路に出力されること
を特徴とする請求項1に記載のダイレクトデジタルシン
セサイザ。 - 【請求項3】 前記位相角データは、加算値がオーバー
フロー値を越えた場合、その差分を位相角データとして
出力し、その出力に対して所定値を順次加算して位相角
データとして出力することを特徴とする請求項1または
2に記載のダイレクトデジタルシンセサイザ。 - 【請求項4】 前記第1のデジタル・アナログ変換手段
における変換歪みを補正された出力が、フィルタ回路を
介して高調波成分を除去して出力されることを特徴とす
る請求項1〜3のいずれか1項に記載のダイレクトデジ
タルシンセサイザ。 - 【請求項5】 前記位相角−振幅変換テーブルが、複数
の出力波形毎に設けられていることを特徴とする請求項
1〜4のいずれか1項に記載のダイレクトデジタルシン
セサイザ。 - 【請求項6】 前記位相角−振幅変換テーブルからの振
幅デジタル値を、上位ビットと下位ビットとに分割して
出力する構成とし、 前記下位ビットを、アナログ信号に変換する第3のデジ
タル・アナログ変換手段を設け、 前記第2及び第3のデジタル・アナログ変換手段からの
出力が、減衰手段を介して、前記第1のデジタル・アナ
ログ変換手段の出力と加算されることを特徴とする請求
項1に記載のダイレクトデジタルシンセサイザ。 - 【請求項7】 前記位相角データは、加算値値がオーバ
ーフロー値を越えた場合、その差分を位相角データとし
て出力し、その出力に対して所定値を順次加算して位相
角データとして出力することを特徴とする請求項6に記
載のダイレクトデジタルシンセサイザ。 - 【請求項8】 前記第1のデジタル・アナログ変換手段
における変換歪みを補正された出力が、フィルタ回路を
介して高調波成分を除去して出力されることを特徴とす
る請求項6または7に記載のダイレクトデジタルシンセ
サイザ。 - 【請求項9】 前記位相角−振幅変換テーブルが、複数
の出力波形毎に設けられていることを特徴とする請求項
6〜8のいずれか1項に記載のダイレクトデジタルシン
セサイザ。 - 【請求項10】 前記第1〜3のデジタル・アナログ変
換手段の前段に、共通のクロックによって駆動されるラ
ッチ回路が設けられていることを特徴とする請求項1〜
9のいずれか1項に記載のダイレクトデジタルシンセサ
イザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076756A JP2002280838A (ja) | 2001-03-16 | 2001-03-16 | ダイレクトデジタルシンセサイザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001076756A JP2002280838A (ja) | 2001-03-16 | 2001-03-16 | ダイレクトデジタルシンセサイザ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002280838A true JP2002280838A (ja) | 2002-09-27 |
Family
ID=18933637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001076756A Pending JP2002280838A (ja) | 2001-03-16 | 2001-03-16 | ダイレクトデジタルシンセサイザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002280838A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007111502A (ja) * | 2005-09-22 | 2007-05-10 | Ge Medical Systems Global Technology Co Llc | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびmri装置 |
JP2011041105A (ja) * | 2009-08-14 | 2011-02-24 | Semiconductor Technology Academic Research Center | 高周波信号生成回路 |
JP6124382B1 (ja) * | 2016-08-13 | 2017-05-10 | アール・エフ・アーキテクチャ株式会社 | 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置 |
JP2018026783A (ja) * | 2017-02-10 | 2018-02-15 | アール・エフ・アーキテクチャ株式会社 | 無線送受信回路及び携帯型無線通信端末装置 |
-
2001
- 2001-03-16 JP JP2001076756A patent/JP2002280838A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007111502A (ja) * | 2005-09-22 | 2007-05-10 | Ge Medical Systems Global Technology Co Llc | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびmri装置 |
US7818359B2 (en) | 2005-09-22 | 2010-10-19 | Ge Medical Systems Global Technology Company, Llc | Direct digital synthesizer, direct digital synthesizer for transmission and detection, and MRI apparatus |
JP4660409B2 (ja) * | 2005-09-22 | 2011-03-30 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびmri装置 |
KR101205176B1 (ko) | 2005-09-22 | 2012-12-03 | 지이 메디컬 시스템즈 글로발 테크놀러지 캄파니 엘엘씨 | 다이렉트 디지털 합성기, 송신 및 검파용 다이렉트 디지털 합성기 및 mri 장치 |
JP2011041105A (ja) * | 2009-08-14 | 2011-02-24 | Semiconductor Technology Academic Research Center | 高周波信号生成回路 |
US8134419B2 (en) | 2009-08-14 | 2012-03-13 | Semiconductor Technology Academic Research Center | Digital high-frequency generator circuit |
JP6124382B1 (ja) * | 2016-08-13 | 2017-05-10 | アール・エフ・アーキテクチャ株式会社 | 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置 |
JP2018026772A (ja) * | 2016-08-13 | 2018-02-15 | アール・エフ・アーキテクチャ株式会社 | 発振装置、rfフロントエンド回路及び携帯型無線通信端末装置 |
JP2018026783A (ja) * | 2017-02-10 | 2018-02-15 | アール・エフ・アーキテクチャ株式会社 | 無線送受信回路及び携帯型無線通信端末装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0177267B1 (ko) | 디지탈 입력 워드로부터 아날로그 출력 신호를 발생하는 장치및 방법 | |
JP2003133954A (ja) | インターリーブa/d変換器の校正方法 | |
JPS5955523A (ja) | デジタルスペクトルアナライザ用信号発生器 | |
CA2239581A1 (en) | Device for the generation of analog signals through digital-analog converters, especially for direct digital synthesis | |
US20100060495A1 (en) | Analog digital convert apparatus, analog digital convert method, control apparatus and program | |
JPH04229703A (ja) | 位相相関波形の発生方法 | |
JP2002280838A (ja) | ダイレクトデジタルシンセサイザ | |
JP7139588B2 (ja) | 変換装置、電子楽器、情報処理装置、変換方法及びプログラム | |
CN113985361A (zh) | 一种改善dds输出信号频谱质量的***及方法 | |
JP2683705B2 (ja) | ディジタル/アナログ変換装置 | |
Sodagar et al. | A novel architecture for ROM-less sine-output direct digital, frequency synthesizers by using the 2/sup nd/-order parabolic approximation | |
US20140247049A1 (en) | Digital waveform synthesizer for nmr phase control | |
McCune | Direct digital frequency synthesizer with designable stepsize | |
JP2974377B2 (ja) | D/a変換装置 | |
CN115097897A (zh) | 一种信号发生器的错相交织输出方法 | |
JP3777923B2 (ja) | 楽音信号合成装置 | |
CN115276704B (zh) | 适用于宽带数字tr芯片的上变频链路***和装置 | |
US6476747B1 (en) | Digital to analog converter | |
JPH0235805A (ja) | 周波数シンセサイザ | |
JPH05160640A (ja) | ダイレクト・デジタル・シンセサイザ | |
JPH052437U (ja) | デジタルシンセサイザ | |
JPH0221714A (ja) | 標本化周波数変換装置 | |
JPH07177037A (ja) | Da変換器 | |
EP1061652A2 (en) | Linearization procedure of the transfer characteristic of analog-to-digital converters and relevant circuit | |
CN117411484A (zh) | 具有参考adc路径的模数转换器及其非线性后台校正算法 |