KR0177267B1

KR0177267B1 - 디지탈 입력 워드로부터 아날로그 출력 신호를 발생하는 장치및 방법

Info

Publication number: KR0177267B1
Application number: KR1019950700688A
Authority: KR
Inventors: 폴 에프 스미스; 대니 티 핑크레이
Original assignee: 안쏘니 제이. 살리 주니어.; 모토롤라 인크.
Priority date: 1993-06-28
Filing date: 1994-06-03
Publication date: 1999-04-01
Also published as: DE69428659T2; CA2140536C; CN1036752C; KR960700569A; EP0657072A4; CN1111076A; FI950607A; EP0657072B1; EP0657072A1; JPH08505026A; CA2140536A1; US5451946A; DE69428659D1; FI950607A0; WO1995001007A1

Abstract

디지탈-아날로그 변환기(DAC, 300)는 대충 DAC(306) 및 미세 DAC(315)를 사용하여 낮은 그리치 에너지 및 양호한 직선성 성능을 갖는 아날로그 출력 신호를 발생한다. DAC(300)는 또한 에러 테이블(312)을 사용하여 교정 과정중 발생된 정정 데이타를 저정한다. 각 DAC(306,315)로 부터의 출력(307,311)들은 합산되어 대충 DAC(306)만의 출력(307)에서 보다 양호한 직선성을 나타내는 아날로그 출력 신호를 발생한다.

Description

[발명의 명칭]

디지탈 입력 워드로부터 아날로그 출력 신호를 발생하는 장치 및 방법

[발명의 상세한 설명]

[기술분야]

본 발명은 통신 장치에 관한 것으로, 특히 통신 장치에서의 디지탈-아날로그 변화기(digital-to-analog converter)(DAC)의 구성에 관한 것이다.

[배경기술]

디지탈-아날로그 변화기(DAC)는 통신 장치의 설계에 사용되는 일이 많다. 그러나, 그들의 설계에 있어서, DAC는 입력 전압 변경시의 과잉 그리치 에너지(excess glitch energy)와 같은 고유의 문제점, 입력 전압의 변경 직후의 정착 문제점 (settling problems) 및 주어진 입력 워드에 대한 출력 전압의 정확성에 관한 직선성 문제점(linearity problems)를 갖고 있다. 이들 문제점 각각은 실질적으로 통신 장치의 성능, 특히 통신 장치에서 생기는 신호의 상호변조(intermodulation)(IM) 및 스퓨리어스 응답(spurious response)에 영향을 준다.

DAC는 통상 그들의 입력에서 수용될 수 있는 비트수에 의해 특징지어진다. 비트수가 적은 DAC(예를 들면, 3-8비트 DAC)는 불량한 변환능(resolution)을 제공하므로, 통신 장치에 더 많은 왜곡을 발생시키는 것은 물론이다. 한편, 비트수가 적은 DAC는 일반적으로 고속이며 과잉의 그리치 에너지 및 정착 시간과 관련하여 보다 적은 문제점을 드러낸다. 비트수가 많은 DAC(10 내지 16비트 DAC)는 양호한 변환능(즉, 직선성 성능)을 제공하지만 일반적으로 저속이며 심각한 과잉의 그리치 에너지/정착 시간 문제점을 갖고 있다. 따라서 상술한 문제에 영향을 받기 쉬운 통신 장치가 설계될때, DAC의 선택 및 통신 장치 성능에 있어서 엄격한 절충이 이루어져야 한다.

따라서, 양호한 직선성을 나타내면서 양호한 과잉 그리치 에너지 및 정착 성능을 나타내는 DAC가 필요하다.

[도면의 간단한 설명]

제1도는 이상 및 실제 DAC의 아날로그 출력 대 디지탈 입력 워드의 곡선을 도시한 도면.

제2도는 디지탈 워드 D_i입력후 짧은 시간에 실제 DAC의 과잉 그리치 에너지, 정착 및 직선성 문제들을 도시한 도면.

제3도는 본 발명에 따른 대충(coarse) DAC, 미세(fine) DAC 및 에러 테이블의 사용을 블럭도 형태로 도시한 도면.

제4도는 본 발명에 따른 대충 DAC 및 미세 DAC로 부터의 개개의 출력 신호 및 이들 신호의 합을 도시한 도면.

제5도는 본 발명에 따른 제3도에 도시한 바와 같은 DSP 제어 DAC의 다른 실시예를 블럭도 형태로 도시한 도면.

[발명을 실시하기 위한 가장 좋은 형태]

디지탈-아날로그 변환기(DAC)는 본 발명에 따라 대충 DAC로서 제1DAC 및 미세 DAC로서 제2DAC를 사용하여 낮은 과잉 그리치 에너지 및 양호한 직선성 성능을 갖는 아날로그 출력 신호를 발생한다. 이 DAC를 사용하는 것에 의해 통신 장치의 설계에 있어서 스퓨리어스 응답 및 IM 성능이 향상된다.

제1도는 전통적인 DAC에 대한 디지탈 입력 워드 대 아날로그 출력의 이상 및 실제 곡선을 도시한 것이다. 도면에서 알 수 있는 바와 같이, 점선은 직선이고 이상적 DAC를 나타내는 반면, 실선은 이상적인 것에서 벗어나 있으며 DAC의 실제 성능을 나타낸다. 주어진 디지탈 입력 워드, 예를 들면 D_i에 대하여, 이상적 DAC는 A₁에서 아날로그 출력을 제공하는 반면, 실제 DAC는 A₂에서 아날로그 출력을 출력한다. 따라서, 실제 DAC는 아날로그 출력 A₁및 A₂사이의 차분과 대략 동일한 직선성 문제를 나타낸다.

이 문제를 제2도에 따라 설명한다. 제2도에서 알 수 있는 바와 같이, 디지탈 입력 Di가 실제의 DAC로 입력될 때, 아날로그 출력의 상태가 변한다. 제2도는 상술한 과잉 그리치 에너지, 정착 및 직선성 문제를 설명한다. 상술한 바와 같이, 실제 DAC를 사용할때의 전형적인 절충안은 통신 장치 설계시에 과잉 그리치 에너지와 직선성 사이에서 발생한다.

제3도는 본 발명에 따른 대충 DAC(306), 미세 DAC(315) 및 에러 테이블(312)의 사용을 블럭도 형태로 도시한 것이다. DAC(300)는 에러 테이블(312)내의 교정된 데이타를 사용하여 아날로그 출력 신호에 증가된 변환능을 제공한다. 따라서, 양호한 과잉 그리치 에너지 성능을 제공하는 하위 비트 DAC는 아날로그 출력이 그의 변환능(또는 직선성)이 증가되므로, DAC(300)에 사용될 수 있다.

바람직한 실시예에서, DAC(300)는 적절한 동작을 유지하도록 주기적으로 교정된다. 바람직한 실시예에서, 교정은 제1DAC(306) 및 제2 DAC(315)로 입력되는 디지탈화된 DC소스에 기초하지만, 다른 실시예에서는 μP(321)에 의해 사용된 교정용 소스로서 특히 사인 소스 또는 노이즈 소스를 이용할 수도 있다. 계속해서, DAC(300)을 교정하기 위해 μP(321)는 바람직한 실시예에서 10비트 대충DAC(306)인 제1DAC의 입력에 및 바람직한 실시예에서 10비트 미세 DAC(315)인 제2DAC의 입력에 디지탈화된 계단형 램프(즉, 이진수로 표현된 증가형 디지탈 입력 워드)를 인가한다. μP(321)는 또한 고변환능, 고선형성 아날로그-디지탈 변환기(ADC)(324)의 출력을 모니터한다. 바람직한 실시예에서, ADC(324)는 16비트 ADC이지만, N비트 ADC일 수도 있는데, N은 대충 DAC(306)의 비트수(즉, 바람직한 실시예에서 10)보다 크다. ADC(324)의 출력은 대충 DAC(306) 및 미세DAC(315)의 출력의 가산 회로(309)에 의한 합의 디지탈화된 출력을 나타낸다. 램프가 증가할때, 대충 DAC(306) 및 미세DAC(315)의 직선성은 미세DAC(315)로 입력되는 데이타를 출력하는 에러 테이블(312)에 어느 한 값을 입력하는 것에 의해 결정되어 정정될 수 있다. 정정 데이타의 에러 테이블(312)내의 위치는 대응하는 디지탈 입력 워드의 이진수 표현인 어드레스에 의한다. 이 교정 과정중, μP(321)는 램프 데이타 입력을 수락하도록 제어 신호를 통해 멀티플렉서(303)를 인에이블한다.

바람직한 실시예에서, 에러 테이블(312)는 64K X 10비트 랜덤 액세스 메모리(RAM)이지만, 어떤 크기의 RAM이라도 사용할 수 있다. 교정중 선형 증분을 설정하는 대표적인 방법은 몇몇 중간값 (예를 들면, 10비트 RAM에 대해서는 512)으로 에러 테이블(312)을 채우는 것이다. 그후, DAC(306)로의 입력을 전체 스케일 출력이 주어지도록 모두 1로 한 후, 최소 출력이 주어지도록 모두 0으로 할 수 있다. 이들 극단에 의해, 선형 램프는 2^N(N은 대충 DAC의 워드 사이즈로서, 바람직한 실시예에서의 10비트 워드 사이즈) 증분을 갖는 기대값을 발생한다. 이 램프가 대충 DAC(306)에 인가될때, 미세 DAC(315)의 입력(308)은 에러 테이블(312)에 값들을 저장하는 것에 의해 조정된다. 따라서, 고변환능 ADC(324)의 직선성에 의해 제공된 제한내에서, 총 출력을 교정된 선형 증분과 같게 할 수 있다. 모든 잠재적 디지탈 입력 워드가 이러한 방식으로 특징지어 졌을때, 외부 회로로 부터의 디지탈 입력 워드가 DAC(300)으로 입력되도록 μP(321)는 제어 신호를 통해 멀티플랙서(303)를 인에이블한다. 디지탈 입력이 그의 다양한 워드를 거칠때, 미세 DAC(315)는 에러 테이블(312)의 내용에 의해 결정된 대로 선형 스케일에 대한 정정을 제공한다.

디지탈 입력 워드가 DAC(300)로 입력될때, 대충 DAC(306)는 입력으로서 디지탈 입력 워드의 일부를 제외하고, 제1아날로그 신호를 출력한다. 이점에 있어서, 에러 테이블(312)은 에러 테이블(312)로의 어드레스 입력에 기초하여 검색될 수도 있는 제1아날로그 신호(307) 및 디지탈 입력 워드에 관한 선정된 저장값(정정 데이타)를 저장하고 있다. 미세 DAC(315)는 에러 테이블(312)내의 선정된 저장값에 관한 에러 워드(308)를 입력으로서 갖는다. 이때, 미세 DAC(315)는 제2아날로그 신호(311)를 출력하고, 이 신호가 그후 가산 회로(309)를 거쳐 제1아날로그 신호(307)와 합산되어 아날로그 출력 신호가 발생된다. 바람직한 실시예에서, 제2아날로그 신호(311)는, 대충 DAC(306) 및 미세 DAC(315)가 공통부로서 얻어질 수 있지만 DAC(300)내에서 다른 동작을 위해 사용되도록 감쇠기(318)에 의해 감쇠된다. 또한 바람직한 실시예에서, 선정된 저장값은 제1아날로그 신호(307)의 디지탈 표현[ADC(324)로 부터의 디지탈화된 출력]과 디지탈 입력 워드 사이의 차이와 관련되어 있다. 이점에 있어서, 가산 회로(309)에 의한 합산후, 발생된 아날로그 출력 신호는 제1아날로그 신호(307)만을 이용하며 표현되는 것보다 디지탈 입력 워드의 더욱 정확한 표현이 된다.

이 정확한 표현을 본 발명에 따른 신호(307) 및 (311)의 최종 합산을 도시한 제4도에 따라 더욱 상세히 설명한다. 제4도는 일부 디지탈 입력 워드에 대해서, 이상적 DAC에 대하여 제1도에 도시한 곡선과는 전혀 다른 아날로그 출력을 발생하는 대충 DAC(306)로 부터의 출력 신호(307)를 도시한다. 또한 제4도는 대응하는 디지탈 입력 워드에 대한 미세 DAC(315)로 부터의 출력 신호(311)를 도시한다. 두개의 신호(307) 및 (311)이 합산될때, 그들의 결과적인 합산을 제4도에 도시하는데, 이것은 제1도에 도시한 바와 같은 이상적 DAC에 대한 곡선에 매우 가깝다. 도면에서 명확한 바와 같이, 합산후의 아날로그 출력 신호는 제1아날로그 신호(307)만을 이용하여 표현되는 것보다 디지탈 입력 워드의 더욱 정확한 표현(즉, 더 선형이어서 더 정확함)이 된다.

제5도는 본 발명에 따른 DAC(500)의 다른 실시예를 도시한 것이다. 이 실시예에 있어서, 에러 테이블(312) 및 μP(321)는 디지탈 신호 처리기(DSP)(503)으로 대체되어 있다. DSP(503)는 에러 워드를 저장 또는 산출하여, 디지탈 입력 워드에 의해 표현된 어드레스로 어드레스 지정될때 그 에러 워드를 미세 DAC(315)에 제공한다. 사용될 수 있는 대표적인 DSP(503)는 모토롤라 56000이다. 이 구성에 있어서, DAC(500)의 교정 및 동작은 상술한 것과 동일하다.

이상 본 발명을 특정 실시예 및 다른 실시예에 따라 특정하게 도시하고 설명하였지만, 본 발명의 요지 및 범주를 벗어나지 않으면 형태 및 상세에 있어 여러가지 변경이 이루어질 수 있는 것을 당업자라면 알 것이다.

Claims

디지탈 입력 워드로부터 아날로그 출력 신호를 생성하기 위한 장치에 있어서, 상기 디지탈 입력 워드의 일부를 입력으로서 가지며 제1 아날로그 신호를 출력하는 제1 디지탈-아날로그 변환기; 상기 디지탈 입력 워드와 상기 아날로그 출력 신호에 관한 선정된 저장값을 갖는 에러 테이블; 상기 에러 테이블에 결합되어 있으며, 상기 선정된 저장값에 관한 에러 워드를 입력으로서 가지며, 제2 아날로그 신호를 출력하는 제2 디지탈-아날로그 변환기; 상기 제1 디지탈-아날로그 변환기와 상기 제2 디지탈-아날로그 변환기에 결합되어, 상기 제1 아날로그 신호와 상기 제2 아날로그 신호를 합산하여 상기 아날로그 출력 신호를 생성하는 가산 회로; 상기 가산 회로에 결합되어, 상기 아날로그 출력 신호의 디지탈 표현(digital representation)을 생성하기 위한 수단; 및 상기 디지탈 표현 생성 수단 및 상기 에러 테이블에 결합되어, 상기 아날로그 출력 신호의 상기 디지탈 표현에 기초해서 상기 선정된 저장값을 주기적으로 갱신하기 위한 수단을 포함하는 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
제1항에 있어서, 상기 주기적 갱신 수단은 상기 디지탈 입력 워드와 상기 아날로그 출력 신호의 상기 디지탈 표현과의 사이의 차이에 기초해서 상기 선정된 저장값을 갱신하는 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
제1항에 있어서, 상기 생성된 아날로그 출력 신호는 상기 제1 아날로그 신호보다 상기 디지탈 입력 워드의 더 정확한 표현인 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
디지탈 입력 워드로부터 아날로그 출력 신호를 생성하기 위한 장치에 있어서, 상기 디지탈 입력 워드의 일부를 입력으로서 가지며 제1 아날로그 신호를 출력하는 제1 디지탈-아날로그 변환기; 에러 워드를 입력으로서 가지며 제2 아날로그 신호를 출력하는 제2 디지탈-아날로그 변환기; 상기 제1 디지탈-아날로그 변환기와 상기 제2 디지탈-아날로그 변환기에 결합되어, 상기 제1 아날로그 신호와 상기 제2 아날로그 신호를 합산하여 상기 아날로그 출력 신호를 생성하는 가산 회로; 상기 가산 회로에 결합되어, 상기 아날로그 출력 신호를 디지탈 모니터 워드로 변환하기 위한 아날로그-디지탈 변환기; 및 상기 아날로그-디지탈 변환기와 상기 제2 디지탈-아날로그 변환기에 결합되어, 상기 디지탈 입력 워드와 상기 디지탈 모니터 워드에 관련되어 있는 상기 에러 워드를 주기적으로 생성하기 위한 컨트롤러를 포함하는 것을 특징으로 아날로그 출력 신호 생성 장치.
제4항에 있어서, 상기 아날로그-디지탈 변환기는 16-비트 아날로그-디지탈 변환기를 포함하는 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
제4항에 있어서, 상기 컨트롤러는 상기 아날로그-디지탈 변환기에 결합되어, 상기 에러 워드를 발생하기 위한 마이크로프로세서; 및 상기 마이크로프로세서와 상기 제2 디지탈-아날로그 변환기에 결합되어, 상기 에러 워드를 저장하고, 상기 디지탈 입력 워드로 표현된 어드레스로 어드레스 지정될 때 상기 에러 워드를 상기 제2 디지탈-아날로그 변환기에 제공하는 에러 테이블을 포함하는 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
제4항에 있어서, 상기 컨트롤러는 상기 에러 워드를 저장 및 계산하고, 상기 디지탈 입력 워드로 표현된 어드레스로 어드레스 지정될 때 상기 에러 워드를 상기 제2 디지탈-아날로그 변환기에 제공하는 디지탈 신호 프로세서(DSP)를 포함하는 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
제4항에 있어서, 상기 생성된 아날로그 출력 신호는 상기 제1 아날로그 신호보다 상기 디지탈 입력 워드의 더 정확한 표현인 것을 특징으로 하는 아날로그 출력 신호 생성 장치.
디지탈 입력 워드로부터 아날로그 출력 신호를 생성하는 방법에 있어서, 상기 디지탈 입력 워드의 일부를 제1 아날로그 신호로 변환하는 단계; 상기 디지탈 입력 워드와 상기 아날로그 출력 신호에 관한 선정된 저장값을 검색하는 단계; 상기 선정된 저장값에 관한 에러 워드를 제2 아날로그 신호로 변환하는 단계; 상기 제1 아날로그 신호와 상기 제2 아날로그 신호를 합산하여 상기 아날로그 출력 신호를 생성하는 단계; 및 상기 선정된 저장값을 상기 아날로그 출력 신호에 기초해서 주기적으로 갱신하는 단계를 포함하는 것을 특징으로 하는 아날로그 출력 신호 생성 방법.
제9항에 있어서, 상기 디지탈 입력 워드와 상기 아날로그 출력 신호에 관한 상기 선정된 저장값은 상기 디지탈 입력 워드와 상기 아날로그 출력 신호의 디지탈 표현과의 사시의 차이에 관한 선정된 저장값을 더 포함하는 것을 특징으로 하는 아날로그 출력 신호 생성 방법.