JP2002277896A - 液晶表示装置及び画面表示応用装置 - Google Patents

Abstract

(57)【要約】 【課題】ゲート配線にて、不良となる可能性のあるＴＦ
Ｔおよび補助容量を破壊するスクリーニング工程に必要
なアレイパターンを満たしながら、ゲート配線の欠陥場
所を特定できるアレイ欠陥検査装置に必要なアレイパタ
ーンを含むショートバー構成を作成する。 【解決手段】ゲート配線用ショートリング7、ソース配
線用ショートリング8をそれぞれ複数本形成し、表示領
域のゲート配線3、ソース配線4は、隣り合う2本が同じ
ショートリングに接続されることのない様に交互に接続
され、複数のショートリングの間が高抵抗体13,14で接
続されている液晶表示素子用絶縁性基板1を用いること
により、従来のスクリーニング工程と、配線および画素
についての欠陥場所を特定するアレイ欠陥検査のアレイ
パターン構成を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画素電極にスイッ
チング素子を介して駆動信号を印加し、対向する電極と
の電位差によって表示を行う液晶表示装置及び液晶表示
装置を備えた画面表示応用装置に関する。

【０００２】

【従来の技術】従来、液晶表示装置はマトリクス状に配
列された複数の画素電極とこれらの画素電極と対向して
配設される共通電極である対向電極を備え、両電極間に
表示媒体である液晶を介在させている。表示にあたって
は、画素電極に選択的に電位が書き込まれ、この画素電
極と対向電極との間の電位差により、介在する液晶の光
学的変調が行われ、表示パターンとして視認されること
となる。

【０００３】ところで、このような液晶表示装置の検査
としては、通常、工程における各過程での光学的検査、
アクティブマトリクス基板が完成した段階での電気的検
査、ドライバなどの実装部材を取り付ける前のパネル部
分が完成した時点での点灯検査、電気的検査が行われ
る。

【０００４】これは、不良部分を後工程に流すことによ
って材料や作業の無駄が生じることを防ぐためであっ
て、不具合がある場合はこの時点で廃棄されるか、もし
くはレーザーなどの手段によって修正が施される。

【０００５】従来のアクティブマトリクス基板が完成し
た段階での電気的検査では、市場での不良発生を抑える
ために、現状では不良となっていないが、製品として完
成後の経時変化によりショートなどの不良となる可能性
のあるゲート配線とソース配線の交差部分を工程内で不
良化させるスクリーニング工程を、ショートリングを利
用して行っていた。

【０００６】図２は従来の不良となる可能性のあるゲー
ト配線とソース配線の交差部分を工程内で不良化させる
スクリーニング工程を行うことのできるショートリング
構成を持った液晶表示素子用絶縁性基板の平面模式図で
ある。図２において、電気絶縁性基板1上に、一面ある
いは複数面のアクティブマトリクス型液晶表示パネルの
アレイ基板２が配設されている。前記アレイ基板は互い
に交差する複数のゲート配線３および複数のソース配線
４が配設され、前記ゲート配線３、ソース配線４に沿う
形で画素電極および画素スイッチング素子がマトリック
ス上に配設されてなる表示領域が設けられ、前記表示領
域の周辺にゲート端子５、ソース端子６が設けられてい
る。前記絶縁性基板1は、複数のアレイ基板２以外の領
域に、ゲート配線用ショートリング７、ソース配線用シ
ョートリング８がそれぞれ配設され、前記複数のゲート
端子５、ソース端子６がそれぞれのショートリング７、
８に接続されている。前記ゲート配線用ショートリング
７上に、不良となる可能性のある薄膜トランジスタ（Ｔ
ＦＴ）および補助容量を破壊する2本の針で行うスクリ
ーニング工程に必要なゲート用検査端子パッド９が配設
され、前記ソース配線用ショートリング８上に、不良と
なる可能性のあるＴＦＴおよび補助容量を破壊する2本
の針で行うスクリーニング工程に必要なソース用検査端
子パッド１０が配設されている。

【０００７】具体的には、2つのショートリング７、８
上に置かれた検査用端子９、１０間に50Ｖから100Vの高
電圧を印加し、不良となる可能性のあるＴＦＴ及び補助
容量を破壊することを行っていた。

【０００８】また、前記アクティブマトリクス基板が完
成した段階での電気的検査が完了した後の不良部分の場
所の特定は、ドライバなどの実装部材を取り付ける前の
パネル部分が完成した後での点灯検査、電気的検査で行
われ、不具合がある場合はこの時点で廃棄されるか、も
しくはレーザーなどの手段によって修正が施される。

【０００９】

【発明が解決しようとする課題】従来のアクティブマト
リクス基板完成後の電気的検査では、ゲート配線とソー
ス配線の交差部分のショートによる不良を検出するため
に、ＴＦＴアレイ基板が１画面あるいは数画面分配設さ
れた絶縁性基板の周辺に、前記ゲート配線に接続された
ショートリングとソース配線に接続されたショートリン
グそれぞれに検査用プローブを当てその間に電圧を印加
するスクリーニングを行っていた。通常、TFTアレイ基
板を製造する工場においては、画面サイズ、面付け数の
異なる複数のデバイスが生産される。これら複数のデバ
イスを1台の装置で効率よくスクリーニングを実施する
には、ゲート配線用ショートリングとソース配線用ショ
ートリングのそれぞれに当てる検査用端子は、検査装置
の簡素化、作業時間の短縮、端子数増加による設計の制
約増加を考えると、2本程度で構成される必要がある。

【００１０】一方、前記スクリーニング工程で不良が作
られても、その時点での場所の特定はできず、不具合の
あるアレイ基板に関しても、ドライバなどの実装部材を
取り付ける前のパネル部分が完成した時点での点灯検
査、電気的検査後にはじめて廃棄されるか、もしくはレ
ーザーなどの手段によって修正が施されるため、その間
の工程で、不具合のあるパネルに対する、作業や材料の
無駄を生じるという問題があった。

【００１１】そこで、パネル部分を形成する工程以前で
ＴＦＴアレイ欠陥検査装置を導入することにより、欠陥
場所を特定する検査を行うことがあげられるが、前記ア
レイ欠陥検査装置を導入する場合、欠陥検査装置用の検
査用端子を形成しておく必要があり、その構成として
は、隣接するソース配線、ゲート配線の不具合を明確に
するため、隣接する配線毎に異なる検査用端子構成を必
要とし、前記従来の工程である、端子数が２本程度の必
要があるスクリーニング工程と同じショートリング構成
では、ＴＦＴアレイ欠陥検査装置を導入しても隣接する
ソース配線、ゲート配線の欠陥が見つけられないという
問題があった。

【００１２】本発明は上記従来の問題点を解決するもの
で、従来の不良となる可能性のあるＴＦＴおよび補助容
量を破壊するスクリーニング工程に必要なアレイパター
ンと、欠陥場所を特定できるアレイ欠陥検査装置に必要
なアレイパターンを同時に満たすショートリング構成、
および欠陥場所を特定するのに精度の良い検査方法を実
現して、不良品流出の防止を図るとともに、パネル形成
工程以前に不良の場所を特定することで、後工程での不
良パネルに当てる材料及び作業時間の無駄を省き、生産
コストの軽減を図ることを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に本発明は、ＴＦＴアレイ基板が１画面あるいは数画面
分配設されかつその画面周辺にショートリングが配設さ
れた絶縁性基板において、前記ショートリングが複数の
ソース配線用ショートリング、及び複数のゲート配線用
ショートリングからなり、前記複数のゲート配線が前記
ゲート配線用のショートリングへ交互に接続し、前記複
数のゲート配線用ショートバー間を高抵抗体で接続した
ものである。これにより、従来の不良となる可能性のあ
るＴＦＴおよび補助容量を破壊するスクリーニング工程
に必要なアレイパターンと、欠陥場所を特定できるアレ
イ欠陥検査装置に必要なアレイパターンを同時に満たす
ショートバー構成、および欠陥場所を特定するのに精度
の良い検査方法を実現して、不良品流出の防止や生産コ
ストの軽減を図ることができるＴＦＴアレイ基板が得ら
れる。

【００１４】

【発明の実施の形態】本発明の第１番目の液晶表示装置
は、ＴＦＴアレイ基板が１画面あるいは数画面分配設さ
れかつその画面周辺にショートリングが配設された絶縁
性基板からなり、前記ＴＦＴアレイ基板は互いに交差す
る複数のゲ−ト配線および複数のソ−ス配線によつて画
された各画素に画素電極および画素スイッチング素子が
配設され、前記ゲ−ト配線、ソ−ス配線、画素電極およ
び画素スイッチング素子がマトリツクス状に配設されて
なる表示領域が設けられ、前記表示領域の周辺にゲ−ト
端子およびソ−ス端子が設けられ、前記ゲ−ト端子、ソ
ース端子と画面外周辺部のショートリングが接続され、
前記ショートリングが複数のソース配線用ショートリン
グ、及び複数のゲート配線用ショートリングからなり、
前記複数のゲート配線が前記ゲート配線用のショートリ
ングへ交互に接続し、前記複数のゲート配線用ショート
リング間を高抵抗体で接続したものである。これによ
り、ゲート配線にて、従来の不良となる可能性のあるＴ
ＦＴおよび補助容量を破壊する2本の針で行うスクリー
ニング工程に必要なアレイパターンを満たしながら、隣
接するゲート配線及び隣接するゲート配線に接続された
画素電極間の欠陥場所を特定できるアレイ欠陥検査装置
に必要なアレイパターンを含むショートリング構成を作
成することができ、隣接するゲート配線及び隣接するゲ
ート配線に接続された画素電極間の欠陥場所を特定する
のに精度の良い検査方法を実現して、不良品流出の防止
や生産コストの軽減を図れる。

【００１５】本発明の第２番目の液晶表示装置は、前記
複数のソース配線が、前記ソース配線用のショートリン
グへ交互に接続し、前記複数のソース配線用ショートリ
ング間を高抵抗体で接続したもので、これにより、ソー
ス配線において従来の不良となる可能性のあるＴＦＴお
よび補助容量を破壊する2本の針で行うスクリーニング
工程に必要なアレイパターンを満たしながら、隣接する
ソース配線及び隣接するソース配線に接続された画素電
極間の欠陥場所を特定できるアレイ欠陥検査装置に必要
なアレイパターンを含むショートリング構成を作成する
ことができる。これにより、隣接するソース配線及び隣
接するソース配線に接続された画素電極間の欠陥場所を
特定するのに精度の良い検査方法を実現して、不良品流
出の防止や生産コストの軽減を図れる。

【００１６】前記第１〜２番目の液晶表示装置において
は、高抵抗体が透明電極で形成されていることが、画素
電極の形成と同時に高抵抗体を形成することができ、別
に高抵抗体用の専用の工程を必要としないことから好ま
しい。

【００１７】前記第１〜２番目の液晶表示装置において
は、高抵抗体が半導体で形成されていることが、ＴＦＴ
のチャネル形成と同時に高抵抗体を形成することがで
き、別に高抵抗体用の専用の工程を必要としないことか
ら好ましい。

【００１８】また、前記高抵抗体がダイオードで形成さ
れていることが、検査やスクリーニング以外において、
静電気が発生した場合に、特定ラインへの影響を分散さ
せる効果を発揮することから好ましい。

【００１９】また、前記高抵抗体が５０ｋΩ〜１００ｋ
Ωの範囲であることが、検査時に抵抗が低すぎて、異な
る配線どうしの信号が干渉を起こさない程度であり、か
つ抵抗が高すぎてスクリーニング時の不良部の破壊が発
生しない程度の範囲であることから好ましい。

【００２０】本発明の液晶表示装置は、様々な画像表示
応用装置に有用である。たとえば、大型液晶テレビや小
型携帯電話、移動通信機器等に応用できる。

【００２１】（実施の形態１）以下、本発明の実施の形
態１における液晶表示素子用絶縁性基板について、図面
を参照しながら説明する。

【００２２】図１は、本発明の実施の形態１における液
晶表示素子用絶縁性基板の平面模式図である。図１にお
いて、絶縁性基板1上に、一面あるいは複数面のアクテ
ィブマトリクス型液晶表示パネルのアレイ基板２が配設
されている。前記アレイ基板は互いに交差する複数のゲ
ート配線３および複数のソース配線４が配設され、前記
ゲート配線３、ソース配線４に沿う形で画素電極および
画素スイッチング素子がマトリックス上に配設されてな
る表示領域が設けられ、前記表示領域の周辺にゲート端
子５、ソース端子６が設けられている。前記絶縁性基板
1は、複数のアレイ基板２以外の部分に、ゲート配線用
ショートリング７、ソース配線用ショートリング８がそ
れぞれ複数本配設され、前記複数のゲート端子５、ソー
ス端子６が、となりあう2つの端子どうしで同じショー
トリングに接続されることのないよう接続されている。
前記複数のゲート配線用ショートリングの中の一つの配
線上に、不良となる可能性のあるＴＦＴおよび補助容量
を破壊する2本の針で行うスクリーニング工程に必要な
ゲート用検査端子パッド９が配設され、前記複数のソー
ス配線用ショートリングの中の一つの配線上に、不良と
なる可能性のあるＴＦＴおよび補助容量を破壊する2本
の針で行うスクリーニング工程に必要なソース用検査端
子パッド１０が配設されている。また、複数のゲート配
線用ショートリングのそれぞれに、ゲート配線の欠陥場
所を特定できるアレイ欠陥検査装置に必要な検査端子１
１a、１１bが配設され、同様に複数のソース配線用ショ
ートリングのそれぞれにアレイ欠陥検査装置に必要な検
査端子１２a、１２bが配設されており、それぞれのゲー
ト配線用ショートリング７、ソース配線用ショートリン
グ８の間は、50ｋΩ以上100ｋΩ以下程度の高抵抗体１
３、１４で接続されている。

【００２３】以上のように構成された液晶表示パネル用
絶縁性基板1について、以下にその動作を説明する。

【００２４】従来の不良となる可能性のあるＴＦＴおよ
び補助容量を破壊するスクリーニング工程においては、
スクリーニング用検査端子９、１０間に高い電位差を与
え、ショートなどの不良となる可能性のあるゲート配線
３とソース配線４の交差部分に形成されている容量を充
電し、その交差部分の比較的弱い部分を破壊する。スク
リーニング用検査端子の無い別のショートリングにおい
ても、そのショートリング間は高抵抗体１３、１４で接
続されているため、ゲート配線３とソース配線４の交差
部分に形成されている容量を充電することができ、ショ
ートリングを複数本数で形成しているが、従来方法と同
じ、不良となる可能性のあるＴＦＴおよび補助容量を破
壊するスクリーニング工程を実現できる。

【００２５】次に、配線および画素についての欠陥場所
を特定するのに精度の良い検査方法においては、複数本
からなるゲート端子用ショートリング７に配設されてい
る検査端子パッド１１a、１１bに、異なるゲート用走査
信号を入力し、ソース端子用ショートリング８に配設さ
れている検査端子パッド１２a、１２bに異なるソース用
データ信号を入力する。そうすることにより、画素スイ
ッチング素子をアレイ基板状態で駆動することができ、
画素電極にソース信号が充電される。ここで、画素電極
や画素スイッチング素子、あるいは、ゲート配線、ソー
ス配線に欠陥がある場合は、その部分において画素電極
に充電異常が起こり、電位を検出する機構を用いること
により、その欠陥場所を特定することができる。また、
隣り合う信号線どうしは、異なる信号が入力されている
ため、画素電極の充電異常個所の特定精度も高い割合で
実現できる。複数のゲート側、あるいはソース側のショ
ートリングは１３、１４の抵抗体により接続されている
が、高抵抗体であるため、異なる信号を入力しても、ゲ
ート信号波形、ソース信号波形に与える影響は少なく、
画素スイッチング素子の駆動およびデータの書き込みを
十分に行うことができる。

【００２６】以上のように本発明の本実施の形態によれ
ば、ゲート配線用ショートリング、ソース配線用ショー
トリングを複数本配設し、それぞれのショートリング間
を高抵抗体で接続することにより、従来の不良となる可
能性のあるＴＦＴおよび補助容量を破壊するスクリーニ
ング工程と、配線および画素についての欠陥場所を特定
するのに精度の良い検査工程の両方を行うことのできる
アレイパターン構成を実現できるので、工程の早い段階
での不良場所の特定およびレーザーなどの手段による修
正を実現でき、不良部分を後工程に流すことによる材料
や作業の無駄を軽減できるという効果を奏する。

【００２７】

【発明の効果】以上のように本発明は、ゲート配線に
て、従来の不良となる可能性のあるＴＦＴおよび補助容
量を破壊するスクリーニング工程に必要なアレイパター
ンを満たしながら、ゲート配線の欠陥場所を特定できる
アレイ欠陥検査装置に必要なアレイパターンを含むショ
ートリング構成を作成することができるという効果を奏
し、また、ゲート配線の欠陥場所を特定するのに精度の
良い検査方法を実現して、不良品流出の防止や生産コス
トの軽減を図れるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の実施の一形態であるアクティブマトリ
クス型液晶表示素子用絶縁性基板の平面模式図である。

【図２】従来の実施の形態であるアクティブマトリクス
型液晶表示素子用絶縁性基板の平面模式図である。

【符号の説明】

１ 液晶表示素子用絶縁性基板外形 ２ 液晶表示パネルアレイ基板外形 ３ ゲート配線 ４ ソース配線 5,６ ゲート端子、ソース端子 7，8 ショートリング 9，10 スクリーニング用検査端子 11a,11b ゲート側アレイ欠陥検査装置用検査端子 12a,12b ソース側アレイ欠陥検査装置用検査端子 １３，１４ ショートリング間の高抵抗体

Claims (7)

【特許請求の範囲】
1. 【請求項１】薄膜トランジスタ（ＴＦＴ）アレイ基板が
   １画面あるいは数画面分配設されかつその画面周辺にシ
   ョートリングが配設された絶縁性基板からなり、前記Ｔ
   ＦＴアレイ基板は互いに交差する複数のゲ−ト配線およ
   び複数のソ−ス配線によつて画された各画素に画素電極
   および画素スイッチング素子が配設され、 前記ゲ−ト配線、ソ−ス配線、画素電極および画素スイ
   ッチング素子がマトリツクス状に配設されてなる表示領
   域が設けられ、前記表示領域の周辺にゲ−ト端子および
   ソ−ス端子が設けられ、前記ゲ−ト端子、ソース端子と
   画面外周辺部のショートリングが接続され、前記ショー
   トリングがソース配線用ショートリング、及び複数のゲ
   ート配線用ショートリングからなり、前記複数のゲート
   配線が前記複数のゲート配線用のショートリングへ交互
   に接続し、前記複数のゲート配線用ショートリング間が
   高抵抗体で接続されている絶縁性基板を備えたことを特
   徴とする液晶表示装置。
2. 【請求項２】薄膜トランジスタ（ＴＦＴ）アレイ基板が
   １画面あるいは数画面分配設されかつその画面周辺にシ
   ョートリングが配設された絶縁性基板からなり、前記Ｔ
   ＦＴアレイ基板は互いに交差する複数のゲ−ト配線およ
   び複数のソ−ス配線によつて画された各画素に画素電極
   および画素スイッチング素子が配設され、 前記ゲ−ト配線、ソ−ス配線、画素電極および画素スイ
   ッチング素子がマトリツクス状に配設されてなる表示領
   域が設けられ、前記表示領域の周辺にゲ−ト端子および
   ソ−ス端子が設けられ、前記ゲ−ト端子、ソース端子と
   画面外周辺部のショートリングが接続され、前記ショー
   トリングが複数のソース配線用ショートリング、および
   ゲート配線用ショートリングからなり、前記複数のソー
   ス配線が前記複数のソース配線用のショートリングへ交
   互に接続し、前記複数のソース配線用ショートリング間
   が高抵抗体で接続されている絶縁性基板を備えたことを
   特徴とする液晶表示装置。
3. 【請求項３】前記高抵抗体が透明電極で形成されている
   請求項１または２に記載の液晶表示装置。
4. 【請求項４】前記高抵抗体が半導体で形成されている請
   求項1または２に記載の液晶表示素子装置。
5. 【請求項５】前記高抵抗体がダイオードで形成されてい
   る請求項１または２に記載の液晶表示装置。
6. 【請求項６】前記高抵抗体が５０ｋΩ〜１００ｋΩの範
   囲である請求項１〜４のいずれかに記載の液晶表示装
   置。
7. 【請求項７】前記請求項１〜６のいずれかに記載の液晶
   表示装置を備えた画面表示応用装置。