JP2002270517A - Method for forming crystalline silicon thin film by plasma cvd - Google Patents
Method for forming crystalline silicon thin film by plasma cvdInfo
- Publication number
- JP2002270517A JP2002270517A JP2001065420A JP2001065420A JP2002270517A JP 2002270517 A JP2002270517 A JP 2002270517A JP 2001065420 A JP2001065420 A JP 2001065420A JP 2001065420 A JP2001065420 A JP 2001065420A JP 2002270517 A JP2002270517 A JP 2002270517A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- crystalline silicon
- reaction chamber
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明はシリコン系薄膜をプ
ラズマＣＶＤで形成する方法に関し、特に、大面積で均
一な厚さを有する良質の結晶質シリコン系薄膜を比較的
低温でかつ迅速に形成し得る方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a silicon-based thin film by plasma CVD, and more particularly to a method for forming a high-quality crystalline silicon-based thin film having a large area and a uniform thickness at a relatively low temperature and quickly. On how to get it.
【０００２】[0002]
【従来の技術】今日、シリコン系薄膜は、複写機の感光
ドラム上の感光層、液晶表示パネルの透明基板上に形成
されるＴＦＴ（薄膜トランジスタ）アレイ、薄膜太陽電
池などにおける種々の半導体層として利用されている。
シリコン系薄膜の中でも結晶質シリコン薄膜は、非晶質
シリコン薄膜に比べて、低抵抗であってかつキャリアの
移動度を大きくし得る点において好ましい。2. Description of the Related Art Today, silicon-based thin films are used as a photosensitive layer on a photosensitive drum of a copying machine, a TFT (thin film transistor) array formed on a transparent substrate of a liquid crystal display panel, and various semiconductor layers in a thin film solar cell. Have been.
Among silicon-based thin films, a crystalline silicon thin film is preferable in that it has a lower resistance and can increase carrier mobility as compared with an amorphous silicon thin film.
【０００３】ここで、液晶表示パネルはその画面の大型
化が望まれており、薄膜太陽電池においては大きな発電
能力と生産効率の向上のためにさらに大面積化が求めら
れている。このように比較的大きな面積のシリコン系薄
膜を簡便に形成し得る方法として、従来からプラズマＣ
ＶＤ法がよく利用されている。Here, a liquid crystal display panel is desired to have a large screen, and a thin-film solar cell is required to have a larger area in order to increase power generation capacity and improve production efficiency. As a method for easily forming a silicon-based thin film having a relatively large area as described above, conventionally, a plasma C
The VD method is often used.
【０００４】ところで、近年ではシリコン系薄膜を利用
する装置の典型例である薄膜太陽電池も多様化し、従来
の非晶質薄膜太陽電池の他に結晶質薄膜太陽電池も開発
され、これらを積層したハイブリッド型薄膜太陽電池も
実用化されつつある。In recent years, thin-film solar cells, which are typical examples of devices utilizing silicon-based thin films, have also been diversified, and crystalline thin-film solar cells have been developed in addition to conventional amorphous thin-film solar cells, and these have been laminated. Hybrid thin-film solar cells are also being put to practical use.
【０００５】一般に、薄膜太陽電池は、基板上に順に積
層された第１電極、１以上の半導体薄膜光電変換ユニッ
ト、および第２電極を含んでいる。そして、１つの光電
変換ユニットは、ｐ型層とｎ型層でサンドイッチされた
ｉ型層を含んでいる。Generally, a thin-film solar cell includes a first electrode, one or more semiconductor thin-film photoelectric conversion units, and a second electrode which are sequentially stacked on a substrate. Then, one photoelectric conversion unit includes an i-type layer sandwiched between a p-type layer and an n-type layer.
【０００６】光電変換ユニットの厚さの大部分を占める
ｉ型層は実質的に真性の半導体層であって、光電変換作
用は主としてこのｉ型層内で生じる。したがって、ｉ型
光電変換層は光吸収のためには厚い方が好ましいが、必
要以上に厚くすればその堆積のためのコストと時間が増
大することになる。The i-type layer occupying most of the thickness of the photoelectric conversion unit is a substantially intrinsic semiconductor layer, and the photoelectric conversion action mainly occurs in the i-type layer. Therefore, it is preferable that the i-type photoelectric conversion layer is thicker for light absorption.
【０００７】他方、ｐ型やｎ型の導電型層は光電変換ユ
ニット内に拡散電位を生じさせる役割を果たし、この拡
散電位の大きさによって薄膜太陽電池の重要な特性の１
つである開放端電圧の値が左右される。しかし、これら
の導電型層は光電変換に直接寄与しない不活性な層であ
り、導電型層にドープされた不純物によって吸収される
光は発電に寄与しない損失となる。したがって、ｐ型と
ｎ型の導電型層は、十分な拡散電位を生じさせる範囲内
で、できるだけ小さな厚さを有することが好ましい。On the other hand, the p-type or n-type conductivity type layer plays a role of generating a diffusion potential in the photoelectric conversion unit, and one of the important characteristics of the thin-film solar cell depends on the magnitude of the diffusion potential.
The value of the open-circuit voltage, which is one of the two, is affected. However, these conductive type layers are inactive layers that do not directly contribute to photoelectric conversion, and light absorbed by impurities doped in the conductive type layers is a loss that does not contribute to power generation. Therefore, it is preferable that the p-type and n-type conductive layers have as small a thickness as possible within a range that generates a sufficient diffusion potential.
【０００８】このようなことから、光電変換ユニットま
たは薄膜太陽電池は、それに含まれるｐ型とｎ型の導電
型層が非晶質か結晶質かにかかわらず、その主要部を占
めるｉ型光電変換層が非晶質のものは非晶質ユニットま
たは非晶質薄膜太陽電池と称され、ｉ型光電変換層が結
晶質のものは結晶質ユニットまたは結晶質薄膜太陽電池
と称される。For this reason, the photoelectric conversion unit or the thin-film solar cell has an i-type photoelectric element occupying a main part thereof regardless of whether the p-type and n-type conductive layers contained therein are amorphous or crystalline. Those with an amorphous conversion layer are called amorphous units or amorphous thin-film solar cells, and those with a crystalline i-type photoelectric conversion layer are called crystalline units or crystalline thin-film solar cells.
【０００９】ところで、薄膜太陽電池の変換効率を向上
させる方法として、２以上の光電変換ユニットを積層し
てタンデム型にする方法がある。この方法においては、
薄膜太陽電池の光入射側に大きなバンドギャップを有す
る光電変換層を含む前方ユニットを配置し、その後ろに
順に小さなバンドギャップを有する（たとえばＳｉ−Ｇ
ｅ合金などの）光電変換層を含む後方ユニットを配置す
ることにより、入射光の広い波長範囲にわたって光電変
換を可能にし、これによって薄膜太陽電池全体としての
光電変換効率の向上が図られる。このようなタンデム型
薄膜太陽電池の中でも、非晶質光電変換ユニットと結晶
質光電変換ユニットの両方を含むものは特にハイブリッ
ド型薄膜太陽電池と称される。Incidentally, as a method of improving the conversion efficiency of a thin-film solar cell, there is a method of stacking two or more photoelectric conversion units to form a tandem type. In this method,
A front unit including a photoelectric conversion layer having a large band gap is arranged on the light incident side of a thin-film solar cell, and a small band gap (for example, Si-G
By arranging a rear unit including a photoelectric conversion layer (such as an e-alloy), photoelectric conversion can be performed over a wide wavelength range of incident light, thereby improving the photoelectric conversion efficiency of the entire thin-film solar cell. Among such tandem-type thin-film solar cells, those that include both an amorphous photoelectric conversion unit and a crystalline photoelectric conversion unit are particularly called hybrid-type thin-film solar cells.
【００１０】たとえば、非晶質ｉ型シリコンが光電変換
し得る光の波長は長波長側において８００ｎｍ程度まで
であるが、結晶質ｉ型シリコンはそれより長い約１１０
０ｎｍ程度の波長の光までを光電変換することができ
る。ここで、光吸収係数の大きな非晶質シリコン光電変
換層は光吸収のためには単層でも０．３μｍ以下の厚さ
で十分であるが、光吸収係数の小さな結晶質シリコン光
電変換層は長波長の光をも十分に吸収するためには単層
では２〜３μｍ程度以上の厚さを有することが好まし
い。すなわち、結晶質光電変換層は、通常は、非晶質光
電変換層に比べて約１０倍程度の大きな厚さを有するこ
とが望まれる。For example, the wavelength of light that can be photoelectrically converted by amorphous i-type silicon is up to about 800 nm on the longer wavelength side, whereas crystalline i-type silicon is about 110 nm longer than that.
It is possible to photoelectrically convert light having a wavelength of about 0 nm. Here, a single layer of the amorphous silicon photoelectric conversion layer having a large light absorption coefficient is sufficient to have a thickness of 0.3 μm or less for light absorption. In order to sufficiently absorb long-wavelength light, a single layer preferably has a thickness of about 2 to 3 μm or more. That is, it is usually desired that the crystalline photoelectric conversion layer has a thickness about 10 times as large as that of the amorphous photoelectric conversion layer.
【００１１】従来の非晶質薄膜太陽電池（タンデム型を
含む）では、その透明絶縁基板として、主として安価な
ソーダライム系ガラス基板が用いられてきた。この場
合、ソーダライム系ガラス基板は比較的軟化点が低くて
３５０℃以下で用いられることが望まれるが、非晶質光
電変換ユニットは２００℃以下の基板温度におけるプラ
ズマＣＶＤによって形成することが可能であるので、ソ
ーダライム系ガラス基板を問題なく用いることができる
のである。In a conventional amorphous thin film solar cell (including a tandem type), an inexpensive soda lime glass substrate has been mainly used as a transparent insulating substrate. In this case, the soda-lime glass substrate has a relatively low softening point and is desired to be used at 350 ° C. or lower, but the amorphous photoelectric conversion unit can be formed by plasma CVD at a substrate temperature of 200 ° C. or lower. Therefore, the soda lime glass substrate can be used without any problem.
【００１２】ところで、一般的なプラズマＣＶＤ法によ
れば、多結晶シリコン薄膜を形成するためには、結晶化
促進のための何らかの工夫をしなければ、基板温度を６
００℃以上にしなければならない。しかし、このように
高い基板温度を要する場合には、安価なソーダライム系
ガラス基板などを用いることができない。他方、薄膜太
陽電池の普及のためには、そのコストの低減が不可欠で
あり、結晶質シリコン系光電変換層を含む薄膜太陽電池
においても、高価な石英ガラス基板などではなくて安価
なソーダライム系ガラス基板などを用いることが望まれ
ている。By the way, according to the general plasma CVD method, in order to form a polycrystalline silicon thin film, the substrate temperature is reduced to 6 unless some measures are taken to promote crystallization.
Must be at least 00 ° C. However, when such a high substrate temperature is required, an inexpensive soda-lime glass substrate or the like cannot be used. On the other hand, for the spread of thin-film solar cells, cost reduction is indispensable. In thin-film solar cells including a crystalline silicon-based photoelectric conversion layer, inexpensive soda lime-based It is desired to use a glass substrate or the like.
【００１３】また、上述のように結晶質シリコン系光電
変換層は非晶質光電変換層に比べてはるかに大きな厚さ
を有することが必要である。したがって、少なくとも１
の結晶質光電変換ユニットを含む薄膜太陽電池の製造に
おいては、その生産効率を高めるために、結晶質シリコ
ン系光電変換層の堆積速度を高めることも望まれてい
る。As described above, the crystalline silicon-based photoelectric conversion layer needs to have a much larger thickness than the amorphous photoelectric conversion layer. Therefore, at least one
In the production of a thin film solar cell including the crystalline photoelectric conversion unit described above, it is also desired to increase the deposition rate of the crystalline silicon-based photoelectric conversion layer in order to increase the production efficiency.
【００１４】そこで、 特開平１１−３３０５２０は、
従来から比較的薄い非晶質ｉ型光電変換層の堆積の場合
に用いられていた１３３Ｐａ（１Ｔｏｒｒ）以下のプラ
ズマ反応室内圧力の代わりに、６６７Ｐａ（５Ｔｏｒ
ｒ）以上の高い反応室内圧力を利用することによって、
高品質の厚い結晶質ｉ型光電変換層を比較的低温におい
て高速度で堆積し得ることを開示している。Therefore, Japanese Patent Application Laid-Open No. H11-330520 discloses that
Instead of a plasma reaction chamber pressure of 133 Pa (1 Torr) or less, which has conventionally been used for depositing a relatively thin amorphous i-type photoelectric conversion layer, 667 Pa (5 Torr) is used.
r) by utilizing higher reaction chamber pressures,
It discloses that a high quality thick crystalline i-type photoelectric conversion layer can be deposited at a relatively low temperature and at a high rate.
【００１５】[0015]
【発明が解決しようとする課題】ところで、平行平板型
高周波プラズマＣＶＤ装置において、プラズマ放電を発
生させて維持するためには、一般に、プラズマ反応室内
のガス圧と平行平板電極間距離とは逆の関係にある。す
なわち、ガス圧が小さいときには電極間距離を比較的大
きくしなければならず、逆にガス圧が大きいときには電
極間距離を小さくしなければならない。In a parallel plate high frequency plasma CVD apparatus, in order to generate and maintain plasma discharge, generally, the gas pressure in the plasma reaction chamber and the distance between the parallel plate electrodes are opposite to each other. In a relationship. That is, when the gas pressure is low, the distance between the electrodes must be relatively large, and when the gas pressure is high, the distance between the electrodes must be small.
【００１６】このような反応ガス圧と電極間距離との関
係からわかるように、従来のように非晶質光電変換層が
１３３Ｐａ以下の低い反応ガス圧の下でプラズマＣＶＤ
によって堆積される場合では、基板表面と対向電極との
間（Ｅ／Ｓ間）にプラズマ放電を発生かつ維持させるた
めには、そのＥ／Ｓ間隔を２〜２．５ｃｍの比較的広い
間隔に設定することができる。しかし、結晶質光電変換
層を高速度で堆積するために反応ガス圧を６６７Ｐａ以
上に高く設定した場合には、基板と対向電極との間にプ
ラズマ放電を適切に発生かつ維持させるためには、その
Ｅ／Ｓ間隔を約１．５ｃｍ以下で好ましくは約１ｃｍ以
下の狭い範囲に設定しなければならない。As can be seen from such a relationship between the reaction gas pressure and the distance between the electrodes, unlike the conventional case, the amorphous photoelectric conversion layer is formed by plasma CVD under a low reaction gas pressure of 133 Pa or less.
In order to generate and maintain a plasma discharge between the substrate surface and the counter electrode (between E / S), the E / S interval is set to a relatively wide interval of 2 to 2.5 cm. Can be set. However, when the reaction gas pressure is set to be higher than 667 Pa in order to deposit the crystalline photoelectric conversion layer at a high speed, in order to appropriately generate and maintain plasma discharge between the substrate and the counter electrode, The E / S interval must be set to a narrow range of about 1.5 cm or less, preferably about 1 cm or less.
【００１７】したがって、反応ガス圧を高く設定するこ
とに伴って、基板表面と対向電極表面との間のプラズマ
放電を適切に維持するためにそれらの間隔を１０ｍｍ以
下に設定する場合、たとえば一辺が１ｍの大きな矩形の
基板の両端部における対向電極との距離の差がわずかに
２ｍｍであっても、その電極間距離の変動率は２０％に
もなる。他方、従来のように１３３Ｐａ以下の反応ガス
圧の下でプラズマＣＶＤを行なう場合には、基板表面と
対向電極表面との間隔はそれらの間にプラズマ放電を維
持するために２０〜２５ｍｍの範囲内にあればよいの
で、基板の両端部において対向電極までの距離が２ｍｍ
の変動が生じたとしても、その誤差は１０％以下にな
る。Therefore, if the distance between the substrate surface and the counter electrode surface is set to 10 mm or less in order to properly maintain the plasma discharge between the substrate surface and the counter electrode surface, for example, when one side is set, Even if the difference between the distance from the opposing electrode at both ends of a large rectangular substrate of 1 m is only 2 mm, the variation rate of the distance between the electrodes is as high as 20%. On the other hand, when plasma CVD is performed under a reaction gas pressure of 133 Pa or less as in the conventional case, the distance between the substrate surface and the counter electrode surface is in the range of 20 to 25 mm in order to maintain plasma discharge therebetween. The distance to the counter electrode at both ends of the substrate is 2 mm
, The error is less than 10%.
【００１８】ここで、平行平板電極の対向面積が大きく
なれば、両電極間の平行性を機械的に高精度に設定する
ことが困難になる。その結果、大面積の基板上に均一な
厚さを有する結晶質シリコン系薄膜を比較的高いガス圧
のもとでプラズマＣＶＤで高速度で堆積することが困難
となる。Here, if the facing area of the parallel plate electrodes increases, it becomes difficult to mechanically set the parallelism between the two electrodes with high precision. As a result, it becomes difficult to deposit a crystalline silicon-based thin film having a uniform thickness on a large-area substrate at a relatively high gas pressure at a high rate by plasma CVD.
【００１９】したがって、たとえ均一な厚さを有する結
晶質シリコン薄膜を形成するように平行平板電極の平行
性を設定したつもりでも、たとえば、図１の模式的な断
面図において誇張されて示されているように、大面積の
基板１上に堆積された結晶質シリコン薄膜２において、
中央部が厚くて周辺部が薄くなることがある。逆に、図
２において示されているように、基板１上に堆積された
結晶質シリコン薄膜２において、中央部が薄くて周辺部
が厚くなることがある。さらに、図３において示されて
いるように、基板１上に堆積された結晶質シリコン薄膜
２において、一方端縁側が厚くて他方端縁側が薄くなる
こともある。Therefore, even if it is intended to set the parallelism of the parallel plate electrodes so as to form a crystalline silicon thin film having a uniform thickness, it is exaggerated in, for example, the schematic sectional view of FIG. As shown, in a crystalline silicon thin film 2 deposited on a large-area substrate 1,
The central part may be thick and the peripheral part thin. Conversely, as shown in FIG. 2, in the crystalline silicon thin film 2 deposited on the substrate 1, the central portion may be thin and the peripheral portion may be thick. Further, as shown in FIG. 3, in the crystalline silicon thin film 2 deposited on the substrate 1, one edge side may be thick and the other edge side may be thin.
【００２０】ところで、基板上にプラズマＣＶＤで半導
体層を形成して結晶質薄膜太陽電池を作製する場合、一
般には、複数の反応室を有するインライン型のプラズマ
ＣＶＤ装置が用いられる。ただし、複数の反応室を利用
する場合に、それらの反応室は必ずしもインライン型に
配列される必要はない。When a crystalline thin film solar cell is manufactured by forming a semiconductor layer on a substrate by plasma CVD, an in-line type plasma CVD apparatus having a plurality of reaction chambers is generally used. However, when a plurality of reaction chambers are used, the reaction chambers do not necessarily need to be arranged in an in-line type.
【００２１】たとえば、図４の模式的なブロック図で示
されたインライン型プラズマＣＶＤ装置は、光電変換ユ
ニットに含まれるｐ型層を堆積するためのｐ層用反応室
ｐ１、ｉ型層を堆積するための第１と第２のｉ層用反応
室ｉ１、ｉ２、およびｎ型層を堆積するためのｎ層用反
応室ｎ１を含んでいる。なお、図面の簡略化のために図
４においてはｐ層用反応室ｐ１とｎ層用反応室ｎ１との
間に２つのｉ層用反応質ｉ１、ｉ２のみが示されている
が、一般には３〜８程度のｉ層用反応室が設けられる。For example, in the in-line type plasma CVD apparatus shown in the schematic block diagram of FIG. 4, a p-layer reaction chamber p1 for depositing a p-type layer included in a photoelectric conversion unit and an i-type layer are deposited. And an n-layer reaction chamber n1 for depositing an n-type layer. For simplification of the drawing, only two i-layer reactants i1 and i2 are shown between the p-layer reaction chamber p1 and the n-layer reaction chamber n1 in FIG. About 3 to 8 i-layer reaction chambers are provided.
【００２２】ｐ層用、ｉ層用およびｎ層用の反応室をそ
れぞれ個別に設けるのは、各層間でドーパントが混入す
ることを防止するためである。また、ｉ層用反応室を複
数設けるのは、ｐ層やｎ層に比べてはるかに厚いｉ層を
効率的に堆積するためである。The reason why the reaction chambers for the p-layer, the i-layer and the n-layer are separately provided is to prevent the dopant from being mixed between the respective layers. The reason for providing a plurality of i-layer reaction chambers is to efficiently deposit an i-layer that is much thicker than a p-layer and an n-layer.
【００２３】図４に示されているようなインライン型プ
ラズマＣＶＤ装置においては、一般に、第１のｉ層用反
応室ｉ１内では均一な厚さを有するｉ型層の部分的層を
堆積するように平行平板電極の平行性が設定される。そ
して、第２のｉ層用反応室ｉ２内においても、同様の意
図のもとにおいて、平行平板電極の平行性が第１のｉ層
用反応室ｉ１の場合と同様の条件に設定される。In an in-line type plasma CVD apparatus as shown in FIG. 4, a partial layer of an i-type layer having a uniform thickness is generally deposited in a first i-layer reaction chamber i1. , The parallelism of the parallel plate electrode is set. Also, in the second i-layer reaction chamber i2, the parallelism of the parallel plate electrode is set to the same condition as in the case of the first i-layer reaction chamber i1 under the same intention.
【００２４】しかし、前述のように、第１のｉ層用反応
室ｉ１において均一な厚さを有するｉ型層を堆積するよ
うに精度良く平行平板電極の平行性を設定したつもりで
あっても、図１から図３のいずれかに示された膜厚不均
一性を生じることが多い。そして、第１のｉ層用反応室
ｉ１において堆積されたｉ型層の部分的層がたとえば図
１に示されているように厚い中央部を有していれば、第
１のｉ層用反応室ｉ１と同様に平行平板電極の平行性が
設定された第２のｉ層用反応室ｉ２においても中央部の
厚いｉ型層の部分的層を堆積する傾向にあり、得られる
ｉ型層における厚さの不均一性をさらに助長する傾向に
なる。However, as described above, even if it is intended to precisely set the parallelism of the parallel plate electrodes so as to deposit an i-type layer having a uniform thickness in the first i-layer reaction chamber i1. In many cases, the film thickness non-uniformity shown in any of FIGS. Then, if the partial layer of the i-type layer deposited in the first i-layer reaction chamber i1 has a thick central portion as shown in FIG. 1, for example, the first i-layer reaction Similarly to the chamber i1, the second i-layer reaction chamber i2 in which the parallel plate electrodes are set in parallel has a tendency to deposit a partial layer of a thick i-type layer at the center, and the resulting i-type layer It tends to further promote thickness non-uniformity.
【００２５】そこで、本発明では、比較的低い耐熱温度
を有する安価な基板を用いながら簡便かつ低コストで、
大面積で均一な厚さを有する良質の結晶質シリコン系薄
膜を迅速にプラズマＣＶＤで形成し得る方法を提供する
ことを目的としている。Therefore, according to the present invention, it is possible to use a low-cost substrate having a relatively low heat-resistant temperature simply and at low cost.
It is an object of the present invention to provide a method capable of rapidly forming a high-quality crystalline silicon-based thin film having a large area and a uniform thickness by plasma CVD.
【００２６】[0026]
【課題を解決するための手段】本発明によれば、基板を
支持するための基板支持電極とその基板に対面する対向
電極とを含む平行平板型高周波電極を備えた反応室の複
数を用いて結晶質シリコン系薄膜をプラズマＣＶＤで形
成する方法において、平行平板電極の各々は相互に対面
する０．３６ｍ2以上の電極面を有し、反応室内に導入
される原料ガスはシランとその５０倍以上の流量比の水
素とを含み、反応室内は６６７Ｐａ以上の圧力に調整さ
れ、基板と対向電極との間隔は１０ｍｍ以下に設定さ
れ、複数の反応室としては、それらの各々内で堆積され
る結晶質シリコン系薄膜の局所的場所に依存する厚さの
不均一性を互いに打ち消すような平行平板型電極の平行
性を有する反応室が組み合わされて用いられることを特
徴としている。According to the present invention, a plurality of reaction chambers having a parallel plate type high-frequency electrode including a substrate support electrode for supporting a substrate and a counter electrode facing the substrate are used. In the method of forming a crystalline silicon-based thin film by plasma CVD, each of the parallel plate electrodes has an electrode surface of 0.36 m 2 or more facing each other, and the source gas introduced into the reaction chamber is silane and 50 times that of silane. The reaction chamber is adjusted to a pressure of 667 Pa or more, the distance between the substrate and the counter electrode is set to 10 mm or less, and a plurality of reaction chambers are deposited in each of them. The present invention is characterized in that a reaction chamber having parallel plate-type electrodes is used in combination to cancel out the thickness non-uniformity depending on the local location of the crystalline silicon-based thin film.
【００２７】この方法では、電極面より小さくかつ０．
３６ｍ2以上の主面を有する基板上に結晶質シリコン系
薄膜を堆積させた場合に、そのシリコン系薄膜の局所的
場所に依存する厚さの不均一性が±１０％以内にされ得
る。[0027] In this method, it is smaller than the electrode surface and is smaller than the electrode surface.
When a crystalline silicon-based thin film is deposited on a substrate having a main surface of 36 m 2 or more, the thickness non-uniformity depending on the local location of the silicon-based thin film can be reduced to within ± 10%.
【００２８】[0028]
【発明の実施の形態】本発明による結晶質シリコン系薄
膜をプラズマＣＶＤで形成する方法においては、その結
晶質シリコン系薄膜を堆積するために少なくとも２以上
のＣＶＤ反応室が用いられる。そして、本発明の方法
は、少なくとも０．３６ｍ2以上の大きな面積を有する
基板上に結晶質シリコン系薄膜を形成する場合に好まし
く適用され得る。したがって、本発明において用いられ
るＣＶＤ反応室の各々は、少なくとも０．３６ｍ2以上
の大きな対向面積を有する平行平板電極を備えている。
なぜならば、本発明の方法は、大面積の結晶質シリコン
系薄膜を均一な厚さで形成することを可能ならしめるも
のだからである。DESCRIPTION OF THE PREFERRED EMBODIMENTS In a method of forming a crystalline silicon-based thin film by plasma CVD according to the present invention, at least two or more CVD reaction chambers are used for depositing the crystalline silicon-based thin film. The method of the present invention can be preferably applied when a crystalline silicon-based thin film is formed on a substrate having a large area of at least 0.36 m 2 or more. Therefore, each of the CVD reaction chambers used in the present invention includes a parallel plate electrode having a large facing area of at least 0.36 m 2 or more.
This is because the method of the present invention enables a large-area crystalline silicon-based thin film to be formed with a uniform thickness.
【００２９】各反応室内にはシランとその５０倍以上の
流量比の水素とを含む原料ガスが導入され、反応室内ガ
ス圧は６６７Ｐａ以上に設定される。これは、水素によ
る希釈率が高いほどシリコン系薄膜の結晶化が促進さ
れ、ガス圧が高いほどシリコン系薄膜の堆積速度が高ま
るからである。また、このように高いガス圧のもとで
は、基板と対向電極との間隔（Ｓ／Ｅ間隔）が、１０ｍ
ｍ以下に設定される。これは、６６７Ｐａ以上の高いガ
ス圧のもとでは、良好なプラズマ放電を発生維持させる
ためにＳ／Ｅ間隔を小さくする必要があるからである。A raw material gas containing silane and hydrogen having a flow ratio of 50 times or more thereof is introduced into each reaction chamber, and the gas pressure in the reaction chamber is set to 667 Pa or more. This is because the higher the dilution ratio with hydrogen, the more the crystallization of the silicon-based thin film is promoted, and the higher the gas pressure, the higher the deposition rate of the silicon-based thin film. Further, under such a high gas pressure, the distance between the substrate and the counter electrode (S / E distance) is 10 m.
m or less. This is because, under a high gas pressure of 667 Pa or more, the S / E interval needs to be reduced in order to generate and maintain good plasma discharge.
【００３０】そして、複数の反応室としては、それらの
各々内で堆積される結晶質シリコン系薄膜の局所的場所
に依存する厚さの不均一性を互いに打ち消すような平行
平板型電極の平行性を有する反応室が組み合わされて用
いられる。こうすることによって、単一の反応室では結
晶質シリコン系薄膜に厚さの不均一性を生じさせる場合
であっても、複数の反応室を通して得られる結晶質シリ
コン系薄膜は均一な厚さを有することができる。As the plurality of reaction chambers, the parallel plate type parallel electrodes which cancel the thickness non-uniformity depending on the local location of the crystalline silicon-based thin film deposited in each of them are mutually used. Are used in combination. By doing so, even if the thickness of the crystalline silicon-based thin film becomes non-uniform in a single reaction chamber, the crystalline silicon-based thin film obtained through a plurality of reaction chambers has a uniform thickness. Can have.
【００３１】以下において、本発明のより具体的ないく
つかの実施例が、いくつかの比較例とともに説明され
る。In the following, some more specific examples of the present invention will be described together with some comparative examples.
【００３２】（比較例１)まず、比較例１として、単一
のｉ層用ＣＶＤ反応室のみを用いて、ノンドープの結晶
質シリコン薄膜が大面積の基板上に形成された。すなわ
ち、このときの基板は０．９１ｍｘ０．９１ｍ＝０．８
２８ｍ2の面積を有し、反応室内の平行平板電極は１．
３６ｍ2の対向面積を有していた。そして、プラズマＣ
ＶＤ条件としては、基板温度が１５０℃、原料ガスとし
てのシランと希釈水素ガスとの混合比が１：１４０、反
応室内ガス圧が１４００Ｐａ、プラズマ励起用高周波電
源周波数が２７．１２ＭＨｚ、放電電力密度が０．５１
Ｗ／ｃｍ2、基板と対向電極との距離（Ｓ／Ｅ距離）が
８ｍｍに設定された。このとき、基板と対向電極との間
の平行性はできる限り正確に設定された。このような条
件のもとで、３０分間の堆積時間で結晶質シリコン薄膜
が形成された。Comparative Example 1 First, as Comparative Example 1, a non-doped crystalline silicon thin film was formed on a large-sized substrate using only a single i-layer CVD reaction chamber. That is, the substrate at this time is 0.91mx0.91m = 0.8.
It has an area of 28 m 2 and the parallel plate electrode in the reaction chamber is 1.
It had a facing area of 36 m 2 . And plasma C
The VD conditions include a substrate temperature of 150 ° C., a mixing ratio of silane as a source gas to dilute hydrogen gas of 1: 140, a reaction chamber gas pressure of 1400 Pa, a high frequency power supply frequency for plasma excitation of 27.12 MHz, and a discharge power density. Is 0.51
W / cm 2 and the distance between the substrate and the counter electrode (S / E distance) were set to 8 mm. At this time, the parallelism between the substrate and the counter electrode was set as accurately as possible. Under these conditions, a crystalline silicon thin film was formed in a deposition time of 30 minutes.
【００３３】図５はこうして得られた結晶質シリコン薄
膜２の上面を表しており、その全面に渡って２５点につ
いて膜厚が測定された。その結果が、図５において、各
測定点の膜厚としてｎｍ単位の数値で示されている。こ
の膜厚数値分布からわかるように、図５のシリコン薄膜
は、図２に示されているように周辺部に比べて中央部が
薄い膜になっている。FIG. 5 shows the upper surface of the crystalline silicon thin film 2 thus obtained, and the film thickness was measured at 25 points over the entire surface. The result is shown in FIG. 5 as a film thickness at each measurement point in a numerical value in nm unit. As can be seen from the numerical value distribution of the film thickness, the silicon thin film of FIG. 5 has a thinner film at the center than at the periphery, as shown in FIG.
【００３４】また図５からわかるように、その膜厚不均
一性において最大膜厚Ｄｍａｘは２０７９ｎｍ（堆積速
度６９ｎｍ／分に相当）であり、最小膜厚Ｄｍｉｎは１
４７６ｎｍ（堆積速度４９ｎｍ／分に相当）である。そ
して、膜面の２５点についての算術平均膜厚は、１７３
３ｎｍ（堆積速度５８ｎｍ／分に相当）である。この場
合において、膜厚不均一性は、±（Ｄｍａｘ−Ｄｍｉ
ｎ）／（Ｄｍａｘ＋Ｄｍｉｎ）ｘ１００＝±１７．０％
になる。As can be seen from FIG. 5, the maximum film thickness Dmax is 2079 nm (corresponding to the deposition rate of 69 nm / min) and the minimum film thickness Dmin is 1 in the film thickness non-uniformity.
476 nm (equivalent to a deposition rate of 49 nm / min). The arithmetic average film thickness at 25 points on the film surface is 173
3 nm (corresponding to a deposition rate of 58 nm / min). In this case, the film thickness non-uniformity is ± (Dmax-Dmi
n) / (Dmax + Dmin) × 100 = ± 17.0%
become.
【００３５】（比較例２）比較例２においても、単一の
ｉ層用ＣＶＤ反応室のみを用いて、特に言及されない限
り比較例１の場合と同じプラズマＣＶＤ条件のもとで、
大面積の基板上に結晶質シリコン薄膜が形成された。な
お、この比較例２の反応室は、比較例１の反応室とまっ
たく同じに設計されたものである。しかし比較例２にお
いては、基板と対向電極との間の平行性のみが比較例１
の場合に比べて変化させられた。より具体的には、比較
例１の場合に比べて比較例２では、基板に対向する電極
の表面の中央部がその周辺部に比べて基板側に少し近づ
くように意図して電極設定が修正された。このように意
図的に電極設定を少し変更することは、比較的容易にな
し得るものである。Comparative Example 2 In Comparative Example 2, only a single i-layer CVD reaction chamber was used and under the same plasma CVD conditions as in Comparative Example 1 unless otherwise specified.
A crystalline silicon thin film was formed on a large-area substrate. The reaction chamber of Comparative Example 2 was designed exactly the same as the reaction chamber of Comparative Example 1. However, in Comparative Example 2, only the parallelism between the substrate and the counter electrode was
It was changed compared to the case. More specifically, in Comparative Example 2, as compared with Comparative Example 1, the electrode setting was modified so that the center portion of the surface of the electrode facing the substrate was slightly closer to the substrate side than its peripheral portion. Was done. It is relatively easy to intentionally slightly change the electrode setting in this way.
【００３６】図６は、こうして得られた比較例２の結晶
質シリコン薄膜２の上面図を表している。この比較例２
のシリコン薄膜においても、その全面に渡って２５点に
ついて膜厚が測定された。その結果が、図６において、
各測定点の膜厚としてｎｍ単位の数値で示されている。
この膜厚数値分布からわかるように、図６のシリコン薄
膜は、図１に示されているように周辺部に比べて中央部
が厚い膜になっている。FIG. 6 shows a top view of the crystalline silicon thin film 2 of Comparative Example 2 thus obtained. Comparative Example 2
The thickness of the silicon thin film was measured at 25 points over the entire surface. The result is shown in FIG.
The film thickness at each measurement point is indicated by a numerical value in nm.
As can be seen from this film thickness numerical distribution, the silicon thin film of FIG. 6 has a thicker film at the center than at the periphery as shown in FIG.
【００３７】また図６からわかるように、その膜厚不均
一性において最大膜厚Ｄｍａｘは１７７９ｎｍ（堆積速
度５９ｎｍ／分に相当）であり、最小膜厚Ｄｍｉｎは１
３０６ｎｍ（堆積速度４４ｎｍ／分に相当）である。そ
して、膜面の２５点についての算術平均膜厚は、１５６
０ｎｍ（堆積速度５２ｎｍ／分に相当）である。この場
合において、膜厚不均一性は、±（Ｄｍａｘ−Ｄｍｉ
ｎ）／（Ｄｍａｘ＋Ｄｍｉｎ）ｘ１００＝±１５．３％
になる。 （実施例１）実施例１においては、比較例１と２におけ
るそれぞれの設定条件による２つのＣＶＤ反応室の両方
を用いて、結晶質シリコン薄膜が形成された。ただし、
それら２つの反応室のそれぞれにおける成膜時間は、比
較例１と２の場合の半分の１５分にされた。As can be seen from FIG. 6, the maximum film thickness Dmax is 1779 nm (equivalent to a deposition rate of 59 nm / min) and the minimum film thickness Dmin is 1 in the film thickness non-uniformity.
306 nm (corresponding to a deposition rate of 44 nm / min). The arithmetic average film thickness at 25 points on the film surface is 156.
0 nm (equivalent to a deposition rate of 52 nm / min). In this case, the film thickness non-uniformity is ± (Dmax-Dmi
n) / (Dmax + Dmin) × 100 = 1 ± 15.3%
become. (Example 1) In Example 1, a crystalline silicon thin film was formed using both of the two CVD reaction chambers under the respective setting conditions in Comparative Examples 1 and 2. However,
The film formation time in each of the two reaction chambers was set to 15 minutes, which is half that of Comparative Examples 1 and 2.
【００３８】図７は、こうして得られた実施例１の結晶
質シリコン薄膜２の上面図を表している。この実施例１
のシリコン薄膜においても、その全面に渡って２５点に
ついて膜厚が測定された。その結果が、図７において、
各測定点の膜厚としてｎｍ単位の数値で示されている。FIG. 7 shows a top view of the crystalline silicon thin film 2 of Example 1 thus obtained. Example 1
The thickness of the silicon thin film was measured at 25 points over the entire surface. The result is shown in FIG.
The film thickness at each measurement point is indicated by a numerical value in nm.
【００３９】図７からわかるように、その膜厚不均一性
において最大膜厚Ｄｍａｘは１８１１ｎｍ（堆積速度６
０ｎｍ／分に相当）であり、最小膜厚Ｄｍａｘは１５２
８ｎｍ（堆積速度５１ｎｍ／分に相当）である。そし
て、膜面の２５点についての算術平均膜厚は、１６４８
ｎｍ（堆積速度５５ｎｍ／分に相当）である。この場合
において、膜厚不均一性は、±（Ｄｍａｘ−Ｄｍｉｎ）
／（Ｄｍａｘ＋Ｄｍｉｎ）ｘ１００＝±８．５％にな
る。As can be seen from FIG. 7, the maximum film thickness Dmax is 1811 nm at the film thickness non-uniformity (at a deposition rate of 6
0 nm / min), and the minimum film thickness Dmax is 152
8 nm (corresponding to a deposition rate of 51 nm / min). The arithmetic average film thickness at 25 points on the film surface is 1648.
nm (equivalent to a deposition rate of 55 nm / min). In this case, the film thickness non-uniformity is ± (Dmax−Dmin)
/(Dmax+Dmin)×100=±8.5%.
【００４０】すなわち、比較例１と２のいずれにおいて
も膜厚不均一性が±１０％より大きいのに対して、実施
例１においては膜厚不均一性が±１０％以下になり、明
らかに膜厚不均一性が改善されていることがわかる。That is, in both Comparative Examples 1 and 2, the film thickness non-uniformity was greater than ± 10%, while in Example 1, the film thickness non-uniformity was less than ± 10%. It can be seen that the film thickness non-uniformity has been improved.
【００４１】（比較例３)比較例３として、単一のｉ層
用ＣＶＤ反応室のみを用いて、ノンドープの結晶質シリ
コン薄膜が大面積の基板上に形成された。ただし、比較
例３において用いられた反応室は、比較例１と２の場合
の反応室とは別に設計されたものである。この比較例３
の反応室においても、基板と対向電極との間の平行性は
できる限り正確に設定された。比較例３におけるその他
のプラズマＣＶＤ条件は、比較例１と２の場合と同様に
設定された。Comparative Example 3 As Comparative Example 3, a non-doped crystalline silicon thin film was formed on a large-area substrate using only a single i-layer CVD reaction chamber. However, the reaction chamber used in Comparative Example 3 was designed separately from the reaction chambers in Comparative Examples 1 and 2. Comparative Example 3
In the above reaction chamber, the parallelism between the substrate and the counter electrode was set as accurately as possible. Other plasma CVD conditions in Comparative Example 3 were set in the same manner as in Comparative Examples 1 and 2.
【００４２】図８はこうして得られた比較例３の結晶質
シリコン薄膜２の上面を表しており、その全面に渡って
２５点について膜厚が測定された。その結果が、図８に
おいて、各測定点の膜厚としてｎｍ単位の数値で示され
ている。この膜厚数値分布からわかるように、図８のシ
リコン薄膜は、図３に示されているように基板の左方辺
側に比べて右方辺側が薄い膜になっている。FIG. 8 shows the upper surface of the crystalline silicon thin film 2 of Comparative Example 3 thus obtained, and the film thickness was measured at 25 points over the entire surface. The result is shown in FIG. 8 as a film thickness at each measurement point in a numerical value in nm unit. As can be seen from the film thickness distribution, the silicon thin film of FIG. 8 is thinner on the right side than on the left side of the substrate as shown in FIG.
【００４３】また図８からわかるように、その膜厚不均
一性において最大膜厚Ｄｍａｘは１８５６ｎｍ（堆積速
度６２ｎｍ／分に相当）であり、最小膜厚Ｄｍｉｎは１
２４４ｎｍ（堆積速度４１ｎｍ／分に相当）である。そ
して、膜面の２５点についての算術平均膜厚は、１５７
７ｎｍ（堆積速度５３ｍ／分に相当）である。この場合
において、膜厚不均一性は、±（Ｄｍａｘ−Ｄｍｉｎ）
／（Ｄｍａｘ＋Ｄｍｉｎ）ｘ１００＝±１９．７％にな
る。As can be seen from FIG. 8, the maximum film thickness Dmax is 1856 nm (equivalent to a deposition rate of 62 nm / min) and the minimum film thickness Dmin is 1 in the film thickness non-uniformity.
244 nm (equivalent to a deposition rate of 41 nm / min). The arithmetic average film thickness at 25 points on the film surface is 157
7 nm (corresponding to a deposition rate of 53 m / min). In this case, the film thickness non-uniformity is ± (Dmax−Dmin)
/(Dmax+Dmin)×100=±19.7%.
【００４４】（比較例４）比較例４においても、単一の
層用ＣＶＤ反応室のみを用いて、特に言及されない限り
比較例３の場合と同じプラズマＣＶＤ条件のもとで、大
面積の基板上に結晶質シリコン薄膜が形成された。な
お、この比較例４の反応室は、比較例３の反応室とまっ
たく同じに設計されたものである。しかし比較例４にお
いては、基板と対向電極との間の平行性のみが比較例３
の場合に比べて変化させられた。より具体的には、比較
例３の場合に比べて比較例４では、基板に対向する電極
の表面の右方辺側がその左方辺側に比べて基板側に少し
近づくように意図して電極設定が修正された。Comparative Example 4 In Comparative Example 4, a large-area substrate was formed using only a single-layer CVD reaction chamber under the same plasma CVD conditions as in Comparative Example 3 unless otherwise specified. A crystalline silicon thin film was formed thereon. The reaction chamber of Comparative Example 4 was designed exactly the same as the reaction chamber of Comparative Example 3. However, in Comparative Example 4, only the parallelism between the substrate and the counter electrode was
It was changed compared to the case. More specifically, in Comparative Example 4, as compared to Comparative Example 3, the electrode was intended so that the right side of the surface of the electrode facing the substrate was slightly closer to the substrate than the left side. The settings have been modified.
【００４５】図９は、こうして得られた比較例４の結晶
質シリコン薄膜２の上面図を表している。この比較例４
のシリコン薄膜においても、その全面に渡って２５点に
ついて膜厚が測定された。その結果が、図９において、
各測定点の膜厚としてｎｍ単位の数値で示されている。
この膜厚数値分布からわかるように、図９のシリコン薄
膜は、図３に示されているのとは逆に基板の左方辺側に
比べて右方辺側が厚い膜になっている。FIG. 9 shows a top view of the crystalline silicon thin film 2 of Comparative Example 4 thus obtained. Comparative Example 4
The thickness of the silicon thin film was measured at 25 points over the entire surface. The result is shown in FIG.
The film thickness at each measurement point is indicated by a numerical value in nm.
As can be seen from the numerical value distribution of the film thickness, the silicon thin film of FIG. 9 is thicker on the right side than on the left side of the substrate, contrary to the one shown in FIG.
【００４６】また図９からわかるように、その膜厚不均
一性において最大膜厚Ｄｍａｘは１１８４９ｎｍ（堆積
速度６２ｎｍ／分に相当）であり、最小膜厚Ｄｍｉｎは
１２６２ｎｍ（堆積速度４２ｎｍ／分に相当）である。
そして、膜面の２５点についての算術平均膜厚は、１６
３６ｎｍ（堆積速度５５ｎｍ／分に相当）である。この
場合において、膜厚不均一性は、±（Ｄｍａｘ−Ｄｍｉ
ｎ）／（Ｄｍａｘ＋Ｄｍｉｎ）ｘ１００＝±１８．９％
になる。 （実施例２）実施例２においては、比較例３と４におけ
るそれぞれの設定条件による２つのＣＶＤ反応室の両方
を用いて、結晶質シリコン薄膜が形成された。ただし、
それら２つの反応室のそれぞれにおける成膜時間は、比
較例３と４の場合の半分の１５分にされた。As can be seen from FIG. 9, the maximum film thickness Dmax is 11849 nm (corresponding to a deposition rate of 62 nm / min) and the minimum film thickness Dmin is 1262 nm (corresponding to a deposition rate of 42 nm / min). ).
The arithmetic average film thickness at 25 points on the film surface is 16
36 nm (equivalent to a deposition rate of 55 nm / min). In this case, the film thickness non-uniformity is ± (Dmax-Dmi
n) / (Dmax + Dmin) × 100 = ± 18.9%
become. (Example 2) In Example 2, a crystalline silicon thin film was formed using both of the two CVD reaction chambers under the respective setting conditions in Comparative Examples 3 and 4. However,
The film formation time in each of the two reaction chambers was set to 15 minutes, which is half that of Comparative Examples 3 and 4.
【００４７】図１０は、こうして得られた実施例２の結
晶質シリコン薄膜２の上面図を表している。この実施例
１のシリコン薄膜においても、その全面に渡って２５点
について膜厚が測定された。その結果が、図１０におい
て、各測定点の膜厚としてｎｍ単位の数値で示されてい
る。FIG. 10 is a top view of the thus-obtained crystalline silicon thin film 2 according to the second embodiment. The thickness of the silicon thin film of Example 1 was measured at 25 points over the entire surface. The result is shown in FIG. 10 as a film thickness at each measurement point in a numerical value in nm unit.
【００４８】図１０からわかるように、その膜厚不均一
性において最大膜厚Ｄｍａｘは１６８９ｎｍ（堆積速度
５６ｎｍ／分に相当）であり、最小膜厚Ｄｍｉｎは１４
５６ｎｍ（堆積速度４９ｎｍ／分に相当）である。そし
て、膜面の２５点についての算術平均膜厚は、１６０２
ｎｍ（堆積速度５３ｎｍ／分に相当）である。この場合
において、膜厚不均一性は、±（Ｄｍａｘ−Ｄｍｉｎ）
／（Ｄｍａｘ＋Ｄｍｉｎ）ｘ１００＝±７．４％にな
る。すなわち、比較例３と４のいずれにおいても膜厚不
均一性が±１０％より大きいのに対して、実施例２にお
いては膜厚不均一性が±１０％以下になり、明らかに膜
厚不均一性が改善されていることがわかる。As can be seen from FIG. 10, the maximum film thickness Dmax is 1689 nm (corresponding to a deposition rate of 56 nm / min) and the minimum film thickness Dmin is 14
56 nm (corresponding to a deposition rate of 49 nm / min). The arithmetic average film thickness at 25 points on the film surface is 1602
nm (equivalent to a deposition rate of 53 nm / min). In this case, the film thickness non-uniformity is ± (Dmax−Dmin)
/(Dmax+Dmin)×100=±7.4%. In other words, the film thickness non-uniformity was greater than ± 10% in both of Comparative Examples 3 and 4, whereas the film thickness non-uniformity was less than ± 10% in Example 2, and the film thickness was clearly non-uniform. It can be seen that the uniformity has been improved.
【００４９】なお、以上の実施例において２つの反応室
のうちの一方内で平行平板型電極が正確に平行と思われ
る状態から意図的に少し変位するように修正して設定さ
れたが、たまたま意図せずして互いに逆の膜厚不均一性
を生じさせる２つの反応室を選択し得る場合に、それら
を組み合わせて膜厚不均一性を互いに打ち消すことによ
って大面積で均一膜厚の結晶質シリコン系薄膜を形成し
てもよいことは言うまでもない。また、以上の実施例で
は２つのみの反応室を用いた例が説明されたが、３以上
の反応室が用いられてもよいことも言うまでもない。In the above embodiment, the parallel plate type electrode was set so as to be deliberately slightly displaced from a state in which it is considered to be exactly parallel in one of the two reaction chambers. When two reaction chambers that unintentionally cause the opposite film thickness non-uniformity can be selected, they can be combined to cancel the film thickness non-uniformity to each other, thereby obtaining a large-area, uniform film thickness crystalline material. It goes without saying that a silicon-based thin film may be formed. Further, in the above embodiment, an example in which only two reaction chambers are used has been described. However, it goes without saying that three or more reaction chambers may be used.
【００５０】[0050]
【発明の効果】以上のように、本発明によれば、比較的
低い耐熱温度を有する安価な基板を用いながら簡便かつ
低コストで、大面積かつ均一な厚さを有する良質の結晶
質シリコン系薄膜を迅速にプラズマＣＶＤで形成し得る
方法を提供することができる。As described above, according to the present invention, a high-quality crystalline silicon-based material having a large area and a uniform thickness can be obtained simply and at low cost while using an inexpensive substrate having a relatively low heat-resistant temperature. A method capable of rapidly forming a thin film by plasma CVD can be provided.
【図１】 単一のプラズマＣＶＤ反応室を用いて大面積
の基板上に形成された結晶質シリコン薄膜の厚さ分布の
一例を示す模式的な断面図である。FIG. 1 is a schematic cross-sectional view showing an example of a thickness distribution of a crystalline silicon thin film formed on a large-area substrate using a single plasma CVD reaction chamber.
【図２】 単一のプラズマＣＶＤ反応室を用いて大面積
の基板上に形成された結晶質シリコン薄膜の厚さ分布の
他の例を示す模式的な断面図である。FIG. 2 is a schematic cross-sectional view showing another example of the thickness distribution of a crystalline silicon thin film formed on a large-area substrate using a single plasma CVD reaction chamber.
【図３】 単一のプラズマＣＶＤ反応室を用いて大面積
の基板上に形成された結晶質シリコン薄膜の厚さ分布の
他の例を示す模式的な断面図である。FIG. 3 is a schematic cross-sectional view showing another example of the thickness distribution of a crystalline silicon thin film formed on a large-area substrate using a single plasma CVD reaction chamber.
【図４】 インライン型プラズマＣＶＤ装置の一例を示
す模式的なブロック図である。FIG. 4 is a schematic block diagram showing an example of an in-line type plasma CVD apparatus.
【図５】 比較例１による大面積の結晶質シリコン薄膜
における膜厚分布を示す模式的な平面図である。FIG. 5 is a schematic plan view showing a film thickness distribution in a large-area crystalline silicon thin film according to Comparative Example 1.
【図６】 比較例２による大面積の結晶質シリコン薄膜
における膜厚分布を示す模式的な平面図である。FIG. 6 is a schematic plan view showing a film thickness distribution in a large-area crystalline silicon thin film according to Comparative Example 2.
【図７】 実施例１による大面積の結晶質シリコン薄膜
における膜厚分布を示す模式的な平面図である。FIG. 7 is a schematic plan view showing a film thickness distribution in a large-area crystalline silicon thin film according to Example 1.
【図８】 比較例３による大面積の結晶質シリコン薄膜
における膜厚分布を示す模式的な平面図である。FIG. 8 is a schematic plan view showing a film thickness distribution in a large-area crystalline silicon thin film according to Comparative Example 3.
【図９】 比較例４による大面積の結晶質シリコン薄膜
における膜厚分布を示す模式的な平面図である。FIG. 9 is a schematic plan view showing a film thickness distribution in a large-area crystalline silicon thin film according to Comparative Example 4.
【図１０】 実施例２による大面積の結晶質シリコン薄
膜における膜厚分布を示す模式的な平面図である。FIG. 10 is a schematic plan view showing a film thickness distribution in a large-area crystalline silicon thin film according to Example 2.
１ ガラス基板、２ 結晶質シリコン薄膜、ｐ１ ｐ層
用ＣＶＤ反応室、ｉ１、ｉ２ ｉ層用反応室、ｎ１ ｎ
層用反応室。Reference Signs List 1 glass substrate, 2 crystalline silicon thin film, p1 p-layer CVD reaction chamber, i1, i2 i-layer reaction chamber, n1 n
Reaction chamber for layers.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K030 AA06 AA17 BA29 FA03 JA01 JA03 JA09 KA14 5F045 AA08 AB03 AC01 AD05 AE21 AE23 AF07 BB02 BB07 BB08 BB09 CA13 DQ15 EE12 EH04 EH14 GB13 HA24 5F051 AA03 CB12 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4K030 AA06 AA17 BA29 FA03 JA01 JA03 JA09 KA14 5F045 AA08 AB03 AC01 AD05 AE21 AE23 AF07 BB02 BB07 BB08 BB09 CA13 DQ15 EE12 EH04 EH14 GB13 HA24 5F051 AA03 CB12
Claims (2)
の基板に対面する対向電極とを含む平行平板型高周波電
極を備えた反応室の複数を用いて結晶質シリコン系薄膜
をプラズマＣＶＤで形成する方法であって、 前記平行平板電極の各々は相互に対面する０．３６ｍ2
以上の電極面を有し、 前記反応室内に導入される原料ガスはシランとその５０
倍以上の流量比の水素とを含み、 前記反応室内は６６７Ｐａ以上の圧力に調整され、 前記基板と前記対向電極との間隔は１０ｍｍ以下に設定
され、 前記複数の反応室としては、それらの各々内で堆積され
る前記結晶質シリコン系薄膜の局所的場所に依存する厚
さの不均一性を互いに打ち消すような前記平行平板型電
極の平行性を有する反応室が組み合わされて用いられる
ことを特徴とする方法。1. A crystalline silicon-based thin film is formed by plasma CVD using a plurality of reaction chambers provided with a parallel plate high-frequency electrode including a substrate support electrode for supporting a substrate and a counter electrode facing the substrate. Wherein each of the parallel plate electrodes is 0.36 m 2 facing each other.
With the above electrode surface, the source gas introduced into the reaction chamber is silane and its 50
The reaction chamber is adjusted to a pressure of 667 Pa or more, the distance between the substrate and the counter electrode is set to 10 mm or less, and each of the plurality of reaction chambers includes A reaction chamber having parallelism of the parallel plate type electrodes is used in combination so as to cancel out the non-uniformity of the thickness depending on the local place of the crystalline silicon-based thin film deposited in the inside. And how.
以上の主面を有する前記基板上に前記結晶質シリコン系
薄膜を堆積させた場合に、そのシリコン系薄膜の局所的
場所に依存する厚さの不均一性が±１０％以内になるこ
とを特徴とする請求項１に記載の方法。2. The electrode surface is smaller than 0.36 m 2.
In the case where the crystalline silicon-based thin film is deposited on the substrate having the above main surface, the thickness non-uniformity depending on the local location of the silicon-based thin film is within ± 10%. The method according to claim 1, wherein
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065420A JP4450350B2 (en) | 2001-03-08 | 2001-03-08 | Method for forming crystalline silicon-based thin film by plasma CVD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001065420A JP4450350B2 (en) | 2001-03-08 | 2001-03-08 | Method for forming crystalline silicon-based thin film by plasma CVD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270517A true JP2002270517A (en) | 2002-09-20 |
| JP4450350B2 JP4450350B2 (en) | 2010-04-14 |
Family
ID=18924079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001065420A Expired - Fee Related JP4450350B2 (en) | 2001-03-08 | 2001-03-08 | Method for forming crystalline silicon-based thin film by plasma CVD |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4450350B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100519835C (en) * | 2007-11-01 | 2009-07-29 | 中国科学院电工研究所 | Growth silicon based thin film and PECVD equipment for high-efficiency silicon based thin-film solar cell |
| US7741144B2 (en) | 2007-11-02 | 2010-06-22 | Applied Materials, Inc. | Plasma treatment between deposition processes |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314228A (en) * | 1989-06-13 | 1991-01-22 | Nec Corp | Plasma process device |
| JPH05287559A (en) * | 1992-04-07 | 1993-11-02 | Kokusai Electric Co Ltd | Plasma generator |
| JPH09312268A (en) * | 1996-05-23 | 1997-12-02 | Sharp Corp | Plasma enhanced chemical vapor deposition system and plasma etching device |
| JP2000243992A (en) * | 1999-02-22 | 2000-09-08 | Kanegafuchi Chem Ind Co Ltd | Manufacture of silicon group thin-film photoelectric converter |
| JP2000252218A (en) * | 1999-03-01 | 2000-09-14 | Kanegafuchi Chem Ind Co Ltd | Plasma cvd system and fabrication of silicon thin film photoelectric converter |
| JP2000273643A (en) * | 1999-03-25 | 2000-10-03 | Kanegafuchi Chem Ind Co Ltd | Plasma cvd device and production of silicon thin film photoelectric transferring device |
| JP2000277439A (en) * | 1999-03-25 | 2000-10-06 | Kanegafuchi Chem Ind Co Ltd | Plasma cvd method for crystalline silicon thin-film and manufacture of silicon thin-film photoelectric conversion device |
-
2001
- 2001-03-08 JP JP2001065420A patent/JP4450350B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0314228A (en) * | 1989-06-13 | 1991-01-22 | Nec Corp | Plasma process device |
| JPH05287559A (en) * | 1992-04-07 | 1993-11-02 | Kokusai Electric Co Ltd | Plasma generator |
| JPH09312268A (en) * | 1996-05-23 | 1997-12-02 | Sharp Corp | Plasma enhanced chemical vapor deposition system and plasma etching device |
| JP2000243992A (en) * | 1999-02-22 | 2000-09-08 | Kanegafuchi Chem Ind Co Ltd | Manufacture of silicon group thin-film photoelectric converter |
| JP2000252218A (en) * | 1999-03-01 | 2000-09-14 | Kanegafuchi Chem Ind Co Ltd | Plasma cvd system and fabrication of silicon thin film photoelectric converter |
| JP2000273643A (en) * | 1999-03-25 | 2000-10-03 | Kanegafuchi Chem Ind Co Ltd | Plasma cvd device and production of silicon thin film photoelectric transferring device |
| JP2000277439A (en) * | 1999-03-25 | 2000-10-06 | Kanegafuchi Chem Ind Co Ltd | Plasma cvd method for crystalline silicon thin-film and manufacture of silicon thin-film photoelectric conversion device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100519835C (en) * | 2007-11-01 | 2009-07-29 | 中国科学院电工研究所 | Growth silicon based thin film and PECVD equipment for high-efficiency silicon based thin-film solar cell |
| US7741144B2 (en) | 2007-11-02 | 2010-06-22 | Applied Materials, Inc. | Plasma treatment between deposition processes |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4450350B2 (en) | 2010-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6670542B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7993700B2 (en) | Silicon nitride passivation for a solar cell | |
| JP3589581B2 (en) | Manufacturing method of tandem type thin film photoelectric conversion device | |
| US6200825B1 (en) | Method of manufacturing silicon based thin film photoelectric conversion device | |
| EP2352180A1 (en) | Thin film solar cell and method for manufacturing same | |
| WO2007114432A1 (en) | Photoelectric converter device and process for producing the same | |
| KR20100093347A (en) | Solar cell, method for manufacturing of solar cell and apparatus for manufacturing of solar cell, method for deposition of thin film layer | |
| JP3960792B2 (en) | Plasma CVD apparatus and method for manufacturing amorphous silicon thin film | |
| JP4450350B2 (en) | Method for forming crystalline silicon-based thin film by plasma CVD | |
| JP2002208715A (en) | Photovoltaic element and its manufacturing method | |
| JP2006216624A (en) | Solar cell and its production process | |
| US8450140B2 (en) | Method for large-scale manufacturing of photovoltaic cells for a converter panel and photovoltaic converter panel | |
| JP2002246313A (en) | Method for forming crystalline silicon based thin film by plasma cvd | |
| WO2012089685A2 (en) | Siox n-layer for microcrystalline pin junction | |
| JP2000252495A (en) | Manufacture of silicon thin-film photoelectric conversion device | |
| KR101203905B1 (en) | Apparatus for Manufacturing of Solar Cell | |
| JP2002075883A (en) | Plasma cvd device | |
| JPS6132416A (en) | Manufacture of semiconductor device | |
| JP2002261312A (en) | Method of manufacturing hybrid thin-film photoelectric conversion device | |
| JP2001026878A (en) | Thin film forming device and formation of semiconductor thin film | |
| JP2001284619A (en) | Phtovoltaic device | |
| JP2007184505A (en) | Method for manufacturing silicon system thin film photoelectric converter | |
| JP2002280589A (en) | Device and method for forming polysilicon photoelectric transfer layer | |
| JP2003142705A (en) | Photovoltaic element | |
| JP2002093718A (en) | Plasma cvd system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071122 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080917 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100122 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |