JP2002261607A - Vco automatic changeover circuit - Google Patents
Vco automatic changeover circuitInfo
- Publication number
- JP2002261607A JP2002261607A JP2001053500A JP2001053500A JP2002261607A JP 2002261607 A JP2002261607 A JP 2002261607A JP 2001053500 A JP2001053500 A JP 2001053500A JP 2001053500 A JP2001053500 A JP 2001053500A JP 2002261607 A JP2002261607 A JP 2002261607A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- signal
- circuit
- phase
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 65
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、複数のＶＣＯを必
要に応じて自動的に切換えることが出来るようにしたＶ
ＣＯ自動切換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a VCO capable of automatically switching a plurality of VCOs as needed.
It relates to a CO automatic switching circuit.
【０００２】[0002]
【従来の技術】ＰＬＬシンセサイザーチューナーでは受
信された放送信号とＰＬＬ回路内のＶＣＯからの局部発
振信号とをミキサーして、前記放送信号をベースバンド
周波数に変換している。衛星放送では衛星放送信号が９
５０ＭＨｚ〜２．２ＧＨｚと周波数帯域が広いので、受
信された衛星放送信号をベースバンド周波数に変換させ
るために広周波数帯域に変化する局部発振周波数を必要
とする。2. Description of the Related Art A PLL synthesizer tuner mixes a received broadcast signal with a local oscillation signal from a VCO in a PLL circuit to convert the broadcast signal into a baseband frequency. In satellite broadcasting, the satellite broadcasting signal is 9
Since the frequency band is as wide as 50 MHz to 2.2 GHz, a local oscillation frequency that changes to a wide frequency band is required to convert a received satellite broadcast signal to a baseband frequency.
【０００３】図７は衛星放送信号を受信するＰＬＬシン
セサイザーチューナーに用いられる集積回路のブロック
図である。パッケージ１には複数の端子ピン、、
・・・を有する。端子ピンには増幅回路２及び増幅回
路３が接続されており、前記増幅回路３の出力端子はミ
キサー４、４に加えられる。FIG. 7 is a block diagram of an integrated circuit used in a PLL synthesizer tuner for receiving a satellite broadcast signal. Package 1 has multiple terminal pins,
.. The amplifier pins 2 and 3 are connected to the terminal pins, and the output terminal of the amplifier circuit 3 is applied to the mixers 4 and 4.
【０００４】ＰＬＬ５はＶＣＯ６と、そのＶＣＯ６の発
振出力信号を分周するデバイダー７と、デバイダー７で
分周された前記ＶＣＯ６の発振出力信号とリファレンス
信号発振回路８からのリファレンス発振信号との位相を
比較する位相比較回路９よりなる。The PLL 5 divides the phase of the VCO 6, the divider 7 for dividing the oscillation output signal of the VCO 6, and the phase of the oscillation output signal of the VCO 6 divided by the divider 7 and the reference oscillation signal from the reference signal oscillation circuit 8. It comprises a phase comparison circuit 9 for comparison.
【０００５】前記位相比較回路９に接続された端子ピン
にはローパスフイルター１０が外付けされ、又端子ピ
ンは外付けのドライバー回路１１が接続されており、
端子ピンから前記位相比較回路９で比較されドライバ
ー回路１１でドライブされた比較信号が入力され、前記
ＶＣＯ６に加えられる。尚端子ピンは発振入力端子、
端子ピンは発振出力端子である。A low-pass filter 10 is externally connected to the terminal pins connected to the phase comparison circuit 9, and an external driver circuit 11 is connected to the terminal pins.
A comparison signal that is compared by the phase comparison circuit 9 and driven by the driver circuit 11 is input from a terminal pin and is applied to the VCO 6. The terminal pin is the oscillation input terminal,
The terminal pin is an oscillation output terminal.
【０００６】前記ＶＣＯ６の発振出力信号は１/２デバ
イダー１４で１/２にデバイダーされた後フエーズシフ
ト回路１５を介して前記ミキサー回路４に加えられる。
ミキサー回路４では端子ピンより加えられた衛星放送
信号と前記１/２デバイダー１４からの信号がミキサー
され、ベースバンド周波数に変換されたベースバンド信
号が増幅回路１６を介して端子ピンに取り出され、外
付けのローパスフイルタ１７を介して再び端子ピンに
加えられ、増幅回路１８で増幅された後、端子ピンか
ら取出される。[0006] The oscillation output signal of the VCO 6 is divided by a 1/2 divider 14 into 1/2 and then applied to the mixer circuit 4 via a phase shift circuit 15.
In the mixer circuit 4, the satellite broadcast signal added from the terminal pin and the signal from the 1/2 divider 14 are mixed, and the baseband signal converted to the baseband frequency is taken out to the terminal pin via the amplifier circuit 16, The signal is again applied to the terminal pin via the external low-pass filter 17, amplified by the amplifier circuit 18, and then extracted from the terminal pin.
【０００７】衛星放送信号を受信するＰＬＬシンセサイ
ザーチューナーは上述のごとき構成をなしており、端子
ピンに加えられた衛星放送信号は増幅回路２及び増幅回
路３で増幅された後ミキサー回路４に加えられる。一方
ＶＣＯ６の発振周波数を１/２デバイダー１４でデバイ
ダーした信号もミキサー４に加えられ、前記衛星放送信
号とミキサーされベースバンド信号に変換され、増幅回
路１６を介して端子ピンから取出される。The PLL synthesizer tuner for receiving a satellite broadcast signal has the above-described configuration. The satellite broadcast signal applied to the terminal pins is amplified by the amplifier circuits 2 and 3 and then applied to the mixer circuit 4. . On the other hand, a signal obtained by dividing the oscillation frequency of the VCO 6 by the 1/2 divider 14 is also added to the mixer 4, mixed with the satellite broadcast signal, converted into a baseband signal, and taken out from a terminal pin via the amplifier circuit 16.
【０００８】ところでＰＬＬシンセサイザーチューナー
では受信される衛星放送信号に応じて前記ミキサー回路
４でミキサーされ取出されるベースバンド信号の周波数
が定められたベースバンド周波数になるようにしてい
る。そのためにミキサ-回路４に加えられる１/２デバイ
ダー回路１４からの信号と受信された衛星放送信号の周
波数差が定められたベースバンド周波数になるように前
記ＶＣＯ６の発振周波数を変えている。In the PLL synthesizer tuner, the frequency of a baseband signal mixed and extracted by the mixer circuit 4 in accordance with a received satellite broadcast signal is set to a predetermined baseband frequency. For this purpose, the oscillation frequency of the VCO 6 is changed so that the frequency difference between the signal from the 1/2 divider circuit 14 added to the mixer circuit 4 and the received satellite broadcast signal becomes a predetermined baseband frequency.
【０００９】前記衛星放送信号の周波数帯域は９５０Ｍ
Ｈｚ〜２．２ＧＨｚであるので、前記ＶＣＯ６の発振周
波数も約９５０ＭＨｚ〜２．２ＧＨｚの帯域で可変させ
る必要がある(実際にはＶＣＯ６は２倍で発振している
ので、１．９ＧＨｚ〜４．４ＧＨｚの周波数帯域で発振
周波数を可変する必要がある)。しかし前記集積回路で
はバラクタダイオードを使用しており、1つのＶＣＯで
は前記周波数帯域を全てカバーできる発振信号を発振さ
せることができない。The frequency band of the satellite broadcast signal is 950M
Hz to 2.2 GHz, the oscillation frequency of the VCO 6 also needs to be variable in a band of about 950 MHz to 2.2 GHz (in fact, since the VCO 6 oscillates twice, it is 1.9 GHz to 4.2 GHz). It is necessary to vary the oscillation frequency in a frequency band of 4 GHz). However, the integrated circuit uses a varactor diode, and one VCO cannot oscillate an oscillation signal that can cover the entire frequency band.
【００１０】図８に示すように、従来周波数帯域の異な
る複数個のＶＣＯ６Ａ、６Ｂ、６Ｃ・・・を用い、１/
２デバイダー１４から約１．９ＭＮｚ〜４．４ＧＨｚま
での発振周波数信号が得られるようにしている。そして
チューニング時には前記ＶＣＯ６Ａ、６Ｂ、６Ｃ・・・
をマイコン１９で制御される切換スイッチＳＷ１、ＳＷ
２、ＳＷ３・・・で切換え、必要とする周波数帯域のＶ
ＣＯから受信された衛星放送放送信号の周波数差が定め
られたベースバンド周波数になる発振周波数信号を得て
いる。As shown in FIG. 8, a plurality of VCOs 6A, 6B, 6C...
An oscillation frequency signal of about 1.9 MNz to 4.4 GHz can be obtained from the second divider 14. At the time of tuning, the VCOs 6A, 6B, 6C,.
Switches SW1, SW controlled by the microcomputer 19
2, switch with SW3 ..., V of required frequency band
An oscillation frequency signal is obtained in which the frequency difference between the satellite broadcast signals received from the CO becomes a predetermined baseband frequency.
【００１１】[0011]
【発明が解決しようとする課題】従来は前記周波数帯域
の異なる複数個のＶＣＯ６Ａ、６Ｂ、６Ｃ・・・をマイ
コン１９から送られるデータで制御される切換スイッチ
ＳＷ１、ＳＷ２、ＳＷ３・・・により切換えている。し
かしマイコンから送られるデータで制御しようとする
と、マイコンのソフトが複雑且つ重くなる。またＬＳＩ
とマイコンとのデータのやりとり回数が増えるので、Ｐ
ＬＬのロックアップタイムも遅くなる。Conventionally, a plurality of VCOs 6A, 6B, 6C,... Having different frequency bands are switched by changeover switches SW1, SW2, SW3,. ing. However, if control is performed using data sent from the microcomputer, the software of the microcomputer becomes complicated and heavy. Also LSI
Since the number of data exchanges between the
The lockup time of the LL is also delayed.
【００１２】[0012]
【課題を解決するための手段】本発明は発振周波数帯域
を異にする複数個のＶＣＯと、これら複数個のＶＣＯを
切換える複数個の切換スイッチと、前記切換スイッチを
介して加えられるＶＣＯの発振信号を分周するプログラ
ムデバイダーと、リファレンス信号発振器よりのリファ
レンス信号を分周するリファレンスデバイダーと、前記
プログラムデバイダーで分周されたＶＣＯからの発振信
号ｆｐとリファレンスデバイダで分周されたリファレン
ス信号ｆｒとの位相を比較するフェーズコンパレーター
と、該ファーズコンパレーターからの位相誤差信号でチ
ャージポンプされるチャージポンプ回路とを有するＰＬ
Ｌ回路と、ウインドの上限電圧を検出する第1のコンパ
レーターと、ウインドの下限電圧を検出する第２のコン
パレーターとよりなるウインドコンパレーターと、前記
ウインドカンパレーターからの制御信号に応じて切換信
号を発生し、前記切換切換スイッチを切換えるＶＣＯ制
御コントロール回路とよりなり、前記ＰＬＬ回路に選択
されるべき周波数データが入力されると、そのとき切換
スイッチを介して加えられプログラムデバイダーで分周
された一のＶＣＯの発振周波数とリフェレンスデバイダ
ーよりのリファレンス信号とをフェーズコンパレータで
位相比較し、ウインドコンパレーターに位相比較し得ら
れた位相誤差信号に基づく直流電圧を加え、前記直流電
圧が定められたウインドコンパレター電圧内にないとき
にはＶＣＯ制御コントロール回路から切換信号を発生し
切換スイッチを切換え、前記直流電圧が定められたウイ
ンドコンパレーター電圧内になったときには、前記ＰＬ
Ｌ回路をロックしその状態を保持し、選択されたＶＣＯ
からの発振信号を取出すＶＣＯ自動切換回路を提供す
る。According to the present invention, there are provided a plurality of VCOs having different oscillation frequency bands, a plurality of changeover switches for switching the plurality of VCOs, and an oscillation of the VCO applied through the changeover switch. A program divider for dividing the signal, a reference divider for dividing the reference signal from the reference signal oscillator, an oscillation signal fp from the VCO divided by the program divider, and a reference signal fr divided by the reference divider. Having a phase comparator for comparing the phases of the signals, and a charge pump circuit that is charge pumped by a phase error signal from the phase comparator.
A window comparator comprising an L circuit, a first comparator for detecting an upper limit voltage of the window, and a second comparator for detecting a lower limit voltage of the window, and switching in response to a control signal from the window comparator A VCO control circuit for generating a signal and switching the changeover switch. When frequency data to be selected is inputted to the PLL circuit, the frequency data is added via the changeover switch at that time and divided by the program divider. The phase of the oscillation frequency of the other VCO and the reference signal from the reference divider are compared with each other by a phase comparator, and a DC voltage based on the phase error signal obtained by comparing the phases with the window comparator is added. When the voltage is not within the window comparator voltage, the VCO control When a switching signal is generated from the troll circuit and the changeover switch is changed over, when the DC voltage falls within a predetermined window comparator voltage, the PL
The L circuit is locked and the state is maintained, and the selected VCO
A VCO automatic switching circuit for taking out an oscillation signal from the VCO.
【００１３】又本発明は前記ＰＬＬ回路にはロックディ
テクターを設け、ＰＬＬ回路が一旦ロックされた後は、
アンロックを検出したとき一定時間経過後に再度ロック
／アンロックの検出を行うＶＣＯ自動切換回路を提供す
る。According to the present invention, a lock detector is provided in the PLL circuit, and once the PLL circuit is locked,
Provided is a VCO automatic switching circuit for detecting lock / unlock again after a lapse of a predetermined time when unlock is detected.
【００１４】さらに本発明は前記切換スイッチはＶＣＯ
を発振周波数の順に巡回して切換るＶＣＯ自動切換回路
を提供する。Further, according to the present invention, the changeover switch is a VCO
Are automatically switched in the order of the oscillation frequency.
【００１５】[0015]
【発明の実施の形態】本発明のＶＣＯ自動切換回路を図
１から図６に従って説明する。尚従来と同一構成部分は
同一符号を付す。DESCRIPTION OF THE PREFERRED EMBODIMENTS A VCO automatic switching circuit according to the present invention will be described with reference to FIGS. Note that the same components as those in the related art are denoted by the same reference numerals.
【００１６】図１は本発明のＶＣＯ自動切換回路であ
る。ＶＣＯ６Ａ、ＶＣＯ６Ｂ、ＶＣＯ６Ｃ・・・はそれ
ぞれ異なる周波数帯域で発振周波数を変化させる電圧制
御型可変発振器で、衛星放送信号を受信するシンセサイ
ザーチューナーに用いる場合は合計１．９ＧＨｚ〜４．
４ＧＨｚの周波数帯域の発振周波数が得られるようにし
ている。FIG. 1 shows a VCO automatic switching circuit according to the present invention. VCO 6A, VCO 6B, VCO 6C... Are voltage-controlled variable oscillators that change the oscillation frequency in different frequency bands, respectively, and when used as a synthesizer tuner that receives satellite broadcast signals, a total of 1.9 GHz to 4.
An oscillation frequency in a frequency band of 4 GHz is obtained.
【００１７】図２は前記ＶＣＯ６Ａ、ＶＣＯ６Ｂ、ＶＣ
Ｏ６Ｃ・・・の発振周波数帯域を示したものである。図
２に示すように、例えばＶＣＯ６Ａは１．９ＧＨｚから
２．４ＧＨｚまでの周波数帯域の発振信号を発振し、Ｖ
ＣＯ６Ｂは２．４ＧＨｚから２．９ＧＨｚまでの周波数
帯域の発振信号を発振し、ＶＣＯ６Ｃは２．９ＧＨｚか
ら３．４ＧＨｚまでの周波数帯域の発振信号を発振す
る。FIG. 2 shows the VCO 6A, VCO 6B, VC
It shows the oscillation frequency band of O6C. As shown in FIG. 2, for example, the VCO 6A oscillates an oscillation signal in a frequency band from 1.9 GHz to 2.4 GHz, and
The CO6B oscillates an oscillation signal in a frequency band from 2.4 GHz to 2.9 GHz, and the VCO 6C oscillates an oscillation signal in a frequency band from 2.9 GHz to 3.4 GHz.
【００１８】さらにＶＣＯ６Ｄは３．４ＧＨｚから３．
９ＧＨｚまでの周波数帯域の発振信号を発振し、ＶＣＯ
６Ｇは３．９ＧＨｚから４．４ＧＨｚまでの周波数帯域
の発振信号を発振する。Further, the VCO 6D operates from 3.4 GHz to 3.0 GHz.
Oscillates an oscillation signal in the frequency band up to 9 GHz,
6G oscillates an oscillation signal in a frequency band from 3.9 GHz to 4.4 GHz.
【００１９】図３に示すように、前記ＶＣＯ６Ａ、ＶＣ
Ｏ６Ｂ、ＶＣＯ６Ｃ・・・は後述するＶＣＯ制御コント
ロール回路からの切換信号で切換えられる切換スイッチ
ＳＷ１、ＳＷ２、ＳＷ３・・・にてＶＣＯ６Ａ→ＶＣＯ
６Ｂ→ＶＣＯ６Ｃ→ＶＣＯ６Ｄ→ＶＣＯ６Ｅ→ＶＣＯ６
ＡのＲ方向の順番あるいは逆に前記ＶＣＯ６Ａ→ＶＣＯ
６Ｅ→ＶＣＯ６Ｄ→ＶＣＯ６Ｃ→ＶＣＯ６Ｂ→ＶＣＯ６
ＡのＬ方向の順番で切換えられる。尚、電源投入時は切
換スイッチＳＷ３がＯＮしＶＣＯ６Ｃが選択されるよう
にされている。As shown in FIG. 3, the VCO 6A, VC
O6B, VCO 6C,... Are switched by changeover switches SW1, SW2, SW3,.
6B → VCO6C → VCO6D → VCO6E → VCO6
VCO6A → VCO
6E → VCO6D → VCO6C → VCO6B → VCO6
Switching is performed in the order of A in the L direction. When the power is turned on, the changeover switch SW3 is turned on and the VCO 6C is selected.
【００２０】ＰＬＬ回路２１はプログラムデバイダー２
２、リファレンスデバイダー２３、フェーズコンパレー
タ２４、ロックディテクター２５及びチャージポンプ２
６よりなる。The PLL circuit 21 includes a program divider 2
2. Reference divider 23, phase comparator 24, lock detector 25, and charge pump 2.
Consists of six.
【００２１】前記プログラムデバイダー２２は前記ＶＣ
Ｏ６Ａ、ＶＣＯ６Ｂ、ＶＣＯ６Ｃ・・・で発振され、切
換スイッチＳＷ１、ＳＷ２、ＳＷ３・・・で選択された
発振信号を分周する。リファレンスデバイダー２３はリ
ファレンス信号発振器２８で発振されたリファレンス発
振信号を分周する。The program divider 22 is provided with the VC
O6A, VCO 6B, VCO 6C... Oscillate, and divide the oscillation signal selected by the changeover switches SW1, SW2, SW3. The reference divider 23 divides the frequency of the reference oscillation signal oscillated by the reference signal oscillator 28.
【００２２】前記プログラムデバイダー２２で分周され
たＶＣＯ６Ａ、ＶＣＯ６Ｂ、ＶＣＯ６Ｃからの発振信号
ｆｐとリファレンスデバイダー２３で分周されたリファ
レンス信号ｆｒはフェーズコンパレター２４に加わり、
位相が比較される。チャージポンプ２６は前記フェーズ
コンパレター２４で位相比較され発生される位相誤差信
号によりチャージポンプされ、前記位相誤差信号に応じ
て大きさの信号を発生する。前記位相誤差信号はローパ
スフイルタ２６で直流電圧に変換されチューニング電圧
ｖｔを発生する。またロックディテクター２５は前記Ｐ
ＬＬ回路２１がアンロック状態かロック状態かを検出し
て、ロック状態になるとＰＬＬ回路をロックする。The oscillation signals fp from the VCOs 6A, 6B, and 6C divided by the program divider 22 and the reference signal fr divided by the reference divider 23 are added to a phase comparator 24.
The phases are compared. The charge pump 26 is charge-pumped by a phase error signal generated by comparing the phases in the phase comparator 24, and generates a signal having a magnitude according to the phase error signal. The phase error signal is converted into a DC voltage by a low-pass filter 26 to generate a tuning voltage vt. In addition, the lock detector 25
It detects whether the LL circuit 21 is unlocked or locked, and locks the PLL circuit when it is locked.
【００２３】図４に示すように、ウインドコンパレータ
ブロック３０はそれぞれ異なるスレショルド電圧を有す
るコンパレーター３１及びコンパレーター３２からな
り、前記チューニング電圧が定められたウインドコンパ
レーター電圧内にあるかどうかをチェックする。即ち第
1のコンパレーター３１は前記チューニング電圧ｖｔが
定められたウインドコンパレーター電圧ａより低いこと
をチェックし、第２のコンパレーター３２は前記チュー
ニング電圧ｖｔが定められたウインドコンパレーター電
圧ｂより高いことをチェックする。As shown in FIG. 4, the window comparator block 30 comprises comparators 31 and 32, each having a different threshold voltage, and checks whether the tuning voltage is within a predetermined window comparator voltage. . That is,
The first comparator 31 checks that the tuning voltage vt is lower than a predetermined window comparator voltage a, and the second comparator 32 checks that the tuning voltage vt is higher than a predetermined window comparator voltage b. To check.
【００２４】ＶＣＯ制御コントロール回路３３は前記ウ
インドコンパレータブロック３０からの制御信号に応じ
て切換信号を発生し前記切換切換スイッチＳＷ１、ＳＷ
２、ＳＷ３のいずれかを閉じる。The VCO control control circuit 33 generates a switching signal in response to a control signal from the window comparator block 30 and generates the switching signals SW1, SW
2. Close either SW3.
【００２５】次に本発明のＶＣＯ自動切換回路の動作を
説明する。電源が投入されると、パワーオンリセット回
路（図示せず）が動作し、ＶＣＯ制御コントロール回路
３３から初期値として発振周波数帯域が真中にあるＶＣ
Ｏ６Ｃを選択する切換信号を発生し、切換スイッチＳＷ
３をＯＮさせる。従って前記ＶＣＯ６Ｃの発振周波数が
プログラムディバイダー２２で分周された発振信号ｆｐ
がフェーズコンパレーター２４に入る。Next, the operation of the VCO automatic switching circuit of the present invention will be described. When the power supply is turned on, a power-on reset circuit (not shown) operates, and the VCO control and control circuit 33 outputs a VC having an oscillation frequency band in the middle as an initial value.
A switch signal for selecting O6C is generated, and a switch SW
Turn 3 ON. Accordingly, the oscillation signal fp obtained by dividing the oscillation frequency of the VCO 6C by the program divider 22 is used.
Enters the phase comparator 24.
【００２６】一方リファレンス信号発振器２８で発振さ
れリフェレンスディバイダー２３で分周されたリファレ
ンス信号ｆｒもフェーズコンパレーター２４に加わる。
このとき例えば、１．９ＧＨｚ〜２．２ＧＨｚの周波数
帯域にある衛星放送信号を受信しようとしている場合、
リファレンスディバイダ―２３の分周比を変える等し
て、ＰＬＬ回路２１にはＶＣＯ６Ｅでロックするような
周波数データが入力される。On the other hand, the reference signal fr oscillated by the reference signal oscillator 28 and divided by the reference divider 23 is also applied to the phase comparator 24.
At this time, for example, when trying to receive a satellite broadcast signal in a frequency band of 1.9 GHz to 2.2 GHz,
By changing the frequency division ratio of the reference divider 23, frequency data that is locked by the VCO 6E is input to the PLL circuit 21.
【００２７】従ってフェーズコンパレーター２４には前
記ＶＣＯ６Ｃで発振されプログラムディバイダー２２で
分周された発振信号ｆｐと、ＶＣＯ６Ｅにロックするよ
うなリファレンス信号ｆｒが加わり位相比較されるか
ら、フェーズコンパレーター２４からは位相誤差信号を
発生しチャージポンプ回路２６に加わり、前記チャージ
ポンプ回路２６からの信号はローパスフイルター２７で
平滑され高いチューニング電圧ｖｔが取り出される。Therefore, the phase comparator 24 compares the phase of the oscillation signal fp oscillated by the VCO 6C and divided by the program divider 22 with the reference signal fr which locks the VCO 6E. Generates a phase error signal, which is applied to a charge pump circuit 26. The signal from the charge pump circuit 26 is smoothed by a low-pass filter 27 and a high tuning voltage vt is extracted.
【００２８】前記チューニング電圧ｖｔはウインドコン
パレーター３０に加わる。チューニング電圧ｖｔはウイ
ンドコンパレーター電圧の上限を超えているので、第２
のコンパレーター３２から高い発振周波数帯域のＶＣＯ
に切換えを命じる制御信号ｂを発生しＶＣＯ制御コント
ロール回路３３に加えられる。The tuning voltage vt is applied to the window comparator 30. Since the tuning voltage vt exceeds the upper limit of the window comparator voltage, the second
VCO of high oscillation frequency band from comparator 32 of
Is generated and applied to the VCO control circuit 33.
【００２９】図３に示すように、前記ＶＣＯ制御コント
ロール回路３３からの切換信号で切換スイッチＳＷ３に
代わって切換スイッチＳＷ４をＯＮし、ＶＣＯをＲ方向
に１進め、ＶＣＯ６ＣからＶＣＯ６Ｄに切換える（この
時点で、Ｒ方向は決定され、ウインドコンパレーター３
０からのチューニング電圧ｖｔが適正値に落ち着くまで
この方向は変わらない）。As shown in FIG. 3, the changeover switch SW4 is turned on instead of the changeover switch SW3 by the changeover signal from the VCO control circuit 33, the VCO is advanced by one in the R direction, and the VCO 6C is switched to the VCO 6D (at this time) Then, the R direction is determined, and the window comparator 3
This direction does not change until the tuning voltage vt from 0 reaches an appropriate value).
【００３０】今度は前記ＶＣＯ６Ｄの発振信号が切換ス
イッチＳＷ４を介してプログラムディバイダー２２に加
わり分周され、分周されたＶＣＯ６Ｄからの発振信号ｆ
ｐをフェーズコンパレーター２４に加える。フェーズコ
ンパレーター２４には、ＶＣＯ６Ｅにロックするような
リファレンス信号ｆｒが加わっているので、フェーズコ
ンパレーター２４からは位相比較された結果として位相
誤差信号を発生し、チャージポンプ回路２６からの電圧
はローパスフイルター２７で平滑され高いチューニング
電圧ｖｔを取り出す。This time, the oscillation signal of the VCO 6D is applied to the program divider 22 via the changeover switch SW4 and is divided, and the oscillation signal f of the divided VCO 6D is outputted.
p is added to the phase comparator 24. Since a reference signal fr that locks to the VCO 6E is added to the phase comparator 24, a phase error signal is generated from the phase comparator 24 as a result of the phase comparison, and the voltage from the charge pump circuit 26 is applied to the low-pass A high tuning voltage vt smoothed by the filter 27 is extracted.
【００３１】前記チューニング電圧ｖｔはウインドコン
パレーター３０に加わる。チューニング電圧ｖｔはウイ
ンドコンパレーター電圧の上限を超えているので、第２
のコンパレーター３２から再び高い発振周波数帯域のＶ
ＣＯに切換えを命じる制御信号ｂを発生しＶＣＯ制御コ
ントロール回路３３に加えられる。The tuning voltage vt is applied to the window comparator 30. Since the tuning voltage vt exceeds the upper limit of the window comparator voltage, the second
Of the high oscillation frequency band again from the comparator 32
A control signal b for instructing the CO to switch is generated and applied to the VCO control circuit 33.
【００３２】前記ＶＣＯ制御コントロール回路３３から
の切換信号で切換スイッチＳＷ５をＯＮし、ＶＣＯをＲ
方向にさらに１進めＶＣＯ６Ｅに切換える。すると前記
ＶＣＯ６Ｅの発振信号が切換スイッチＳＷ５を介してプ
ログラムディバイダー２２に加わり分周され、分周され
たＶＣＯ６Ｅからの発振信号ｆｐをフェーズコンパレー
ター２４に加える。The changeover switch SW5 is turned on by the changeover signal from the VCO control circuit 33, and the VCO is set to R
The direction is further advanced by one and switched to the VCO 6E. Then, the oscillation signal of the VCO 6E is applied to the program divider 22 via the changeover switch SW5 and is divided, and the divided oscillation signal fp from the VCO 6E is applied to the phase comparator 24.
【００３３】前記フェーズコンパレーター２４には、Ｖ
ＣＯ６Ｅにロックするようなリファレンス信号ｆｒが加
わっているので、前記発振信号ｆｐとリファレンス信号
ｆｒは等しく、フェーズコンパレーター２４からは位相
誤差信号を発生せず、チャージポンプ回路２６の電圧を
平滑し、ローハスフイルター２７からはウインドコンパ
レーター電圧内にあるチューニング電圧ｖｔを取り出
す。The phase comparator 24 has V
Since the reference signal fr that locks to the CO6E is added, the oscillation signal fp is equal to the reference signal fr, the phase comparator 24 does not generate a phase error signal, and smoothes the voltage of the charge pump circuit 26. The tuning voltage vt within the window comparator voltage is extracted from the low hus filter 27.
【００３４】そのためウインドコンパレーター３０に前
記チューニング電圧ｖｔが加わってもウインドコンパレ
ーター電圧内にあるので、ウインドコンパレーター３０
からは制御信号を発生せず、ＶＣＯ制御コントロール回
路３３からは前記切換信号を発生し続け切換スイッチＳ
Ｗ５をＯＮし続ける。Therefore, even if the tuning voltage vt is applied to the window comparator 30, the voltage is within the window comparator voltage.
Does not generate a control signal, and the VCO control control circuit 33 continues to generate the switching signal, and the switch S
Keep W5 ON.
【００３５】図５に示すように、前記フェーズコンパレ
ーター２４でリファレンス信号ｆｒと発振信号ｆｐとを
位相比較し位相誤差信号を発生するが、前記リファレン
ス信号ｆｒと発振信号ｆｐとの位相差がなくなるとロッ
クディテクター２５が動作し、ＰＬＬ回路２１をロック
する。As shown in FIG. 5, the phase comparator 24 compares the phase of the reference signal fr with the oscillation signal fp to generate a phase error signal. However, the phase difference between the reference signal fr and the oscillation signal fp disappears. Operates the lock detector 25 to lock the PLL circuit 21.
【００３６】ＰＬＬ回路２１が一度ロックされると、外
乱などの影響により一時的にアンロックが検出されても
その状態を保持し、ある一定時間後に再度ＰＬＬ回路２
１のロック／アンロック状態を検出し、ロック状態であ
るならそのときに選択しているＶＣＯを選択し続ける。Once the PLL circuit 21 is locked, even if unlock is temporarily detected due to the influence of disturbance or the like, the state is maintained, and after a certain period of time, the PLL circuit 2 is again locked.
1 is detected, and if it is locked, the VCO selected at that time is kept selected.
【００３７】前記ロックディテクター２５がないと、外
乱などの影響により一時的にロックが外れた場合、上述
したように直ぐにＰＬＬ回路２１は初期値のＶＣＯ６Ｃ
に戻って前述したＶＣＯ自動選択の制御がまた始まるの
で効率が悪いことになる。Without the lock detector 25, if the lock is temporarily released due to the influence of disturbance or the like, the PLL circuit 21 immediately returns to the initial value VCO6C as described above.
Then, the control of the VCO automatic selection described above is started again, so that the efficiency becomes poor.
【００３８】図６は前述の動作をフローチャートで表し
たものである。ＶＣＯ６Ｅが選択され、そのデータがイ
ップットされる。すると前記ウィンドコンパレーター３
０でウインドコンパレータ電圧内にあるか否か及びロッ
クディテクター２５でロック状態にあるか否かを判定す
る。選択中でまだＶＣＯ６Ｅが選択されていないときは
ウインドコンパレータ電圧外であり、且つアンロック状
態あるのでＮｏとなり、次のＶＣＯの選択に進む。選択
が進み前記ＶＣＯ６Ｅが選択されるとウインドコンパレ
ータ電圧内でロック状態であるならＹｅｓとなり、更に
前記ロックディテクター２５でロック／アンロック状態
を検出する。FIG. 6 is a flowchart showing the above operation. VCO 6E is selected and its data is input. Then, the window comparator 3
At 0, it is determined whether the voltage is within the window comparator voltage and whether the lock detector 25 is locked. If the VCO 6E has not been selected yet during selection, the voltage is outside the window comparator voltage and it is in the unlocked state, so the result is No, and the process proceeds to the next VCO selection. When the selection proceeds and the VCO 6E is selected, the result is Yes if the lock state is within the window comparator voltage, and the lock detector 25 detects the lock / unlock state.
【００３９】ロック状態であるならＹｅｓでその状態を
繰返す。もしアンロック状態であるならＦｌａｇ１を立
ててある時間の経過を待つ。ある時間を経過してロック
／アンロック状態を検出し、ロック状態が検出されれば
その状態を保持する。If the state is the locked state, the state is repeated with Yes. If it is in the unlocked state, Flag1 is set up and a certain time is waited. The lock / unlock state is detected after a certain period of time, and if the lock state is detected, the state is maintained.
【００４０】次にＰＬＬ回路２１に異なるデータが入力
された場合、例えばＶＣＯ６Ｂでロックされるようなデ
ータが入力されたとする。現在はＶＣＯ６Ｅが選択され
ているので、発振信号ｆｐ〉リフェレンス信号ｆｒとな
るため、ＰＬＬ回路２１はアンロック状態になる。Next, when different data is input to the PLL circuit 21, for example, it is assumed that data which is locked by the VCO 6B is input. Since the VCO 6E is currently selected, the oscillation signal fp> the reference signal fr, so that the PLL circuit 21 is unlocked.
【００４１】アンロック状態が検出されると、もう一度
ある一定時間後このアンロック状態が誤動作でないかロ
ックディテクター２５で判定を確認する。しかしある時
間を経過し再びアンロック状態であるなら、初期状態で
あるＶＣＯ６Ｃを選択するように切換スイッチＳＷ３を
ＯＮする。When the unlocked state is detected, the lock detector 25 confirms again whether the unlocked state is malfunctioning after a certain period of time. However, if a certain time has elapsed and the unlocked state is reached again, the changeover switch SW3 is turned ON so as to select the VCO 6C which is the initial state.
【００４２】前記切換スイッチＳＷ３がＯＮし初期値の
ＶＣＯ６Ｃが選択されると、フェーズコンパレーター２
４には前記ＶＣＯ６Ｃで発振されプログラムディバイダ
ー２２で分周された発振信号ｆｐと、ＶＣＯ６Ｂにロッ
クするようなリファレンス信号ｆｒが加わり位相比較さ
れるから、フェーズコンパレーター２４からは位相誤差
信号を発生し、チャージポンプ回路２６か低いチューニ
ング電圧ｖｔを取り出す。When the changeover switch SW3 is turned on and the initial value VCO 6C is selected, the phase comparator 2
4 is compared with the oscillation signal fp oscillated by the VCO 6C and divided by the program divider 22 and the reference signal fr for locking to the VCO 6B, so that the phase comparator 24 generates a phase error signal. , The charge pump circuit 26 extracts the low tuning voltage vt.
【００４３】前記チューニング電圧ｖｔはウインドコン
パレーター３０に加わる。チューニング電圧ｖｔはウイ
ンドコンパレータ電圧の下限を超えているので、第１の
コンパレータ３１から低い発振周波数帯域のＶＣＯに切
換えを命じる制御信号ｂを発生しＶＣＯ制御コントロー
ル回路３３に加えられる。The tuning voltage vt is applied to the window comparator 30. Since the tuning voltage vt has exceeded the lower limit of the window comparator voltage, the first comparator 31 generates a control signal b for instructing switching to a VCO in a low oscillation frequency band, and is applied to the VCO control circuit 33.
【００４４】前記ＶＣＯ制御コントロール回路３３から
の切換信号で切換スイッチＳＷ３に代わって切換スイッ
チＳＷ２をＯＮし、ＶＣＯをＬ方向の１進め、ＶＣＯ６
ＣからＶＣＯ６Ｂに切換える。The changeover switch SW2 is turned on instead of the changeover switch SW3 by the changeover signal from the VCO control circuit 33, and the VCO is advanced by one in the L direction.
Switch from C to VCO 6B.
【００４５】前記フェーズコンパレーター２４には、Ｖ
ＣＯ６Ｂにロックするようなリファレンス信号ｆｒが加
わっているので、前記発振信号ｆｐとリファレンス信号
ｆｒは等しく、フェーズコンパレーター２４からは位相
誤差信号を発生せず、チャージポンプ回路２６からはウ
インドコンパレーター電圧内にあるチューニング電圧ｖ
ｔを取り出す。The phase comparator 24 has V
Since the reference signal fr that locks to the CO6B is applied, the oscillation signal fp is equal to the reference signal fr, the phase comparator 24 does not generate a phase error signal, and the charge pump circuit 26 outputs the window comparator voltage. Tuning voltage v within
Take out t.
【００４６】そのためウインドコンパレーター３０に前
記チューニング電圧ｖｔが加わってもウインドコンパレ
ーター電圧内にあるので、ウインドコンパレーター３０
からは制御信号を発生せず、ＶＣＯ制御コントロール回
路３３からは前記切換信号を発生し続け切換スイッチＳ
Ｗ２をＯＮし続ける。Therefore, even if the tuning voltage vt is applied to the window comparator 30, the voltage is within the window comparator voltage.
Does not generate a control signal, and the VCO control control circuit 33 continues to generate the switching signal, and the switch S
Keep W2 ON.
【００４７】[0047]
【発明の効果】本発明のＶＣＯ自動切換回路は発振周波
数帯域を異にする複数個のＶＣＯと、これら複数個のＶ
ＣＯを切換える複数個の切換スイッチとよりなり、ＰＬ
Ｌ回路で前記切換スイッチを介して加えられるＶＣＯの
発振信号を分周して得られた発振信号ｆｐと、選択され
るべき周波数データに基づき発生されたリファレンス信
号ｆｒとの位相を比較し、位相誤差に応じたチューニン
グ電圧を発生させ、ウインドコンパレーターから前記チ
ューニング電圧がウインドコンパレーター電圧の上限ま
たは下限を超えた時制御信号を発生させ、前記ウインド
カンパレーターからの制御信号に応じて切換信号を発生
し、前記切換スイッチを切換えるようにしたので、マイ
コンの制御がいらずに最適のＶＣＯを自動的に選択で
き、マイコンのソフトを低減できる。The automatic VCO switching circuit of the present invention comprises a plurality of VCOs having different oscillation frequency bands, and a plurality of VCOs.
It consists of a plurality of changeover switches for switching CO, and PL
The L circuit compares the phase of the oscillation signal fp obtained by dividing the oscillation signal of the VCO applied through the changeover switch with the reference signal fr generated based on the frequency data to be selected. A tuning voltage corresponding to the error is generated, a control signal is generated from the window comparator when the tuning voltage exceeds an upper limit or a lower limit of the window comparator voltage, and a switching signal is generated according to a control signal from the window comparator. When this occurs, the changeover switch is switched, so that the optimum VCO can be automatically selected without the control of the microcomputer, and the software of the microcomputer can be reduced.
【００４８】又本発明のＶＣＯ自動切換回路は前記ＰＬ
Ｌ回路にロックディテクターを設け、ＰＬＬ回路が一旦
ロックされた後は、アンロックを検出したとき一定時間
経過後に再度ロック／アンロックの検出を行うので、外
乱などの影響により一時的にロックが外れた場合、直ぐ
にＰＬＬ回路が初期値のＶＣＯに戻ってしまうことがな
い。The VCO automatic switching circuit according to the present invention comprises
A lock detector is provided in the L circuit, and once the PLL circuit is locked, the lock / unlock is detected again after a certain period of time when unlock is detected. In this case, the PLL circuit does not immediately return to the initial value VCO.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明のＶＣＯ自動切換回路のブロック図であ
る。FIG. 1 is a block diagram of a VCO automatic switching circuit according to the present invention.
【図２】本発明のＶＣＯ自動切換回路に用いたＶＣＯの
発振周波数帯域を示す説明図である。FIG. 2 is an explanatory diagram showing an oscillation frequency band of a VCO used in a VCO automatic switching circuit of the present invention.
【図３】本発明のＶＣＯ自動切換回路に用いたＶＣＯの
切換順序を示す説明図である。FIG. 3 is an explanatory diagram showing a switching order of VCOs used in a VCO automatic switching circuit of the present invention.
【図４】本発明のＶＣＯ自動切換回路に用いたＶＣＯの
ウインドカンパレーターの動作を説明する特性図であ
る。FIG. 4 is a characteristic diagram for explaining the operation of the VCO window comparator used in the automatic VCO switching circuit of the present invention.
【図５】本発明のＶＣＯ自動切換回路に用いたＰＬＬ回
路のロック状態を示す波形図である。FIG. 5 is a waveform diagram showing a locked state of a PLL circuit used in the automatic VCO switching circuit of the present invention.
【図６】本発明のＶＣＯ自動切換回路の動作を示すフロ
ーチャート図である。FIG. 6 is a flowchart showing the operation of the VCO automatic switching circuit of the present invention.
【図７】本発明及び従来のＶＣＯ自動切換回路を用いた
衛星放送を受信するＰＬＬシンセサイザーチューナの集
積回路のブロック図である。FIG. 7 is a block diagram of an integrated circuit of a PLL synthesizer tuner for receiving satellite broadcasting using the present invention and a conventional VCO automatic switching circuit.
【図８】従来のＶＣＯ自動切換回路のブロック図であ
る。FIG. 8 is a block diagram of a conventional VCO automatic switching circuit.
２２ プログラムディバイダー ２３ リフェレンスディバイダー ２４ フェーズコンパレーター ２５ ロックデイティクター ２６ チャージポンプ ２７ ローパスフィルター ２８ リフェランス発振回路 ３０ ウインドコンパレター ３１ 第１のコンパレーター ３２ 第２のコンパレーター ３３ ＶＣＯ制御コントロール回路 22 Program Divider 23 Reference Divider 24 Phase Comparator 25 Lock Detector 26 Charge Pump 27 Low Pass Filter 28 Reference Oscillator 30 Wind Comparator 31 First Comparator 32 Second Comparator 33 VCO Control Control Circuit
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 AA04 BB04 CC03 CC15 CC19 CC24 CC38 CC41 CC52 CC53 DD06 DD08 DD09 DD32 EE03 GG01 HH10 PP03 QQ09 RR18 RR20 RR21 5K020 AA05 DD11 DD26 FF00 GG04 GG09 GG10 GG11 GG12 GG25 KK08 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference)
Claims (5)
Ｏと、 これら複数個のＶＣＯを切換える複数個の切換スイッチ
と、 前記切換スイッチを介して加えられるＶＣＯの発振信号
を分周して得られた発振信号ｆｐと、選択されるべき周
波数データに基づき発生されたリファレンス信号ｆｒと
の位相を比較し、位相誤差に応じたチューニング電圧を
発生するＰＬＬ回路と、 前記チューニング電圧がウインドコンパレーター電圧の
上限または下限を超えたとき制御信号を発生するウイン
ドコンパレーターと、 前記ウインドコンパレーターからの制御信号に応じて切
換信号を発生し、前記切換スイッチを切換えるＶＣＯ制
御コントロール回路とよりなることを特徴とするＶＣＯ
自動切換回路。1. A plurality of VCs having different oscillation frequency bands
O, a plurality of changeover switches for switching the plurality of VCOs, an oscillation signal fp obtained by dividing the oscillation signal of the VCO applied through the changeover switch, and frequency data to be selected. A PLL circuit that compares a phase with the generated reference signal fr and generates a tuning voltage according to a phase error; and a window comparator that generates a control signal when the tuning voltage exceeds an upper limit or a lower limit of a window comparator voltage. A VCO control circuit for generating a switching signal in response to a control signal from the window comparator and switching the switching switch.
Automatic switching circuit.
Ｏと、 これら複数個のＶＣＯを切換える複数個の切換スイッチ
と、 前記切換スイッチを介して加えられるＶＣＯの発振信号
を分周するプログラムデバイダーと、リファレンス信号
発振器よりのリファレンス信号を分周するリファレンス
デバイダーと、前記プログラムデバイダーで分周された
ＶＣＯからの発振信号ｆｐとリファレンスデバイダで分
周されたリファレンス信号ｆｒとの位相を比較するフェ
ーズコンパレターと、該ファーズコンパレーターからの
位相誤差信号でチャージポンプされるチャージポンプ回
路とを有するＰＬＬ回路と、 ウインドコンパレータ電圧の上限を検出する第1のコン
パレーターと、ウイン ドコンパレータ-電圧の下限を検出する第２のコンパレ
ーターとよりなるウインドコンパレーターと、 前記ウインドカンパレーターからの制御信号に応じて切
換信号を発生し、前記切換スイッチを切換えるＶＣＯ制
御コントロール回路とよりなり、 前記切換スイッチを介して加えられプログラムデバイダ
ーで分周された一のＶＣＯの発振周波数と前記ＰＬＬ回
路に加えられた選択されるべき周波数データに基づきリ
フェレンスデバイダーより得られるリファレンス信号と
をフェーズコンパレータで位相比較し、前記位相比較し
得られた位相誤差信号に応じたチューニング電圧を発生
させ、 ウインドコンパレーターに前記チューニング電圧を加
え、 該チューニング電圧が定められたウインドコンパレータ
ー電圧内にないときには制御信号を発生しＶＣＯ制御コ
ントロール回路に加え、該ＶＣＯ制御コントロール回路
から切換信号を発生し切換スイッチを切換え、 前記直流電圧が定められたウインドコンパレーター電圧
内になったときには、前記ＰＬＬ回路をロックしその状
態を保持し、選択されたＶＣＯからの発振信号を取出す
ようにしたことを特徴とするＶＣＯ自動切換回路。2. A plurality of VCs having different oscillation frequency bands.
O, a plurality of changeover switches for switching the plurality of VCOs, a program divider for dividing an oscillation signal of the VCO applied via the changeover switch, and a reference divider for dividing a reference signal from a reference signal oscillator A phase comparator for comparing the phase of the oscillation signal fp from the VCO divided by the program divider with the phase of the reference signal fr divided by the reference divider, and a charge pump based on the phase error signal from the phase comparator. A first comparator for detecting the upper limit of the window comparator voltage, and a window comparator comprising a window comparator and a second comparator for detecting the lower limit of the voltage. The Wind Campa A VCO control control circuit for generating a switching signal in accordance with a control signal from the oscillator and switching the changeover switch. The oscillation frequency of one VCO added through the changeover switch and divided by a program divider is determined by the A phase comparator compares a phase of a reference signal obtained from a reference divider based on frequency data to be selected applied to the PLL circuit, and generates a tuning voltage according to the phase error signal obtained by the phase comparison. When the tuning voltage is not within a predetermined window comparator voltage, a control signal is generated and applied to a VCO control circuit, and a switching signal is generated from the VCO control circuit. Switch to the previous When the DC voltage is within a predetermined window comparator voltage, the PLL circuit is locked to hold the state, and an oscillation signal from a selected VCO is taken out, so that VCO automatic switching is performed. circuit.
を設け、ＰＬＬ回路が一旦ロックされた後に、アンロッ
クを検出したとき一定時間経過後に再度ロック／アンロ
ックの検出を行うことを特徴とする請求項１又は請求項
２記載のＶＣＯ自動切換回路。3. The lock circuit according to claim 1, wherein a lock detector is provided in the PLL circuit, and after the PLL circuit is once locked, when the unlock is detected, the lock / unlock is detected again after a lapse of a predetermined time. The VCO automatic switching circuit according to claim 1 or 2.
帯域の順に巡回して切換ることを特徴とする請求項１項
又は請求項２記載のＶＣＯ自動切換回路。4. The automatic VCO switching circuit according to claim 1, wherein the changeover switch circulates and switches the VCO in the order of the oscillation frequency band.
数帯域が中心にあるＶＣＯを選択することを特徴とする
請求項４記載のＶＣＯ自動切換回路。5. The automatic VCO switching circuit according to claim 4, wherein said changeover switch selects a VCO whose oscillation frequency band is centered in an initial state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053500A JP2002261607A (en) | 2001-02-28 | 2001-02-28 | Vco automatic changeover circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001053500A JP2002261607A (en) | 2001-02-28 | 2001-02-28 | Vco automatic changeover circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261607A true JP2002261607A (en) | 2002-09-13 |
Family
ID=18913960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001053500A Pending JP2002261607A (en) | 2001-02-28 | 2001-02-28 | Vco automatic changeover circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261607A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049575A1 (en) * | 2002-11-22 | 2004-06-10 | Nec Corporation | Pll circuit |
| US7221920B2 (en) | 2003-07-24 | 2007-05-22 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator, frequency synthesizer and communication apparatus |
| JP2009182918A (en) * | 2008-02-01 | 2009-08-13 | Toyota Industries Corp | Voltage controlled oscillation circuit |
| JP2009194683A (en) * | 2008-02-15 | 2009-08-27 | Toyota Industries Corp | Pll circuit |
| JP2009232072A (en) * | 2008-03-21 | 2009-10-08 | Toyota Industries Corp | Pll circuit |
| JP2010288202A (en) * | 2009-06-15 | 2010-12-24 | Fujitsu Ltd | Pll circuit and voltage controlled oscillator |
-
2001
- 2001-02-28 JP JP2001053500A patent/JP2002261607A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049575A1 (en) * | 2002-11-22 | 2004-06-10 | Nec Corporation | Pll circuit |
| US7180375B2 (en) | 2002-11-22 | 2007-02-20 | Nec Corporation | PLL circuit |
| US7221920B2 (en) | 2003-07-24 | 2007-05-22 | Kabushiki Kaisha Toshiba | Voltage controlled oscillator, frequency synthesizer and communication apparatus |
| JP2009182918A (en) * | 2008-02-01 | 2009-08-13 | Toyota Industries Corp | Voltage controlled oscillation circuit |
| JP2009194683A (en) * | 2008-02-15 | 2009-08-27 | Toyota Industries Corp | Pll circuit |
| JP2009232072A (en) * | 2008-03-21 | 2009-10-08 | Toyota Industries Corp | Pll circuit |
| JP2010288202A (en) * | 2009-06-15 | 2010-12-24 | Fujitsu Ltd | Pll circuit and voltage controlled oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2007108534A1 (en) | Voltage controlled oscillation circuit | |
| US7120413B2 (en) | Television tuner and method of processing a received RF signal | |
| US6525612B2 (en) | Mode control of PLL circuit | |
| US6864729B2 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| US7295824B2 (en) | Frequency multiplier pre-stage for fractional-N phase-locked loops | |
| US6154097A (en) | PLL oscillating circuit including oscillating circuit with mutual conductance controlled | |
| JP2002261607A (en) | Vco automatic changeover circuit | |
| KR20010093099A (en) | Phase locked loop frequency generating circuit and a receiver using the circuit | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH0993125A (en) | Pll synthesizer circuit | |
| US7103132B1 (en) | Phase comparator and method of controlling power saving operation of the same, and semiconductor integrated circuit | |
| US20020024364A1 (en) | Frequency synthesizer having shortened lock-up time | |
| JP4288425B2 (en) | PLL circuit | |
| US20030214330A1 (en) | Phase-locked loop circuit | |
| EP0881775A1 (en) | A clock generator | |
| JP3386026B2 (en) | PLL circuit | |
| JP2004120215A (en) | Voltage-controlled oscillator, pll frequency synthesizer, and integrated circuit | |
| KR100536937B1 (en) | Frequency Synthesizer | |
| JP2579260B2 (en) | PLL frequency synthesizer and tuner | |
| JPH06164387A (en) | Phase locked loop frequency synthesizer | |
| US20050266816A1 (en) | PLL synthesizer | |
| JP2008017342A (en) | Pll circuit | |
| JPH06104747A (en) | Phase locked loop circuit | |
| JP2638830B2 (en) | Frequency synthesizer | |
| WO1995010880A1 (en) | Adaptive bandwidth controlled frequency synthesizer |