JP2009194683A - Pll circuit - Google Patents
Pll circuit Download PDFInfo
- Publication number
- JP2009194683A JP2009194683A JP2008034265A JP2008034265A JP2009194683A JP 2009194683 A JP2009194683 A JP 2009194683A JP 2008034265 A JP2008034265 A JP 2008034265A JP 2008034265 A JP2008034265 A JP 2008034265A JP 2009194683 A JP2009194683 A JP 2009194683A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- circuit
- value
- selection data
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
本発明は、複数のＶＣＯを切り替えて使用するＰＬＬ回路に関する。 The present invention relates to a PLL circuit that switches between a plurality of VCOs.
テレビ受信機などの広い周波数範囲の信号を受信する機器では、発振周波数帯域の異なる複数のＶＣＯを切り替えて発振回路を構成している。
特許文献１には、テレビジョン受信機等の無線装置に用いられるＶＣＯにおいて、ＶＣＯ回路群の中から所望の出力信号を選択し、選択された信号を分周した信号と基準信号との位相差に応じた制御電圧をＶＣＯに供給することが記載されている。
In a device that receives signals in a wide frequency range such as a television receiver, an oscillation circuit is configured by switching a plurality of VCOs having different oscillation frequency bands.
In Patent Document 1, in a VCO used in a radio apparatus such as a television receiver, a desired output signal is selected from a group of VCO circuits, and a phase difference between a signal obtained by dividing the selected signal and a reference signal is disclosed. It is described that a control voltage corresponding to the VCO is supplied to the VCO.
特許文献２には、異なる周波数可変範囲の複数のＶＣＯの中から１つのＶＣＯを選択するＶＣＯ選択器を有するＰＬＬにおいて、ＰＬＬのプログラマブル分周器にセットするデータを複数切り替え、ＰＬＬのロック検出出力がロックを示しているかどうかにより、最適なＶＣＯかどうかを確認することが記載されている。 In Patent Document 2, in a PLL having a VCO selector that selects one VCO from a plurality of VCOs having different frequency variable ranges, a plurality of data to be set in a programmable frequency divider of the PLL are switched, and a lock detection output of the PLL Confirms whether the VCO is an optimal VCO depending on whether or not indicates a lock.
特許文献３には、共振タンク回路と、共振タンク回路の共振周波数で発振、増幅する増幅回路と、発振周波数バンドを可変させる容量バンド切り替え回路と、各発振周波数バンドに適した電流を増幅回路に供給する電流バンド切り替え回路を備える電圧制御発振器について記載されている。各発振周波数バンドに適した電流を増幅回路に供給することで位相雑音特性を改善することができる。 Patent Document 3 discloses a resonance tank circuit, an amplification circuit that oscillates and amplifies at the resonance frequency of the resonance tank circuit, a capacitor band switching circuit that varies the oscillation frequency band, and a current that is suitable for each oscillation frequency band. A voltage controlled oscillator comprising a current band switching circuit to supply is described. The phase noise characteristic can be improved by supplying a current suitable for each oscillation frequency band to the amplifier circuit.
特許文献４には、電圧制御発振回路の発振出力の最大値を検出する最大値検出回路と、発振出力の最小値を検出する最小値検出回路を有し、発振出力の最大値と最小値の差が所定の電圧と等しくなるように、電圧制御発振回路に供給するバイアス電流を制御することが記載されている。これにより、安定した位相雑音特性を得ることができる。
本発明の課題は、複数のＶＣＯを切り替えて使用するＰＬＬ回路において、ＶＣＯの位相雑音を最適化することである。 An object of the present invention is to optimize the phase noise of a VCO in a PLL circuit that switches between a plurality of VCOs.
本発明のＰＬＬ回路は、可変電流源を有し、発振周波数帯域の異なる複数のＶＣＯと、ＶＣＯの発振周波数を制御する制御電圧のデジタル変換値に基づいて前記複数のＶＣＯの内の１を選択するＶＣＯ選択回路と、前記ＶＣＯ選択回路より出力されるＶＣＯ選択データと前記制御電圧のデジタル変換値とに基づいて前記可変電流源のバイアス電流を制御するバイアス電流設定回路とを備える。 The PLL circuit of the present invention has a variable current source and selects one of the plurality of VCOs based on a plurality of VCOs having different oscillation frequency bands and a digital conversion value of a control voltage for controlling the oscillation frequency of the VCO. And a bias current setting circuit for controlling the bias current of the variable current source based on the VCO selection data output from the VCO selection circuit and the digital conversion value of the control voltage.
この発明によれば、ＶＣＯの可変電流源のバイアス電流を共振インピーダンスに応じて調整することで、ＶＣＯの位相雑音を最適化することができる。
上記の発明のＰＬＬ回路において、前記バイアス電流設定回路は、前記ＶＣＯ選択データと前記制御電圧のデジタル変換値をデコードして、選択したＶＣＯの発振出力振幅が所望の値となるバイアス設定値を前記可変電流源に出力する。
According to the present invention, the phase noise of the VCO can be optimized by adjusting the bias current of the variable current source of the VCO according to the resonance impedance.
In the PLL circuit of the above invention, the bias current setting circuit decodes the digital conversion value of the VCO selection data and the control voltage, and sets a bias setting value at which the oscillation output amplitude of the selected VCO becomes a desired value. Output to variable current source.
このように構成することで、ＶＣＯの発振出力振幅を所望の値にして位相雑音を最適化すことができる。
上記の発明のＰＬＬ回路において、前記複数のＶＣＯは、それぞれ複数のキャパシタとスイッチが直列に接続されたキャパシタ切り替え回路を有し、前記ＶＣＯ選択回路は、前記キャパシタ切り替え回路の複数のキャパシタの内の任意のキャパシタを選択するキャパシタ選択データを前記キャパシタ切り替え回路に出力し、前記バイアス電流設定回路は、前記ＶＣＯ選択データと前記キャパシタ選択データと前記制御電圧のデジタル変換値に基づいて前記可変電流源のバイアス電流を制御する。
With this configuration, the phase noise can be optimized by setting the oscillation output amplitude of the VCO to a desired value.
In the PLL circuit according to the above invention, each of the plurality of VCOs includes a capacitor switching circuit in which a plurality of capacitors and a switch are connected in series, and the VCO selection circuit includes a plurality of capacitors of the capacitor switching circuit. Capacitor selection data for selecting an arbitrary capacitor is output to the capacitor switching circuit, and the bias current setting circuit is configured to output the variable current source based on the VCO selection data, the capacitor selection data, and the digital conversion value of the control voltage. Control the bias current.
このように構成することでＶＣＯ選択データとキャパシタ選択データと制御電圧のデジタル変換値に基づいて可変電流源のバイアス電流を調整し、ＶＣＯの位相雑音を最適化することができる。 With this configuration, the bias current of the variable current source can be adjusted based on the VCO selection data, the capacitor selection data, and the digital conversion value of the control voltage, and the phase noise of the VCO can be optimized.
本発明によれば、ＰＬＬ回路に用いられる複数のＶＣＯの位相雑音を最適化することができる。 According to the present invention, phase noise of a plurality of VCOs used in a PLL circuit can be optimized.
以下、本発明の好適な実施の形態について説明する。図１は、実施の形態のＰＬＬ回路１１の回路図である。
ＰＬＬ回路１１は、発振周波数帯域が異なる複数のＶＣＯ（Voltage Controlled Oscillator）１２−１、１２−２・・１２−ｎと、差動増幅器１３と、パルス信号を出力する増幅器１４と、発振信号を１／Ｎに分周する１／Ｎ分周器１５と、位相検出器１６と、チャージポンプ１７と、ループフィルタ１８と、ＶＣＯ１２−１〜１２−ｎの選択及びＶＣＯ１２−１〜１２−ｎの可変電流源のバイアス電流の調整を行う制御回路１９とからなる。ＶＣＯ１２−１〜１２−ｎは、発振周波数が連続するように発振周波数帯域の一部が重複している。
Hereinafter, preferred embodiments of the present invention will be described. FIG. 1 is a circuit diagram of a PLL circuit 11 according to the embodiment.
The PLL circuit 11 includes a plurality of VCOs (Voltage Controlled Oscillators) 12-1, 12-2,... 12-n having different oscillation frequency bands, a differential amplifier 13, an amplifier 14 that outputs a pulse signal, and an oscillation signal. 1 / N frequency divider 15 that divides into 1 / N, phase detector 16, charge pump 17, loop filter 18, selection of VCOs 12-1 to 12-n and VCOs 12-1 to 12-n And a control circuit 19 for adjusting the bias current of the variable current source. In the VCOs 12-1 to 12-n, part of the oscillation frequency band overlaps so that the oscillation frequency is continuous.
図２は、発振周波数帯域の異なる２個のＶＣＯの発振出力振幅と位相雑音の関係を示す図である。
図２に示すように、ＶＣＯの位相雑音は発振出力振幅により変化するが、発振出力振幅を２．８〜３．２Ｖ程度にすれば位相雑音を最適化できる。ＶＣＯの発振出力振幅は、ＶＣＯのタンク回路の共振インピーダンスと増幅部の電流により決まる。
FIG. 2 is a diagram showing the relationship between the oscillation output amplitude and phase noise of two VCOs having different oscillation frequency bands.
As shown in FIG. 2, the phase noise of the VCO varies depending on the oscillation output amplitude, but the phase noise can be optimized by setting the oscillation output amplitude to about 2.8 to 3.2V. The oscillation output amplitude of the VCO is determined by the resonance impedance of the VCO tank circuit and the current of the amplifier.
従って、複数のＶＣＯ１２−１〜１２−ｎを切り替えて使用する場合でも、それぞれのＶＣＯ１２−１〜１２−ｎのタンク回路の共振インピーダンスに応じて増幅部の電流を変化させることで、ＶＣＯ１２−１〜１２−ｎの発振出力振幅を位相雑音が最適となるように調整することができる。 Therefore, even when a plurality of VCOs 12-1 to 12-n are switched and used, by changing the current of the amplifying unit according to the resonance impedance of the tank circuit of each VCO 12-1 to 12-n, the VCO 12-1 The oscillation output amplitude of ˜12-n can be adjusted to optimize the phase noise.
そこで、本実施の形態では、どのＶＣＯを選択するかを決めるＶＣＯ選択データと、タンク回路の容量値を決めるキャパシタ選択データ（ＶＳＢデータ）と、ＶＣＯの発振周波数を決める制御電圧（ループフィルタ１８の出力電圧ＶＴ）のデジタル変換値とに基づいて増幅部の電流を制御することで、それぞれのＶＣＯ１２−１〜１２−ｎの位相雑音が最適となるようにしている。 Therefore, in this embodiment, VCO selection data that determines which VCO is selected, capacitor selection data that determines the capacitance value of the tank circuit (VSB data), and a control voltage that determines the oscillation frequency of the VCO (of the loop filter 18). By controlling the current of the amplifier based on the digital conversion value of the output voltage VT), the phase noise of each of the VCOs 12-1 to 12-n is optimized.
図３は、ｎ個のＶＣＯ１２−１〜１２−ｎと、ＶＣＯ選択回路２３と、ＡＤＣ回路２４と、可変電流源Ｉ１のバイアス電流を調整するバイアス電流設定回路２５の回路図である。 FIG. 3 is a circuit diagram of the bias current setting circuit 25 that adjusts the bias current of the n VCOs 12-1 to 12-n, the VCO selection circuit 23, the ADC circuit 24, and the variable current source I1.
ＶＣＯ１２−１は、ＭＯＳトランジスタＴＲ１とＴＲ２と可変電流源Ｉ１からなる増幅部と、タンク回路２１−１とで構成されている。可変電流源Ｉ１は、例えば、スイッチに接続された複数の電流源で構成されており、それぞれのスイッチをオン、オフ制御することで電流値を可変することができる。可変電流源Ｉ１のスイッチのオン、オフは、後述するバイアス設定値に基づいて行われる。 The VCO 12-1 includes an amplifying unit including MOS transistors TR1 and TR2 and a variable current source I1, and a tank circuit 21-1. The variable current source I1 is composed of, for example, a plurality of current sources connected to switches, and the current value can be varied by controlling each switch on and off. The variable current source I1 is turned on / off based on a bias setting value to be described later.
タンク回路２１−１は、インダクタＬ１ａ、Ｌ１ｂと、可変容量ダイオードＤ１、Ｄ２と、キャパシタ切り替え回路（ＣＡＰＳＷ）２２−１ａ、２２−１ｂからなる。
タンク回路２１−１のインダクタＬ１ａ、Ｌ１ｂの一端は、電源電圧ＶＤＤに接続され、インダクタＬ１ａの他端は、可変容量ダイオードＤ１のアノードと、キャパシタ切り替え回路２２−１ａに接続されている。また、インダクタＬ１ｂの他端は、可変容量ダイオードＤ２のアノードとキャパシタ切り替え回路２２−１ｂに接続されている。可変容量ダイオードＤ１、Ｄ２のカソードには、ループフィルタ１８から出力されるアナログの制御電圧ＶＴが印加される。
The tank circuit 21-1 includes inductors L1a and L1b, variable capacitance diodes D1 and D2, and capacitor switching circuits (CAPSW) 22-1a and 22-1b.
One end of the inductors L1a and L1b of the tank circuit 21-1 is connected to the power supply voltage VDD, and the other end of the inductor L1a is connected to the anode of the variable capacitance diode D1 and the capacitor switching circuit 22-1a. The other end of the inductor L1b is connected to the anode of the variable capacitance diode D2 and the capacitor switching circuit 22-1b. An analog control voltage VT output from the loop filter 18 is applied to the cathodes of the variable capacitance diodes D1 and D2.
キャパシタ切り替え回路２２−１ａ、２２−１ｂは、ｎ個のキャパシタＣ１〜ＣｎとスイッチＳＷ１〜ＳＷｎからなり、それぞれのキャパシタＣ１〜ＣｎとスイッチＳＷ１〜ＳＷｎは直列に接続されている。キャパシタ切り替え回路２２−１ａ、２２−１ｂには、ＶＣＯ選択回路２３からＶＳＢデータが出力され、このＶＳＢデータによりどのスイッチＳＷ１〜ＳＷｎをオン、オフするかが決まる。キャパシタ切り替え回路２２−１ａ、２２−１ｂのキャパシタを切り替えることで、ＶＣＯ１２−１の発振周波数帯域を切り替えることができる。 The capacitor switching circuits 22-1a and 22-1b include n capacitors C1 to Cn and switches SW1 to SWn. The capacitors C1 to Cn and the switches SW1 to SWn are connected in series. The VSB data is output from the VCO selection circuit 23 to the capacitor switching circuits 22-1a and 22-1b, and which switch SW1 to SWn is turned on / off is determined by the VSB data. By switching the capacitors of the capacitor switching circuits 22-1a and 22-1b, the oscillation frequency band of the VCO 12-1 can be switched.
また、ＶＣＯ選択回路２３からはＶＣＯ選択データが出力され、このＶＣＯ選択データにより、ＶＣＯ１２−１〜１２−ｎの内のどのＶＣＯを選択するかが決められる。例えば、ＶＣＯ選択回路２３は、最初に最も発振周波数帯域の低いＶＣＯ（または目的とする周波数に近いＶＣＯ）を選択し、ＶＣＯの発振周波数を制御する制御電圧のデジタル変換値が、ある上限値より大きいか、下限値より小さいかを判定する。制御電圧のデジタル変換値が上限値より大きいときには、現在選択しているＶＣＯの次に発振周波数帯域が高いＶＣＯを指定するＶＣＯ選択データを出力する。また、制御電圧のデジタル変換値が下限値より小さいときには、発振周波数帯域が1段低いＶＣＯを指定するＶＣＯ選択信号を出力する。 Also, VCO selection data is output from the VCO selection circuit 23, and this VCO selection data determines which of the VCOs 12-1 to 12-n is to be selected. For example, the VCO selection circuit 23 first selects the VCO having the lowest oscillation frequency band (or the VCO close to the target frequency), and the digital conversion value of the control voltage for controlling the oscillation frequency of the VCO is greater than a certain upper limit value. It is determined whether it is larger or smaller than the lower limit value. When the digital conversion value of the control voltage is larger than the upper limit value, VCO selection data designating a VCO having the next highest oscillation frequency band after the currently selected VCO is output. Further, when the digital conversion value of the control voltage is smaller than the lower limit value, a VCO selection signal designating a VCO whose oscillation frequency band is one step lower is output.
他のＶＣＯ１２−２〜１２−ｎも、上述したＶＣＯ１２−１と同じ回路構成を有している。例えば、ＶＣＯ１２−２のキャパシタ切り替え回路２２−２ａ、２２−２ｂも、ＶＣＯ１２−１のキャパシタ切り替え回路２２−１ａ、２２−１ｂと同じようにｎ個のスイッチとキャパシタが直列に接続されて構成されている。ただし、キャパシタの容量が、ＶＣＯ１２−２の発振周波数に応じた容量値に設計されている。 The other VCOs 12-2 to 12-n also have the same circuit configuration as the VCO 12-1 described above. For example, the capacitor switching circuits 22-2a and 22-2b of the VCO 12-2 are also configured by connecting n switches and capacitors in series in the same manner as the capacitor switching circuits 22-1a and 22-1b of the VCO 12-1. ing. However, the capacitance of the capacitor is designed to be a capacitance value corresponding to the oscillation frequency of the VCO 12-2.
ＡＤＣ回路２４は、ループフィルタ１８の出力電圧（ＶＣＯ発振周波数制御電圧）ＶＴをデジタル値ＶＴＤに変換してバイアス電流設定回路２５に出力する。
バイアス電流設定回路２５は、制御電圧のデジタル変換値（以下、ＶＴＤと記載）と、ＶＣＯ選択データと、キャパシタ切り替え回路２２−１ａ、２２−１ｂ等の容量値を決めるＶＳＢデータをデコードしてＶＣＯ１２−１〜１２−ｎの可変電流源Ｉ１の電流値を決めるバイアス設定値を出力する。
The ADC circuit 24 converts the output voltage (VCO oscillation frequency control voltage) VT of the loop filter 18 into a digital value VTD and outputs it to the bias current setting circuit 25.
The bias current setting circuit 25 decodes the VCO data for determining the digital conversion value of the control voltage (hereinafter referred to as VTD), the VCO selection data, and the capacitance value of the capacitor switching circuits 22-1a, 22-1b, etc. A bias setting value that determines the current value of the variable current source I1 of −1 to 12-n is output.
前述したように、ＶＣＯの位相雑音を最適化するためには、発振出力振幅を一定範囲の値（例えば、２．８〜３．２Ｖ）にする必要がある。発振周波数帯域の異なる複数のＶＣＯ１２−１〜１２−ｎを切り替えて使用する場合には、選択されたＶＣＯのタンク回路２（以下、選択されたＶＣＯのタンク回路をタンク回路２１−ｉで表す）の共振インピーダンスに応じて可変電流源Ｉ１の電流を調整すれば、発振出力振幅を所望の値にすることができる。 As described above, in order to optimize the phase noise of the VCO, it is necessary to set the oscillation output amplitude to a value within a certain range (for example, 2.8 to 3.2 V). When a plurality of VCOs 12-1 to 12-n having different oscillation frequency bands are switched and used, the tank circuit 2 of the selected VCO (hereinafter, the tank circuit of the selected VCO is represented by a tank circuit 21-i). If the current of the variable current source I1 is adjusted in accordance with the resonance impedance, the oscillation output amplitude can be set to a desired value.
タンク回路２１−ｉの共振インピーダンスは、ＶＣＯ選択データと、タンク回路２１−ｉの容量値を決めるＶＳＢデータと、ＶＴＤとにより定まる。従って、ＶＣＯ選択データとＶＳＢデータとＶＴＤの値が決まれば、その条件において発振出力振幅が所望の値となる（位相雑音が最適となる）可変電流源Ｉ１のバイアス電流値を計算により求めることができる。 The resonant impedance of the tank circuit 21-i is determined by VCO selection data, VSB data that determines the capacitance value of the tank circuit 21-i, and VTD. Therefore, if the values of the VCO selection data, the VSB data, and the VTD are determined, the bias current value of the variable current source I1 having the desired oscillation output amplitude (phase noise is optimized) under the conditions can be obtained by calculation. it can.
ＶＣＯ選択データとＶＳＢデータと制御電圧のデジタル変換値ＶＴＤと、発振出力振幅が所望の値となる可変電流源Ｉ１のバイアス電流の関係を計算により求めることができるので、ＶＣＯ選択データとＶＳＢデータと制御電圧のデジタル変換値ＶＴＤが入力されたとき、それらのデータにより一義的に決まるバイアス電流値（バイアス設定値）を出力する回路は、デコーダ回路等のデジタル回路により構成することができる。 Since the relationship between the VCO selection data, the VSB data, the digital conversion value VTD of the control voltage, and the bias current of the variable current source I1 at which the oscillation output amplitude becomes a desired value can be obtained by calculation, the VCO selection data and the VSB data A circuit that outputs a bias current value (bias setting value) that is uniquely determined by the data when the digital conversion value VTD of the control voltage is input can be configured by a digital circuit such as a decoder circuit.
バイアス電流設定回路２５は、ＶＣＯ選択データとＶＳＢデータとＶＴＤをデコードして、予め計算により求めたバイアス設定値を出力する回路であり、例えば、デコーダ回路により構成されている。 The bias current setting circuit 25 is a circuit that decodes the VCO selection data, VSB data, and VTD, and outputs a bias setting value obtained in advance by calculation. The bias current setting circuit 25 includes, for example, a decoder circuit.
なお、図３のＡＤＣ回路２４、ＶＣＯ選択回路２３、バイアス電流設定回路２５は、図１の制御回路１９に該当する。
図４〜図６は、ＶＳＢデータが一定値のとき、ＶＣＯ選択データが一定値のとき、ＶＳＢデータとＶＣＯ選択データの両方を変化させたときに、ＶＴＤと計算により求めたバイアス設定値との関係を示すグラフである。
The ADC circuit 24, the VCO selection circuit 23, and the bias current setting circuit 25 in FIG. 3 correspond to the control circuit 19 in FIG.
4 to 6 show that when the VSB data is a constant value, when the VCO selection data is a constant value, when both the VSB data and the VCO selection data are changed, the VTD and the bias setting value obtained by calculation are calculated. It is a graph which shows a relationship.
バイアス設定値は、ＶＣＯ選択データとＶＳＢデータとＶＴＤをパラメータとし、それらの値を変化させたときに、発振出力振幅が所望の値（例えば、２．８〜３．２Ｖの範囲の値）になるような可変電流源Ｉ１のバイアス電流値を計算により求めている。 The bias setting value uses the VCO selection data, VSB data, and VTD as parameters, and when these values are changed, the oscillation output amplitude becomes a desired value (for example, a value in the range of 2.8 to 3.2 V). The bias current value of the variable current source I1 is determined by calculation.
図４は、ＶＳＢデータが一定値「１」で、ＶＣＯ選択データを変化させた場合のＶＴＤとバイアス設定値の関係を示すグラフである。
図４のグラフは、発振周波数帯域が１番低いＶＣＯを指定するＶＣＯ選択データを「０」、発振周波数帯域が２番目に低いＶＣＯを指定するＶＣＯ選択データを「１」、発振周波数帯域が３番目に低いＶＣＯを指定するＶＣＯ選択データを「２」としたときに、ＶＴＤに対して、各ＶＣＯの発振出力振幅が所望の値（例えば、２．８〜３．２Ｖの範囲の値）になるようなバイアス設定値を計算により求め、ＶＴＤとバイアス設定値の関係をグラフで表したものである。
FIG. 4 is a graph showing the relationship between the VTD and the bias setting value when the VSB data is a constant value “1” and the VCO selection data is changed.
In the graph of FIG. 4, the VCO selection data specifying the VCO with the lowest oscillation frequency band is “0”, the VCO selection data specifying the VCO with the second lowest oscillation frequency band is “1”, and the oscillation frequency band is 3 When the VCO selection data for designating the second lowest VCO is “2”, the oscillation output amplitude of each VCO is set to a desired value (for example, a value in the range of 2.8 to 3.2 V) with respect to the VTD. Such a bias setting value is obtained by calculation, and the relationship between the VTD and the bias setting value is represented by a graph.
例えば、ＶＣＯ選択データが「０」で、発振周波数帯域が１番低いＶＣＯが選択された状態で、ＶＴＤが「０」のときにはバイアス設定値を「４」、ＶＴＤが「１」のときにはバイアス設定値を「３」にすれば、発振出力振幅を所望の値にして位相雑音を最適化することができる。 For example, when the VCO selection data is “0” and the VCO with the lowest oscillation frequency band is selected, the bias setting value is “4” when the VTD is “0” and the bias setting when the VTD is “1”. If the value is set to “3”, the phase noise can be optimized by setting the oscillation output amplitude to a desired value.
また、ＶＣＯ選択データが「１」で、発振周波数帯域が２番目に低いＶＣＯが選択された状態で、ＶＴＤが「０」のときにはバイアス設定値を「１１」、ＶＴＤが「１」のときにはバイアス設定値「１０」にすれば、発振出力振幅を所望の値にして位相雑音を最適化することができる。 When the VCO selection data is “1” and the VCO having the second lowest oscillation frequency band is selected, the bias setting value is “11” when the VTD is “0”, and the bias is set when the VTD is “1”. If the set value is “10”, the phase noise can be optimized by setting the oscillation output amplitude to a desired value.
図５は、ＶＣＯ選択データが一定値「１」で、ＶＳＢデータを「０」、「１」、「２」と変化させた場合のＶＴＤとバイアス設定値の関係を示すグラフである。
この場合も、任意のＶＴＤに対して、ＶＣＯの発振出力振幅が所望の値となるようなバイアス設定値を計算により求め、ＶＴＤとバイアス設定値の関係をグラフで表すことができる。
FIG. 5 is a graph showing the relationship between the VTD and the bias setting value when the VCO selection data is a constant value “1” and the VSB data is changed to “0”, “1”, “2”.
Also in this case, it is possible to obtain a bias setting value by calculation so that the oscillation output amplitude of the VCO becomes a desired value for an arbitrary VTD, and the relationship between the VTD and the bias setting value can be represented by a graph.
例えば、ＶＣＯ選択データが「１」で、ＶＳＢデータが「０」の状態（図３のキャパシタＣ１が選択された状態）で、ＶＴＤが「０」のときにはバイアス設定値を「１５」に、ＶＴＤが「１」のときにはバイアス設定値を「１４」に設定すれば、発振出力振幅を所望の値にして位相雑音を最適化することができる。 For example, when the VCO selection data is “1”, the VSB data is “0” (the capacitor C1 in FIG. 3 is selected), and the VTD is “0”, the bias setting value is set to “15”. When the bias setting value is set to “14” when “1” is “1”, it is possible to optimize the phase noise by setting the oscillation output amplitude to a desired value.
また、ＶＳＢデータが「２」で、ＶＴＤが「０」のときにはバイアス設定値を「７」に、ＶＴＤが「１」のときにはバイアス設定値を「５」に設定すれば、発振出力振幅を目的とする値にして位相雑音を最適化することができる。 When the VSB data is “2” and the VTD is “0”, the bias setting value is set to “7”, and when the VTD is “1”, the bias setting value is set to “5”. Can be used to optimize the phase noise.
図６は、ＶＣＯ選択データとＶＳＢデータの両方を変化させた場合のＶＴＤとバイアス設定値の関係を示すグラフである。
例えば、ＶＣＯ選択データが「２」、ＶＳＢデータが「０」で、ＶＴＤが「０」のときにはバイアス設定値を「３１」、ＶＴＤが「１」のときにはバイアス設定値を「２９」、制御電圧ＶＴＤが「２」のときにはバイアス設定値を「２８」に設定すれば、発振出力振幅を目的とする値にして位相雑音を最適化することができる。
FIG. 6 is a graph showing the relationship between the VTD and the bias setting value when both the VCO selection data and the VSB data are changed.
For example, when the VCO selection data is “2”, the VSB data is “0”, and the VTD is “0”, the bias setting value is “31”, when the VTD is “1”, the bias setting value is “29”, and the control voltage If the bias setting value is set to “28” when the VTD is “2”, the phase noise can be optimized by setting the oscillation output amplitude to a target value.
上述したようにＶＣＯ選択データと、ＶＳＢデータと、ＶＴＤとから、発振出力振幅が所望の値となる、可変電流源Ｉ１のバイアス設定値は計算により求めることができる。従って、ＶＣＯ選択データとＶＳＢデータとＶＴＤをパラメータとして入力したときに、最適なバイアス設定値を出力するバイアス電流設定回路２５は、デコーダ回路等のデジタル回路により実現することができる。そして、そのバイアス電流設定回路２５により可変電流源Ｉ１のバイアス電流を可変制御することで、ＶＣＯ１２−１〜１２−ｎの位相雑音を低減することができる。 As described above, from the VCO selection data, VSB data, and VTD, the bias setting value of the variable current source I1 at which the oscillation output amplitude becomes a desired value can be obtained by calculation. Therefore, when the VCO selection data, VSB data, and VTD are input as parameters, the bias current setting circuit 25 that outputs an optimum bias setting value can be realized by a digital circuit such as a decoder circuit. The bias current of the variable current source I1 is variably controlled by the bias current setting circuit 25, whereby the phase noise of the VCOs 12-1 to 12-n can be reduced.
上述した実施の形態によれば、複数のＶＣＯの内の１つを選択するＶＣＯ選択データと、タンク回路に接続する容量を決めるＶＳＢデータと、ＶＣＯの発振周波数を制御する制御電圧ＶＴＤに基づいて可変電流源Ｉ１のバイアス電流を制御することで、ＶＣＯの位相雑音を最適化することができる。 According to the above-described embodiment, based on the VCO selection data for selecting one of a plurality of VCOs, the VSB data for determining the capacity connected to the tank circuit, and the control voltage VTD for controlling the oscillation frequency of the VCO. By controlling the bias current of the variable current source I1, the phase noise of the VCO can be optimized.
上述した実施の形態は、ＶＣＯ選択データとＶＳＢデータとＶＴＤの３つのデータをパラメータとしてバイアス設定値を決めているが、ＶＣＯがキャパシタ切り替え回路を有しない場合には、ＶＣＯ選択データとＶＴＤの２つのデータをパラメータとしてバイアス設定値を決めても良い。また、ＶＣＯは、ＭＯＳトランジスタに限らず、バイポーラトランジスタで構成しても良い。 In the above-described embodiment, the bias setting value is determined using three parameters of VCO selection data, VSB data, and VTD as parameters, but when the VCO does not have a capacitor switching circuit, VCO selection data and VTD 2 The bias setting value may be determined using two data as parameters. The VCO is not limited to a MOS transistor, and may be a bipolar transistor.
１１ ＰＬＬ回路
１２−１〜１２−ｎ ＶＣＯ
１５ １／Ｎ分周器
１６ 位相検出器
１７ チャージポンプ
１８ ループフィルタ
１９ ＶＣＯ制御回路
２３ ＶＣＯ選択回路
２４ ＡＤＣ回路
２５ バイアス電流設定回路
11 PLL circuit 12-1 to 12-n VCO
15 1 / N frequency divider 16 phase detector 17 charge pump 18 loop filter 19 VCO control circuit 23 VCO selection circuit 24 ADC circuit 25 bias current setting circuit
Claims (4)
ＶＣＯの発振周波数を制御する制御電圧のデジタル変換値に基づいて前記複数のＶＣＯの内の１を選択するＶＣＯ選択回路と、
前記ＶＣＯ選択回路より出力されるＶＣＯ選択データと前記制御電圧のデジタル変換値とに基づいて、前記可変電流源のバイアス電流を制御するバイアス電流設定回路と、
を備えるＰＬＬ回路。 A plurality of VCOs having variable current sources and different oscillation frequency bands;
A VCO selection circuit that selects one of the plurality of VCOs based on a digital conversion value of a control voltage that controls the oscillation frequency of the VCO;
A bias current setting circuit for controlling a bias current of the variable current source based on VCO selection data output from the VCO selection circuit and a digital conversion value of the control voltage;
A PLL circuit comprising:
前記バイアス電流設定回路は、前記ＶＣＯ選択データと前記キャパシタ切り替え回路のキャパシタを選択するキャパシタ選択データと前記制御電圧のデジタル変換値とに基づいて、前記可変電流源のバイアス電流を制御する請求項１または２記載のＰＬＬ回路。 Each of the plurality of VCOs includes a capacitor switching circuit in which a plurality of capacitors and a switch are connected in series.
The bias current setting circuit controls a bias current of the variable current source based on the VCO selection data, capacitor selection data for selecting a capacitor of the capacitor switching circuit, and a digital conversion value of the control voltage. Or the PLL circuit of 2.
前記ＶＣＯ選択回路は、前記キャパシタ切り替え回路の複数のキャパシタの内の任意のキャパシタを選択するキャパシタ選択データを前記キャパシタ切り替え回路に出力し、
前記バイアス電流設定回路は、前記ＶＣＯ選択データと前記キャパシタ選択データと前記制御電圧のデジタル変換値とに基づいて、前記可変電流源のバイアス電流を制御する請求項１または２記載のＰＬＬ回路。 Each of the plurality of VCOs includes a capacitor switching circuit in which a plurality of capacitors and a switch are connected in series.
The VCO selection circuit outputs capacitor selection data for selecting an arbitrary capacitor among the plurality of capacitors of the capacitor switching circuit to the capacitor switching circuit;
The PLL circuit according to claim 1, wherein the bias current setting circuit controls a bias current of the variable current source based on the VCO selection data, the capacitor selection data, and a digital conversion value of the control voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008034265A JP2009194683A (en) | 2008-02-15 | 2008-02-15 | Pll circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008034265A JP2009194683A (en) | 2008-02-15 | 2008-02-15 | Pll circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009194683A true JP2009194683A (en) | 2009-08-27 |
Family
ID=41076290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008034265A Pending JP2009194683A (en) | 2008-02-15 | 2008-02-15 | Pll circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009194683A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261607A (en) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | Vco automatic changeover circuit |
| JP2002280901A (en) * | 2000-12-22 | 2002-09-27 | Nokia Corp | Method for adjusting oscillator, and adjustable oscillator |
| JP2004266571A (en) * | 2003-02-28 | 2004-09-24 | Nec Electronics Corp | Voltage-controlled oscillator |
| JP2004289339A (en) * | 2003-03-20 | 2004-10-14 | Alps Electric Co Ltd | Multi-band oscillator |
-
2008
- 2008-02-15 JP JP2008034265A patent/JP2009194683A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002280901A (en) * | 2000-12-22 | 2002-09-27 | Nokia Corp | Method for adjusting oscillator, and adjustable oscillator |
| JP2002261607A (en) * | 2001-02-28 | 2002-09-13 | Sanyo Electric Co Ltd | Vco automatic changeover circuit |
| JP2004266571A (en) * | 2003-02-28 | 2004-09-24 | Nec Electronics Corp | Voltage-controlled oscillator |
| JP2004289339A (en) * | 2003-03-20 | 2004-10-14 | Alps Electric Co Ltd | Multi-band oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
| US9413366B2 (en) | Apparatus and methods for phase-locked loops with temperature compensated calibration voltage | |
| US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
| US7884657B2 (en) | Oscillation frequency control circuit | |
| US9484935B2 (en) | Apparatus and methods for frequency lock enhancement of phase-locked loops | |
| JP2007251228A (en) | Voltage-controlled oscillator, operating current adjusting device, and operation current adjustment method of the voltage-controlled oscillator | |
| JP2007158891A (en) | Frequency synthesizer, wireless communication apparatus and control method | |
| US9094021B2 (en) | Semiconductor device and variation information obtaining program | |
| JP2017168923A (en) | Semiconductor integrated circuit device and radio communication device | |
| JP2008148210A (en) | Voltage controlled oscillator, and pll circuit | |
| US8896390B2 (en) | Circuit of inductance/capacitance (LC) voltage-control oscillator | |
| JP2009194683A (en) | Pll circuit | |
| JP2001320235A (en) | Voltage controlled oscillator | |
| JP3993471B2 (en) | Frequency modulation correction circuit | |
| JP6392106B2 (en) | Receiver and voltage controlled oscillator | |
| JP2013058904A (en) | Phase synchronization circuit and television signal reception circuit | |
| KR102541865B1 (en) | System and method using temperature tracking for controlled oscillator with plurality of selectable coarse tuning capacitors | |
| KR100510462B1 (en) | Multi-Channel Voltage Controlled Oscillator with Automatic Adjustment and Its Oscillation Method | |
| JP2009182918A (en) | Voltage controlled oscillation circuit | |
| JP2010288129A (en) | Oscillator | |
| JPS6012828A (en) | Frequency synthesizer tuner having automatic adjusting function of radio frequency part | |
| JP2009065295A (en) | Voltage-controlled oscillator | |
| JP2010233060A (en) | Pll circuit | |
| JP2009164929A (en) | Signal generating circuit | |
| JP2006287459A (en) | Receiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120306 |