JP2002261231A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2002261231A JP2002261231A JP2001059493A JP2001059493A JP2002261231A JP 2002261231 A JP2002261231 A JP 2002261231A JP 2001059493 A JP2001059493 A JP 2001059493A JP 2001059493 A JP2001059493 A JP 2001059493A JP 2002261231 A JP2002261231 A JP 2002261231A
- Authority
- JP
- Japan
- Prior art keywords
- interposer substrate
- semiconductor device
- bump electrode
- support
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプ電極の形成領域を多く確保することが
できる半導体装置を得る。 【解決手段】 凹部３を有し所望の導体層２およびバン
プパッド４が形成されたインターポーザ基板１と、イン
ターポーザ基板１の上面にバンプパッド４と電気的に接
続された第１のバンプ電極５と、インターポーザ基板１
の凹部３の底面に配設されて収納され、インターポーザ
基板１の導体層２と電気的に接続されたＩＣチップ６
と、インターポーザ基板１の凹部３のＩＣチップ６上に
所定の間隔を設けてインターポーザ基板１に支持されて
配設された支持体８と、支持体８の上面に形成された第
２のバンプ電極１３とを備えたものである。
できる半導体装置を得る。 【解決手段】 凹部３を有し所望の導体層２およびバン
プパッド４が形成されたインターポーザ基板１と、イン
ターポーザ基板１の上面にバンプパッド４と電気的に接
続された第１のバンプ電極５と、インターポーザ基板１
の凹部３の底面に配設されて収納され、インターポーザ
基板１の導体層２と電気的に接続されたＩＣチップ６
と、インターポーザ基板１の凹部３のＩＣチップ６上に
所定の間隔を設けてインターポーザ基板１に支持されて
配設された支持体８と、支持体８の上面に形成された第
２のバンプ電極１３とを備えたものである。
Description
【０００１】
【発明の属する技術分野】この発明は、凹部を有するイ
ンターポーザ基板を備えた半導体装置および半導体装置
の製造方法に関し、特に、インターポーザ基板における
バンプ電極の形成領域を多く確保できるものである。
ンターポーザ基板を備えた半導体装置および半導体装置
の製造方法に関し、特に、インターポーザ基板における
バンプ電極の形成領域を多く確保できるものである。
【０００２】
【従来の技術】ＩＣチップ（ＬＳＩチップ）を収容する
凹部（キャビティ部）を有し、バンプ電極を有するイン
ターポーザ基板を備えた半導体装置を設計する場合、収
容するＬＳＩチップの数に合わせてキャビティ部の寸法
を決定し、その周辺に必要な個数のバンプ電極を配置し
ていた。
凹部（キャビティ部）を有し、バンプ電極を有するイン
ターポーザ基板を備えた半導体装置を設計する場合、収
容するＬＳＩチップの数に合わせてキャビティ部の寸法
を決定し、その周辺に必要な個数のバンプ電極を配置し
ていた。
【０００３】図１０は例えば特開平１０−９３０１３号
公報に示された従来の半導体装置の構成を示す断面図で
ある。図において、２１は凹部２２を有するインターポ
ーザ基板、２３はこのインターポーザ基板２１に形成さ
れた配線、２４はインターポーザ基板２１の上面に配線
２３と電気的に接続されたバンプ電極、２５はインター
ポーザ基板２１の凹部２２の底面に接着剤２６を介して
配設されて収納されたＩＣチップ、２７はインターポー
ザ基板２１の配線２２とＩＣチップ２５とを電気的に接
続するためのワイヤ、２８はＩＣチップ２５上を覆うよ
うに凹部２２に埋め込まれた埋め込み樹脂である。
公報に示された従来の半導体装置の構成を示す断面図で
ある。図において、２１は凹部２２を有するインターポ
ーザ基板、２３はこのインターポーザ基板２１に形成さ
れた配線、２４はインターポーザ基板２１の上面に配線
２３と電気的に接続されたバンプ電極、２５はインター
ポーザ基板２１の凹部２２の底面に接着剤２６を介して
配設されて収納されたＩＣチップ、２７はインターポー
ザ基板２１の配線２２とＩＣチップ２５とを電気的に接
続するためのワイヤ、２８はＩＣチップ２５上を覆うよ
うに凹部２２に埋め込まれた埋め込み樹脂である。
【０００４】半導体装置は、ＩＣチップの寸法やマザー
ボードの寸法の制約またはインターポーザ基板の低コス
ト化の目的で、インターポーザ基板の外形寸法に制約が
ある。従来の半導体装置は上記のように、インターポー
ザ基板２１の凹部２２に複数のＩＣチップ２５を搭載す
るため、インターポーザ基板２１におけるバンプ電極２
４の形成領域が狭くなる。よって、バンプ電極２４のピ
ッチを縮小することによって、インターポーザ基板２１
におけるバンプ電極２４の狭い形成領域に対応してい
る。
ボードの寸法の制約またはインターポーザ基板の低コス
ト化の目的で、インターポーザ基板の外形寸法に制約が
ある。従来の半導体装置は上記のように、インターポー
ザ基板２１の凹部２２に複数のＩＣチップ２５を搭載す
るため、インターポーザ基板２１におけるバンプ電極２
４の形成領域が狭くなる。よって、バンプ電極２４のピ
ッチを縮小することによって、インターポーザ基板２１
におけるバンプ電極２４の狭い形成領域に対応してい
る。
【０００５】しかし、バンプ電極間のピッチが狭いと、
マザーボードに実装する際に、不良率が増大したり、生
産性が著しく低下するという問題点があった。このこと
を解決するために、凹部の面積を縮小し、インターポー
ザ基板におけるバンプ電極の形成領域を増やす方法が、
図１１に示すように提案されている。
マザーボードに実装する際に、不良率が増大したり、生
産性が著しく低下するという問題点があった。このこと
を解決するために、凹部の面積を縮小し、インターポー
ザ基板におけるバンプ電極の形成領域を増やす方法が、
図１１に示すように提案されている。
【０００６】図において、上記従来の場合と同様の部分
は同一符号を付して説明を省略する。２９はインターポ
ーザ基板２１の背面に配設されたＩＣチップ２５を覆う
ように形成された保護樹脂である。図１１に示した従来
の半導体装置は、凹部２２の面積を縮小し、インターポ
ーザ基板２１のバンプ電極２４形成領域を確保してい
る。
は同一符号を付して説明を省略する。２９はインターポ
ーザ基板２１の背面に配設されたＩＣチップ２５を覆う
ように形成された保護樹脂である。図１１に示した従来
の半導体装置は、凹部２２の面積を縮小し、インターポ
ーザ基板２１のバンプ電極２４形成領域を確保してい
る。
【０００７】そして、凹部２２の面積縮小により収納不
足となったＩＣチップ２５を、インターポーザ基板２１
の背面を利用して配設し、必要数のＩＣチップ２５をイ
ンターポーザ基板２１に配置している。よって、インタ
ーポーザ基板２１に形成されるバンプ電極２４間のピッ
チが広がり、マザーボードの実装における、生産性を低
下させることなく実現できる。
足となったＩＣチップ２５を、インターポーザ基板２１
の背面を利用して配設し、必要数のＩＣチップ２５をイ
ンターポーザ基板２１に配置している。よって、インタ
ーポーザ基板２１に形成されるバンプ電極２４間のピッ
チが広がり、マザーボードの実装における、生産性を低
下させることなく実現できる。
【０００８】
【発明が解決しようとする課題】従来の半導体装置は上
記のように構成されているので、インターポーザ基板の
凹部内に必要数のＩＣチップを収納しようとすれば、イ
ンターポーザ基板においけるバンプ電極の形成領域が縮
小し、バンプ電極間のピッチが縮小される。そして、マ
ザーボードへのはんだ付時等に不良率が増大し、生産性
を著しく低下させるという問題点があった。
記のように構成されているので、インターポーザ基板の
凹部内に必要数のＩＣチップを収納しようとすれば、イ
ンターポーザ基板においけるバンプ電極の形成領域が縮
小し、バンプ電極間のピッチが縮小される。そして、マ
ザーボードへのはんだ付時等に不良率が増大し、生産性
を著しく低下させるという問題点があった。
【０００９】そのことを解決するために、インターポー
ザ基板の凹部面積を縮小し、インターポーザ基板の背面
にＩＣチップを配設する。そして、インターポーザ基板
におけるバンプ電極の形成領域を増やし、バンプ電極間
のピッチを大きくとる構成が提案されている。しかしこ
の構成では、ＩＣチップがインターポーザ基板の外部に
も配設されることとなり、ＩＣチップの防湿性が劣り、
ＩＣチップが劣化する可能性があるという問題点があっ
た。
ザ基板の凹部面積を縮小し、インターポーザ基板の背面
にＩＣチップを配設する。そして、インターポーザ基板
におけるバンプ電極の形成領域を増やし、バンプ電極間
のピッチを大きくとる構成が提案されている。しかしこ
の構成では、ＩＣチップがインターポーザ基板の外部に
も配設されることとなり、ＩＣチップの防湿性が劣り、
ＩＣチップが劣化する可能性があるという問題点があっ
た。
【００１０】この発明は、上記のような問題点を解消す
るためになされたもので、インターポーザ基板における
バンプ電極の形成領域を多く確保することができる半導
体装置および半導体装置の製造方法を提供することを目
的とする。
るためになされたもので、インターポーザ基板における
バンプ電極の形成領域を多く確保することができる半導
体装置および半導体装置の製造方法を提供することを目
的とする。
【００１１】
【課題を解決するための手段】この発明に係る請求項１
の半導体装置は、凹部を有し所望の配線が形成されたイ
ンターポーザ基板と、インターポーザ基板の上面に配線
と電気的に接続された第１のバンプ電極と、インターポ
ーザ基板の凹部の底面に配設されて収納され、インター
ポーザ基板の配線と電気的に接続されたＩＣチップと、
インターポーザ基板の凹部のＩＣチップ上に所定の間隔
を設けてインターポーザ基板に支持されて配設された支
持体と、支持体の上面に形成された第２のバンプ電極と
を備えたものである。
の半導体装置は、凹部を有し所望の配線が形成されたイ
ンターポーザ基板と、インターポーザ基板の上面に配線
と電気的に接続された第１のバンプ電極と、インターポ
ーザ基板の凹部の底面に配設されて収納され、インター
ポーザ基板の配線と電気的に接続されたＩＣチップと、
インターポーザ基板の凹部のＩＣチップ上に所定の間隔
を設けてインターポーザ基板に支持されて配設された支
持体と、支持体の上面に形成された第２のバンプ電極と
を備えたものである。
【００１２】また、この発明に係る請求項２の半導体装
置は、請求項１において、支持体が、インターポーザ基
板の凹部上の全面を覆うように形成されたものである。
置は、請求項１において、支持体が、インターポーザ基
板の凹部上の全面を覆うように形成されたものである。
【００１３】また、この発明に係る請求項３の半導体装
置は、請求項１または請求項２において、インターポー
ザ基板の凹部内のＩＣチップを覆い、かつ、凹部と支持
体との間を埋め込む埋め込み樹脂を備えたものである。
置は、請求項１または請求項２において、インターポー
ザ基板の凹部内のＩＣチップを覆い、かつ、凹部と支持
体との間を埋め込む埋め込み樹脂を備えたものである。
【００１４】また、この発明に係る請求項４の半導体装
置は、請求項１ないし請求項３のいずれかにおいて、支
持体は、導電部材の上面に所望の開口部が形成されるよ
うに絶縁部材にて覆われて形成され、開口部上に第２の
バンプ電極が形成されるものである。
置は、請求項１ないし請求項３のいずれかにおいて、支
持体は、導電部材の上面に所望の開口部が形成されるよ
うに絶縁部材にて覆われて形成され、開口部上に第２の
バンプ電極が形成されるものである。
【００１５】また、この発明に係る請求項５の半導体装
置は、請求項１ないし請求項４のいずれかにおいて、支
持体に形成された第２のバンプ電極が、インターポーザ
基板の配線と電気的に接続されているものである。
置は、請求項１ないし請求項４のいずれかにおいて、支
持体に形成された第２のバンプ電極が、インターポーザ
基板の配線と電気的に接続されているものである。
【００１６】また、この発明に係る請求項６の半導体装
置は、請求項１ないし請求項５のいずれかにおいて、支
持体に形成された第２のバンプ電極が、インターポーザ
基板に形成された第１のバンプ電極より大きいものであ
る。
置は、請求項１ないし請求項５のいずれかにおいて、支
持体に形成された第２のバンプ電極が、インターポーザ
基板に形成された第１のバンプ電極より大きいものであ
る。
【００１７】また、この発明に係る請求項７の半導体装
置は、請求項６において、第１のバンプ電極が複数存在
する場合、支持体に形成された第２のバンプ電極の大き
さは、各第１のバンプ電極の内でインターポーザ基板の
最外周に位置する第１のバンプ電極より大きいものであ
る。
置は、請求項６において、第１のバンプ電極が複数存在
する場合、支持体に形成された第２のバンプ電極の大き
さは、各第１のバンプ電極の内でインターポーザ基板の
最外周に位置する第１のバンプ電極より大きいものであ
る。
【００１８】また、この発明に係る請求項８の半導体装
置は、請求項６または請求項７において、第１および第
２のバンプ電極に対してそれぞれ接続された各電極を有
するマザーボードを備え、第１のバンプ電極と電極との
間の接続形状は中央部がくぼむ形状と成り、第２のバン
プ電極と電極との間の接続形状は中央部が膨らむ形状と
成るものである。
置は、請求項６または請求項７において、第１および第
２のバンプ電極に対してそれぞれ接続された各電極を有
するマザーボードを備え、第１のバンプ電極と電極との
間の接続形状は中央部がくぼむ形状と成り、第２のバン
プ電極と電極との間の接続形状は中央部が膨らむ形状と
成るものである。
【００１９】また、この発明に係る請求項９の半導体装
置の製造方法は、所望の配線が形成されるとともに凹部
を有するインターポーザ基板の凹部の底面にＩＣチップ
を配設して収納し、ＩＣチップとインターポーザ基板の
配線とを電気的に接続し、インターポーザ基板の凹部の
ＩＣチップ上に所定の間隔を設けてインターポーザ基板
に支持されるように支持体を載置し、インターポーザ基
板の上面および支持体の上面のそれぞれに第１および第
２のバンプ電極を形成するものである。
置の製造方法は、所望の配線が形成されるとともに凹部
を有するインターポーザ基板の凹部の底面にＩＣチップ
を配設して収納し、ＩＣチップとインターポーザ基板の
配線とを電気的に接続し、インターポーザ基板の凹部の
ＩＣチップ上に所定の間隔を設けてインターポーザ基板
に支持されるように支持体を載置し、インターポーザ基
板の上面および支持体の上面のそれぞれに第１および第
２のバンプ電極を形成するものである。
【００２０】また、この発明に係る請求項１０の半導体
装置の製造方法は、請求項９において、ＩＣチップとイ
ンターポーザ基板の配線とを電気的に接続した後であっ
て、インターポーザ基板の凹部に支持体を載置する前
に、凹部内を埋め込み樹脂にて埋め込むものである。
装置の製造方法は、請求項９において、ＩＣチップとイ
ンターポーザ基板の配線とを電気的に接続した後であっ
て、インターポーザ基板の凹部に支持体を載置する前
に、凹部内を埋め込み樹脂にて埋め込むものである。
【００２１】また、この発明に係る請求項１１の半導体
装置の製造方法は、請求項９または請求項１０におい
て、支持体に形成された第１のバンプ電極が、インター
ポーザ基板に形成されたバンプ電極より大きく形成され
ている場合、各バンプ電極を形成した後に、各バンプ電
極をマザーボードの各電極にそれぞれ接続する際に、第
１のバンプ電極と電極との間の接続形状は中央部がくぼ
む形状と成り、第２のバンプ電極と電極との間の接続形
状は中央部が膨らむ形状と成るように実装するものであ
る。
装置の製造方法は、請求項９または請求項１０におい
て、支持体に形成された第１のバンプ電極が、インター
ポーザ基板に形成されたバンプ電極より大きく形成され
ている場合、各バンプ電極を形成した後に、各バンプ電
極をマザーボードの各電極にそれぞれ接続する際に、第
１のバンプ電極と電極との間の接続形状は中央部がくぼ
む形状と成り、第２のバンプ電極と電極との間の接続形
状は中央部が膨らむ形状と成るように実装するものであ
る。
【００２２】
【発明の実施の形態】実施の形態１．図１はこの発明の
実施の形態１である半導体装置の構成を示す断面図、図
２は図１に示した半導体装置の構成を示す斜視図、図３
および図４は図１および図２に示した半導体装置の製造
方法を示す断面図である。
実施の形態１である半導体装置の構成を示す断面図、図
２は図１に示した半導体装置の構成を示す斜視図、図３
および図４は図１および図２に示した半導体装置の製造
方法を示す断面図である。
【００２３】図１において、１は凹部３を有し所望の配
線としての導体層２およびバンプパッド４が形成された
インターポーザ基板で、例えばアルミナ製にて成り外形
寸法が６．５ｍｍ×６．５ｍｍ×１．５ｍｍの大きさに
て成る。また、導体層２は４層形成されており、凹部３
の大きさは例えば４ｍｍ×４ｍｍ、深さ１．０ｍｍにて
形成されている。また、バンプパッド４は１．２７ｍｍ
ピッチで大きさ直径０．６ｍｍにて形成されている。
線としての導体層２およびバンプパッド４が形成された
インターポーザ基板で、例えばアルミナ製にて成り外形
寸法が６．５ｍｍ×６．５ｍｍ×１．５ｍｍの大きさに
て成る。また、導体層２は４層形成されており、凹部３
の大きさは例えば４ｍｍ×４ｍｍ、深さ１．０ｍｍにて
形成されている。また、バンプパッド４は１．２７ｍｍ
ピッチで大きさ直径０．６ｍｍにて形成されている。
【００２４】５はインターポーザ基板１の上面にバンプ
パッド４と電気的に接続された第１のバンプ電極、６は
インターポーザ基板１の凹部３の底面に接着剤１１にて
固着して配設されて収納されているＩＣチップで、イン
ターポーザ基板１の導体層２と電気的にワイヤ７を介し
て接続されている。また、ＩＣチップ６の大きさは例え
ば１．０ｍｍ×１．０ｍｍ×０．２５ｍｍで、凹部３に
は４つのＩＣチップ６が配設されている。
パッド４と電気的に接続された第１のバンプ電極、６は
インターポーザ基板１の凹部３の底面に接着剤１１にて
固着して配設されて収納されているＩＣチップで、イン
ターポーザ基板１の導体層２と電気的にワイヤ７を介し
て接続されている。また、ＩＣチップ６の大きさは例え
ば１．０ｍｍ×１．０ｍｍ×０．２５ｍｍで、凹部３に
は４つのＩＣチップ６が配設されている。
【００２５】８はインターポーザ基板１の凹部３のＩＣ
チップ６上に所定の間隔を設けてインターポーザ基板１
に支持されて配設された支持体で、インターポーザ基板
１の凹部３上部に形成された段差部１ａに載置して、凹
部３上の全面を覆うように形成され、インターポーザ基
板１に接着剤１２にて固着されている。また、支持体８
は導電部材としての例えばコバール製にて成り、大きさ
は例えば３．９ｍｍ×３．９ｍｍ×０．３ｍｍにて形成
されている。
チップ６上に所定の間隔を設けてインターポーザ基板１
に支持されて配設された支持体で、インターポーザ基板
１の凹部３上部に形成された段差部１ａに載置して、凹
部３上の全面を覆うように形成され、インターポーザ基
板１に接着剤１２にて固着されている。また、支持体８
は導電部材としての例えばコバール製にて成り、大きさ
は例えば３．９ｍｍ×３．９ｍｍ×０．３ｍｍにて形成
されている。
【００２６】また、支持体８の上面は、所望の開口部１
０、大きさが例えば１．２７ｍｍピッチ、直径０．６ｍ
ｍにて形成されるように、他の箇所が絶縁部材としての
ソルダレジスト９にて覆われている。そしてこの開口部
１０にはＮｉ／Ａｕメタライズが施される。また、この
開口部１０上には第２のバンプ電極１２が形成されてい
る。第１及び第２のバンプ電極１３の大きさは例えば、
高さ０．５７ｍｍ、直径０．７０ｍｍにて形成されてい
る。
０、大きさが例えば１．２７ｍｍピッチ、直径０．６ｍ
ｍにて形成されるように、他の箇所が絶縁部材としての
ソルダレジスト９にて覆われている。そしてこの開口部
１０にはＮｉ／Ａｕメタライズが施される。また、この
開口部１０上には第２のバンプ電極１２が形成されてい
る。第１及び第２のバンプ電極１３の大きさは例えば、
高さ０．５７ｍｍ、直径０．７０ｍｍにて形成されてい
る。
【００２７】次に上記のように構成された実施の形態１
の半導体装置の製造方法について図３および図４に基づ
いて説明する。まず、導体層２およびバンプパッド４
と、凹部３とが形成されたインターポーザ基板１を準備
する（図３（ａ））。次に、凹部３の底面の所望の位置
に４つのＩＣチップ６を接着剤１１を介して、固着する
（図３（ｂ））。次に、ＩＣチップ６とインターポーザ
基板１の導体層２とにワイヤボンディングを行いワイヤ
７を形成して電気的に接続する（図３（ｃ））。
の半導体装置の製造方法について図３および図４に基づ
いて説明する。まず、導体層２およびバンプパッド４
と、凹部３とが形成されたインターポーザ基板１を準備
する（図３（ａ））。次に、凹部３の底面の所望の位置
に４つのＩＣチップ６を接着剤１１を介して、固着する
（図３（ｂ））。次に、ＩＣチップ６とインターポーザ
基板１の導体層２とにワイヤボンディングを行いワイヤ
７を形成して電気的に接続する（図３（ｃ））。
【００２８】次に、ソルダレジスト９により開口部１０
が形成された支持体８を準備する。次に、凹部３の上部
の段差部１ａに接着剤１２を塗布して、その上に支持体
８を載置し、固着する（図４（ａ））。次に、第１及び
第２のバンプ電極５、１３を所望の位置に載置する（図
４（ｂ））。次に、第１及び第２のバンプ電極５、１３
を溶着して固着する（図４（ｃ）、図１、図２）。
が形成された支持体８を準備する。次に、凹部３の上部
の段差部１ａに接着剤１２を塗布して、その上に支持体
８を載置し、固着する（図４（ａ））。次に、第１及び
第２のバンプ電極５、１３を所望の位置に載置する（図
４（ｂ））。次に、第１及び第２のバンプ電極５、１３
を溶着して固着する（図４（ｃ）、図１、図２）。
【００２９】上記のように構成された実施の形態１の半
導体装置は、ＩＣチップ６が収納されているインターポ
ーザ基板１の凹部３上に、支持体８を備えて、第２のバ
ンプ電極１３を形成することができる。よって、インタ
ーポーザ基板１を大きくすることなく、従来の場合より
も、第２のバンプ電極１３の個数分、半導体装置として
多くのバンプ電極を形成することができる。よって、所
望の大きさのインターポーザ基板１に、必要個数のバン
プ電極を、生産性が低下しない程度のバンプ電極のピッ
チにて配置して形成することができる。
導体装置は、ＩＣチップ６が収納されているインターポ
ーザ基板１の凹部３上に、支持体８を備えて、第２のバ
ンプ電極１３を形成することができる。よって、インタ
ーポーザ基板１を大きくすることなく、従来の場合より
も、第２のバンプ電極１３の個数分、半導体装置として
多くのバンプ電極を形成することができる。よって、所
望の大きさのインターポーザ基板１に、必要個数のバン
プ電極を、生産性が低下しない程度のバンプ電極のピッ
チにて配置して形成することができる。
【００３０】また、バンプ電極がインターポーザ基板の
周囲及び凹部上にも形成されるため、マザーボードに実
装する場合のインターポーザ基板１等の重量を多くのバ
ンプ電極にて分散することができるため、ストレスに対
して強くなる。また、凹部３が中空構造にて形成される
ため、ＩＣチップ６が高周波モジュールなどの場合の使
用に適している。
周囲及び凹部上にも形成されるため、マザーボードに実
装する場合のインターポーザ基板１等の重量を多くのバ
ンプ電極にて分散することができるため、ストレスに対
して強くなる。また、凹部３が中空構造にて形成される
ため、ＩＣチップ６が高周波モジュールなどの場合の使
用に適している。
【００３１】上記実施の形態１では、支持体とインター
ポーザ基板とは電気的に接続されていない例を示した
が、これに限られることはなく、例えば、接着剤１２に
導電性を有するものを使用すれば、支持体とインターポ
ーザ基板とを電気的に接続することができる。そしてこ
の支持体上の第２のバンプ電極を、例えばグランド電極
として使用することが考えられる。
ポーザ基板とは電気的に接続されていない例を示した
が、これに限られることはなく、例えば、接着剤１２に
導電性を有するものを使用すれば、支持体とインターポ
ーザ基板とを電気的に接続することができる。そしてこ
の支持体上の第２のバンプ電極を、例えばグランド電極
として使用することが考えられる。
【００３２】さらに、上記実施の形態１では、支持体８
の上面をインターポーザ基板１の上面をほぼ同一面と成
るように形成する例を示したが、これに限られることは
なく、例えば、図５に示したように、インターポーザ基
板１の上面に支持体１４の一部が載置する。そして支持
体１４を、インターポーザ基板１００の凹部３のＩＣチ
ップ６上に所定の間隔を設けて、インターポーザ基板１
００に配設してもよい。
の上面をインターポーザ基板１の上面をほぼ同一面と成
るように形成する例を示したが、これに限られることは
なく、例えば、図５に示したように、インターポーザ基
板１の上面に支持体１４の一部が載置する。そして支持
体１４を、インターポーザ基板１００の凹部３のＩＣチ
ップ６上に所定の間隔を設けて、インターポーザ基板１
００に配設してもよい。
【００３３】ただし、この場合は、支持体１４の厚みを
第１及び第２のバンプ電極５、１３にて吸収できる程度
の薄い厚みに設定する必要がある。上記実施の形態１に
て示したような大きさにて各部を形成する場合ならば、
支持体１４の厚みは０．１〜０．２ｍｍが可能となる。
このような厚みの制約はあるものの、支持体１４の載置
するための特殊な構造（段差部１ａ形状）をインターポ
ーザ基板１００に形成する必要がなくなる。
第１及び第２のバンプ電極５、１３にて吸収できる程度
の薄い厚みに設定する必要がある。上記実施の形態１に
て示したような大きさにて各部を形成する場合ならば、
支持体１４の厚みは０．１〜０．２ｍｍが可能となる。
このような厚みの制約はあるものの、支持体１４の載置
するための特殊な構造（段差部１ａ形状）をインターポ
ーザ基板１００に形成する必要がなくなる。
【００３４】さらに、上記実施の形態１では、支持体８
とＩＣチップ６との間が空間を有する場合を説明したが
これに限られることはなく、例えば、上記実施の形態１
と同様の工程を経て図３（ｃ）に示したように、ＩＣチ
ップ６にワイヤ７を形成した後に、凹部３に埋め込み樹
脂１５を埋め込む（図６（ａ））。次に、支持体８を埋
め込み樹脂１５の上部から、上記実施の形態１と同様に
形成し、図６（ｂ）に示すように半導体装置を形成す
る。
とＩＣチップ６との間が空間を有する場合を説明したが
これに限られることはなく、例えば、上記実施の形態１
と同様の工程を経て図３（ｃ）に示したように、ＩＣチ
ップ６にワイヤ７を形成した後に、凹部３に埋め込み樹
脂１５を埋め込む（図６（ａ））。次に、支持体８を埋
め込み樹脂１５の上部から、上記実施の形態１と同様に
形成し、図６（ｂ）に示すように半導体装置を形成す
る。
【００３５】このように形成すれば、上記実施の形態１
にて示したように、高周波モジュールなど、中空構造に
適した半導体装置には使用できないものの、それ以外の
半導体装置であれば、ＩＣチップ６は埋め込み樹脂１５
によりさらに確実に保護できるため、ＩＣチップ６の劣
化をさらに防止することができる。
にて示したように、高周波モジュールなど、中空構造に
適した半導体装置には使用できないものの、それ以外の
半導体装置であれば、ＩＣチップ６は埋め込み樹脂１５
によりさらに確実に保護できるため、ＩＣチップ６の劣
化をさらに防止することができる。
【００３６】さらに、上記実施の形態１では、支持体８
を凹部３上の全面を覆うように形成したが、これに限ら
れることはなく、例えば図７に示すように、支持体１６
を十字状にて形成し、凹部３の一部を覆うように形成し
ても、必要な個数の第２のバンプ電極１３が形成できれ
ば、上記実施の形態１と同様の効果を奏することができ
る。ただしこの場合は、凹部３を埋め込み樹脂１５にて
埋め込み、ＩＣチップ６を覆うように形成する。
を凹部３上の全面を覆うように形成したが、これに限ら
れることはなく、例えば図７に示すように、支持体１６
を十字状にて形成し、凹部３の一部を覆うように形成し
ても、必要な個数の第２のバンプ電極１３が形成できれ
ば、上記実施の形態１と同様の効果を奏することができ
る。ただしこの場合は、凹部３を埋め込み樹脂１５にて
埋め込み、ＩＣチップ６を覆うように形成する。
【００３７】実施の形態２．上記実施の形態１では、第
１及び第２のバンプ電極５、１３を同一の大きさにて形
成する例を示したがこれに限られることはなく、この実
施の形態２においては、インターポーザ基板に形成され
ている第１のバンプ電極の大きさより支持体に形成され
ている第２のバンプ電極の大きさを大きくする場合につ
いて説明する。
１及び第２のバンプ電極５、１３を同一の大きさにて形
成する例を示したがこれに限られることはなく、この実
施の形態２においては、インターポーザ基板に形成され
ている第１のバンプ電極の大きさより支持体に形成され
ている第２のバンプ電極の大きさを大きくする場合につ
いて説明する。
【００３８】図８はこの発明の実施の形態２の半導体装
置の構成を示す断面図、図９は図８に示した半導体装置
のマザーボードへの実装の構成を示した断面図である。
図において、上記実施の形態１と同様の部分は同一符号
を付して説明を省略する。１７は支持体８の開口部１０
上に形成された第２のバンプ電極で、インターポーザ基
板１に形成されている第１のバンプ電極５の大きさより
大きく形成され、例えば、高さ０．７２ｍｍ、直径０．
８０ｍｍにて形成されている。
置の構成を示す断面図、図９は図８に示した半導体装置
のマザーボードへの実装の構成を示した断面図である。
図において、上記実施の形態１と同様の部分は同一符号
を付して説明を省略する。１７は支持体８の開口部１０
上に形成された第２のバンプ電極で、インターポーザ基
板１に形成されている第１のバンプ電極５の大きさより
大きく形成され、例えば、高さ０．７２ｍｍ、直径０．
８０ｍｍにて形成されている。
【００３９】２００はマザーボードとしてのプリント基
板、２０１はプリント基板２００上の電極としてのパッ
ド、２０２は第１のバンプ電極５のはんだ付後の第１の
接合部で、この接続形状は中央部がくぼむ形状と成る。
２０３は第２のバンプ電極１７のはんだ付後の第２の接
合部で、この接続形状は中央部が膨らむ形状と成る。
板、２０１はプリント基板２００上の電極としてのパッ
ド、２０２は第１のバンプ電極５のはんだ付後の第１の
接合部で、この接続形状は中央部がくぼむ形状と成る。
２０３は第２のバンプ電極１７のはんだ付後の第２の接
合部で、この接続形状は中央部が膨らむ形状と成る。
【００４０】次に上記のように構成された実施の形態２
の半導体装置の製造方法について説明する。まず、上記
実施の形態１と同様の工程を経て、支持体８をインター
ポーザ基板１に固着した後に、インターポーザ基板１の
バンプパッド４上には小さな第１のバンプ電極５を、ま
た、支持体８の開口部には大きな第２のバンプ電極１４
を溶着し、図８に示したような半導体装置を形成する。
の半導体装置の製造方法について説明する。まず、上記
実施の形態１と同様の工程を経て、支持体８をインター
ポーザ基板１に固着した後に、インターポーザ基板１の
バンプパッド４上には小さな第１のバンプ電極５を、ま
た、支持体８の開口部には大きな第２のバンプ電極１４
を溶着し、図８に示したような半導体装置を形成する。
【００４１】次に、プリント基板２００には、バンプパ
ッド４と開口部１０とに対応したパッド２０１が形成さ
れている。次に、プリント基板２００に図８に示した半
導体装置を搭載して、加熱してはんだ付を行う。このは
んだ付の際、第１のバンプ電極５では中央部がくぼむ形
状と成る第１の接合部２０２が、また、第２のバンプ電
極１７では中央部が膨らむ形状と成る第２の接合部２０
３がそれぞれ形成されるように、プリント基板２００と
半導体装置との距離が保たれることとなる。そして、図
９に示したような半導体装置が実装されることとなる。
ッド４と開口部１０とに対応したパッド２０１が形成さ
れている。次に、プリント基板２００に図８に示した半
導体装置を搭載して、加熱してはんだ付を行う。このは
んだ付の際、第１のバンプ電極５では中央部がくぼむ形
状と成る第１の接合部２０２が、また、第２のバンプ電
極１７では中央部が膨らむ形状と成る第２の接合部２０
３がそれぞれ形成されるように、プリント基板２００と
半導体装置との距離が保たれることとなる。そして、図
９に示したような半導体装置が実装されることとなる。
【００４２】上記のように構成された実施の形態２の半
導体装置は、第２のバンプ電極１７の大きさが、第１の
バンプ電極５の大きさより大きく形成されているため、
プリント基板２００への実装の際に、中央部がくぼむ形
状と成る第１の接合部２０２と、中央部が膨らむ形状と
成る第２の接合部２０３とを容易に作成することができ
る。
導体装置は、第２のバンプ電極１７の大きさが、第１の
バンプ電極５の大きさより大きく形成されているため、
プリント基板２００への実装の際に、中央部がくぼむ形
状と成る第１の接合部２０２と、中央部が膨らむ形状と
成る第２の接合部２０３とを容易に作成することができ
る。
【００４３】従来から、接合部におけるストレスは、そ
の形状のくびれた部分に集中することが知られている。
よって、インターポーザ基板１上の第１の接合部２０２
ではその中央部がくぼむ形状と成る（鼓状）ため、第１
の接合部２０２の中央部にストレスが掛かる。また、支
持体８上の第２の接合部２０３ではその中央部が膨らむ
形状と成るため、第２の接合部２０３の両端にストレス
が掛かる。
の形状のくびれた部分に集中することが知られている。
よって、インターポーザ基板１上の第１の接合部２０２
ではその中央部がくぼむ形状と成る（鼓状）ため、第１
の接合部２０２の中央部にストレスが掛かる。また、支
持体８上の第２の接合部２０３ではその中央部が膨らむ
形状と成るため、第２の接合部２０３の両端にストレス
が掛かる。
【００４４】そして各接合部は、はんだ付けにより接合
されているため、元来その両端部がストレスに対して弱
い箇所となる。よって、インターポーザ基板１の第１の
接合部２０２はその中央部にストレスが掛かるため、ス
トレスに対して強くなる。また、支持体２の第２の接合
部２０３はその両端にストレスが掛かるため、ストレス
に対して弱くなる。このため、インターポーザ基板１上
のように、電気的な接続において重要な働きをしている
箇所が、ストレスに対して強くなるため、半導体装置と
しての信頼性が向上する。
されているため、元来その両端部がストレスに対して弱
い箇所となる。よって、インターポーザ基板１の第１の
接合部２０２はその中央部にストレスが掛かるため、ス
トレスに対して強くなる。また、支持体２の第２の接合
部２０３はその両端にストレスが掛かるため、ストレス
に対して弱くなる。このため、インターポーザ基板１上
のように、電気的な接続において重要な働きをしている
箇所が、ストレスに対して強くなるため、半導体装置と
しての信頼性が向上する。
【００４５】上記実施の形態２では、第１のバンプ電極
がインターポーザ基板上に一列に並んで形成されている
例を示したが、例えば第１のバンプ電極がインターポー
ザ基板上に複数列に並んで形成されるような場合は、少
なくとも、第１のバンプ電極の内の最外周に位置する第
１のバンプ電極の大きさより、支持体上に形成された第
２のバンプ電極の大きさを大きくすればよい。
がインターポーザ基板上に一列に並んで形成されている
例を示したが、例えば第１のバンプ電極がインターポー
ザ基板上に複数列に並んで形成されるような場合は、少
なくとも、第１のバンプ電極の内の最外周に位置する第
１のバンプ電極の大きさより、支持体上に形成された第
２のバンプ電極の大きさを大きくすればよい。
【００４６】これは、マザーボードへの実装の際に、イ
ンターポーザ基板とマザーボードとの熱膨張率によるス
トレスを最も受ける部分は、インターポーザ基板の最外
周に存在する第１のバンプ電極の接合部である。よっ
て、最低限その箇所の接合部は、中央部がくぼむ形状に
て形成し、上記実施の形態２にて示したように、ストレ
スに対しての強度を向上させておく必要がある。
ンターポーザ基板とマザーボードとの熱膨張率によるス
トレスを最も受ける部分は、インターポーザ基板の最外
周に存在する第１のバンプ電極の接合部である。よっ
て、最低限その箇所の接合部は、中央部がくぼむ形状に
て形成し、上記実施の形態２にて示したように、ストレ
スに対しての強度を向上させておく必要がある。
【００４７】
【発明の効果】以上のように、この発明の請求項１によ
れば、凹部を有し所望の配線が形成されたインターポー
ザ基板と、インターポーザ基板の上面に配線と電気的に
接続された第１のバンプ電極と、インターポーザ基板の
凹部の底面に配設されて収納され、インターポーザ基板
の配線と電気的に接続されたＩＣチップと、インターポ
ーザ基板の凹部のＩＣチップ上に所定の間隔を設けてイ
ンターポーザ基板に支持されて配設された支持体と、支
持体の上面に形成された第２のバンプ電極とを備えたの
で、バンプ電極の形成領域を多く確保することができる
半導体装置を提供することが可能となる。
れば、凹部を有し所望の配線が形成されたインターポー
ザ基板と、インターポーザ基板の上面に配線と電気的に
接続された第１のバンプ電極と、インターポーザ基板の
凹部の底面に配設されて収納され、インターポーザ基板
の配線と電気的に接続されたＩＣチップと、インターポ
ーザ基板の凹部のＩＣチップ上に所定の間隔を設けてイ
ンターポーザ基板に支持されて配設された支持体と、支
持体の上面に形成された第２のバンプ電極とを備えたの
で、バンプ電極の形成領域を多く確保することができる
半導体装置を提供することが可能となる。
【００４８】また、この発明の請求項２によれば、請求
項１において、支持体が、インターポーザ基板の凹部上
の全面を覆うように形成されたので、バンプ電極の形成
領域をより一層多く確保することができる半導体装置を
提供することが可能となる。
項１において、支持体が、インターポーザ基板の凹部上
の全面を覆うように形成されたので、バンプ電極の形成
領域をより一層多く確保することができる半導体装置を
提供することが可能となる。
【００４９】また、この発明の請求項３によれば、請求
項１または請求項２において、インターポーザ基板の凹
部内のＩＣチップを覆い、かつ、凹部と支持体との間を
埋め込む埋め込み樹脂を備えたので、ＩＣチップを確実
に保護することができる半導体装置を提供することが可
能となる。
項１または請求項２において、インターポーザ基板の凹
部内のＩＣチップを覆い、かつ、凹部と支持体との間を
埋め込む埋め込み樹脂を備えたので、ＩＣチップを確実
に保護することができる半導体装置を提供することが可
能となる。
【００５０】また、この発明の請求項４によれば、請求
項１ないし請求項３のいずれかにおいて、支持体は、導
電部材の上面に所望の開口部が形成されるように絶縁部
材にて覆われて形成され、開口部上に第２のバンプ電極
が形成されるので、支持体を容易に形成することができ
る半導体装置を提供することが可能となる。
項１ないし請求項３のいずれかにおいて、支持体は、導
電部材の上面に所望の開口部が形成されるように絶縁部
材にて覆われて形成され、開口部上に第２のバンプ電極
が形成されるので、支持体を容易に形成することができ
る半導体装置を提供することが可能となる。
【００５１】また、この発明の請求項５によれば、請求
項１ないし請求項４のいずれかにおいて、支持体に形成
された第２のバンプ電極が、インターポーザ基板の配線
と電気的に接続されているので、第２のバンプ電極を電
気的な電極として利用することができる半導体装置を提
供することが可能となる。
項１ないし請求項４のいずれかにおいて、支持体に形成
された第２のバンプ電極が、インターポーザ基板の配線
と電気的に接続されているので、第２のバンプ電極を電
気的な電極として利用することができる半導体装置を提
供することが可能となる。
【００５２】また、この発明の請求項６によれば、請求
項１ないし請求項５のいずれかにおいて、支持体に形成
された第２のバンプ電極が、インターポーザ基板に形成
された第１のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
項１ないし請求項５のいずれかにおいて、支持体に形成
された第２のバンプ電極が、インターポーザ基板に形成
された第１のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
【００５３】また、この発明の請求項７によれば、請求
項６において、第１のバンプ電極が複数存在する場合、
支持体に形成された第２のバンプ電極の大きさは、各第
１のバンプ電極の内でインターポーザ基板の最外周に位
置する第１のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
項６において、第１のバンプ電極が複数存在する場合、
支持体に形成された第２のバンプ電極の大きさは、各第
１のバンプ電極の内でインターポーザ基板の最外周に位
置する第１のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
【００５４】また、この発明の請求項８によれば、請求
項６または請求項７において、第１および第２のバンプ
電極に対してそれぞれ接続された各電極を有するマザー
ボードを備え、第１のバンプ電極と電極との間の接続形
状は中央部がくぼむ形状と成り、第２のバンプ電極と電
極との間の接続形状は中央部が膨らむ形状と成るので、
第１のバンプ電極と電極との接続形状が、第２のバンプ
電極と電極との接続形状より、ストレスに対して強度が
強くなる半導体装置を提供することが可能となる。
項６または請求項７において、第１および第２のバンプ
電極に対してそれぞれ接続された各電極を有するマザー
ボードを備え、第１のバンプ電極と電極との間の接続形
状は中央部がくぼむ形状と成り、第２のバンプ電極と電
極との間の接続形状は中央部が膨らむ形状と成るので、
第１のバンプ電極と電極との接続形状が、第２のバンプ
電極と電極との接続形状より、ストレスに対して強度が
強くなる半導体装置を提供することが可能となる。
【００５５】また、この発明の請求項９によれば、所望
の配線が形成されるとともに凹部を有するインターポー
ザ基板の凹部の底面にＩＣチップを配設して収納し、Ｉ
Ｃチップとインターポーザ基板の配線とを電気的に接続
し、インターポーザ基板の凹部のＩＣチップ上に所定の
間隔を設けてインターポーザ基板に支持されるように支
持体を載置し、インターポーザ基板の上面および支持体
の上面のそれぞれに第１および第２のバンプ電極を形成
するので、インターポーザ基板および支持体上に各バン
プ電極を形成することができる半導体装置の製造方法を
提供することが可能となる。
の配線が形成されるとともに凹部を有するインターポー
ザ基板の凹部の底面にＩＣチップを配設して収納し、Ｉ
Ｃチップとインターポーザ基板の配線とを電気的に接続
し、インターポーザ基板の凹部のＩＣチップ上に所定の
間隔を設けてインターポーザ基板に支持されるように支
持体を載置し、インターポーザ基板の上面および支持体
の上面のそれぞれに第１および第２のバンプ電極を形成
するので、インターポーザ基板および支持体上に各バン
プ電極を形成することができる半導体装置の製造方法を
提供することが可能となる。
【００５６】また、この発明の請求項１０によれば、請
求項９において、ＩＣチップとインターポーザ基板の配
線とを電気的に接続した後であって、インターポーザ基
板の凹部に支持体を載置する前に、凹部内を埋め込み樹
脂にて埋め込むので、ＩＣチップを埋め込み樹脂にて確
実の保護することができる半導体装置の製造方法を提供
することが可能となる。
求項９において、ＩＣチップとインターポーザ基板の配
線とを電気的に接続した後であって、インターポーザ基
板の凹部に支持体を載置する前に、凹部内を埋め込み樹
脂にて埋め込むので、ＩＣチップを埋め込み樹脂にて確
実の保護することができる半導体装置の製造方法を提供
することが可能となる。
【００５７】また、この発明の請求項１１によれば、請
求項９または請求項１０において、支持体に形成された
第１のバンプ電極が、インターポーザ基板に形成された
バンプ電極より大きく形成されている場合、各バンプ電
極を形成した後に、各バンプ電極をマザーボードの各電
極にそれぞれ接続する際に、第１のバンプ電極と電極と
の間の接続形状は中央部がくぼむ形状と成り、第２のバ
ンプ電極と電極との間の接続形状は中央部が膨らむ形状
と成るように実装するので、第１のバンプ電極と電極と
の接続形状が、第２のバンプ電極と電極との接続形状よ
り、ストレスに対して強くなる半導体装置の製造方法を
提供することが可能となる。
求項９または請求項１０において、支持体に形成された
第１のバンプ電極が、インターポーザ基板に形成された
バンプ電極より大きく形成されている場合、各バンプ電
極を形成した後に、各バンプ電極をマザーボードの各電
極にそれぞれ接続する際に、第１のバンプ電極と電極と
の間の接続形状は中央部がくぼむ形状と成り、第２のバ
ンプ電極と電極との間の接続形状は中央部が膨らむ形状
と成るように実装するので、第１のバンプ電極と電極と
の接続形状が、第２のバンプ電極と電極との接続形状よ
り、ストレスに対して強くなる半導体装置の製造方法を
提供することが可能となる。
【図１】 実施の形態１の半導体装置の構成を示す断面
図である。
図である。
【図２】 実施の形態１の半導体装置の構成を示す斜視
図である。
図である。
【図３】 図１及び図２に示した半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図４】 図１及び図２に示した半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図５】 実施の形態１の半導体装置の構成を示す断面
図である。
図である。
【図６】 実施の形態１の半導体装置の製造方法を示す
断面図である。
断面図である。
【図７】 実施の形態１の半導体装置の構成を示す斜視
図である。
図である。
【図８】 実施の形態２の半導体装置の構成を示す断面
図である。
図である。
【図９】 図８に示した半導体装置の実装の構成を示す
断面図である。
断面図である。
【図１０】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図１１】 他の従来の半導体装置の構成を示す断面図
である。
である。
１，１００ インターポーザ基板、２ 導体層、３ 凹
部、４ バンプパッド、５ 第１のバンプ電極、６ Ｉ
Ｃチップ、８，１４，１６ 支持体、９ ソルダレジス
ト、１０ 開口部、１３，１７ 第２のバンプ電極、１
５ 埋め込み樹脂、２００ プリント基板、２０１ パ
ッド、２０２ 第１の接合部、２０３ 第２の接合部。
部、４ バンプパッド、５ 第１のバンプ電極、６ Ｉ
Ｃチップ、８，１４，１６ 支持体、９ ソルダレジス
ト、１０ 開口部、１３，１７ 第２のバンプ電極、１
５ 埋め込み樹脂、２００ プリント基板、２０１ パ
ッド、２０２ 第１の接合部、２０３ 第２の接合部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河嶋 康夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 村上 光平 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (11)
- 【請求項１】 凹部を有し所望の配線が形成されたイン
ターポーザ基板と、上記インターポーザ基板の上面に上
記配線と電気的に接続された第１のバンプ電極と、上記
インターポーザ基板の凹部の底面に配設されて収納さ
れ、上記インターポーザ基板の配線と電気的に接続され
たＩＣチップと、上記インターポーザ基板の凹部の上記
ＩＣチップ上に所定の間隔を設けて上記インターポーザ
基板に支持されて配設された支持体と、上記支持体の上
面に形成された第２のバンプ電極とを備えたことを特徴
とする半導体装置。 - 【請求項２】 支持体が、インターポーザ基板の凹部上
の全面を覆うように形成されたことを特徴とする請求項
１に記載の半導体装置。 - 【請求項３】 インターポーザ基板の凹部内のＩＣチッ
プを覆い、かつ、上記凹部と支持体との間を埋め込む埋
め込み樹脂を備えたことを特徴とする請求項１または請
求項２に記載の半導体装置。 - 【請求項４】 支持体は、導電部材の上面に所望の開口
部が形成されるように絶縁部材にて覆われて形成され、
上記開口部上に第２のバンプ電極が形成されることを特
徴とする請求項１ないし請求項３のいずれかに記載の半
導体装置。 - 【請求項５】 支持体に形成された第２のバンプ電極
が、インターポーザ基板の配線と電気的に接続されてい
ることを特徴とする請求項１ないし請求項４のいずれか
に記載の半導体装置。 - 【請求項６】 支持体に形成された第２のバンプ電極
が、インターポーザ基板に形成された第１のバンプ電極
より大きいことを特徴とする請求項１ないし請求項５の
いずれかに記載の半導体装置。 - 【請求項７】 第１のバンプ電極が複数存在する場合、
支持体に形成された第２のバンプ電極の大きさは、上記
各第１のバンプ電極の内でインターポーザ基板の最外周
に位置する第１のバンプ電極より大きいことを特徴とす
る請求項６に記載の半導体装置。 - 【請求項８】 第１および第２のバンプ電極に対してそ
れぞれ接続された各電極を有するマザーボードを備え、
上記第１のバンプ電極と上記電極との間の接続形状は中
央部がくぼむ形状と成り、上記第２のバンプ電極と上記
電極との間の接続形状は中央部が膨らむ形状と成ること
を特徴とする請求項６または請求項７に記載の半導体装
置。 - 【請求項９】 所望の配線が形成されるとともに凹部を
有するインターポーザ基板の上記凹部の底面にＩＣチッ
プを配設して収納する工程と、上記ＩＣチップと上記イ
ンターポーザ基板の配線とを電気的に接続する工程と、
上記インターポーザ基板の凹部の上記ＩＣチップ上に所
定の間隔を設けて上記インターポーザ基板に支持される
ように支持体を載置する工程と、上記インターポーザ基
板の上面および上記支持体の上面のそれぞれに第１およ
び第２のバンプ電極を形成する工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項１０】 ＩＣチップとインターポーザ基板の配
線とを電気的に接続した後であって、上記インターポー
ザ基板の凹部に支持体を載置する前に、上記凹部内を埋
め込み樹脂にて埋め込む工程を備えたことを特徴とする
請求項９に記載の半導体装置の製造方法。 - 【請求項１１】 支持体に形成された第１のバンプ電極
が、インターポーザ基板に形成されたバンプ電極より大
きく形成されている場合、各バンプ電極を形成した後
に、上記各バンプ電極をマザーボードの各電極にそれぞ
れ接続する際に、上記第１のバンプ電極と上記電極との
間の接続形状は中央部がくぼむ形状と成り、上記第２の
バンプ電極と上記電極との間の接続形状は中央部が膨ら
む形状と成るように実装する工程を備えたことを特徴と
する請求項９または請求項１０に記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059493A JP2002261231A (ja) | 2001-03-05 | 2001-03-05 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001059493A JP2002261231A (ja) | 2001-03-05 | 2001-03-05 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002261231A true JP2002261231A (ja) | 2002-09-13 |
Family
ID=18919047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001059493A Pending JP2002261231A (ja) | 2001-03-05 | 2001-03-05 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002261231A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034374A (ja) * | 2008-07-30 | 2010-02-12 | Denso Corp | 電子装置 |
-
2001
- 2001-03-05 JP JP2001059493A patent/JP2002261231A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010034374A (ja) * | 2008-07-30 | 2010-02-12 | Denso Corp | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
| JP3499202B2 (ja) | 半導体装置の製造方法 | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| US6225694B1 (en) | Semiconductor device | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US6734557B2 (en) | Semiconductor device | |
| JP2816028B2 (ja) | 半導体装置の製造方法 | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| US20040080041A1 (en) | Semiconductor device with improved heatsink structure | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| US10121043B2 (en) | Printed circuit board assembly with image sensor mounted thereon | |
| JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
| JP2002510148A (ja) | 複数の基板層と少なくとも１つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
| JP2658672B2 (ja) | Ｉ／ｏピンの修理構造および修理方法 | |
| JP3593833B2 (ja) | 半導体装置 | |
| JP2003273280A (ja) | チップパッケージ及びその製造方法 | |
| TWI613771B (zh) | 半導體封裝 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002261231A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP2004289017A (ja) | 樹脂封止型半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |