JP2002261231A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法Info
- Publication number
- JP2002261231A JP2002261231A JP2001059493A JP2001059493A JP2002261231A JP 2002261231 A JP2002261231 A JP 2002261231A JP 2001059493 A JP2001059493 A JP 2001059493A JP 2001059493 A JP2001059493 A JP 2001059493A JP 2002261231 A JP2002261231 A JP 2002261231A
- Authority
- JP
- Japan
- Prior art keywords
- interposer substrate
- semiconductor device
- bump electrode
- support
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 バンプ電極の形成領域を多く確保することが
できる半導体装置を得る。 【解決手段】 凹部3を有し所望の導体層2およびバン
プパッド4が形成されたインターポーザ基板1と、イン
ターポーザ基板1の上面にバンプパッド4と電気的に接
続された第1のバンプ電極5と、インターポーザ基板1
の凹部3の底面に配設されて収納され、インターポーザ
基板1の導体層2と電気的に接続されたICチップ6
と、インターポーザ基板1の凹部3のICチップ6上に
所定の間隔を設けてインターポーザ基板1に支持されて
配設された支持体8と、支持体8の上面に形成された第
2のバンプ電極13とを備えたものである。
できる半導体装置を得る。 【解決手段】 凹部3を有し所望の導体層2およびバン
プパッド4が形成されたインターポーザ基板1と、イン
ターポーザ基板1の上面にバンプパッド4と電気的に接
続された第1のバンプ電極5と、インターポーザ基板1
の凹部3の底面に配設されて収納され、インターポーザ
基板1の導体層2と電気的に接続されたICチップ6
と、インターポーザ基板1の凹部3のICチップ6上に
所定の間隔を設けてインターポーザ基板1に支持されて
配設された支持体8と、支持体8の上面に形成された第
2のバンプ電極13とを備えたものである。
Description
【0001】
【発明の属する技術分野】この発明は、凹部を有するイ
ンターポーザ基板を備えた半導体装置および半導体装置
の製造方法に関し、特に、インターポーザ基板における
バンプ電極の形成領域を多く確保できるものである。
ンターポーザ基板を備えた半導体装置および半導体装置
の製造方法に関し、特に、インターポーザ基板における
バンプ電極の形成領域を多く確保できるものである。
【0002】
【従来の技術】ICチップ(LSIチップ)を収容する
凹部(キャビティ部)を有し、バンプ電極を有するイン
ターポーザ基板を備えた半導体装置を設計する場合、収
容するLSIチップの数に合わせてキャビティ部の寸法
を決定し、その周辺に必要な個数のバンプ電極を配置し
ていた。
凹部(キャビティ部)を有し、バンプ電極を有するイン
ターポーザ基板を備えた半導体装置を設計する場合、収
容するLSIチップの数に合わせてキャビティ部の寸法
を決定し、その周辺に必要な個数のバンプ電極を配置し
ていた。
【0003】図10は例えば特開平10−93013号
公報に示された従来の半導体装置の構成を示す断面図で
ある。図において、21は凹部22を有するインターポ
ーザ基板、23はこのインターポーザ基板21に形成さ
れた配線、24はインターポーザ基板21の上面に配線
23と電気的に接続されたバンプ電極、25はインター
ポーザ基板21の凹部22の底面に接着剤26を介して
配設されて収納されたICチップ、27はインターポー
ザ基板21の配線22とICチップ25とを電気的に接
続するためのワイヤ、28はICチップ25上を覆うよ
うに凹部22に埋め込まれた埋め込み樹脂である。
公報に示された従来の半導体装置の構成を示す断面図で
ある。図において、21は凹部22を有するインターポ
ーザ基板、23はこのインターポーザ基板21に形成さ
れた配線、24はインターポーザ基板21の上面に配線
23と電気的に接続されたバンプ電極、25はインター
ポーザ基板21の凹部22の底面に接着剤26を介して
配設されて収納されたICチップ、27はインターポー
ザ基板21の配線22とICチップ25とを電気的に接
続するためのワイヤ、28はICチップ25上を覆うよ
うに凹部22に埋め込まれた埋め込み樹脂である。
【0004】半導体装置は、ICチップの寸法やマザー
ボードの寸法の制約またはインターポーザ基板の低コス
ト化の目的で、インターポーザ基板の外形寸法に制約が
ある。従来の半導体装置は上記のように、インターポー
ザ基板21の凹部22に複数のICチップ25を搭載す
るため、インターポーザ基板21におけるバンプ電極2
4の形成領域が狭くなる。よって、バンプ電極24のピ
ッチを縮小することによって、インターポーザ基板21
におけるバンプ電極24の狭い形成領域に対応してい
る。
ボードの寸法の制約またはインターポーザ基板の低コス
ト化の目的で、インターポーザ基板の外形寸法に制約が
ある。従来の半導体装置は上記のように、インターポー
ザ基板21の凹部22に複数のICチップ25を搭載す
るため、インターポーザ基板21におけるバンプ電極2
4の形成領域が狭くなる。よって、バンプ電極24のピ
ッチを縮小することによって、インターポーザ基板21
におけるバンプ電極24の狭い形成領域に対応してい
る。
【0005】しかし、バンプ電極間のピッチが狭いと、
マザーボードに実装する際に、不良率が増大したり、生
産性が著しく低下するという問題点があった。このこと
を解決するために、凹部の面積を縮小し、インターポー
ザ基板におけるバンプ電極の形成領域を増やす方法が、
図11に示すように提案されている。
マザーボードに実装する際に、不良率が増大したり、生
産性が著しく低下するという問題点があった。このこと
を解決するために、凹部の面積を縮小し、インターポー
ザ基板におけるバンプ電極の形成領域を増やす方法が、
図11に示すように提案されている。
【0006】図において、上記従来の場合と同様の部分
は同一符号を付して説明を省略する。29はインターポ
ーザ基板21の背面に配設されたICチップ25を覆う
ように形成された保護樹脂である。図11に示した従来
の半導体装置は、凹部22の面積を縮小し、インターポ
ーザ基板21のバンプ電極24形成領域を確保してい
る。
は同一符号を付して説明を省略する。29はインターポ
ーザ基板21の背面に配設されたICチップ25を覆う
ように形成された保護樹脂である。図11に示した従来
の半導体装置は、凹部22の面積を縮小し、インターポ
ーザ基板21のバンプ電極24形成領域を確保してい
る。
【0007】そして、凹部22の面積縮小により収納不
足となったICチップ25を、インターポーザ基板21
の背面を利用して配設し、必要数のICチップ25をイ
ンターポーザ基板21に配置している。よって、インタ
ーポーザ基板21に形成されるバンプ電極24間のピッ
チが広がり、マザーボードの実装における、生産性を低
下させることなく実現できる。
足となったICチップ25を、インターポーザ基板21
の背面を利用して配設し、必要数のICチップ25をイ
ンターポーザ基板21に配置している。よって、インタ
ーポーザ基板21に形成されるバンプ電極24間のピッ
チが広がり、マザーボードの実装における、生産性を低
下させることなく実現できる。
【0008】
【発明が解決しようとする課題】従来の半導体装置は上
記のように構成されているので、インターポーザ基板の
凹部内に必要数のICチップを収納しようとすれば、イ
ンターポーザ基板においけるバンプ電極の形成領域が縮
小し、バンプ電極間のピッチが縮小される。そして、マ
ザーボードへのはんだ付時等に不良率が増大し、生産性
を著しく低下させるという問題点があった。
記のように構成されているので、インターポーザ基板の
凹部内に必要数のICチップを収納しようとすれば、イ
ンターポーザ基板においけるバンプ電極の形成領域が縮
小し、バンプ電極間のピッチが縮小される。そして、マ
ザーボードへのはんだ付時等に不良率が増大し、生産性
を著しく低下させるという問題点があった。
【0009】そのことを解決するために、インターポー
ザ基板の凹部面積を縮小し、インターポーザ基板の背面
にICチップを配設する。そして、インターポーザ基板
におけるバンプ電極の形成領域を増やし、バンプ電極間
のピッチを大きくとる構成が提案されている。しかしこ
の構成では、ICチップがインターポーザ基板の外部に
も配設されることとなり、ICチップの防湿性が劣り、
ICチップが劣化する可能性があるという問題点があっ
た。
ザ基板の凹部面積を縮小し、インターポーザ基板の背面
にICチップを配設する。そして、インターポーザ基板
におけるバンプ電極の形成領域を増やし、バンプ電極間
のピッチを大きくとる構成が提案されている。しかしこ
の構成では、ICチップがインターポーザ基板の外部に
も配設されることとなり、ICチップの防湿性が劣り、
ICチップが劣化する可能性があるという問題点があっ
た。
【0010】この発明は、上記のような問題点を解消す
るためになされたもので、インターポーザ基板における
バンプ電極の形成領域を多く確保することができる半導
体装置および半導体装置の製造方法を提供することを目
的とする。
るためになされたもので、インターポーザ基板における
バンプ電極の形成領域を多く確保することができる半導
体装置および半導体装置の製造方法を提供することを目
的とする。
【0011】
【課題を解決するための手段】この発明に係る請求項1
の半導体装置は、凹部を有し所望の配線が形成されたイ
ンターポーザ基板と、インターポーザ基板の上面に配線
と電気的に接続された第1のバンプ電極と、インターポ
ーザ基板の凹部の底面に配設されて収納され、インター
ポーザ基板の配線と電気的に接続されたICチップと、
インターポーザ基板の凹部のICチップ上に所定の間隔
を設けてインターポーザ基板に支持されて配設された支
持体と、支持体の上面に形成された第2のバンプ電極と
を備えたものである。
の半導体装置は、凹部を有し所望の配線が形成されたイ
ンターポーザ基板と、インターポーザ基板の上面に配線
と電気的に接続された第1のバンプ電極と、インターポ
ーザ基板の凹部の底面に配設されて収納され、インター
ポーザ基板の配線と電気的に接続されたICチップと、
インターポーザ基板の凹部のICチップ上に所定の間隔
を設けてインターポーザ基板に支持されて配設された支
持体と、支持体の上面に形成された第2のバンプ電極と
を備えたものである。
【0012】また、この発明に係る請求項2の半導体装
置は、請求項1において、支持体が、インターポーザ基
板の凹部上の全面を覆うように形成されたものである。
置は、請求項1において、支持体が、インターポーザ基
板の凹部上の全面を覆うように形成されたものである。
【0013】また、この発明に係る請求項3の半導体装
置は、請求項1または請求項2において、インターポー
ザ基板の凹部内のICチップを覆い、かつ、凹部と支持
体との間を埋め込む埋め込み樹脂を備えたものである。
置は、請求項1または請求項2において、インターポー
ザ基板の凹部内のICチップを覆い、かつ、凹部と支持
体との間を埋め込む埋め込み樹脂を備えたものである。
【0014】また、この発明に係る請求項4の半導体装
置は、請求項1ないし請求項3のいずれかにおいて、支
持体は、導電部材の上面に所望の開口部が形成されるよ
うに絶縁部材にて覆われて形成され、開口部上に第2の
バンプ電極が形成されるものである。
置は、請求項1ないし請求項3のいずれかにおいて、支
持体は、導電部材の上面に所望の開口部が形成されるよ
うに絶縁部材にて覆われて形成され、開口部上に第2の
バンプ電極が形成されるものである。
【0015】また、この発明に係る請求項5の半導体装
置は、請求項1ないし請求項4のいずれかにおいて、支
持体に形成された第2のバンプ電極が、インターポーザ
基板の配線と電気的に接続されているものである。
置は、請求項1ないし請求項4のいずれかにおいて、支
持体に形成された第2のバンプ電極が、インターポーザ
基板の配線と電気的に接続されているものである。
【0016】また、この発明に係る請求項6の半導体装
置は、請求項1ないし請求項5のいずれかにおいて、支
持体に形成された第2のバンプ電極が、インターポーザ
基板に形成された第1のバンプ電極より大きいものであ
る。
置は、請求項1ないし請求項5のいずれかにおいて、支
持体に形成された第2のバンプ電極が、インターポーザ
基板に形成された第1のバンプ電極より大きいものであ
る。
【0017】また、この発明に係る請求項7の半導体装
置は、請求項6において、第1のバンプ電極が複数存在
する場合、支持体に形成された第2のバンプ電極の大き
さは、各第1のバンプ電極の内でインターポーザ基板の
最外周に位置する第1のバンプ電極より大きいものであ
る。
置は、請求項6において、第1のバンプ電極が複数存在
する場合、支持体に形成された第2のバンプ電極の大き
さは、各第1のバンプ電極の内でインターポーザ基板の
最外周に位置する第1のバンプ電極より大きいものであ
る。
【0018】また、この発明に係る請求項8の半導体装
置は、請求項6または請求項7において、第1および第
2のバンプ電極に対してそれぞれ接続された各電極を有
するマザーボードを備え、第1のバンプ電極と電極との
間の接続形状は中央部がくぼむ形状と成り、第2のバン
プ電極と電極との間の接続形状は中央部が膨らむ形状と
成るものである。
置は、請求項6または請求項7において、第1および第
2のバンプ電極に対してそれぞれ接続された各電極を有
するマザーボードを備え、第1のバンプ電極と電極との
間の接続形状は中央部がくぼむ形状と成り、第2のバン
プ電極と電極との間の接続形状は中央部が膨らむ形状と
成るものである。
【0019】また、この発明に係る請求項9の半導体装
置の製造方法は、所望の配線が形成されるとともに凹部
を有するインターポーザ基板の凹部の底面にICチップ
を配設して収納し、ICチップとインターポーザ基板の
配線とを電気的に接続し、インターポーザ基板の凹部の
ICチップ上に所定の間隔を設けてインターポーザ基板
に支持されるように支持体を載置し、インターポーザ基
板の上面および支持体の上面のそれぞれに第1および第
2のバンプ電極を形成するものである。
置の製造方法は、所望の配線が形成されるとともに凹部
を有するインターポーザ基板の凹部の底面にICチップ
を配設して収納し、ICチップとインターポーザ基板の
配線とを電気的に接続し、インターポーザ基板の凹部の
ICチップ上に所定の間隔を設けてインターポーザ基板
に支持されるように支持体を載置し、インターポーザ基
板の上面および支持体の上面のそれぞれに第1および第
2のバンプ電極を形成するものである。
【0020】また、この発明に係る請求項10の半導体
装置の製造方法は、請求項9において、ICチップとイ
ンターポーザ基板の配線とを電気的に接続した後であっ
て、インターポーザ基板の凹部に支持体を載置する前
に、凹部内を埋め込み樹脂にて埋め込むものである。
装置の製造方法は、請求項9において、ICチップとイ
ンターポーザ基板の配線とを電気的に接続した後であっ
て、インターポーザ基板の凹部に支持体を載置する前
に、凹部内を埋め込み樹脂にて埋め込むものである。
【0021】また、この発明に係る請求項11の半導体
装置の製造方法は、請求項9または請求項10におい
て、支持体に形成された第1のバンプ電極が、インター
ポーザ基板に形成されたバンプ電極より大きく形成され
ている場合、各バンプ電極を形成した後に、各バンプ電
極をマザーボードの各電極にそれぞれ接続する際に、第
1のバンプ電極と電極との間の接続形状は中央部がくぼ
む形状と成り、第2のバンプ電極と電極との間の接続形
状は中央部が膨らむ形状と成るように実装するものであ
る。
装置の製造方法は、請求項9または請求項10におい
て、支持体に形成された第1のバンプ電極が、インター
ポーザ基板に形成されたバンプ電極より大きく形成され
ている場合、各バンプ電極を形成した後に、各バンプ電
極をマザーボードの各電極にそれぞれ接続する際に、第
1のバンプ電極と電極との間の接続形状は中央部がくぼ
む形状と成り、第2のバンプ電極と電極との間の接続形
状は中央部が膨らむ形状と成るように実装するものであ
る。
【0022】
【発明の実施の形態】実施の形態1.図1はこの発明の
実施の形態1である半導体装置の構成を示す断面図、図
2は図1に示した半導体装置の構成を示す斜視図、図3
および図4は図1および図2に示した半導体装置の製造
方法を示す断面図である。
実施の形態1である半導体装置の構成を示す断面図、図
2は図1に示した半導体装置の構成を示す斜視図、図3
および図4は図1および図2に示した半導体装置の製造
方法を示す断面図である。
【0023】図1において、1は凹部3を有し所望の配
線としての導体層2およびバンプパッド4が形成された
インターポーザ基板で、例えばアルミナ製にて成り外形
寸法が6.5mm×6.5mm×1.5mmの大きさに
て成る。また、導体層2は4層形成されており、凹部3
の大きさは例えば4mm×4mm、深さ1.0mmにて
形成されている。また、バンプパッド4は1.27mm
ピッチで大きさ直径0.6mmにて形成されている。
線としての導体層2およびバンプパッド4が形成された
インターポーザ基板で、例えばアルミナ製にて成り外形
寸法が6.5mm×6.5mm×1.5mmの大きさに
て成る。また、導体層2は4層形成されており、凹部3
の大きさは例えば4mm×4mm、深さ1.0mmにて
形成されている。また、バンプパッド4は1.27mm
ピッチで大きさ直径0.6mmにて形成されている。
【0024】5はインターポーザ基板1の上面にバンプ
パッド4と電気的に接続された第1のバンプ電極、6は
インターポーザ基板1の凹部3の底面に接着剤11にて
固着して配設されて収納されているICチップで、イン
ターポーザ基板1の導体層2と電気的にワイヤ7を介し
て接続されている。また、ICチップ6の大きさは例え
ば1.0mm×1.0mm×0.25mmで、凹部3に
は4つのICチップ6が配設されている。
パッド4と電気的に接続された第1のバンプ電極、6は
インターポーザ基板1の凹部3の底面に接着剤11にて
固着して配設されて収納されているICチップで、イン
ターポーザ基板1の導体層2と電気的にワイヤ7を介し
て接続されている。また、ICチップ6の大きさは例え
ば1.0mm×1.0mm×0.25mmで、凹部3に
は4つのICチップ6が配設されている。
【0025】8はインターポーザ基板1の凹部3のIC
チップ6上に所定の間隔を設けてインターポーザ基板1
に支持されて配設された支持体で、インターポーザ基板
1の凹部3上部に形成された段差部1aに載置して、凹
部3上の全面を覆うように形成され、インターポーザ基
板1に接着剤12にて固着されている。また、支持体8
は導電部材としての例えばコバール製にて成り、大きさ
は例えば3.9mm×3.9mm×0.3mmにて形成
されている。
チップ6上に所定の間隔を設けてインターポーザ基板1
に支持されて配設された支持体で、インターポーザ基板
1の凹部3上部に形成された段差部1aに載置して、凹
部3上の全面を覆うように形成され、インターポーザ基
板1に接着剤12にて固着されている。また、支持体8
は導電部材としての例えばコバール製にて成り、大きさ
は例えば3.9mm×3.9mm×0.3mmにて形成
されている。
【0026】また、支持体8の上面は、所望の開口部1
0、大きさが例えば1.27mmピッチ、直径0.6m
mにて形成されるように、他の箇所が絶縁部材としての
ソルダレジスト9にて覆われている。そしてこの開口部
10にはNi/Auメタライズが施される。また、この
開口部10上には第2のバンプ電極12が形成されてい
る。第1及び第2のバンプ電極13の大きさは例えば、
高さ0.57mm、直径0.70mmにて形成されてい
る。
0、大きさが例えば1.27mmピッチ、直径0.6m
mにて形成されるように、他の箇所が絶縁部材としての
ソルダレジスト9にて覆われている。そしてこの開口部
10にはNi/Auメタライズが施される。また、この
開口部10上には第2のバンプ電極12が形成されてい
る。第1及び第2のバンプ電極13の大きさは例えば、
高さ0.57mm、直径0.70mmにて形成されてい
る。
【0027】次に上記のように構成された実施の形態1
の半導体装置の製造方法について図3および図4に基づ
いて説明する。まず、導体層2およびバンプパッド4
と、凹部3とが形成されたインターポーザ基板1を準備
する(図3(a))。次に、凹部3の底面の所望の位置
に4つのICチップ6を接着剤11を介して、固着する
(図3(b))。次に、ICチップ6とインターポーザ
基板1の導体層2とにワイヤボンディングを行いワイヤ
7を形成して電気的に接続する(図3(c))。
の半導体装置の製造方法について図3および図4に基づ
いて説明する。まず、導体層2およびバンプパッド4
と、凹部3とが形成されたインターポーザ基板1を準備
する(図3(a))。次に、凹部3の底面の所望の位置
に4つのICチップ6を接着剤11を介して、固着する
(図3(b))。次に、ICチップ6とインターポーザ
基板1の導体層2とにワイヤボンディングを行いワイヤ
7を形成して電気的に接続する(図3(c))。
【0028】次に、ソルダレジスト9により開口部10
が形成された支持体8を準備する。次に、凹部3の上部
の段差部1aに接着剤12を塗布して、その上に支持体
8を載置し、固着する(図4(a))。次に、第1及び
第2のバンプ電極5、13を所望の位置に載置する(図
4(b))。次に、第1及び第2のバンプ電極5、13
を溶着して固着する(図4(c)、図1、図2)。
が形成された支持体8を準備する。次に、凹部3の上部
の段差部1aに接着剤12を塗布して、その上に支持体
8を載置し、固着する(図4(a))。次に、第1及び
第2のバンプ電極5、13を所望の位置に載置する(図
4(b))。次に、第1及び第2のバンプ電極5、13
を溶着して固着する(図4(c)、図1、図2)。
【0029】上記のように構成された実施の形態1の半
導体装置は、ICチップ6が収納されているインターポ
ーザ基板1の凹部3上に、支持体8を備えて、第2のバ
ンプ電極13を形成することができる。よって、インタ
ーポーザ基板1を大きくすることなく、従来の場合より
も、第2のバンプ電極13の個数分、半導体装置として
多くのバンプ電極を形成することができる。よって、所
望の大きさのインターポーザ基板1に、必要個数のバン
プ電極を、生産性が低下しない程度のバンプ電極のピッ
チにて配置して形成することができる。
導体装置は、ICチップ6が収納されているインターポ
ーザ基板1の凹部3上に、支持体8を備えて、第2のバ
ンプ電極13を形成することができる。よって、インタ
ーポーザ基板1を大きくすることなく、従来の場合より
も、第2のバンプ電極13の個数分、半導体装置として
多くのバンプ電極を形成することができる。よって、所
望の大きさのインターポーザ基板1に、必要個数のバン
プ電極を、生産性が低下しない程度のバンプ電極のピッ
チにて配置して形成することができる。
【0030】また、バンプ電極がインターポーザ基板の
周囲及び凹部上にも形成されるため、マザーボードに実
装する場合のインターポーザ基板1等の重量を多くのバ
ンプ電極にて分散することができるため、ストレスに対
して強くなる。また、凹部3が中空構造にて形成される
ため、ICチップ6が高周波モジュールなどの場合の使
用に適している。
周囲及び凹部上にも形成されるため、マザーボードに実
装する場合のインターポーザ基板1等の重量を多くのバ
ンプ電極にて分散することができるため、ストレスに対
して強くなる。また、凹部3が中空構造にて形成される
ため、ICチップ6が高周波モジュールなどの場合の使
用に適している。
【0031】上記実施の形態1では、支持体とインター
ポーザ基板とは電気的に接続されていない例を示した
が、これに限られることはなく、例えば、接着剤12に
導電性を有するものを使用すれば、支持体とインターポ
ーザ基板とを電気的に接続することができる。そしてこ
の支持体上の第2のバンプ電極を、例えばグランド電極
として使用することが考えられる。
ポーザ基板とは電気的に接続されていない例を示した
が、これに限られることはなく、例えば、接着剤12に
導電性を有するものを使用すれば、支持体とインターポ
ーザ基板とを電気的に接続することができる。そしてこ
の支持体上の第2のバンプ電極を、例えばグランド電極
として使用することが考えられる。
【0032】さらに、上記実施の形態1では、支持体8
の上面をインターポーザ基板1の上面をほぼ同一面と成
るように形成する例を示したが、これに限られることは
なく、例えば、図5に示したように、インターポーザ基
板1の上面に支持体14の一部が載置する。そして支持
体14を、インターポーザ基板100の凹部3のICチ
ップ6上に所定の間隔を設けて、インターポーザ基板1
00に配設してもよい。
の上面をインターポーザ基板1の上面をほぼ同一面と成
るように形成する例を示したが、これに限られることは
なく、例えば、図5に示したように、インターポーザ基
板1の上面に支持体14の一部が載置する。そして支持
体14を、インターポーザ基板100の凹部3のICチ
ップ6上に所定の間隔を設けて、インターポーザ基板1
00に配設してもよい。
【0033】ただし、この場合は、支持体14の厚みを
第1及び第2のバンプ電極5、13にて吸収できる程度
の薄い厚みに設定する必要がある。上記実施の形態1に
て示したような大きさにて各部を形成する場合ならば、
支持体14の厚みは0.1〜0.2mmが可能となる。
このような厚みの制約はあるものの、支持体14の載置
するための特殊な構造(段差部1a形状)をインターポ
ーザ基板100に形成する必要がなくなる。
第1及び第2のバンプ電極5、13にて吸収できる程度
の薄い厚みに設定する必要がある。上記実施の形態1に
て示したような大きさにて各部を形成する場合ならば、
支持体14の厚みは0.1〜0.2mmが可能となる。
このような厚みの制約はあるものの、支持体14の載置
するための特殊な構造(段差部1a形状)をインターポ
ーザ基板100に形成する必要がなくなる。
【0034】さらに、上記実施の形態1では、支持体8
とICチップ6との間が空間を有する場合を説明したが
これに限られることはなく、例えば、上記実施の形態1
と同様の工程を経て図3(c)に示したように、ICチ
ップ6にワイヤ7を形成した後に、凹部3に埋め込み樹
脂15を埋め込む(図6(a))。次に、支持体8を埋
め込み樹脂15の上部から、上記実施の形態1と同様に
形成し、図6(b)に示すように半導体装置を形成す
る。
とICチップ6との間が空間を有する場合を説明したが
これに限られることはなく、例えば、上記実施の形態1
と同様の工程を経て図3(c)に示したように、ICチ
ップ6にワイヤ7を形成した後に、凹部3に埋め込み樹
脂15を埋め込む(図6(a))。次に、支持体8を埋
め込み樹脂15の上部から、上記実施の形態1と同様に
形成し、図6(b)に示すように半導体装置を形成す
る。
【0035】このように形成すれば、上記実施の形態1
にて示したように、高周波モジュールなど、中空構造に
適した半導体装置には使用できないものの、それ以外の
半導体装置であれば、ICチップ6は埋め込み樹脂15
によりさらに確実に保護できるため、ICチップ6の劣
化をさらに防止することができる。
にて示したように、高周波モジュールなど、中空構造に
適した半導体装置には使用できないものの、それ以外の
半導体装置であれば、ICチップ6は埋め込み樹脂15
によりさらに確実に保護できるため、ICチップ6の劣
化をさらに防止することができる。
【0036】さらに、上記実施の形態1では、支持体8
を凹部3上の全面を覆うように形成したが、これに限ら
れることはなく、例えば図7に示すように、支持体16
を十字状にて形成し、凹部3の一部を覆うように形成し
ても、必要な個数の第2のバンプ電極13が形成できれ
ば、上記実施の形態1と同様の効果を奏することができ
る。ただしこの場合は、凹部3を埋め込み樹脂15にて
埋め込み、ICチップ6を覆うように形成する。
を凹部3上の全面を覆うように形成したが、これに限ら
れることはなく、例えば図7に示すように、支持体16
を十字状にて形成し、凹部3の一部を覆うように形成し
ても、必要な個数の第2のバンプ電極13が形成できれ
ば、上記実施の形態1と同様の効果を奏することができ
る。ただしこの場合は、凹部3を埋め込み樹脂15にて
埋め込み、ICチップ6を覆うように形成する。
【0037】実施の形態2.上記実施の形態1では、第
1及び第2のバンプ電極5、13を同一の大きさにて形
成する例を示したがこれに限られることはなく、この実
施の形態2においては、インターポーザ基板に形成され
ている第1のバンプ電極の大きさより支持体に形成され
ている第2のバンプ電極の大きさを大きくする場合につ
いて説明する。
1及び第2のバンプ電極5、13を同一の大きさにて形
成する例を示したがこれに限られることはなく、この実
施の形態2においては、インターポーザ基板に形成され
ている第1のバンプ電極の大きさより支持体に形成され
ている第2のバンプ電極の大きさを大きくする場合につ
いて説明する。
【0038】図8はこの発明の実施の形態2の半導体装
置の構成を示す断面図、図9は図8に示した半導体装置
のマザーボードへの実装の構成を示した断面図である。
図において、上記実施の形態1と同様の部分は同一符号
を付して説明を省略する。17は支持体8の開口部10
上に形成された第2のバンプ電極で、インターポーザ基
板1に形成されている第1のバンプ電極5の大きさより
大きく形成され、例えば、高さ0.72mm、直径0.
80mmにて形成されている。
置の構成を示す断面図、図9は図8に示した半導体装置
のマザーボードへの実装の構成を示した断面図である。
図において、上記実施の形態1と同様の部分は同一符号
を付して説明を省略する。17は支持体8の開口部10
上に形成された第2のバンプ電極で、インターポーザ基
板1に形成されている第1のバンプ電極5の大きさより
大きく形成され、例えば、高さ0.72mm、直径0.
80mmにて形成されている。
【0039】200はマザーボードとしてのプリント基
板、201はプリント基板200上の電極としてのパッ
ド、202は第1のバンプ電極5のはんだ付後の第1の
接合部で、この接続形状は中央部がくぼむ形状と成る。
203は第2のバンプ電極17のはんだ付後の第2の接
合部で、この接続形状は中央部が膨らむ形状と成る。
板、201はプリント基板200上の電極としてのパッ
ド、202は第1のバンプ電極5のはんだ付後の第1の
接合部で、この接続形状は中央部がくぼむ形状と成る。
203は第2のバンプ電極17のはんだ付後の第2の接
合部で、この接続形状は中央部が膨らむ形状と成る。
【0040】次に上記のように構成された実施の形態2
の半導体装置の製造方法について説明する。まず、上記
実施の形態1と同様の工程を経て、支持体8をインター
ポーザ基板1に固着した後に、インターポーザ基板1の
バンプパッド4上には小さな第1のバンプ電極5を、ま
た、支持体8の開口部には大きな第2のバンプ電極14
を溶着し、図8に示したような半導体装置を形成する。
の半導体装置の製造方法について説明する。まず、上記
実施の形態1と同様の工程を経て、支持体8をインター
ポーザ基板1に固着した後に、インターポーザ基板1の
バンプパッド4上には小さな第1のバンプ電極5を、ま
た、支持体8の開口部には大きな第2のバンプ電極14
を溶着し、図8に示したような半導体装置を形成する。
【0041】次に、プリント基板200には、バンプパ
ッド4と開口部10とに対応したパッド201が形成さ
れている。次に、プリント基板200に図8に示した半
導体装置を搭載して、加熱してはんだ付を行う。このは
んだ付の際、第1のバンプ電極5では中央部がくぼむ形
状と成る第1の接合部202が、また、第2のバンプ電
極17では中央部が膨らむ形状と成る第2の接合部20
3がそれぞれ形成されるように、プリント基板200と
半導体装置との距離が保たれることとなる。そして、図
9に示したような半導体装置が実装されることとなる。
ッド4と開口部10とに対応したパッド201が形成さ
れている。次に、プリント基板200に図8に示した半
導体装置を搭載して、加熱してはんだ付を行う。このは
んだ付の際、第1のバンプ電極5では中央部がくぼむ形
状と成る第1の接合部202が、また、第2のバンプ電
極17では中央部が膨らむ形状と成る第2の接合部20
3がそれぞれ形成されるように、プリント基板200と
半導体装置との距離が保たれることとなる。そして、図
9に示したような半導体装置が実装されることとなる。
【0042】上記のように構成された実施の形態2の半
導体装置は、第2のバンプ電極17の大きさが、第1の
バンプ電極5の大きさより大きく形成されているため、
プリント基板200への実装の際に、中央部がくぼむ形
状と成る第1の接合部202と、中央部が膨らむ形状と
成る第2の接合部203とを容易に作成することができ
る。
導体装置は、第2のバンプ電極17の大きさが、第1の
バンプ電極5の大きさより大きく形成されているため、
プリント基板200への実装の際に、中央部がくぼむ形
状と成る第1の接合部202と、中央部が膨らむ形状と
成る第2の接合部203とを容易に作成することができ
る。
【0043】従来から、接合部におけるストレスは、そ
の形状のくびれた部分に集中することが知られている。
よって、インターポーザ基板1上の第1の接合部202
ではその中央部がくぼむ形状と成る(鼓状)ため、第1
の接合部202の中央部にストレスが掛かる。また、支
持体8上の第2の接合部203ではその中央部が膨らむ
形状と成るため、第2の接合部203の両端にストレス
が掛かる。
の形状のくびれた部分に集中することが知られている。
よって、インターポーザ基板1上の第1の接合部202
ではその中央部がくぼむ形状と成る(鼓状)ため、第1
の接合部202の中央部にストレスが掛かる。また、支
持体8上の第2の接合部203ではその中央部が膨らむ
形状と成るため、第2の接合部203の両端にストレス
が掛かる。
【0044】そして各接合部は、はんだ付けにより接合
されているため、元来その両端部がストレスに対して弱
い箇所となる。よって、インターポーザ基板1の第1の
接合部202はその中央部にストレスが掛かるため、ス
トレスに対して強くなる。また、支持体2の第2の接合
部203はその両端にストレスが掛かるため、ストレス
に対して弱くなる。このため、インターポーザ基板1上
のように、電気的な接続において重要な働きをしている
箇所が、ストレスに対して強くなるため、半導体装置と
しての信頼性が向上する。
されているため、元来その両端部がストレスに対して弱
い箇所となる。よって、インターポーザ基板1の第1の
接合部202はその中央部にストレスが掛かるため、ス
トレスに対して強くなる。また、支持体2の第2の接合
部203はその両端にストレスが掛かるため、ストレス
に対して弱くなる。このため、インターポーザ基板1上
のように、電気的な接続において重要な働きをしている
箇所が、ストレスに対して強くなるため、半導体装置と
しての信頼性が向上する。
【0045】上記実施の形態2では、第1のバンプ電極
がインターポーザ基板上に一列に並んで形成されている
例を示したが、例えば第1のバンプ電極がインターポー
ザ基板上に複数列に並んで形成されるような場合は、少
なくとも、第1のバンプ電極の内の最外周に位置する第
1のバンプ電極の大きさより、支持体上に形成された第
2のバンプ電極の大きさを大きくすればよい。
がインターポーザ基板上に一列に並んで形成されている
例を示したが、例えば第1のバンプ電極がインターポー
ザ基板上に複数列に並んで形成されるような場合は、少
なくとも、第1のバンプ電極の内の最外周に位置する第
1のバンプ電極の大きさより、支持体上に形成された第
2のバンプ電極の大きさを大きくすればよい。
【0046】これは、マザーボードへの実装の際に、イ
ンターポーザ基板とマザーボードとの熱膨張率によるス
トレスを最も受ける部分は、インターポーザ基板の最外
周に存在する第1のバンプ電極の接合部である。よっ
て、最低限その箇所の接合部は、中央部がくぼむ形状に
て形成し、上記実施の形態2にて示したように、ストレ
スに対しての強度を向上させておく必要がある。
ンターポーザ基板とマザーボードとの熱膨張率によるス
トレスを最も受ける部分は、インターポーザ基板の最外
周に存在する第1のバンプ電極の接合部である。よっ
て、最低限その箇所の接合部は、中央部がくぼむ形状に
て形成し、上記実施の形態2にて示したように、ストレ
スに対しての強度を向上させておく必要がある。
【0047】
【発明の効果】以上のように、この発明の請求項1によ
れば、凹部を有し所望の配線が形成されたインターポー
ザ基板と、インターポーザ基板の上面に配線と電気的に
接続された第1のバンプ電極と、インターポーザ基板の
凹部の底面に配設されて収納され、インターポーザ基板
の配線と電気的に接続されたICチップと、インターポ
ーザ基板の凹部のICチップ上に所定の間隔を設けてイ
ンターポーザ基板に支持されて配設された支持体と、支
持体の上面に形成された第2のバンプ電極とを備えたの
で、バンプ電極の形成領域を多く確保することができる
半導体装置を提供することが可能となる。
れば、凹部を有し所望の配線が形成されたインターポー
ザ基板と、インターポーザ基板の上面に配線と電気的に
接続された第1のバンプ電極と、インターポーザ基板の
凹部の底面に配設されて収納され、インターポーザ基板
の配線と電気的に接続されたICチップと、インターポ
ーザ基板の凹部のICチップ上に所定の間隔を設けてイ
ンターポーザ基板に支持されて配設された支持体と、支
持体の上面に形成された第2のバンプ電極とを備えたの
で、バンプ電極の形成領域を多く確保することができる
半導体装置を提供することが可能となる。
【0048】また、この発明の請求項2によれば、請求
項1において、支持体が、インターポーザ基板の凹部上
の全面を覆うように形成されたので、バンプ電極の形成
領域をより一層多く確保することができる半導体装置を
提供することが可能となる。
項1において、支持体が、インターポーザ基板の凹部上
の全面を覆うように形成されたので、バンプ電極の形成
領域をより一層多く確保することができる半導体装置を
提供することが可能となる。
【0049】また、この発明の請求項3によれば、請求
項1または請求項2において、インターポーザ基板の凹
部内のICチップを覆い、かつ、凹部と支持体との間を
埋め込む埋め込み樹脂を備えたので、ICチップを確実
に保護することができる半導体装置を提供することが可
能となる。
項1または請求項2において、インターポーザ基板の凹
部内のICチップを覆い、かつ、凹部と支持体との間を
埋め込む埋め込み樹脂を備えたので、ICチップを確実
に保護することができる半導体装置を提供することが可
能となる。
【0050】また、この発明の請求項4によれば、請求
項1ないし請求項3のいずれかにおいて、支持体は、導
電部材の上面に所望の開口部が形成されるように絶縁部
材にて覆われて形成され、開口部上に第2のバンプ電極
が形成されるので、支持体を容易に形成することができ
る半導体装置を提供することが可能となる。
項1ないし請求項3のいずれかにおいて、支持体は、導
電部材の上面に所望の開口部が形成されるように絶縁部
材にて覆われて形成され、開口部上に第2のバンプ電極
が形成されるので、支持体を容易に形成することができ
る半導体装置を提供することが可能となる。
【0051】また、この発明の請求項5によれば、請求
項1ないし請求項4のいずれかにおいて、支持体に形成
された第2のバンプ電極が、インターポーザ基板の配線
と電気的に接続されているので、第2のバンプ電極を電
気的な電極として利用することができる半導体装置を提
供することが可能となる。
項1ないし請求項4のいずれかにおいて、支持体に形成
された第2のバンプ電極が、インターポーザ基板の配線
と電気的に接続されているので、第2のバンプ電極を電
気的な電極として利用することができる半導体装置を提
供することが可能となる。
【0052】また、この発明の請求項6によれば、請求
項1ないし請求項5のいずれかにおいて、支持体に形成
された第2のバンプ電極が、インターポーザ基板に形成
された第1のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
項1ないし請求項5のいずれかにおいて、支持体に形成
された第2のバンプ電極が、インターポーザ基板に形成
された第1のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
【0053】また、この発明の請求項7によれば、請求
項6において、第1のバンプ電極が複数存在する場合、
支持体に形成された第2のバンプ電極の大きさは、各第
1のバンプ電極の内でインターポーザ基板の最外周に位
置する第1のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
項6において、第1のバンプ電極が複数存在する場合、
支持体に形成された第2のバンプ電極の大きさは、各第
1のバンプ電極の内でインターポーザ基板の最外周に位
置する第1のバンプ電極より大きいので、マザーボード
への実装が行いやすくなる半導体装置を提供することが
可能となる。
【0054】また、この発明の請求項8によれば、請求
項6または請求項7において、第1および第2のバンプ
電極に対してそれぞれ接続された各電極を有するマザー
ボードを備え、第1のバンプ電極と電極との間の接続形
状は中央部がくぼむ形状と成り、第2のバンプ電極と電
極との間の接続形状は中央部が膨らむ形状と成るので、
第1のバンプ電極と電極との接続形状が、第2のバンプ
電極と電極との接続形状より、ストレスに対して強度が
強くなる半導体装置を提供することが可能となる。
項6または請求項7において、第1および第2のバンプ
電極に対してそれぞれ接続された各電極を有するマザー
ボードを備え、第1のバンプ電極と電極との間の接続形
状は中央部がくぼむ形状と成り、第2のバンプ電極と電
極との間の接続形状は中央部が膨らむ形状と成るので、
第1のバンプ電極と電極との接続形状が、第2のバンプ
電極と電極との接続形状より、ストレスに対して強度が
強くなる半導体装置を提供することが可能となる。
【0055】また、この発明の請求項9によれば、所望
の配線が形成されるとともに凹部を有するインターポー
ザ基板の凹部の底面にICチップを配設して収納し、I
Cチップとインターポーザ基板の配線とを電気的に接続
し、インターポーザ基板の凹部のICチップ上に所定の
間隔を設けてインターポーザ基板に支持されるように支
持体を載置し、インターポーザ基板の上面および支持体
の上面のそれぞれに第1および第2のバンプ電極を形成
するので、インターポーザ基板および支持体上に各バン
プ電極を形成することができる半導体装置の製造方法を
提供することが可能となる。
の配線が形成されるとともに凹部を有するインターポー
ザ基板の凹部の底面にICチップを配設して収納し、I
Cチップとインターポーザ基板の配線とを電気的に接続
し、インターポーザ基板の凹部のICチップ上に所定の
間隔を設けてインターポーザ基板に支持されるように支
持体を載置し、インターポーザ基板の上面および支持体
の上面のそれぞれに第1および第2のバンプ電極を形成
するので、インターポーザ基板および支持体上に各バン
プ電極を形成することができる半導体装置の製造方法を
提供することが可能となる。
【0056】また、この発明の請求項10によれば、請
求項9において、ICチップとインターポーザ基板の配
線とを電気的に接続した後であって、インターポーザ基
板の凹部に支持体を載置する前に、凹部内を埋め込み樹
脂にて埋め込むので、ICチップを埋め込み樹脂にて確
実の保護することができる半導体装置の製造方法を提供
することが可能となる。
求項9において、ICチップとインターポーザ基板の配
線とを電気的に接続した後であって、インターポーザ基
板の凹部に支持体を載置する前に、凹部内を埋め込み樹
脂にて埋め込むので、ICチップを埋め込み樹脂にて確
実の保護することができる半導体装置の製造方法を提供
することが可能となる。
【0057】また、この発明の請求項11によれば、請
求項9または請求項10において、支持体に形成された
第1のバンプ電極が、インターポーザ基板に形成された
バンプ電極より大きく形成されている場合、各バンプ電
極を形成した後に、各バンプ電極をマザーボードの各電
極にそれぞれ接続する際に、第1のバンプ電極と電極と
の間の接続形状は中央部がくぼむ形状と成り、第2のバ
ンプ電極と電極との間の接続形状は中央部が膨らむ形状
と成るように実装するので、第1のバンプ電極と電極と
の接続形状が、第2のバンプ電極と電極との接続形状よ
り、ストレスに対して強くなる半導体装置の製造方法を
提供することが可能となる。
求項9または請求項10において、支持体に形成された
第1のバンプ電極が、インターポーザ基板に形成された
バンプ電極より大きく形成されている場合、各バンプ電
極を形成した後に、各バンプ電極をマザーボードの各電
極にそれぞれ接続する際に、第1のバンプ電極と電極と
の間の接続形状は中央部がくぼむ形状と成り、第2のバ
ンプ電極と電極との間の接続形状は中央部が膨らむ形状
と成るように実装するので、第1のバンプ電極と電極と
の接続形状が、第2のバンプ電極と電極との接続形状よ
り、ストレスに対して強くなる半導体装置の製造方法を
提供することが可能となる。
【図1】 実施の形態1の半導体装置の構成を示す断面
図である。
図である。
【図2】 実施の形態1の半導体装置の構成を示す斜視
図である。
図である。
【図3】 図1及び図2に示した半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図4】 図1及び図2に示した半導体装置の製造方法
を示す断面図である。
を示す断面図である。
【図5】 実施の形態1の半導体装置の構成を示す断面
図である。
図である。
【図6】 実施の形態1の半導体装置の製造方法を示す
断面図である。
断面図である。
【図7】 実施の形態1の半導体装置の構成を示す斜視
図である。
図である。
【図8】 実施の形態2の半導体装置の構成を示す断面
図である。
図である。
【図9】 図8に示した半導体装置の実装の構成を示す
断面図である。
断面図である。
【図10】 従来の半導体装置の構成を示す断面図であ
る。
る。
【図11】 他の従来の半導体装置の構成を示す断面図
である。
である。
1,100 インターポーザ基板、2 導体層、3 凹
部、4 バンプパッド、5 第1のバンプ電極、6 I
Cチップ、8,14,16 支持体、9 ソルダレジス
ト、10 開口部、13,17 第2のバンプ電極、1
5 埋め込み樹脂、200 プリント基板、201 パ
ッド、202 第1の接合部、203 第2の接合部。
部、4 バンプパッド、5 第1のバンプ電極、6 I
Cチップ、8,14,16 支持体、9 ソルダレジス
ト、10 開口部、13,17 第2のバンプ電極、1
5 埋め込み樹脂、200 プリント基板、201 パ
ッド、202 第1の接合部、203 第2の接合部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河嶋 康夫 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 村上 光平 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
Claims (11)
- 【請求項1】 凹部を有し所望の配線が形成されたイン
ターポーザ基板と、上記インターポーザ基板の上面に上
記配線と電気的に接続された第1のバンプ電極と、上記
インターポーザ基板の凹部の底面に配設されて収納さ
れ、上記インターポーザ基板の配線と電気的に接続され
たICチップと、上記インターポーザ基板の凹部の上記
ICチップ上に所定の間隔を設けて上記インターポーザ
基板に支持されて配設された支持体と、上記支持体の上
面に形成された第2のバンプ電極とを備えたことを特徴
とする半導体装置。 - 【請求項2】 支持体が、インターポーザ基板の凹部上
の全面を覆うように形成されたことを特徴とする請求項
1に記載の半導体装置。 - 【請求項3】 インターポーザ基板の凹部内のICチッ
プを覆い、かつ、上記凹部と支持体との間を埋め込む埋
め込み樹脂を備えたことを特徴とする請求項1または請
求項2に記載の半導体装置。 - 【請求項4】 支持体は、導電部材の上面に所望の開口
部が形成されるように絶縁部材にて覆われて形成され、
上記開口部上に第2のバンプ電極が形成されることを特
徴とする請求項1ないし請求項3のいずれかに記載の半
導体装置。 - 【請求項5】 支持体に形成された第2のバンプ電極
が、インターポーザ基板の配線と電気的に接続されてい
ることを特徴とする請求項1ないし請求項4のいずれか
に記載の半導体装置。 - 【請求項6】 支持体に形成された第2のバンプ電極
が、インターポーザ基板に形成された第1のバンプ電極
より大きいことを特徴とする請求項1ないし請求項5の
いずれかに記載の半導体装置。 - 【請求項7】 第1のバンプ電極が複数存在する場合、
支持体に形成された第2のバンプ電極の大きさは、上記
各第1のバンプ電極の内でインターポーザ基板の最外周
に位置する第1のバンプ電極より大きいことを特徴とす
る請求項6に記載の半導体装置。 - 【請求項8】 第1および第2のバンプ電極に対してそ
れぞれ接続された各電極を有するマザーボードを備え、
上記第1のバンプ電極と上記電極との間の接続形状は中
央部がくぼむ形状と成り、上記第2のバンプ電極と上記
電極との間の接続形状は中央部が膨らむ形状と成ること
を特徴とする請求項6または請求項7に記載の半導体装
置。 - 【請求項9】 所望の配線が形成されるとともに凹部を
有するインターポーザ基板の上記凹部の底面にICチッ
プを配設して収納する工程と、上記ICチップと上記イ
ンターポーザ基板の配線とを電気的に接続する工程と、
上記インターポーザ基板の凹部の上記ICチップ上に所
定の間隔を設けて上記インターポーザ基板に支持される
ように支持体を載置する工程と、上記インターポーザ基
板の上面および上記支持体の上面のそれぞれに第1およ
び第2のバンプ電極を形成する工程とを備えたことを特
徴とする半導体装置の製造方法。 - 【請求項10】 ICチップとインターポーザ基板の配
線とを電気的に接続した後であって、上記インターポー
ザ基板の凹部に支持体を載置する前に、上記凹部内を埋
め込み樹脂にて埋め込む工程を備えたことを特徴とする
請求項9に記載の半導体装置の製造方法。 - 【請求項11】 支持体に形成された第1のバンプ電極
が、インターポーザ基板に形成されたバンプ電極より大
きく形成されている場合、各バンプ電極を形成した後
に、上記各バンプ電極をマザーボードの各電極にそれぞ
れ接続する際に、上記第1のバンプ電極と上記電極との
間の接続形状は中央部がくぼむ形状と成り、上記第2の
バンプ電極と上記電極との間の接続形状は中央部が膨ら
む形状と成るように実装する工程を備えたことを特徴と
する請求項9または請求項10に記載の半導体装置の製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001059493A JP2002261231A (ja) | 2001-03-05 | 2001-03-05 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001059493A JP2002261231A (ja) | 2001-03-05 | 2001-03-05 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002261231A true JP2002261231A (ja) | 2002-09-13 |
Family
ID=18919047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001059493A Pending JP2002261231A (ja) | 2001-03-05 | 2001-03-05 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002261231A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034374A (ja) * | 2008-07-30 | 2010-02-12 | Denso Corp | 電子装置 |
-
2001
- 2001-03-05 JP JP2001059493A patent/JP2002261231A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010034374A (ja) * | 2008-07-30 | 2010-02-12 | Denso Corp | 電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100368698B1 (ko) | 반도체패키지와,그것을이용한반도체장치및그제조방법 | |
JP3499202B2 (ja) | 半導体装置の製造方法 | |
US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
US6225694B1 (en) | Semiconductor device | |
JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
US6734557B2 (en) | Semiconductor device | |
JP2816028B2 (ja) | 半導体装置の製造方法 | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
US20040080041A1 (en) | Semiconductor device with improved heatsink structure | |
JPH07169872A (ja) | 半導体装置及びその製造方法 | |
US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
US10121043B2 (en) | Printed circuit board assembly with image sensor mounted thereon | |
JPH07226457A (ja) | 電子パッケージ及びその製造方法 | |
JP2002510148A (ja) | 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法 | |
JP2658672B2 (ja) | I/oピンの修理構造および修理方法 | |
JP3593833B2 (ja) | 半導体装置 | |
JP2003273280A (ja) | チップパッケージ及びその製造方法 | |
TWI613771B (zh) | 半導體封裝 | |
JP3549316B2 (ja) | 配線基板 | |
JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JP2002261231A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3394479B2 (ja) | 半導体装置 | |
JP2004289017A (ja) | 樹脂封止型半導体装置 | |
JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 |