JP2002260523A - ダイヤモンド様炭素多層構造を有する電界電子放出素子 - Google Patents
ダイヤモンド様炭素多層構造を有する電界電子放出素子Info
- Publication number
- JP2002260523A JP2002260523A JP2001051766A JP2001051766A JP2002260523A JP 2002260523 A JP2002260523 A JP 2002260523A JP 2001051766 A JP2001051766 A JP 2001051766A JP 2001051766 A JP2001051766 A JP 2001051766A JP 2002260523 A JP2002260523 A JP 2002260523A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- film
- emitter
- carbon
- multilayer structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 エミッターをＤＬＣ多層膜とすることによ
り、ＤＬＣ単層膜の場合の欠点での欠点を補い、安定し
た電界電子放出特性を有するダイヤモンド様炭素多層構
造を有する電界電子放出素子を提供する。 【解決手段】 ダイヤモンド様炭素多層構造を有する電
界電子放出素子において、基材１に性質が異なるダイヤ
モンド様炭素膜を多層構造で成膜したエミッター２を具
備する。
り、ＤＬＣ単層膜の場合の欠点での欠点を補い、安定し
た電界電子放出特性を有するダイヤモンド様炭素多層構
造を有する電界電子放出素子を提供する。 【解決手段】 ダイヤモンド様炭素多層構造を有する電
界電子放出素子において、基材１に性質が異なるダイヤ
モンド様炭素膜を多層構造で成膜したエミッター２を具
備する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＬＣ薄膜を用い
た電界電子放出素子の構造に係るものであり、特に、そ
の優れたエミッターの構造を有する電界電子放出特性を
得るものである。
た電界電子放出素子の構造に係るものであり、特に、そ
の優れたエミッターの構造を有する電界電子放出特性を
得るものである。
【０００２】
【従来の技術】従来、ＤＬＣを用いた電界電子放出素子
のエミッターは単層で用いられることが多かった。
のエミッターは単層で用いられることが多かった。
【０００３】
【発明が解決しようとする課題】しかし、ＤＬＣを用い
た電界電子放出素子のエミッターが従来のように単層膜
の場合、成膜条件を変化させてＳＰ3 リッチにすると、
電界電子放出は容易であるが、電流を大きくすることは
できない。そうかといって、ＳＰ2 リッチにすると電界
電子放出はしにくいが、電流は大きくすることができる
といった問題があった。
た電界電子放出素子のエミッターが従来のように単層膜
の場合、成膜条件を変化させてＳＰ3 リッチにすると、
電界電子放出は容易であるが、電流を大きくすることは
できない。そうかといって、ＳＰ2 リッチにすると電界
電子放出はしにくいが、電流は大きくすることができる
といった問題があった。
【０００４】したがって、潜在的な能力はあるとして
も、その電界電子放出の安定性、再現性等の問題から実
用化されるには至っていないのが現状である。
も、その電界電子放出の安定性、再現性等の問題から実
用化されるには至っていないのが現状である。
【０００５】本発明は、上記状況に鑑みて、エミッター
をＤＬＣ多層膜とすることにより、ＤＬＣ単層膜の欠点
を補い、安定した電界電子放出特性を有するダイヤモン
ド様炭素多層構造を有する電界電子放出素子を提供する
ことを目的とする。
をＤＬＣ多層膜とすることにより、ＤＬＣ単層膜の欠点
を補い、安定した電界電子放出特性を有するダイヤモン
ド様炭素多層構造を有する電界電子放出素子を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記した目的
を達成するために、 〔１〕ダイヤモンド様炭素多層構造を有する電界電子放
出素子において、基材に性質が異なるダイヤモンド様炭
素膜を多層構造で成膜したエミッターを具備することを
特徴とする。
を達成するために、 〔１〕ダイヤモンド様炭素多層構造を有する電界電子放
出素子において、基材に性質が異なるダイヤモンド様炭
素膜を多層構造で成膜したエミッターを具備することを
特徴とする。
【０００７】〔２〕ダイヤモンド様炭素多層構造を有す
る電界電子放出素子において、エミッターの基材に近い
ダイヤモンド様炭素膜にグラファイト成分の多い膜を成
膜して、電気伝導層並びに電子供給伝導チャネルとする
ことを特徴とする。
る電界電子放出素子において、エミッターの基材に近い
ダイヤモンド様炭素膜にグラファイト成分の多い膜を成
膜して、電気伝導層並びに電子供給伝導チャネルとする
ことを特徴とする。
【０００８】〔３〕ダイヤモンド様炭素多層構造を有す
る電界電子放出素子において、エミッターの基材より順
番にグラファイト成分が多い膜、ダイヤモンド成分が多
い膜の順に成膜した構造を有することを特徴とする。
る電界電子放出素子において、エミッターの基材より順
番にグラファイト成分が多い膜、ダイヤモンド成分が多
い膜の順に成膜した構造を有することを特徴とする。
【０００９】〔４〕ダイヤモンド様炭素多層構造を有す
る電界電子放出素子において、ダイヤモンド成分が多い
ダイヤモンド様炭素膜をエミッターとなし、電界電子放
出初期におけるイグナイターとして用いることを特徴と
する。
る電界電子放出素子において、ダイヤモンド成分が多い
ダイヤモンド様炭素膜をエミッターとなし、電界電子放
出初期におけるイグナイターとして用いることを特徴と
する。
【００１０】〔５〕ダイヤモンド様炭素多層構造を有す
る電界電子放出素子において、エミッターの基材に近い
ダイヤモンド様炭素膜を高導電率を得るために窒素をド
ープしたダイヤモンド様炭素膜とすることを特徴とす
る。
る電界電子放出素子において、エミッターの基材に近い
ダイヤモンド様炭素膜を高導電率を得るために窒素をド
ープしたダイヤモンド様炭素膜とすることを特徴とす
る。
【００１１】
【発明の実施の形態】以下、本発明を図面に従って詳細
に説明する。
に説明する。
【００１２】図１は本発明の第１実施例を示すダイヤモ
ンド様炭素多層構造を有する電界電子放出素子の断面
図、図２はその電界電子放出素子のエミッターの構造を
示す図であり、図１のＡ部分を拡大して示したものであ
る。この実施例では平板状のエミッター構造を有する。
ンド様炭素多層構造を有する電界電子放出素子の断面
図、図２はその電界電子放出素子のエミッターの構造を
示す図であり、図１のＡ部分を拡大して示したものであ
る。この実施例では平板状のエミッター構造を有する。
【００１３】これらの図において、１は基材（シリコン
基板）、２はエミッター、３はエミッターの一部である
第１層膜、４はエミッターの一部である第２層膜、５は
絶縁層（ＳｉＯ2 膜）、６はゲート電極である。
基板）、２はエミッター、３はエミッターの一部である
第１層膜、４はエミッターの一部である第２層膜、５は
絶縁層（ＳｉＯ2 膜）、６はゲート電極である。
【００１４】このように、基材１上にエミッター２の一
部である第１層膜２としてグラファイト成分が多いＳＰ
2 リッチのＤＬＣ膜を成膜する。この第１層膜２は高導
電率特性をもっており、電気伝導層と電子伝導チャネル
を形成する。この第１層膜２の上にエミッター２の一部
である、第２層膜４としてダイヤモンド成分が多いＳＰ
3 リッチのＤＬＣ膜を成膜する。これらの成膜は、ＣＶ
Ｄ、ＰＤ、アーク法、レーザアブレーション等を利用す
ることができる。
部である第１層膜２としてグラファイト成分が多いＳＰ
2 リッチのＤＬＣ膜を成膜する。この第１層膜２は高導
電率特性をもっており、電気伝導層と電子伝導チャネル
を形成する。この第１層膜２の上にエミッター２の一部
である、第２層膜４としてダイヤモンド成分が多いＳＰ
3 リッチのＤＬＣ膜を成膜する。これらの成膜は、ＣＶ
Ｄ、ＰＤ、アーク法、レーザアブレーション等を利用す
ることができる。
【００１５】そして、第２層膜４は電界電子放出特性に
良い影響を与える低い電子親和力をもっており、電界電
子放出初期における特性を改善することができる。
良い影響を与える低い電子親和力をもっており、電界電
子放出初期における特性を改善することができる。
【００１６】また、第１層膜２としてのグラファイト成
分が多いＳＰ2 リッチのＤＬＣ膜は電子供給伝導チャネ
ルを形成し、継続した電界電子放出を容易にし、安定し
た電界電子放出に寄与する。
分が多いＳＰ2 リッチのＤＬＣ膜は電子供給伝導チャネ
ルを形成し、継続した電界電子放出を容易にし、安定し
た電界電子放出に寄与する。
【００１７】電界電子放出特性に大きく影響を与える要
因として、エミッター材料の電子親和力が存在する。電
子親和力とは金属や半導体等のエネルギー図において表
現される、真空準位から伝導帯の底までのエネルギーの
差である。いいかえれば、物質から電子を引き離すのに
必要なエネルギーである。この値はＳｉでは４．０ｅＶ
程度である。すなわち、Ｓｉ表面に４．０ｅＶ上のエネ
ルギーを与えると、Ｓｉ表面より電子が放出される。ダ
イヤモンドにおいてはこの値が負であると言われてい
る。つまり、真空準位のエネルギーが伝導帯の底よりも
低くなっている。この条件を満たすためには、ダイヤモ
ンドの表面が水素によって終端される必要があることが
知られている。ダイヤモンドは絶縁体であるが、表面が
水素で終端されると導電性を示す。
因として、エミッター材料の電子親和力が存在する。電
子親和力とは金属や半導体等のエネルギー図において表
現される、真空準位から伝導帯の底までのエネルギーの
差である。いいかえれば、物質から電子を引き離すのに
必要なエネルギーである。この値はＳｉでは４．０ｅＶ
程度である。すなわち、Ｓｉ表面に４．０ｅＶ上のエネ
ルギーを与えると、Ｓｉ表面より電子が放出される。ダ
イヤモンドにおいてはこの値が負であると言われてい
る。つまり、真空準位のエネルギーが伝導帯の底よりも
低くなっている。この条件を満たすためには、ダイヤモ
ンドの表面が水素によって終端される必要があることが
知られている。ダイヤモンドは絶縁体であるが、表面が
水素で終端されると導電性を示す。
【００１８】本発明では、電子放出面〔第２層膜４〕に
ダイヤモンドの電気的特性に近いＳＰ3 リッチのＤＬＣ
を用いている。このＳＰ3 リッチのＤＬＣ膜の電子親和
力は１ｅＶ程度まで低下しており、この結果、電子放出
が容易になっている。さらに、表面に水素化処理を行
い、導電性の確保と電界電子放出を助けることができ
る。
ダイヤモンドの電気的特性に近いＳＰ3 リッチのＤＬＣ
を用いている。このＳＰ3 リッチのＤＬＣ膜の電子親和
力は１ｅＶ程度まで低下しており、この結果、電子放出
が容易になっている。さらに、表面に水素化処理を行
い、導電性の確保と電界電子放出を助けることができ
る。
【００１９】第１層膜３の導電率は一般的に低い。その
結果、電界電子放出を継続し、大きな放出電流を得るた
めには、第１層膜３に電子を供給する導電チャネルが必
要となる。その役割を第１層膜３が担う。第１層膜３
は、高導電率を得るために窒素をドープしている。この
２つの層が存在する結果、継続的に大電流を電界電子放
出することができる。
結果、電界電子放出を継続し、大きな放出電流を得るた
めには、第１層膜３に電子を供給する導電チャネルが必
要となる。その役割を第１層膜３が担う。第１層膜３
は、高導電率を得るために窒素をドープしている。この
２つの層が存在する結果、継続的に大電流を電界電子放
出することができる。
【００２０】図３は本発明の第２実施例を示すダイヤモ
ンド様炭素多層構造を有する電界電子放出素子の断面斜
視図、図４はその電界電子放出素子の製造工程断面図で
ある。この実施例では円錐状のエミッター構造を有す
る。
ンド様炭素多層構造を有する電界電子放出素子の断面斜
視図、図４はその電界電子放出素子の製造工程断面図で
ある。この実施例では円錐状のエミッター構造を有す
る。
【００２１】これらの図において、１１は基材、１２は
エミッターであり、円錐形のシリコンからなる基材層１
２Ａ、グラファイト成分が多いＳＰ2 リッチのＤＬＣ膜
からなる第１層膜１２Ｂ、ダイヤモンド成分が多いＳＰ
3 リッチのＤＬＣ膜からなる第２層膜１２Ｃである。１
３は絶縁層（ＳｉＯ2 膜）、１４はゲート電極である。
エミッターであり、円錐形のシリコンからなる基材層１
２Ａ、グラファイト成分が多いＳＰ2 リッチのＤＬＣ膜
からなる第１層膜１２Ｂ、ダイヤモンド成分が多いＳＰ
3 リッチのＤＬＣ膜からなる第２層膜１２Ｃである。１
３は絶縁層（ＳｉＯ2 膜）、１４はゲート電極である。
【００２２】以下、その電界電子放出素子の製造方法に
ついて説明する。
ついて説明する。
【００２３】（１）まず、図４（ａ）に示すように、予
め導電性を有する基板１１上に、絶縁層１３及びゲート
電極１４をスパッタ法又は真空蒸着法等により順次成膜
する。次いで、フォトリソグラフィー法と反応性イオン
エッチング法（ＲＩＥ）とを利用して絶縁層１３及びゲ
ート電極１４の一部を、導電性を有する基板１１が露出
するまで円形の孔（ゲート孔）が開口するようにエッチ
ングする。
め導電性を有する基板１１上に、絶縁層１３及びゲート
電極１４をスパッタ法又は真空蒸着法等により順次成膜
する。次いで、フォトリソグラフィー法と反応性イオン
エッチング法（ＲＩＥ）とを利用して絶縁層１３及びゲ
ート電極１４の一部を、導電性を有する基板１１が露出
するまで円形の孔（ゲート孔）が開口するようにエッチ
ングする。
【００２４】（２）次に、図４（ｂ）に示すように、斜
方蒸着により剥離層１５をゲート電極１４上面と側面に
のみ形成する。剥離層１５の材料としては、Ａｌ、Ｍｇ
Ｏ等が多く使用されている。
方蒸着により剥離層１５をゲート電極１４上面と側面に
のみ形成する。剥離層１５の材料としては、Ａｌ、Ｍｇ
Ｏ等が多く使用されている。
【００２５】（３）次に、図４（ｃ）に示すように、導
電性を有する基板１１上に、その垂直な方向から通常の
異方性蒸着により、エミッター１２用のシリコン１６を
蒸着する。このとき、蒸着の進行につれて、ゲート孔の
開口径が狭まると同時に導電性を有する基板１１上にエ
ミッターの一部を構成するシリコンからなる円錐形の基
材層１２Ａが形成される。
電性を有する基板１１上に、その垂直な方向から通常の
異方性蒸着により、エミッター１２用のシリコン１６を
蒸着する。このとき、蒸着の進行につれて、ゲート孔の
開口径が狭まると同時に導電性を有する基板１１上にエ
ミッターの一部を構成するシリコンからなる円錐形の基
材層１２Ａが形成される。
【００２６】（４）次に、図４（ｄ）に示すように、剥
離層１５をエッチングにより剥離する。
離層１５をエッチングにより剥離する。
【００２７】（５）次に、図４（ｅ）に示すように、剥
離層１５′を形成した後、基材層１２Ａ上に、その垂直
な方向から通常の異方性蒸着により、グラファイト成分
が多いＳＰ2 リッチのＤＬＣ膜１７を蒸着する。このと
き、蒸着の進行につれて、ゲート孔の開口径が狭まると
同時に基材層１２Ａ上にエミッタの一部を構成する第１
層膜１２Ｂを形成する。
離層１５′を形成した後、基材層１２Ａ上に、その垂直
な方向から通常の異方性蒸着により、グラファイト成分
が多いＳＰ2 リッチのＤＬＣ膜１７を蒸着する。このと
き、蒸着の進行につれて、ゲート孔の開口径が狭まると
同時に基材層１２Ａ上にエミッタの一部を構成する第１
層膜１２Ｂを形成する。
【００２８】（６）次に、図４（ｆ）に示すように、剥
離層１５′をエッチングにより剥離する。
離層１５′をエッチングにより剥離する。
【００２９】（７）次に、図４（ｇ）に示すように、剥
離層１５″を形成した後、第１層膜１２Ｂ上に、その垂
直な方向から通常の異方性蒸着により、ダイヤモンド成
分が多いＳＰ3 リッチのＤＬＣ膜１８を蒸着する。この
とき、蒸着の進行につれて、ゲート孔の開口径が狭まる
と同時に第１層膜１２Ｂ上にエミッタの一部を構成する
第２層膜１２Ｃを形成する。
離層１５″を形成した後、第１層膜１２Ｂ上に、その垂
直な方向から通常の異方性蒸着により、ダイヤモンド成
分が多いＳＰ3 リッチのＤＬＣ膜１８を蒸着する。この
とき、蒸着の進行につれて、ゲート孔の開口径が狭まる
と同時に第１層膜１２Ｂ上にエミッタの一部を構成する
第２層膜１２Ｃを形成する。
【００３０】（８）最後に、図４（ｈ）に示すように、
剥離層１５″エッチングにより剥離する。
剥離層１５″エッチングにより剥離する。
【００３１】上記第１層膜１２Ｂは高導電率特性をもっ
ており、電気伝導層と電子伝導チャネルを形成する。そ
して、第２層膜１２Ｃは電界電子放出特性に良い影響を
与える低い電子親和力をもっており、電界電子放出初期
における特性を改善することができる。
ており、電気伝導層と電子伝導チャネルを形成する。そ
して、第２層膜１２Ｃは電界電子放出特性に良い影響を
与える低い電子親和力をもっており、電界電子放出初期
における特性を改善することができる。
【００３２】これらの成膜は、ＣＶＤ、ＰＤ、アーク
法、レーザアブレーション等を利用することができる。
法、レーザアブレーション等を利用することができる。
【００３３】このように構成したので、第１層膜２とし
てのグラファイト成分が多いＳＰ2リッチのＤＬＣ膜は
電界電子放出初期に電界電子放出を容易にし、ＳＰ2 リ
ッチ層は安定した電界電子放出に寄与する。
てのグラファイト成分が多いＳＰ2リッチのＤＬＣ膜は
電界電子放出初期に電界電子放出を容易にし、ＳＰ2 リ
ッチ層は安定した電界電子放出に寄与する。
【００３４】この実施例によれば、シリコンによる円錐
状の基材層１２Ａの表面に上記した多層膜を形成したの
で、電界電子放出を容易にすることができる。つまり、
電極は突起状になっていた方が、電界集中が起きて電界
放出を容易にすることができる。
状の基材層１２Ａの表面に上記した多層膜を形成したの
で、電界電子放出を容易にすることができる。つまり、
電極は突起状になっていた方が、電界集中が起きて電界
放出を容易にすることができる。
【００３５】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００３６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
よれば、以下のような効果を奏することができる。
【００３７】（Ａ）エミッターのＤＬＣ単層膜では実現
が困難であった電界電子放出特性において、電子放出サ
イトの高密度化、電子放出の安定化、電子放出の大電流
化が実現できた。
が困難であった電界電子放出特性において、電子放出サ
イトの高密度化、電子放出の安定化、電子放出の大電流
化が実現できた。
【００３８】（Ｂ）実用化されているフィールドエミッ
ションディスプレイはシリコンを使用したスピント型エ
ミッターを使用しているが、コスト、製造方法が複雑
で、大型化が困難等の問題をかかえるが、本発明によれ
ば、低コスト、簡便な製造方法によるエミッターが製作
でき、フィールドエミッションディスプレイの低コスト
化、大型化に寄与できる。
ションディスプレイはシリコンを使用したスピント型エ
ミッターを使用しているが、コスト、製造方法が複雑
で、大型化が困難等の問題をかかえるが、本発明によれ
ば、低コスト、簡便な製造方法によるエミッターが製作
でき、フィールドエミッションディスプレイの低コスト
化、大型化に寄与できる。
【図１】本発明の第１実施例を示すダイヤモンド様炭素
多層構造を有する電界電子放出素子の断面図である。
多層構造を有する電界電子放出素子の断面図である。
【図２】本発明の第１実施例を示すダイヤモンド様炭素
多層構造を有するエミッターの構造を示す図である。
多層構造を有するエミッターの構造を示す図である。
【図３】本発明の第２実施例を示すダイヤモンド様炭素
多層構造を有する電界電子放出素子の断面斜視図であ
る。
多層構造を有する電界電子放出素子の断面斜視図であ
る。
【図４】本発明の第２実施例を示すダイヤモンド様炭素
多層構造を有する電界電子放出素子の製造工程断面図で
ある。
多層構造を有する電界電子放出素子の製造工程断面図で
ある。
１，１１ 基材（シリコン基板） ２ エミッター ３ エミッターを構成する第１層膜 ４ エミッターを構成する第２層膜 ５，１３ 絶縁層（ＳｉＯ2 膜） ６，１４ ゲート電極 １２ エミッター １２Ａ 円錐形のシリコンからなる基材層 １２Ｂ グラファイト成分が多いＳＰ2 リッチのＤＬ
Ｃ膜からなる第１層膜 １２Ｃ ダイヤモンド成分が多いＳＰ3 リッチのＤＬ
Ｃ膜からなる第２層膜 １５，１５′，１５″ 剥離層 １６ シリコン １７ グラファイト成分が多いＳＰ2 リッチのＤＬＣ
膜 １８ ダイヤモンド成分が多いＳＰ3 リッチのＤＬＣ
膜
Ｃ膜からなる第１層膜 １２Ｃ ダイヤモンド成分が多いＳＰ3 リッチのＤＬ
Ｃ膜からなる第２層膜 １５，１５′，１５″ 剥離層 １６ シリコン １７ グラファイト成分が多いＳＰ2 リッチのＤＬＣ
膜 １８ ダイヤモンド成分が多いＳＰ3 リッチのＤＬＣ
膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井芹 陽一 福岡県田川市大字川宮1424−１
Claims (5)
- 【請求項１】 基材に性質が異なるダイヤモンド様炭素
膜を多層構造で成膜したエミッターを具備することを特
徴とするダイヤモンド様炭素多層構造を有する電界電子
放出素子。 - 【請求項２】 エミッターの基材に近いダイヤモンド様
炭素膜にグラファイト成分の多い膜を成膜して、電気伝
導層並びに電子供給伝導チャネルとすることを特徴とす
るダイヤモンド様炭素多層構造を有する電界電子放出素
子。 - 【請求項３】 エミッターの基材より順番にグラファイ
ト成分が多い膜、ダイヤモンド成分が多い膜の順に成膜
した構造を有することを特徴とするダイヤモンド様炭素
多層構造を有する電界電子放出素子。 - 【請求項４】 ダイヤモンド成分が多いダイヤモンド様
炭素膜をエミッターとなし、電界電子放出初期における
イグナイターとして用いることを特徴とするダイヤモン
ド様炭素多層構造を有する電界電子放出素子。 - 【請求項５】 エミッターの基材に近いダイヤモンド様
炭素膜を高導電率を得るために窒素をドープしたダイヤ
モンド様炭素膜とすることを特徴とするダイヤモンド様
炭素多層構造を有する電界電子放出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051766A JP2002260523A (ja) | 2001-02-27 | 2001-02-27 | ダイヤモンド様炭素多層構造を有する電界電子放出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001051766A JP2002260523A (ja) | 2001-02-27 | 2001-02-27 | ダイヤモンド様炭素多層構造を有する電界電子放出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002260523A true JP2002260523A (ja) | 2002-09-13 |
Family
ID=18912496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001051766A Withdrawn JP2002260523A (ja) | 2001-02-27 | 2001-02-27 | ダイヤモンド様炭素多層構造を有する電界電子放出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002260523A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351410A (ja) * | 2005-06-17 | 2006-12-28 | Toppan Printing Co Ltd | 電子放出素子 |
| KR100785658B1 (ko) | 2006-06-19 | 2007-12-14 | 타퉁 컴퍼니 리미티드 | 전자 방출원 및 전계 방출 디스플레이 장치 |
| US7528535B2 (en) | 2004-03-31 | 2009-05-05 | Kabushiki Kaisha Toshiba | Cold cathode, cold cathode discharge lamp, and method for producing the same |
-
2001
- 2001-02-27 JP JP2001051766A patent/JP2002260523A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528535B2 (en) | 2004-03-31 | 2009-05-05 | Kabushiki Kaisha Toshiba | Cold cathode, cold cathode discharge lamp, and method for producing the same |
| JP2006351410A (ja) * | 2005-06-17 | 2006-12-28 | Toppan Printing Co Ltd | 電子放出素子 |
| KR100785658B1 (ko) | 2006-06-19 | 2007-12-14 | 타퉁 컴퍼니 리미티드 | 전자 방출원 및 전계 방출 디스플레이 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000086216A (ja) | カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法 | |
| JP3436219B2 (ja) | カーボン材料とその製造方法、及びそれを用いた電界放出型冷陰極 | |
| US6096570A (en) | Field emitter having sharp tip | |
| US6737793B2 (en) | Apparatus for emitting electrons comprising a subsurface emitter structure | |
| US20010015605A1 (en) | Carbon film, field emission cathode comprising the carbon film, and method of manufacturing the carbon film | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| JP2002260523A (ja) | ダイヤモンド様炭素多層構造を有する電界電子放出素子 | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JPH0594762A (ja) | 電界放出型電子源及びその製造方法 | |
| JP2950689B2 (ja) | 電界放出型電子源 | |
| JP4312352B2 (ja) | 電子放出装置 | |
| JPH0963460A (ja) | 電界放出冷陰極および冷陰極の製作方法 | |
| EP1003196A1 (en) | Carbon material, method for manufacturing the same material, field-emission type cold cathode using the same material and method for manufacturing the same cathode | |
| JP3033178B2 (ja) | 電界放出型エミッタ | |
| KR100200193B1 (ko) | 실리콘팁형의전계방출소자제조방법 | |
| JP4312326B2 (ja) | 電子放出装置 | |
| JP3295864B2 (ja) | 電界放出陰極とその製造方法 | |
| JP4312331B2 (ja) | 電子放出装置 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| KR20010046861A (ko) | 전계방출소자의 이미터 구조 및 그 제조방법 | |
| US6664721B1 (en) | Gated electron field emitter having an interlayer | |
| JP4693980B2 (ja) | 電界電子放出素子の製造方法 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
| JP2001015012A (ja) | 電界放出型冷陰極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080513 |