JP2002231956A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板浮遊効果による寄生バイポーラ効果を防
止し、且つ、ゲート容量の低減を図ることができる半導
体装置及びその製造方法を提供する。 【解決手段】 素子分離絶縁膜４に取り囲まれた半導体
層３領域には、ｐ型のチャネル領域６と、チャネル領域
６に接続されたｐ型のボディ引き出し領域７と、ボディ
引き出し領域７に接続されたｐ型の高濃度ボディコンタ
クト領域８とが形成されている。また、ゲート電極９
は、ボディ引き出し領域７上の第１ゲート電極部９ａ
と、チャネル領域６上の第２ゲート電極部９ｂと、素子
分離絶縁膜４上の第３ゲート電極９ｃとで構成されてい
る。また、ボディ引き出し領域７上には、第１ゲート電
極部９ａとの間に、ゲート絶縁膜１０よりも膜厚の厚い
絶縁膜２０が形成されている。そして、ゲート電極９の
側壁には側壁絶縁膜１１が形成されており、ゲート電極
９が形成された基板上には層間絶縁膜１２が形成されて
いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に絶縁層で絶縁分離されたＳＯＩ
（Silicon On Insulator）基板にＭＩＳトランジスタを
形成した半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高速化、高密度化及
び低消費電力化の要望に伴い、絶縁層上に設けたシリコ
ンからなる半導体層に素子を形成する、いわゆるＳＯＩ
基板にＭＩＳトランジスタ（以下、「ＳＯＩ型ＭＩＳト
ランジスタ」と称す）を形成した半導体装置の開発が進
められている。このＳＯＩ型ＭＩＳトランジスタは、素
子間を絶縁分離することによって、トランジスタ底面と
なる基板側をも含めた完全絶縁分離が可能となるため、
リーク電流の低減、電流駆動能力の向上及び短チャネル
効果の抑制などを図ることができる。このため、今後ク
ォータミクロンオーダの微細なメモリデバイスやロジッ
ク回路の基本トランジスタ構造として期待されている。

【０００３】しかしながら、一般的なＳＯＩ型ＭＩＳト
ランジスタでは、ソース・ドレイン拡散層及び素子分離
絶縁膜で囲まれたチャネル領域（以下、「ボディ領域」
とも称す）は外部から電位を与えずフローティングな状
態となるため、ホットキャリア効果により発生した多数
キャリアがボディに蓄積することによる基板浮遊効果に
より、トランジスタ特性が変動してしまうという課題が
ある。例えば、工業調査会刊行の「半導体研究４０」に
おいて、Ｐ１６６〜Ｐ１６７に記載されているように、
Ｉ_D−Ｖ_G特性に見られる急峻な電流の立上がり、Ｉ_D−
Ｖ_D特性に見られるキンク現象、ソース／ドレイン耐圧
の低下、Ｉ_D−Ｖ_G特性に見られるラッチ現象等が生じ、
ＳＯＩ型ＭＩＳトランジスタの特性が劣化する。このよ
うな特性の劣化は、基板が浮遊状態になっていることに
よるものであり、寄生バイポーラ効果と呼ばれる。

【０００４】この基板浮遊状態による寄生バイポーラ効
果を防止する方法として、ボディコンタクト領域に電極
を形成しボディの電位を固定することができるＳＯＩ型
ＭＩＳトランジスタ（以下、「ボディコンタクト付きＳ
ＯＩ型ＭＩＳトランジスタ」と称す）が提案されてい
る。

【０００５】以下、従来のボディコンタクト付きＳＯＩ
型ＭＩＳトランジスタを有する半導体装置について説明
する。図９は、従来のボディコンタクト付きＳＯＩ型Ｍ
ＩＳトランジスタの一例であり、（ａ）は平面図、
（ｂ）は（ａ）のＸ−Ｘ断面図である。

【０００６】図９に示すように、ボディコンタクト付き
ＳＯＩ型ＭＩＳトランジスタは、半導体基板からなる支
持基板５１と、支持基板５１上に形成されたシリコン酸
化膜からなる絶縁層５２と、絶縁層５２上に形成された
シリコンからなる半導体層５３とで構成されたＳＯＩ基
板５０を用いて形成されており、支持基板５１と半導体
層５３とが絶縁層５２により互いに電気的に絶縁分離さ
れている。

【０００７】そして、素子分離絶縁膜５４に取り囲まれ
た半導体層５３領域には、ｎ型の高濃度ソース・ドレイ
ン拡散層５５と、高濃度ソース・ドレイン拡散層５５に
挟まれたｐ型のチャネル領域５６と、チャネル領域５６
に接続されたｐ型のボディ引き出し領域５７と、ボディ
引き出し領域５７に接続されたｐ型の高濃度ボディコン
タクト領域５８とが形成されている。

【０００８】また、ゲート電極５９は、ボディ引き出し
領域５７、チャネル領域５６および素子分離絶縁膜５４
の上部に跨ってゲート絶縁膜６０を介して形成されてお
り、ボディ引き出し領域５７の上部に位置する第１ゲー
ト電極部５９ａと、チャネル領域５６の上部に位置する
第２ゲート電極部５９ｂと、素子分離絶縁膜５４の上部
に位置する第３ゲート電極５９ｃとで構成されている。
そして、ゲート電極５９の側壁には側壁絶縁膜６１が形
成されており、ゲート電極５９が形成された基板上には
層間絶縁膜６２が形成されている。

【０００９】また、素子分離絶縁膜５４上に位置するゲ
ート電極５９の第３ゲート電極部５９ｃには、層間絶縁
膜６２に設けられたコンタクト６３ａを介して配線６４
ａに接続されており、高濃度ボディコンタクト領域５８
には、コンタクト６３ｂを介して配線６４ｂに接続され
ている。さらに、高濃度ソース・ドレイン拡散層５５上
にもコンタクト６３ｃが設けられており、それぞれ配線
に接続されている。なお、図９（ａ）では、配線６４
ａ、６４ｂは図示しておらず省略している。

【００１０】図１０（ａ）〜図１０（ｄ）は、従来のボ
ディコンタクト付きＳＯＩ型ＭＩＳトランジスタを有す
る半導体装置の製造工程を示す断面図である。

【００１１】まず、図１０（ａ）に示す工程で、ＳＯＩ
基板５０は、半導体基板からなる支持基板５１と、支持
基板５１上に形成された厚み１００ｎｍのシリコン酸化
膜からなる絶縁層５２と、絶縁層５２上に形成された厚
み１５０ｎｍのシリコンからなる半導体層５３とで構成
されており、支持基板５１とシリコン半導体層５３とが
絶縁層５２により互いに電気的に絶縁分離されたＳＯＩ
構造を有している。このＳＯＩ基板５０の半導体層５３
の素子分離領域に絶縁層５２に到達する素子分離絶縁膜
５４を形成する。その後、シリコン酸化膜からなるゲー
ト用絶縁膜６０ｘを形成した後、ゲート用絶縁膜６０ｘ
上にゲート電極となる多結晶シリコン膜５９ｘを形成す
る。

【００１２】次に、図１０（ｂ）に示す工程で、多結晶
シリコン膜５９ｘ上にゲート電極形成用のレジスト７０
を形成した後、レジスト７０をマスクにして多結晶シリ
コン膜５９ｘ及びゲート用絶縁膜６０ｘをエッチングし
て、ゲート電極５９及びゲート絶縁膜６０を形成する。
このとき、ゲート電極５９は、ボディ引き出し用領域５
７ａ、チャネル用領域５６ａおよび素子分離絶縁膜５４
の上部に跨って形成されており、ボディコンタクト用領
域５８ａ上の多結晶シリコン膜５９ｘは除去される。そ
の後、レジスト７０を除去する。次に、エクステンショ
ン注入用レジスト（図示せず）を形成し、エクステンシ
ョン注入用レジスト及びゲート電極５９をマスクにイオ
ン注入を行い、ソース・ドレイン領域に選択的に高濃度
エクステンション拡散層（図示せず）を形成する。その
後、エクステンション注入用レジストを除去する。

【００１３】次に、図１０（ｃ）に示す工程で、全面に
絶縁膜を堆積した後、異方性エッチングにより絶縁膜を
エッチングすることによりゲート電極５９の側壁に側壁
絶縁膜６１を形成する。その後、ソース・ドレイン注入
用レジスト（図示せず）を形成し、ソース・ドレイン注
入用レジスト、ゲート電極５９及び側壁絶縁膜６１をマ
スクにイオン注入を行い、ソース・ドレイン領域に選択
的に高濃度ソース・ドレイン拡散層５５を形成する。な
お、高濃度ソース・ドレイン拡散層５５は図９（ａ）の
みに図示してある。その後、ソース・ドレイン注入用レ
ジストを除去する。次に、ボディコンタクト用領域５８
ａ上に開口７２が設けられたレジスト７１を形成した
後、レジスト７１をマスクにしてｐ型不純物をイオン注
入して、高濃度ボディコンタクト領域５８を形成する。
これによって、高濃度ソース・ドレイン拡散層５５に挟
まれたｐ型のチャネル領域５６が、ｐ型のボディ引き出
し領域５７を介してｐ型の高濃度ボディコンタクト領域
５８に接続された構造になる。

【００１４】次に、図１０（ｄ）に示す工程で、レジス
ト７１を除去し、全面に層間絶縁膜６２を形成した後、
ゲート電極５９、高濃度ソース・ドレイン拡散層５５及
び高濃度ボディコンタクト領域５８上にコンタクト窓を
形成する。その後、コンタクト窓内に金属膜を埋め込み
コンタクト６３ａ、６３ｂ、６３ｃをそれぞれ形成す
る。なお、コンタクト６３ｃは図９（ａ）のみに図示し
てある。その後、コンタクト６３ａ、６３ｂに接続され
る配線６４ａ，６４ｂを形成する。このとき、コンタク
ト６３ｃに接続される配線も同時に形成される。これに
よって、図９に示すようなボディコンタクト付きＳＯＩ
型ＭＩＳトランジスタを有する半導体装置を形成するこ
とができる。

【００１５】

【発明が解決しようとする課題】しかしながら、上述し
た従来のボディコンタクト付きＳＯＩ型ＭＩＳトランジ
スタを有する半導体装置及びその製造方法では、図９
（ｂ）及び図１０（ｄ）に示すように、チャネル領域５
６とボディ引き出し領域５７の不純物濃度及び不純物プ
ロファイルは同程度であり、且つ、チャネル領域５６及
びボディ引き出し領域５７上のゲート絶縁膜６０及びゲ
ート電極５９も同様に形成される。したがって、素子の
微細化に伴い、全ゲート容量におけるボディ引き出し領
域５７とゲート電極５９（第１ゲート電極部５９ａ）と
の間に形成される不要なゲート容量の占める割合が増大
するため、トランジスタの処理速度の高速化が図れない
という課題がある。

【００１６】本発明は、基板浮遊効果による寄生バイポ
ーラ効果を防止し、且つ、ゲート容量及びコンタクト抵
抗の低減を行い、トランジスタ特性の向上を図ることが
できるボディコンタクト付きＳＯＩ型ＭＩＳトランジス
タを有する半導体装置及びその製造方法を提供すること
を目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するた
め、本発明が講じた解決手段は、ボディ引き出し領域に
おけるしきい値がチャネル領域におけるしきい値に比べ
て深くなる手段を設けることにある。

【００１８】本発明に係る半導体装置の基本的な構成
は、支持基板と、支持基板上に形成された絶縁層と、絶
縁層上に形成された半導体層とで構成されたＳＯＩ基板
に形成されたＭＩＳトランジスタを有する半導体装置に
おいて、ＭＩＳトランジスタは、半導体層の素子分離領
域に設けられた前記絶縁層に達する素子分離絶縁膜と、
素子分離絶縁膜に取り囲まれており、第１導電型のソー
ス・ドレイン領域と、ソース・ドレイン領域に挟まれた
第２導電型のチャネル領域と、チャネル領域に接続され
た第２導電型のボディ引き出し領域と、ボディ引き出し
領域に接続された第２導電型のボディコンタクト領域と
からなる半導体層領域と、ボディ引き出し領域の上部に
形成された第１ゲート電極部と、チャネル領域の上部に
形成された第２ゲート電極部と、素子分離絶縁膜の上部
に形成された第３ゲート電極とからなるゲート電極とを
備え、第１ゲート電極部下のボディ引き出し領域におけ
るしきい値が、実効チャネル領域となる第２ゲート電極
部下の前記チャネル領域におけるしきい値に比べて深く
なっている。

【００１９】この本発明の構成では、第１ゲート電極部
下のボディ引き出し領域におけるしきい値が、実効チャ
ネル領域となる第２ゲート電極部下のチャネル領域にお
けるしきい値に比べて深くなる（しきい値の絶対値が高
くなる）ので、ボディ引き出し領域部におけるゲート容
量が低減され、トランジスタの動作速度が向上して高性
能な半導体装置を得ることができる。

【００２０】上記半導体装置において、第１ゲート電極
部と下地のボディ引き出し領域との仕事関数差が、第２
ゲート電極部と下地のチャネル領域との仕事関数差に比
べて大きくなっている。

【００２１】また、上記半導体装置において、第１ゲー
ト電極部と下地のボディ引き出し領域との間に形成され
た絶縁膜が、第２ゲート電極部と下地のチャネル領域と
の間に形成されたゲート絶縁膜よりも膜厚が厚くなって
いる。

【００２２】また、上記半導体装置において、第１ゲー
ト電極部には、第２のゲート電極部よりも仕事関数が大
きくなる材料が含まれている。

【００２３】また、上記半導体装置において、第１ゲー
ト電極部の第１導電型の不純物濃度が、第２ゲート電極
部の第１導電型の不純物濃度に比べて低濃度である。

【００２４】また、半導体装置において、ボディ引き出
し領域の第２導電型の不純物濃度が、チャネル領域の第
２導電型の不純物濃度に比べて高濃度である。

【００２５】本発明に係る第１の半導体装置の製造方法
は、支持基板と、支持基板上に形成された絶縁層と、絶
縁層上に形成された半導体層とで構成されたＳＯＩ基板
に、第２導電型のチャネル領域が第２導電型のボディ引
き出し領域を介して第２導電型のボディコンタクト領域
に接続されたＭＩＳトランジスタを有する半導体装置の
製造方法において、半導体層における素子分離領域に絶
縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
少なくともボディ引き出し領域上に絶縁膜を形成する工
程（ｂ）と、チャネル領域上に絶縁膜よりも膜厚の薄い
ゲート絶縁膜を形成する工程（ｃ）と、ボディ引き出し
領域上に絶縁膜を介して形成された第１ゲート電極部
と、チャネル領域上にゲート絶縁膜を介して形成された
第２ゲート電極部と、素子分離絶縁膜上に形成された第
３ゲート電極部からなるゲート電極を形成する工程
（ｄ）と、半導体層に第１導電型の不純物を導入してソ
ース・ドレイン領域を形成する工程（ｅ）とを備えてい
る。

【００２６】この製造方法によれば、ボディ引き出し領
域と第１ゲート電極部との間に形成される絶縁膜は、チ
ャネル領域と第２ゲート電極部との間に形成されるゲー
ト絶縁膜に比べて膜厚が厚く形成されるため、第１ゲー
ト電極部下のボディ引き出し領域におけるしきい値を、
実効チャネル領域となる第２ゲート電極部下のチャネル
領域におけるしきい値に比べて深くすることができる。
これによって、ボディ引き出し領域部におけるゲート容
量が低減され、トランジスタの動作速度が向上して高性
能な半導体装置を得ることができる。

【００２７】本発明に係る第２の半導体装置の製造方法
は、支持基板と、支持基板上に形成された絶縁層と、絶
縁層上に形成された半導体層とで構成されたＳＯＩ基板
に、第２導電型のチャネル領域が第２導電型のボディ引
き出し領域を介して第２導電型のボディコンタクト領域
に接続されたＭＩＳトランジスタを有する半導体装置の
製造方法において、半導体層における素子分離領域に絶
縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
工程（ａ）の後に半導体層上にゲート絶縁膜を形成する
工程（ｂ）と、ボディ引き出し領域上にゲート絶縁膜を
介して形成された第１ゲート電極部と、チャネル領域上
にゲート絶縁膜を介して形成された第２ゲート電極部
と、素子分離絶縁膜上に形成された第３ゲート電極部か
らなるゲート電極を形成する工程（ｃ）と、少なくとも
第２ゲート電極部に第１の不純物を導入する工程（ｄ）
と、第１ゲート電極部に第２のゲート電極部よりも仕事
関数が大きくなる第２の不純物を導入する工程（ｅ）
と、半導体層に第１導電型の不純物を導入してソース・
ドレイン領域を形成する工程（ｆ）とを備えている。

【００２８】この製造方法によれば、ボディ引き出し領
域上の第１ゲート電極部は、チャネル領域上の第２ゲー
ト電極部に比べて仕事関数が大きくなる不純物を含むた
め、第１ゲート電極部と下地のボディ引き出し領域との
仕事関数差が、第２ゲート電極部と下地のチャネル領域
との仕事関数差に比べて大きくなる。従って、第１ゲー
ト電極部下のボディ引き出し領域におけるしきい値を、
実効チャネル領域となる第２ゲート電極部下のチャネル
領域におけるしきい値に比べて深くすることができる。
これによって、ボディ引き出し領域部におけるゲート容
量が低減され、トランジスタの動作速度が向上して高性
能な半導体装置を得ることができる。

【００２９】上記第２の導体装置の製造方法において、
第１の不純物が、ヒ素及びリンのうち少なくとも１つの
不純物からなり、第２の不純物が、Ｔｉ、Ｈｆ、Ｚｒ、
Ｖ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及
びＲｈのうち少なくとも１つの不純物からなる。

【００３０】本発明に係る第３の半導体装置の製造方法
は、支持基板と、支持基板上に形成された絶縁層と、絶
縁層上に形成された半導体層とで構成されたＳＯＩ基板
に、第２導電型のチャネル領域が第２導電型のボディ引
き出し領域を介して第２導電型のボディコンタクト領域
に接続されたＭＩＳトランジスタを有する半導体装置の
製造方法において、半導体層における素子分離領域に絶
縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
工程（ａ）の後に、半導体層上にゲート絶縁膜を形成す
る工程（ｂ）と、ボディ引き出し領域上にゲート絶縁膜
を介して形成された第１ゲート電極部と前記チャネル領
域上にゲート絶縁膜を介して形成された第２ゲート電極
部と素子分離絶縁膜上に形成された第３ゲート電極部と
からなるゲート電極を形成する工程（ｃ）と、半導体層
に第１導電型の不純物を導入してソース・ドレイン領域
を形成する工程（ｄ）と、第２ゲート電極部に比べて第
１ゲート電極部の第１導電型の不純物濃度が低濃度にな
るように形成する工程（ｅ）とを備えている。

【００３１】この製造方法によれば、ボディ引き出し領
域上の第１ゲート電極部は、チャネル領域上の第２ゲー
ト電極部に比べて第１導電型の不純物濃度が低いため、
第１ゲート電極部と下地のボディ引き出し領域との仕事
関数差が、第２ゲート電極部と下地のチャネル領域との
仕事関数差に比べて大きくなる。従って、第１ゲート電
極部下のボディ引き出し領域におけるしきい値が、実効
チャネル領域となる第２ゲート電極部下のチャネル領域
におけるしきい値に比べて深くすることができる。これ
によって、ボディ引き出し領域部におけるゲート容量が
低減され、トランジスタの動作速度が向上して高性能な
半導体装置を得ることができる。

【００３２】上記第３の半導体装置の製造方法におい
て、工程（ｄ）では、第１ゲート電極部及び第２ゲート
電極部に第１導電型の第１の不純物を導入した後、第１
ゲート電極部に第２導電型の第２の不純物を導入して、
第１ゲート電極部に含まれる第１導電型の不純物濃度
を、第２ゲート電極部に含まれる第１導電型の不純物濃
度よりも低濃度にする。

【００３３】また、上記第３の半導体装置の製造方法に
おいて、第１ゲート電極部及び前記第２ゲート電極部に
第１導電型の第１の不純物を導入する工程は、工程
（ｄ）のソース・ドレイン領域を形成するための第１導
電型の不純物導入と同時に行い、第１ゲート電極部に第
２導電型の第２の不純物を導入する工程は、ボディコン
タクト領域を形成するための第２導電型の不純物導入と
同時に行う。これによって、ボディ引き出し領域上の第
１ゲート電極部には、ボディコンタクト領域形成用の第
２導電型の第２の不純物が導入されるため、第１ゲート
電極部中の第１導電型の第１の不純物が相殺され、チャ
ネル領域上に形成される第２ゲート電極部に比べて、第
１導電型の第１の不純物の不純物濃度が低くなる。

【００３４】本発明に係る第４の半導体装置の製造方法
は、支持基板と、支持基板上に形成された絶縁層と、絶
縁層上に形成された半導体層とで構成されたＳＯＩ基板
に、第２導電型のチャネル領域が第２導電型のボディ引
き出し領域を介して第２導電型のボディコンタクト領域
に接続されたＭＩＳトランジスタを有する半導体装置の
製造方法において、半導体層における素子分離領域に絶
縁層に達する素子分離絶縁膜を形成する工程（ａ）と、
工程（ａ）の後に、ボディ引き出し領域にチャネル領域
の第２導電型の不純物濃度よりも高濃度になるように第
２導電型の不純物を導入する工程（ｂ）と、工程（ｂ）
の後に、半導体層上にゲート絶縁膜を形成する工程
（ｃ）と、ボディ引き出し領域上にゲート絶縁膜を介し
て形成された第１ゲート電極部とチャネル領域上にゲー
ト絶縁膜を介して形成された第２ゲート電極部と素子分
離絶縁膜上に形成された第３ゲート電極部とからなるゲ
ート電極を形成する工程（ｄ）と、半導体層に第１導電
型の不純物を導入してソース・ドレイン領域を形成する
工程（ｅ）とを備えている。

【００３５】この製造方法によれば、ボディ引き出し領
域の第２導電型の不純物濃度をチャネル領域のｐ型不純
物濃度よりも高濃度にするため、ボディ引き出し領域の
仕事関数がチャネル領域の仕事関数に比べて小さくな
る。そのため、第１ゲート電極部と下地のボディ引き出
し領域との仕事関数差が、第２ゲート電極部と下地のチ
ャネル領域との仕事関数差に比べて大きくなる。従っ
て、第１ゲート電極部下のボディ引き出し領域における
しきい値が、実効チャネル領域となる第２ゲート電極部
下のチャネル領域におけるしきい値に比べて深くするこ
とができる。これによって、ボディ引き出し領域部にお
けるゲート容量が低減され、トランジスタの動作速度が
向上して高性能な半導体装置を得ることができる。

【００３６】

【発明の実施の形態】（第１の実施形態）まず、本発明
の第１の実施形態に係るボディコンタクト付きＳＯＩ型
ＭＩＳトランジスタを有する半導体装置及びその製造方
法について説明する。図１は、本発明の第１の実施形態
に係るボディコンタクト付きＳＯＩ型ＭＩＳトランジス
タを有する半導体装置の一例であり、（ａ）は平面図、
（ｂ）は（ａ）のＡ−Ａ断面図である。

【００３７】図１に示すように、第１の実施形態に係る
ボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、
半導体基板からなる支持基板１と、支持基板１上に形成
されたシリコン酸化膜からなる絶縁層２と、絶縁層２上
に形成されたシリコンからなる半導体層３とで構成され
たＳＯＩ基板１００を用いて形成されており、支持基板
１と半導体層３とが絶縁層２により互いに電気的に絶縁
分離されている。

【００３８】そして、素子分離絶縁膜４に取り囲まれた
半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡
散層５と、高濃度ソース・ドレイン拡散層５に挟まれた
ｐ型のチャネル領域６と、チャネル領域６に接続された
ｐ型のボディ引き出し領域７と、ボディ引き出し領域７
に接続されたｐ型の高濃度ボディコンタクト領域８とが
形成されている。

【００３９】また、ゲート電極９は、ボディ引き出し領
域７の上部に位置する第１ゲート電極部９ａと、チャネ
ル領域６の上部に位置する第２ゲート電極部９ｂと、素
子分離絶縁膜４の上部に位置する第３ゲート電極９ｃと
で構成されている。そして、チャネル領域６上には、第
２ゲート電極部９ｂとの間に、所定の膜厚を有するシリ
コン酸化膜あるいはシリコン酸窒化膜などからなるゲー
ト絶縁膜１０が形成されている。また、ボディ引き出し
領域７上には、第１ゲート電極部９ａとの間に、ゲート
絶縁膜１０よりも膜厚の厚いシリコン酸化膜あるいはシ
リコン酸窒化膜からなる絶縁膜２０が形成されている。
そして、ゲート電極９の側壁には側壁絶縁膜１１が形成
されており、ゲート電極９が形成された基板上には層間
絶縁膜１２が形成されている。

【００４０】また、素子分離絶縁膜４上に位置するゲー
ト電極９の第３ゲート電極部９ｃには、層間絶縁膜１２
に設けられたコンタクト１３ａを介して配線１４ａに接
続されており、高濃度ボディコンタクト領域８には、コ
ンタクト１３ｂを介して配線１４ｂに接続されている。
さらに、高濃度ソース・ドレイン拡散層５上にもコンタ
クト１３ｃが設けられており、それぞれ配線（図示せ
ず）に接続されている。なお、図１（ａ）には、配線１
４ａ、１４ｂの図示を省略している。

【００４１】図２（ａ）〜図２（ｄ）は、本発明の第１
の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳ
トランジスタを有する半導体装置の製造工程を示す断面
図である。

【００４２】まず、図２（ａ）に示す工程で、ＳＯＩ基
板１００は、半導体基板からなる支持基板１と、支持基
板１上に形成された厚み１００ｎｍのシリコン酸化膜か
らなる絶縁層２と、絶縁層２上に形成された厚み１５０
ｎｍのシリコンからなる半導体層３とで構成されてお
り、支持基板１とシリコン半導体層３とが絶縁層２によ
り互いに電気的に絶縁分離されたＳＯＩ構造を有してい
る。このＳＯＩ基板１００の半導体層３の素子分離領域
に絶縁層２に到達する素子分離絶縁膜４を形成する。そ
の後、半導体層３上に厚み７．５ｎｍの絶縁膜を形成し
た後、少なくともボディ引き出し用領域７ａ上を覆うレ
ジスト２１を形成した後、レジスト２１をマスクにチャ
ネル用領域６ａ及びソース・ドレイン用領域（図示せ
ず）上の絶縁膜をエッチング除去して絶縁膜２０ｘを形
成する。なお、この絶縁膜２０ｘは、ゲート絶縁膜より
も膜厚が厚くなるように、シリコン酸化膜、シリコン窒
化膜、シリコン酸窒化膜、あるいは、これらの積層膜で
形成すれば良い。

【００４３】次に、図２（ｂ）に示す工程で、レジスト
２１を除去した後、絶縁膜２０ｘよりも膜厚を薄く厚み
３．５ｎｍのゲート用絶縁膜１０ｘを形成した後、ゲー
ト用絶縁膜１０ｘ上にゲート電極となる多結晶シリコン
膜９ｘを形成する。

【００４４】次に、図２（ｃ）に示す工程で、多結晶シ
リコン膜９ｘ上にゲート電極形成用のレジスト（図示せ
ず）を形成した後、レジストをマスクにして多結晶シリ
コン膜９ｘ、ゲート用絶縁膜１０ｘ及び絶縁膜２０ｘを
エッチングして、ゲート電極９、ゲート絶縁膜１０及び
絶縁膜２０を形成する。このとき、ゲート電極９は、ボ
ディ引き出し用領域７ａ、チャネル用領域６ａおよび素
子分離絶縁膜４の上部に跨って形成されており、ボディ
コンタクト用領域８ａ上の多結晶シリコン膜９ｘは除去
される。

【００４５】その後、レジストを除去する。次に、エク
ステンション注入用レジスト（図示せず）を形成し、エ
クステンション注入用レジスト及びゲート電極９をマス
クにヒ素のイオン注入をエネルギー１０ｋｅＶ，ドーズ
量４×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に
選択的にｎ型の高濃度エクステンション拡散層（図示せ
ず）を形成する。その後、エクステンション注入用レジ
ストを除去する。

【００４６】その後、全面に絶縁膜を堆積した後、異方
性エッチングにより絶縁膜をエッチングすることにより
ゲート電極９の側壁に側壁絶縁膜１１を形成する。その
後、ソース・ドレイン注入用レジスト（図示せず）を形
成し、ソース・ドレイン注入用レジスト、ゲート電極９
及び側壁絶縁膜１１をマスクにヒ素のイオン注入をエネ
ルギー２０ｋｅＶ，ドーズ量３×１０¹⁴／ｃｍ²で行
い、ソース・ドレイン領域に選択的にｎ型の高濃度ソー
ス・ドレイン拡散層５を形成する。なお、高濃度ソース
・ドレイン拡散層５は図１（ａ）のみに図示してある。
その後、ソース・ドレイン注入用レジストを除去する。
次に、ボディコンタクト用領域８ａ上に開口２３が設け
られたボディコンタクト注入用レジスト２２を形成した
後、レジスト２２をマスクにしてボロンのイオン注入を
エネルギー５ｋｅＶ，ドーズ量２×１０¹⁵／ｃｍ²で行
い、高濃度ボディコンタクト領域８を形成する。これに
よって、高濃度ソース・ドレイン拡散層５に挟まれたｐ
型のチャネル領域６が、ｐ型のボディ引き出し領域７を
介してｐ型の高濃度ボディコンタクト領域８に接続され
た構造になる。

【００４７】次に、図２（ｄ）に示す工程で、レジスト
２２を除去し、全面に層間絶縁膜１２を形成した後、ゲ
ート電極９、高濃度ソース・ドレイン拡散層５及び高濃
度ボディコンタクト領域８上にコンタクト窓を形成す
る。その後、コンタクト窓内に金属膜を埋め込みコンタ
クト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。な
お、コンタクト１３ｃは図１（ａ）のみに図示してあ
る。その後、コンタクト１３ａ、１３ｂに接続される配
線１４ａ，１４ｂを形成する。このとき、コンタクト１
３ｃに接続される配線も同時に形成される。これによっ
て、図１に示すようなボディコンタクト付きＳＯＩ型Ｍ
ＩＳトランジスタを有する半導体装置を形成することが
できる。

【００４８】以上、本発明の第１の実施形態における半
導体装置及びその製造方法によれば、ボディ引き出し領
域７と第１ゲート電極部９ａとの間に形成される絶縁膜
２０は、チャネル領域６と第２ゲート電極部９ｂとの間
に形成されるゲート絶縁膜１０に比べて膜厚が厚く形成
される。従って、第１ゲート電極部９ａ下のボディ引き
出し領域７におけるしきい値が、実効チャネル領域とな
る第２ゲート電極部９ｂ下のチャネル領域６におけるし
きい値に比べて深くなる（しきい値の絶対値が高くな
る）ので、ボディ引き出し領域７部におけるゲート容量
が従来の図９のような構造に比べて低減され、トランジ
スタの動作速度が向上して高性能な半導体装置を得るこ
とができる。

【００４９】（第２の実施形態）まず、本発明の第２の
実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳト
ランジスタを有する半導体装置及びその製造方法につい
て説明する。図３は、本発明の第２の実施形態に係るボ
ディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例
であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面
図である。

【００５０】図３に示すように、第２の実施形態に係る
ボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、
半導体基板からなる支持基板１と、支持基板１上に形成
されたシリコン酸化膜からなる絶縁層２と、絶縁層２上
に形成されたシリコンからなる半導体層３とで構成され
たＳＯＩ基板１００を用いて形成されており、支持基板
１と半導体層３とが絶縁層２により互いに電気的に絶縁
分離されている。

【００５１】そして、素子分離絶縁膜４に取り囲まれた
半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡
散層５と、高濃度ソース・ドレイン拡散層５に挟まれた
ｐ型のチャネル領域６と、チャネル領域６に接続された
ｐ型のボディ引き出し領域７と、ボディ引き出し領域７
に接続されたｐ型の高濃度ボディコンタクト領域８とが
形成されている。

【００５２】また、ゲート電極２５は、ボディ引き出し
領域７、チャネル領域６および素子分離絶縁膜４の上部
に跨ってゲート絶縁膜２６を介して形成されており、ボ
ディ引き出し領域７の上部に位置する第１ゲート電極部
２５ａと、チャネル領域６の上部に位置する第２ゲート
電極部２５ｂと、素子分離絶縁膜４の上部に位置する第
３ゲート電極２５ｃとで構成されている。このゲート電
極２５のうち、第２ゲート電極部２５ｂ及び第３ゲート
電極部２５ｃには、ヒ素（Ａｓ）やリン（Ｐ）などのｎ
型不純物が導入されている。一方、第１ゲート電極部２
５ａには、第２ゲート電極部２５ｂや第３ゲート電極部
２５ｃよりも仕事関数が大きくなる材料、例えばＴｉ、
Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，
Ｐｔ、Ｐｄ及びＲｈのうち少なくとも１つの不純物が導
入されている。そして、ゲート電極２５の側壁には側壁
絶縁膜１１が形成されており、ゲート電極２５が形成さ
れた基板上には層間絶縁膜１２が形成されている。

【００５３】また、素子分離絶縁膜４上に位置するゲー
ト電極２５の第３ゲート電極部２５ｃには、層間絶縁膜
１２に設けられたコンタクト１３ａを介して配線１４ａ
に接続されており、高濃度ボディコンタクト領域８に
は、コンタクト１３ｂを介して配線１４ｂに接続されて
いる。さらに、高濃度ソース・ドレイン拡散層５上にも
コンタクト１３ｃが設けられており、それぞれ配線（図
示せず）に接続されている。なお、図３（ａ）には、配
線１４ａ、１４ｂの図示を省略している。

【００５４】図４（ａ）〜図４（ｄ）は、本発明の第２
の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳ
トランジスタを有する半導体装置の製造工程を示す断面
図である。

【００５５】まず、図４（ａ）に示す工程で、ＳＯＩ基
板１００は、半導体基板からなる支持基板１と、支持基
板１上に形成された厚み１００ｎｍのシリコン酸化膜か
らなる絶縁層２と、絶縁層２上に形成された厚み１５０
ｎｍのシリコンからなる半導体層３とで構成されてお
り、支持基板１とシリコン半導体層３とが絶縁層２によ
り互いに電気的に絶縁分離されたＳＯＩ構造を有してい
る。このＳＯＩ基板１００の半導体層３の素子分離領域
に絶縁層２に到達する素子分離絶縁膜４を形成する。次
に、シリコン酸化膜からなるゲート用絶縁膜２６ｘを形
成した後、ゲート用絶縁膜２６ｘ上にゲート電極となる
多結晶シリコン膜２５ｘを形成する。その後、多結晶シ
リコン膜２５ｘ上に仕事関数の大きい材料膜、例えばＴ
ｉ膜を３０ｎｍ程度の厚さで形成する。次に、少なくと
もボディ引き出し用領域７ａ上を覆うレジスト（図示せ
ず）を形成した後、レジストをマスクにチャネル用領域
６ａ及びソース・ドレイン用領域（図示せず）上のＴｉ
膜をエッチング除去してＴｉ膜２７を形成する。その
後、Ｔｉ膜２７上のレジストを除去してから熱処理を行
うことによって、多結晶シリコン膜２５ｘとＴｉ膜２７
とを反応させてチタン含有多結晶シリコン膜（チタンシ
リサイド膜）２５ｙを形成する。なお、仕事関数の大き
い材料膜としては、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍ
ｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及びＲｈのうち
少なくとも１つの不純物を含む材料膜を用いてもよい。

【００５６】次に、図４（ｂ）に示す工程で、チタン含
有多結晶シリコン膜２５ｙ上に残存するＴｉ膜２７を除
去した後、多結晶シリコン膜２５ｘ及びチタン含有多結
晶シリコン膜２５ｙ上にゲート電極形成用のレジスト２
８を形成する。その後、レジスト２８をマスクにして多
結晶シリコン膜２５ｘ、チタン含有多結晶シリコン膜２
５ｙ及びゲート絶縁膜２６ｘをエッチングして、第１ゲ
ート電極部２５ａと第２のゲート電極部２５ｂと第３ゲ
ート電極部２５ｃからなるゲート電極２５およびゲート
絶縁膜２６を形成する。このとき、ゲート電極２５は、
ボディ引き出し用領域７ａ、チャネル用領域６ａおよび
素子分離絶縁膜４の上部に跨って形成されており、ボデ
ィコンタクト用領域８ａ上のチタン含有多結晶シリコン
膜２５ｙは除去される。なお、チタン含有多結晶シリコ
ン膜２５ｙは、完全にチタンシリサイド膜にしてもよ
い。

【００５７】その後、レジスト２８を除去する。次に、
エクステンション注入用レジスト（図示せず）を形成
し、エクステンション注入用レジスト及びゲート電極２
５をマスクにしてヒ素イオンのイオン注入を行い、ソー
ス・ドレイン領域に選択的にｎ型の高濃度エクステンシ
ョン拡散層（図示せず）を形成する。その後、エクステ
ンション注入用レジストを除去する。

【００５８】次に、図４（ｃ）に示す工程で、全面に絶
縁膜を堆積した後、異方性エッチングにより絶縁膜をエ
ッチングすることによりゲート電極２５の側壁に側壁絶
縁膜１１を形成する。その後、ソース・ドレイン注入用
レジスト（図示せず）を形成し、ソース・ドレイン注入
用レジスト、ゲート電極２５及び側壁絶縁膜１１をマス
クにヒ素イオンのイオン注入を行い、ソース・ドレイン
領域に選択的にｎ型の高濃度ソース・ドレイン拡散層５
を形成する。なお、高濃度ソース・ドレイン拡散層５は
図３（ａ）のみに図示してある。その後、ソース・ドレ
イン注入用レジストを除去する。次に、ボディコンタク
ト用領域８ａ上に開口２９が設けられたボディコンタク
ト注入用レジスト３０を形成した後、レジスト３０をマ
スクにしてｐ型不純物をイオン注入して、高濃度ボディ
コンタクト領域８を形成する。これによって、高濃度ソ
ース・ドレイン拡散層５に挟まれたｐ型のチャネル領域
６が、ｐ型のボディ引き出し領域７を介してｐ型の高濃
度ボディコンタクト領域８に接続された構造になる。

【００５９】次に、図４（ｄ）に示す工程で、レジスト
２２を除去し、全面に層間絶縁膜１２を形成した後、ゲ
ート電極２５、高濃度ソース・ドレイン拡散層５及び高
濃度ボディコンタクト領域８上にコンタクト窓を形成す
る。その後、コンタクト窓内に金属膜を埋め込みコンタ
クト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。な
お、コンタクト１３ｃは図３（ａ）のみに図示してあ
る。その後、コンタクト１３ａ、１３ｂに接続される配
線１４ａ，１４ｂを形成する。このとき、コンタクト１
３ｃに接続される配線も同時に形成される。これによっ
て、図３に示すようなボディコンタクト付きＳＯＩ型Ｍ
ＩＳトランジスタを有する半導体装置を形成することが
できる。

【００６０】以上、本発明の第２の実施形態における半
導体装置及びその製造方法によれば、チャネル領域６及
び素子分離絶縁膜４上に形成される第２ゲート電極部２
５ｂ及び第３ゲート電極部２５ｃには、高濃度エクステ
ンション拡散層及び高濃度ソース・ドレイン拡散層５を
形成する時に、同時にヒ素イオンが注入され低抵抗化さ
れる。また、ボディ引き出し領域７上に形成される第１
ゲート電極部２５ａには、ヒ素が導入された第２ゲート
電極部２５ｂ及び第３ゲート電極部２５ｃよりも仕事関
数が大きくなるチタンが含有されている。このように、
ボディ引き出し領域７上の第１ゲート電極部２５ａは、
チャネル領域６上の第２ゲート電極部２５ｂに比べて仕
事関数が大きい不純物を含むため、第１ゲート電極部２
５ａと下地のボディ引き出し領域７との仕事関数差が、
第２ゲート電極部２５ｂと下地のチャネル領域６との仕
事関数差に比べて大きくなる。つまり、第１ゲート電極
部２５ａ下のボディ引き出し領域７におけるしきい値
が、実効チャネル領域となる第２ゲート電極部２５ｂ下
のチャネル領域６におけるしきい値に比べて深くなる
（しきい値の絶対値が高くなる）ので、ボディ引き出し
領域７部におけるゲート容量が従来の図９のような構造
に比べて低減され、トランジスタの動作速度が向上して
高性能な半導体装置を得ることができる。

【００６１】（第３の実施形態）まず、本発明の第３の
実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳト
ランジスタを有する半導体装置及びその製造方法につい
て説明する。図５は、本発明の第３の実施形態に係るボ
ディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例
であり、（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ断面
図である。

【００６２】図５に示すように、第３の実施形態に係る
ボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、
半導体基板からなる支持基板１と、支持基板１上に形成
されたシリコン酸化膜からなる絶縁層２と、絶縁層２上
に形成されたシリコンからなる半導体層３とで構成され
たＳＯＩ基板１００を用いて形成されており、支持基板
１と半導体層３とが絶縁層２により互いに電気的に絶縁
分離されている。

【００６３】そして、素子分離絶縁膜４に取り囲まれた
半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡
散層５と、高濃度ソース・ドレイン拡散層５に挟まれた
ｐ型のチャネル領域６と、チャネル領域６に接続された
ｐ型のボディ引き出し領域７と、ボディ引き出し領域７
に接続されたｐ型の高濃度ボディコンタクト領域８とが
形成されている。

【００６４】また、ゲート電極３１は、ボディ引き出し
領域７、チャネル領域６および素子分離絶縁膜４の上部
に跨ってゲート絶縁膜３２を介して形成されており、ボ
ディ引き出し領域７の上部に位置する第１ゲート電極部
３１ａと、チャネル領域６の上部に位置する第２ゲート
電極部３１ｂと、素子分離絶縁膜４の上部に位置する第
３ゲート電極３１ｃとで構成されている。このゲート電
極３１のうち、第１ゲート電極部３１ａのｎ型の不純物
濃度が、第２ゲート電極部３１ｂ及び第３ゲート電極部
３１ｃのｎ型の不純物濃度に比べて低く形成されてい
る。そして、ゲート電極３１の側壁には側壁絶縁膜１１
が形成されており、ゲート電極３１が形成された基板上
には層間絶縁膜１２が形成されている。

【００６５】また、素子分離絶縁膜４上に位置するゲー
ト電極３１の第３ゲート電極部３１ｃには、層間絶縁膜
１２に設けられたコンタクト１３ａを介して配線１４ａ
に接続されており、高濃度ボディコンタクト領域８に
は、コンタクト１３ｂを介して配線１４ｂに接続されて
いる。さらに、高濃度ソース・ドレイン拡散層５上にも
コンタクト１３ｃが設けられており、それぞれ配線（図
示せず）に接続されている。なお、図５（ａ）には、配
線１４ａ、１４ｂの図示を省略している。

【００６６】図６（ａ）〜図６（ｄ）は、本発明の第３
の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳ
トランジスタを有する半導体装置の製造工程を示す断面
図である。

【００６７】まず、図６（ａ）に示す工程で、ＳＯＩ基
板１００は、半導体基板からなる支持基板１と、支持基
板１上に形成された厚み１００ｎｍのシリコン酸化膜か
らなる絶縁層２と、絶縁層２上に形成された厚み１５０
ｎｍのシリコンからなる半導体層３とで構成されてお
り、支持基板１とシリコン半導体層３とが絶縁層２によ
り互いに電気的に絶縁分離されたＳＯＩ構造を有してい
る。このＳＯＩ基板１００の半導体層３の素子分離領域
に絶縁層２に到達する素子分離絶縁膜４を形成する。次
に、シリコン酸化膜からなるゲート用絶縁膜３２ｘを形
成した後、ゲート用絶縁膜３２ｘ上にゲート電極となる
多結晶シリコン膜３１ｘを形成する。

【００６８】次に、図６（ｂ）に示す工程で、多結晶シ
リコン膜３１ｘ上にゲート電極形成用のレジスト３３を
形成する。その後、レジスト３３をマスクにして多結晶
シリコン膜３１ｘ及びゲート絶縁膜３２ｘをエッチング
して、ゲート電極３１およびゲート絶縁膜３２を形成す
る。このとき、ゲート電極３１は、ボディ引き出し用領
域７ａ、チャネル用領域６ａおよび素子分離絶縁膜４の
上部に跨って形成されており、ボディコンタクト用領域
８ａ上の多結晶シリコン膜３１ｘは除去される。

【００６９】次に、レジスト３３を除去した後、エクス
テンション注入用レジスト（図示せず）を形成し、エク
ステンション注入用レジスト及びゲート電極３１をマス
クにしてヒ素イオンのイオン注入をエネルギー１０ｋｅ
Ｖ，ドーズ量４×１０¹⁴／ｃｍ²で行い、ソース・ドレ
イン領域に選択的にｎ型の高濃度エクステンション拡散
層（図示せず）を形成する。その後、エクステンション
注入用レジストを除去する。

【００７０】次に、図６（ｃ）に示す工程で、全面に絶
縁膜を堆積した後、異方性エッチングにより絶縁膜をエ
ッチングすることによりゲート電極３１の側壁に側壁絶
縁膜１１を形成する。その後、ソース・ドレイン注入用
レジスト（図示せず）を形成し、ソース・ドレイン注入
用レジスト、ゲート電極３１及び側壁絶縁膜１１をマス
クにヒ素イオンのイオン注入をエネルギー２０ｋｅＶ，
ドーズ量３×１０¹⁴／ｃｍ²で行い、ソース・ドレイン
領域に選択的にｎ型の高濃度ソース・ドレイン拡散層５
を形成する。なお、高濃度ソース・ドレイン拡散層５は
図５（ａ）のみに図示してある。

【００７１】その後、ソース・ドレイン注入用レジスト
を除去する。次に、ボディコンタクト用領域８ａ上及び
ボディ引き出し用領域７ａ上に開口３４が設けられたボ
ディコンタクト注入用レジスト３５を形成した後、レジ
スト３５をマスクにしてボロンのイオン注入をエネルギ
ー５ｋｅＶ，ドーズ量２×１０¹⁵／ｃｍ²で行い、高濃
度ボディコンタクト領域８を形成する。これによって、
高濃度ソース・ドレイン拡散層５に挟まれたｐ型のチャ
ネル領域６が、ｐ型のボディ引き出し領域７を介してｐ
型の高濃度ボディコンタクト領域８に接続された構造に
なる。

【００７２】さらに、ボディ引き出し領域７上の第１ゲ
ート電極部３１ａには、ボディコンタクト領域形成用の
ｐ型不純物が導入されるため、チャネル領域６上の第２
ゲート電極部３１ｂ及び素子分離絶縁膜４上の第３ゲー
ト電極部３１ｃに比べてｎ型不純物（Ａｓ）が相殺され
るので不純物濃度が低くなる。

【００７３】次に、図６（ｄ）に示す工程で、レジスト
３５を除去し、全面に層間絶縁膜１２を形成した後、ゲ
ート電極３１、高濃度ソース・ドレイン拡散層５及び高
濃度ボディコンタクト領域８上にコンタクト窓を形成す
る。その後、コンタクト窓内に金属膜を埋め込みコンタ
クト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。な
お、コンタクト１３ｃは図５（ａ）のみに図示してあ
る。その後、コンタクト１３ａ、１３ｂに接続される配
線１４ａ，１４ｂを形成する。このとき、コンタクト１
３ｃに接続される配線も同時に形成される。これによっ
て、図５に示すようなボディコンタクト付きＳＯＩ型Ｍ
ＩＳトランジスタを有する半導体装置を形成することが
できる。

【００７４】以上、本発明の第３の実施形態における半
導体装置及びその製造方法によれば、ボディ引き出し領
域７上の第１ゲート電極部３１ａには、ボディコンタク
ト領域形成用のｐ型不純物が導入されるため、チャネル
領域６及び素子分離絶縁膜４上に形成される第２ゲート
電極部３１ｂ及び第３ゲート電極部３１ｃに比べて、ｎ
型不純物の不純物濃度が低くなる。つまり、高濃度エク
ステンション拡散層及び高濃度ソース・ドレイン拡散層
５を形成する時に、ゲート電極３１にイオン注入された
ヒ素イオンのうち、第１ゲート電極部３１ａのヒ素イオ
ンがボディコンタクト領域形成用のｐ型不純物が導入さ
れることによって相殺されるので、ｎ型不純物濃度が低
下する。このように、ボディ引き出し領域７上の第１ゲ
ート電極部３１ａは、チャネル領域６上の第２ゲート電
極部３１ｂに比べてｎ型不純物濃度が低いため、第１ゲ
ート電極部３１ａと下地のボディ引き出し領域７との仕
事関数差が、第２ゲート電極部３１ｂと下地のチャネル
領域６との仕事関数差に比べて大きくなる。つまり、第
１ゲート電極部３１ａ下のボディ引き出し領域７におけ
るしきい値が、実効チャネル領域となる第２ゲート電極
部３１ｂ下のチャネル領域６におけるしきい値に比べて
深くなる（しきい値の絶対値が高くなる）ので、ボディ
引き出し領域７部におけるゲート容量が従来の図９のよ
うな構造に比べて低減され、トランジスタの動作速度が
向上して高性能な半導体装置を得ることができる。

【００７５】（第４の実施形態）まず、本発明の第４の
実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳト
ランジスタを有する半導体装置及びその製造方法につい
て説明する。図７は、本発明の第４の実施形態に係るボ
ディコンタクト付きＳＯＩ型ＭＩＳトランジスタの一例
であり、（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ断面
図である。

【００７６】図７に示すように、第４の実施形態に係る
ボディコンタクト付きＳＯＩ型ＭＩＳトランジスタは、
半導体基板からなる支持基板１と、支持基板１上に形成
されたシリコン酸化膜からなる絶縁層２と、絶縁層２上
に形成されたシリコンからなる半導体層３とで構成され
たＳＯＩ基板１００を用いて形成されており、支持基板
１と半導体層３とが絶縁層２により互いに電気的に絶縁
分離されている。

【００７７】そして、素子分離絶縁膜４に取り囲まれた
半導体層３領域には、ｎ型の高濃度ソース・ドレイン拡
散層５と、高濃度ソース・ドレイン拡散層５に挟まれた
ｐ型のチャネル領域１６と、チャネル領域１６に接続さ
れたチャネル領域１６よりも高濃度のｐ型不純物濃度を
有するボディ引き出し領域１７と、ボディ引き出し領域
１７に接続されたｐ型の高濃度ボディコンタクト領域１
８とが形成されている。

【００７８】また、ゲート電極３６は、ボディ引き出し
領域１７、チャネル領域１６および素子分離絶縁膜４の
上部に跨ってゲート絶縁膜３７を介して形成されてお
り、ボディ引き出し領域１７の上部に位置する第１ゲー
ト電極部３６ａと、チャネル領域１６の上部に位置する
第２ゲート電極部３６ｂと、素子分離絶縁膜４の上部に
位置する第３ゲート電極３６ｃとで構成されている。そ
して、ゲート電極３６の側壁には側壁絶縁膜１１が形成
されており、ゲート電極３６が形成された基板上には層
間絶縁膜１２が形成されている。

【００７９】また、素子分離絶縁膜４上に位置するゲー
ト電極３６の第３ゲート電極部３６ｃには、層間絶縁膜
１２に設けられたコンタクト１３ａを介して配線１４ａ
に接続されており、高濃度ボディコンタクト領域１８に
は、コンタクト１３ｂを介して配線１４ｂに接続されて
いる。さらに、高濃度ソース・ドレイン拡散層５上にも
コンタクト１３ｃが設けられており、それぞれ配線（図
示せず）に接続されている。なお、図７（ａ）には、配
線１４ａ、１４ｂの図示を省略している。

【００８０】図８（ａ）〜図８（ｄ）は、本発明の第４
の実施形態に係るボディコンタクト付きＳＯＩ型ＭＩＳ
トランジスタを有する半導体装置の製造工程を示す断面
図である。

【００８１】まず、図８（ａ）に示す工程で、ＳＯＩ基
板１００は、半導体基板からなる支持基板１と、支持基
板１上に形成された厚み１００ｎｍのシリコン酸化膜か
らなる絶縁層２と、絶縁層２上に形成された厚み１５０
ｎｍのシリコンからなる半導体層３とで構成されてお
り、支持基板１とシリコン半導体層３とが絶縁層２によ
り互いに電気的に絶縁分離されたＳＯＩ構造を有してい
る。このＳＯＩ基板１００の半導体層３の素子分離領域
に絶縁層２に到達する素子分離絶縁膜４を形成する。次
に、ボディ引き出し用領域及びボディコンタクト用領域
上が開口されたレジスト（図示せず）形成した後、レジ
ストをマスクにしてボロンのイオン注入をエネルギー３
０ｋｅＶ，ドーズ量１〜２×１０¹³／ｃｍ²で行い、ボ
ディ引き出し用領域１７ａ及びボディコンタクト用領域
１８ａを形成する。このとき、ボディ引き出し用領域１
７ａのｐ型不純物濃度がチャネル用領域１６ａのｐ型不
純物濃度が高濃度になるように形成する。なお、本実施
の形態では、ボディ引き出し用領域１７ａ及びボディコ
ンタクト用領域１８ａの両領域にボロンのイオン注入を
行ったが、少なくてもボディ引き出し用領域１７ａにｐ
型不純物が注入されれば良い。その後、レジストを除去
し、シリコン酸化膜からなるゲート用絶縁膜３７ｘを形
成した後、ゲート用絶縁膜３７ｘ上にゲート電極となる
多結晶シリコン膜３６ｘを形成する。

【００８２】次に、図８（ｂ）に示す工程で、多結晶シ
リコン膜３６ｘ上にゲート電極形成用のレジスト３８を
形成する。その後、レジスト３８をマスクにして多結晶
シリコン膜３６ｘ及びゲート絶縁膜３７ｘをエッチング
して、ゲート電極３６およびゲート絶縁膜３７を形成す
る。このとき、ゲート電極３６は、ボディ引き出し用領
域１７ａ、チャネル用領域１６ａおよび素子分離絶縁膜
４の上部に跨って形成されており、ボディコンタクト用
領域１８ａ上の多結晶シリコン膜３６ｘは除去される。

【００８３】次に、レジスト３８を除去した後、エクス
テンション注入用レジスト（図示せず）を形成し、エク
ステンション注入用レジスト及びゲート電極３６をマス
クにしてヒ素のイオン注入をエネルギー１０ｋｅＶ，ド
ーズ量４×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領
域に選択的にｎ型の高濃度エクステンション拡散層（図
示せず）を形成する。その後、エクステンション注入用
レジストを除去する。

【００８４】次に、図８（ｃ）に示す工程で、全面に絶
縁膜を堆積した後、異方性エッチングにより絶縁膜をエ
ッチングすることによりゲート電極３６の側壁に側壁絶
縁膜１１を形成する。その後、ソース・ドレイン注入用
レジスト（図示せず）を形成し、ソース・ドレイン注入
用レジスト、ゲート電極３６及び側壁絶縁膜１１をマス
クにヒ素のイオン注入をエネルギー２０ｋｅＶ，ドーズ
量３×１０¹⁴／ｃｍ²で行い、ソース・ドレイン領域に
選択的にｎ型の高濃度ソース・ドレイン拡散層５を形成
する。なお、高濃度ソース・ドレイン拡散層５は図７
（ａ）のみに図示してある。

【００８５】その後、ソース・ドレイン注入用レジスト
を除去する。次に、ボディコンタクト用領域１８ａ上に
開口３９が設けられたボディコンタクト注入用レジスト
４０を形成した後、このレジスト４０をマスクにボロン
のイオン注入をエネルギー５ｋｅＶ，ドーズ量２×１０
¹⁵／ｃｍ²で行い、高濃度ボディコンタクト領域１８を
形成する。これによって、高濃度ソース・ドレイン拡散
層５に挟まれたｐ型のチャネル領域１６が、ｐ型のボデ
ィ引き出し領域１７を介してｐ型の高濃度ボディコンタ
クト領域１８に接続された構造になる。なお、各領域の
不純物濃度は、例えばチャネル領域１６が１×１０¹⁸／
ｃｍ³、ボディ引き出し領域１７が３×１０¹⁸／ｃｍ³、
高濃度ボディコンタクト領域１８が３×１０²¹／ｃｍ³
である。

【００８６】次に、図８（ｄ）に示す工程で、レジスト
４０を除去し、全面に層間絶縁膜１２を形成した後、ゲ
ート電極３６、高濃度ソース・ドレイン拡散層５及び高
濃度ボディコンタクト領域１８上にコンタクト窓を形成
する。その後、コンタクト窓内に金属膜を埋め込みコン
タクト１３ａ、１３ｂ、１３ｃをそれぞれ形成する。な
お、コンタクト１３ｃは図７（ａ）のみに図示してあ
る。その後、コンタクト１３ａ、１３ｂに接続される配
線１４ａ，１４ｂを形成する。このとき、コンタクト１
３ｃに接続される配線も同時に形成される。これによっ
て、図７に示すようなボディコンタクト付きＳＯＩ型Ｍ
ＩＳトランジスタを有する半導体装置を形成することが
できる。

【００８７】以上、本発明の第４の実施形態における半
導体装置及びその製造方法によれば、ボディ引き出し領
域１７のｐ型不純物濃度をチャネル領域１６のｐ型不純
物濃度よりも高濃度にするため、ボディ引き出し領域１
７の仕事関数がチャネル領域１６の仕事関数に比べて大
きくなる。従って、第１ゲート電極部３６ａと下地のボ
ディ引き出し領域１７との仕事関数差が、第２ゲート電
極部３１ｂと下地のチャネル領域１６との仕事関数差に
比べて大きくなる。つまり、第１ゲート電極部３１ａ下
のボディ引き出し領域１７におけるしきい値が、実効チ
ャネル領域となる第２ゲート電極部３１ｂ下のチャネル
領域１６におけるしきい値に比べて深くなる（しきい値
の絶対値が高くなる）ので、ボディ引き出し領域１７部
におけるゲート容量が従来の図９のような構造に比べて
低減され、トランジスタの動作速度が向上して高性能な
半導体装置を得ることができる。

【００８８】

【発明の効果】以上説明したように本発明によれば、第
１ゲート電極部と下地のボディ引き出し領域との仕事関
数差が、第２ゲート電極部と下地のチャネル領域との仕
事関数差に比べて大きくなる。このため、第１ゲート電
極部下のボディ引き出し領域におけるしきい値が、実効
チャネル領域となる第２ゲート電極部下のチャネル領域
におけるしきい値に比べて深くなるので、ボディ引き出
し領域部におけるゲート容量が低減され、トランジスタ
の動作速度が向上して高性能な半導体装置を得ることが
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係るボディコンタク
ト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置
の一例であり、（ａ）は平面図 （ｂ）は（ａ）のＡ−Ａ断面図

【図２】（ａ）〜（ｄ）は、本発明の第１の実施形態に
係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタ
を有する半導体装置の製造工程を示す断面図

【図３】本発明の第２の実施形態に係るボディコンタク
ト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置
の一例であり、（ａ）は平面図 （ｂ）は（ａ）のＢ−Ｂ断面図

【図４】（ａ）〜（ｄ）は、本発明の第２の実施形態に
係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタ
を有する半導体装置の製造工程を示す断面図

【図５】本発明の第３の実施形態に係るボディコンタク
ト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置
の一例であり、（ａ）は平面図 （ｂ）は（ａ）のＣ−Ｃ断面図

【図６】（ａ）〜（ｄ）は、本発明の第３の実施形態に
係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタ
を有する半導体装置の製造工程を示す断面図

【図７】本発明の第４の実施形態に係るボディコンタク
ト付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置
の一例であり、（ａ）は平面図 （ｂ）は（ａ）のＤ−Ｄ断面図

【図８】（ａ）〜（ｄ）は、本発明の第４の実施形態に
係るボディコンタクト付きＳＯＩ型ＭＩＳトランジスタ
を有する半導体装置の製造工程を示す断面図

【図９】従来のボディコンタクト付きＳＯＩ型ＭＩＳト
ランジスタを有する半導体装置の一例であり、（ａ）は
平面図 （ｂ）は（ａ）のＸ−Ｘ断面図

【図１０】（ａ）〜（ｄ）は、従来のボディコンタクト
付きＳＯＩ型ＭＩＳトランジスタを有する半導体装置の
製造工程を示す断面図

【符号の説明】

１ 支持基板 ２ 絶縁層 ３ 半導体層 ４ 素子分離絶縁膜 ５ 高濃度ソース・ドレイン拡散層 ６ チャネル領域 ７ ボディ引き出し領域 ８ 高濃度ボディコンタクト領域 ９ ゲート電極 １０ ゲート絶縁膜 １１ 側壁絶縁膜 １２ 層間絶縁膜 １３ａ、１３ｂ、１３ｃ コンタクト １００ ＳＯＩ基板

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA09 BB01 BB25 BB39 BB40 CC05 EE03 EE11 FF14 GG09 GG10 GG14 5F110 AA02 AA15 BB03 BB05 CC02 DD05 DD13 EE05 EE09 EE12 EE32 EE48 FF02 FF03 FF04 FF12 GG02 GG24 GG60 HJ01 HJ04 HJ13 HM15 HM17 NN02 NN62

Claims (13)

【特許請求の範囲】
1. 【請求項１】 支持基板と、前記支持基板上に形成され
   た絶縁層と、前記絶縁層上に形成された半導体層とで構
   成されたＳＯＩ基板に形成されたＭＩＳトランジスタを
   有する半導体装置において、 前記ＭＩＳトランジスタは、 前記半導体層の素子分離領域に設けられた前記絶縁層に
   達する素子分離絶縁膜と、 前記素子分離絶縁膜に取り囲まれており、第１導電型の
   ソース・ドレイン領域と、前記ソース・ドレイン領域に
   挟まれた第２導電型のチャネル領域と、前記チャネル領
   域に接続された第２導電型のボディ引き出し領域と、前
   記ボディ引き出し領域に接続された第２導電型のボディ
   コンタクト領域とからなる前記半導体層領域と、 前記ボディ引き出し領域の上部に形成された第１ゲート
   電極部と、前記チャネル領域の上部に形成された第２ゲ
   ート電極部と、前記素子分離絶縁膜の上部に形成された
   第３ゲート電極とからなるゲート電極とを備え、 前記第１ゲート電極部下の前記ボディ引き出し領域にお
   けるしきい値が、実効チャネル領域となる前記第２ゲー
   ト電極部下の前記チャネル領域におけるしきい値に比べ
   て深いことを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記第１ゲート電極部と下地の前記ボディ引き出し領域
   との仕事関数差が、前記第２ゲート電極部と下地の前記
   チャネル領域との仕事関数差に比べて大きいことを特徴
   とする半導体装置。
3. 【請求項３】 請求項１記載の半導体装置において、 前記第１ゲート電極部と下地の前記ボディ引き出し領域
   との間に形成された絶縁膜が、前記第２ゲート電極部と
   下地の前記チャネル領域との間に形成されたゲート絶縁
   膜よりも膜厚が厚いことを特徴とする半導体装置。
4. 【請求項４】 請求項１または２記載の半導体装置にお
   いて、 前記第１ゲート電極部には、前記第２のゲート電極部よ
   りも仕事関数が大きくなる材料が含まれていることを特
   徴とする半導体装置。
5. 【請求項５】 請求項１または２記載の半導体装置にお
   いて、 前記第１ゲート電極部の第１導電型の不純物濃度が、前
   記第２ゲート電極部の第１導電型の不純物濃度に比べて
   低濃度であることを特徴とする半導体装置。
6. 【請求項６】 請求項１または２記載の半導体装置にお
   いて、 前記ボディ引き出し領域の第２導電型の不純物濃度が、
   前記チャネル領域の第２導電型の不純物濃度に比べて高
   濃度であることを特徴とする半導体装置。
7. 【請求項７】 支持基板と、前記支持基板上に形成され
   た絶縁層と、前記絶縁層上に形成された半導体層とで構
   成されたＳＯＩ基板に、第２導電型のチャネル領域が第
   ２導電型のボディ引き出し領域を介して第２導電型のボ
   ディコンタクト領域に接続されたＭＩＳトランジスタを
   有する半導体装置の製造方法において、 前記半導体層における素子分離領域に前記絶縁層に達す
   る素子分離絶縁膜を形成する工程（ａ）と、 少なくとも前記ボディ引き出し領域上に絶縁膜を形成す
   る工程（ｂ）と、 前記チャネル領域上に前記絶縁膜よりも膜厚の薄いゲー
   ト絶縁膜を形成する工程（ｃ）と、 前記ボディ引き出し領域上に前記絶縁膜を介して形成さ
   れた第１ゲート電極部と、前記チャネル領域上に前記ゲ
   ート絶縁膜を介して形成された第２ゲート電極部と、前
   記素子分離絶縁膜上に形成された第３ゲート電極部から
   なるゲート電極を形成する工程（ｄ）と、 前記半導体層に第１導電型の不純物を導入してソース・
   ドレイン領域を形成する工程（ｅ）とを備えていること
   を特徴とする半導体装置の製造方法。
8. 【請求項８】 支持基板と、前記支持基板上に形成され
   た絶縁層と、前記絶縁層上に形成された半導体層とで構
   成されたＳＯＩ基板に、第２導電型のチャネル領域が第
   ２導電型のボディ引き出し領域を介して第２導電型のボ
   ディコンタクト領域に接続されたＭＩＳトランジスタを
   有する半導体装置の製造方法において、 前記半導体層における素子分離領域に前記絶縁層に達す
   る素子分離絶縁膜を形成する工程（ａ）と、 前記工程（ａ）の後に、前記半導体層上にゲート絶縁膜
   を形成する工程（ｂ）と、 前記ボディ引き出し領域上に前記ゲート絶縁膜を介して
   形成された第１ゲート電極部と、前記チャネル領域上に
   前記ゲート絶縁膜を介して形成された第２ゲート電極部
   と、前記素子分離絶縁膜上に形成された第３ゲート電極
   部からなるゲート電極を形成する工程（ｃ）と、 少なくとも前記第２ゲート電極部に第１の不純物を導入
   する工程（ｄ）と、 前記第１ゲート電極部に前記第２のゲート電極部よりも
   仕事関数が大きくなる第２の不純物を導入する工程
   （ｅ）と、 前記半導体層に第１導電型の不純物を導入してソース・
   ドレイン領域を形成する工程（ｆ）とを備えていること
   を特徴とする半導体装置の製造方法。
9. 【請求項９】 請求項８記載の半導体装置の製造方法に
   おいて、 前記第１の不純物が、ヒ素及びリンのうち少なくとも１
   つの不純物からなり、 前記第２の不純物が、Ｔｉ、Ｈｆ、Ｚｒ、Ｖ、Ｃｒ、Ｍ
   ｏ、Ｔａ、Ｗ、Ｎｉ、Ｃｏ，Ｐｔ、Ｐｄ及びＲｈのうち
   少なくとも１つの不純物からなることを特徴とする半導
   体装置の製造方法。
10. 【請求項１０】 支持基板と、前記支持基板上に形成さ
    れた絶縁層と、前記絶縁層上に形成された半導体層とで
    構成されたＳＯＩ基板に、第２導電型のチャネル領域が
    第２導電型のボディ引き出し領域を介して第２導電型の
    ボディコンタクト領域に接続されたＭＩＳトランジスタ
    を有する半導体装置の製造方法において、 前記半導体層における素子分離領域に前記絶縁層に達す
    る素子分離絶縁膜を形成する工程（ａ）と、 前記工程（ａ）の後に、前記半導体層上にゲート絶縁膜
    を形成する工程（ｂ）と、 前記ボディ引き出し領域上に前記ゲート絶縁膜を介して
    形成された第１ゲート電極部と前記チャネル領域上に前
    記ゲート絶縁膜を介して形成された第２ゲート電極部と
    前記素子分離絶縁膜上に形成された第３ゲート電極部と
    からなるゲート電極を形成する工程（ｃ）と、 前記半導体層に第１導電型の不純物を導入してソース・
    ドレイン領域を形成する工程（ｄ）と、 前記第２ゲート電極部に比べて前記第１ゲート電極部の
    第１導電型の不純物濃度が低濃度になるように形成する
    工程（ｅ）とを備えていることを特徴とする半導体装置
    の製造方法。
11. 【請求項１１】 請求項１０記載の半導体装置の製造方
    法において、 前記工程（ｄ）では、前記第１ゲート電極部及び前記第
    ２ゲート電極部に第１導電型の第１の不純物を導入した
    後、前記第１ゲート電極部に第２導電型の第２の不純物
    を導入して、前記第１ゲート電極部に含まれる前記第１
    導電型の不純物濃度を、前記第２ゲート電極部に含まれ
    る前記第１導電型の不純物濃度よりも低濃度にすること
    を特徴とする半導体装置の製造方法。
12. 【請求項１２】 請求項１１記載の半導体装置の製造方
    法において、 前記第１ゲート電極部及び前記第２ゲート電極部に第１
    導電型の第１の不純物を導入する工程は、前記工程
    （ｄ）のソース・ドレイン領域を形成するための第１導
    電型の不純物導入と同時に行い、 前記第１ゲート電極部に第２導電型の第２の不純物を導
    入する工程は、前記ボディコンタクト領域を形成するた
    めの第２導電型の不純物導入と同時に行うことを特徴と
    する半導体装置の製造方法。
13. 【請求項１３】 支持基板と、前記支持基板上に形成さ
    れた絶縁層と、前記絶縁層上に形成された半導体層とで
    構成されたＳＯＩ基板に、第２導電型のチャネル領域が
    第２導電型のボディ引き出し領域を介して第２導電型の
    ボディコンタクト領域に接続されたＭＩＳトランジスタ
    を有する半導体装置の製造方法において、 前記半導体層における素子分離領域に前記絶縁層に達す
    る素子分離絶縁膜を形成する工程（ａ）と、 前記工程（ａ）の後に、前記ボディ引き出し領域に前記
    チャネル領域の第２導電型の不純物濃度よりも高濃度に
    なるように第２導電型の不純物を導入する工程（ｂ）
    と、 前記工程（ｂ）の後に、前記半導体層上にゲート絶縁膜
    を形成する工程（ｃ）と、 前記ボディ引き出し領域上に前記ゲート絶縁膜を介して
    形成された第１ゲート電極部と前記チャネル領域上に前
    記ゲート絶縁膜を介して形成された第２ゲート電極部と
    前記素子分離絶縁膜上に形成された第３ゲート電極部と
    からなるゲート電極を形成する工程（ｄ）と、 前記半導体層に第１導電型の不純物を導入してソース・
    ドレイン領域を形成する工程（ｅ）とを備えていること
    を特徴とする半導体装置の製造方法。