JP2002208823A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JP2002208823A JP2002208823A JP2001002911A JP2001002911A JP2002208823A JP 2002208823 A JP2002208823 A JP 2002208823A JP 2001002911 A JP2001002911 A JP 2001002911A JP 2001002911 A JP2001002911 A JP 2001002911A JP 2002208823 A JP2002208823 A JP 2002208823A
- Authority
- JP
- Japan
- Prior art keywords
- bias voltage
- input signal
- distortion
- amplifier
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 通信装置などが備える電力増幅器の効率を効
果的に改善出来るようにする。 【解決手段】 入力信号を電力増幅する増幅素子と、増
幅素子の前段で入力信号を検波する検波手段１４と、検
波手段１４の検波出力を所定の時定数で平均化する平均
化手段１５と、平均化手段１５で得られた入力信号の平
均レベルに基づいて増幅素子のバイアス電圧を可変設定
させる制御手段３０とを備えて、そのときの入力レベル
に適したバイアス電圧による効率の良い増幅ができるよ
うにした。
果的に改善出来るようにする。 【解決手段】 入力信号を電力増幅する増幅素子と、増
幅素子の前段で入力信号を検波する検波手段１４と、検
波手段１４の検波出力を所定の時定数で平均化する平均
化手段１５と、平均化手段１５で得られた入力信号の平
均レベルに基づいて増幅素子のバイアス電圧を可変設定
させる制御手段３０とを備えて、そのときの入力レベル
に適したバイアス電圧による効率の良い増幅ができるよ
うにした。
Description
【０００１】
【発明の属する技術分野】本発明は、入力電力を増幅さ
せる増幅回路に関し、特に携帯電話端末などの通信機器
における高周波電力増幅に適用して好適な増幅回路に関
する。
せる増幅回路に関し、特に携帯電話端末などの通信機器
における高周波電力増幅に適用して好適な増幅回路に関
する。
【０００２】
【従来の技術】近年、デジタル無線通信機器の送信電力
増幅器に求められる線形性は、通信の高速化、大容量化
に伴い厳しくなりつつあり、電力増幅器の電力効率の向
上を妨げる事態を生じさせている。
増幅器に求められる線形性は、通信の高速化、大容量化
に伴い厳しくなりつつあり、電力増幅器の電力効率の向
上を妨げる事態を生じさせている。
【０００３】一般に、通信系の高周波電力増幅器は、そ
の電力利用効率を高めようとすると、非線形性が増し、
出力信号が歪んでしまうという問題がある。そこで、従
来より増幅器の前段に、その増幅器の逆特性を持つ補償
器を接続して、歪みをキャンセルする、プレディストー
ション法が用いられている。
の電力利用効率を高めようとすると、非線形性が増し、
出力信号が歪んでしまうという問題がある。そこで、従
来より増幅器の前段に、その増幅器の逆特性を持つ補償
器を接続して、歪みをキャンセルする、プレディストー
ション法が用いられている。
【０００４】このプレディストーション処理を行う場合
には、増幅器の入力信号の振幅などを計算して、歪みが
発生する状況であるか否か判定し、歪みが発生する入力
レベルであるとき、振幅歪みを補正する信号を入力信号
に加えて、結果的に増幅器の出力に歪み成分が含まれな
いようにするものである。このプレディストーション処
理を行うように回路構成を組むことで、歪みのない電力
増幅が行える効果を有する。
には、増幅器の入力信号の振幅などを計算して、歪みが
発生する状況であるか否か判定し、歪みが発生する入力
レベルであるとき、振幅歪みを補正する信号を入力信号
に加えて、結果的に増幅器の出力に歪み成分が含まれな
いようにするものである。このプレディストーション処
理を行うように回路構成を組むことで、歪みのない電力
増幅が行える効果を有する。
【０００５】
【発明が解決しようとする課題】ところが、プレディス
トーション処理を行うようにすると、歪み補正信号を生
成させるための複雑な演算処理（振幅計算、逆正接関数
処理など）が常時必要であり、その演算処理のために消
費電力を増大させてしまう問題がある。この増幅器が組
み込まれる通信装置として、例えば電源としてバッテリ
を使用した携帯電話端末の場合には、バッテリの持続時
間の長時間化が重要であり、消費電力の増加は好ましく
ない。また、プレディストーション処理は、基本的に大
振幅時に出力が歪むのを補正する処理であり、小信号入
力時には、一定のバイアス電圧動作時において、必ずし
も電力増幅器の効率の改善にはなっていない。
トーション処理を行うようにすると、歪み補正信号を生
成させるための複雑な演算処理（振幅計算、逆正接関数
処理など）が常時必要であり、その演算処理のために消
費電力を増大させてしまう問題がある。この増幅器が組
み込まれる通信装置として、例えば電源としてバッテリ
を使用した携帯電話端末の場合には、バッテリの持続時
間の長時間化が重要であり、消費電力の増加は好ましく
ない。また、プレディストーション処理は、基本的に大
振幅時に出力が歪むのを補正する処理であり、小信号入
力時には、一定のバイアス電圧動作時において、必ずし
も電力増幅器の効率の改善にはなっていない。
【０００６】本発明はこのような状況に鑑みてなされた
ものであり、通信装置などが備える電力増幅器の効率を
効果的に改善出来るようにすることにある。
ものであり、通信装置などが備える電力増幅器の効率を
効果的に改善出来るようにすることにある。
【０００７】
【課題を解決するための手段】第１の発明は、入力信号
を電力増幅する増幅素子と、増幅素子の前段で入力信号
を検波する検波手段と、検波手段の検波出力を所定の時
定数で平均化する平均化手段と、平均化手段で得られた
入力信号の平均レベルに基づいて増幅素子のバイアス電
圧を可変設定させる制御手段とを備えたものである。
を電力増幅する増幅素子と、増幅素子の前段で入力信号
を検波する検波手段と、検波手段の検波出力を所定の時
定数で平均化する平均化手段と、平均化手段で得られた
入力信号の平均レベルに基づいて増幅素子のバイアス電
圧を可変設定させる制御手段とを備えたものである。
【０００８】かかる第１の発明によると、入力信号の平
均レベルに基づいて増幅器を構成する増幅素子のバイア
ス電圧が可変設定され、そのときの入力レベルに適した
バイアス電圧による効率の良い増幅が可能になる。
均レベルに基づいて増幅器を構成する増幅素子のバイア
ス電圧が可変設定され、そのときの入力レベルに適した
バイアス電圧による効率の良い増幅が可能になる。
【０００９】第２の発明は、入力信号を検波する検波手
段と、検波手段の検波出力レベルが所定のしきい値を越
えるか否か判定する判定手段と、判定手段でしきい値を
越えたと判定したとき入力信号の歪補償を行う歪補償手
段と、歪補償手段の出力を電力増幅する増幅素子と、判
定手段でしきい値を越えてないと判定したとき検波手段
の検波出力の平均レベルに基づいて増幅素子のバイアス
電圧を可変設定させる制御手段とを備えたものである。
段と、検波手段の検波出力レベルが所定のしきい値を越
えるか否か判定する判定手段と、判定手段でしきい値を
越えたと判定したとき入力信号の歪補償を行う歪補償手
段と、歪補償手段の出力を電力増幅する増幅素子と、判
定手段でしきい値を越えてないと判定したとき検波手段
の検波出力の平均レベルに基づいて増幅素子のバイアス
電圧を可変設定させる制御手段とを備えたものである。
【００１０】かかる第２の発明によると、入力信号の最
大レベルが所定のしきい値を越えてない場合には、入力
信号の平均レベルに基づいて増幅器を構成する増幅素子
のバイアス電圧が可変設定され、そのときの入力レベル
に適したバイアス電圧による効率の良い増幅が可能にな
る。また、そのバイアス電圧の可変設定で対処できない
入力レベルになって、入力信号の最大レベルが所定のし
きい値を越えたことを検出したときには、歪補償手段で
の歪補償処理が行われ、入力レベルが大レベルのときの
歪みも無くすことができる。
大レベルが所定のしきい値を越えてない場合には、入力
信号の平均レベルに基づいて増幅器を構成する増幅素子
のバイアス電圧が可変設定され、そのときの入力レベル
に適したバイアス電圧による効率の良い増幅が可能にな
る。また、そのバイアス電圧の可変設定で対処できない
入力レベルになって、入力信号の最大レベルが所定のし
きい値を越えたことを検出したときには、歪補償手段で
の歪補償処理が行われ、入力レベルが大レベルのときの
歪みも無くすことができる。
【００１１】
【発明の実施の形態】以下、図１〜図６を参照して、本
発明の第１の実施の形態の増幅回路について説明する。
発明の第１の実施の形態の増幅回路について説明する。
【００１２】図１は、本例の増幅回路の全体構成を示す
図である。本例の増幅回路は、携帯電話端末などの通信
装置の送信系回路が備える高周波信号の電力増幅回路と
してある。入力端子１１に得られる入力信号は、カプラ
１２に供給して、入力信号に比例してレベルが変化する
分岐信号を得る。例えば、入力信号から１０ｄＢ程度下
がったレベルの分岐信号を得る。カプラ１２を通過した
入力信号は、増幅器２０に供給し、この増幅器２０が備
える増幅素子で増幅させる処理を行い、その増幅された
信号を出力信号として出力端子１３に供給する。増幅器
２０の詳細構成については後述するが、増幅素子のバイ
アス電圧が可変設定できる構成としてある。
図である。本例の増幅回路は、携帯電話端末などの通信
装置の送信系回路が備える高周波信号の電力増幅回路と
してある。入力端子１１に得られる入力信号は、カプラ
１２に供給して、入力信号に比例してレベルが変化する
分岐信号を得る。例えば、入力信号から１０ｄＢ程度下
がったレベルの分岐信号を得る。カプラ１２を通過した
入力信号は、増幅器２０に供給し、この増幅器２０が備
える増幅素子で増幅させる処理を行い、その増幅された
信号を出力信号として出力端子１３に供給する。増幅器
２０の詳細構成については後述するが、増幅素子のバイ
アス電圧が可変設定できる構成としてある。
【００１３】カプラ１２で得られた分岐信号は検波器１
４に供給し、エンベロープ検波を行い、検波信号Ｖenv
を得る。この検波信号Ｖenv は、ローパスフィルタ１５
に供給して平均化処理を行い、平均化信号Ｖavを得る。
ローパスフィルタ１５は、例えば抵抗器，コンデンサな
どの素子で構成され、これらの素子の値の選定で平均化
される時定数が選定される。
４に供給し、エンベロープ検波を行い、検波信号Ｖenv
を得る。この検波信号Ｖenv は、ローパスフィルタ１５
に供給して平均化処理を行い、平均化信号Ｖavを得る。
ローパスフィルタ１５は、例えば抵抗器，コンデンサな
どの素子で構成され、これらの素子の値の選定で平均化
される時定数が選定される。
【００１４】ローパスフィルタ１５が出力する平均化信
号Ｖavは、制御ルックアップテーブル部３０に供給す
る。制御ルックアップテーブル部３０では、供給される
平均化信号Ｖavに対応した増幅素子のバイアス電圧の値
を判定する。そして、制御ルックアップテーブル部３０
で判定されたバイアス電圧値を、増幅器２０内の増幅素
子のバイアス電圧として設定させる。本例の場合には、
増幅器２０内の増幅素子として電界効果トランジスタ
（ＦＥＴ）を使用し、ゲート電圧Ｖggを可変設定させる
ようにしてある。
号Ｖavは、制御ルックアップテーブル部３０に供給す
る。制御ルックアップテーブル部３０では、供給される
平均化信号Ｖavに対応した増幅素子のバイアス電圧の値
を判定する。そして、制御ルックアップテーブル部３０
で判定されたバイアス電圧値を、増幅器２０内の増幅素
子のバイアス電圧として設定させる。本例の場合には、
増幅器２０内の増幅素子として電界効果トランジスタ
（ＦＥＴ）を使用し、ゲート電圧Ｖggを可変設定させる
ようにしてある。
【００１５】図２は、制御ルックアップテーブル部３０
の構成例を示した図で、ローパスフィルタ１５から供給
される平均化信号Ｖavを、アナログ／デジタルコンバー
タ３１に供給して、デジタルデータ化する。このデジタ
ルデータ化された平均レベルデータは、ルックアップテ
ーブルを構成するＲＯＭ３２に供給する。ＲＯＭ３２
は、例えば図３に示すように、平均化信号Ｖavの値と、
バイアス電圧であるゲート電圧Ｖggの値との対応が予め
記憶させてあるメモリであり、平均化信号Ｖavのデータ
を記憶することで、対応したバイアス電圧Ｖggのデータ
が読出される構成としてある。ＲＯＭ３２から読出され
たバイアス電圧Ｖggのデータは、図２に示すように、デ
ジタル／アナログコンバータ３３に供給してアナログ電
圧信号（バイアス電圧信号Ｖgg）とし、このバイアス電
圧信号Ｖggを増幅器２０内の増幅素子のゲートにバイア
ス電圧として印加させる。
の構成例を示した図で、ローパスフィルタ１５から供給
される平均化信号Ｖavを、アナログ／デジタルコンバー
タ３１に供給して、デジタルデータ化する。このデジタ
ルデータ化された平均レベルデータは、ルックアップテ
ーブルを構成するＲＯＭ３２に供給する。ＲＯＭ３２
は、例えば図３に示すように、平均化信号Ｖavの値と、
バイアス電圧であるゲート電圧Ｖggの値との対応が予め
記憶させてあるメモリであり、平均化信号Ｖavのデータ
を記憶することで、対応したバイアス電圧Ｖggのデータ
が読出される構成としてある。ＲＯＭ３２から読出され
たバイアス電圧Ｖggのデータは、図２に示すように、デ
ジタル／アナログコンバータ３３に供給してアナログ電
圧信号（バイアス電圧信号Ｖgg）とし、このバイアス電
圧信号Ｖggを増幅器２０内の増幅素子のゲートにバイア
ス電圧として印加させる。
【００１６】平均化信号Ｖavの値とゲート電圧Ｖggの値
との対応としては、本例の場合には、平均化信号Ｖavの
レベルが低いとき、低いゲート電圧Ｖggを設定させ、平
均化信号Ｖavのレベルが高いとき、高いゲート電圧Ｖgg
を設定させるように可変設定させるようにしてある。
との対応としては、本例の場合には、平均化信号Ｖavの
レベルが低いとき、低いゲート電圧Ｖggを設定させ、平
均化信号Ｖavのレベルが高いとき、高いゲート電圧Ｖgg
を設定させるように可変設定させるようにしてある。
【００１７】図４は、増幅器２０の構成例を示した図で
ある。入力端子２１には、カプラ１２を通過した入力信
号ＰINが供給される。この入力端子２１を、コンデンサ
Ｃ1を介して増幅素子である電界効果トランジスタ２２
のゲートに接続する。このトランジスタ２２のゲートに
は、ゲート電圧ＶggがコイルＬ1 を介して供給される。
トランジスタ２２のソースは接地させてあり、ドレイン
はコンデンサＣ2 を介して出力端子２３に接続してあ
る。ドレインには、ドレイン電圧ＶddがコイルＬ 2 を介
して供給される。
ある。入力端子２１には、カプラ１２を通過した入力信
号ＰINが供給される。この入力端子２１を、コンデンサ
Ｃ1を介して増幅素子である電界効果トランジスタ２２
のゲートに接続する。このトランジスタ２２のゲートに
は、ゲート電圧ＶggがコイルＬ1 を介して供給される。
トランジスタ２２のソースは接地させてあり、ドレイン
はコンデンサＣ2 を介して出力端子２３に接続してあ
る。ドレインには、ドレイン電圧ＶddがコイルＬ 2 を介
して供給される。
【００１８】このように構成される増幅器２０の入力端
子２１に得られる入力信号ＰINが、トランジスタ２２で
増幅されて、出力端子２３に増幅された出力信号ＰO が
得られるようになる。そして本例の場合には、トランジ
スタ２２のゲートのバイアス電圧Ｖggが、上述した制御
ルックアップテーブル部３０の出力で設定される。なお
本例の場合にはトランジスタ２２のドレイン電圧Ｖddは
一定値としてある。
子２１に得られる入力信号ＰINが、トランジスタ２２で
増幅されて、出力端子２３に増幅された出力信号ＰO が
得られるようになる。そして本例の場合には、トランジ
スタ２２のゲートのバイアス電圧Ｖggが、上述した制御
ルックアップテーブル部３０の出力で設定される。なお
本例の場合にはトランジスタ２２のドレイン電圧Ｖddは
一定値としてある。
【００１９】次に、本例の増幅回路の動作を、図５，図
６の特性図を参照して説明する。本例のような電界効果
トランジスタを使用した電力増幅器の電力付加効率（Po
werAdded Effciency:ＰＡＥ）は、次式で定義される。
６の特性図を参照して説明する。本例のような電界効果
トランジスタを使用した電力増幅器の電力付加効率（Po
werAdded Effciency:ＰＡＥ）は、次式で定義される。
【００２０】
【数１】 ＰＡＥ＝〔（Ｐout −Ｐin）×１００〕／Ｐdc（％） 但し、Ｐout は増幅器の出力信号、Ｐinは増幅器の入力
信号である。また、Ｐdc＝Ｉdd *Ｖddであり、Ｉddは増
幅素子のドレイン電流、Ｖddは増幅素子のドレイン電圧
である。
信号である。また、Ｐdc＝Ｉdd *Ｖddであり、Ｉddは増
幅素子のドレイン電流、Ｖddは増幅素子のドレイン電圧
である。
【００２１】増幅素子の動作点（バイアス点）は、ドレ
イン電圧Ｖddとゲート電圧Ｖggを操作することにより、
負荷直線を設定することにより決定される。本例の場合
には、ゲート電圧Ｖggを可変設定するようにしたもので
ある。
イン電圧Ｖddとゲート電圧Ｖggを操作することにより、
負荷直線を設定することにより決定される。本例の場合
には、ゲート電圧Ｖggを可変設定するようにしたもので
ある。
【００２２】動作点を決定するには、図５，図６に示す
静特性の図を用いる。図５は縦軸をドレイン電流Ｉd と
し、横軸をゲート電圧Ｖg としたときの負荷曲線を示し
たものである。図６は縦軸をドレイン電流Ｉd とし、横
軸をドレイン電圧Ｖd として負荷直線を示してあり、ゲ
ートのバイアス電圧Ｖggの変化による特性曲線を同時に
示してある。
静特性の図を用いる。図５は縦軸をドレイン電流Ｉd と
し、横軸をゲート電圧Ｖg としたときの負荷曲線を示し
たものである。図６は縦軸をドレイン電流Ｉd とし、横
軸をドレイン電圧Ｖd として負荷直線を示してあり、ゲ
ートのバイアス電圧Ｖggの変化による特性曲線を同時に
示してある。
【００２３】図５に示すように、ゲート電圧Ｖg のスイ
ングはドレイン電流Ｉd のスイングとなることが判る。
また図６に示すように、ドレイン電流Ｉd のスイング
は、トランジスタの出力インピーダンスＺ0 を通してド
レイン電圧Ｖd のスイングを伴って出力信号out として
出力される。
ングはドレイン電流Ｉd のスイングとなることが判る。
また図６に示すように、ドレイン電流Ｉd のスイング
は、トランジスタの出力インピーダンスＺ0 を通してド
レイン電圧Ｖd のスイングを伴って出力信号out として
出力される。
【００２４】図６では、ゲートのバイアス電圧Ｖggを０
Ｖ、−０．０５Ｖ、−０．１Ｖ、−０．２Ｖ、−０．２
５Ｖの５段階に変化させた例を示してある。例えばバイ
アス電圧Ｖgg＝−０．２Ｖを設定したときの動作点Ａで
は、入力信号のレベルが低い場合（１点鎖線で示した波
形例）でも、高い場合（実線で示した波形例）でも、出
力信号の波形は歪まない。これに対して、例えばバイア
ス電圧Ｖgg＝−０．２５Ｖを設定したときの動作点Ｂで
は、入力信号のレベルが低いときの出力波形（１点鎖線
で示した波形例）は歪まないが、入力信号のレベルが高
いときの出力波形（実線で示した波形例）は、電圧Ｖdd
を越えた部分がクリップしてしまい歪んだものになって
しまう。
Ｖ、−０．０５Ｖ、−０．１Ｖ、−０．２Ｖ、−０．２
５Ｖの５段階に変化させた例を示してある。例えばバイ
アス電圧Ｖgg＝−０．２Ｖを設定したときの動作点Ａで
は、入力信号のレベルが低い場合（１点鎖線で示した波
形例）でも、高い場合（実線で示した波形例）でも、出
力信号の波形は歪まない。これに対して、例えばバイア
ス電圧Ｖgg＝−０．２５Ｖを設定したときの動作点Ｂで
は、入力信号のレベルが低いときの出力波形（１点鎖線
で示した波形例）は歪まないが、入力信号のレベルが高
いときの出力波形（実線で示した波形例）は、電圧Ｖdd
を越えた部分がクリップしてしまい歪んだものになって
しまう。
【００２５】バイアス電圧Ｖggが低いとき（例えば図６
の動作点Ｂ）は、図５に示すように、ドレイン電流Ｉd
が減少する。ここで、〔数１〕式に示したＰdc＝Ｉdd *
Ｖddであるので、〔数１〕式による電力増幅器の電力付
加効率ＰＡＥが向上していることが判る。ところが、こ
のように高い入力電力の信号は歪んでしまい、このよう
に歪んだ信号を扱うことはできない。バイアス電圧Ｖgg
を高くすると（例えば図６の動作点Ａ）、入力電力が高
くても歪まずに出力させることができるが、電力付加効
率ＰＡＥが減少する。
の動作点Ｂ）は、図５に示すように、ドレイン電流Ｉd
が減少する。ここで、〔数１〕式に示したＰdc＝Ｉdd *
Ｖddであるので、〔数１〕式による電力増幅器の電力付
加効率ＰＡＥが向上していることが判る。ところが、こ
のように高い入力電力の信号は歪んでしまい、このよう
に歪んだ信号を扱うことはできない。バイアス電圧Ｖgg
を高くすると（例えば図６の動作点Ａ）、入力電力が高
くても歪まずに出力させることができるが、電力付加効
率ＰＡＥが減少する。
【００２６】ここで本例の場合には、入力電力が低いと
きには低いバイアス電圧Ｖggを設定し、入力電力が高い
ときには高いバイアス電圧Ｖggを設定するようにしたの
で、出力波形を歪ませない範囲で、そのときの入力電力
で最も高い電力付加効率ＰＡＥとなるように設定でき
る。このように、出力波形を歪ませないようにした上で
常時最も高い電力付加効率ＰＡＥとなるように設定する
ことができることで、結果的に効率の良い増幅が行える
ようになる。本例の場合には、入力電力（入力レベル）
の平均値を検出して、その平均レベルに応じて増幅素子
のバイアス電圧を可変設定させるだけで良いので、プレ
ディストーション処理などで増幅効率を改善させる場合
のような複雑な演算処理構成が必要なく、非常に簡単な
構成で実現できる効果を有する。
きには低いバイアス電圧Ｖggを設定し、入力電力が高い
ときには高いバイアス電圧Ｖggを設定するようにしたの
で、出力波形を歪ませない範囲で、そのときの入力電力
で最も高い電力付加効率ＰＡＥとなるように設定でき
る。このように、出力波形を歪ませないようにした上で
常時最も高い電力付加効率ＰＡＥとなるように設定する
ことができることで、結果的に効率の良い増幅が行える
ようになる。本例の場合には、入力電力（入力レベル）
の平均値を検出して、その平均レベルに応じて増幅素子
のバイアス電圧を可変設定させるだけで良いので、プレ
ディストーション処理などで増幅効率を改善させる場合
のような複雑な演算処理構成が必要なく、非常に簡単な
構成で実現できる効果を有する。
【００２７】次に、図７を参照して、本発明の第２の実
施の形態の増幅回路について説明する。
施の形態の増幅回路について説明する。
【００２８】本実施の形態においても、第１の実施の形
態と同様に、携帯電話端末などの通信装置の送信系回路
が備える高周波信号の電力増幅回路としたものである。
本例の場合には、第１の実施の形態で説明した増幅素子
のバイアス電圧の制御処理と、歪補償処理とを組み合わ
せた例としたものである。
態と同様に、携帯電話端末などの通信装置の送信系回路
が備える高周波信号の電力増幅回路としたものである。
本例の場合には、第１の実施の形態で説明した増幅素子
のバイアス電圧の制御処理と、歪補償処理とを組み合わ
せた例としたものである。
【００２９】図７は、本例の増幅回路の全体構成を示す
図である。本例の増幅回路は、入力端子５１に得られる
入力信号は、歪補償回路部６０内のカプラ６１に供給し
て、入力信号に比例してレベルが変化する分岐信号を得
る。例えば、入力信号から１０ｄＢ程度下がったレベル
の分岐信号を得る。カプラ６１を通過した入力信号は、
可変利得部６２及び移相器６３を介して、増幅器５２に
供給し、この増幅器５２が備える増幅素子で増幅させる
処理を行い、その増幅された信号を出力信号として出力
端子５３に供給する。本例の増幅器５２は、増幅素子の
バイアス電圧が可変設定できる構成としてある。この増
幅器５２の詳細な構成は、例えば第１の実施の形態で図
４に示した構成と同一の構成とする。
図である。本例の増幅回路は、入力端子５１に得られる
入力信号は、歪補償回路部６０内のカプラ６１に供給し
て、入力信号に比例してレベルが変化する分岐信号を得
る。例えば、入力信号から１０ｄＢ程度下がったレベル
の分岐信号を得る。カプラ６１を通過した入力信号は、
可変利得部６２及び移相器６３を介して、増幅器５２に
供給し、この増幅器５２が備える増幅素子で増幅させる
処理を行い、その増幅された信号を出力信号として出力
端子５３に供給する。本例の増幅器５２は、増幅素子の
バイアス電圧が可変設定できる構成としてある。この増
幅器５２の詳細な構成は、例えば第１の実施の形態で図
４に示した構成と同一の構成とする。
【００３０】歪補償回路部６０内のカプラ６１で得られ
た分岐信号は検波器６４に供給し、エンベロープ検波を
行い、検波信号を得る。この検波信号は、コンパレータ
５４に供給し、予め設定されたしきい値と検波信号の最
大レベルとを比較し、検波信号の最大レベルがしきい値
を越えたとき、そのときの検波信号を歪補償回路部６０
内の振幅補償計算部６５及び位相補償ルックアップテー
ブル部６６に供給する。
た分岐信号は検波器６４に供給し、エンベロープ検波を
行い、検波信号を得る。この検波信号は、コンパレータ
５４に供給し、予め設定されたしきい値と検波信号の最
大レベルとを比較し、検波信号の最大レベルがしきい値
を越えたとき、そのときの検波信号を歪補償回路部６０
内の振幅補償計算部６５及び位相補償ルックアップテー
ブル部６６に供給する。
【００３１】振幅補償計算部６５では、供給される検波
信号のレベルに応じて発生する振幅歪の補償量を計算す
る。位相補償ルックアップテーブル部６６では、供給さ
れる検波信号のレベルに対応した位相の補償量を、メモ
リで構成されるルックアップテーブルを参照して得る。
そして、振幅補償計算部６５で計算された振幅歪の補償
量に相当する利得を可変利得部６２に設定して、振幅歪
を補償させる。また、位相補償ルックアップテーブル部
６６で得られた位相歪の補償量だけ、移相器６３で信号
位相を偏移させ、位相歪を補償させる。
信号のレベルに応じて発生する振幅歪の補償量を計算す
る。位相補償ルックアップテーブル部６６では、供給さ
れる検波信号のレベルに対応した位相の補償量を、メモ
リで構成されるルックアップテーブルを参照して得る。
そして、振幅補償計算部６５で計算された振幅歪の補償
量に相当する利得を可変利得部６２に設定して、振幅歪
を補償させる。また、位相補償ルックアップテーブル部
６６で得られた位相歪の補償量だけ、移相器６３で信号
位相を偏移させ、位相歪を補償させる。
【００３２】そして、コンパレータ５４での比較で、検
波信号の最大レベルがしきい値を越えてないとき、その
ときの検波信号をローパスフィルタ５５に供給して平均
化処理を行い、平均化信号を得る。ローパスフィルタ５
５は、例えば抵抗器，コンデンサなどの素子で構成さ
れ、これらの素子の値の選定で平均化される時定数が選
定される。
波信号の最大レベルがしきい値を越えてないとき、その
ときの検波信号をローパスフィルタ５５に供給して平均
化処理を行い、平均化信号を得る。ローパスフィルタ５
５は、例えば抵抗器，コンデンサなどの素子で構成さ
れ、これらの素子の値の選定で平均化される時定数が選
定される。
【００３３】ローパスフィルタ５５が出力する平均化信
号は、制御ルックアップテーブル部５６に供給し、平均
化信号に対応した増幅素子のバイアス電圧の値を判定す
る。そして、制御ルックアップテーブル部５６で判定さ
れたバイアス電圧値を、増幅器５２内の増幅素子のバイ
アス電圧として設定させる。本例の場合には、増幅器５
２内の増幅素子として例えば電界効果トランジスタ（Ｆ
ＥＴ）を使用し、ゲート電圧Ｖggを可変設定させる。ゲ
ート電圧の可変設定処理としては、第１の実施の形態で
説明したように、入力電力が低いときには低いバイアス
電圧Ｖggを設定し、入力電力が高いときには高いバイア
ス電圧Ｖggを設定し、そのときの入力電力で最も高い電
力付加効率となるようにする。また、コンパレータ５４
での比較で、検波信号の最大レベルがしきい値を越えた
ことが検出されたときには、バイアス電圧Ｖggを高い値
に固定させる。制御ルックアップテーブル部５６の構成
についても、例えば第１の実施の形態で図２に示した構
成が適用できる。
号は、制御ルックアップテーブル部５６に供給し、平均
化信号に対応した増幅素子のバイアス電圧の値を判定す
る。そして、制御ルックアップテーブル部５６で判定さ
れたバイアス電圧値を、増幅器５２内の増幅素子のバイ
アス電圧として設定させる。本例の場合には、増幅器５
２内の増幅素子として例えば電界効果トランジスタ（Ｆ
ＥＴ）を使用し、ゲート電圧Ｖggを可変設定させる。ゲ
ート電圧の可変設定処理としては、第１の実施の形態で
説明したように、入力電力が低いときには低いバイアス
電圧Ｖggを設定し、入力電力が高いときには高いバイア
ス電圧Ｖggを設定し、そのときの入力電力で最も高い電
力付加効率となるようにする。また、コンパレータ５４
での比較で、検波信号の最大レベルがしきい値を越えた
ことが検出されたときには、バイアス電圧Ｖggを高い値
に固定させる。制御ルックアップテーブル部５６の構成
についても、例えば第１の実施の形態で図２に示した構
成が適用できる。
【００３４】このように構成したことで、増幅器が備え
る増幅素子のバイアス電圧の可変処理で対処できるレベ
ルの信号が入力したときには、バイアス電圧を可変設定
し、バイアス電圧の可変だけで対処できない程度の大レ
ベルの信号が入力したときには、歪補償回路部６０で振
幅歪補償及び位相歪補償が行われ、入力信号レベルの大
小に係わらず良好な増幅が行える。即ち、入力レベルが
歪補償をする必要がない場合には、歪補償回路部６０を
作動させる必要がなく、バイアス電圧を制御するだけの
簡単な処理で、効率の良い増幅が行える。そして、増幅
素子で歪が発生するような大振幅波形の増幅が必要なと
きには、バイアス電圧が高い値に固定設定された上で、
歪補償処理が行われ、歪の少ない大振幅の出力信号が良
好に得られるようになる。
る増幅素子のバイアス電圧の可変処理で対処できるレベ
ルの信号が入力したときには、バイアス電圧を可変設定
し、バイアス電圧の可変だけで対処できない程度の大レ
ベルの信号が入力したときには、歪補償回路部６０で振
幅歪補償及び位相歪補償が行われ、入力信号レベルの大
小に係わらず良好な増幅が行える。即ち、入力レベルが
歪補償をする必要がない場合には、歪補償回路部６０を
作動させる必要がなく、バイアス電圧を制御するだけの
簡単な処理で、効率の良い増幅が行える。そして、増幅
素子で歪が発生するような大振幅波形の増幅が必要なと
きには、バイアス電圧が高い値に固定設定された上で、
歪補償処理が行われ、歪の少ない大振幅の出力信号が良
好に得られるようになる。
【００３５】なお、このように歪補償回路部での振幅歪
補償処理及び位相歪補償処理については、従来から知ら
れている各種歪補償処理が適用できる。また、ここでは
振幅歪補償処理と位相歪補償処理の双方を行うようにし
たが、いずれか一方の歪補償処理だけを行うようにして
も良い。
補償処理及び位相歪補償処理については、従来から知ら
れている各種歪補償処理が適用できる。また、ここでは
振幅歪補償処理と位相歪補償処理の双方を行うようにし
たが、いずれか一方の歪補償処理だけを行うようにして
も良い。
【００３６】なお、上述した第１及び第２の実施の形態
では、携帯電話端末などの通信装置の送信回路が備える
高周波増幅回路に適用した例としたが、その他の装置が
備える高周波信号を増幅する増幅回路にも適用できるこ
とは勿論である。また、図６などで説明したバイアス電
圧の値については、一例を示したものであり、この値に
限定されるものではない。
では、携帯電話端末などの通信装置の送信回路が備える
高周波増幅回路に適用した例としたが、その他の装置が
備える高周波信号を増幅する増幅回路にも適用できるこ
とは勿論である。また、図６などで説明したバイアス電
圧の値については、一例を示したものであり、この値に
限定されるものではない。
【００３７】また、上述した第１及び第２の実施の形態
では、増幅回路が備える増幅素子として電界効果トラン
ジスタを使用したが、その他の増幅素子を使用しても良
い。また、制御されるバイアス電圧として、ゲート電圧
としたが、その他のバイアス電圧を制御するようにして
も良い。
では、増幅回路が備える増幅素子として電界効果トラン
ジスタを使用したが、その他の増幅素子を使用しても良
い。また、制御されるバイアス電圧として、ゲート電圧
としたが、その他のバイアス電圧を制御するようにして
も良い。
【００３８】また、上述した第１及び第２の実施の形態
では、入力信号の平均レベルに基づいてバイアス電圧を
生成させる制御手段として、メモリを使用したルックア
ップテーブルを使用したが、演算処理などでバイアス電
圧を生成させるようにしても良い。
では、入力信号の平均レベルに基づいてバイアス電圧を
生成させる制御手段として、メモリを使用したルックア
ップテーブルを使用したが、演算処理などでバイアス電
圧を生成させるようにしても良い。
【００３９】
【発明の効果】請求項１に記載した発明によると、入力
信号の平均レベルに基づいて増幅器を構成する増幅素子
のバイアス電圧が可変設定され、そのときの入力レベル
に適したバイアス電圧による効率の良い増幅が可能にな
る。この場合、入力信号の平均レベルを検出して、その
平均レベルに基づいてバイアス電圧を制御するだけの簡
単な構成で効率の良い増幅が行え、消費電流の小さい小
規模な回路で、高効率増幅が実現できる。
信号の平均レベルに基づいて増幅器を構成する増幅素子
のバイアス電圧が可変設定され、そのときの入力レベル
に適したバイアス電圧による効率の良い増幅が可能にな
る。この場合、入力信号の平均レベルを検出して、その
平均レベルに基づいてバイアス電圧を制御するだけの簡
単な構成で効率の良い増幅が行え、消費電流の小さい小
規模な回路で、高効率増幅が実現できる。
【００４０】請求項２に記載した発明によると、請求項
１に記載した発明において、制御手段は、増幅素子のゲ
ート電圧を可変設定させることで、ゲート電圧の制御で
効率の良い良好な増幅が行える。
１に記載した発明において、制御手段は、増幅素子のゲ
ート電圧を可変設定させることで、ゲート電圧の制御で
効率の良い良好な増幅が行える。
【００４１】請求項３に記載した発明によると、請求項
１に記載した発明において、平均化手段は、ローパスフ
ィルタで構成したことで、ローパスフィルタを構成する
素子の抵抗値などの値の選定で時定数を適正に設定で
き、簡単に所望の特性の平均化手段が得られるようにな
る。
１に記載した発明において、平均化手段は、ローパスフ
ィルタで構成したことで、ローパスフィルタを構成する
素子の抵抗値などの値の選定で時定数を適正に設定で
き、簡単に所望の特性の平均化手段が得られるようにな
る。
【００４２】請求項４に記載した発明によると、請求項
１に記載した発明において、制御手段は、平均レベルの
値とバイアス電圧との対応を記憶したメモリを備えたこ
とで、メモリによるテーブルの参照で、簡単に適正なバ
イアス電圧を設定できるようになる。
１に記載した発明において、制御手段は、平均レベルの
値とバイアス電圧との対応を記憶したメモリを備えたこ
とで、メモリによるテーブルの参照で、簡単に適正なバ
イアス電圧を設定できるようになる。
【００４３】請求項５に記載した発明によると、入力信
号の最大レベルが所定のしきい値を越えてない場合に
は、入力信号の平均レベルに基づいて増幅器を構成する
増幅素子のバイアス電圧が可変設定され、そのときの入
力レベルに適したバイアス電圧による効率の良い増幅が
可能になる。また、そのバイアス電圧の可変設定で対処
できない入力レベルになって、入力信号の最大レベルが
所定のしきい値を越えたことを検出したときには、歪補
償手段での歪補償処理が行われ、入力レベルが大レベル
のときの歪みも無くすことができる。従って、増幅素子
で歪みなく増幅できる入力レベルの場合には、増幅素子
の能力を生かした効率の良い増幅が行われ、歪みが発生
するような状況の場合になったとき、その歪みの補正に
ついても行うことができる。
号の最大レベルが所定のしきい値を越えてない場合に
は、入力信号の平均レベルに基づいて増幅器を構成する
増幅素子のバイアス電圧が可変設定され、そのときの入
力レベルに適したバイアス電圧による効率の良い増幅が
可能になる。また、そのバイアス電圧の可変設定で対処
できない入力レベルになって、入力信号の最大レベルが
所定のしきい値を越えたことを検出したときには、歪補
償手段での歪補償処理が行われ、入力レベルが大レベル
のときの歪みも無くすことができる。従って、増幅素子
で歪みなく増幅できる入力レベルの場合には、増幅素子
の能力を生かした効率の良い増幅が行われ、歪みが発生
するような状況の場合になったとき、その歪みの補正に
ついても行うことができる。
【００４４】請求項６に記載した発明によると、請求項
５に記載した発明において、歪補償手段は、振幅歪の補
償を行う手段と、位相歪の補償を行う手段で構成したこ
とで、振幅歪と位相歪の双方を補償した良好な歪補償が
行える。
５に記載した発明において、歪補償手段は、振幅歪の補
償を行う手段と、位相歪の補償を行う手段で構成したこ
とで、振幅歪と位相歪の双方を補償した良好な歪補償が
行える。
【００４５】請求項７に記載した発明によると、請求項
５に記載した発明において、制御手段は、増幅素子のゲ
ート電圧を可変設定させることで、ゲート電圧の制御で
効率の良い良好な増幅が行える。
５に記載した発明において、制御手段は、増幅素子のゲ
ート電圧を可変設定させることで、ゲート電圧の制御で
効率の良い良好な増幅が行える。
【００４６】請求項８に記載した発明によると、請求項
５に記載した発明において、平均化手段は、ローパスフ
ィルタで構成したことで、ローパスフィルタを構成する
素子の抵抗値などの値の選定で時定数を適正に設定で
き、簡単に所望の特性の平均化手段が得られるようにな
る。
５に記載した発明において、平均化手段は、ローパスフ
ィルタで構成したことで、ローパスフィルタを構成する
素子の抵抗値などの値の選定で時定数を適正に設定で
き、簡単に所望の特性の平均化手段が得られるようにな
る。
【００４７】請求項９に記載した発明によると、請求項
５に記載した発明において、制御手段は、平均レベルの
値とバイアス電圧との対応を記憶したメモリを備えたこ
とで、メモリによるテーブルの参照で、簡単に適正なバ
イアス電圧を設定できるようになる。
５に記載した発明において、制御手段は、平均レベルの
値とバイアス電圧との対応を記憶したメモリを備えたこ
とで、メモリによるテーブルの参照で、簡単に適正なバ
イアス電圧を設定できるようになる。
【図１】本発明の第１の実施の形態による増幅回路の全
体構成の例を示す構成図である。
体構成の例を示す構成図である。
【図２】本発明の第１の実施の形態による制御ルックア
ップテーブルの例を示す構成図である。
ップテーブルの例を示す構成図である。
【図３】本発明の第１の実施の形態によるＲＯＭの例を
示す説明図である。
示す説明図である。
【図４】本発明の第１の実施の形態による電力増幅器の
例を示す回路図である。
例を示す回路図である。
【図５】本発明の第１の実施の形態による増幅特性（電
流−電圧特性）の説明に供する特性図である。
流−電圧特性）の説明に供する特性図である。
【図６】本発明の第１の実施の形態による増幅特性（バ
イアス電圧の変化特性）の説明に供する特性図である。
イアス電圧の変化特性）の説明に供する特性図である。
【図７】本発明の第２の実施の形態による増幅回路の全
体構成の例を示す構成図である。
体構成の例を示す構成図である。
１１…入力端子、１２…カプラ、１３…出力端子、１４
…検波器、１５…ローパスフィルタ（ＬＰＦ）、２０…
増幅器、２１…入力端子、２２…増幅素子、２３…出力
端子、３０…制御ルックアップテーブル、３１…アナロ
グ／デジタル変換器、３２…ＲＯＭ、３３…デジタル／
アナログ変換器、５１…入力端子、５２…増幅器、５３
…出力端子、５４…コンパレータ、５５…ローパスフィ
ルタ、５６…制御ルックアップテーブル、６０…歪補償
回路部、６１…カプラ、６２…可変利得部、６３…移相
器、６４…検波器、６５…振幅補償計算部、６６…位相
補償ルックアップテーブル部
…検波器、１５…ローパスフィルタ（ＬＰＦ）、２０…
増幅器、２１…入力端子、２２…増幅素子、２３…出力
端子、３０…制御ルックアップテーブル、３１…アナロ
グ／デジタル変換器、３２…ＲＯＭ、３３…デジタル／
アナログ変換器、５１…入力端子、５２…増幅器、５３
…出力端子、５４…コンパレータ、５５…ローパスフィ
ルタ、５６…制御ルックアップテーブル、６０…歪補償
回路部、６１…カプラ、６２…可変利得部、６３…移相
器、６４…検波器、６５…振幅補償計算部、６６…位相
補償ルックアップテーブル部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA41 CA21 CA36 FA08 FA10 FA18 FA20 GN03 GN07 GN08 HA09 HA29 HA33 HA38 HN06 HN07 HN15 KA00 KA12 KA17 KA25 KA42 KA48 KA49 KA55 MA14 MA20 MA23 SA14 TA01 TA02 TA06 5J100 JA01 KA05 LA02 LA05 LA09 LA10 LA11 QA04 SA01
Claims (9)
- 【請求項１】 入力信号を電力増幅する増幅素子と、 上記増幅素子の前段で入力信号を検波する検波手段と、 上記検波手段の検波出力を所定の時定数で平均化する平
均化手段と、 上記平均化手段で得られた入力信号の平均レベルに基づ
いて、上記増幅素子のバイアス電圧を可変設定させる制
御手段とを備えた増幅回路。 - 【請求項２】 請求項１記載の増幅回路において、 上記制御手段は、上記増幅素子のゲート電圧を可変設定
させる増幅回路。 - 【請求項３】 請求項１記載の増幅回路において、 上記平均化手段は、ローパスフィルタで構成した増幅回
路。 - 【請求項４】 請求項１記載の増幅回路において、 上記制御手段は、平均レベルの値とバイアス電圧との対
応を記憶したメモリを備えた増幅回路。 - 【請求項５】 入力信号を検波する検波手段と、 上記検波手段の検波出力レベルが所定のしきい値を越え
るか否か判定する判定手段と、 上記判定手段でしきい値を越えたと判定したとき、上記
入力信号の歪補償を行う歪補償手段と、 上記歪補償手段の出力を電力増幅する増幅素子と、 上記判定手段でしきい値を越えてないと判定したとき、
上記検波手段の検波出力の平均レベルに基づいて、上記
増幅素子のバイアス電圧を可変設定させる制御手段とを
備えた増幅回路。 - 【請求項６】 請求項５記載の増幅回路において、 上記歪補償手段は、振幅歪の補償を行う手段と、位相歪
の補償を行う手段で構成した増幅回路。 - 【請求項７】 請求項５記載の増幅回路において、 上記制御手段は、上記増幅素子のゲート電圧を可変設定
させる増幅回路。 - 【請求項８】 請求項５記載の増幅回路において、 上記検波手段の出力を所定の時定数のローパスフィルタ
で平均化して、上記平均レベルを得るようにした増幅回
路。 - 【請求項９】 請求項５記載の増幅回路において、 上記制御手段は、平均レベルの値とバイアス電圧との対
応を記憶したメモリを備えた増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002911A JP4691785B2 (ja) | 2001-01-10 | 2001-01-10 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001002911A JP4691785B2 (ja) | 2001-01-10 | 2001-01-10 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208823A true JP2002208823A (ja) | 2002-07-26 |
| JP4691785B2 JP4691785B2 (ja) | 2011-06-01 |
Family
ID=18871340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001002911A Expired - Fee Related JP4691785B2 (ja) | 2001-01-10 | 2001-01-10 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4691785B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344169A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | アナログ電圧加算回路 |
| JP2006352635A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償増幅装置 |
| JPWO2008099489A1 (ja) * | 2007-02-15 | 2010-05-27 | パナソニック株式会社 | 電力増幅器 |
| JP2012004619A (ja) * | 2010-06-14 | 2012-01-05 | Mitsubishi Electric Corp | 高周波増幅装置 |
| JP2017527239A (ja) * | 2014-09-19 | 2017-09-14 | 三菱電機株式会社 | 広帯域無線周波数電力増幅器 |
| WO2021125111A1 (ja) * | 2019-12-20 | 2021-06-24 | 株式会社村田製作所 | 電力増幅回路、高周波回路及び通信装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274906A (ja) * | 1986-05-23 | 1987-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅器 |
| JPS6418817A (en) * | 1987-07-14 | 1989-01-23 | Agency Ind Science Techn | Display/selection device for hierarchy menu |
| JPH02206904A (ja) * | 1989-02-07 | 1990-08-16 | Fujitsu Ltd | 線形増幅器 |
| JPH0334709A (ja) * | 1989-06-30 | 1991-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 線形送信装置 |
| JPH0661750A (ja) * | 1992-08-10 | 1994-03-04 | Mitsubishi Electric Corp | 高周波増幅装置 |
| JPH07154169A (ja) * | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| JPH1174806A (ja) * | 1997-08-27 | 1999-03-16 | Daihen Corp | 送信増幅器の非線形歪補償回路 |
| JPH11215198A (ja) * | 1998-01-27 | 1999-08-06 | Matsushita Electric Ind Co Ltd | プリディストーション歪補償機能付送信装置及び送信装置におけるプリディストーション歪補償方法 |
-
2001
- 2001-01-10 JP JP2001002911A patent/JP4691785B2/ja not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62274906A (ja) * | 1986-05-23 | 1987-11-28 | Nippon Telegr & Teleph Corp <Ntt> | 高周波増幅器 |
| JPS6418817A (en) * | 1987-07-14 | 1989-01-23 | Agency Ind Science Techn | Display/selection device for hierarchy menu |
| JPH02206904A (ja) * | 1989-02-07 | 1990-08-16 | Fujitsu Ltd | 線形増幅器 |
| JPH0334709A (ja) * | 1989-06-30 | 1991-02-14 | Nippon Telegr & Teleph Corp <Ntt> | 線形送信装置 |
| JPH0661750A (ja) * | 1992-08-10 | 1994-03-04 | Mitsubishi Electric Corp | 高周波増幅装置 |
| JPH07154169A (ja) * | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| JPH1174806A (ja) * | 1997-08-27 | 1999-03-16 | Daihen Corp | 送信増幅器の非線形歪補償回路 |
| JPH11215198A (ja) * | 1998-01-27 | 1999-08-06 | Matsushita Electric Ind Co Ltd | プリディストーション歪補償機能付送信装置及び送信装置におけるプリディストーション歪補償方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344169A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | アナログ電圧加算回路 |
| JP4537265B2 (ja) * | 2005-06-10 | 2010-09-01 | 三菱電機株式会社 | アナログ電圧加算回路 |
| JP2006352635A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi Kokusai Electric Inc | プリディストーション方式歪補償増幅装置 |
| JPWO2008099489A1 (ja) * | 2007-02-15 | 2010-05-27 | パナソニック株式会社 | 電力増幅器 |
| JP2012004619A (ja) * | 2010-06-14 | 2012-01-05 | Mitsubishi Electric Corp | 高周波増幅装置 |
| JP2017527239A (ja) * | 2014-09-19 | 2017-09-14 | 三菱電機株式会社 | 広帯域無線周波数電力増幅器 |
| WO2021125111A1 (ja) * | 2019-12-20 | 2021-06-24 | 株式会社村田製作所 | 電力増幅回路、高周波回路及び通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4691785B2 (ja) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4589665B2 (ja) | 増幅器及びそれを用いた高周波電力増幅器 | |
| JP5045151B2 (ja) | 送信電力制御回路 | |
| JPH08501197A (ja) | 電力増幅器バイアス制御回路および方法 | |
| WO1998023068A1 (fr) | Emetteur | |
| JP2002084144A (ja) | 電力増幅器および無線通信装置 | |
| JP2001352219A (ja) | 非線形歪補償装置 | |
| JP4583967B2 (ja) | 高周波電力増幅器及びその出力電力調整方法 | |
| JP4813995B2 (ja) | 電力増幅器及び無線通信装置 | |
| JP2689011B2 (ja) | 線形送信装置 | |
| JP2552089B2 (ja) | Ｆｅｔ増幅器の消費電力低減方式 | |
| US6424212B1 (en) | Power amplifiers | |
| CN113452330B (zh) | 相位补偿电路模组、功率放大组件、补偿方法及设备 | |
| JPH03174810A (ja) | 線形送信装置 | |
| JP2002208823A (ja) | 増幅回路 | |
| US8264275B2 (en) | Amplifier arrangement and method for signal amplification | |
| JP2008228029A (ja) | 半導体集積回路 | |
| JP3044057B2 (ja) | 出力可変送信装置 | |
| JPH08316759A (ja) | 広帯域増幅器 | |
| US6556079B2 (en) | Distortion compensating device and method for compensating distortion | |
| JP2001203541A (ja) | 歪補償装置及び歪補償方法、増幅装置並びに無線送信装置 | |
| US7554395B1 (en) | Automatic low battery compensation scaling across multiple power amplifier stages | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| JP2981953B2 (ja) | 線形送信回路 | |
| JP2000022447A (ja) | 検波回路及び利得変動検出回路 | |
| JPH03222524A (ja) | 線形送信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |