JP2002207460A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2002207460A JP2002207460A JP2001002631A JP2001002631A JP2002207460A JP 2002207460 A JP2002207460 A JP 2002207460A JP 2001002631 A JP2001002631 A JP 2001002631A JP 2001002631 A JP2001002631 A JP 2001002631A JP 2002207460 A JP2002207460 A JP 2002207460A
- Authority
- JP
- Japan
- Prior art keywords
- sram
- unit
- pixel
- binary data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 SRAMを内蔵する表示装置において、製造
コストの低減や歩留まりの向上を図ると共に、高精細化
と狭額縁化を実現する。 【解決手段】 通常画素部200に多階調の表示データ
を供給するソースドライバ18から、前記多階調の表示
データに含まれる白又は黒に相当する二値データを出力
してSRAM部100に記憶し、このSRAM部100
に記憶した二値データを通常画素部200に供給して静
止画表示を行うようにすることで、SRAM部200に
二値データを供給する専用のドライバやSRAM書き込
み線を省略できるようにした。
コストの低減や歩留まりの向上を図ると共に、高精細化
と狭額縁化を実現する。 【解決手段】 通常画素部200に多階調の表示データ
を供給するソースドライバ18から、前記多階調の表示
データに含まれる白又は黒に相当する二値データを出力
してSRAM部100に記憶し、このSRAM部100
に記憶した二値データを通常画素部200に供給して静
止画表示を行うようにすることで、SRAM部200に
二値データを供給する専用のドライバやSRAM書き込
み線を省略できるようにした。
Description
【0001】
【発明の属する技術分野】本発明は、SRAMを内蔵し
たアクティブマトリクス型の表示装置に係り、特に、S
RAM部の回路構成に関する。
たアクティブマトリクス型の表示装置に係り、特に、S
RAM部の回路構成に関する。
【0002】
【従来の技術】従来よりTFT(薄膜トランジスタ)を
用いたアクティブマトリクス型液晶表示装置は、軽量、
薄型、低消費電力等の特長を活かし、テレビ、携帯情報
端末、或いはグラフィックディスプレイ等の表示素子と
して盛んに利用されている。最近では従来のアモルファ
スシリコンに比べて電子移動度が高いポリシリコンTF
Tを比較的低温のプロセスで形成する技術が確立したこ
とによりTFTの小型化が可能となり、また不純物ドー
ピングプロセスの導入によって相補型トランジスタ(C
MOSトランジスタ)の形成が可能になったことなどか
ら、ガラス基板上に駆動回路を一体形成した駆動回路内
蔵型の液晶表示装置も出現している。また、CMOS回
路を形成できることを利用して、一画素内に液晶印加電
圧を静的に保持しうる、いわゆるSRAMを内蔵した液
晶表示装置も開発されている。
用いたアクティブマトリクス型液晶表示装置は、軽量、
薄型、低消費電力等の特長を活かし、テレビ、携帯情報
端末、或いはグラフィックディスプレイ等の表示素子と
して盛んに利用されている。最近では従来のアモルファ
スシリコンに比べて電子移動度が高いポリシリコンTF
Tを比較的低温のプロセスで形成する技術が確立したこ
とによりTFTの小型化が可能となり、また不純物ドー
ピングプロセスの導入によって相補型トランジスタ(C
MOSトランジスタ)の形成が可能になったことなどか
ら、ガラス基板上に駆動回路を一体形成した駆動回路内
蔵型の液晶表示装置も出現している。また、CMOS回
路を形成できることを利用して、一画素内に液晶印加電
圧を静的に保持しうる、いわゆるSRAMを内蔵した液
晶表示装置も開発されている。
【0003】以後、動画や中間調表示などの通常駆動時
に用いる通常の映像信号を表示データといい、待機時
(SRAM駆動時)に用いる静止画用(白黒表示)の映
像信号を二値データと呼ぶ。
に用いる通常の映像信号を表示データといい、待機時
(SRAM駆動時)に用いる静止画用(白黒表示)の映
像信号を二値データと呼ぶ。
【0004】通常の液晶表示装置では、静止画表示を行
う際にも常に表示データや制御信号などを表示フレーム
毎に与えなければならないため、各ドライバ回路、シス
テム回路(グラフイックコントローラ)を常に動作させ
なければならず、消費電力を低減させることが難しかっ
た。これに対して、上述のSRAMを内蔵した液晶表示
装置によれば、静止画表示を行うときSRAMに保持さ
れている二値データで表示を行い、この間はドライバ回
路、システム回路を待機状態とすることにより消費電力
を低減させることができるため、特にバッテリー駆動さ
れることが多い携帯情報機器の省電力化に貢献すること
ができる。
う際にも常に表示データや制御信号などを表示フレーム
毎に与えなければならないため、各ドライバ回路、シス
テム回路(グラフイックコントローラ)を常に動作させ
なければならず、消費電力を低減させることが難しかっ
た。これに対して、上述のSRAMを内蔵した液晶表示
装置によれば、静止画表示を行うときSRAMに保持さ
れている二値データで表示を行い、この間はドライバ回
路、システム回路を待機状態とすることにより消費電力
を低減させることができるため、特にバッテリー駆動さ
れることが多い携帯情報機器の省電力化に貢献すること
ができる。
【0005】図7及び図8は、SRAMを内蔵する画素
の従来例を示した回路図である。図7の従来例では、図
示しないソースドライバの出力が信号線72を通して通
常画素部73に供給され、同じく図示しないSRAMド
ライバの出力がSRAM書き込み線71を通してSRA
M部74に供給されるように構成されている。この場合
は、SRAM書き込み線71と信号線72とが別に設け
てあり、ドライバ回路としても、SRAMドライバとソ
ースドライバ(信号線駆動回路)が必要となる。図8の
従来例では図7のSRAM書き込み線71は無いが、上
記と同様にドライバ回路としてSRAMドライバとソー
スドライバが別々に必要となる。そして、両ドライバで
信号線72を共用するため、スイッチ75、76が設け
られ、通常駆動時とSRAM駆動時で信号線72に供給
するドライバ回路を選択する構成としている。SRAM
駆動時には、スイッチ75がoffで、スイッチ76が
onになり、SRAMドライバの出力が信号線72及び
通常画素部73を通してSRAM部74に供給される。
の従来例を示した回路図である。図7の従来例では、図
示しないソースドライバの出力が信号線72を通して通
常画素部73に供給され、同じく図示しないSRAMド
ライバの出力がSRAM書き込み線71を通してSRA
M部74に供給されるように構成されている。この場合
は、SRAM書き込み線71と信号線72とが別に設け
てあり、ドライバ回路としても、SRAMドライバとソ
ースドライバ(信号線駆動回路)が必要となる。図8の
従来例では図7のSRAM書き込み線71は無いが、上
記と同様にドライバ回路としてSRAMドライバとソー
スドライバが別々に必要となる。そして、両ドライバで
信号線72を共用するため、スイッチ75、76が設け
られ、通常駆動時とSRAM駆動時で信号線72に供給
するドライバ回路を選択する構成としている。SRAM
駆動時には、スイッチ75がoffで、スイッチ76が
onになり、SRAMドライバの出力が信号線72及び
通常画素部73を通してSRAM部74に供給される。
【0006】
【発明が解決しようとする課題】上記のように、従来の
SRAMを内蔵した液晶表示装置では、ソースドライバ
の他にSRAMドライバが必要となるために、製造コス
トが上昇するという問題がある。
SRAMを内蔵した液晶表示装置では、ソースドライバ
の他にSRAMドライバが必要となるために、製造コス
トが上昇するという問題がある。
【0007】本発明は、SRAMを内蔵した表示装置に
おいて、外部回路の部材コストの低減を実現することを
目的とする。
おいて、外部回路の部材コストの低減を実現することを
目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明は、マトリクス状に配置された信号
線と走査線の各交点付近にスイッチ素子を介して接続さ
れた画素部、前記画素部に接離可能に接続された表示デ
ータ記憶用の記憶素子部、前記画素部を駆動するための
信号線ドライバ及び走査線ドライバを備え、前記信号線
に供給される多階調の表示データに含まれる白又は黒に
相当する二値データを前記記憶素子部に記憶し、前記記
憶素子部に記憶した二値データを前記画素部に供給して
静止画表示を行うことを特徴とする表示装置である。
に、請求項1の発明は、マトリクス状に配置された信号
線と走査線の各交点付近にスイッチ素子を介して接続さ
れた画素部、前記画素部に接離可能に接続された表示デ
ータ記憶用の記憶素子部、前記画素部を駆動するための
信号線ドライバ及び走査線ドライバを備え、前記信号線
に供給される多階調の表示データに含まれる白又は黒に
相当する二値データを前記記憶素子部に記憶し、前記記
憶素子部に記憶した二値データを前記画素部に供給して
静止画表示を行うことを特徴とする表示装置である。
【0009】また請求項2の発明は、マトリクス状に配
置された信号線と走査線の各交点付近にスイッチ素子を
介して接続された画素部、前記画素部に接離可能に接続
された表示データ記憶用の記憶素子部、前記画素部を駆
動するための信号線ドライバ及び走査線ドライバを備え
た表示装置において、所定の閾値電圧を保持し、前記多
階調の表示データがもつアナログ電位を前記閾値電圧で
選別してハイレベル又はローレベルの二値データに変換
する閾値キャンセル回路を設け、この閾値キャンセル回
路で変換された前記二値データを前記記憶素子部に記憶
し、前記記憶素子部に記憶した二値データを前記画素部
に供給して静止画表示を行うことを特徴とする。
置された信号線と走査線の各交点付近にスイッチ素子を
介して接続された画素部、前記画素部に接離可能に接続
された表示データ記憶用の記憶素子部、前記画素部を駆
動するための信号線ドライバ及び走査線ドライバを備え
た表示装置において、所定の閾値電圧を保持し、前記多
階調の表示データがもつアナログ電位を前記閾値電圧で
選別してハイレベル又はローレベルの二値データに変換
する閾値キャンセル回路を設け、この閾値キャンセル回
路で変換された前記二値データを前記記憶素子部に記憶
し、前記記憶素子部に記憶した二値データを前記画素部
に供給して静止画表示を行うことを特徴とする。
【0010】さらに請求項3の発明は、請求項2におい
て、前記閾値キャンセル回路は、前記閾値電圧を保持す
る保持手段と、この保持手段に任意の閾値電圧を設定す
る設定手段と、前記閾値電圧によりアナログ電位の表示
データをデジタル電位の二値データに変換する変換手段
とを具備し、前記画素部と前記記憶素子部との間に挿入
されることを特徴とする。
て、前記閾値キャンセル回路は、前記閾値電圧を保持す
る保持手段と、この保持手段に任意の閾値電圧を設定す
る設定手段と、前記閾値電圧によりアナログ電位の表示
データをデジタル電位の二値データに変換する変換手段
とを具備し、前記画素部と前記記憶素子部との間に挿入
されることを特徴とする。
【0011】好ましい形態として、前記表示データ記憶
用の記憶素子部、及び前記閾値キャンセル回路に含まれ
る変換手段をCMOS回路で構成する。
用の記憶素子部、及び前記閾値キャンセル回路に含まれ
る変換手段をCMOS回路で構成する。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図1は、第1の実施形態に係る液
晶表示装置の構成を示したブロック図である。液晶表示
装置は、通常画素部200、記憶素子部としてのSRA
M部100、信号線11、走査線16、SRAM制御線
17、ソースドライバ(信号線ドライバ)18及び図示
しないゲートドライバ(走査線ドライバ)などを備えて
いる。
に基づいて説明する。図1は、第1の実施形態に係る液
晶表示装置の構成を示したブロック図である。液晶表示
装置は、通常画素部200、記憶素子部としてのSRA
M部100、信号線11、走査線16、SRAM制御線
17、ソースドライバ(信号線ドライバ)18及び図示
しないゲートドライバ(走査線ドライバ)などを備えて
いる。
【0013】本例の画素は、通常画素部200とSRA
M部100の2つのブロックから構成される。以後、S
RAM部100の形成された画素をSRAM内蔵画素、
SRAM部のない画素を通常画素と呼ぶ。また、SRA
Mに保持されている二値データによって表示することを
SRAM駆動、信号線に供給された通常の表示データに
よって表示を行うことを通常駆動と呼ぶことにする。
M部100の2つのブロックから構成される。以後、S
RAM部100の形成された画素をSRAM内蔵画素、
SRAM部のない画素を通常画素と呼ぶ。また、SRA
Mに保持されている二値データによって表示することを
SRAM駆動、信号線に供給された通常の表示データに
よって表示を行うことを通常駆動と呼ぶことにする。
【0014】図2は、図1に示した通常画素部200と
SRAM部100の具体的な構成例を示した回路図であ
る。ソースドライバ(18)からの信号線11には、画
素TFT12を介して、画素を形成する液晶容量Cとス
イッチSW−A,SW−Bの端子(1)が接続されてい
る。液晶容量Cを形成する他方の電極は対向電極13で
ある。また、スイッチSW−Aの端子(2)はインバー
タ14の入力側に接続され、インバータ14の出力側は
インバータ15の入力側とSW−Bの端子(2)に接続
されている。さらにインバータ15の出力側はスイッチ
SW−Cを介してインバータ14の入力側に接続されて
いる。スイッチSW−A、SW−B、SW−C及びイン
バータ14、15はSRAM部100を形成し、残りは
通常画素部200を形成している。画素TFT12に
は、図示しないゲートドライバからの走査線16(図
1)が接続され、この走査線16に供給される走査信号
によりon/offされる。また前記スイッチSW−
A、SW−B及びSW−Cは、SRAM制御線17(図
1)に供給されるハイ又はローレベル信号により制御さ
れる。
SRAM部100の具体的な構成例を示した回路図であ
る。ソースドライバ(18)からの信号線11には、画
素TFT12を介して、画素を形成する液晶容量Cとス
イッチSW−A,SW−Bの端子(1)が接続されてい
る。液晶容量Cを形成する他方の電極は対向電極13で
ある。また、スイッチSW−Aの端子(2)はインバー
タ14の入力側に接続され、インバータ14の出力側は
インバータ15の入力側とSW−Bの端子(2)に接続
されている。さらにインバータ15の出力側はスイッチ
SW−Cを介してインバータ14の入力側に接続されて
いる。スイッチSW−A、SW−B、SW−C及びイン
バータ14、15はSRAM部100を形成し、残りは
通常画素部200を形成している。画素TFT12に
は、図示しないゲートドライバからの走査線16(図
1)が接続され、この走査線16に供給される走査信号
によりon/offされる。また前記スイッチSW−
A、SW−B及びSW−Cは、SRAM制御線17(図
1)に供給されるハイ又はローレベル信号により制御さ
れる。
【0015】次に、本実施形態の動作について説明す
る。SRAM内蔵画素を通常駆動する場合は、スイッチ
SW−A及びSW−Bをoffにして、通常画素部20
0とSRAM部100とを切り離し、画素TFT12の
on/offによって液晶駆動を行う。すなわち、図示
しないゲートドライバから走査線16を通して走査信号
を供給することにより画素TFT12をon/off
し、ソースドライバ18から信号線11を通じて液晶を
多階調表示させるためのアナログ電位の表示データを液
晶容量Cに印加して表示を行う。
る。SRAM内蔵画素を通常駆動する場合は、スイッチ
SW−A及びSW−Bをoffにして、通常画素部20
0とSRAM部100とを切り離し、画素TFT12の
on/offによって液晶駆動を行う。すなわち、図示
しないゲートドライバから走査線16を通して走査信号
を供給することにより画素TFT12をon/off
し、ソースドライバ18から信号線11を通じて液晶を
多階調表示させるためのアナログ電位の表示データを液
晶容量Cに印加して表示を行う。
【0016】SRAM駆動する場合は、SRAM駆動に
切り替わる直前の書き込みモードにおいて、図3に示す
ように、スイッチSW−Aをon、SW−Bをoffと
し、画素TFT12、スイッチSW−Cをon/off
すると共に、SRAM部100のインバータ14の入力
電圧閾値を考慮して、ソースドライバ18から黒に相当
する電圧(例えば9V)又は白に相当する電圧(例えば
5.5V)を二値データとして出力する。そして、画素
TFT12を通して二値データをSRAM部100に供
給することにより、インバータ14、15に白黒の二値
データを保持させる。なお、ソースドライバ18から信
号線11に供給される二値データは、ソースドライバ1
8に表示データを供給している図示しないシステム回路
において、表示データをデジタルからアナログに変換す
るD/Aコンバータの出力を強制的に9V又は5.5V
に設定することで得られる。
切り替わる直前の書き込みモードにおいて、図3に示す
ように、スイッチSW−Aをon、SW−Bをoffと
し、画素TFT12、スイッチSW−Cをon/off
すると共に、SRAM部100のインバータ14の入力
電圧閾値を考慮して、ソースドライバ18から黒に相当
する電圧(例えば9V)又は白に相当する電圧(例えば
5.5V)を二値データとして出力する。そして、画素
TFT12を通して二値データをSRAM部100に供
給することにより、インバータ14、15に白黒の二値
データを保持させる。なお、ソースドライバ18から信
号線11に供給される二値データは、ソースドライバ1
8に表示データを供給している図示しないシステム回路
において、表示データをデジタルからアナログに変換す
るD/Aコンバータの出力を強制的に9V又は5.5V
に設定することで得られる。
【0017】その後のSRAM駆動時には、図3に示す
ように、画素TFT12はoffに固定、またスイッチ
SW−Cはonに固定し、2段インバータ14、15の
出力をスイッチSW−A、SW−Bで交互に選択して、
液晶容量Cへ電圧を与える。これと同時に対向電極13
も極性反転駆動を行い、二値データの信号電圧(図3の
“画素”)と対向電極電圧(図3の“対向”)の位相関
係を周期的に交互に切り替えて白/黒の二値表示を行
う。
ように、画素TFT12はoffに固定、またスイッチ
SW−Cはonに固定し、2段インバータ14、15の
出力をスイッチSW−A、SW−Bで交互に選択して、
液晶容量Cへ電圧を与える。これと同時に対向電極13
も極性反転駆動を行い、二値データの信号電圧(図3の
“画素”)と対向電極電圧(図3の“対向”)の位相関
係を周期的に交互に切り替えて白/黒の二値表示を行
う。
【0018】本実施形態によれば、SRAMへの書き込
みモードではSRAM部100のインバータ14の入力
電圧閾値を考慮し、多階調表示データのうちの黒に相当
する電圧(例えば9V)又は白に相当する電圧(例えば
5.5V)をSRAM部100に書き込むため、SRA
Mへの書き込みをソースドライバ18で行うことがで
き、SRAMドライバとSRAM書き込み線を省略する
ことができる。このように、信号線11を共有すること
に加え、ドライバ回路も通常駆動時とSRAM駆動時で
共有する構成となっているため、内蔵のSRAMを駆動
する回路の構成を大幅に簡単化して、製造コストの低減
や歩留まりの向上を図ると共に、回路規模の増大を抑制
して高精細化と狭額縁化を実現することができる。
みモードではSRAM部100のインバータ14の入力
電圧閾値を考慮し、多階調表示データのうちの黒に相当
する電圧(例えば9V)又は白に相当する電圧(例えば
5.5V)をSRAM部100に書き込むため、SRA
Mへの書き込みをソースドライバ18で行うことがで
き、SRAMドライバとSRAM書き込み線を省略する
ことができる。このように、信号線11を共有すること
に加え、ドライバ回路も通常駆動時とSRAM駆動時で
共有する構成となっているため、内蔵のSRAMを駆動
する回路の構成を大幅に簡単化して、製造コストの低減
や歩留まりの向上を図ると共に、回路規模の増大を抑制
して高精細化と狭額縁化を実現することができる。
【0019】図4は、第2の実施形態に係る液晶表示装
置の構成を示した回路図である。ただし、第1の実施形
態と同一部分は同一符号を付して説明する。本例は、通
常画素部200とSRAM部100との間に閾値キャン
セル回路300を挿入した構成となっている。また、こ
れに伴い制御線X1、X2と基準電圧線Vrefが設け
られている。
置の構成を示した回路図である。ただし、第1の実施形
態と同一部分は同一符号を付して説明する。本例は、通
常画素部200とSRAM部100との間に閾値キャン
セル回路300を挿入した構成となっている。また、こ
れに伴い制御線X1、X2と基準電圧線Vrefが設け
られている。
【0020】閾値キャンセル回路300は、閾値電圧を
保持する保持手段としてのコンデンサ22、後述する閾
値電圧によりアナログ電位の表示データをデジタル電位
の二値データに変換する変換手段としてのインバータ2
3、このインバータ23の入力側と出力側を接離するル
ープスイッチ24、及び基準電圧Vrefをコンデンサ
22に入切することでコンデンサ22に所定の閾値電圧
を設定する設定手段としてのスイッチ25で構成されて
いる。インバータ23(及び14、15)には、ハイレ
ベルの電圧としてSVDDが、またローレベルの電圧と
して例えばGND電位が与えられている。制御線X1は
スイッチ25とループスイッチ24にも接続されてお
り、これらスイッチ回路はハイレベル又はローレベルに
制御される。スイッチSW−A1、同SW−A2は、図
2のSW−Aが2つに分かれたものであり、制御線X2
により同時にon/off制御される。SPOLA、S
POLBはSRAM駆動時に極性反転を行うための制御
線である。図4に示す制御線X1、X2、SPOLA及
びSPOLBは、図1のSRAM制御線17に相当す
る。
保持する保持手段としてのコンデンサ22、後述する閾
値電圧によりアナログ電位の表示データをデジタル電位
の二値データに変換する変換手段としてのインバータ2
3、このインバータ23の入力側と出力側を接離するル
ープスイッチ24、及び基準電圧Vrefをコンデンサ
22に入切することでコンデンサ22に所定の閾値電圧
を設定する設定手段としてのスイッチ25で構成されて
いる。インバータ23(及び14、15)には、ハイレ
ベルの電圧としてSVDDが、またローレベルの電圧と
して例えばGND電位が与えられている。制御線X1は
スイッチ25とループスイッチ24にも接続されてお
り、これらスイッチ回路はハイレベル又はローレベルに
制御される。スイッチSW−A1、同SW−A2は、図
2のSW−Aが2つに分かれたものであり、制御線X2
により同時にon/off制御される。SPOLA、S
POLBはSRAM駆動時に極性反転を行うための制御
線である。図4に示す制御線X1、X2、SPOLA及
びSPOLBは、図1のSRAM制御線17に相当す
る。
【0021】次に、本実施形態の動作について説明す
る。Hコモン反転駆動を行った場合、1水平ライン上に
存在する各画素について、対向電圧がハイレベルの時に
デジタルの二値データに変換を行ったか、ローレベルの
時に二値データへの変換を行ったかで動作が異なる。
る。Hコモン反転駆動を行った場合、1水平ライン上に
存在する各画素について、対向電圧がハイレベルの時に
デジタルの二値データに変換を行ったか、ローレベルの
時に二値データへの変換を行ったかで動作が異なる。
【0022】まず、対向電圧がハイレベルの時にアナロ
グ電位をデジタルの二値データに変換を行った場合の動
作を図5のタイムチャートを参照して説明する。通常動
作の最後の1フレームにおいて、走査線16がハイレベ
ルで画素TFT12がonの時、信号線11から画素T
FT12を通じて通常の表示データが通常画素部200
内に入力される。この時、図5に示すように、対向電圧
(COM)がハイレベルの時に制御線X1がハイレベル
になると、スイッチ25がonになり、且つループスイ
ッチ24がonになって、インバータ23の入力側と出
力側を接続する。これにより、コンデンサ22に基準電
圧線21を通じてVrefが印加され、コンデンサ22
に前記Vrefで決まる閾値電圧が保持される。その
後、制御線X1がローレベルに戻って、スイッチ25が
offになり、ループスイッチ24がoffになって
も、閾値電圧はコンデンサ22に保持されたままにな
る。
グ電位をデジタルの二値データに変換を行った場合の動
作を図5のタイムチャートを参照して説明する。通常動
作の最後の1フレームにおいて、走査線16がハイレベ
ルで画素TFT12がonの時、信号線11から画素T
FT12を通じて通常の表示データが通常画素部200
内に入力される。この時、図5に示すように、対向電圧
(COM)がハイレベルの時に制御線X1がハイレベル
になると、スイッチ25がonになり、且つループスイ
ッチ24がonになって、インバータ23の入力側と出
力側を接続する。これにより、コンデンサ22に基準電
圧線21を通じてVrefが印加され、コンデンサ22
に前記Vrefで決まる閾値電圧が保持される。その
後、制御線X1がローレベルに戻って、スイッチ25が
offになり、ループスイッチ24がoffになって
も、閾値電圧はコンデンサ22に保持されたままにな
る。
【0023】続いて、制御線X2が図5に示すようにハ
イレベルになると、スイッチSW−A1とスイッチSW
−A2がonになるため、画素側から表示データがコン
デンサ22に入力される。この時、入力された表示デー
タがコンデンサ22に保持されている閾値電圧よりも高
いと、インバータ23の入力側がハイレベルになるた
め、インバータ23の出力側はローレベルになり、この
ローレベルの電圧がインバータ14側から入力され、イ
ンバータ14、15にそれぞれ電位レベルの異なる二値
データとして保持される。一方、映像信号電圧がコンデ
ンサ22に保持されている閾値よりも低いと、インバー
タ23の入力側がローレベルになるため、インバータ2
3の出力側はハイレベル(SVDD)になり、このハイ
レベルの電圧がインバータ14側から入力され、インバ
ータ14、15にそれぞれ電位レベルの異なる二値デー
タとして保持される。このように、閾値キャンセル回路
300では、多階調の表示データがもつアナログ電位が
閾値電圧で選別され、ハイレベル又はローレベルの二値
データに変換される。
イレベルになると、スイッチSW−A1とスイッチSW
−A2がonになるため、画素側から表示データがコン
デンサ22に入力される。この時、入力された表示デー
タがコンデンサ22に保持されている閾値電圧よりも高
いと、インバータ23の入力側がハイレベルになるた
め、インバータ23の出力側はローレベルになり、この
ローレベルの電圧がインバータ14側から入力され、イ
ンバータ14、15にそれぞれ電位レベルの異なる二値
データとして保持される。一方、映像信号電圧がコンデ
ンサ22に保持されている閾値よりも低いと、インバー
タ23の入力側がローレベルになるため、インバータ2
3の出力側はハイレベル(SVDD)になり、このハイ
レベルの電圧がインバータ14側から入力され、インバ
ータ14、15にそれぞれ電位レベルの異なる二値デー
タとして保持される。このように、閾値キャンセル回路
300では、多階調の表示データがもつアナログ電位が
閾値電圧で選別され、ハイレベル又はローレベルの二値
データに変換される。
【0024】その後、SRAM駆動モードに移行する
が、このSRAM駆動の期間中についても、1フレーム
毎に二値データの信号電圧と対向電極電圧の位相関係を
周期的に交互に切り替える極性反転駆動を行っている。
SRAM駆動モードにおいて、走査線16がローレベル
になると、スイッチSW−C2がonする。ここで、対
向電圧(COM)がローレベル、すなわちアナログデー
タからデジタル二値データへの変換時と対向電極電位が
逆極性の場合、SPOLBがハイレベルになり、SW−
C1がonになるため、インバータ15の出力側の電圧
がSW−C2、SW−C1を通じて液晶容量Cに印加さ
れ、例えば白が表示される。また次のフレームで対向電
圧がハイレベル、すなわちアナログデータからデジタル
二値データへの変換時と対向電極電位が同極性となる
と、SPOLAがハイレベルになり、SW−Bがonに
なるため、SW−Bを通じてインバータ14の出力側の
電圧が液晶容量Cに印加され、ひとつ前のフレームと同
様、白が表示される。
が、このSRAM駆動の期間中についても、1フレーム
毎に二値データの信号電圧と対向電極電圧の位相関係を
周期的に交互に切り替える極性反転駆動を行っている。
SRAM駆動モードにおいて、走査線16がローレベル
になると、スイッチSW−C2がonする。ここで、対
向電圧(COM)がローレベル、すなわちアナログデー
タからデジタル二値データへの変換時と対向電極電位が
逆極性の場合、SPOLBがハイレベルになり、SW−
C1がonになるため、インバータ15の出力側の電圧
がSW−C2、SW−C1を通じて液晶容量Cに印加さ
れ、例えば白が表示される。また次のフレームで対向電
圧がハイレベル、すなわちアナログデータからデジタル
二値データへの変換時と対向電極電位が同極性となる
と、SPOLAがハイレベルになり、SW−Bがonに
なるため、SW−Bを通じてインバータ14の出力側の
電圧が液晶容量Cに印加され、ひとつ前のフレームと同
様、白が表示される。
【0025】図6は、対向電圧がローレベルの時に二値
データへの変換を行った場合の動作を示したタイムチャ
ートである。この場合も、対向電圧がハイレベルの時に
二値データへの変換を行った場合の動作と同様である
が、SPOLAとSPOLBによる制御が異なる。すな
わち、SRAM駆動モードにおいて対向電圧がローレベ
ルの時、これは二値データへの変換時と同極性であるた
め、SPOLAによりインバータ14の出力側の電圧を
液晶容量Cに印加する。また、次のフレームで対向電圧
がハイレベルになると、これは二値データへの変換時と
逆極性となるため、SPOLBによりインバータ15の
出力側の電圧を液晶容量Cに印加する。
データへの変換を行った場合の動作を示したタイムチャ
ートである。この場合も、対向電圧がハイレベルの時に
二値データへの変換を行った場合の動作と同様である
が、SPOLAとSPOLBによる制御が異なる。すな
わち、SRAM駆動モードにおいて対向電圧がローレベ
ルの時、これは二値データへの変換時と同極性であるた
め、SPOLAによりインバータ14の出力側の電圧を
液晶容量Cに印加する。また、次のフレームで対向電圧
がハイレベルになると、これは二値データへの変換時と
逆極性となるため、SPOLBによりインバータ15の
出力側の電圧を液晶容量Cに印加する。
【0026】上述のように、SRAM駆動時の対向電極
電位(COM)が、アナログデータからデジタル二値デ
ータへの変換時と同極性の場合、SPOLAによりデジ
タルデータを取り出し、またアナログデータからデジタ
ル二値データへの変換時と逆極性の場合、SPOLBに
よりデジタルデータを取り出し、液晶容量Cに印加す
る。このように、SPOLA及びSPOLBを対向電極
の極性と対応させて制御することにより、通常駆動の最
終フレームにおける表示情報を、SRAM駆動期間中保
持することができる。
電位(COM)が、アナログデータからデジタル二値デ
ータへの変換時と同極性の場合、SPOLAによりデジ
タルデータを取り出し、またアナログデータからデジタ
ル二値データへの変換時と逆極性の場合、SPOLBに
よりデジタルデータを取り出し、液晶容量Cに印加す
る。このように、SPOLA及びSPOLBを対向電極
の極性と対応させて制御することにより、通常駆動の最
終フレームにおける表示情報を、SRAM駆動期間中保
持することができる。
【0027】本実施形態によれば、通常画素部200と
SRAM部100との間に閾値キャンセル回路300を
挿入して、そのコンデンサ22に保持させる閾値電圧を
前記白と黒の中間の値とし、この閾値電圧よりも高い電
圧をインバータ23により例えば黒のデジタル電位(二
値データ)としてSRAM部100に保持し、前記閾値
電圧より低い電圧をインバータ23により例えば白のデ
ジタル電位(二値データ)としてSRAM部100に保
持することができる。このため、回路を構成する素子の
バラツキに係わらず、SRAMへの書き込み時に通常駆
動のアナログ電位の表示データを用いることができ、S
RAMへの書き込みも確実且つ安定して行うことができ
る。
SRAM部100との間に閾値キャンセル回路300を
挿入して、そのコンデンサ22に保持させる閾値電圧を
前記白と黒の中間の値とし、この閾値電圧よりも高い電
圧をインバータ23により例えば黒のデジタル電位(二
値データ)としてSRAM部100に保持し、前記閾値
電圧より低い電圧をインバータ23により例えば白のデ
ジタル電位(二値データ)としてSRAM部100に保
持することができる。このため、回路を構成する素子の
バラツキに係わらず、SRAMへの書き込み時に通常駆
動のアナログ電位の表示データを用いることができ、S
RAMへの書き込みも確実且つ安定して行うことができ
る。
【0028】
【発明の効果】以上説明したように、請求項1の発明に
よれば、SRAMドライバとSRAM書き込み線を省略
することができるため、SRAMを内蔵する画素の回路
構成を大幅に簡単化して、製造コストの低減や歩留まり
の向上を図ることができる。また素子数や配線数など回
路規模の増大を抑制して、高精細化と狭額縁化を実現す
ることができる。
よれば、SRAMドライバとSRAM書き込み線を省略
することができるため、SRAMを内蔵する画素の回路
構成を大幅に簡単化して、製造コストの低減や歩留まり
の向上を図ることができる。また素子数や配線数など回
路規模の増大を抑制して、高精細化と狭額縁化を実現す
ることができる。
【0029】また、請求項2及び3の発明によれば、S
RAMドライバを省略することができるだけでなく、多
階調の表示データがもつアナログ電位をデジタル電位の
二値データに変換するようにしたため、回路を構成する
素子のバラツキに係わらず、SRAMへの書き込み時に
通常駆動のアナログ電位の表示データを用いることがで
き、SRAMへの書き込みも確実且つ安定して行うこと
ができる。また、SRAM用のデジタルデータの書き込
みを行う必要がなくなる。
RAMドライバを省略することができるだけでなく、多
階調の表示データがもつアナログ電位をデジタル電位の
二値データに変換するようにしたため、回路を構成する
素子のバラツキに係わらず、SRAMへの書き込み時に
通常駆動のアナログ電位の表示データを用いることがで
き、SRAMへの書き込みも確実且つ安定して行うこと
ができる。また、SRAM用のデジタルデータの書き込
みを行う必要がなくなる。
【図1】第1の実施形態に係る液晶表示装置の構成を示
したブロック図。
したブロック図。
【図2】図1に示した通常画素部とSRAM部の具体的
な構成例を示した回路図。
な構成例を示した回路図。
【図3】図1の装置の各モードでの動作を説明するため
の説明図。
の説明図。
【図4】第2の実施形態に係る液晶表示装置の構成を示
したブロック図。
したブロック図。
【図5】SRAM部への書き込み動作とSRAM駆動動
作を示したタイムチャート。
作を示したタイムチャート。
【図6】SRAM部への書き込み動作とSRAM駆動動
作を示したタイムチャート。
作を示したタイムチャート。
【図7】従来のSRAMを内蔵する画素の構成例を示し
た回路図。
た回路図。
【図8】従来のSRAMを内蔵する画素の他の構成例を
示した回路図。
示した回路図。
11…信号線、12…画素TFT、13…対向電極、1
4,15…インバータ、16…走査線、17…SRAM
制御線、18…ソースドライバ、21…基準電圧線、2
2…コンデンサ、23…インバータ、24…ループスイ
ッチ、25,SW−A,SW−A1,SW−A2,SW
−B,SW−C,SW−C1,SW−C2…スイッチ、
100…SRAM部、200…通常画素部、300…閾
値キャンセル回路、C…液晶容量
4,15…インバータ、16…走査線、17…SRAM
制御線、18…ソースドライバ、21…基準電圧線、2
2…コンデンサ、23…インバータ、24…ループスイ
ッチ、25,SW−A,SW−A1,SW−A2,SW
−B,SW−C,SW−C1,SW−C2…スイッチ、
100…SRAM部、200…通常画素部、300…閾
値キャンセル回路、C…液晶容量
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 624 G09G 3/20 624B 660 660U (72)発明者 木谷 正克 埼玉県深谷市幡羅町一丁目9番地2号 株 式会社東芝深谷工場内 (72)発明者 青木 良朗 埼玉県深谷市幡羅町一丁目9番地2号 株 式会社東芝深谷工場内 Fターム(参考) 2H093 NA16 ND49 ND54 NE10 5C006 AF68 AF69 BB16 BC06 BF01 BF27 BF34 BF49 EB04 EC13 FA43 FA47 FA51 5C080 AA10 BB05 CC01 DD07 DD22 DD26 DD27 DD30 EE32 GG17 JJ02 JJ03 JJ04 KK07
Claims (3)
- 【請求項1】 マトリクス状に配置された信号線と走査
線の各交点付近にスイッチ素子を介して接続された画素
部、前記画素部に接離可能に接続された表示データ記憶
用の記憶素子部、前記画素部を駆動するための信号線ド
ライバ及び走査線ドライバを備え、 前記信号線に供給される多階調の表示データに含まれる
白又は黒に相当する二値データを前記記憶素子部に記憶
し、前記記憶素子部に記憶した二値データを前記画素部
に供給して静止画表示を行うことを特徴とする表示装
置。 - 【請求項2】 マトリクス状に配置された信号線と走査
線の各交点付近にスイッチ素子を介して接続された画素
部、前記画素部に接離可能に接続された表示データ記憶
用の記憶素子部、前記画素部を駆動するための信号線ド
ライバ及び走査線ドライバを備えた表示装置において、 所定の閾値電圧を保持し、前記多階調の表示データがも
つアナログ電位を前記閾値電圧で選別してハイレベル又
はローレベルの二値データに変換する閾値キャンセル回
路を設け、 この閾値キャンセル回路で変換された前記二値データを
前記記憶素子部に記憶し、前記記憶素子部に記憶した二
値データを前記画素部に供給して静止画表示を行うこと
を特徴とする表示装置。 - 【請求項3】 前記閾値キャンセル回路は、前記閾値電
圧を保持する保持手段と、この保持手段に任意の閾値電
圧を設定する設定手段と、前記閾値電圧によりアナログ
電位の表示データをデジタル電位の二値データに変換す
る変換手段とを具備し、前記画素部と前記記憶素子部と
の間に挿入されることを特徴とする請求項2に記載の表
示装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001002631A JP2002207460A (ja) | 2001-01-10 | 2001-01-10 | 表示装置 |
TW090132779A TW546604B (en) | 2001-01-10 | 2001-12-28 | Display device and driving method of the same |
US10/033,919 US6876348B2 (en) | 2001-01-10 | 2002-01-03 | Display device equipped with SRAM in pixel and driving method of the same |
KR10-2002-0001142A KR100440414B1 (ko) | 2001-01-10 | 2002-01-09 | 표시 장치 및 그 구동 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001002631A JP2002207460A (ja) | 2001-01-10 | 2001-01-10 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002207460A true JP2002207460A (ja) | 2002-07-26 |
Family
ID=18871110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001002631A Pending JP2002207460A (ja) | 2001-01-10 | 2001-01-10 | 表示装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6876348B2 (ja) |
JP (1) | JP2002207460A (ja) |
KR (1) | KR100440414B1 (ja) |
TW (1) | TW546604B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004163890A (ja) * | 2002-09-18 | 2004-06-10 | Seiko Epson Corp | 電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタ |
JP2010160376A (ja) * | 2009-01-09 | 2010-07-22 | Toppoly Optoelectronics Corp | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
US8242997B2 (en) | 2007-02-09 | 2012-08-14 | Samsung Electronics Co., Ltd. | Liquid crystal display panel and liquid crystal display device having the same |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4785300B2 (ja) * | 2001-09-07 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 電気泳動型表示装置、表示装置、及び電子機器 |
JP3909580B2 (ja) * | 2002-04-10 | 2007-04-25 | 株式会社 日立ディスプレイズ | 表示装置 |
JP3873149B2 (ja) * | 2002-12-11 | 2007-01-24 | 株式会社日立製作所 | 表示装置 |
JP4633538B2 (ja) * | 2005-05-23 | 2011-02-16 | 三菱電機株式会社 | 画像表示装置及び大型画像表示装置 |
CN101609351A (zh) * | 2008-06-18 | 2009-12-23 | 鸿富锦精密工业(深圳)有限公司 | 笔记本电脑 |
TWI427606B (zh) * | 2009-10-20 | 2014-02-21 | Au Optronics Corp | 具畫素資料自我保持機能之液晶顯示裝置與其靜止模式運作方法 |
MY164205A (en) * | 2009-10-29 | 2017-11-30 | Semiconductor Energy Lab | Semiconductor device |
TWI444981B (zh) * | 2010-06-24 | 2014-07-11 | Japan Display West Inc | 顯示器件,驅動顯示器件之方法及電子裝置 |
JP2013009285A (ja) | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
US20160180821A1 (en) * | 2014-12-23 | 2016-06-23 | Intel Corporation | Distributed memory panel |
CN105632440B (zh) * | 2016-01-12 | 2018-10-23 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
JP2018132716A (ja) * | 2017-02-17 | 2018-08-23 | カシオ計算機株式会社 | 液晶駆動装置、電子時計、液晶駆動方法、及びプログラム |
CN106935202B (zh) * | 2017-05-19 | 2019-01-18 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN114743515B (zh) * | 2022-03-21 | 2023-10-24 | 惠科股份有限公司 | 液晶显示面板及其极性控制方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
JP2001331153A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002156954A (ja) * | 2000-09-05 | 2002-05-31 | Toshiba Corp | 液晶表示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06102530A (ja) * | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
JPH10228012A (ja) * | 1997-02-13 | 1998-08-25 | Nec Niigata Ltd | Lcd表示装置 |
JP3292093B2 (ja) * | 1997-06-10 | 2002-06-17 | 株式会社日立製作所 | 液晶表示装置 |
US6229508B1 (en) * | 1997-09-29 | 2001-05-08 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and concomitant method |
US6339417B1 (en) * | 1998-05-15 | 2002-01-15 | Inviso, Inc. | Display system having multiple memory elements per pixel |
JPH11326874A (ja) * | 1998-05-15 | 1999-11-26 | Seiko Epson Corp | 反射型液晶装置及び反射型プロジェクタ |
US6140983A (en) * | 1998-05-15 | 2000-10-31 | Inviso, Inc. | Display system having multiple memory elements per pixel with improved layout design |
WO2000008625A1 (fr) * | 1998-08-04 | 2000-02-17 | Seiko Epson Corporation | Dispositif electro-optique et dispositif electronique |
US6278428B1 (en) * | 1999-03-24 | 2001-08-21 | Intel Corporation | Display panel |
JP4537526B2 (ja) | 2000-03-22 | 2010-09-01 | 東芝モバイルディスプレイ株式会社 | 液晶表示装置及びその駆動方法 |
TW548625B (en) * | 2000-11-30 | 2003-08-21 | Toshiba Corp | Display apparatus and its driving method |
JP3982992B2 (ja) * | 2000-12-07 | 2007-09-26 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
-
2001
- 2001-01-10 JP JP2001002631A patent/JP2002207460A/ja active Pending
- 2001-12-28 TW TW090132779A patent/TW546604B/zh not_active IP Right Cessation
-
2002
- 2002-01-03 US US10/033,919 patent/US6876348B2/en not_active Expired - Fee Related
- 2002-01-09 KR KR10-2002-0001142A patent/KR100440414B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6064395A (ja) * | 1983-09-20 | 1985-04-12 | セイコーエプソン株式会社 | アクティブパネル用集積回路基板 |
JP2001331153A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
JP2002156954A (ja) * | 2000-09-05 | 2002-05-31 | Toshiba Corp | 液晶表示装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004163890A (ja) * | 2002-09-18 | 2004-06-10 | Seiko Epson Corp | 電気光学装置用基板、この基板の駆動方法、デジタル駆動液晶表示装置、電子機器、及びプロジェクタ |
JP4595296B2 (ja) * | 2002-09-18 | 2010-12-08 | セイコーエプソン株式会社 | 電気光学装置、電子機器及びプロジェクタ |
US8242997B2 (en) | 2007-02-09 | 2012-08-14 | Samsung Electronics Co., Ltd. | Liquid crystal display panel and liquid crystal display device having the same |
JP2010160376A (ja) * | 2009-01-09 | 2010-07-22 | Toppoly Optoelectronics Corp | アクティブマトリクス型ディスプレイ装置及びこれを備える電子機器 |
Also Published As
Publication number | Publication date |
---|---|
KR100440414B1 (ko) | 2004-07-15 |
KR20020060595A (ko) | 2002-07-18 |
TW546604B (en) | 2003-08-11 |
US6876348B2 (en) | 2005-04-05 |
US20020089471A1 (en) | 2002-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002207460A (ja) | 表示装置 | |
JP3102666B2 (ja) | 画像表示装置 | |
JP4731239B2 (ja) | 表示装置 | |
JP3498570B2 (ja) | 電気光学装置の駆動回路及び駆動方法並びに電子機器 | |
JP2006106269A (ja) | ソースドライバ、電気光学装置及び電子機器 | |
US6958744B2 (en) | Liquid crystal display device | |
JP2003302946A (ja) | 表示装置 | |
US7084851B2 (en) | Display device having SRAM built in pixel | |
JP2004302400A (ja) | 液晶ディスプレイの画素回路 | |
JP3883817B2 (ja) | 表示装置 | |
US20070080915A1 (en) | Display driver, electro-optical device, electronic instrument, and drive method | |
TWM327032U (en) | On-glass single chip liquid crystal display device | |
JP2001305511A (ja) | 液晶表示装置及び携帯電話機 | |
JP4846133B2 (ja) | 駆動回路、電極基板及び液晶表示装置 | |
US7898516B2 (en) | Liquid crystal display device and mobile terminal | |
JP3968925B2 (ja) | 表示駆動装置 | |
JP4612349B2 (ja) | 液晶表示装置 | |
JP2002268611A (ja) | 対向電位発生回路、平面表示装置及び平面表示装置の駆動方法 | |
JP2002169136A (ja) | 液晶表示装置 | |
JP2002328661A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
JP2000206940A (ja) | 液晶表示駆動装置 | |
JPH07295511A (ja) | 液晶表示装置の駆動方法 | |
JP2003058126A (ja) | 表示装置及びその駆動方法 | |
JP2003076343A (ja) | 液晶表示装置及びその駆動方法 | |
JP2002099260A (ja) | 信号線駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |