JP2002204215A - Phase error correcting device of ofdm receiving device - Google Patents
Phase error correcting device of ofdm receiving deviceInfo
- Publication number
- JP2002204215A JP2002204215A JP2000400943A JP2000400943A JP2002204215A JP 2002204215 A JP2002204215 A JP 2002204215A JP 2000400943 A JP2000400943 A JP 2000400943A JP 2000400943 A JP2000400943 A JP 2000400943A JP 2002204215 A JP2002204215 A JP 2002204215A
- Authority
- JP
- Japan
- Prior art keywords
- phase error
- signal
- error correction
- ofdm
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マルチメディア移
動アクセス通信システム（Multimedia Mobile Access C
ommunication System：以下ＭＭＡＣ）等に好適なＯＦ
ＤＭ（OrthogonalFrequency Division Multiplexing 直
交周波数分割多重）受信装置の位相誤差補正装置に係
り、特に送信側クロックと受信側クロックの相対誤差に
起因する位相誤差を補正するための位相誤差補正装置に
関する。The present invention relates to a multimedia mobile access communication system (Multimedia Mobile Access C).
ommunication System: MMAC)
The present invention relates to a phase error correction device for a DM (Orthogonal Frequency Division Multiplexing) receiving device, and more particularly to a phase error correction device for correcting a phase error caused by a relative error between a transmitting clock and a receiving clock.
【０００２】[0002]
【従来の技術】ＯＦＤＭ受信装置の従来の周波数補正
（同調）方法としては、アナログ処理方式と、ディジタ
ル処理方式がある。アナログ処理方式による周波数補正
方法は、周波数補正部により受信ＯＦＤＭ信号のプリア
ンブル部に含まれる周波数誤差を、該プリアンブル部の
Ｉ成分、Ｑ成分のArctan（Ｑ成分／Ｉ成分）から検出
し、その検出出力をＤ／Ａ変換して周波数誤差量に応じ
た電圧を得て、この電圧により電圧制御発振器（ＶＣ
Ｏ）を制御し得られた周波数△ｆにより周波数を補正
（同調）する。2. Description of the Related Art As a conventional frequency correction (tuning) method of an OFDM receiver, there are an analog processing method and a digital processing method. In the frequency correction method based on the analog processing method, a frequency error included in a preamble portion of a received OFDM signal is detected by a frequency correction unit from an I component and a Q component Arctan (Q component / I component) of the preamble portion. The output is D / A converted to obtain a voltage corresponding to the frequency error amount, and this voltage is used to control the voltage controlled oscillator (VC
O), the frequency is corrected (tuned) by the obtained frequency Δf.
【０００３】ディジタル処理方式による周波数補正方法
は、計算桁が数十桁に及び理想的システム及び三角関数
を高次にわたる級数展開式を用いて算出するシステムを
用いるものが提案されている。A frequency correction method using a digital processing method has been proposed that uses an ideal system in which the number of calculation digits is several tens of digits and a system that calculates a trigonometric function using a series expansion formula covering a higher order.
【０００４】また、ＯＦＤＭ信号の復調のためにはフー
リエ変換の演算を行わなければならないが、この時、伝
搬路の擾乱などによりＦＦＴ演算タイミングが誤検出さ
れ、図２に示すようにＦＦＴウインドウの位置に、ＯＦ
ＤＭ信号のデータ部（ＤＡＴＡ）からのガードインター
バル（ＧＩ）の方へのずれを生じることがある。このＦ
ＦＴタイミングで演算を行うと出力に位相誤差を発生す
る。In order to demodulate an OFDM signal, a Fourier transform operation must be performed. At this time, an FFT operation timing is erroneously detected due to disturbance of a propagation path and the like, and as shown in FIG. In position, OF
A deviation may occur from the data portion (DATA) of the DM signal toward the guard interval (GI). This F
When the calculation is performed at the FT timing, a phase error occurs in the output.
【０００５】この位相誤差を補正するため、従来は、受
信側で既知信号となっているプリアンブルやパイロット
信号の理論上の復調結果と、実際の復調結果の位相差を
算出し、この位相差の分だけ位相誤差補正信号を作成
し、ＦＦＴ演算後の各キャリアのコンスタレーションに
乗算することにより位相誤差補正を行う方法がとられて
いた。上述したＯＦＤＭ受信装置の周波数及び位相誤差
補正装置として、本件出願人は先に特願２０００−７０
１８６を出願した。In order to correct this phase error, conventionally, a phase difference between a theoretical demodulation result of a preamble or pilot signal, which is a known signal on the receiving side, and an actual demodulation result is calculated. A method has been used in which a phase error correction signal is created by the amount of the phase error signal and multiplied by the constellation of each carrier after the FFT operation to perform the phase error correction. As the frequency and phase error correction device of the OFDM receiver described above, the present applicant has previously filed Japanese Patent Application No. 2000-70.
186 filed.
【０００６】[0006]
【発明が解決しようとする課題】一般に無線通信におい
て送信側と受信側の源信号発信機は独立している。従っ
て図３に示したＯＦＤＭ信号フォーマットで通信するデ
ィジタル通信システムの場合、フレームの先頭にあるプ
リアンブルをサンプリングし各種処理をすることにより
同期を得て通信を確立するが、その時にシステムには、
基準周波数源である発信機として高安定で且つ相対誤差
が小さいものが求められる。Generally, the source signal transmitters on the transmitting side and the receiving side are independent in wireless communication. Therefore, in the case of a digital communication system that communicates in the OFDM signal format shown in FIG. 3, communication is established by synchronizing by sampling the preamble at the head of the frame and performing various processes.
A transmitter that is highly stable and has a small relative error is required as a reference frequency source.
【０００７】具体的には図７のように２０ＭＨｚの発信
機を送受信で独立に持つシステムでその通信フレーム長
が２ｍsecと仮定する。また、基地局と移動局の発信機
の相対誤差を２５ppmと仮定すると、２０ＭＨｚ×２５p
pm＝５００Ｈｚとなり、１秒間に５００Ｈｚずれる計算
になる。フレーム長は２ｍsecなので、その周期は１／
２ｍsec＝５００Ｈｚとなり、フレーム毎に１クロック
分サンプリング位置がずれることになる。Specifically, as shown in FIG. 7, it is assumed that a communication frame length is 2 msec in a system having a transmitter and a transmitter of 20 MHz independently for transmission and reception. Assuming that the relative error between the transmitter of the base station and that of the mobile station is 25 ppm, 20 MHz × 25p
pm = 500 Hz, which is a calculation shifted by 500 Hz per second. Since the frame length is 2 msec, its cycle is 1 /
2 msec = 500 Hz, and the sampling position is shifted by one clock for each frame.
【０００８】ＯＦＤＭ受信装置において、サンプリング
位置のずれは、図２に示すようにＦＦＴウインドウ位置
のずれと同様の現象となり、図４に示すようにデータ点
を示すコンスタレーションを回転させる問題が生じ、デ
ータを正しく伝送できない問題になる。In the OFDM receiver, the displacement of the sampling position causes the same phenomenon as the displacement of the FFT window position as shown in FIG. 2 and causes a problem of rotating the constellation indicating the data point as shown in FIG. The problem is that data cannot be transmitted correctly.
【０００９】従って、ＯＦＤＭ受信装置において、精度
良く位相誤差補正を行うためには、送信側のサンプリン
グクロックと、受信側のサンプリングクロックが一致す
ることが条件となる。このサンプリングクロックに誤差
が生じる時は、仮に周波数誤差から生じる位相誤差及び
ＦＦＴ処理の際に生じる位相誤差の補正が正確に行われ
ていたとしても、補正後のコンスタレーション結果に位
相誤差が生じてしまう。Therefore, in order to accurately correct the phase error in the OFDM receiver, it is required that the sampling clock on the transmitting side coincide with the sampling clock on the receiving side. When an error occurs in the sampling clock, even if the phase error caused by the frequency error and the phase error caused in the FFT processing are correctly corrected, the phase error occurs in the corrected constellation result. I will.
【００１０】詳述すると、前記位相誤差補正のための位
相補正演算回路ではプリアンブルを用いて検出された、
ＦＦＴ演算回路で生じたＦＦＴウインドウ位置のずれに
よる位相誤差と、サンプリングクロックの誤差信号と最
初のＣフィールドにおける補正信号との相対誤差による
位相誤差をまとめて補正している。More specifically, in the phase correction operation circuit for correcting the phase error, the phase error is detected using a preamble.
The phase error due to the shift of the FFT window position caused by the FFT operation circuit and the phase error due to the relative error between the error signal of the sampling clock and the correction signal in the first C field are corrected collectively.
【００１１】しかし、上記のような手法で精度良く位相
誤差補正を行うためには受信装置に供給されるクロック
の精度が良好であることが条件となる。図３のようなＯ
ＦＤＭ信号フォーマットで送受信する場合を考えると、
送信側と受信側でサンプリングクロックは独立してい
る。送受信間のサンプリング間隔に誤差が生じると、送
受信間のサンプル点の誤差が生じる。このため送信側の
サンプリングタイミングと受信側のサンプリングタイミ
ングをプリアンブル部でＦＦＴウインドウ位置の検出と
その位相誤差補正を行うことで合わせる。しかしデータ
部に関してはプリアンブル等の既知信号が無いのでタイ
ミングを合わせることができない。従って、フレームが
長い場合にはデータ部の後半になるほどこのタイミング
誤差は大きくなる。このため、データ信号の後半部ほ
ど、位相誤差補正後のコンスタレーション結果に位相誤
差が大きくなる。However, in order to accurately correct the phase error by the above-described method, it is necessary that the clock supplied to the receiving apparatus has high accuracy. O as shown in FIG.
Considering the case of transmitting and receiving in the FDM signal format,
The sampling clock is independent on the transmitting side and the receiving side. If an error occurs in the sampling interval between transmission and reception, an error occurs at the sampling point between transmission and reception. Therefore, the sampling timing on the transmitting side and the sampling timing on the receiving side are matched by detecting the position of the FFT window and correcting its phase error in the preamble section. However, since there is no known signal such as a preamble in the data portion, the timing cannot be adjusted. Therefore, when the frame is long, the timing error becomes larger in the latter half of the data section. For this reason, the phase error becomes larger in the constellation result after the phase error correction in the latter half of the data signal.
【００１２】しかるに、従来の位相誤差補正装置には、
上記位相誤差に対処できる手段がなく、単に送受信側で
高精度の発信機を用いるしか無かった。高精度で高安定
な発信機は高価で通信機のコスト高となる問題があっ
た。また、他の回路的方法で対処することも考えられる
が、コスト面や回路規模の大型化の問題が生じてしま
う。However, the conventional phase error correction device includes:
There is no means capable of coping with the phase error, and the only alternative is to use a high-precision transmitter on the transmitting and receiving sides. There is a problem that a transmitter with high accuracy and high stability is expensive and increases the cost of a communication device. In addition, it is conceivable to cope with the problem by another circuit method, but there is a problem in terms of cost and an increase in circuit size.
【００１３】本発明の目的は、高精度の発信機を用いる
ことなく、送受信側クロックの相対誤差に起因して残留
する位相誤差を補正することができるＯＦＤＭ受信装置
の位相誤差補正装置を提供することにある。An object of the present invention is to provide a phase error correction device of an OFDM receiving device capable of correcting a residual phase error due to a relative error between a transmitting and receiving clock without using a high-accuracy transmitter. It is in.
【００１４】[0014]
【課題を解決するための手段】上記目的を達成するた
め、本発明のＯＦＤＭ受信装置の位相誤差補正装置は、
ＯＦＤＭ受信装置において、データを伝送するシンボル
内のパイロット信号を抽出し、該パイロット信号に基づ
いて、送信側クロックと受信側クロック間の相対誤差に
起因する上記データの位相誤差を補正するための位相誤
差補正信号を生成し、該位相誤差補正信号により上記デ
ータの位相誤差を補正する第１の位相誤差補正手段を有
することを要旨とする。To achieve the above object, a phase error correction device for an OFDM receiver according to the present invention comprises:
In an OFDM receiver, a phase signal for extracting a pilot signal in a symbol for transmitting data, and correcting a phase error of the data due to a relative error between a transmitting clock and a receiving clock based on the pilot signal. The gist of the present invention is to include a first phase error correction unit that generates an error correction signal and corrects a phase error of the data using the phase error correction signal.
【００１５】本発明において、前記第１の位相誤差補正
手段、前記位相誤差補正信号として前記パイロット信号
の共役信号を生成し、該共役信号を前記データを伝送す
るシンボルを構成する各サブキャリアに複素乗算する構
成にしてもよい。In the present invention, the first phase error correction means generates a conjugate signal of the pilot signal as the phase error correction signal, and applies the conjugate signal to each subcarrier constituting a symbol for transmitting the data. A configuration for multiplication may be adopted.
【００１６】また、本発明において、前記位相誤差補正
手段は、所定数のシンボル分のパイロット信号を平均し
て位相誤差補正用のパイロット信号とするようにしても
よい。In the present invention, the phase error correction means may average pilot signals for a predetermined number of symbols to obtain a pilot signal for phase error correction.
【００１７】或いは、本発明において、前記ＯＦＤＭ受
信装置は、前記プリアンブル部からＯＦＤＭ信号のＦＦ
Ｔ演算タイミングを検出するＦＦＴ演算タイミング検出
手段と、前記プリアンブル部からＯＦＤＭ信号の周波数
誤差を検出し補正する周波数誤差補正手段と、周波数誤
差を補正されたＯＦＤＭ信号を、前記タイミングに応答
してＦＦＴ演算するＦＦＴ演算手段と、該ＦＦＴ演算手
段のＦＦＴ演算タイミングの誤差に起因するの位相誤差
を検出する手段と、前記位相誤差を補正する第２の位相
誤差補正手段と、を備え、前記第１の位相誤差補正手段
が第２の位相誤差補正手段の出力に接続する構成として
もよい。Alternatively, in the present invention, the OFDM receiving apparatus transmits the FF of the OFDM signal from the preamble section.
FFT calculation timing detection means for detecting T calculation timing, frequency error correction means for detecting and correcting the frequency error of the OFDM signal from the preamble section, and FFT processing the frequency error corrected OFDM signal in response to the timing. An FFT operation means for performing an operation, a means for detecting a phase error caused by an error in the FFT operation timing of the FFT operation means, and a second phase error correction means for correcting the phase error; The phase error correction means may be connected to the output of the second phase error correction means.
【００１８】[0018]
【発明の実施の形態】図１は本発明の位相誤差補正装置
をＯＦＤＭ受信装置に適用した一実施例を示す。同図に
おいて、１は受信アンテナ、２はダウンコンバータ、３
は直交復調器、４はＡ／Ｄコンバータ、５は周波数誤差
補正部、６は１次位相誤差補正部、７は本発明において
特に設けられた２次位相誤差補正部、８はＦＦＴ演算回
路である。FIG. 1 shows an embodiment in which a phase error correcting device according to the present invention is applied to an OFDM receiving device. In the figure, 1 is a receiving antenna, 2 is a down converter, 3
Is a quadrature demodulator, 4 is an A / D converter, 5 is a frequency error corrector, 6 is a primary phase error corrector, 7 is a secondary phase error corrector specifically provided in the present invention, and 8 is an FFT operation circuit. is there.
【００１９】受信アンテナ１で受信されたＯＦＤＭ信号
はダウンコンバータ２によりＩＦ信号に変換され、更に
直交復調器３でＩＦ信号からＩ，Ｑ成分のベースバンド
信号が復調される。このベースバンド信号はＡ／Ｄコン
バータ４によりディジタル信号に変換され周波数誤差補
正部５に入力される。図３に示したＯＦＤＭ信号フォー
マットの場合、周波数誤差補正部５において、セレクタ
５ａがディジタル変換されたＯＦＤＭ信号のプリアンブ
ル部のＡ，Ｂフィールド成分と、プリアンブル部のＣフ
ィールド及びデータ部（ペイロード部）を抽出する。プ
リアンブル部のＡ，Ｂフィールド成分はタイミング検出
回路５ｂに入力され、該回路によりＦＦＴタイミング信
号が検出され、また上記Ａ，Ｂフィールド成分が周波数
誤差検出回路５ｃに入力されて周波数誤差が検出され
る。ＦＦＴタイミング信号はＦＦＴ演算回路８に入力さ
れると共に周波数誤差補正信号生成回路５ｄは上記周波
数誤差に基づいて周波数誤差補正信号を生成し、該周波
数誤差補正信号を、複素乗算回路５ｅで、前記Ｃフィー
ルド成分及びデータ部に複素乗算することにより、周波
数誤差を補正する。The OFDM signal received by the receiving antenna 1 is converted into an IF signal by a down-converter 2, and a baseband signal of I and Q components is demodulated from the IF signal by a quadrature demodulator 3. This baseband signal is converted into a digital signal by the A / D converter 4 and input to the frequency error correction unit 5. In the case of the OFDM signal format shown in FIG. 3, in the frequency error correction unit 5, the selector 5a converts the A and B field components of the preamble portion of the digitally converted OFDM signal and the C field and data portion (payload portion) of the preamble portion. Is extracted. The A and B field components of the preamble portion are input to a timing detection circuit 5b, which detects an FFT timing signal, and the A and B field components are input to a frequency error detection circuit 5c to detect a frequency error. . The FFT timing signal is input to the FFT operation circuit 8, and the frequency error correction signal generation circuit 5d generates a frequency error correction signal based on the frequency error. The frequency error is corrected by performing complex multiplication on the field component and the data part.
【００２０】そしてＦＦＴ演算回路８は、上記ＦＦＴタ
イミング信号に基づいて周波数誤差補正部５からのデー
タ部をＦＦＴ演算して１次位相誤差補正部６に出力す
る。１次位相誤差補正部６はＦＦＴ演算のタイミングの
ずれから生じる前記位相誤差を補正するもので、セレク
タ６ａによりＦＦＴ演算回路８の出力からプリアンブル
部のＣフィールド成分及びデータ部を抽出すると共に位
相誤差検出回路６ｂが上記Ｃフィールド成分に基づいて
位相誤差を検出し、この位相誤差に基づいて位相誤差補
正信号生成回路６ｃが位相誤差補正信号を生成する。こ
の位相誤差補正信号は複素乗算回路６ｄで、上記データ
部に複素乗算され、前記位相誤差を補正する。The FFT operation circuit 8 performs an FFT operation on the data section from the frequency error correction section 5 based on the FFT timing signal, and outputs the result to the primary phase error correction section 6. The primary phase error correction unit 6 corrects the phase error caused by the timing shift of the FFT operation. The primary phase error correction unit 6 extracts the C field component and the data part of the preamble part from the output of the FFT operation circuit 8 by the selector 6a, The detection circuit 6b detects a phase error based on the C field component, and the phase error correction signal generation circuit 6c generates a phase error correction signal based on the phase error. The phase error correction signal is subjected to complex multiplication by the complex multiplication circuit 6d to the data section to correct the phase error.
【００２１】而して前述したように送信側クロックと受
信側クロック間の相対誤差に基づく位相誤差は、１次位
相誤差補正部６によって補正することはできないので、
この位相誤差を補正するために本発明では２次位相誤差
補正部７を設けている。２次位相誤差補正部７は、送信
側クロックと受信側クロック間の相対誤差に起因して残
留する位相誤差を補正するもので、セレクタ７ａにより
１次位相誤差補正部６の出力からデータ部のパイロット
信号を含むＩ，Ｑ成分を分離する。上記成分はパイロッ
ト信号抽出部７ｂに入力され、これによりデータ部のシ
ンボル間のパイロット信号が抽出される。このパイロッ
ト信号は上記クロック間の相対誤差に起因して残留する
位相誤差に相当する位相を有しているので、位相誤差補
正信号生成回路７ｃにより上記パイロット信号の共役信
号を位相誤差補正信号として生成する。この共役信号は
複素乗算回路７ｄによりデータ部のパイロット信号に複
素乗算され、前記位相誤差を補正する。Since the phase error based on the relative error between the transmitting clock and the receiving clock cannot be corrected by the primary phase error correcting unit 6 as described above,
In order to correct this phase error, a secondary phase error correction unit 7 is provided in the present invention. The secondary phase error correction unit 7 corrects a phase error remaining due to a relative error between the transmission side clock and the reception side clock. The selector 7a converts the output of the primary phase error correction unit 6 into a data part. The I and Q components including the pilot signal are separated. The above components are input to a pilot signal extraction section 7b, whereby pilot signals between symbols in the data section are extracted. Since this pilot signal has a phase corresponding to the phase error remaining due to the relative error between the clocks, the phase error correction signal generation circuit 7c generates a conjugate signal of the pilot signal as a phase error correction signal. I do. This conjugate signal is subjected to complex multiplication of the pilot signal in the data section by the complex multiplication circuit 7d to correct the phase error.
【００２２】例えば、ＭＭＡＣの場合、ＦＦＴ演算後の
ＯＦＤＭ復調スペクトルは図５に示すように、５３サブ
キャリアのスペクトルより構成される。クロック誤差に
よる位相誤差が生じる時の位相誤差は各サブキャリア間
で異なるが、隣接するサブキャリア間で比較した場合、
位相誤差量は比較的連続性を保つ特徴がある。つまり、
隣接するサブキャリア間で位相誤差量を比較した場合、
誤差の変化量は少ない。またパイロット信号は、１シン
ボル当たり１４サブキャリア毎に４キャリア存在する
が、パイロット信号は送信時に既知信号であるため、変
調後のパイロット信号と送信前のパイロット信号の位相
差から、該当パイロット信号の位相差を求めることがで
きる。これにより上記パイロット信号近辺のサブキャリ
アの位相誤差量も、近辺にあるパイロット信号の位相誤
差と近似するとみなすことができる。For example, in the case of MMAC, the OFDM demodulated spectrum after the FFT operation is composed of 53 subcarrier spectra as shown in FIG. When a phase error due to a clock error occurs, the phase error differs between each subcarrier, but when compared between adjacent subcarriers,
The phase error amount has a feature of maintaining relatively continuity. That is,
When comparing the amount of phase error between adjacent subcarriers,
The variation of the error is small. Also, there are four pilot signals for every 14 subcarriers per symbol, but since the pilot signal is a known signal at the time of transmission, the pilot signal of the corresponding pilot signal is determined from the phase difference between the pilot signal after modulation and the pilot signal before transmission. The phase difference can be determined. Accordingly, the phase error amount of the subcarrier near the pilot signal can be considered to be approximate to the phase error of the pilot signal near the pilot signal.
【００２３】ただし、このパイロット信号については、
フェージングなどの伝搬環境の擾乱により欠落する恐れ
があるため、単一シンボルの補正だけでは上述した位相
補正を行えないことがある。そこで、かかる点を考慮し
て図６に示すような構成により該当シンボルを含めて、
例えば、その直近の１６シンボルのパイロット信号を平
均したものを、基準の補正信号にして、パイロット信号
近辺のサブキャリアについても、上記基準の補正信号か
ら位相誤差補正信号（上記パイロット信号の共役信号）
を作成する。該当シンボルがプリアンブル部の直後のシ
ンボルで、１６シンボルのパイロット信号の平均値算出
が不可能な場合は、シンボル数は取りうる最大値分を平
均して算出する。However, regarding this pilot signal,
Since there is a risk of missing due to disturbance of the propagation environment such as fading, the above-described phase correction may not be performed only by correcting a single symbol. Therefore, in consideration of such a point, a configuration as shown in FIG.
For example, an average of pilot signals of the latest 16 symbols is used as a reference correction signal, and a sub-carrier near the pilot signal is also converted from the reference correction signal to a phase error correction signal (a conjugate signal of the pilot signal).
Create If the corresponding symbol is a symbol immediately after the preamble portion and it is not possible to calculate the average value of the pilot signals of 16 symbols, the number of symbols is calculated by averaging the maximum possible value.
【００２４】図６において、位相誤差補正信号生成回路
７ｃは、パイロット信号のシンボル平均回路７１、パイ
ロット信号平均制御回路７２、セレクタ７３、セレクタ
動作制御回路７４から構成され、７５はデータ遅延回
路、７６は複素共役生成回路、７７はセレクタである。
まず、入力信号からパイロット信号を抽出する。ＭＭＡ
Ｃの場合パイロット信号は１つのシンボル内に４本存在
するのでこのパイロットにそのキャリアの位置に対応し
た１〜４までの番号をつけて類別する。勿論この番号は
異なるシンボル間でも整合性が取れている。こうして４
つのパイロットはそれぞれ別の経路を通り、パイロット
信号シンボル間平均回路に送られる。この回路はレジス
タを有し直近数シンボル分のパイロットデータを蓄積す
る機能を持っている。一方パイロット信号を抽出する度
に抽出回数をカウントし、このカウント信号をpilot平
均制御回路７２に送る。このカウント数と上記レジスタ
に蓄えられたデータ数が一致しているので、該レジスタ
に蓄えられた数値の累計値をパイロット平均制御回路７
２から出力される係数で除算することにより基準の補正
信号を作成する。複素共役生成回路７６によりこの基準
の補正信号の共役を取ったものを位相誤差補正信号とし
てセレクタ７３に送り、１〜４までのパイロット番号を
識別する。データ遅延回路７５を通した補正すべきデー
タ信号と、位相誤差補正信号を複素乗算することによ
り、２次位相誤差補正を終了する。この際補正すべき信
号とどの位相誤差補正信号を複素乗算するかについてで
あるが、サブキャリア番号０〜１２までがpilot１(サブ
キャリア番号５)、サブキャリア番号１３〜２５までがp
ilot２(サブキャリア番号１９)、サブキャリア番号２７
〜３９までがpilot３（サブキャリア番号３３）、サブ
キャリア番号４０〜５２までがpilot４（サブキャリア
番号４７）、となるように選択する。In FIG. 6, the phase error correction signal generating circuit 7c comprises a pilot signal symbol averaging circuit 71, a pilot signal averaging control circuit 72, a selector 73, and a selector operation control circuit 74. Is a complex conjugate generation circuit, and 77 is a selector.
First, a pilot signal is extracted from an input signal. MMA
In the case of C, since four pilot signals exist in one symbol, the pilots are classified by assigning numbers 1 to 4 corresponding to the positions of the carriers. Of course, this number is consistent between different symbols. Thus 4
The two pilots pass through different paths and are sent to a pilot signal inter-symbol averaging circuit. This circuit has a register and a function of storing pilot data for the latest several symbols. On the other hand, every time a pilot signal is extracted, the number of extractions is counted, and this count signal is sent to the pilot average control circuit 72. Since the counted number matches the number of data stored in the register, the accumulated value of the numerical value stored in the register is used as the pilot average control circuit 7.
A reference correction signal is created by dividing by the coefficient output from 2. The conjugate of the reference correction signal obtained by the complex conjugate generation circuit 76 is sent to the selector 73 as a phase error correction signal, and the pilot numbers 1 to 4 are identified. The secondary phase error correction is completed by performing a complex multiplication of the data signal to be corrected through the data delay circuit 75 and the phase error correction signal. At this time, regarding the signal to be corrected and which phase error correction signal to perform complex multiplication, subcarrier numbers 0 to 12 are pilot 1 (subcarrier number 5), and subcarrier numbers 13 to 25 are p
ilot2 (subcarrier number 19), subcarrier number 27
The sub-carrier numbers are selected so as to be pilot3 (subcarrier number 33) and subcarrier numbers 40 to 52 are pilot4 (subcarrier number 47).
【００２５】[0025]
【発明の効果】以上説明したように本発明によれば、Ｏ
ＦＤＭ受信装置において従来の周波数及び位相誤差補正
を実施しても残留する送受信側のクロック間の相対誤差
に起因する位相誤差を補正することができ、しかも高価
なクロック発信機を使用する必要がないので、安価に装
置を構成することができる。As described above, according to the present invention, O
Even if the conventional frequency and phase error correction is performed in the FDM receiver, the phase error caused by the remaining relative error between the clocks on the transmitting and receiving sides can be corrected, and there is no need to use an expensive clock transmitter. Therefore, the device can be configured at low cost.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【図２】位相誤差発生の原理説明図である。FIG. 2 is a diagram illustrating the principle of generation of a phase error.
【図３】ＯＦＤＭ信号のフレーム構成を示す図である。FIG. 3 is a diagram illustrating a frame configuration of an OFDM signal.
【図４】位相誤差量とＩＱ平面に展開した情報点との関
係を示す図である。FIG. 4 is a diagram showing a relationship between a phase error amount and information points developed on an IQ plane.
【図５】ＯＦＤＭ信号の復調スペクトルを示す図であ
る。FIG. 5 is a diagram showing a demodulated spectrum of an OFDM signal.
【図６】位相誤差補正信号作成回路の一構成例を示すブ
ロック図である。FIG. 6 is a block diagram illustrating a configuration example of a phase error correction signal generation circuit.
【図７】送受信側間のクロックタイミング誤差の発生要
因の説明図である。FIG. 7 is an explanatory diagram of a cause of a clock timing error between a transmitting side and a transmitting side.
１ 受信アンテナ ２ ダウンコンバータ ３ 直交復調器 ４ Ａ／Ｄコンバータ ５ 周波数補正部 ６ １次位相誤差補正部 ７ ２次位相誤差補正部 DESCRIPTION OF SYMBOLS 1 Receiving antenna 2 Down converter 3 Quadrature demodulator 4 A / D converter 5 Frequency correction unit 6 Primary phase error correction unit 7 Secondary phase error correction unit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 須永 徹 東京都渋谷区神宮前６−27−８ 株式会社 京セラディーディーアイ未来通信研究所内 (72)発明者 高田 宏正 東京都渋谷区神宮前６−27−８ 株式会社 京セラディーディーアイ未来通信研究所内 (72)発明者 盧 鋒 東京都渋谷区神宮前６−27−８ 株式会社 京セラディーディーアイ未来通信研究所内 (72)発明者 前山 利幸 東京都渋谷区神宮前６−27−８ 株式会社 京セラディーディーアイ未来通信研究所内 Ｆターム(参考） 5K022 DD01 DD13 DD18 DD19 DD33 DD44 5K047 AA03 BB01 CC01 GG13 GG32 GG45 HH53 MM13 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toru Sunaga 6-27-8 Jingumae, Shibuya-ku, Tokyo Inside Kyocera DDI Future Communication Research Laboratories (72) Hiromasa Takada 6-27- Jingumae, Shibuya-ku, Tokyo 8 Inside Kyocera DDI Future Communication Research Laboratories (72) Inventor Roh Feng 6-27-8 Jingumae, Shibuya-ku, Tokyo Inside Kyocera DDI Future Communication Research Laboratories (72) Toshiyuki Maeyama Jingumae, Shibuya-ku, Tokyo 6-27-8 Inside the Kyocera DDI Future Communication Research Laboratories F-term (reference) 5K022 DD01 DD13 DD18 DD19 DD33 DD44 5K047 AA03 BB01 CC01 GG13 GG32 GG45 HH53 MM13
Claims (4)
送するシンボル内のパイロット信号を抽出し、該パイロ
ット信号に基づいて、送信側クロックと受信側クロック
間の相対誤差に起因する上記データの位相誤差を補正す
るための位相誤差補正信号を生成し、該位相誤差補正信
号により上記データの位相誤差を補正する第１の位相誤
差補正手段を有することを特徴とするＯＦＤＭ受信装置
の位相誤差補正装置。An OFDM receiver extracts a pilot signal in a symbol for transmitting data, and detects a phase error of the data due to a relative error between a transmitting clock and a receiving clock based on the pilot signal. A phase error correction device for an OFDM receiver, comprising: first phase error correction means for generating a phase error correction signal for correction and correcting a phase error of the data with the phase error correction signal.
相誤差補正信号として前記パイロット信号の共役信号を
生成し、該共役信号を前記データを伝送するシンボルを
構成する各サブキャリアに複素乗算する構成となってい
ることを特徴とする請求項１記載のＯＦＤＭ受信装置の
位相誤差補正装置。2. The first phase error correction means generates a conjugate signal of the pilot signal as the phase error correction signal, and performs a complex multiplication of the conjugate signal on each subcarrier constituting a symbol for transmitting the data. 2. The phase error correction device for an OFDM receiver according to claim 1, wherein
ボル分のパイロット信号を平均して位相誤差補正用のパ
イロット信号とするようになっていることを特徴とする
請求項２記載のＯＦＤＭ受信装置の位相誤差補正装置。3. The OFDM receiver according to claim 2, wherein said phase error correction means averages pilot signals for a predetermined number of symbols to obtain a pilot signal for phase error correction. A phase error correction device for the device.
ブル部からＯＦＤＭ信号のＦＦＴ演算タイミングを検出
するＦＦＴ演算タイミング検出手段と、前記プリアンブ
ル部からＯＦＤＭ信号の周波数誤差を検出し補正する周
波数誤差補正手段と、周波数誤差を補正されたＯＦＤＭ
信号を、前記タイミングに応答してＦＦＴ演算するＦＦ
Ｔ演算手段と、該ＦＦＴ演算手段のＦＦＴ演算タイミン
グの誤差に起因するＯＦＤＭ信号の位相誤差を検出する
手段と、前記位相誤差を補正する第２の位相誤差補正手
段と、を備え、前記第１の位相誤差補正手段が第２の位
相誤差補正手段の出力に接続されていることを特徴とす
る請求項１，２又は３記載のＯＦＤＭ受信装置の位相誤
差補正装置。4. An OFDM receiving apparatus comprising: an FFT operation timing detection unit configured to detect an FFT operation timing of an OFDM signal from the preamble unit; and a frequency error correction unit configured to detect and correct a frequency error of the OFDM signal from the preamble unit. OFDM with frequency error corrected
FF that performs an FFT operation on a signal in response to the timing
T operation means, means for detecting a phase error of an OFDM signal caused by an error in the FFT operation timing of the FFT operation means, and second phase error correction means for correcting the phase error, 4. The phase error correction device for an OFDM receiver according to claim 1, wherein said phase error correction device is connected to an output of said second phase error correction device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000400943A JP2002204215A (en) | 2000-12-28 | 2000-12-28 | Phase error correcting device of ofdm receiving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000400943A JP2002204215A (en) | 2000-12-28 | 2000-12-28 | Phase error correcting device of ofdm receiving device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002204215A true JP2002204215A (en) | 2002-07-19 |
Family
ID=18865445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000400943A Pending JP2002204215A (en) | 2000-12-28 | 2000-12-28 | Phase error correcting device of ofdm receiving device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002204215A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7586988B2 (en) | 2003-07-11 | 2009-09-08 | Nec Corporation | Transmitting apparatus, receiving apparatus, communication system, and multiplex timing compensation method |
| US7830970B2 (en) | 2003-06-11 | 2010-11-09 | Nxp B.V. | Receiver for a multi-carrier communication system |
| JP2021016138A (en) * | 2019-07-16 | 2021-02-12 | アンリツ株式会社 | Clock error correction device, measurement device including the same, clock error correction method, and measurement method |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265293A (en) * | 1995-03-23 | 1996-10-11 | Toshiba Corp | Quadrature frequency division multiplex transmission system and transmitter and receiver therefor |
| JPH10290208A (en) * | 1997-02-17 | 1998-10-27 | Matsushita Electric Ind Co Ltd | Ofdm signal transmission system |
| JP2000049747A (en) * | 1998-05-26 | 2000-02-18 | Matsushita Electric Ind Co Ltd | Modulator, demodulator and transmission system for ofdm transmission |
| WO2000060805A2 (en) * | 1999-03-30 | 2000-10-12 | Robert Bosch Gmbh | Method for synchronisation |
| JP2000286819A (en) * | 1999-03-31 | 2000-10-13 | Nec Corp | Demodulator |
| JP2000349735A (en) * | 1999-03-26 | 2000-12-15 | Nec Corp | Ofdm demodulation device |
| JP2001313624A (en) * | 1999-04-22 | 2001-11-09 | Nippon Telegr & Teleph Corp <Ntt> | Receiver for ofdm packet communication |
-
2000
- 2000-12-28 JP JP2000400943A patent/JP2002204215A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265293A (en) * | 1995-03-23 | 1996-10-11 | Toshiba Corp | Quadrature frequency division multiplex transmission system and transmitter and receiver therefor |
| JPH10290208A (en) * | 1997-02-17 | 1998-10-27 | Matsushita Electric Ind Co Ltd | Ofdm signal transmission system |
| JP2000049747A (en) * | 1998-05-26 | 2000-02-18 | Matsushita Electric Ind Co Ltd | Modulator, demodulator and transmission system for ofdm transmission |
| JP2000349735A (en) * | 1999-03-26 | 2000-12-15 | Nec Corp | Ofdm demodulation device |
| WO2000060805A2 (en) * | 1999-03-30 | 2000-10-12 | Robert Bosch Gmbh | Method for synchronisation |
| JP2000286819A (en) * | 1999-03-31 | 2000-10-13 | Nec Corp | Demodulator |
| JP2001313624A (en) * | 1999-04-22 | 2001-11-09 | Nippon Telegr & Teleph Corp <Ntt> | Receiver for ofdm packet communication |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830970B2 (en) | 2003-06-11 | 2010-11-09 | Nxp B.V. | Receiver for a multi-carrier communication system |
| US7586988B2 (en) | 2003-07-11 | 2009-09-08 | Nec Corporation | Transmitting apparatus, receiving apparatus, communication system, and multiplex timing compensation method |
| JP2021016138A (en) * | 2019-07-16 | 2021-02-12 | アンリツ株式会社 | Clock error correction device, measurement device including the same, clock error correction method, and measurement method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330293B1 (en) | Method for receiving multicarrier digital signals | |
| CN100576837C (en) | Be used to realize the device and the correlation technique of correction of fine frequency offset behind the FFT | |
| US8249116B2 (en) | Methods and systems for timing acquisition robust to channel fading | |
| EP1578045A1 (en) | Ofdm demodulation device | |
| US9225574B2 (en) | Synchronization and acquisition in radio communication systems | |
| EP1172982A3 (en) | Carrier recovery in a multicarrier receiver | |
| US20080181317A1 (en) | Apparatus and Method for Estimating Timing Offset of OFDM Symbol, and Method of Recovering Symbol Timing of OFDM Symbol | |
| EP0895388B1 (en) | Symbol synchronisation and mode detection for multicarrier signals | |
| JPH11252038A (en) | Receiver for digital broadcasting | |
| JP2000151548A (en) | Ofdm communication apparatus | |
| JP2000049747A5 (en) | ||
| JP2002204215A (en) | Phase error correcting device of ofdm receiving device | |
| US8229042B2 (en) | Orthogonal frequency division multiplexing demodulator | |
| US7483368B2 (en) | Method and detecting carrier shift amount in digital transmission signal, method of correcting carrier shift amount, and receiver employing these methods | |
| JP2000165346A (en) | Ofdm demodulator | |
| JP3584786B2 (en) | OFDM demodulator | |
| US20070177493A1 (en) | Carrier recovery circuit and method | |
| JP2818155B2 (en) | DFT circuit and OFDM synchronous demodulator | |
| WO2005125071A1 (en) | Reception device and reception method | |
| JP3636944B2 (en) | OFDM demodulator | |
| JP2002290371A (en) | Orthogonal frequency division multiplex transmission signal receiver | |
| KR100864858B1 (en) | Synchronization for Terrestrial DMB Receiver and Receiver using the same | |
| KR20020086161A (en) | Training symbol determining method and apparatus and method for estimating frequency offset in OFDM system | |
| JP4563622B2 (en) | Broadband AFC circuit and OFDM demodulator | |
| JP2001069113A (en) | Multicarrier synchronous detecting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040908 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070904 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100406 |