JP2002204057A - Multilayer printed wiring board and method of manufacturing the same - Google Patents
Multilayer printed wiring board and method of manufacturing the sameInfo
- Publication number
- JP2002204057A JP2002204057A JP2001000850A JP2001000850A JP2002204057A JP 2002204057 A JP2002204057 A JP 2002204057A JP 2001000850 A JP2001000850 A JP 2001000850A JP 2001000850 A JP2001000850 A JP 2001000850A JP 2002204057 A JP2002204057 A JP 2002204057A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- solder paste
- opening
- paste
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ソルダーレジスト
層が有する半田バンプ形成用開口に半田ペーストを印刷
する方法に特徴を有するプリント配線板の製造方法、お
よび、この製造方法を用いて製造された多層プリント配
線板に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a printed wiring board characterized by a method of printing a solder paste in a solder bump forming opening of a solder resist layer, and a method of manufacturing a printed wiring board using the method. The present invention relates to a multilayer printed wiring board.
【０００２】[0002]
【従来の技術】いわゆる多層ビルドアップ配線基板と呼
ばれる多層プリント配線板は、セミアディティブ法等に
より製造されており、コアと呼ばれる０．５〜１．５ｍ
ｍ程度のガラスクロス等で補強された樹脂基板の上に、
銅等による導体回路と層間樹脂絶縁層とを交互に積層す
ることにより作製される。この多層プリント配線板の層
間樹脂絶縁層を介した導体回路間の接続は、バイアホー
ルにより行われている。2. Description of the Related Art A multilayer printed wiring board called a so-called multilayer build-up wiring board is manufactured by a semi-additive method or the like.
m on a resin substrate reinforced with glass cloth, etc.
It is manufactured by alternately laminating a conductor circuit made of copper or the like and an interlayer resin insulating layer. The connection between the conductor circuits via the interlayer resin insulation layer of the multilayer printed wiring board is performed by via holes.
【０００３】従来、ビルドアップ多層プリント配線板
は、例えば、特開平９−１３００５０号公報等に開示さ
れた方法により製造されている。すなわち、まず、銅箔
が貼り付けられた銅張積層板に貫通孔を形成し、続いて
無電解銅めっき処理を施すことによりスルーホールを形
成する。続いて、基板の表面をフォトリソグラフィーの
手法を用いて導体パターン状にエッチング処理して導体
回路を形成する。次に、形成された導体回路の表面に、
無電解めっきやエッチング等により粗化面を形成し、そ
の粗化面を有する導体回路上に絶縁樹脂層を形成した
後、露光、現像処理を行ってバイアホール用開口を形成
し、その後、ＵＶ硬化、本硬化を経て層間樹脂絶縁層を
形成する。Conventionally, build-up multilayer printed wiring boards have been manufactured by a method disclosed in, for example, Japanese Patent Application Laid-Open No. 9-130050. That is, first, a through hole is formed in the copper-clad laminate to which the copper foil is attached, and then a through hole is formed by performing an electroless copper plating process. Subsequently, the surface of the substrate is etched into a conductor pattern using a photolithography technique to form a conductor circuit. Next, on the surface of the formed conductor circuit,
After forming a roughened surface by electroless plating or etching, forming an insulating resin layer on the conductor circuit having the roughened surface, performing exposure and development processing to form a via hole opening, and then UV After curing and main curing, an interlayer resin insulating layer is formed.
【０００４】さらに、層間樹脂絶縁層に酸や酸化剤など
により粗化形成処理を施した後、薄い無電解めっき膜を
形成し、この無電解めっき膜上にめっきレジストを形成
した後、電解めっきにより厚付けを行い、めっきレジス
ト剥離後にエッチングを行って、下層の導体回路とバイ
アホールにより接続された導体回路を形成する。これを
繰り返した後、最後に導体回路を保護するためのソルダ
ーレジスト層を形成し、ＩＣチップ等の電子部品やマザ
ーボード等との接続のために開口を露出させた部分にめ
っき等を施して半田バンプ形成用パッドとした後、ＩＣ
チップ等の電子部品側に半田ペーストを印刷して半田バ
ンプを形成することにより、ビルドアップ多層プリント
配線板を製造する。また、必要に応じて、マザーボード
側にも半田バンプを形成する。Further, after performing a roughening treatment on the interlayer resin insulating layer with an acid or an oxidizing agent, a thin electroless plating film is formed, a plating resist is formed on the electroless plating film, and then an electrolytic plating is performed. Then, etching is performed after the plating resist is stripped to form a conductive circuit connected to the lower conductive circuit by a via hole. After repeating this, finally form a solder resist layer to protect the conductor circuit, apply plating etc. to the exposed part for connection with electronic components such as IC chip and motherboard etc. and solder After the pad for bump formation, IC
A build-up multilayer printed wiring board is manufactured by printing solder paste on an electronic component side such as a chip to form solder bumps. Further, if necessary, solder bumps are formed on the motherboard.
【０００５】[0005]
【発明が解決しようとする課題】ソルダーレジスト層に
形成された半田バンプ形成用パッドは、フラットな導体
回路上に形成された平坦なものと、バイアホール上に形
成されたその中心に１０〜１２０μｍの径の窪みを有す
るものの２種類がある。A solder bump forming pad formed on a solder resist layer has a flat pad formed on a flat conductor circuit and a pad formed on a via hole with a center at a center of 10 to 120 μm. There are two types having a depression of the diameter.
【０００６】中心に窪みを有する半田バンプ形成用パッ
ドは、半田ペーストを充填した際、半田ペーストの粘度
等によっては完全に窪み付近が充填されない場合があ
り、これに起因して半田バンプの窪み部分やその付近に
ボイドが形成されることがある。When a solder paste is filled with a solder paste, the pad near the dent may not be filled completely depending on the viscosity of the solder paste. In some cases, voids may be formed in and near the voids.
【０００７】この半田バンプ内に形成されたボイドは、
リフロー時や、ＩＣチップなどの電子部品が動作した際
の発熱で、拡散したり膨張したりし、これに起因して、
半田バンプや半田バンプ形成用パッドに剥がれやクラッ
クが発生し、接続性、信頼性に悪影響を与えるという問
題があった。The voids formed in the solder bumps are:
During reflow or when heat is generated when an electronic component such as an IC chip is operated, it diffuses or expands.
There has been a problem that the solder bumps and the pads for forming the solder bumps are peeled or cracked, which adversely affects the connectivity and reliability.
【０００８】近年、ＩＣチップなどの電子部品の高密度
化、高集積化に伴い、基板の半田バンプも同様に狭ピッ
チ化、ファイン化が進行しているため、ボイドが与える
悪影響も顕著に現れるようになってきた。In recent years, as electronic components such as IC chips have become higher in density and higher in integration, solder bumps on substrates have been similarly reduced in pitch and finer, so that the adverse effects of voids also appear significantly. It has become.
【０００９】このボイドを低減させる方法としては、半
田ペーストの粘度を下げる方法が考えられるが、この方
法では、半田バンプのボイドは低減されるものの、半田
バンプの形状や高さの均一性が損なわれ、ＩＣチップ等
の電子部品との接続が不良となったり、印刷時に半田ペ
ーストがソルダーレジスト層の表面に滲んでしまい、半
田バンプ間の短絡を引き起こしてしまうという問題が発
生してしまう。As a method of reducing the voids, a method of lowering the viscosity of the solder paste can be considered. In this method, although the voids of the solder bumps are reduced, the uniformity of the shape and height of the solder bumps is impaired. As a result, there arises a problem that connection with an electronic component such as an IC chip becomes defective, or that a solder paste bleeds into the surface of the solder resist layer during printing, causing a short circuit between solder bumps.
【００１０】また、半田ペーストの印刷時に使用するマ
スクの開口径を変更する方法、ピーク温度、余熱温度、
コンベアスピード等のリフロー条件を変更する方法、ス
キージ速度や印刷圧力などの印刷条件の変更を行うこと
によりボイドを低減させる方法等も考えられるが、この
ような方法では望ましい結果を得ることは困難であっ
た。近年、Ｐｂフリー半田化により、半田ペーストを６
３Ｓｎ／３７Ｐｂから、ＳｎＡｇ、ＳｎＡｇＣｕ等への
変更が検討されているが、Ｓｎの含有量が多くなると、
ボイドの発生率も高くなることが判った。Further, a method of changing the opening diameter of a mask used when printing solder paste, a peak temperature, a residual heat temperature,
Although a method of changing reflow conditions such as a conveyor speed, a method of reducing voids by changing printing conditions such as a squeegee speed and a printing pressure, and the like can be considered, it is difficult to obtain a desired result with such a method. there were. In recent years, Pb-free soldering has led to
Changes from 3Sn / 37Pb to SnAg, SnAgCu, etc. are being studied, but when the Sn content increases,
It was found that the rate of void generation also increased.
【００１１】[0011]
【課題を解決するための手段】本発明者等は上記課題に
鑑みて鋭意研究した結果、先に、半田ペーストの印刷を
少なくとも２回に分けて行い、１回目の半田ペースト印
刷で、ソルダーレジスト層上の複数の半田バンプ形成用
開口を含む一定領域に半田ペーストを塗布して、半田バ
ンプ形成用開口に半田ペーストを充填し、その後、半田
ペーストの表面を平坦化するとともに、半田ペーストの
表面とソルダーレジスト層の表面とを略同一平面とし、
さらに、２回目の半田ペースト印刷を行うことにより、
形状や高さの均一性に優れる半田バンプを形成すること
ができ、相互間で短絡がなく、外部接続部品との接続信
頼性に優れた半田バンプを有する多層プリント配線板の
製造方法を発明した。Means for Solving the Problems The inventors of the present invention have conducted intensive studies in view of the above-mentioned problems. As a result, the solder paste was first printed at least twice, and the first solder paste printing was performed. A solder paste is applied to a predetermined area including a plurality of openings for forming solder bumps on the layer, and the openings for forming solder bumps are filled with the solder paste. Thereafter, the surface of the solder paste is flattened, and the surface of the solder paste is flattened. And the surface of the solder resist layer are substantially flush with each other,
Furthermore, by performing the second solder paste printing,
Invented a method of manufacturing a multilayer printed wiring board having solder bumps that can form solder bumps having excellent uniformity in shape and height, have no short circuit between each other, and have solder bumps excellent in connection reliability with external connection components. .
【００１２】ところで、通常、多層プリント配線板に
は、半導体チップを該多層プリント配線板（パッケージ
基板）に実装する際に使用する位置合わせ用の認識マー
ク（以下、アライメントマークともいう）や、コンデン
サを実装する際に導体回路との接続を行うためのコンデ
ンサ用パッドが形成されている。これら認識マークやコ
ンデンサ用パッドは、ソルダーレジスト層となる樹脂層
に開口を形成し、露出した導体層にめっきを施したもの
である。In general, a multilayer printed wiring board usually has a positioning recognition mark (hereinafter, also referred to as an alignment mark) used when a semiconductor chip is mounted on the multilayer printed wiring board (package board), and a capacitor. Is formed with a capacitor pad for making connection with a conductor circuit when mounting the device. These recognition marks and capacitor pads are obtained by forming openings in a resin layer to be a solder resist layer and plating the exposed conductor layer.
【００１３】上記多層プリント配線板の製造方法では、
１回目の半田ペーストを印刷した後、半田ペーストを印
刷する領域や半田ペーストを除去する領域内に、上記認
識マークやコンデンサ用パッド（以下、認識マーク等と
もいう）を形成する方法を排除するものではなかった。
しかしながら、半田ペーストを除去しようとする範囲内
に、上記認識マーク等が形成されていると、半田ペース
トが認識マーク等に付着することがあり、この場合に
は、リフロー処理で半田が溶け、開口内に半田層が形成
されてしまう。In the method for manufacturing a multilayer printed wiring board,
Eliminating the method of forming the above-mentioned recognition mark or capacitor pad (hereinafter also referred to as a recognition mark or the like) in the area where the solder paste is printed or the area where the solder paste is removed after the first solder paste is printed. Was not.
However, if the recognition mark or the like is formed within a range in which the solder paste is to be removed, the solder paste may adhere to the recognition mark or the like. The solder layer is formed inside.
【００１４】認識マーク用開口に半田層が形成される
と、半導体チップの実装機で認識マークを認識する際、
半田が付着していない通常の認識マークと、半田が付着
した認識マークとは、輝度が異なることとなるため、半
導体チップの位置を精密に決定することができなくな
り、良好に半導体チップを実装することができないとい
った問題が発生する。When a solder layer is formed in the recognition mark opening, when the recognition mark is recognized by a semiconductor chip mounting machine,
Since the luminance of the normal recognition mark to which the solder is not attached and the recognition mark to which the solder is attached are different, the position of the semiconductor chip cannot be accurately determined, and the semiconductor chip is mounted favorably. The problem that it cannot do occurs.
【００１５】また、コンデンサ用パッドに半田ペースト
が付着すると、半田層の酸化により、コンデンサ実装時
に使用する半田ペーストの濡れ性が悪くなり、やはり良
好にコンデンサを実装することができないという問題が
発生する。Further, if the solder paste adheres to the capacitor pad, the solder layer is oxidized, so that the wettability of the solder paste used at the time of mounting the capacitor is deteriorated, so that the capacitor cannot be mounted properly. .
【００１６】本発明は、上記課題に鑑みなされたもので
あり、半田バンプ形成時の半田ペースト印刷工程におい
て、半導体チップ用の認識マーク（開口）やコンデンサ
用パッド（開口）に、半田ペーストを付着させない多層
プリント配線板の製造方法および認識マーク用開口やコ
ンデンサ実装用開口に、半田層が形成されていない多層
プリント配線板を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems. In a solder paste printing step at the time of forming a solder bump, a solder paste is attached to a recognition mark (opening) for a semiconductor chip or a pad (opening) for a capacitor. It is an object of the present invention to provide a method of manufacturing a multilayer printed wiring board which does not allow a multilayer printed wiring board to have a solder layer formed in an opening for a recognition mark and an opening for mounting a capacitor.
【００１７】第一の本発明の多層プリント配線板の製造
方法は、導体回路を形成した基板上に、層間樹脂絶縁層
と導体回路とを積層形成した後、最上層の導体回路上
に、複数の半田バンプ形成用開口を有するソルダーレジ
スト層を設け、上記半田バンプ形成用開口に半田ペース
トを印刷して半田バンプを形成する多層プリント配線板
の製造方法であって、少なくとも下記（ａ）〜（ｄ）の
工程を行うことを特徴とする多層プリント配線板の製造
方法。 （ａ）ソルダーレジスト層となる樹脂層に上記半田バン
プ形成用開口を形成する際、同時に、下記（ｃ）工程で
半田ペーストを除去する領域の外側に、認識マーク用開
口を形成する開口形成工程、（ｂ）ソルダーレジスト層
上の複数の半田バンプ形成用開口を含む一定領域に、１
回以上半田ペーストを印刷し、上記半田バンプ形成用開
口に半田ペーストを充填する第一の半田ペースト印刷工
程、（ｃ）半田バンプ形成用開口に充填した半田ペース
ト以外の半田ペーストを除去し、半田ペーストの表面と
ソルダーレジスト層の表面とを略同一平面とする半田ペ
ースト除去工程、および、（ｄ）１回以上の半田ペース
トの印刷を行う第二の半田ペースト印刷工程。According to the first method of manufacturing a multilayer printed wiring board of the present invention, after an interlayer resin insulating layer and a conductor circuit are formed on a substrate on which a conductor circuit is formed, a plurality of layers are formed on the uppermost conductor circuit. A method of manufacturing a multilayer printed wiring board, comprising: providing a solder resist layer having openings for forming solder bumps; and printing a solder paste in the openings for forming solder bumps to form solder bumps. A method for producing a multilayer printed wiring board, comprising performing step d). (A) an opening forming step of forming an opening for a recognition mark outside a region where a solder paste is to be removed in the following step (c) when the opening for forming a solder bump is formed in a resin layer to be a solder resist layer; , (B) a fixed area including a plurality of solder bump forming openings on the solder resist layer;
A first solder paste printing step of printing the solder paste more than once and filling the solder bump forming opening with the solder paste, (c) removing the solder paste other than the solder paste filling the solder bump forming opening, A solder paste removing step of making the surface of the paste and the surface of the solder resist layer substantially flush with each other; and (d) a second solder paste printing step of printing one or more solder pastes.
【００１８】また、第二の本発明の多層プリント配線板
の製造方法は、導体回路を形成した基板上に、層間樹脂
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、上記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、少なくとも下記（Ａ）〜
（Ｄ）の工程を行うことを特徴とする多層プリント配線
板の製造方法。 （Ａ）ソルダーレジスト層となる樹脂層に上記半田バン
プ形成用開口を形成する際、同時に、下記（Ｃ）工程で
半田ペーストを除去する領域の外側に、認識マーク用開
口およびコンデンサ実装用開口を形成する開口形成工
程、（Ｂ）ソルダーレジスト層上の複数の半田バンプ形
成用開口を含む一定領域に、１回以上半田ペーストを印
刷し、上記半田バンプ形成用開口に半田ペーストを充填
する第一の半田ペースト印刷工程、（Ｃ）半田バンプ形
成用開口に充填した半田ペースト以外の半田ペーストを
除去し、半田ペーストの表面とソルダーレジスト層の表
面とを略同一平面とする半田ペースト除去工程、およ
び、（Ｄ）１回以上の半田ペーストの印刷を行う第二の
半田ペースト印刷工程。In a second method of manufacturing a multilayer printed wiring board according to the present invention, an interlayer resin insulating layer and a conductive circuit are laminated on a substrate on which the conductive circuit is formed, and then the conductive circuit is formed on the uppermost conductive circuit. Providing a solder resist layer having a plurality of openings for forming solder bumps, and printing a solder paste in the openings for forming solder bumps to form solder bumps, wherein at least the following (A) ~
A method for producing a multilayer printed wiring board, comprising performing the step (D). (A) When the solder bump forming opening is formed in the resin layer to be the solder resist layer, at the same time, the recognition mark opening and the capacitor mounting opening are formed outside the region where the solder paste is removed in the following step (C). Forming an opening to be formed, (B) printing solder paste at least once in a fixed area including a plurality of solder bump forming openings on the solder resist layer, and filling the solder bump forming opening with the solder paste; Solder paste printing step, (C) a solder paste removing step of removing solder paste other than the solder paste filled in the solder bump forming opening, and making the surface of the solder paste and the surface of the solder resist layer substantially flush with each other; And (D) a second solder paste printing step of printing the solder paste one or more times.
【００１９】上記第一または第二の本発明の多層プリン
ト配線板の製造方法においては、上記（ａ）工程または
上記（Ａ）工程において、半田ペーストを除去する領域
より、１ｍｍ以上離れた位置に認識マーク用開口または
認識マーク用開口とコンデンサ実装用開口とを形成する
ことが望ましい。In the method for manufacturing a multilayer printed wiring board according to the first or second aspect of the present invention, in the step (a) or the step (A), the method may be such that the position is at least 1 mm away from the area from which the solder paste is removed. It is desirable to form the recognition mark opening or the recognition mark opening and the capacitor mounting opening.
【００２０】また、第一または第二の本発明の多層プリ
ント配線板の製造方法の第一の半田ペースト印刷工程に
おいては、上記ソルダーレジスト層上に、上記半田ペー
ストを印刷する領域に対向する部分に開口を有するマス
クを載置した後、半田ペーストを印刷することが望まし
い。In the first or second solder paste printing step of the method for manufacturing a multilayer printed wiring board according to the present invention, a portion of the solder resist layer opposite to a region where the solder paste is to be printed is formed. It is desirable to print a solder paste after placing a mask having an opening on the substrate.
【００２１】また、第一または第二の本発明の多層プリ
ント配線板の製造方法の第二の半田ペースト印刷工程に
おいては、上記ソルダーレジスト層上に、上記半田バン
プ形成用開口に対向する部分に開口を有するマスクを載
置した後、半田ペーストを印刷することが望ましい。Further, in the second solder paste printing step of the method for manufacturing a multilayer printed wiring board according to the first or second aspect of the present invention, a portion of the solder resist layer facing the opening for forming a solder bump is formed on the solder resist layer. After placing the mask having the openings, it is desirable to print the solder paste.
【００２２】また、第一または第二の本発明の多層プリ
ント配線板の製造方法においては、上記第一の半田ペー
スト印刷工程で印刷する半田ペーストの粘度が、上記第
二の半田ペースト印刷工程で印刷する半田ペーストの粘
度よりも低いことが望ましい。Further, in the first or second method for manufacturing a multilayer printed wiring board of the present invention, the viscosity of the solder paste printed in the first solder paste printing step is set to be lower than the second solder paste printing step. It is desirable that the viscosity is lower than the viscosity of the solder paste to be printed.
【００２３】また、第一または第二の本発明の多層プリ
ント配線板の製造方法の第一の半田ペースト印刷工程に
おいては、１回目の半田ペーストの印刷で、その底面に
窪みを有する半田バンプ形成用開口のみに、その窪み部
分が充填される程度に半田ペーストを印刷し、２回目の
半田ペーストの印刷で、凹形状の半田バンプ形成用開口
を完全に充填するように、半田ペーストを印刷すること
が望ましい。Further, in the first solder paste printing step of the method for manufacturing a multilayer printed wiring board according to the first or second aspect of the present invention, the first solder paste printing includes forming a solder bump having a depression on the bottom surface thereof. Solder paste is printed to such an extent that the recess is filled only in the opening for soldering, and the solder paste is printed in the second printing of the solder paste so as to completely fill the opening for forming the concave solder bump. It is desirable.
【００２４】[0024]
【発明の実施の形態】初めに、第一の本発明の多層プリ
ント配線板の製造方法について説明する。第一の本発明
の多層プリント配線板の製造方法は、導体回路を形成し
た基板上に、層間樹脂絶縁層と導体回路とを積層形成し
た後、最上層の導体回路上に、複数の半田バンプ形成用
開口を有するソルダーレジスト層を設け、上記半田バン
プ形成用開口に半田ペーストを印刷して半田バンプを形
成する多層プリント配線板の製造方法であって、少なく
とも下記（ａ）〜（ｄ）の工程を行うことを特徴とする
多層プリント配線板の製造方法。 （ａ）ソルダーレジスト層となる樹脂層に上記半田バン
プ形成用開口を形成する際、同時に、下記（ｃ）工程で
半田ペーストを除去する領域の外側に、認識マーク用開
口を形成する開口形成工程、（ｂ）ソルダーレジスト層
上の複数の半田バンプ形成用開口を含む一定領域に、１
回以上半田ペーストを印刷し、上記半田バンプ形成用開
口に半田ペーストを充填する第一の半田ペースト印刷工
程、（ｃ）半田バンプ形成用開口に充填した半田ペース
ト以外の半田ペーストを除去し、半田ペーストの表面と
ソルダーレジスト層の表面とを略同一平面とする半田ペ
ースト除去工程、および、（ｄ）１回以上の半田ペース
トの印刷を行う第二の半田ペースト印刷工程。DESCRIPTION OF THE PREFERRED EMBODIMENTS First, a method for manufacturing a multilayer printed wiring board according to the first invention will be described. The method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention is a method for manufacturing a multilayer printed wiring board, comprising the steps of: forming an interlayer resin insulating layer and a conductive circuit on a substrate on which the conductive circuit is formed; A method of manufacturing a multilayer printed wiring board, wherein a solder resist layer having an opening for forming is provided, and a solder paste is printed on the opening for forming a solder bump to form a solder bump, at least the following (a) to (d) A method for manufacturing a multilayer printed wiring board, comprising performing a step. (A) an opening forming step of forming an opening for a recognition mark outside a region where a solder paste is to be removed in the following step (c) when the opening for forming a solder bump is formed in a resin layer to be a solder resist layer; , (B) a fixed area including a plurality of solder bump forming openings on the solder resist layer;
A first solder paste printing step of printing the solder paste more than once and filling the solder bump forming opening with the solder paste, (c) removing the solder paste other than the solder paste filling the solder bump forming opening, A solder paste removing step of making the surface of the paste and the surface of the solder resist layer substantially flush with each other; and (d) a second solder paste printing step of printing one or more solder pastes.
【００２５】上記第一の本発明の多層プリント配線板の
製造方法では、上記第一の半田ペースト印刷工程で、半
田ペーストを除去する領域（以下、ペースト除去領域と
もいう）の外側に、認識マーク用開口（アライメントマ
ーク）を形成し、その後、上記認識マーク用開口を除く
一定領域（以下、ペースト印刷領域ともいう）に半田ペ
ーストを印刷し、上記ペースト除去領域内でスキージや
クリーニングペーパーを用いることにより、半田バンプ
形成用開口に充填した半田ペースト以外の半田ペースト
を除去する。このとき、認識マーク用開口は、上記ペー
スト除去領域の外側にある。In the first method of manufacturing a multilayer printed wiring board according to the first aspect of the present invention, in the first solder paste printing step, a recognition mark is provided outside a region from which the solder paste is removed (hereinafter, also referred to as a paste removal region). A solder paste is printed in a fixed area (hereinafter, also referred to as a paste print area) except for the recognition mark opening, and a squeegee or cleaning paper is used in the paste removal area. Thereby, the solder paste other than the solder paste filled in the openings for forming the solder bumps is removed. At this time, the recognition mark opening is outside the paste removal area.
【００２６】従って、上記工程によって、半田ペースト
が認識マーク用開口に付着することはなく、半田ペース
トが認識マーク用開口に付着した際に発生する認識マー
クの輝度のばらつきに起因して認識マークの位置がわか
らなくなったり、認識マークの位置を誤認することによ
り、半導体チップを良好に実装することができないとい
った事態を回避することができる。また、均一な形状お
よび高さを有するとともに、相互間で短絡のない半田バ
ンプを形成することができ、接続性および信頼性に優れ
た多層プリント配線板を製造することができる。Therefore, the solder paste does not adhere to the opening for the recognition mark by the above-described process, and the unevenness of the recognition mark caused by the variation in the luminance of the recognition mark generated when the solder paste adheres to the opening for the recognition mark. It is possible to avoid a situation where the semiconductor chip cannot be mounted satisfactorily by losing the position or misidentifying the position of the recognition mark. In addition, a solder bump having a uniform shape and height and having no short circuit between each other can be formed, and a multilayer printed wiring board excellent in connectivity and reliability can be manufactured.
【００２７】また、第一の本発明の多層プリント配線板
の製造方法では、複数の半田バンプ形成用開口を含む一
定領域に半田ペーストを印刷する。従って、ソルダーレ
ジスト層の表面全体に半田ペーストを塗布する場合と異
なり、半田バンプ形成用開口が形成されていない領域に
は、半田ペーストが付着することがなく、勿論、半田バ
ンプ形成用開口が形成されていない領域に付着した半田
ペーストに起因して、半田バンプ間で短絡が発生するこ
ともない。In the first method of manufacturing a multilayer printed wiring board according to the present invention, a solder paste is printed on a predetermined area including a plurality of openings for forming solder bumps. Therefore, unlike the case where the solder paste is applied to the entire surface of the solder resist layer, the solder paste does not adhere to the area where the solder bump formation opening is not formed. A short circuit does not occur between the solder bumps due to the solder paste attached to the non-processed area.
【００２８】通常、多層プリント配線板が有する半田バ
ンプは、ソルダーレジスト層の表面全体に均等に形成さ
れておらず、ソルダーレジスト層上には、半田バンプが
密に形成されている領域と、疎に形成されている領域や
全く形成されていない領域とが存在している。これにつ
いて、具体例を挙げて以下に説明する。Normally, the solder bumps of the multilayer printed wiring board are not formed evenly on the entire surface of the solder resist layer, and the solder resist layer has an area where the solder bumps are densely formed and a sparse area. There is a region formed in a region or a region not formed at all. This will be described below with a specific example.
【００２９】図１（ａ）は、第一の本発明の製造方法で
製造した多層プリント配線板の一例を模式的に示す平面
図であり、（ｂ）は、（ａ）に示す多層プリント配線板
の部分拡大断面図である。図１（ａ）および（ｂ）に示
すように、多層プリント配線板３００において、ＩＣチ
ップ接続面３００ａには、半田バンプ３２７が密に形成
されている領域（半田バンプエリア）が存在する。通
常、多層プリント配線板にＩＣチップを実装する場合、
該ＩＣチップは、多層プリント配線板３００の中央付近
（図１（ａ）におけるＡ領域）に実装されるため、ソル
ダーレジスト層３１４の中央付近に半田バンプ３２７が
密に形成されることとなる。このような場合、ソルダー
レジスト層３１４の中央付近に、第一の本発明の製造方
法の第一の印刷工程により半田ペーストを印刷し、さら
に、残りの工程を経ることにより、好適に半田バンプを
形成することができる。なお、図１において、３３０は
認識マーク、３０５は導体回路、３０７はバイアホー
ル、３０２は層間樹脂絶縁層であり、Ｂ領域（２点鎖線
で囲った領域）は、ペースト除去領域を示す。FIG. 1A is a plan view schematically showing an example of a multilayer printed wiring board manufactured by the first manufacturing method of the present invention, and FIG. 1B is a plan view showing the multilayer printed wiring board shown in FIG. It is a partial expanded sectional view of a board. As shown in FIGS. 1A and 1B, in the multilayer printed wiring board 300, an area (solder bump area) where the solder bumps 327 are densely formed exists on the IC chip connection surface 300a. Normally, when mounting an IC chip on a multilayer printed wiring board,
Since the IC chip is mounted near the center of the multilayer printed wiring board 300 (area A in FIG. 1A), the solder bumps 327 are densely formed near the center of the solder resist layer 314. In such a case, a solder paste is printed in the vicinity of the center of the solder resist layer 314 by the first printing step of the first manufacturing method of the present invention, and the solder bumps are preferably formed through the remaining steps. Can be formed. In FIG. 1, reference numeral 330 denotes a recognition mark, 305 denotes a conductor circuit, 307 denotes a via hole, 302 denotes an interlayer resin insulating layer, and a B region (a region surrounded by a two-dot chain line) denotes a paste removal region.
【００３０】上記第一の半田ペースト印刷工程で、半田
ペーストを印刷するペースト印刷領域は、半田バンプエ
リアより少し大きな領域であることが望ましい。具体的
には、ペースト印刷領域は、半田バンプエリアより１〜
２０ｍｍ大きい領域が望ましく、半田バンプエリアより
５〜１０ｍｍ大きい領域がより望ましい。確実に半田バ
ンプ形成用開口に半田ペーストを印刷するためである。
なお、半田バンプエリアとは、隣合う半田バンプとの距
離が３００μｍ以下の半田バンプを含む矩形状の領域を
いう。In the first solder paste printing step, the paste printing area for printing the solder paste is preferably an area slightly larger than the solder bump area. Specifically, the paste printing area is 1 to 1 from the solder bump area.
A region larger by 20 mm is desirable, and a region 5 to 10 mm larger than the solder bump area is more desirable. This is for surely printing the solder paste in the opening for forming the solder bump.
The solder bump area refers to a rectangular area including a solder bump having a distance of 300 μm or less from an adjacent solder bump.
【００３１】ペースト除去領域（Ｂ領域）は、上記ペー
スト印刷領域のさらに外側になる。ペースト除去領域
（Ｂ領域）も、上記ペースト印刷領域よりも少し大きな
領域であることが望ましい。具体的には、上記印刷領域
より１〜１０ｍｍ大きい領域が望ましく、２〜５ｍｍ大
きい領域がより望ましい。図１に示すように、このＢ領
域（ペースト除去領域）の外側に認識マークが形成され
ている。The paste removal area (area B) is further outside the paste printing area. It is desirable that the paste removal area (area B) is also slightly larger than the paste printing area. Specifically, an area larger than the printing area by 1 to 10 mm is desirable, and an area larger by 2 to 5 mm is more desirable. As shown in FIG. 1, a recognition mark is formed outside the B region (paste removal region).
【００３２】以下に、第一の本発明の多層プリント配線
板の製造方法について図面を参照しながら説明する。な
お、第一の本発明の多層プリント配線板の製造方法は、
ソルダーレジスト層となる樹脂層に上記半田バンプ形成
用開口を形成する際、同時に、下記（ｃ）工程で半田ペ
ーストを除去する領域の外側に、認識マーク用開口を形
成し、上記半田ペーストを除去する工程を含んで、ソル
ダーレジスト層に設けられた半田バンプ形成用開口に半
田ペーストを印刷する工程、即ち、上記（ａ）〜（ｄ）
の工程を行うことに特徴を有するものであるため、ま
ず、この工程について、図面を参照しながら説明し、多
層プリント配線板を製造する全製造工程については、後
に説明する。Hereinafter, a method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention will be described with reference to the drawings. Incidentally, the method for manufacturing a multilayer printed wiring board of the first present invention,
When forming the solder bump forming opening in the resin layer to be the solder resist layer, at the same time, forming the recognition mark opening outside the region where the solder paste is removed in the following step (c), and removing the solder paste And printing the solder paste in the solder bump forming openings provided in the solder resist layer, that is, the above (a) to (d)
Therefore, this step will be described first with reference to the drawings, and the entire manufacturing steps for manufacturing a multilayer printed wiring board will be described later.
【００３３】図２は、第一の本発明の多層プリント配線
板の製造方法における（ａ）〜（ｄ）の工程を模式的に
示す部分拡大断面図である。上記（ａ）の開口形成工程
では、ソルダーレジスト層１１４となる樹脂層に半田バ
ンプ形成用開口１０６を形成する際、後述する（ｃ）工
程で半田ペーストを除去する領域（ペースト除去領域）
の外側に、同時に、認識マーク用開口１３０を形成する
（図２（ａ）参照）。なお、（ａ）は、半田バンプ形成
用開口１０６および認識マーク用開口１３０が形成され
たソルダーレジスト層１１４を示し、１０２は層間樹脂
絶縁層、１０５は導体回路、１０７はバイアホールであ
る。FIG. 2 is a partially enlarged sectional view schematically showing the steps (a) to (d) in the first method for manufacturing a multilayer printed wiring board according to the present invention. In the opening forming step (a), when the solder bump forming opening 106 is formed in the resin layer to be the solder resist layer 114, a region (paste removal region) from which a solder paste is removed in a step (c) described later.
At the same time, a recognition mark opening 130 is formed on the outside (see FIG. 2A). (A) shows a solder resist layer 114 in which a solder bump forming opening 106 and a recognition mark opening 130 are formed, 102 is an interlayer resin insulating layer, 105 is a conductor circuit, and 107 is a via hole.
【００３４】上記ペースト除去領域の外側に形成する認
識マーク用開口１３０の位置は、上記ペースト除去領域
の外側であれば特に限定されず、その数も特に限定され
ない。従って、通常は、製造する多層プリント配線板の
種類毎に適宜決定し、ソルダーレジスト層に所定の数お
よび位置で形成する。The position of the recognition mark opening 130 formed outside the paste removal area is not particularly limited as long as it is outside the paste removal area, and the number thereof is not particularly limited. Therefore, usually, it is appropriately determined for each type of the multilayer printed wiring board to be manufactured, and is formed in a predetermined number and position on the solder resist layer.
【００３５】図１では、認識マーク用開口３３０が、半
田バンプエリアの左上近傍と右下近傍との２隅に形成さ
れているが、そのほか、例えば、半田バンプエリアの左
下近傍と右上近傍との２隅に形成されていてもよく、左
上下近傍と右上下近傍との４隅に形成されていてもよ
く、このうちの任意に３隅に形成されていてもよい。認
識マーク用開口の形状としては、例えば、円形状、十字
形状、四角形状、三角形状等が挙げられる。認識マーク
用開口として円形の開口を形成する場合、その直径は
０．２〜１．０ｍｍが好ましく、０．３〜０．７ｍｍが
より好ましい。なお、半田バンプ形成用開口の直径は、
０．２ｍｍ以下が好ましく、０．０８〜０．１５ｍｍが
より好ましい。In FIG. 1, the opening 330 for the recognition mark is formed at the two corners near the upper left and the lower right of the solder bump area. It may be formed at two corners, may be formed at four corners near the upper and lower left and near the upper and lower right, and may be formed at any three of these corners. Examples of the shape of the recognition mark opening include a circular shape, a cross shape, a square shape, and a triangular shape. When a circular opening is formed as the recognition mark opening, its diameter is preferably 0.2 to 1.0 mm, more preferably 0.3 to 0.7 mm. The diameter of the opening for forming the solder bump is:
0.2 mm or less is preferable, and 0.08 to 0.15 mm is more preferable.
【００３６】第一の本発明の多層プリント配線板の製造
方法では、ペースト印刷領域およびペースト除去領域の
外側に認識マーク用開口１３０を形成するので、上記半
田ペーストを印刷した後、除去する工程で認識マーク用
開口１３０に半田ペーストが付着することはなく、リフ
ロー後に認識マーク用開口１３０に半田層が形成される
ことにより、半田層が形成された認識マーク用開口１３
０と半田層が形成されない認識マーク用開口１３０と
で、認識マークの輝度にばらつきが生じるのを防止する
ことができる。In the method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention, since the recognition mark opening 130 is formed outside the paste printing area and the paste removal area, the solder paste is printed and then removed. The solder paste does not adhere to the recognition mark opening 130, and the solder layer is formed in the recognition mark opening 130 after reflow, so that the recognition mark opening 13 in which the solder layer is formed is formed.
With 0 and the recognition mark opening 130 where no solder layer is formed, it is possible to prevent the brightness of the recognition mark from fluctuating.
【００３７】上記認識マーク用開口の形成位置は、上記
ペースト除去領域よりも１ｍｍ以上外側に形成されてい
ることが望ましく、２ｍｍ以上外側に形成されているこ
とがより望ましい。このような位置に形成することによ
り、半田ペーストの付着率を大きく低下させることがで
きるからである。The formation position of the recognition mark opening is preferably formed at least 1 mm outside the paste removal region, more preferably at least 2 mm outside. This is because the formation rate at such a position can significantly reduce the adhesion rate of the solder paste.
【００３８】上記（ｂ）の工程（第一の半田ペースト印
刷工程）では、ソルダーレジスト層１１４上の複数の半
田バンプ形成用開口１０６内に、半田パッド１１６を形
成した後、ペースト印刷領域に、１回以上半田ペースト
を塗布し、凹形状の半田バンプ形成用開口１０６内およ
びその周辺に半田ペースト１１７を印刷する（図２
（ｂ）参照）。この工程では、半田バンプ形成用開口１
０６を完全に充填することができる量以上の量の半田ペ
ーストをソルダーレジスト層１１４上のペースト印刷領
域に印刷する。従って、第一の半田ペースト印刷工程終
了後、印刷した半田ペーストは、半田バンプ形成用開口
に存在するとともに、余剰の半田ペーストがその周辺の
部分に存在することとなるが、上述した認識マーク用開
口１３０が形成された領域には、上記余剰の半田ペース
トは印刷されないので存在しない。In the step (b) (first solder paste printing step), after the solder pads 116 are formed in the plurality of solder bump forming openings 106 on the solder resist layer 114, Solder paste is applied at least once, and solder paste 117 is printed in and around the concave solder bump forming opening 106 (FIG. 2).
(B)). In this step, the solder bump forming opening 1 is formed.
An amount of solder paste equal to or larger than the amount that can completely fill 06 is printed on the paste print area on the solder resist layer 114. Therefore, after completion of the first solder paste printing step, the printed solder paste is present in the openings for forming the solder bumps, and excess solder paste is present in the peripheral portion thereof. The surplus solder paste does not exist in the region where the opening 130 is formed because it is not printed.
【００３９】また、上記第一の半田ペースト印刷工程に
おいては、上記ソルダーレジスト層上のペースト印刷領
域に対向する部分に開口を有するマスクを載置した後、
半田ペーストを印刷することが望ましい。マスクを載置
して半田ペーストを印刷することにより、ペースト印刷
領域を除くソルダーレジスト層の表面に半田ペーストが
付着することがなく、後工程で、ソルダーレジスト層の
表面に付着した半田ペーストを除去する必要がなく、認
識マーク用開口１３０が形成された領域に半田ペースト
が付着することを確実に防止することができるからであ
る。Further, in the first solder paste printing step, after placing a mask having an opening in a portion of the solder resist layer opposite to the paste printing area,
It is desirable to print solder paste. By mounting the mask and printing the solder paste, the solder paste does not adhere to the surface of the solder resist layer except the paste printing area, and the solder paste that adheres to the surface of the solder resist layer in a later process is removed This is because the solder paste can be reliably prevented from adhering to the region where the recognition mark opening 130 is formed.
【００４０】上記マスクの種類としては特に限定され
ず、プリント配線板製造用の印刷マスクやその他の印刷
マスクで用いられている材質全てのものを用いることが
できる。具体的には、例えば、ニッケル合金、ニッケル
−コバルト合金、ＳＵＳ等からなるメタルマスク；エポ
キシ樹脂、ポリイミド樹脂等からなるプラスチックマス
ク等が挙げられる。また、マスクの製造方法としてはエ
ッチング、アディティブ加工、レーザ加工等が挙げられ
る。The type of the above-mentioned mask is not particularly limited, and it is possible to use all kinds of materials used for a print mask for manufacturing a printed wiring board and other print masks. Specifically, for example, a metal mask made of a nickel alloy, a nickel-cobalt alloy, SUS, or the like; a plastic mask made of an epoxy resin, a polyimide resin, or the like can be given. In addition, as a method for manufacturing a mask, etching, additive processing, laser processing, or the like can be given.
【００４１】また、マスクが有する開口は、ソルダーレ
ジスト層に対して垂直な壁面を有するように形成されて
いてもよいが、徐々にソルダーレジスト層側に拡径する
形態のテーパが形成されていることが望ましい。半田ペ
ーストの抜け性に優れ、半田バンプ形成用開口に半田ペ
ーストをより確実に充填することができるからである。The opening of the mask may be formed so as to have a wall surface perpendicular to the solder resist layer, but the taper is formed such that the diameter gradually increases toward the solder resist layer. It is desirable. This is because the solder paste has excellent removability, and the solder bump forming opening can be more reliably filled with the solder paste.
【００４２】この第一の半田ペースト印刷工程で用いる
半田ペーストとしては特に限定されず、一般にプリント
配線板の製造で使用されるもの全てを用いることができ
る。具体的には、例えば、Ｓｎ：Ｐｂ（重量比）＝６
３：３７、Ｓｎ：Ｐｂ：Ａｇ＝６２：３６：２、Ｓｎ：
Ａｇ＝９６．５：３．５、Ｓｎ：Ａｇ：Ｃｕ（重量比）
＝９６：３．５：０．５、Ｓｎ：Ｓｂ（重量比）＝９
５：５等からなるものが挙げられる。また、半田粒子の
粒子径は、２〜４０μｍが好ましく、特には、５〜２０
μｍが好ましい。The solder paste used in the first solder paste printing step is not particularly limited, and any solder paste generally used in the production of printed wiring boards can be used. Specifically, for example, Sn: Pb (weight ratio) = 6
3:37, Sn: Pb: Ag = 62: 36: 2, Sn:
Ag = 96.5: 3.5, Sn: Ag: Cu (weight ratio)
= 96: 3.5: 0.5, Sn: Sb (weight ratio) = 9
5: 5 and the like. Further, the particle size of the solder particles is preferably 2 to 40 μm, particularly 5 to 20 μm.
μm is preferred.
【００４３】また、上記半田ペーストの粘度は、後述す
る第二の半田ペースト印刷工程で印刷する半田ペースト
の粘度よりも低いことが望ましい。半田ペーストの流動
性を上げることにより、半田ペーストを半田バンプ形成
用開口により確実に充填することができるからである。
特に、その底面に窪みを有する半田バンプ形成用開口を
確実に充填することができる。また、流動性の高い半田
ペーストで半田バンプ形成用開口を充填した場合には、
半田バンプを形成した際によりボイドが発生しにくい。
半田ペーストの粘度を低下させる方法としては、半田ペ
ーストに添加する溶剤の量を多くしたり、フラックスの
含有量を多くしたり、半田粒子の粒径を小さくしたりす
る方法等が挙げられる。また、上記半田ペーストの粘度
は、第二の半田ペースト印刷工程で印刷する半田ペース
トの粘度と同じであってもよい。It is desirable that the viscosity of the solder paste is lower than the viscosity of a solder paste to be printed in a second solder paste printing step described later. This is because by increasing the fluidity of the solder paste, the solder paste can be reliably filled into the openings for forming the solder bumps.
In particular, an opening for forming a solder bump having a depression on the bottom surface can be reliably filled. Also, when the solder bump forming opening is filled with a highly fluid solder paste,
Voids are less likely to occur when the solder bumps are formed.
Examples of a method of reducing the viscosity of the solder paste include a method of increasing the amount of a solvent added to the solder paste, increasing the content of the flux, and reducing the particle size of the solder particles. Further, the viscosity of the solder paste may be the same as the viscosity of the solder paste printed in the second solder paste printing step.
【００４４】また、第一の半田ペースト印刷工程におい
ては、１回目の半田ペーストの印刷で、その底面に窪み
を有する半田バンプ形成用開口のみに、その窪み部分が
充填される程度の量の半田ペーストを印刷し、２回目の
半田ペーストの印刷で、凹形状の半田バンプ形成用開口
を完全に充填するように、半田ペーストを印刷してもよ
い。なお、１回目の半田ペースト印刷を行う際には、そ
の底面に窪みを有する半田バンプ形成用開口に対向する
部分のみに開口を有するマスクをソルダーレジスト層上
に載置した後、半田ペーストを印刷することが望まし
い。In the first solder paste printing step, the solder paste is printed in such an amount that only the solder bump forming opening having a recess on the bottom surface is filled with the recess in the first solder paste printing. The paste may be printed, and the solder paste may be printed in the second solder paste printing so that the concave solder bump forming opening is completely filled. When performing the first solder paste printing, a mask having an opening only in a portion facing the opening for forming a solder bump having a depression on the bottom surface is placed on the solder resist layer, and then the solder paste is printed. It is desirable to do.
【００４５】また、半田バンプ形成用開口を半田ペース
トで完全に充填する際に、マスクを用いる場合には、１
回目の半田ペースト印刷と２回目の半田ペースト印刷と
でマスクを交換することなる。ソルダーレジスト層に形
成された半田バンプ形成用開口の底面には、導体回路が
露出しており、通常、この露出した導体回路の表面（半
田バンプ形成用開口の底面）には、めっき等により半田
バンプ形成用パッド（以下、半田パッドともいう）が形
成されている。ここで、この半田パッドが導体回路のバ
イアホール上に形成されている場合、該半田パッドの形
状は、その一部に窪みを有するものとなる。このよう
な、底面に窪みを有する半田バンプ形成用開口に半田ペ
ーストを充填する際には、上述したように、２回に分け
て半田ペースト印刷を行うことにより、半田バンプ形成
用開口に半田ペーストをより確実に充填することができ
る。When a mask is used to completely fill the solder bump forming opening with the solder paste, 1
The mask is exchanged between the second solder paste printing and the second solder paste printing. A conductor circuit is exposed on the bottom surface of the solder bump formation opening formed in the solder resist layer. Usually, the exposed surface of the conductor circuit (the bottom surface of the solder bump formation opening) is soldered by plating or the like. A bump forming pad (hereinafter, also referred to as a solder pad) is formed. Here, when the solder pad is formed on the via hole of the conductor circuit, the shape of the solder pad has a depression in a part thereof. When the solder paste is filled into the solder bump forming opening having a depression on the bottom surface as described above, the solder paste is divided into two times to perform the solder paste printing. Can be more reliably filled.
【００４６】また、半田ペーストを印刷する際には、通
常、印刷用スキージを用いる。この印刷用スキージの材
質は特に限定されず、例えば、ポリエチレン等のゴム；
鉄、ステンレス等の金属；セラミック等の一般にプリン
ト配線板の印刷に用いられる材質を使用することができ
る。これらのなかでは、弾力性を有し、基板表面の凹凸
（アンジュレーション）に対する追従性が高いため、よ
り確実に開口内に半田ペーストを印刷することができる
点から硬度６０°以上のゴムが望ましく、目減りしにく
く、摩耗による半田ペーストへの異物混入が起こりにく
い点から金属が望ましい。When printing the solder paste, a printing squeegee is usually used. The material of the printing squeegee is not particularly limited, and for example, rubber such as polyethylene;
Metals such as iron and stainless steel; and materials generally used for printing printed wiring boards such as ceramics can be used. Among these, rubber having a hardness of 60 ° or more is preferable because it has elasticity and has high followability to unevenness (undulation) on the substrate surface, so that solder paste can be more reliably printed in the opening. Metals are preferred because they are not easily reduced and foreign substances hardly enter the solder paste due to wear.
【００４７】上記スキージの形状としては、平型、角型
等の種々の形状が挙げられる。上記形状のスキージに、
適時切れ込みを入れることにより半田ペーストの充填性
を向上させることもできる。上記スキージの厚さは特に
限定されないが、通常、１０〜３０ｍｍが望ましく、１
５〜２５ｍｍがより望ましい。繰り返し印刷を行って
も、反りやたわみがないからである。また、金属性のス
キージの場合は、その厚さは５０〜３００μｍが望まし
い。The shape of the squeegee includes various shapes such as a flat type and a square type. In the squeegee of the above shape,
By making the cuts as appropriate, the filling property of the solder paste can be improved. The thickness of the squeegee is not particularly limited, but is usually preferably 10 to 30 mm.
5 to 25 mm is more desirable. This is because there is no warping or bending even if printing is repeated. In the case of a metal squeegee, the thickness is desirably 50 to 300 μm.
【００４８】また、半田ペーストの印刷は、密閉式のス
キージユニットを用いて行ってもよい。このようなスキ
ージとしては、例えば、エアー圧入型、ローラー圧入
型、ピストン圧入型等が挙げられる。また、上記密閉式
のスキージユニットのなかでは、印刷圧力の安定性に優
れる点からピストン圧入型が望ましい。The printing of the solder paste may be performed using a closed squeegee unit. Examples of such a squeegee include an air press-fit type, a roller press-fit type, and a piston press-fit type. Also, among the closed squeegee units, a piston press-fit type is preferable because of its excellent printing pressure stability.
【００４９】上記第一の半田ペースト印刷工程終了後、
上記（ｃ）の工程（半田ペースト除去工程）を行う。こ
の工程では、第一の半田ペースト印刷工程で印刷した半
田ペーストのうち、半田バンプ形成用開口に充填した半
田ペースト以外の半田ペースト１１１７（図２（ｂ）参
照）を除去することにより、半田ペースト表面１１７ａ
を平坦化するとともに、充填した半田ペーストの表面１
１７ａとソルダーレジスト層の表面１１４ａとを略同一
平面とする（図２（ｃ）参照）。After completion of the first solder paste printing step,
The step (c) (a solder paste removing step) is performed. In this step, the solder paste 1117 (see FIG. 2B) other than the solder paste filled in the openings for forming the solder bumps is removed from the solder paste printed in the first solder paste printing step. Surface 117a
And flatten the surface 1 of the filled solder paste.
17a and the surface 114a of the solder resist layer are made substantially coplanar (see FIG. 2 (c)).
【００５０】この際、上述したペースト除去領域で下記
の方法を用いてペーストの除去を行うが、認識マーク用
開口は、上記ペースト除去領域の外側に存在するので、
この認識マーク用開口にペーストが付着することはな
い。すなわち、上記ペースト除去領域は、半田ペースト
を除去する際、半田ペーストが少し拡がることを考慮し
て設けた領域であり、この領域の外側に認識マーク用開
口を形成しているので、上記半田ペースト除去工程で半
田ペーストが少し拡がったとしても、認識マーク用開口
に半田ペーストが付着することはなく、認識マーク用開
口に半田ペーストが付着することにより発生する不都合
を回避することができる。At this time, the paste is removed in the above-described paste removal area using the following method. However, since the recognition mark opening exists outside the paste removal area,
The paste does not adhere to the recognition mark opening. That is, the paste removal area is an area provided in consideration of the solder paste slightly expanding when the solder paste is removed, and since the recognition mark opening is formed outside this area, the solder paste is removed. Even if the solder paste spreads a little in the removing step, the solder paste does not adhere to the recognition mark opening, and the inconvenience caused by the solder paste attaching to the recognition mark opening can be avoided.
【００５１】半田バンプ形成用開口に充填した半田ペー
スト以外の半田ペースト１１１７を除去する方法として
は、上記したように半田ペースト表面の平坦化等を達成
することができる方法であればよく、具体的には、スキ
ージやクリーニングペーパ等を用いて除去することがで
きる。As a method of removing the solder paste 1117 other than the solder paste filled in the opening for forming the solder bump, any method can be used as long as the surface of the solder paste can be flattened as described above. Can be removed using a squeegee or cleaning paper.
【００５２】なお、この半田ペースト除去工程を行わな
くても済むように、半田ペーストが半田バンプ形成用開
口以外の部分には塗布されず、かつ、半田バンプ形成用
開口が完全に充填され、さらに、半田ペーストの表面と
ソルダーレジスト層の表面とが略同一平面となる量の半
田ペーストを印刷してもよい。このような方法で半田ペ
ーストを印刷すると、上述した認識マーク用開口に半田
ペーストが付着するという問題も発生し得ない。しかし
ながら、このような量の半田ペーストを印刷するには、
半田ペーストの印刷量を半田バンプ形成用開口ごとに厳
密に制御しなければならないため、印刷時の管理項目が
多くなり、また、印刷量に誤差が生じた際にも、その誤
差が多層プリント配線板の品質の低下に繋がるため、結
果的に、このような方法を用いることは、歩留りの低下
に繋がり、経済的に不利になる。従って、処理工程数は
増加するものの、ソルダーレジスト層上に、半田バンプ
形成用開口を充填するのに充分な量の半田ペーストを印
刷した後、半田ペーストの表面とソルダーレジスト層の
表面とが略同一平面となるように半田ペーストを除去す
る方法を用いる第一の本発明の製造方法のほうが経済的
に優れることとなる。It is to be noted that the solder paste is not applied to portions other than the openings for forming the solder bumps, and the openings for forming the solder bumps are completely filled. Alternatively, the solder paste may be printed in such an amount that the surface of the solder paste and the surface of the solder resist layer are substantially flush with each other. When the solder paste is printed by such a method, the problem that the solder paste adheres to the above-described opening for the recognition mark cannot occur. However, to print such amount of solder paste,
Since the amount of solder paste to be printed must be strictly controlled for each opening for forming solder bumps, the number of items to be managed during printing increases, and even if an error occurs in the amount of printing, the error is reflected in the multilayer printed wiring. As a result, the use of such a method leads to a decrease in the yield, which is disadvantageous in terms of economy, because the quality of the plate is deteriorated. Therefore, although the number of processing steps increases, after printing a sufficient amount of solder paste on the solder resist layer to fill the openings for forming the solder bumps, the surface of the solder paste and the surface of the solder resist layer substantially disappear. The first manufacturing method of the present invention using the method of removing the solder paste so as to be on the same plane is economically superior.
【００５３】また、上記半田ペースト除去工程では、半
田バンプ形成用開口以外の部分に印刷された半田ペース
トが残らないように、ソルダーレジスト層表面（半田バ
ンプ形成用開口を除く）の半田ペーストを除去する必要
がある。上記ソルダーレジスト層表面に半田ペーストが
残った場合には、この半田ペーストが後工程でリフロー
を行った際に、移動して近接する半田ペースト層に付着
し、形成される半田バンプの形状の均一性が損なわれる
原因となったり、後工程を経て形成される半田バンプ間
の短絡の原因となったりすることがある。また、リフロ
ー時に半田ペーストが移動した場合には、半田ペースト
が認識マーク用開口内に付着するおそれもある。従っ
て、ソルダーレジスト層表面の半田ペーストを確実に除
去するためには、例えば、まず、スキージを用いて半田
ペーストを除去し、その後、クリーニングペーパーを用
いて再度半田ペーストを除去する方法等を用いることが
望ましい。In the solder paste removing step, the solder paste on the solder resist layer surface (excluding the solder bump forming openings) is removed so that the solder paste printed on portions other than the solder bump forming openings does not remain. There is a need to. If the solder paste remains on the surface of the solder resist layer, when the solder paste is reflowed in a later step, the solder paste moves and adheres to the adjacent solder paste layer, and the shape of the formed solder bump is uniform. In some cases, or may cause short-circuiting between solder bumps formed in a later process. If the solder paste moves during reflow, the solder paste may adhere to the recognition mark opening. Therefore, in order to reliably remove the solder paste on the surface of the solder resist layer, for example, a method of first removing the solder paste using a squeegee, and then removing the solder paste again using a cleaning paper, or the like, is used. Is desirable.
【００５４】半田ペースト表面を平坦化した後、上記
（ｄ）の工程（第二の半田ペースト印刷工程）を行うこ
とにより、上記（ａ）の工程で認識マーク用開口を形成
したソルダーレジスト層上に、上記（ｂ）および（ｃ）
の工程で半田ペーストが充填された半田バンプ形成用開
口上に半田ペースト層を形成し、さらに、印刷した半田
ペーストをリフローさせることにより半田バンプ１２７
を形成する（図２（ｄ）参照）。半田ペーストの印刷
は、第一の半田ペースト印刷工程と同様、印刷用スキー
ジや密閉式のスキージユニットを用いて行うことができ
る。特に、隣合う半田バンプ同士の距離が２００μｍ以
下の半田バンプを形成する場合、このような半田バンプ
を形成することができる半田ペースト層は、通常のスキ
ージ印刷を用いて形成することが困難であるため、密閉
式のスキージユニットを用いて形成することが望まし
い。After the surface of the solder paste is flattened, the above step (d) (second solder paste printing step) is performed, so that the solder resist layer on which the recognition mark opening is formed in the above step (a) is formed. The above (b) and (c)
A solder paste layer is formed on the solder bump forming opening filled with the solder paste in the step of, and the solder bump 127 is formed by reflowing the printed solder paste.
Is formed (see FIG. 2D). The solder paste can be printed using a printing squeegee or a closed squeegee unit, as in the first solder paste printing step. In particular, when forming a solder bump having a distance between adjacent solder bumps of 200 μm or less, it is difficult to form a solder paste layer capable of forming such a solder bump by using ordinary squeegee printing. Therefore, it is desirable to use a closed squeegee unit.
【００５５】上記第二の半田ペースト印刷工程において
は、半田バンプ形成部分に相当する部分に開口を有する
マスクを載置した後、半田ペーストを印刷することが望
ましい。マスクを用いて印刷を行うことにより、形状や
高さ等の均一性に優れる半田ペースト層を形成すること
ができる。In the second solder paste printing step, it is preferable to print a solder paste after placing a mask having an opening in a portion corresponding to a solder bump forming portion. By performing printing using a mask, a solder paste layer having excellent uniformity in shape, height, and the like can be formed.
【００５６】上記第二の半田ペースト印刷工程で用いる
マスクの種類としては特に限定されず、第一の半田ペー
スト印刷工程で用いるマスクと同様の材質からなるもの
等を用いることができる。The type of the mask used in the second solder paste printing step is not particularly limited, and a mask made of the same material as the mask used in the first solder paste printing step can be used.
【００５７】また、第二の半田ペースト印刷工程で用い
る半田ペーストの組成としては特に限定されず、第一の
半田ペースト印刷工程で用いる半田ペーストと同様のも
の等が挙げられる。The composition of the solder paste used in the second solder paste printing step is not particularly limited, and may be the same as the solder paste used in the first solder paste printing step.
【００５８】また、第二の半田ペースト印刷工程で印刷
する半田ペーストの粘度は、上記第一の半田ペースト印
刷工程で印刷する半田ペーストの粘度と同じかまたは高
いことが望ましく、その差は、０〜１５０Ｐａ・ｓであ
ることが望ましく、５０〜１００Ｐａ・ｓであることが
より望ましい。具体的には、第二の半田ペースト印刷工
程で印刷する半田ペーストの粘度は、２５℃において、
１５０〜３５０Ｐａ・ｓであることが望ましい。上記粘
度が１５０Ｐａ・ｓ未満では、所望の形状に半田ペース
トを印刷することができず、形状の均一な半田バンプを
形成することができなかったり、印刷時に半田ペースト
がソルダーレジスト層の表面に滲んでしまい形成する半
田バンプの短絡の原因になる場合がある。一方、上記粘
度が３５０Ｐａ・ｓを超えると、所望の形状に半田ペー
ストを印刷することができないことがあり、特に、マス
クを用いて半田ペーストを印刷する場合に、半田ペース
トの抜け性が低いため、半田ペーストを印刷することが
できない部分が発生することがある。The viscosity of the solder paste printed in the second solder paste printing step is desirably the same as or higher than the viscosity of the solder paste printed in the first solder paste printing step. １５０150 Pa · s, more preferably 50-100 Pa · s. Specifically, the viscosity of the solder paste to be printed in the second solder paste printing step is 25 ° C.
It is desirable to be 150 to 350 Pa · s. When the viscosity is less than 150 Pa · s, the solder paste cannot be printed in a desired shape, a solder bump having a uniform shape cannot be formed, or the solder paste bleeds on the surface of the solder resist layer during printing. This may cause a short circuit of the formed solder bump. On the other hand, if the viscosity exceeds 350 Pa · s, it may not be possible to print the solder paste in a desired shape. In particular, when printing the solder paste using a mask, the solder paste has low removability. In some cases, a portion where the solder paste cannot be printed may occur.
【００５９】上記第二の半田ペースト印刷工程におい
て、半田ペーストの印刷は１回で行ってもよいし、複数
回に分けて行ってもよい。１回で半田ペーストの印刷を
終了するか、または、複数回印刷を行うかは、形成する
半田バンプ間の距離、半田バンプの高さや形状、半田ペ
ーストの組成、半田粒子の粒径等により異なり、一慨に
は言えないが、例えば、形成する半田バンプ間の距離が
極めて狭い場合には、複数回印刷を行うことが望まし
く、特に、マスク用いて、半田ペーストを印刷する場合
には、複数回印刷を行うことが望ましい。In the second solder paste printing step, the printing of the solder paste may be performed once or may be performed a plurality of times. Whether printing of the solder paste is completed once or multiple times depends on the distance between the formed solder bumps, the height and shape of the solder bumps, the composition of the solder paste, the particle size of the solder particles, and the like. Although it cannot be generally said, for example, when the distance between the formed solder bumps is extremely small, it is desirable to perform printing a plurality of times. It is desirable to perform printing once.
【００６０】これは、マスクを用いて、一回の印刷で半
田ペーストの印刷を行う場合、形成する半田バンプ間の
距離が狭い場合には、マスクが有する開口同士の距離も
短くなり、このような場合、マスクの機械的強度が弱く
なり、半田ペーストを印刷する際に、マスクに破損や反
りが発生するおそれがあるからである。特に、マスクの
開口が、マスクの裏側に向かって拡径する形状のテーパ
を有している場合に、マスクの機械的強度が弱くなるお
それが高い。This is because when a solder paste is printed in one printing using a mask, when the distance between the formed solder bumps is small, the distance between the openings of the mask becomes short. In such a case, the mechanical strength of the mask is weakened, and the mask may be damaged or warped when printing the solder paste. In particular, when the opening of the mask has a taper whose diameter increases toward the back side of the mask, the mechanical strength of the mask is likely to be reduced.
【００６１】上記第二の半田ペースト印刷工程におい
て、半田ペーストの印刷を複数回に分け行う具体的な方
法としては、例えば、以下に説明するような方法を用い
ることができる。図３（ａ）〜（ｂ）は、第二の半田ペ
ースト印刷工程において、半田ペーストを印刷する方法
の一例を模式的に示す断面図である。In the second solder paste printing step, as a specific method of performing the solder paste printing in a plurality of times, for example, the following method can be used. FIGS. 3A and 3B are cross-sectional views schematically showing an example of a method of printing a solder paste in the second solder paste printing step.
【００６２】図３（ａ）に示すように、全半田バンプ形
成用開口の一部に対向する部分にのみ開口が形成され、
開口同士の間隔が広くとられたマスク２２４を用いて、
第二の半田ペースト印刷工程における１回目の半田ペー
スト印刷を行い、半田ペースト層２２７ａを形成し、次
に、（ｂ）に示すように、２回目の印刷で、１回目に印
刷されなかった半田バンプ形成用開口に対向する部分に
開口が形成されたマスク２２５を用いて印刷処理を行
い、半田ペースト層２２７ｂを形成する。As shown in FIG. 3A, an opening is formed only in a portion opposed to a part of all the solder bump forming openings.
Using a mask 224 in which the distance between the openings is wide,
The first solder paste printing in the second solder paste printing step is performed to form a solder paste layer 227a. Then, as shown in (b), in the second printing, the solder not printed first is printed. A printing process is performed using a mask 225 having an opening formed in a portion facing the opening for forming a bump to form a solder paste layer 227b.
【００６３】このような開口同士の間隔が広くとられた
マスクでは、マスクの機械的強度を充分に高く保つこと
ができる。ここで、「開口同士の間隔が広くとられた」
とは、マスクの全半田バンプ形成用開口に対向する部分
に開口が形成された場合と比較して、マスクの開口同士
の間隔が広くとられていることを意味する。In a mask in which the distance between the openings is widened, the mechanical strength of the mask can be kept sufficiently high. Here, "the spacing between the openings was widened"
This means that the space between the openings of the mask is wider than that in the case where the openings are formed in the portion of the mask that faces all the solder bump forming openings.
【００６４】具体的には、マスクを用いて第二の半田ペ
ースト印刷工程を行う際に、例えば、１回目の印刷で、
隔列の半田バンプ形成用開口に対向する部分に開口を有
するマスクを用い、隔列の半田バンプ形成用開口上に半
田ペースト層を形成し、２回目の印刷で、残りの半田バ
ンプ形成用開口上に半田ペースト層を形成する。Specifically, when performing the second solder paste printing step using a mask, for example, in the first printing,
Using a mask having an opening at a portion opposite to the opening for forming the solder bumps in the separate row, a solder paste layer is formed on the opening for forming the solder bumps in the separate row, and the remaining openings for forming the solder bumps are formed by the second printing. A solder paste layer is formed thereon.
【００６５】なお、２回目以降の印刷においては、マス
クの裏側の、前に形成した半田ペースト層に対向する部
分に凹部（以下、ザクリともいう）が形成されたマスク
を用いることが望ましい。ザクリ２２５ａが形成された
マスク２２５（図３（ｂ）参照）を用いることにより、
マスク２２５による先に印刷した半田ペースト層２２７
ａの損傷をなくすとともに、半田ペーストがマスクの裏
側に付着し、続いてソルダーレジスト層２１４の表面に
付着することに起因する短絡を防止することができるか
らである。In the second and subsequent printings, it is desirable to use a mask having a concave portion (hereinafter also referred to as a counterbore) in a portion on the back side of the mask facing the previously formed solder paste layer. By using the mask 225 (see FIG. 3B) on which the counterbore 225a is formed,
Solder paste layer 227 previously printed with mask 225
This is because it is possible to prevent the short circuit caused by the solder paste adhering to the back side of the mask and subsequently adhering to the surface of the solder resist layer 214 as well as to prevent the damage of the solder paste a.
【００６６】このような（ａ）〜（ｄ）の工程を経るこ
とにより、第一の半田ペースト印刷工程で印刷した半田
ペーストが、ソルダーレジスト層上に形成した認識マー
ク用開口を覆い隠すことなく、形状や高さ等の均一性に
優れ、相互間で短絡の発生することのない半田バンプを
設けるための半田ペースト層を形成することができる。Through the steps (a) to (d), the solder paste printed in the first solder paste printing step does not obscure the recognition mark opening formed on the solder resist layer. It is possible to form a solder paste layer for providing solder bumps having excellent uniformity in shape, height, and the like and no short circuit between them.
【００６７】次に、第一の本発明の多層プリント配線板
の製造方法の全製造工程について、工程順に説明する。 （１）第一の本発明の多層プリント配線板の製造方法に
おいては、まず、基板上に導体回路を形成する。具体的
には、例えば、基板の両面に無電解めっき処理等を施す
ことによりベタの導体層を形成した後、該導体層上に導
体回路パターンに対応したエッチングレジストを形成
し、その後、エッチングを行うことにより形成すればよ
い。なお、無電解めっき処理を施した後、電解めっきを
施すことにより導体層の厚さを厚くしてもよい。上記基
板としては、樹脂基板が望ましく、具体的には、例え
ば、ガラスエポキシ基板、ポリイミド基板、ビスマレイ
ミド−トリアジン樹脂基板（ＢＴ樹脂基板）、フッ素樹
脂基板等が挙げられる。また、銅張積層板やＲＣＣ基板
等を、ベタの導体層が形成された基板として用いてもよ
い。Next, all the manufacturing steps of the first method for manufacturing a multilayer printed wiring board according to the present invention will be described in the order of steps. (1) In the first method for manufacturing a multilayer printed wiring board according to the present invention, first, a conductive circuit is formed on a substrate. Specifically, for example, after forming a solid conductor layer by performing electroless plating or the like on both surfaces of the substrate, an etching resist corresponding to the conductor circuit pattern is formed on the conductor layer, and thereafter, etching is performed. What is necessary is just to form by performing. After the electroless plating is performed, the thickness of the conductor layer may be increased by performing the electrolytic plating. As the substrate, a resin substrate is desirable, and specific examples thereof include a glass epoxy substrate, a polyimide substrate, a bismaleimide-triazine resin substrate (BT resin substrate), and a fluororesin substrate. Further, a copper-clad laminate, an RCC substrate, or the like may be used as a substrate on which a solid conductor layer is formed.
【００６８】また、必要に応じて、上記無電解めっき処
理を施す際に、予め、この絶縁性基板に貫通孔を形成し
ておき、該貫通孔の壁面にも無電解めっき処理を施すこ
とにより、基板を挟んだ導体回路間を電気的に接続する
スルーホールとしてもよい。また、スルーホールを形成
した場合には、該スルーホール内に樹脂充填材を充填す
ることが望ましい。When performing the above electroless plating if necessary, a through-hole is formed in advance on the insulating substrate, and the electroless plating is also performed on the wall surface of the through-hole. Alternatively, a through hole may be provided to electrically connect the conductor circuits sandwiching the substrate. When a through hole is formed, it is desirable to fill the through hole with a resin filler.
【００６９】（２）次に、必要に応じて、導体回路の表
面の粗化処理を行う。粗化処理方法としては、例えば、
黒化（酸化）−還元処理、有機酸と第二銅錯体とを含む
混合溶液等を用いたエッチング処理、Ｃｕ−Ｎｉ−Ｐ針
状合金めっきによる処理等を用いることができる。(2) Next, if necessary, the surface of the conductor circuit is roughened. As a roughening treatment method, for example,
A blackening (oxidation) -reduction treatment, an etching treatment using a mixed solution containing an organic acid and a cupric complex, a treatment by Cu-Ni-P needle-like alloy plating, and the like can be used.
【００７０】（３）次に、導体回路上に熱硬化性樹脂や
樹脂複合体からなる未硬化の樹脂層を形成するか、また
は、熱可塑性樹脂からなる樹脂層を形成する。上記未硬
化の樹脂絶縁層は、未硬化の樹脂をロールコーター、カ
ーテンコーター等により塗布して成形してもよく、ま
た、未硬化（半硬化）の樹脂フィルムを熱圧着して形成
してもよい。さらに、未硬化の樹脂フィルムの片面に銅
箔等の金属層が形成された樹脂フィルムを貼付してもよ
い。また、熱可塑性樹脂からなる樹脂層は、フィルム状
に成形した樹脂成形体を熱圧着することにより形成する
ことが望ましい。(3) Next, an uncured resin layer made of a thermosetting resin or a resin composite is formed on the conductor circuit, or a resin layer made of a thermoplastic resin is formed. The uncured resin insulating layer may be formed by applying uncured resin by using a roll coater, a curtain coater, or the like, or may be formed by thermocompression bonding an uncured (semi-cured) resin film. Good. Further, a resin film in which a metal layer such as a copper foil is formed on one surface of an uncured resin film may be attached. The resin layer made of a thermoplastic resin is desirably formed by thermocompression bonding a resin molded body formed into a film.
【００７１】上記未硬化の樹脂を塗布する場合には、樹
脂を塗布した後、加熱処理を施す。上記加熱処理を施す
ことにより、未硬化の樹脂を熱硬化させることができ
る。なお、上記熱硬化は、後述するバイアホール用開口
や貫通孔を形成した後に行ってもよい。When applying the uncured resin, a heat treatment is applied after the resin is applied. By performing the heat treatment, the uncured resin can be thermally cured. The thermosetting may be performed after forming a via hole opening and a through hole described later.
【００７２】このような樹脂層の形成において使用する
熱硬化性樹脂の具体例としては、例えば、エポキシ樹
脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹
脂、ビスマレイミド樹脂、ポリオレフィン系樹脂、ポリ
フェニレンエーテル樹脂等が挙げられる。Specific examples of the thermosetting resin used in forming such a resin layer include, for example, epoxy resin, phenol resin, polyimide resin, polyester resin, bismaleimide resin, polyolefin resin, polyphenylene ether resin and the like. No.
【００７３】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。Examples of the epoxy resin include cresol novolak type epoxy resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, phenol novolak type epoxy resin, alkylphenol novolak type epoxy resin, biphenol F type epoxy resin, and naphthalene type epoxy resin. Resin, dicyclopentadiene type epoxy resin, epoxidized product of condensate of phenols and aromatic aldehyde having phenolic hydroxyl group,
Triglycidyl isocyanurate, alicyclic epoxy resin and the like. These may be used alone or in combination of two or more. Thereby, it becomes excellent in heat resistance and the like.
【００７４】上記ポリオレフィン系樹脂としては、例え
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。これらのなかでは、誘電率および誘電正接が
低く、ＧＨｚ帯域の高周波信号を用いた場合でも信号遅
延や信号エラーが発生しにくく、さらには、剛性等の機
械的特性にも優れている点からシクロオレフィン系樹脂
が望ましい。Examples of the polyolefin-based resin include polyethylene, polystyrene, polypropylene, polyisobutylene, polybutadiene, polyisoprene, cycloolefin-based resins, and copolymers of these resins. Among them, cyclo-dielectric materials have low dielectric constant and dielectric loss tangent, are unlikely to cause signal delay and signal error even when a high-frequency signal in the GHz band is used, and are excellent in mechanical characteristics such as rigidity. Olefin resins are desirable.
【００７５】上記シクロオレフィン系樹脂としては、２
−ノルボルネン、５−エチリデン−２−ノルボルネンま
たはこれらの誘導体からなる単量体の単独重合体または
共重合体等が望ましい。上記誘導体としては、上記２−
ノルボルネン等のシクロオレフィンに、架橋を形成する
ためのアミノ基や無水マレイン酸残基あるいはマレイン
酸変性したもの等が結合したもの等が挙げられる。上記
共重合体を合成する場合の単量体としては、例えば、エ
チレン、プロピレン等が挙げられる。また、上記ポリオ
レフィン樹脂は、有機フィラーを含むものであってもよ
い。As the cycloolefin-based resin, 2
Homopolymers or copolymers of monomers comprising -norbornene, 5-ethylidene-2-norbornene or derivatives thereof are desirable. As the above derivative, the above 2-
Examples include those in which an amino group for forming a crosslink, a maleic anhydride residue, or a maleic acid-modified one is bonded to a cycloolefin such as norbornene. Examples of monomers for synthesizing the copolymer include ethylene and propylene. Further, the polyolefin resin may include an organic filler.
【００７６】上記ポリフェニレンエーテル樹脂として
は、例えば、下記化学式（１）で表される繰り返し単位
を有する熱可塑性ポリフェニレンエーテル樹脂や下記化
学式（２）で表される繰り返し単位を有する熱硬化性ポ
リフェニレンエーテル樹脂等が挙げられる。Examples of the polyphenylene ether resin include a thermoplastic polyphenylene ether resin having a repeating unit represented by the following chemical formula (1) and a thermosetting polyphenylene ether resin having a repeating unit represented by the following chemical formula (2) And the like.
【００７７】[0077]
【化１】 Embedded image
【００７８】（式中、ｎは、２以上の整数を表す。）(In the formula, n represents an integer of 2 or more.)
【００７９】[0079]
【化２】 Embedded image
【００８０】（式中、ｍは、２以上の整数を表す。ま
た、Ｒ1 、Ｒ2 は、メチレン基、エチレン基または−Ｃ
Ｈ2 −Ｏ−ＣＨ2 −を表し、両者は同一であってもよい
し、異なっていてもよい。）(Wherein, m represents an integer of 2 or more. R 1 and R 2 represent a methylene group, an ethylene group or a —C
Represents H 2 —O—CH 2 —, both of which may be the same or different. )
【００８１】また、上記化学式（１）で表される繰り返
し単位を有する熱可塑性ポリフェニレンエーテル樹脂
は、ベンゼン環にメチル基が結合した構造を有している
が、本発明で用いることのできるポリフェニレンエーテ
ル樹脂としては、上記メチル基が、エチル基等の他のア
ルキル基等で置換された誘導体や、メチル基の水素がフ
ッ素で置換された誘導体等であってもよい。The thermoplastic polyphenylene ether resin having a repeating unit represented by the above chemical formula (1) has a structure in which a methyl group is bonded to a benzene ring, but the polyphenylene ether which can be used in the present invention. The resin may be a derivative in which the above-mentioned methyl group is substituted with another alkyl group such as an ethyl group, or a derivative in which hydrogen of a methyl group is substituted with fluorine.
【００８２】また、上記熱可塑性樹脂としては、例え
ば、ポリエーテルスルフォン、ポリスルフォン等が挙げ
られる。また、熱硬化性樹脂と熱可塑性樹脂との複合体
（樹脂複合体）としては、熱硬化性樹脂と熱可塑性樹脂
とを含むものであれば特に限定されず、その具体例とし
ては、例えば、粗化面形成用樹脂組成物等が挙げられ
る。Examples of the thermoplastic resin include polyether sulfone and polysulfone. Further, the composite of the thermosetting resin and the thermoplastic resin (resin composite) is not particularly limited as long as it contains a thermosetting resin and a thermoplastic resin, and specific examples thereof include, for example, And a resin composition for forming a roughened surface.
【００８３】上記粗化面形成用樹脂組成物としては、例
えば、酸、アルカリおよび酸化剤から選ばれる少なくと
も１種からなる粗化液に対して難溶性の未硬化の耐熱性
樹脂マトリックス中に、酸、アルカリおよび酸化剤から
選ばれる少なくとも１種からなる粗化液に対して可溶性
の物質が分散されたもの等が挙げられる。なお、上記
「難溶性」および「可溶性」という語は、同一の粗化液
に同一時間浸漬した場合に、相対的に溶解速度の早いも
のを便宜上「可溶性」といい、相対的に溶解速度の遅い
ものを便宜上「難溶性」と呼ぶ。As the resin composition for forming a roughened surface, for example, an uncured heat-resistant resin matrix which is hardly soluble in a roughening solution comprising at least one selected from an acid, an alkali and an oxidizing agent is used. Examples thereof include those in which a substance soluble in a roughening liquid comprising at least one selected from an acid, an alkali, and an oxidizing agent is dispersed. Note that the terms "sparingly soluble" and "soluble" are referred to as "soluble" for convenience when a substance having a relatively high dissolution rate is immersed in the same roughening solution for the same time, and the relative dissolution rate is relatively low. The slower one is called "poorly soluble" for convenience.
【００８４】上記耐熱性樹脂マトリックスとしては、層
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。後述す
るバイアホール用開口を形成する工程において、露光現
像処理により開口を形成することができるからである。The heat-resistant resin matrix is preferably a matrix capable of maintaining the shape of the roughened surface when the roughened surface is formed on the interlayer resin insulating layer using the roughening solution. , Thermoplastic resins, and composites thereof. Further, a photosensitive resin may be used. This is because, in a step of forming a via hole opening described later, the opening can be formed by exposure and development processing.
【００８５】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、上記熱
硬化性樹脂を感光化する場合は、メタクリル酸やアクリ
ル酸等を用い、熱硬化基を（メタ）アクリル化反応させ
る。特にエポキシ樹脂の（メタ）アクリレートが望まし
い。さらに、１分子中に、２個以上のエポキシ基を有す
るエポキシ樹脂がより望ましい。上述の粗化面を形成す
ることができるばかりでなく、耐熱性等にも優れている
ため、ヒートサイクル条件下においても、導体回路に応
力の集中が発生せず、導体回路と層間樹脂絶縁層との間
で剥離が発生しにくい。Examples of the thermosetting resin include an epoxy resin, a phenol resin, a polyimide resin, a polyolefin resin, a fluororesin and the like. When the thermosetting resin is photosensitized, the thermosetting group is subjected to a (meth) acrylation reaction using methacrylic acid, acrylic acid, or the like. Particularly, a (meth) acrylate of an epoxy resin is desirable. Further, an epoxy resin having two or more epoxy groups in one molecule is more desirable. In addition to being able to form the above-described roughened surface, it is also excellent in heat resistance and the like, so that stress is not concentrated on the conductor circuit even under heat cycle conditions, and the conductor circuit and the interlayer resin insulation layer Peeling hardly occurs between the substrate and the substrate.
【００８６】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、２種以
上併用してもよい。Examples of the thermoplastic resin include phenoxy resin, polyether sulfone, polysulfone, polyphenylene sulfone, polyphenylene sulfide, polyphenyl ether, polyether imide and the like. These may be used alone or in combination of two or more.
【００８７】上記酸、アルカリおよび酸化剤から選ばれ
る少なくとも１種からなる粗化液に対して可溶性の物質
は、無機粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹
脂および液相ゴムから選ばれる少なくとも１種であるこ
とが望ましい。The substance soluble in the roughening liquid comprising at least one selected from the above-mentioned acids, alkalis and oxidizing agents is selected from inorganic particles, resin particles, metal particles, rubber particles, liquid resin and liquid rubber. It is desirable that it is at least one kind.
【００８８】上記無機粒子としては、例えば、アルミニ
ウム化合物、カルシウム化合物、カリウム化合物、マグ
ネシウム化合物、ケイ素化合物等が挙げられる。これら
は単独で用いてもよいし、２種以上併用してもよい。Examples of the inorganic particles include aluminum compounds, calcium compounds, potassium compounds, magnesium compounds, silicon compounds and the like. These may be used alone or in combination of two or more.
【００８９】上記アルミニウム化合物としては、例え
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、例えば、炭酸カリウム等が挙げられ、上記マグ
ネシウム化合物としては、例えば、マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等が挙げられ、
上記ケイ素化合物としては、例えば、シリカ、ゼオライ
ト等が挙げられる。これらは単独で用いてもよいし、２
種以上併用してもよい。Examples of the aluminum compound include alumina and aluminum hydroxide. Examples of the calcium compound include calcium carbonate and
Calcium hydroxide and the like, as the potassium compound, for example, potassium carbonate and the like, as the magnesium compound, for example, magnesia, dolomite, basic magnesium carbonate, talc and the like,
Examples of the silicon compound include silica and zeolite. These may be used alone or 2
More than one species may be used in combination.
【００９０】上記アルミナ粒子は、ふっ酸で溶解除去す
ることができ、炭酸カルシウムは塩酸で溶解除去するこ
とができる。また、ナトリウム含有シリカやドロマイト
はアルカリ水溶液で溶解除去することができる。The alumina particles can be dissolved and removed with hydrofluoric acid, and calcium carbonate can be dissolved and removed with hydrochloric acid. Further, sodium-containing silica and dolomite can be dissolved and removed with an alkaline aqueous solution.
【００９１】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも１種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂（メラミン樹脂、尿素
樹脂、グアナミン樹脂等）、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等が挙げられる。これらは、単独
で用いてもよく、２種以上併用してもよい。Examples of the resin particles include those made of a thermosetting resin, a thermoplastic resin and the like. When immersed in a roughening liquid comprising at least one selected from acids, alkalis and oxidizing agents, There is no particular limitation as long as the dissolution rate is faster than the heat-resistant resin matrix,
Specifically, for example, amino resin (melamine resin, urea resin, guanamine resin, etc.), epoxy resin, phenol resin, phenoxy resin, polyimide resin, polyphenylene resin, polyolefin resin, fluororesin, bismaleimide-triazine resin and the like can be mentioned. Can be These may be used alone or in combination of two or more.
【００９２】上記樹脂粒子は予め硬化処理されているこ
とが必要である。硬化させておかないと上記樹脂粒子が
樹脂マトリックスを溶解させる溶剤に溶解してしまうた
め、均一に混合されてしまい、酸や酸化剤で樹脂粒子の
みを選択的に溶解除去することができないからである。It is necessary that the resin particles have been cured beforehand. If not cured, the resin particles will dissolve in the solvent that dissolves the resin matrix, so they will be uniformly mixed, and it will not be possible to selectively dissolve and remove only the resin particles with an acid or oxidizing agent. is there.
【００９３】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等が挙げられる。これらは、単独で用いても
よく、２種以上併用してもよい。また、上記金属粒子
は、絶縁性を確保するために、表層が樹脂等により被覆
されていてもよい。The metal particles include, for example, gold, silver,
Examples include copper, tin, zinc, stainless steel, aluminum, nickel, iron, lead, and the like. These may be used alone or in combination of two or more. The metal particles may have a surface layer coated with a resin or the like in order to ensure insulation.
【００９４】上記ゴム粒子としては、例えば、アクリロ
ニトリル−ブタジエンゴム、ポリクロロプレンゴム、ポ
リイソプレンゴム、アクリルゴム、多硫系剛性ゴム、フ
ッ素ゴム、ウレタンゴム、シリコーンゴム、ＡＢＳ樹脂
等が挙げられる。Examples of the rubber particles include acrylonitrile-butadiene rubber, polychloroprene rubber, polyisoprene rubber, acrylic rubber, polysulfur-based rigid rubber, fluorine rubber, urethane rubber, silicone rubber, ABS resin and the like.
【００９５】また、上記ゴム粒子として、例えば、ポリ
ブタジエンゴム、エポキシ変性、ウレタン変性、（メ
タ）アクリロニトリル変性等の各種変性ポリブタジエン
ゴム、カルボキシル基を含有した（メタ）アクリロニト
リル・ブタジエンゴム等を使用することもできる。これ
らの可溶性の物質は、単独で用いてもよいし、２種以上
併用してもよい。As the rubber particles, for example, various modified polybutadiene rubbers such as polybutadiene rubber, epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and (meth) acrylonitrile-butadiene rubber containing a carboxyl group can be used. Can also. These soluble substances may be used alone or in combination of two or more.
【００９６】上記液相樹脂としては、上記熱硬化性樹脂
の未硬化溶液を使用することができ、このような液相樹
脂の具体例としては、例えば、未硬化のエポキシオリゴ
マーとアミン系硬化剤の混合液等が挙げられる。上記液
相ゴムとしては、例えば、上記したポリブタジエンゴ
ム、エポキシ変性、ウレタン変性、（メタ）アクリロニ
トリル変性等の各種変性ポリブタジエンゴム、カルボキ
シル基を含有した（メタ）アクリロニトリル・ブタジエ
ンゴム等の未硬化溶液等を使用することができる。An uncured solution of the thermosetting resin can be used as the liquid phase resin. Specific examples of such a liquid phase resin include, for example, an uncured epoxy oligomer and an amine-based curing agent. And the like. Examples of the liquid phase rubber include the above-mentioned polybutadiene rubber, various modified polybutadiene rubbers such as epoxy-modified, urethane-modified, (meth) acrylonitrile-modified, and uncured solutions such as (meth) acrylonitrile-butadiene rubber containing a carboxyl group. Can be used.
【００９７】上記液相樹脂や液相ゴムを用いて上記感光
性樹脂組成物を調製する場合には、耐熱性樹脂マトリッ
クスと可溶性の物質とが均一に相溶しない（つまり相分
離するように）ように、これらの物質を選択する必要が
ある。上記基準により選択された耐熱性樹脂マトリック
スと可溶性の物質とを混合することにより、上記耐熱性
樹脂マトリックスの「海」の中に液相樹脂または液相ゴ
ムの「島」が分散している状態、または、液相樹脂また
は液相ゴムの「海」の中に、耐熱性樹脂マトリックスの
「島」が分散している状態の感光性樹脂組成物を調製す
ることができる。When the photosensitive resin composition is prepared using the liquid resin or the liquid rubber, the heat-resistant resin matrix and the soluble substance are not uniformly compatible (that is, the phases are separated). As such, these materials need to be selected. By mixing a heat-resistant resin matrix and a soluble substance selected according to the above criteria, a state in which "islands" of liquid-phase resin or liquid-phase rubber are dispersed in the "sea" of the heat-resistant resin matrix Alternatively, a photosensitive resin composition in which "islands" of a heat-resistant resin matrix are dispersed in a "sea" of a liquid phase resin or a liquid phase rubber can be prepared.
【００９８】（４）次に、その材料として熱硬化性樹脂
や樹脂複合体を用いた層間樹脂絶縁層を形成する場合に
は、未硬化の樹脂絶縁層に硬化処理を施すとともに、バ
イアホール用開口を形成し、層間樹脂絶縁層とする。上
記バイアホール用開口は、レーザ処理により形成するこ
とが望ましい。上記レーザ処理は、上記硬化処理前に行
ってもよいし、硬化処理後に行ってもよい。また、感光
性樹脂からなる層間樹脂絶縁層を形成した場合には、露
光、現像処理を行うことにより、バイアホール用開口を
設けてもよい。なお、この場合、露光、現像処理は、上
記硬化処理前に行う。(4) Next, when forming an interlayer resin insulating layer using a thermosetting resin or a resin composite as the material, an uncured resin insulating layer is subjected to a hardening treatment and a via hole is formed. An opening is formed to form an interlayer resin insulation layer. The via hole opening is desirably formed by laser processing. The laser processing may be performed before the curing processing or may be performed after the curing processing. In the case where an interlayer resin insulating layer made of a photosensitive resin is formed, an opening for a via hole may be provided by performing exposure and development processes. In this case, the exposure and development processes are performed before the above-described curing process.
【００９９】また、その材料として熱可塑性樹脂を用い
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。When forming an interlayer resin insulation layer using a thermoplastic resin as the material, a via hole opening is formed in the resin layer made of the thermoplastic resin by laser processing to form an interlayer resin insulation layer. be able to.
【０１００】このとき、使用するレーザとしては、例え
ば、炭酸ガスレーザ、エキシマレーザ、ＵＶレーザ、Ｙ
ＡＧレーザ等が挙げられる。これらのレーザは、形成す
るバイアホール用開口の形状等を考慮して使い分けても
よい。At this time, as a laser to be used, for example, a carbon dioxide gas laser, an excimer laser, a UV laser,
An AG laser and the like can be mentioned. These lasers may be properly used in consideration of the shape of the via hole opening to be formed.
【０１０１】上記バイアホール用開口を形成する場合、
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光照射することにより、一度に多数のバイアホ
ール用開口を形成することができる。また、短パルスの
炭酸ガスレーザを用いて、バイアホール用開口を形成す
ると、開口内の樹脂残りが少なく、開口周縁の樹脂に対
するダメージが小さい。When forming the via hole opening,
By irradiating laser light with a hologram excimer laser through a mask, a large number of via hole openings can be formed at once. Further, when the via hole opening is formed using a short-pulse carbon dioxide laser, the amount of resin remaining in the opening is small, and the damage to the resin at the periphery of the opening is small.
【０１０２】また、光学系レンズとマスクとを介してレ
ーザ光を照射することにより、一度に多数のバイアホー
ル用開口を形成することができる。光学系レンズとマス
クとを介することにより、同一強度で、かつ、照射角度
が同一のレーザ光を複数の部分に同時に照射することが
できるからである。By irradiating a laser beam through an optical lens and a mask, a large number of via hole openings can be formed at once. This is because a plurality of portions can be simultaneously irradiated with laser light having the same intensity and the same irradiation angle through the optical lens and the mask.
【０１０３】上記マスクに形成された貫通孔は、レーザ
光のスポット形状を真円にするために、真円であること
が望ましく、上記貫通孔の径は、０．１〜２ｍｍ程度が
望ましい。また、上記炭酸ガスレーザを用いる場合、そ
のパルス間隔は、１０-4〜１０-8秒であることが望まし
い。また、開口を形成するためのレーザを照射する時間
は、１０〜５００μ秒であることが望ましい。レーザ光
にてバイアホール用開口を形成した場合、特に炭酸ガス
レーザを用いた場合には、デスミア処理を行うことが望
ましい。The through hole formed in the mask is desirably a perfect circle in order to make the spot shape of the laser beam a perfect circle, and the diameter of the through hole is desirably about 0.1 to 2 mm. When the carbon dioxide laser is used, the pulse interval is desirably 10 −4 to 10 −8 seconds. The time for irradiating the laser for forming the opening is preferably 10 to 500 μsec. In the case where the via hole opening is formed by laser light, particularly when a carbon dioxide gas laser is used, desmearing is desirably performed.
【０１０４】また、上記した方法で形成する層間樹脂絶
縁層の厚さは特に限定されないが、５〜５０μｍが望ま
しい。また、上記バイアホール用開口の開口径は特に限
定されないが、通常、４０〜２００μｍが望ましい。The thickness of the interlayer resin insulating layer formed by the above method is not particularly limited, but is preferably 5 to 50 μm. Further, the opening diameter of the via hole opening is not particularly limited, but is usually preferably 40 to 200 μm.
【０１０５】また、層間樹脂絶縁層を形成した後、必要
に応じて、該層間樹脂絶縁層と基板とを貫通する貫通孔
を形成してもよい。該貫通孔は、ドリル加工やレーザ処
理等を用いて形成すればよい。このような貫通孔を形成
した場合には、後工程で、層間樹脂絶縁層の表面に薄膜
導体層を形成する際に、該貫通孔の壁面にも薄膜導体層
を形成することにより、基板と層間樹脂絶縁層とを挟ん
だ２層の導体回路間は勿論のこと、この２層の導体回路
と基板の両面に形成された２層の導体回路との計４層の
導体回路間を電気的に接続するスルーホールを形成する
ことができる。このようにして導体回路間を接続するこ
とにより、信号伝送距離を短くすることができるため、
信号遅延等が発生しにくくなり、多層プリント配線板の
性能の向上に繋がる。After the formation of the interlayer resin insulation layer, a through hole may be formed through the interlayer resin insulation layer and the substrate, if necessary. The through holes may be formed by drilling, laser processing, or the like. When such a through-hole is formed, in a later step, when forming the thin-film conductor layer on the surface of the interlayer resin insulating layer, the thin-film conductor layer is also formed on the wall surface of the through-hole, whereby Not only between the two conductor circuits sandwiching the interlayer resin insulation layer but also between the two conductor circuits and the two conductor circuits formed on both sides of the substrate, a total of four conductor circuits are electrically connected. Can be formed. By connecting the conductor circuits in this way, the signal transmission distance can be shortened,
Signal delay and the like hardly occur, which leads to improvement in performance of the multilayer printed wiring board.
【０１０６】（５）次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面と上記工程で貫通孔を形成し
た場合には貫通孔の内壁とに、必要に応じて、酸または
酸化剤を用いて粗化面を形成する。上記酸としては、硫
酸、硝酸、塩酸、リン酸、蟻酸等が挙げられ、上記酸化
剤としては、クロム酸、クロム硫酸、過マンガン酸ナト
リウム等の過マンガン酸塩等が挙げられる。また、上記
粗化面の形成は、プラズマ処理等を用いて行ってもよ
い。(5) Next, the surface of the interlayer resin insulating layer including the inner wall of the opening for the via hole and the inner wall of the through hole when the through hole is formed in the above step, may be acid or oxidized as necessary. A roughened surface is formed using an agent. Examples of the acid include sulfuric acid, nitric acid, hydrochloric acid, phosphoric acid, and formic acid. Examples of the oxidizing agent include chromic acid, chromic sulfuric acid, and permanganates such as sodium permanganate. Further, the formation of the roughened surface may be performed by using a plasma treatment or the like.
【０１０７】また、粗化面を形成した後には、アルカリ
等の水溶液や中和液等を用いて、層間樹脂絶縁層の表面
を中和することが望ましい。次工程に、酸や酸化剤の影
響を与えないようにすることができるからである。After forming the roughened surface, it is desirable to neutralize the surface of the interlayer resin insulating layer using an aqueous solution of an alkali or the like or a neutralizing solution. This is because the next step can be prevented from being affected by an acid or an oxidizing agent.
【０１０８】（６）次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面と、上記工程で貫通孔を形成
した場合には貫通孔の内壁とに、必要に応じて、酸や酸
化剤等を用いて粗化面を形成する。なお、この粗化面
は、層間樹脂絶縁層とその上に形成する薄膜導体層との
密着性を高めるために形成するものであり、層間樹脂絶
縁層と薄膜導体層との間に充分な密着性がある場合には
形成しなくてもよい。(6) Next, if necessary, the surface of the interlayer resin insulating layer including the inner wall of the opening for the via hole and the inner wall of the through hole when the through hole is formed in the above-described step, may be exposed to acid or acid. A roughened surface is formed using an oxidizing agent or the like. The roughened surface is formed in order to enhance the adhesion between the interlayer resin insulating layer and the thin film conductor layer formed thereon. In the case where there is a property, it may not be formed.
【０１０９】（７）次に、バイアホール用開口を設けた
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、層間樹脂絶
縁層の表面に粗化面を形成しなかった場合には、上記薄
膜導体層は、スパッタリングにより形成することが望ま
しい。なお、無電解めっきにより薄膜導体層を形成する
場合には、被めっき表面に、予め、触媒を付与してお
く。上記触媒としては、例えば、塩化パラジウム等が挙
げられる。(7) Next, a thin film conductor layer is formed on the surface of the interlayer resin insulating layer provided with the via hole opening. The thin film conductor layer can be formed using a method such as electroless plating, sputtering, or vapor deposition. In addition, when the roughened surface is not formed on the surface of the interlayer resin insulating layer, it is preferable that the thin film conductor layer is formed by sputtering. When the thin film conductor layer is formed by electroless plating, a catalyst is previously applied to the surface to be plated. Examples of the catalyst include palladium chloride.
【０１１０】上記薄膜導体層の厚さは特に限定されない
が、該薄膜導体層を無電解めっきにより形成した場合に
は、０．６〜１．２μｍが望ましく、スパッタリングに
より形成した場合には、０．１〜１．０μｍが望まし
い。なお、上記（４）の工程で貫通孔を形成した場合に
は、この工程で貫通孔の内壁面にも金属からなる薄膜導
体層を形成することにより、スルーホールとすることが
できる。The thickness of the thin film conductor layer is not particularly limited, but is preferably 0.6 to 1.2 μm when the thin film conductor layer is formed by electroless plating, and is preferably 0 to 1.2 μm when formed by sputtering. 0.1 to 1.0 μm is desirable. When the through-hole is formed in the step (4), a through-hole can be formed by forming a thin film conductor layer made of metal also on the inner wall surface of the through-hole in this step.
【０１１１】また、上記したように貫通孔の内壁面に薄
膜導体層を形成し、スルーホールとした場合には、この
後、スルーホール内を樹脂充填材で充填することが望ま
しい。上記樹脂充填材としては、例えば、エポキシ樹脂
と硬化剤と無機粒子とを含む樹脂組成物等が挙げられ
る。When the thin-film conductor layer is formed on the inner wall surface of the through-hole as described above to form a through-hole, it is preferable that the inside of the through-hole is thereafter filled with a resin filler. Examples of the resin filler include a resin composition containing an epoxy resin, a curing agent, and inorganic particles.
【０１１２】また、スルーホール内を樹脂充填材により
充填した場合には、スルーホール上に樹脂充填材を覆う
蓋めっき層を形成してもよく、蓋めっき層を形成した場
合には、該蓋めっき層の直上に、バイアホールや半田パ
ッドを形成することができるため、信号伝送距離を短く
することができる。When the inside of the through hole is filled with a resin filler, a cover plating layer covering the resin filler may be formed on the through hole, and when the cover plating layer is formed, the cover plating layer may be formed. Since a via hole and a solder pad can be formed directly on the plating layer, the signal transmission distance can be shortened.
【０１１３】（８）次に、上記薄膜導体層上の一部にド
ライフィルムを用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電気めっきを
行い、上記めっきレジスト非形成部に電気めっき層を形
成する。このとき、バイアホール用開口を電気めっきで
充填してフィールドビア構造としてもよく、バイアホー
ル用開口に導電性ペーストを充填した後、その上に蓋め
っき層を形成してフィールドビア構造としてもよい。(8) Next, a plating resist is formed on a part of the thin film conductor layer using a dry film, and thereafter, electroplating is performed using the thin film conductor layer as a plating lead, and the plating resist non-formed portion is formed. To form an electroplating layer. At this time, the via hole opening may be filled with electroplating to form a field via structure, or after filling the via hole opening with a conductive paste, a lid plating layer may be formed thereon to form a field via structure. .
【０１１４】（９）電気めっき層を形成した後、めっき
レジストを剥離し、めっきレジストの下に存在していた
金属からなる薄膜導体層をエッチングにより除去し、独
立した導体回路とする。エッチング液としては、例え
ば、硫酸−過酸化水素水溶液、過硫酸アンモニウム等の
過硫酸塩水溶液、塩化第二鉄、塩化第二銅、塩酸等が挙
げられる。また、エッチング液として上述した第二銅錯
体と有機酸とを含む混合溶液を用いてもよい。(9) After forming the electroplating layer, the plating resist is peeled off, and the thin film conductor layer made of metal existing under the plating resist is removed by etching to form an independent conductor circuit. Examples of the etchant include a sulfuric acid-hydrogen peroxide aqueous solution, an aqueous solution of a persulfate such as ammonium persulfate, ferric chloride, cupric chloride, and hydrochloric acid. Further, a mixed solution containing the above-described cupric complex and an organic acid may be used as an etching solution.
【０１１５】また、上記（８）および（９）に記載した
方法に代えて、以下の方法を用いることにより導体回路
を形成してもよい。即ち、上記薄膜導体層上の全面に電
気めっき層を形成した後、該電気めっき層上の一部にド
ライフィルムを用いてエッチングレジストを形成し、そ
の後、エッチングレジスト非形成部下の電気めっき層お
よび薄膜導体層をエッチングにより除去し、さらに、エ
ッチングレジストを剥離することにより独立した導体回
路を形成してもよい。Further, a conductor circuit may be formed by using the following method instead of the method described in the above (8) and (9). That is, after forming an electroplating layer on the entire surface of the thin film conductor layer, an etching resist is formed using a dry film on a part of the electroplating layer, and thereafter, an electroplating layer under an etching resist non-formed portion and An independent conductor circuit may be formed by removing the thin-film conductor layer by etching and then removing the etching resist.
【０１１６】（１０）この後、上記（３）〜（９）の工
程を繰り返すことにより、層間樹脂絶縁層上に最上層の
導体回路が形成された基板を作製する。なお、この工程
で最上層の導体回路を形成すると同時に、後工程で認識
マーク用開口を形成した際に、該認識マーク用開口の底
面に露出し、認識マークの一部となる導体層を形成して
もよい。(10) Thereafter, the above steps (3) to (9) are repeated to produce a substrate having the uppermost conductive circuit formed on the interlayer resin insulating layer. At the same time as forming the uppermost conductor circuit in this step, when a recognition mark opening is formed in a later step, a conductor layer that is exposed at the bottom surface of the recognition mark opening and forms a part of the recognition mark is formed. May be.
【０１１７】（１１）次に、上記した（ａ）の工程を行
う。即ち、最上層の導体回路を含む基板上に、ソルダー
レジスト層となる樹脂層を形成し、この樹脂層に複数の
半田バンプ形成用開口を形成すると同時に、下記の半田
ペースト除去工程において、ペースト除去領域の外側に
なるように、認識マーク用開口を形成する。(11) Next, the above step (a) is performed. That is, a resin layer to be a solder resist layer is formed on the substrate including the uppermost conductive circuit, and a plurality of openings for forming solder bumps are formed in the resin layer. An opening for a recognition mark is formed outside the region.
【０１１８】具体的には、未硬化のソルダーレジスト組
成物をロールコータやカーテンコータ等により塗布した
り、フィルム状に成形したソルダーレジスト組成物を圧
着したりして樹脂層を形成し、その後、上記樹脂層にレ
ーザ処理や露光現像処理により上記半田バンプ形成用開
口するとともに、ペースト除去領域の外側になるように
上記認識マーク用開口を形成し、さらに、必要に応じ
て、硬化処理を施すことによりソルダーレジスト層とす
る。More specifically, a resin layer is formed by applying an uncured solder resist composition with a roll coater, a curtain coater, or the like, or by pressing a solder resist composition formed into a film shape, and then forming a resin layer. Opening the solder bump formation opening in the resin layer by laser processing or exposure and development processing, and forming the recognition mark opening so as to be outside the paste removal area, and further performing a hardening treatment as necessary. To form a solder resist layer.
【０１１９】上記ソルダーレジスト層は、例えば、ポリ
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができ、これらの樹脂の具体例としては、例え
ば、層間樹脂絶縁層に用いた樹脂と同様の樹脂等が挙げ
られる。The solder resist layer can be formed using a solder resist composition containing, for example, polyphenylene ether resin, polyolefin resin, fluororesin, thermoplastic elastomer, epoxy resin, polyimide resin and the like. Specific examples include, for example, the same resins as those used for the interlayer resin insulating layer.
【０１２０】また、上記以外のソルダーレジスト組成物
としては、例えば、ノボラック型エポキシ樹脂の（メ
タ）アクリレート、イミダゾール硬化剤、２官能性（メ
タ）アクリル酸エステルモノマー、分子量５００〜５０
００程度の（メタ）アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されて
いることが望ましい。上記ノボラック型エポキシ樹脂の
（メタ）アクリレートとしては、例えば、フェノールノ
ボラックやクレゾールノボラックのグリシジルエーテル
をアクリル酸やメタクリル酸等と反応させたエポキシ樹
脂等が挙げられる。Examples of the solder resist composition other than those described above include, for example, a (meth) acrylate of a novolak type epoxy resin, an imidazole curing agent, a bifunctional (meth) acrylate monomer, and a molecular weight of 500 to 50.
A paste-like fluid containing a polymer of about 00 (meth) acrylate, a thermosetting resin such as a bisphenol-type epoxy resin, a photosensitive monomer such as a polyvalent acrylic monomer, a glycol ether-based solvent, and the like. It is desirable that the viscosity is adjusted to 1 to 10 Pa · s at 25 ° C. Examples of the (meth) acrylate of the novolak epoxy resin include an epoxy resin obtained by reacting glycidyl ether of phenol novolak or cresol novolak with acrylic acid, methacrylic acid, or the like.
【０１２１】上記２官能性（メタ）アクリル酸エステル
モノマーとしては特に限定されず、例えば、各種ジオー
ル類のアクリル酸やメタクリル酸のエステル等が挙げら
れ、その市販品としては、日本化薬社製のＲ−６０４、
ＰＭ２、ＰＭ２１等が挙げられる。The difunctional (meth) acrylic acid ester monomer is not particularly limited, and examples thereof include acrylic acid and methacrylic acid esters of various diols, and commercially available products thereof are manufactured by Nippon Kayaku Co., Ltd. R-604,
PM2, PM21 and the like.
【０１２２】また、上記ソルダーレジスト組成物は、エ
ラストマーや無機フィラーが配合されていてもよい。エ
ラストマーが配合されていることにより、形成されるソ
ルダーレジスト層は、エラストマーの有する柔軟性およ
び反発弾性により、ソルダーレジスト層に応力が作用し
た場合でも、該応力を吸収したり、緩和したりすること
ができ、その結果、多層プリント配線板の製造工程や製
造した多層プリント配線板にＩＣチップ等の電子部品を
搭載した後のソルダーレジスト層にクラックや剥離が発
生することを抑制でき、さらに、クラックが発生した場
合でも該クラックが大きく成長することがほとんどな
い。Further, the above solder resist composition may contain an elastomer or an inorganic filler. Due to the elastomer compounded, the formed solder resist layer absorbs or relieves the stress even when stress acts on the solder resist layer due to the flexibility and rebound resilience of the elastomer. As a result, it is possible to suppress the occurrence of cracks and peeling in the solder resist layer after the electronic component such as an IC chip is mounted on the manufacturing process of the multilayer printed wiring board or the manufactured multilayer printed wiring board. Even when cracks occur, the cracks hardly grow large.
【０１２３】また、上記半田バンプ形成用開口を形成す
る際に用いるレーザとしては、上述したバイアホール用
開口を形成する際に用いるレーザと同様のもの等が挙げ
られる。The laser used in forming the solder bump forming opening may be the same as the laser used in forming the via hole opening described above.
【０１２４】次に、上記ソルダーレジスト層の形成工程
で形成した半田バンプ形成用開口や認識マーク用開口の
底面に露出した導体回路（上記（１０）の工程で認識マ
ーク用導体層を別途形成した場合の該導体層を含む）の
表面に、必要に応じて、めっき処理等を施し、半田パッ
ドおよび認識マークとする。上記半田パッドおよび認識
マークは、ニッケル、パラジウム、金、銀、白金等の耐
食性金属により上記導体回路表面を被覆することにより
形成することができる。具体的には、ニッケル−金、ニ
ッケル−銀、ニッケル−パラジウム、ニッケル−パラジ
ウム−金等の金属により形成することが望ましい。ま
た、上記半田パッドおよび認識マークは、例えば、めっ
き、蒸着、電着等の方法を用いて形成することができる
が、これらのなかでは、被覆層の均一性に優れるという
点からめっきが望ましい。Next, a conductor circuit exposed at the bottom surface of the solder bump forming opening and the recognition mark opening formed in the solder resist layer forming step (the recognition mark conductor layer was separately formed in the step (10)). (Including the conductor layer in such a case), a plating process or the like is performed as necessary to obtain a solder pad and a recognition mark. The solder pad and the recognition mark can be formed by coating the surface of the conductor circuit with a corrosion-resistant metal such as nickel, palladium, gold, silver, and platinum. Specifically, it is desirable to form with metal, such as nickel-gold, nickel-silver, nickel-palladium, and nickel-palladium-gold. Further, the solder pad and the recognition mark can be formed by, for example, a method such as plating, vapor deposition, and electrodeposition. Among these, plating is preferable because of excellent uniformity of the coating layer.
【０１２５】（１２）次に、上記方法により形成された
認識マークおよび半田バンプを有するソルダーレジスト
層に、上記した（ｂ）〜（ｄ）の工程を行うことによ
り、半田ペースト層を形成し、該半田ペースト層にリフ
ロー処理を施すことにより半田層を形成する。なお、上
記リフロー処理は、第一および第二の半田ペースト印刷
工程終了後に行ってもよいし、第一の半田ペースト印刷
工程終了後、または、半田ペースト除去工程終了後に一
度行い、第二の半田ペースト印刷工程終了後に再度行っ
てもよい。(12) Next, a solder paste layer is formed on the solder resist layer having the recognition mark and the solder bump formed by the above method by performing the above-described steps (b) to (d). A solder layer is formed by performing a reflow process on the solder paste layer. The reflow processing may be performed after the first and second solder paste printing steps, or may be performed once after the first solder paste printing step or once after the solder paste removing step, and the second solder paste It may be performed again after the paste printing step is completed.
【０１２６】また、第二の半田ペースト印刷工程で形成
した半田ペースト層にリフロー処理を施す前に、予め、
該半田ペースト層に導電性ピンを取り付けておき、外部
端子と接続するためのＰＧＡ（Pin Grid Array) を形成
してもよい。なお、ソルダーレジスト層の改質のため
に、酸素や四塩化炭素などのプラズマ処理を適時行って
もよい。Before performing the reflow treatment on the solder paste layer formed in the second solder paste printing step,
Conductive pins may be attached to the solder paste layer to form a PGA (Pin Grid Array) for connecting to external terminals. In order to modify the solder resist layer, a plasma treatment using oxygen, carbon tetrachloride, or the like may be performed as appropriate.
【０１２７】また、第一の本発明の多層プリント配線板
の製造方法は、ソルダーレジスト層のほぼ全面に半田バ
ンプ等が形成される設計の多層プリント配線板を製造す
る際にも好適に用いることができる。これについて、以
下に図面を参照しながら簡単に説明する。The method of manufacturing a multilayer printed wiring board according to the first aspect of the present invention is also suitably used when manufacturing a multilayer printed wiring board designed to form solder bumps or the like on almost the entire surface of a solder resist layer. Can be. This will be briefly described below with reference to the drawings.
【０１２８】図４は、第一の本発明の多層プリント配線
板の製造方法の工程の一部を模式的に示す平面図であ
る。多層プリント配線板の製造においては、通常、複数
の多層プリント配線板を同時に製造する。即ち、大判の
基板上に上述した方法を用いて、導体回路と層間樹脂絶
縁層とを順次積層形成し、その後、ソルダーレジスト
層、半田バンプ、認識マーク等を形成することにより、
図４に示すような基板の各区画４０１に、所望の設計の
導体回路（図示せず）、半田バンプ４２７等が形成され
るとともに、区画４０１の外側に認識マーク４３０が形
成され、この大判の基板の隅に半田ペースト印刷用の認
識マーク４４０が形成された多層プリント配線板の集合
体４００を製造する。次いで、この多層プリント配線板
の集合体４００を各区画４０１を含む領域に分割する
（即ち、図４中の破線に沿って切断する）ことにより、
１つの多層プリント配線板とする。なお、半田ペースト
印刷用の認識マーク４４０とは、マスクを用いて半田ペ
ーストを印刷する際に、マスクの位置を決めるために形
成されたマークで、半田ペーストを印刷する際に用いる
メタルマスク等のマスクにも位置決め用のマークが形成
されている。このマスクの位置決め用のマークは、マス
クの認識マーク４４０に相当する位置に開口を形成する
か、または、部分エッチングで凹部を形成し、黒色樹脂
を該凹部に充填し、硬化させることにより形成する。FIG. 4 is a plan view schematically showing a part of the steps of the first method for manufacturing a multilayer printed wiring board according to the present invention. In manufacturing a multilayer printed wiring board, a plurality of multilayer printed wiring boards are usually manufactured simultaneously. That is, by using the above-described method on a large-sized substrate, a conductive circuit and an interlayer resin insulating layer are sequentially laminated and formed, and then, a solder resist layer, a solder bump, a recognition mark, and the like are formed.
A conductor circuit (not shown) of a desired design, a solder bump 427, and the like are formed in each section 401 of the substrate as shown in FIG. 4, and a recognition mark 430 is formed outside the section 401. The assembly 400 of the multilayer printed wiring board having the solder paste printing recognition marks 440 formed at the corners of the substrate is manufactured. Next, the assembly 400 of the multilayer printed wiring board is divided into regions including the respective sections 401 (that is, cut along the broken lines in FIG. 4).
One multilayer printed wiring board is used. Note that the solder paste printing recognition mark 440 is a mark formed for determining the position of the mask when printing the solder paste using a mask, such as a metal mask used when printing the solder paste. Marks for positioning are also formed on the mask. The mark for positioning the mask is formed by forming an opening at a position corresponding to the recognition mark 440 of the mask, or forming a concave portion by partial etching, filling the concave portion with black resin, and curing. .
【０１２９】このように、多層プリント配線板の集合体
を製造する場合においては、第一の本発明の製造方法の
（ａ）〜（ｄ）の工程等を経て半田バンプを形成するこ
とができる。この場合、上記（ａ）工程において、認識
マーク用開口を形成する領域をペースト除去領域（図４
中、２点鎖線で囲まれているＢ領域）の外側とすること
により、上記認識マーク用開口に半田ペーストが付着す
ることがないため、半導体チップの実装工程において、
認識マークの位置がわからなくなったり、認識マークの
位置を誤認することにより、半導体チップを適切に実装
することができないといった事態を回避することができ
る。なお、上述したように、ソルダーレジスト層の中央
付近に半田バンプ形成用開口が密に存在する多層プリン
ト配線板を複数同時に製造する場合には、第一の半田ペ
ースト印刷工程で、多層プリント配線板となる区画４０
１の中央付近にのみ半田ペーストを印刷すればよい。ま
た、上記方法により製造された多層プリント配線板も、
本発明の一つである。As described above, when an assembly of multilayer printed wiring boards is manufactured, solder bumps can be formed through the steps (a) to (d) of the first manufacturing method of the present invention. . In this case, in the step (a), the area where the opening for the recognition mark is formed is replaced with the paste removal area (FIG. 4).
In the semiconductor chip mounting process, since the solder paste does not adhere to the above-described opening for the recognition mark by setting the outer side to the outside of the region B surrounded by the two-dot chain line).
It is possible to avoid a situation in which the semiconductor chip cannot be mounted properly by losing the position of the recognition mark or misidentifying the position of the recognition mark. As described above, when a plurality of multilayer printed wiring boards in which openings for forming solder bumps are densely provided near the center of the solder resist layer are manufactured at the same time, in the first solder paste printing process, Section 40 that becomes
The solder paste may be printed only in the vicinity of the center of No. 1. Also, the multilayer printed wiring board manufactured by the above method,
This is one of the present invention.
【０１３０】次に、第二の本発明の多層プリント配線板
の製造方法について説明する。第二の本発明の多層プリ
ント配線板の製造方法は、導体回路を形成した基板上
に、層間樹脂絶縁層と導体回路とを積層形成した後、最
上層の導体回路上に、複数の半田バンプ形成用開口を有
するソルダーレジスト層を設け、上記半田バンプ形成用
開口に半田ペーストを印刷して半田バンプを形成する多
層プリント配線板の製造方法であって、少なくとも下記
（Ａ）〜（Ｄ）の工程を行うことを特徴とする多層プリ
ント配線板の製造方法。 （Ａ）ソルダーレジスト層となる樹脂層に上記半田バン
プ形成用開口を形成する際、同時に、下記（Ｃ）工程で
半田ペーストを除去する領域の外側に、認識マーク用開
口およびコンデンサ実装用開口を形成する開口形成工
程、（Ｂ）ソルダーレジスト層上の複数の半田バンプ形
成用開口を含む一定領域に、１回以上半田ペーストを印
刷し、上記半田バンプ形成用開口に半田ペーストを充填
する第一の半田ペースト印刷工程、（Ｃ）半田バンプ形
成用開口に充填した半田ペースト以外の半田ペーストを
除去し、半田ペーストの表面とソルダーレジスト層の表
面とを略同一平面とする半田ペースト除去工程、およ
び、（Ｄ）１回以上の半田ペーストの印刷を行う第二の
半田ペースト印刷工程。Next, a method of manufacturing the multilayer printed wiring board according to the second embodiment of the present invention will be described. The method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention is a method for manufacturing a multilayer printed wiring board, comprising: laminating and forming an interlayer resin insulating layer and a conductive circuit on a substrate on which a conductive circuit is formed; A method for manufacturing a multilayer printed wiring board, wherein a solder resist layer having an opening for forming is provided, and a solder paste is printed on the opening for forming a solder bump to form a solder bump, at least the following (A) to (D) A method for manufacturing a multilayer printed wiring board, comprising performing a step. (A) When the solder bump forming opening is formed in the resin layer to be the solder resist layer, at the same time, the recognition mark opening and the capacitor mounting opening are formed outside the region where the solder paste is removed in the following step (C). Forming an opening to be formed, (B) printing solder paste at least once in a fixed area including a plurality of solder bump forming openings on the solder resist layer, and filling the solder bump forming opening with the solder paste; Solder paste printing step, (C) a solder paste removing step of removing solder paste other than the solder paste filled in the solder bump forming opening, and making the surface of the solder paste and the surface of the solder resist layer substantially flush with each other; And (D) a second solder paste printing step of printing the solder paste one or more times.
【０１３１】上記第二の本発明の多層プリント配線板の
製造方法では、ソルダーレジスト層となる樹脂層に上記
半田バンプ形成用開口を形成する際、同時に、下記
（Ｃ）工程で半田ペーストを除去する領域（ペースト除
去領域）の外側に、認識マーク用開口およびコンデンサ
実装用開口を形成した後、第一の本発明の多層プリント
配線板の製造方法と同様に、第一の半田ペースト印刷工
程と第二の半田ペースト印刷工程を行うので、半田ペー
スト除去工程で認識マーク用開口やコンデンサ実装用開
口に半田ペーストが付着することはない。In the method of manufacturing a multilayer printed wiring board according to the second aspect of the present invention, when the opening for forming the solder bump is formed in the resin layer serving as the solder resist layer, the solder paste is simultaneously removed in the following step (C). After the recognition mark opening and the capacitor mounting opening are formed outside the region (paste removal region) to be formed, the first solder paste printing step is performed in the same manner as the first method of manufacturing a multilayer printed wiring board of the present invention. Since the second solder paste printing step is performed, the solder paste does not adhere to the recognition mark opening or the capacitor mounting opening in the solder paste removing step.
【０１３２】従って、半導体チップの実装工程におい
て、認識マークの位置がわからなくなったり、認識マー
クの位置を誤認することにより、半導体チップを適切に
実装することができないといった事態を回避することが
できるとともに、コンデンサ実装用開口に半田ペースト
が付着し、その後、形成された半田層が酸化することに
より、コンデンサ実装時に使用する半田ペーストとの濡
れ性が悪くなり、コンデンサを実装することができない
といった事態を回避することができる。Therefore, in the semiconductor chip mounting process, it is possible to avoid the situation that the position of the recognition mark is not known or the position of the recognition mark is erroneously recognized, whereby the semiconductor chip cannot be mounted properly. However, the solder paste adheres to the capacitor mounting opening, and then the formed solder layer is oxidized, which deteriorates the wettability with the solder paste used when mounting the capacitor, making it impossible to mount the capacitor. Can be avoided.
【０１３３】なお、第二の本発明では、ペースト除去領
域の外側に、認識マーク用開口およびコンデンサ実装用
開口の二つの開口を形成するという点が、認識マーク用
開口のみを形成する第一の本発明と異なるのみで、その
ほかの点は、第一の本発明と同様であるので、コンデン
サ実装用開口の形成について主に説明し、その他の点に
ついては説明を省略する。In the second aspect of the present invention, the point that the two openings of the recognition mark opening and the capacitor mounting opening are formed outside the paste removal region is the first formation of the recognition mark opening alone. Since only the difference from the present invention is the same as the first present invention, the formation of the capacitor mounting opening will be mainly described, and the description of the other points will be omitted.
【０１３４】図５（ａ）は、認識マーク用開口５３０と
コンデンサ実装用開口５４０とが形成された多層プリン
ト配線板５００を模式的に示した平面図であり、（ｂ）
は、その断面図である。コンデンサ実装用開口は、上述
したように、コンデンサを実装するための開口であり、
図５に示したように、ペースト除去領域（Ｂ領域）の外
側に形成することにより、半田ペースト除去工程でコン
デンサ実装用開口に半田ペーストが付着するのを防止す
ることができる。FIG. 5A is a plan view schematically showing a multilayer printed wiring board 500 in which a recognition mark opening 530 and a capacitor mounting opening 540 are formed, and FIG.
Is a sectional view of the same. The capacitor mounting opening is an opening for mounting a capacitor as described above,
As shown in FIG. 5, by forming the solder paste outside the paste removal area (area B), it is possible to prevent the solder paste from attaching to the capacitor mounting opening in the solder paste removal step.
【０１３５】この後、露出した導体回路にはめっき処理
を施しておき、コンデンサを実装する際には、このコン
デンサ実装用開口に半田ペーストを印刷してコンデンサ
をその上に載置するか、または、半田ペーストを印刷し
たコンデンサをコンデンサ実装用開口に載置した後、リ
フローを行うことによりコンデンサを実装する。Thereafter, the exposed conductor circuit is subjected to plating, and when mounting the capacitor, solder paste is printed on the opening for mounting the capacitor, and the capacitor is mounted thereon. After mounting the capacitor on which the solder paste is printed in the capacitor mounting opening, the capacitor is mounted by performing reflow.
【０１３６】もし、半田ペースト除去工程で、半田ペー
ストがコンデンサ実装用開口に付着した場合、半田バン
プ形成時のリフロー工程でこの半田ペーストは半田層と
なり、次のコンデンサ実装時までに酸化されてしまう。
このような酸化された半田層は、半田ペーストをはじく
ため、後のコンデンサ実装時に半田ペーストがコンデン
サ実装用開口にうまく充填されず、その結果、コンデン
サを良好に実装することができなくなってしまうのであ
る。If the solder paste adheres to the capacitor mounting opening in the solder paste removing step, this solder paste becomes a solder layer in the reflow step when forming the solder bumps and is oxidized by the next capacitor mounting. .
Since such an oxidized solder layer repels the solder paste, the solder paste is not filled in the capacitor mounting opening at the time of mounting the capacitor later, and as a result, the capacitor cannot be mounted well. is there.
【０１３７】コンデンサ実装用開口の数は特に限定され
ず、多層プリント配線板の種類等に応じて、適切な数を
設定すればよい。また、コンデンサ実装用開口の形成位
置も、上記ペースト除去領域の外側であれば、特に限定
されない。The number of openings for mounting capacitors is not particularly limited, and an appropriate number may be set according to the type of the multilayer printed wiring board and the like. Further, the formation position of the capacitor mounting opening is not particularly limited as long as it is outside the paste removal region.
【０１３８】上記認識マーク用開口は、上述した第一の
本発明の多層プリント配線板の製造方法で説明した開口
と同様であり、その位置は、ペースト除去領域の外側で
あれば特に限定されず、その数や形状も特に限定されな
い。The opening for the recognition mark is the same as the opening described in the method for manufacturing a multilayer printed wiring board according to the first aspect of the present invention, and its position is not particularly limited as long as it is outside the paste removal area. The number and shape are not particularly limited.
【０１３９】上記認識マーク用開口やコンデンサ実装用
開口の形成位置は、ペースト除去領域より１ｍｍ以上外
側であることが望ましく、２ｍｍ以上外側であることが
より望ましい。このような位置に上記認識マーク用開口
やコンデンサ実装用開口を形成することにより、半田ペ
ーストの付着率が大きく低下するからである。上記第二
の本発明の多層プリント配線板の製造方法により製造さ
れた多層プリント配線板も本発明の一つである。The position where the recognition mark opening and the capacitor mounting opening are formed is preferably at least 1 mm outside the paste removal area, more preferably at least 2 mm outside. This is because the formation of the opening for the recognition mark and the opening for mounting the capacitor at such a position greatly reduces the adhesion rate of the solder paste. The multilayer printed wiring board manufactured by the method for manufacturing a multilayer printed wiring board according to the second aspect of the present invention is also one aspect of the present invention.
【０１４０】[0140]
【実施例】以下、本発明をさらに詳細に説明する。 （実施例１） Ａ．層間樹脂絶縁層用樹脂フィルムの作製 ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６
９、油化シェルエポキシ社製エピコート１００１）３０
重量部、クレゾールノボラック型エポキシ樹脂（エポキ
シ当量２１５、大日本インキ化学工業社製 エピクロン
Ｎ−６７３）４０重量部、トリアジン構造含有フェノー
ルノボラック樹脂（フェノール性水酸基当量１２０、大
日本インキ化学工業社製 フェノライトＫＡ−７０５
２）３０重量部をエチルジグリコールアセテート２０重
量部、ソルベントナフサ２０重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）
１５重量部と、２−フェニル−４、５−ビス（ヒドロキ
シメチル）イミダゾール粉砕品１．５重量部と、微粉砕
シリカ２重量部と、シリコン系消泡剤０．５重量部とを
添加しエポキシ樹脂組成物を調製した。得られたエポキ
シ樹脂組成物を厚さ３８μｍのＰＥＴフィルム上に乾燥
後の厚さが５０μｍとなるようにロールコーターを用い
て塗布した後、８０〜１２０℃で１０分間乾燥させるこ
とにより、層間樹脂絶縁層用樹脂フィルムを作製した。The present invention will be described in more detail below. Example 1 A. Preparation of Resin Film for Interlayer Resin Insulation Layer Bisphenol A type epoxy resin (Epoxy equivalent 46
9. Yuka Shell Epoxy Epicoat 1001) 30
Parts by weight, 40 parts by weight of a cresol novolak type epoxy resin (epoxy equivalent: 215, Epicron N-673 manufactured by Dainippon Ink and Chemicals, Inc.) Light KA-705
2) 30 parts by weight were dissolved by heating in 20 parts by weight of ethyl diglycol acetate and 20 parts by weight of solvent naphtha while stirring, and epoxidized polybutadiene rubber (Denalex R-45EPT manufactured by Nagase Kasei Kogyo Co., Ltd.) was added thereto.
15 parts by weight, 1.5 parts by weight of a pulverized product of 2-phenyl-4,5-bis (hydroxymethyl) imidazole, 2 parts by weight of finely divided silica, and 0.5 part by weight of a silicon-based antifoaming agent were added. An epoxy resin composition was prepared. The resulting epoxy resin composition is applied on a 38 μm-thick PET film using a roll coater so that the thickness after drying becomes 50 μm, and then dried at 80 to 120 ° C. for 10 minutes to form an interlayer resin. A resin film for an insulating layer was produced.
【０１４１】Ｂ．貫通孔充填用樹脂組成物の調製 ビスフェノールＦ型エポキシモノマー（油化シェル社
製、分子量：３１０、ＹＬ９８３Ｕ）１００重量部、表
面にシランカップリング剤がコーティングされた平均粒
径が１．６μｍで、最大粒子の直径が１５μｍ以下のＳ
ｉＯ2 球状粒子（アドテック社製、ＣＲＳ １１０１−
ＣＥ）７２重量部およびレベリング剤（サンノプコ社製
ペレノールＳ４）１．５重量部を容器にとり、攪拌混
合することにより、その粘度が２５℃で３０〜８０Ｐａ
・ｓの樹脂充填材を調製した。なお、硬化剤として、イ
ミダゾール硬化剤（四国化成社製、２Ｅ４ＭＺ−ＣＮ）
６．５重量部を用いた。B. Preparation of Resin Composition for Filling Through Holes 100 parts by weight of a bisphenol F type epoxy monomer (manufactured by Yuka Shell Co., Ltd., molecular weight: 310, YL983U), the average particle size of which surface is coated with a silane coupling agent is 1.6 μm, S whose maximum particle diameter is 15 μm or less
iO 2 spherical particles (CRS 1101- manufactured by Adtech Co., Ltd.)
CE) 72 parts by weight and 1.5 parts by weight of a leveling agent (Perenol S4 manufactured by San Nopco) are placed in a container, and the mixture is stirred and mixed to have a viscosity of 30 to 80 Pa at 25 ° C.
・ The resin filler of s was prepared. In addition, as a curing agent, an imidazole curing agent (2E4MZ-CN, manufactured by Shikoku Chemicals)
6.5 parts by weight were used.
【０１４２】Ｃ．プリント配線板の製造方法 （１）厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ
（ビスマレイミドトリアジン）樹脂からなる基板１の両
面に１８μｍの銅箔８がラミネートされている銅張積層
板を出発材料とした（図６（ａ）参照）。まず、この銅
張積層板をドリル削孔し、無電解めっき処理を施し、パ
ターン状にエッチングすることにより、基板１の両面に
下層導体回路４とスルーホール９を形成した。C. Method for manufacturing printed wiring board (1) 0.8 mm thick glass epoxy resin or BT
A starting material was a copper-clad laminate in which 18 μm copper foils 8 were laminated on both sides of a substrate 1 made of (bismaleimide triazine) resin (see FIG. 6A). First, the copper-clad laminate was drilled, subjected to an electroless plating treatment, and etched in a pattern to form a lower conductor circuit 4 and a through hole 9 on both surfaces of the substrate 1.
【０１４３】（２）スルーホール９および下層導体回路
４を形成した基板を水洗いし、乾燥した後、ＮａＯＨ
（１０ｇ／ｌ）、ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3
ＰＯ4 （６ｇ／ｌ）を含む水溶液を黒化浴（酸化浴）と
する黒化処理、および、ＮａＯＨ（１０ｇ／ｌ）、Ｎａ
ＢＨ4 （６ｇ／ｌ）を含む水溶液を還元浴とする還元処
理を行い、そのスルーホール９を含む下層導体回路４の
全表面に粗化面４ａ、９ａを形成した（図６（ｂ）参
照）。(2) The substrate on which the through hole 9 and the lower conductor circuit 4 are formed is washed with water and dried,
(10 g / l), NaClO 2 (40 g / l), Na 3
A blackening treatment using an aqueous solution containing PO 4 (6 g / l) as a blackening bath (oxidizing bath), NaOH (10 g / l), Na
A reduction treatment was performed using an aqueous solution containing BH 4 (6 g / l) as a reduction bath, and roughened surfaces 4a and 9a were formed on the entire surface of the lower conductor circuit 4 including the through holes 9 (see FIG. 6B). ).
【０１４４】（３）次に、上記Ｂに記載した貫通孔充填
用樹脂組成物を調製した後、下記の方法により調整後２
４時間以内に、スルーホール９内、および、基板１の片
面の導体回路非形成部と導体回路４の外縁部とに樹脂充
填材１０の層を形成した。即ち、まず、スキージを用い
てスルーホール内に貫通孔充填用樹脂組成物を押し込ん
だ後、１００℃、２０分の条件で乾燥させた。次に、導
体回路非形成部に相当する部分が開口したマスクを基板
上に載置し、スキージを用いて凹部となっている導体回
路非形成部に樹脂充填材１０の層を形成し、１００℃、
２０分の条件で乾燥させた（図６（ｃ）参照）。(3) Next, after preparing the resin composition for filling a through hole described in B above, the resin composition was adjusted by the following method.
Within 4 hours, a layer of the resin filler 10 was formed in the through-hole 9 and on the non-conductive-circuit-formed portion on one side of the substrate 1 and the outer edge of the conductive circuit 4. That is, first, the resin composition for filling a through hole was pushed into the through hole using a squeegee, and then dried at 100 ° C. for 20 minutes. Next, a mask having an opening corresponding to the conductor circuit non-forming portion is placed on the substrate, and a layer of the resin filler 10 is formed in the conductor circuit non-forming portion having a concave portion using a squeegee. ℃,
It was dried under the conditions of 20 minutes (see FIG. 6 (c)).
【０１４５】（４）上記（３）の処理を終えた基板の片
面を、＃６００のベルト研磨紙（三共理化学社製）を用
いたベルトサンダー研磨により、内層銅パターン４の表
面やスルーホール９のランド表面に樹脂充填材１０が残
らないように研磨し、次いで、上記ベルトサンダー研磨
による傷を取り除くためのバフ研磨を行った。このよう
な一連の研磨を基板の他方の面についても同様に行っ
た。次いで、１００℃で１時間、１５０℃で１時間の加
熱処理を行って樹脂充填材１０を硬化させた。(4) One surface of the substrate after the treatment of the above (3) is subjected to belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.) to form the surface of the inner layer copper pattern 4 and the through holes 9. Was polished so that the resin filler 10 did not remain on the land surface, and then buffed to remove the scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate. Next, heat treatment was performed at 100 ° C. for 1 hour and at 150 ° C. for 1 hour to cure the resin filler 10.
【０１４６】このようにして、スルーホール９や導体回
路非形成部に形成された樹脂充填材１０の表層部および
下層導体回路４の表面を平坦化し、樹脂充填材１０と下
層導体回路４の側面４ａとが粗化面を介して強固に密着
し、またスルーホール９の内壁面９ａと樹脂充填材１０
とが粗化面を介して強固に密着した絶縁性基板を得た
（図６（ｄ）参照）。即ち、この工程により、樹脂充填
材１０の表面と下層導体回路４の表面が同一平面とな
る。In this manner, the surface layer of the resin filler 10 and the surface of the lower conductor circuit 4 formed in the through hole 9 and the portion where the conductor circuit is not formed are flattened, and the resin filler 10 and the side surface of the lower conductor circuit 4 are flattened. 4a is firmly adhered through the roughened surface, and the inner wall surface 9a of the through hole 9 and the resin filler 10
Was firmly adhered via the roughened surface to obtain an insulating substrate (see FIG. 6D). That is, by this step, the surface of the resin filler 10 and the surface of the lower conductive circuit 4 become flush with each other.
【０１４７】（５）上記基板を水洗、酸性脱脂した後、
ソフトエッチングし、次いで、エッチング液を基板の両
面にスプレイで吹きつけて、下層導体回路４の表面とス
ルーホール９のランド表面と内壁とをエッチングするこ
とにより、下層導体回路４の全表面に粗化面４ａ、９ａ
を形成した（図７（ａ）参照）。なお、エッチング液と
しては、イミダゾール銅（ＩＩ）錯体１０重量部、グリ
コール酸７重量部、塩化カリウム５重量部からなるエッ
チング液（メック社製、メックエッチボンド）を使用し
た。(5) After the above substrate was washed with water and acid degreased,
Soft etching is performed, and then an etching solution is sprayed on both surfaces of the substrate to etch the surface of the lower conductive circuit 4 and the land surface and the inner wall of the through-hole 9, so that the entire surface of the lower conductive circuit 4 is roughened. Surface 4a, 9a
Was formed (see FIG. 7A). In addition, as an etching solution, an etching solution (Mec etch bond, manufactured by Mec Co.) comprising 10 parts by weight of an imidazole copper (II) complex, 7 parts by weight of glycolic acid, and 5 parts by weight of potassium chloride was used.
【０１４８】（６）基板の両面に、上記Ａで作製した基
板より少し大きめの層間樹脂絶縁層用樹脂フィルムを基
板上に載置し、圧力０．４ＭＰａ、温度８０℃、圧着時
間１０秒の条件で仮圧着して裁断した後、さらに、以下
の方法により真空ラミネーター装置を用いて張り付け、
その後、熱硬化させることにより層間樹脂絶縁層２を形
成した（図７（ｂ）参照）。すなわち、層間樹脂絶縁層
用樹脂フィルムを基板上に、真空度６７Ｐａ、圧力０．
４ＭＰａ、温度８０℃、圧着時間６０秒の条件で本圧着
して張り付け、その後、１７０℃で３０分間熱硬化させ
た。(6) On both surfaces of the substrate, a resin film for an interlayer resin insulating layer slightly larger than the substrate prepared in the above A was placed on the substrate, and the pressure was 0.4 MPa, the temperature was 80 ° C., and the pressure bonding time was 10 seconds. After temporary crimping and cutting under the conditions, further, using a vacuum laminator device by the following method,
Thereafter, the interlayer resin insulation layer 2 was formed by heat curing (see FIG. 7B). That is, a resin film for an interlayer resin insulation layer is placed on a substrate and the degree of vacuum is 67 Pa and the pressure is 0.
This was pressed and attached under the conditions of 4 MPa, a temperature of 80 ° C., and a pressing time of 60 seconds, and then thermally cured at 170 ° C. for 30 minutes.
【０１４９】（７）次に、層間樹脂絶縁層２上に、厚さ
１．２ｍｍの貫通孔が形成されたマスクを介して、波長
１０．４μｍのＣＯ2 ガスレーザにて、ビーム径４．０
ｍｍ、トップハットモード、パルス幅８．０μ秒、マス
クの貫通孔の径１．０ｍｍ、１ショットの条件で層間樹
脂絶縁層２に、直径８０μｍのバイアホール用開口６を
形成した（図７（ｃ）参照）。(7) Next, a CO 2 gas laser having a wavelength of 10.4 μm is used to form a beam diameter of 4.0 through a mask having a through hole having a thickness of 1.2 mm formed on the interlayer resin insulating layer 2.
7 mm, a top hat mode, a pulse width of 8.0 μs, a diameter of a through hole of the mask of 1.0 mm, and a one-shot condition, a via hole opening 6 having a diameter of 80 μm was formed in the interlayer resin insulating layer 2 (FIG. c)).
【０１５０】（８）さらに、バイアホール用開口６を形
成した基板を、６０ｇ／ｌの過マンガン酸を含む８０℃
の溶液に１０分間浸漬し、層間樹脂絶縁層２の表面に存
在するエポキシ樹脂粒子を溶解除去することにより、バ
イアホール用開口６の内壁を含む層間樹脂絶縁層２の表
面を粗面とした（図７（ｄ）参照）。(8) Further, the substrate in which the via hole opening 6 was formed was heated at 80 ° C. containing 60 g / l of permanganic acid.
The surface of the interlayer resin insulation layer 2 including the inner wall of the via hole opening 6 was roughened by dissolving and removing the epoxy resin particles present on the surface of the interlayer resin insulation layer 2 for 10 minutes. FIG. 7D).
【０１５１】（９）次に、上記処理を終えた基板を、中
和溶液（シプレイ社製）に浸漬してから水洗いした。さ
らに、粗面化処理（粗化深さ３μｍ）した該基板の表面
に、パラジウム触媒（アトテック社製）を付与すること
により、層間樹脂絶縁層２の表面およびバイアホール用
開口６の内壁面に触媒核を付着させた。(9) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley) and washed with water. Further, by applying a palladium catalyst (manufactured by Atotech) to the surface of the substrate subjected to the surface roughening treatment (roughening depth: 3 μm), the surface of the interlayer resin insulating layer 2 and the inner wall surface of the via hole opening 6 are formed. Catalyst nuclei were deposited.
【０１５２】（１０）次に、以下の組成の無電解銅めっ
き水溶液中に基板を浸漬して、粗面全体に厚さ０．６〜
３．０μｍの無電解銅めっき層１２を形成した（図８
（ａ）参照）。 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル ４０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ 〔無電解めっき条件〕 ３５℃の液温度で４０分(10) Next, the substrate was immersed in an electroless copper plating aqueous solution having the following composition, and the thickness of the substrate was reduced to 0.6 to
An electroless copper plating layer 12 of 3.0 μm was formed.
(A)). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 40 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 35 ° C
【０１５３】（１１）市販の感光性ドライフィルムを無
電解銅めっき層１２に貼り付け、マスクを載置して、１
００ｍＪ／ｃｍ2 で露光し、０．８％炭酸ナトリウム水
溶液で現像処理することにより、厚さ２０μｍのめっき
レジスト３を設けた（図８（ｂ）参照）。(11) A commercially available photosensitive dry film is stuck on the electroless copper plating layer 12 and a mask is placed thereon to
Exposure was performed at 00 mJ / cm 2 , and development was performed with a 0.8% aqueous sodium carbonate solution to provide a plating resist 3 having a thickness of 20 μm (see FIG. 8B).
【０１５４】（１２）ついで、基板を５０℃の水で洗浄
して脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄し
てから、以下の条件で電解銅めっきを施し、電解銅めっ
き層１３を形成した（図８（ｃ）参照）。 〔電解めっき水溶液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤 １９．５ ｍｌ／ｌ （アトテックジャパン社製、カパラシドＨＬ） 〔電解めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ６５ 分 温度 ２２±２ ℃(12) Next, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic copper plating under the following conditions. The layer 13 was formed (see FIG. 8C). [Electroplating aqueous solution] sulfuric acid 2.24 mol / l copper sulfate 0.26 mol / l additive 19.5 ml / l (manufactured by Atotech Japan, Capparaside HL) [electroplating conditions] current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃
【０１５５】（１３）さらに、めっきレジスト３を５％
ＮａＯＨ水溶液で剥離除去した後、そのめっきレジスト
３下の無電解めっき膜１２を硫酸と過酸化水素の混合液
でエッチング処理して溶解除去し、無電解銅めっき膜１
２と電解めっき膜１３からなる厚さ１８μｍの独立の上
層導体回路５（バイアホール７を含む）とした（図８
（ｄ）参照）。(13) Further, 5% of plating resist 3
After stripping and removing with an aqueous NaOH solution, the electroless plating film 12 under the plating resist 3 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and the electroless copper plating film 1 is removed.
8 and an electroplating film 13 to form an independent upper-layer conductor circuit 5 (including via holes 7) having a thickness of 18 μm (FIG. 8).
(D)).
【０１５６】（１４）上記（５）〜（１３）の工程を繰
り返すことにより、さらに、上層の層間樹脂絶縁層２と
上層の導体回路５（バイアホール７を含む）を形成した
（図９（ａ）〜図１０（ａ）参照）。その後、上記上層
の導体回路５の表面にエッチング液を用いて粗化面を形
成した。なお、エッチング液としては、メック社製、メ
ックエッチボンドを使用した（図１０（ｂ）参照）。(14) By repeating the above steps (5) to (13), an upper interlayer resin insulation layer 2 and an upper conductor circuit 5 (including via holes 7) are further formed (FIG. 9 ( a) to FIG. 10 (a)). Thereafter, a roughened surface was formed on the surface of the upper conductive circuit 5 using an etchant. As an etching solution, Mech etch bond manufactured by Mec Co. was used (see FIG. 10B).
【０１５７】（１５）次に、ジエチレングリコールジメ
チルエーテル（ＤＭＤＧ）に６０重量％の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
（日本化薬社製）のエポキシ基５０％をアクリル化した
感光性付与のオリゴマー（分子量：４０００）４６．６
７重量部、メチルエチルケトンに溶解させた８０重量％
のビスフェノールＡ型エポキシ樹脂（油化シェル社製、
商品名：エピコート１００１）１５．０重量部、イミダ
ゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−Ｃ
Ｎ）１．６重量部、感光性モノマーである多価アクリル
モノマー（日本化薬社製、商品名：Ｒ６０４）３．０重
量部、同じく多価アクリルモノマー（共栄化学社製、商
品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サン
ノプコ社製、Ｓ−６５）０．７１重量部を容器にとり、
攪拌、混合して混合組成物を調製し、この混合組成物に
対して光重合開始剤としてベンゾフェノン（関東化学社
製）２．０重量部、光増感剤としてのミヒラーケトン
（関東化学社製）０．２重量部を加え、粘度を２５℃で
２．０Ｐａ・ｓに調整したソルダーレジスト組成物を得
た。なお、粘度測定は、Ｂ型粘度計（東京計器社製、Ｄ
ＶＬ−Ｂ型）で６０ｍｉｎ-1（ｒｐｍ）の場合はロータ
ーＮｏ．４、６ｍｉｎ-1（ｒｐｍ）の場合はローターＮ
ｏ．３によった。(15) Next, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) so as to have a concentration of 60% by weight was used. Oligomer for imparting properties (molecular weight: 4000) 46.6
7 parts by weight, 80% by weight dissolved in methyl ethyl ketone
Of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., Ltd.
Trade name: Epicoat 1001) 15.0 parts by weight, imidazole hardener (manufactured by Shikoku Chemicals, trade name: 2E4MZ-C)
N) 1.6 parts by weight, 3.0 parts by weight of a polyacrylic monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.), which is a photosensitive monomer, and polyvalent acrylic monomer (trade name: DPE6A, manufactured by Kyoei Chemical Co., Ltd.) ) 1.5 parts by weight, 0.71 part by weight of a dispersion defoaming agent (manufactured by San Nopco, S-65) in a container,
A mixed composition was prepared by stirring and mixing, and 2.0 parts by weight of benzophenone (manufactured by Kanto Kagaku) as a photopolymerization initiator and Michler's ketone (manufactured by Kanto Kagaku) as a photosensitizer were added to the mixed composition. By adding 0.2 parts by weight, a solder resist composition having a viscosity adjusted to 2.0 Pa · s at 25 ° C. was obtained. The viscosity was measured using a B-type viscometer (manufactured by Tokyo Keiki Co., Ltd., D
VL-B type, 60 min -1 (rpm), the rotor No. Rotor N for 4, 6 min -1 (rpm)
o. According to 3.
【０１５８】（１６）次に、多層配線基板の両面に、上
記ソルダーレジスト組成物を２０μｍの厚さで塗布し、
７０℃で２０分間、７０℃で３０分間の条件で乾燥処理
を行った後、半田パッドのパターンおよび認識マークの
パターンが描画された厚さ５ｍｍのフォトマスクをソル
ダーレジスト層に密着させて１０００ｍＪ／ｃｍ2 の紫
外線で露光し、ＤＭＴＧ溶液で現像処理し、半田パッド
用の開口および認識マーク用の開口を形成した。なお、
認識マーク用開口は、下記するペースト除去領域の１ｍ
ｍ外側になるように形成し、その直径は５００μｍであ
り、半田パッド用の開口は、直径８０μｍであった（図
１参照）。上記工程の後、８０℃で１時間、１００℃で
１時間、１２０℃で１時間、１５０℃で３時間の条件で
それぞれ加熱処理を行ってソルダーレジスト層を硬化さ
せ、半田バンプ形成用開口を有し、その厚さが２０μｍ
のソルダーレジスト層１４を形成した。なお、半田バン
プ形成用開口の開口径は８０μｍであり、隣合う半田バ
ンプ形成用開口間の距離は１５０μｍである。なお、上
記ソルダーレジスト組成物としては、市販のソルダーレ
ジスト組成物を使用することもできる。(16) Next, the above-mentioned solder resist composition is applied to both sides of the multilayer wiring board in a thickness of 20 μm.
After drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a 5 mm-thick photomask on which a solder pad pattern and a recognition mark pattern are drawn is brought into close contact with the solder resist layer to 1000 mJ / The resultant was exposed to ultraviolet light of cm 2 and developed with a DMTG solution to form an opening for a solder pad and an opening for a recognition mark. In addition,
The recognition mark opening is 1m below the paste removal area.
m, the diameter was 500 μm, and the opening for the solder pad was 80 μm in diameter (see FIG. 1). After the above process, the solder resist layer is cured by heating at 80 ° C. for 1 hour, at 100 ° C. for 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours, and the solder bump forming opening is formed. Has a thickness of 20 μm
Was formed. Note that the opening diameter of the solder bump forming opening is 80 μm, and the distance between adjacent solder bump forming openings is 150 μm. In addition, a commercially available solder resist composition can also be used as the solder resist composition.
【０１５９】（１７）次に、過硫酸ナトリウムを主成分
とするエッチング液を、そのエッチング能が毎分２μｍ
程度になるように調製し、このエッチング液中にソルダ
ーレジスト層１４が形成された基板を１分間浸漬し、導
体回路表面に平均粗度（Ｒａ）が１μｍ以下の粗化面を
形成した。(17) Next, an etching solution containing sodium persulfate as a main component was etched at a rate of 2 μm / min.
The substrate on which the solder resist layer 14 was formed was immersed in the etching solution for 1 minute to form a roughened surface having an average roughness (Ra) of 1 μm or less on the surface of the conductor circuit.
【０１６０】さらに、この基板を、塩化ニッケル（２．
３×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（２．
８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６
×１０ -1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッ
ケルめっき液に２０分間浸漬して、開口部に厚さ５μｍ
のニッケルめっき層１５を形成した。さらに、その基板
をシアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、
塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエ
ン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リ
ン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無
電解金めっき液に８０℃の条件で７．５分間浸漬して、
ニッケルめっき層１５上に、厚さ０．０３μｍの金めっ
き層１６を形成し、半田パッドとした。なお、この半田
パッドが形成された半田バンプ形成用開口は、１０×１
０ｍｍのエリアに１５０μｍの間隔で約５０００個形成
されており、このような約５０００個の半田バンプ形成
用開口が形成された領域が半田バンプエリアとなる。な
お、本実施例において、半田バンプエリアは複数存在す
る。Further, this substrate was treated with nickel chloride (2.
3 × 10-1mol / l), sodium hypophosphite (2.
8 × 10-1mol / l), sodium citrate (1.6
× 10 -1mol / l) and pH = 4.5
Immersion in Kel plating solution for 20 minutes, 5μm thick at opening
Was formed. Furthermore, the substrate
To potassium cyanide (7.6 × 10-3mol / l),
Ammonium chloride (1.9 × 10-1mol / l), que
Sodium acid salt (1.2 × 10-1mol / l),
Sodium acid salt (1.7 × 10-1mol / l)
Immersed in an electrolytic gold plating solution at 80 ° C. for 7.5 minutes,
On the nickel plating layer 15, a metal plating having a thickness of 0.03 μm is formed.
The solder layer 16 was formed to form a solder pad. Note that this solder
An opening for forming a solder bump in which a pad is formed is 10 × 1
Approximately 5000 pieces are formed at an interval of 150 μm in an area of 0 mm
And about 5000 such solder bumps are formed.
The area where the opening is formed is the solder bump area. What
In this embodiment, there are a plurality of solder bump areas.
You.
【０１６１】（１８）この後、ソルダーレジスト層１４
上にマスクを載置し、硬度９０°のゴム製の印刷用スキ
ージを用いて、半田ペーストを印刷し、凹形状の半田バ
ンプ形成用開口に半田ペーストを完全に充填するととも
に、半田バンプ形成用開口周辺のソルダーレジスト層上
に半田ペースト層１１１７を形成した（図２（ｂ）参
照）。なお、認識マーク用開口１３０は、この半田ペー
スト層１１１７の外側であり、この認識マーク用開口１
３０に半田ペーストが付着することはない。また、マス
クとしては、約５０００個の半田バンプ形成用開口を含
む１０×１０ｍｍの半田バンプエリアより１辺あたり８
ｍｍ大きい１８×１８ｍｍの領域に対向する部分に開口
が形成されたものを用いた。従って、本実施例で用いた
マスクは、半田バンプエリアに対向する部分に形成され
た複数の開口を有している。また、ここで充填した半田
ペーストは、Ｓｎ：Ａｇを重量比９６．５：３．５で配
合させた主として粒径５〜２０μｍの半田を含むもの
で、その粘度を２００Ｐａ・ｓに調整したものである。(18) Thereafter, the solder resist layer 14
A mask is placed on the top, a solder paste is printed using a rubber printing squeegee having a hardness of 90 °, and the solder paste is completely filled into the concave solder bump forming openings, and the solder paste is formed. A solder paste layer 1117 was formed on the solder resist layer around the opening (see FIG. 2B). Note that the recognition mark opening 130 is outside the solder paste layer 1117, and the recognition mark opening 1
No solder paste adheres to 30. Also, as a mask, a solder bump area of about 10 × 10 mm including about 5,000 solder bump forming openings is used as a mask for each side.
The one having an opening formed in a portion facing a region of 18 × 18 mm larger by 18 mm was used. Therefore, the mask used in the present embodiment has a plurality of openings formed in a portion facing the solder bump area. In addition, the solder paste filled here contains mainly solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 200 Pa · s. It is.
【０１６２】（１９）次に、上記（１８）の工程で塗布
した半田ペーストのうち、半田バンプ形成用開口に充填
した半田ペースト以外の半田ペーストを、まず、ステン
レス製のスキージを用いて除去し、その後、クリーニン
グペーパーを用いて完全に除去することにより、充填し
た半田ペーストの表面を平坦化するとともに、半田ペー
ストの表面とソルダーレジスト層の表面とを同一平面に
した。なお、スキージを用いた半田ペーストの除去作業
およびクリーニングペーパーを用いた半田ペーストの除
去作業は、ペースト除去領域で行ったが、認識マーク用
開口は、上述したように、このペースト除去領域より
１．０ｍｍ外側であった。(19) Next, of the solder paste applied in the step (18), the solder paste other than the solder paste filled in the openings for forming the solder bumps is first removed using a stainless steel squeegee. After that, the surface of the filled solder paste was flattened by completely removing the surface with a cleaning paper, and the surface of the solder paste was made flush with the surface of the solder resist layer. The work of removing the solder paste using the squeegee and the work of removing the solder paste using the cleaning paper were performed in the paste removal area. However, the opening for the recognition mark was 1. 0 mm outside.
【０１６３】（２０）次に、ソルダーレジスト層１４上
に、全ての半田バンプ形成用開口に対向する部分に直径
１００μｍの開口を有するマスクを載置し、ピストン式
圧入型印刷機で半田ペーストを印刷することにより半田
ペースト層を形成した。なお、ここで充填した半田ペー
ストは、Ｓｎ：Ａｇを重量比９６．５：３．５で配合さ
せた主として粒径５〜２０μｍの半田を含むもので、そ
の粘度を２５０Ｐａ・ｓに調整したものである。(20) Next, a mask having an opening having a diameter of 100 μm is placed on the solder resist layer 14 at a portion facing all the openings for forming the solder bumps, and the solder paste is applied by a piston press-fit type printing machine. A solder paste layer was formed by printing. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 250 Pa · s. It is.
【０１６４】（２１）その後、上記（１８）〜（２０）
の工程で印刷した半田ペーストを２５０℃でリフロー
し、さらに、フラックス洗浄を行うことにより、半田バ
ンプを備えた多層プリント配線板を得た（図１０（ｃ）
参照）。(21) Thereafter, the above (18) to (20)
The solder paste printed in the step (2) was reflowed at 250 ° C., and was further subjected to flux cleaning to obtain a multilayer printed wiring board provided with solder bumps (FIG. 10C).
reference).
【０１６５】（実施例２） Ａ．実施例１と同様にして、層間樹脂絶縁層用樹脂フィ
ルムの作製、および、貫通孔充填用樹脂組成物の調製を
行った。Example 2 A. In the same manner as in Example 1, production of a resin film for an interlayer resin insulating layer and preparation of a resin composition for filling through holes were performed.
【０１６６】Ｂ．多層プリント配線板の製造 （１）厚さ０．８ｍｍのガラスエポキシ樹脂またはＢＴ
（ビスマレイミドトリアジン）樹脂からなる絶縁性基板
３０の両面に１８μｍの銅箔３２がラミネートされてい
る銅張積層板を出発材料とした（図１１（ａ）参照）。
まず、この銅張積層板を下層導体回路パターン状にエッ
チングすることにより、基板の両面に下層導体回路３４
を形成した（図１１（ｂ）参照）。B. Production of multilayer printed wiring board (1) Glass epoxy resin or BT with a thickness of 0.8 mm
A starting material was a copper-clad laminate in which an 18 μm copper foil 32 was laminated on both sides of an insulating substrate 30 made of (bismaleimide triazine) resin (see FIG. 11A).
First, the copper-clad laminate is etched into a lower-layer conductor circuit pattern, so that the lower-layer conductor circuit 34 is formed on both sides of the substrate.
Was formed (see FIG. 11B).
【０１６７】（２）下層導体回路３４を形成した基板３
０を水洗いし、乾燥した後、ＮａＯＨ（１０ｇ／ｌ）、
ＮａＣｌＯ2 （４０ｇ／ｌ）、Ｎａ3 ＰＯ4 （６ｇ／
ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、
および、ＮａＯＨ（１０ｇ／ｌ）、ＮａＢＨ4 （６ｇ／
ｌ）を含む水溶液を還元浴とする還元処理を行い、下層
導体回路３４の表面に粗化面３４ａを形成した（図１１
（ｃ）参照）。(2) Substrate 3 on which lower conductor circuit 34 is formed
After washing with water and drying, NaOH (10 g / l),
NaClO 2 (40 g / l), Na 3 PO 4 (6 g / l)
a blackening treatment using an aqueous solution containing l) as a blackening bath (oxidizing bath);
And NaOH (10 g / l), NaBH 4 (6 g / l
1), a roughening surface 34a was formed on the surface of the lower conductor circuit 34 (FIG. 11).
(C)).
【０１６８】（３）次に、上記Ａで作製した層間樹脂絶
縁層用樹脂フィルムを、温度５０〜１５０℃まで昇温し
ながら、０．５ＭＰａで真空圧着ラミネートして貼り付
け、樹脂フィルム層５０αを形成した（図１１（ｄ）参
照）。さらに、樹脂フィルム層５０αを貼り付けた基板
３０に、ドリル加工により直径３００μｍの貫通孔３５
を形成した（図１１（ｅ）参照）。(3) Next, the resin film for an interlayer resin insulating layer prepared in the above A was laminated by vacuum compression bonding at 0.5 MPa while heating to a temperature of 50 to 150 ° C. Was formed (see FIG. 11D). Further, a through-hole 35 having a diameter of 300 μm is formed on the substrate 30 to which the resin film layer 50α is attached by drilling.
Was formed (see FIG. 11E).
【０１６９】（４）次に、樹脂フィルム層５０α上に、
厚さ１．２ｍｍの貫通孔が形成されたマスクを介して、
波長１０．４μｍのＣＯ2 ガスレーザにて、ビーム径
４．０ｍｍ、トップハットモード、パルス幅８．０μ
秒、マスクの貫通孔の径１．０ｍｍ、１ショットの条件
で樹脂フィルム層５０αに、直径７５μｍのバイアホー
ル用開口５２を形成し、層間樹脂絶縁層５０とした（図
１２（ａ）参照）。(4) Next, on the resin film layer 50α,
Through a mask in which a 1.2 mm thick through hole is formed,
Using a CO 2 gas laser with a wavelength of 10.4 μm, a beam diameter of 4.0 mm, a top hat mode, and a pulse width of 8.0 μ
A second through hole opening 52 having a diameter of 75 μm was formed in the resin film layer 50α under the conditions of a diameter of the through hole of the mask of 1.0 mm and one shot in one second to form an interlayer resin insulating layer 50 (see FIG. 12A). .
【０１７０】（５）バイアホール用開口５２を形成した
基板を、６０ｇ／ｌの過マンガン酸を含む８０℃の溶液
に１０分間浸漬し、貫通孔３５の壁面にデスミア処理を
施すとともに、層間樹脂絶縁層５０の表面に存在するエ
ポキシ樹脂粒子を溶解除去することにより、バイアホー
ル用開口５２の内壁面を含むその表面に粗化面５０ａ、
５２ａを形成した（図１２（ｂ）参照）。(5) The substrate in which the via hole opening 52 was formed was immersed in a solution containing 60 g / l of permanganic acid at 80 ° C. for 10 minutes, and the wall surface of the through hole 35 was subjected to desmear treatment. By dissolving and removing the epoxy resin particles present on the surface of the insulating layer 50, the surface including the inner wall surface of the via hole opening 52 has a roughened surface 50a,
52a was formed (see FIG. 12B).
【０１７１】（６）次に、上記処理を終えた基板を、中
和溶液（シプレイ社製）に浸漬してから水洗いした。さ
らに、粗面化処理（粗化深さ３μｍ）した該基板の表面
に、パラジウム触媒を付与することにより、層間樹脂絶
縁層５０の表面（バイアホール用開口５２の内壁面を含
む）、および、貫通孔３５の壁面に触媒核を付着させた
（図示せず）。即ち、上記基板を塩化パラジウム（Ｐｂ
Ｃｌ2 ）と塩化第一スズ（ＳｎＣｌ2 ）とを含む触媒液
中に浸漬し、パラジウム金属を析出させることにより触
媒を付与した。(6) Next, the substrate after the above treatment was immersed in a neutralizing solution (manufactured by Shipley) and washed with water. Further, by applying a palladium catalyst to the surface of the substrate which has been subjected to the surface roughening treatment (roughening depth: 3 μm), the surface of the interlayer resin insulating layer 50 (including the inner wall surface of the via hole opening 52), and A catalyst nucleus was attached to the wall surface of the through hole 35 (not shown). That is, palladium chloride (Pb)
The catalyst was applied by immersion in a catalyst solution containing Cl 2 ) and stannous chloride (SnCl 2 ) to precipitate palladium metal.
【０１７２】（７）次に、以下の組成の無電解銅めっき
水溶液中に、基板を浸漬し、層間樹脂絶縁層５０の表面
（バイアホール用開口５２の内壁面を含む）、および、
貫通孔３５の壁面に厚さ０．６〜３．０μｍの無電解銅
めっき膜４２を形成した（図１２（ｃ）参照）。 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル １００ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ 〔無電解めっき条件〕 ３４℃の液温度で４０分(7) Next, the substrate is immersed in an electroless copper plating aqueous solution having the following composition, and the surface of the interlayer resin insulating layer 50 (including the inner wall surface of the via hole opening 52) and
An electroless copper plating film 42 having a thickness of 0.6 to 3.0 μm was formed on the wall surface of the through hole 35 (see FIG. 12C). [Electroless plating aqueous solution] NiSO 4 0.003 mol / l tartaric acid 0.200 mol / l copper sulfate 0.030 mol / l HCHO 0.050 mol / l NaOH 0.100 mol / l α, α'-bipyridyl 100 mg / l Polyethylene glycol (PEG) 0.10 g / l [Electroless plating conditions] 40 minutes at a liquid temperature of 34 ° C
【０１７３】（８）次に、無電解銅めっき膜４２が形成
された基板に市販の感光性ドライフィルムを張り付け、
マスクを載置して、１００ｍＪ／ｃｍ2 で露光し、０．
８％炭酸ナトリウム水溶液で現像処理することにより、
厚さ２０μｍのめっきレジスト４３を設けた（図１２
（ｄ）参照）。(8) Next, a commercially available photosensitive dry film is attached to the substrate on which the electroless copper plating film 42 has been formed.
A mask was placed and exposed at 100 mJ / cm 2 .
By developing with an 8% aqueous sodium carbonate solution,
A plating resist 43 having a thickness of 20 μm was provided (FIG. 12).
(D)).
【０１７４】（９）ついで、基板を５０℃の水で洗浄し
て脱脂し、２５℃の水で水洗後、さらに硫酸で洗浄して
から、以下の条件で電解めっきを施し、めっきレジスト
４３非形成部に、厚さ２０μｍの電解銅めっき膜４４を
形成した（図１２（ｅ）参照）。(9) Next, the substrate was washed with water at 50 ° C., degreased, washed with water at 25 ° C., further washed with sulfuric acid, and then subjected to electrolytic plating under the following conditions. An electrolytic copper plating film 44 having a thickness of 20 μm was formed on the formation portion (see FIG. 12E).
【０１７５】〔電解めっき液〕 硫酸 ２．２４ ｍｏｌ／ｌ 硫酸銅 ０．２６ ｍｏｌ／ｌ 添加剤 １９．５ ｍｌ／ｌ （アトテックジャパン社製、カパラシドＧＬ） 〔電解めっき条件〕 電流密度 １ Ａ／ｄｍ2 時間 ６５ 分 温度 ２２±２ ℃[Electroplating solution] Sulfuric acid 2.24 mol / l Copper sulfate 0.26 mol / l Additive 19.5 ml / l (Capparaside GL, manufactured by Atotech Japan) [Electroplating conditions] Current density 1 A / dm 2 hours 65 minutes Temperature 22 ± 2 ℃
【０１７６】（１０）次に、めっきレジスト４３を５％
ＫＯＨで剥離除去した後、そのめっきレジスト４３下の
無電解めっき膜を硫酸と過酸化水素との混合液でエッチ
ング処理して溶解除去し、スルーホール３６、および、
上層導体回路４５（バイアホール４６を含む）とした
（図１３（ａ）参照）。(10) Next, 5% of plating resist 43
After stripping and removing with KOH, the electroless plating film under the plating resist 43 is dissolved and removed by etching with a mixed solution of sulfuric acid and hydrogen peroxide, and the through holes 36 and
The upper conductor circuit 45 (including the via hole 46) was formed (see FIG. 13A).
【０１７７】（１１）次に、スルーホール３６等を形成
した基板３０をエッチング液に浸漬し、スルーホール３
６、および、上層導体回路（バイアホール４６を含む）
の表面に粗化面３６ａ、４６ａを形成した（図１３
（ｂ）参照）。なお、エッチング液としては、メック社
製、メックエッチボンドを使用した。(11) Next, the substrate 30 on which the through holes 36 and the like are formed is immersed in an etching solution,
6, and upper layer conductor circuit (including via hole 46)
Roughened surfaces 36a and 46a were formed on the surface of FIG.
(B)). As an etching solution, Mech etch bond manufactured by Mec Co. was used.
【０１７８】（１２）次に、上記Ａに記載した貫通孔充
填用樹脂組成物を調製した後、下記の方法により調製後
２４時間以内に、スルーホール３６内、および、基板の
片面のバイアホール４６内に樹脂充填材４０、５４の層
を形成した。即ち、まず、スキージを用いてスルーホー
ル内に貫通孔充填用樹脂組成物を押し込んだ後、１００
℃、２０分の条件で乾燥させた。次に、バイアホール４
６に相当する部分が開口したマスクを基板上に載置し、
スキージを用いてバイアホール４６内に貫通孔充填用樹
脂組成物を充填し、１００℃、２０分の条件で乾燥を行
った。さらに、同様にして、基板の他方の面のバイアホ
ール４６内にも貫通孔充填用樹脂組成物を充填した（図
１３（ｃ）参照）。(12) Next, after preparing the resin composition for filling a through hole described in the above A, within 24 hours after the preparation according to the following method, the inside of the through hole 36 and the via hole on one side of the substrate are prepared. Layers of resin fillers 40 and 54 were formed in 46. That is, first, the resin composition for filling the through hole is pushed into the through hole using a squeegee,
It was dried at 20 ° C. for 20 minutes. Next, via hole 4
A mask having an opening corresponding to 6 is placed on the substrate,
The via hole 46 was filled with the resin composition for filling a through hole using a squeegee, and dried at 100 ° C. for 20 minutes. Further, similarly, the resin composition for filling a through-hole was also filled in the via hole 46 on the other surface of the substrate (see FIG. 13C).
【０１７９】（１３）次に、上記（１２）の処理を終え
た基板の両面にバフ研磨を施し、スルーホール３６およ
びバイアホール４６から露出した樹脂充填材４０、５４
の層の表面を平坦にした。次いで、１００℃で１時間、
１５０℃で１時間の加熱処理を行うことにより、樹脂充
填材４０、５４の層を硬化させた（図１３（ｄ）参
照）。(13) Next, the both surfaces of the substrate having been subjected to the processing of (12) are subjected to buffing, so that the resin fillers 40 and 54 exposed from the through holes 36 and the via holes 46 are formed.
The surface of the layer was flattened. Then at 100 ° C. for 1 hour,
By performing a heat treatment at 150 ° C. for 1 hour, the layers of the resin fillers 40 and 54 were cured (see FIG. 13D).
【０１８０】（１４）次に、層間樹脂絶縁層５０の表
面、および、樹脂充填材４０、５４の露出面に、上記
（６）と同様の処理を行いてパラジウム触媒（図示せ
ず）を付与した。次に、上記（７）と同様の条件で無電
解めっき処理を施し、層間樹脂絶縁層５０の表面、およ
び、樹脂充填材４０、５４の露出面に無電解めっき膜５
６を形成した（図１４（ａ）参照）。(14) Next, a palladium catalyst (not shown) is applied to the surface of the interlayer resin insulating layer 50 and the exposed surfaces of the resin fillers 40 and 54 by performing the same treatment as in the above (6). did. Next, an electroless plating process is performed under the same conditions as in the above (7), and the electroless plating film 5 is formed on the surface of the interlayer resin insulating layer 50 and the exposed surfaces of the resin fillers 40 and 54.
6 was formed (see FIG. 14A).
【０１８１】（１５）次に、上記（８）と同様の方法を
用いて、無電解めっき膜５６上に、厚さ２０μｍのめっ
きレジストを設けた（図示せず）。さらに、上記（９）
と同様の条件で電解めっきを施して、めっきレジスト非
形成部に電解めっき膜５７を形成した。その後、めっき
レジストと、その下に存在する無電解めっき膜５６とを
除去し、スルーホール３６上およびバイアホール４６上
に、無電解めっき膜５６と電解めっき膜５７とからなる
蓋めっき層５８を形成した（図１４（ｂ）参照）。(15) Next, a plating resist having a thickness of 20 μm was provided on the electroless plating film 56 by using the same method as in the above (8) (not shown). Furthermore, the above (9)
Electroplating was performed under the same conditions as described above to form an electroplated film 57 in the portion where the plating resist was not formed. Thereafter, the plating resist and the electroless plating film 56 existing thereunder are removed, and a lid plating layer 58 composed of the electroless plating film 56 and the electrolytic plating film 57 is formed on the through holes 36 and the via holes 46. It was formed (see FIG. 14B).
【０１８２】（１６）次に、蓋めっき層５８の表面に上
記（１１）で用いたエッチング液（メックエッチボン
ド）を用いて粗化面５８ａを形成した（図１４（ｃ）参
照）。 （１７）次に、上記（３）〜（１１）の工程を繰り返す
ことにより、さらに上層の層間樹脂絶縁層６０、導体回
路（バイアホール６６を含む）を形成し、多層配線板を
得た（図１４（ｄ）参照）。なお、この工程では、スル
ーホールを形成しなかった。(16) Next, a roughened surface 58a was formed on the surface of the lid plating layer 58 using the etching solution (mech etch bond) used in the above (11) (see FIG. 14C). (17) Next, by repeating the above steps (3) to (11), an upper interlayer resin insulation layer 60 and a conductor circuit (including via holes 66) are further formed, and a multilayer wiring board is obtained ( FIG. 14 (d)). In this step, no through hole was formed.
【０１８３】（１８）次に、多層配線基板の両面に、上
記ソルダーレジスト組成物を２０μｍの厚さで塗布し、
７０℃で２０分間、７０℃で３０分間の条件で乾燥処理
を行った後（図１５（ａ））、半田パッドのパターン、
認識マークのパターンおよびコンデンサ実装用開口のパ
ターンが描画された厚さ５ｍｍのフォトマスクをソルダ
ーレジスト層に密着させて１０００ｍＪ／ｃｍ2 の紫外
線で露光し、ＤＭＴＧ溶液で現像処理し、半田パッド用
開口、認識マーク用開口（図示せず）およびコンデンサ
実装用開口（図示せず）を形成した。なお、認識マーク
用開口は、下記するペースト除去領域の２ｍｍ外側にな
るように形成し、その直径は５００μｍであり、コンデ
ンサ実装用開口は、矩形形状で２辺の長さは、１．６×
３．２ｍｍであり、下記するペースト除去領域の２ｍｍ
以上外側になるように片側に６個づつ合計１２個形成し
た。半田パッド用の開口は、直径８０μｍであった。(18) Next, the above-mentioned solder resist composition is applied to both sides of the multilayer wiring board in a thickness of 20 μm.
After performing a drying process at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes (FIG. 15A), the pattern of the solder pad,
A 5 mm-thick photomask on which the pattern of the recognition mark and the pattern of the opening for mounting the capacitor are drawn is brought into close contact with the solder resist layer, exposed to ultraviolet light of 1000 mJ / cm 2 , developed with a DMTG solution, and opened for the solder pad. An opening for a recognition mark (not shown) and an opening for a capacitor mounting (not shown) were formed. The opening for the recognition mark is formed so as to be 2 mm outside the paste removal area described below, the diameter is 500 μm, and the opening for mounting the capacitor is rectangular and the length of each side is 1.6 ×
3.2 mm, 2 mm of the paste removal area described below
A total of 12 pieces were formed on one side, 6 pieces each, so as to be on the outside. The opening for the solder pad had a diameter of 80 μm.
【０１８４】上記工程の後、８０℃で１時間、１００℃
で１時間、１２０℃で１時間、１５０℃で３時間の条件
でそれぞれ加熱処理を行ってソルダーレジスト層を硬化
させ、半田バンプ形成用開口、認識マーク用開口および
コンデンサ実装用開口を有し、その厚さが２０μｍのソ
ルダーレジスト層１４を形成した。なお、半田バンプ形
成用開口の開口径は８０μｍであり、隣合う半田バンプ
形成用開口間の距離は１５０μｍである。なお、上記ソ
ルダーレジスト組成物としては、市販のソルダーレジス
ト組成物を使用することもできる。After the above steps, at 100 ° C. for 1 hour at 80 ° C.
For 1 hour, at 120 ° C. for 1 hour, and at 150 ° C. for 3 hours to cure the solder resist layer, and have a solder bump forming opening, a recognition mark opening, and a capacitor mounting opening, A solder resist layer 14 having a thickness of 20 μm was formed. Note that the opening diameter of the solder bump forming opening is 80 μm, and the distance between adjacent solder bump forming openings is 150 μm. In addition, a commercially available solder resist composition can also be used as the solder resist composition.
【０１８５】（１９）次に、実施例１の（１６）と同様
にして、半田バンプ形成用開口および認識マーク用開口
を有するソルダーレジスト層６０を形成し（図１５
（ｂ）、（ｃ））、その後、実施例１の（１７）と同様
にして、導体回路表面に平均粗度（Ｒａ）が１μｍ以下
の粗化面と、ニッケルめっき層および金めっき層とを形
成した。ただし、認識マーク用開口の位置は、下記のペ
ースト除去領域より２ｍｍ外側であった。(19) Next, in the same manner as in (16) of Example 1, a solder resist layer 60 having an opening for forming a solder bump and an opening for a recognition mark is formed (FIG. 15).
(B), (c)) and thereafter, in the same manner as in (17) of Example 1, the surface of the conductor circuit has a roughened surface having an average roughness (Ra) of 1 μm or less, a nickel plating layer and a gold plating layer. Was formed. However, the position of the recognition mark opening was 2 mm outside the paste removal area described below.
【０１８６】また、この工程で形成したその底面に半田
パッドを有する半田バンプ形成用開口は、１０×１０ｍ
ｍのエリアに１５０μｍの間隔で約５０００個形成され
ており、このような約５０００個の半田バンプ形成用開
口が形成された領域が半田バンプエリアとなる。なお、
本実施例２において、半田バンプエリアは複数存在す
る。The solder bump forming opening having a solder pad on the bottom surface formed in this step is 10 × 10 m.
About 5,000 solder bump openings are formed in the area of m at intervals of 150 μm, and the area in which about 5,000 solder bump forming openings are formed is the solder bump area. In addition,
In the second embodiment, there are a plurality of solder bump areas.
【０１８７】（２０）この後、ソルダーレジスト層１４
上にマスクを載置し、硬度９０°のゴム製の印刷用スキ
ージを用いて半田ペーストを印刷し、凹形状の半田バン
プ形成用開口に半田ペーストを完全に充填するととも
に、半田バンプ形成用開口周辺のソルダーレジスト層上
に半田ペースト層１１１７を形成した（図２（ａ）参
照）。なお、認識マーク用開口は、当然、半田ペースト
層１１１７の外側であった。また、マスクとしては、約
５０００個の半田バンプ形成用開口を含む１０×１０ｍ
ｍの半田バンプエリアより１辺あたり５ｍｍ大きい１５
×１５ｍｍの領域に対向する部分に開口が形成されたも
のを用いた。なお、ここで充填した半田ペーストは、Ｓ
ｎ：Ａｇを重量比９６．５：３．５で配合させた主とし
て粒径５〜２０μｍの半田を含むもので、その粘度を２
００Ｐａ・ｓに調整したものである。(20) Thereafter, the solder resist layer 14
A mask is placed on the top, a solder paste is printed using a rubber printing squeegee having a hardness of 90 °, and the solder paste is completely filled into the concave solder bump forming opening, and the solder bump forming opening is formed. A solder paste layer 1117 was formed on the peripheral solder resist layer (see FIG. 2A). The recognition mark opening was, of course, outside the solder paste layer 1117. The mask used is a 10 × 10 m including about 5,000 solder bump forming openings.
5mm larger per side than the solder bump area of m15
The one having an opening formed in a portion facing a region of × 15 mm was used. The solder paste filled here is S
n: Ag containing 96.5: 3.5 by weight and mainly containing solder having a particle size of 5 to 20 μm.
It is adjusted to 00 Pa · s.
【０１８８】（２１）次に、上記（１９）の工程で塗布
した半田ペーストのうち、半田バンプ形成用開口に充填
した半田ペースト以外の半田ペーストを、まず、ステン
レス製のスキージを用いて除去し、その後、クリーニン
グペーパを用いて完全に除去することにより、充填した
半田ペーストの表面を平坦化するとともに、半田ペース
トの表面とソルダーレジスト層の表面とを同一平面にし
た。そして、さらに、充填した半田ペーストを２５０℃
でリフローした。なお、認識マーク用開口およびコンデ
ンサ実装用開口は、上記したように、スキージおよびク
リーニングペーパーを用いて半田ペーストを除去したペ
ースト除去領域より２ｍｍ外側であった。(21) Next, of the solder paste applied in the step (19), the solder paste other than the solder paste filled in the openings for forming the solder bumps is first removed using a stainless steel squeegee. Thereafter, the surface of the filled solder paste was flattened by completely removing the surface using a cleaning paper, and the surface of the solder paste was made flush with the surface of the solder resist layer. Then, the filled solder paste is heated to 250 ° C.
Reflowed. As described above, the opening for the recognition mark and the opening for mounting the capacitor were 2 mm outside the paste removal area from which the solder paste was removed using a squeegee and cleaning paper.
【０１８９】（２２）次の、ソルダーレジスト層１４の
片面に、全ての半田バンプ形成用開口に対向する部分に
直径１００μｍの開口を有するマスクを載置し、ピスト
ン式圧入型印刷機で半田ペーストを印刷することにより
半田ペースト層を形成した。なお、ここで充填した半田
ペーストは、Ｓｎ：Ａｇを重量比９６．５：３．５で配
合させた主として粒径５〜２０μｍの半田を含むもの
で、その粘度を２５０Ｐａ・ｓに調整したものである。(22) A mask having an opening having a diameter of 100 μm is placed on one side of the solder resist layer 14 at a portion opposite to all the openings for forming solder bumps. Was printed to form a solder paste layer. The solder paste filled here mainly contains solder having a particle size of 5 to 20 μm in which Sn: Ag is blended in a weight ratio of 96.5: 3.5, and the viscosity thereof is adjusted to 250 Pa · s. It is.
【０１９０】また、ソルダーレジスト層１４の他の一面
には、上記と同様にＳｎ：Ｓｂ＝９５：５の半田ペース
ト層を形成した後、導電性ピン７８を取り付けた（図１
６参照）。On the other side of the solder resist layer 14, a solder paste layer of Sn: Sb = 95: 5 was formed in the same manner as described above, and the conductive pins 78 were attached (FIG. 1).
6).
【０１９１】（２３）その後、上記（２１）の工程で形
成した半田ペースト層を２６０℃でリフローし、さら
に、フラックス洗浄を行うことにより、半田バンプとＰ
ＧＡ（Pin Grid Array）とを備えた多層プリント配線板
を得た。(23) Thereafter, the solder paste layer formed in the step (21) is reflowed at 260 ° C., and is further subjected to flux cleaning, so that the solder bumps and P
A multilayer printed wiring board provided with a GA (Pin Grid Array) was obtained.
【０１９２】（実施例３）実施例１の（１６）の工程
で、ペースト除去領域より０．５ｍｍ外側に認識マーク
用開口を形成したほかは、実施例１と同様にして多層プ
リント配線板を製造した。(Example 3) A multilayer printed wiring board was fabricated in the same manner as in Example 1 except that an opening for a recognition mark was formed 0.5 mm outside the paste removal area in the step (16) of Example 1. Manufactured.
【０１９３】（比較例１）実施例１の（１６）の工程
で、ペースト除去領域の１．０ｍｍ内側に認識マーク用
開口を形成したほかは、実施例１と同様にして多層プリ
ント配線板を製造した。Comparative Example 1 A multilayer printed wiring board was manufactured in the same manner as in Example 1 except that an opening for a recognition mark was formed 1.0 mm inside the paste removal area in the step (16) of Example 1. Manufactured.
【０１９４】（比較例２）実施例１の（１６）の工程で
形成した認識マーク用開口と同じ位置に認識マーク用開
口を形成し、（１８）〜（２１）の工程に代えて、複数
の半田バンプ形成用開口を含むソルダーレジスト層の全
面に１回の半田ペースト印刷で半田ペーストを形成し、
リフローすることにより半田バンプを形成した以外は、
実施例１と同様にして多層プリント配線板を製造した。
具体的には、以下の工程を行った。(Comparative Example 2) An opening for a recognition mark was formed at the same position as the opening for a recognition mark formed in the step (16) of Example 1, and a plurality of openings were formed instead of the steps (18) to (21). The solder paste is formed by one-time solder paste printing on the entire surface of the solder resist layer including the openings for forming the solder bumps,
Except for forming solder bumps by reflow,
A multilayer printed wiring board was manufactured in the same manner as in Example 1.
Specifically, the following steps were performed.
【０１９５】即ち、半田パッドを形成したソルダーレジ
スト層の全面に、スクリーン印刷により半田ペーストを
印刷し、半田バンプを形成するための半田ペースト層を
形成した後、半田バンプ形成用開口等に充填した半田ペ
ースト以外の半田ペーストを、まず、ステンレス製のス
キージを用いて除去し、その後、クリーニングペーパー
を用いて完全に除去することにより、充填した半田ペー
ストの表面を平坦化するとともに、半田ペーストの表面
とソルダーレジスト層の表面とを同一平面にした。That is, a solder paste was printed on the entire surface of the solder resist layer on which the solder pads were formed by screen printing to form a solder paste layer for forming solder bumps, and then the openings were filled into the openings for forming solder bumps. The solder paste other than the solder paste is first removed using a stainless steel squeegee, and then completely removed using a cleaning paper to flatten the surface of the filled solder paste and to remove the surface of the solder paste. And the surface of the solder resist layer were coplanar.
【０１９６】その後、半田ペースト層を２５０℃でリフ
ローし、さらに、フラックス洗浄を行うことにより、半
田バンプを備えた多層プリント配線板を得た。なお、半
田ペーストとしては、実施例１の（１８）の工程で用い
たものと同様のものを使用した。Thereafter, the solder paste layer was reflowed at 250 ° C., and further, flux cleaning was performed to obtain a multilayer printed wiring board having solder bumps. The same solder paste as that used in the step (18) of Example 1 was used.
【０１９７】実施例１〜３および比較例１、２で得られ
た多層プリント配線板について、認識マーク用開口への
半田ペーストの付着の有無、ソルダーレジスト層表面の
汚染の有無、半田バンプのボイドの有無、および、半田
バンプの形状と高さの観察、信頼性試験前後の性能評価
を下記の評価方法を用いて行った。結果を表１に示し
た。With respect to the multilayer printed wiring boards obtained in Examples 1 to 3 and Comparative Examples 1 and 2, whether or not solder paste adhered to the recognition mark opening, whether or not the surface of the solder resist layer was contaminated, voids in the solder bumps The presence or absence of solder bumps, the shape and height of the solder bumps, and the performance evaluation before and after the reliability test were performed using the following evaluation methods. The results are shown in Table 1.
【０１９８】評価方法 （１）認識マーク用開口への半田ペーストの付着の有無 得られた多層プリント配線板１００個を顕微鏡で観察
し、認識マーク用開口に半田が付着しているか否かを調
べた。下記の表１には、認識マーク用開口に半田が付着
した多層プリント配線板の割合（％）を示した。[0198]Evaluation method (1) Presence or absence of solder paste on the recognition mark openings Observation of 100 obtained multilayer printed wiring boards with a microscope
To check whether solder is attached to the recognition mark opening.
Solid. Table 1 below shows that solder adheres to the recognition mark opening.
The percentage (%) of the obtained multilayer printed wiring board is shown.
【０１９９】（２）半田バンプのボイドの有無、半田バ
ンプの形状と高さ 多層プリント配線板の半田バンプが形成されている部分
をＸ線にて観察してボイドの有無を評価し、ソルダーレ
ジスト層からの半田バンプの高さを測定し、形状を観察
した。なお、形状については、半球状になっているもの
を○、そうでないものを×とした。(2) Presence / absence of voids in solder bumps, shape and height of solder bumps A portion of the multilayer printed wiring board where solder bumps are formed is observed with an X-ray to evaluate the presence / absence of voids, and a solder resist is formed. The height of the solder bump from the layer was measured and the shape was observed. In addition, about the shape, what was made into hemisphere was made into (circle), and what was not made into x.
【０２００】（３）信頼性試験 １３５℃、相対湿度８５％の条件下で１０００時間放置
した後、下記する導通試験を行い、プリント配線板を半
田バンプが形成されている部分で切断して半田バンプの
状態を観察した。信頼性試験と変わらないものを○、ク
ラック等が観察されたものを×とした。(3) Reliability Test After leaving for 1000 hours under the condition of 135 ° C. and 85% relative humidity, the following conduction test was performed, and the printed wiring board was cut at the portion where the solder bumps were formed and soldered. The state of the bump was observed.も の indicates that there was no difference from the reliability test, and X indicates that cracks and the like were observed.
【０２０１】（４）導通試験 多層プリント配線板を製造した後、上記信頼性試験前後
に導通試験を行い、モニターに表示された結果から導通
状態を評価した。短絡、断線のないものを○、短絡、断
線のあったものを×とした。(4) Continuity Test After the multilayer printed wiring board was manufactured, a continuity test was performed before and after the above-described reliability test, and the continuity state was evaluated from the results displayed on the monitor. A sample without a short circuit or disconnection was evaluated as ○, and a sample with a short circuit or disconnection was evaluated as ×.
【０２０２】[0202]
【表１】 [Table 1]
【０２０３】表１に示したように、実施例１〜３に係る
多層プリント配線板では、認識マーク用開口への半田ペ
ーストの付着率は６％以下と低かったのに対し、比較例
１では、８４％と極めて大きくなった。また、実施例１
〜３に係る多層プリント配線板では、半田バンプにボイ
ドは観察されず、半田バンプの高さ、形状は略均一であ
り、ソルダーレジスト層の表面も半田ペーストで汚染さ
れていなかった。また、半田バンプ間での短絡もなく、
信頼性試験前後に行った導通試験にも全く問題はなく、
信頼性試験後にクラック、剥がれ等も見当たらなかっ
た。また、第二の半田ペースト印刷工程で印刷する半田
ペーストの粘度を１５０〜３５０Ｐａ・ｓの範囲で順次
変更し、実施例１と同様の方法を用いて半田バンプを形
成した場合にも所望の形状の半田バンプを形成すること
ができた。As shown in Table 1, in the multilayer printed wiring boards according to Examples 1 to 3, the adhesion rate of the solder paste to the recognition mark openings was as low as 6% or less, whereas in Comparative Example 1, , 84%. Example 1
In the multilayer printed wiring boards of Nos. 1 to 3, no void was observed in the solder bump, the height and shape of the solder bump were substantially uniform, and the surface of the solder resist layer was not contaminated with the solder paste. Also, there is no short circuit between solder bumps,
There was no problem in the continuity test before and after the reliability test,
No crack, peeling, etc. were found after the reliability test. Also, when the viscosity of the solder paste to be printed in the second solder paste printing step is sequentially changed in the range of 150 to 350 Pa · s, and the solder bumps are formed using the same method as in the first embodiment, the desired shape is obtained. Could be formed.
【０２０４】比較例２の多層プリント配線板では、認識
マーク用開口の大部分に半田ペーストが付着してしまっ
た。また、一回の印刷工程で粘度の低い半田ペーストの
みを印刷しているため、半田バンプにボイドは形成され
ていなかったものの、高さも実施例１と比べてバラツキ
が大きく、形状も一様でなかった。また、ソルダーレジ
スト層の表面が半田ペーストで汚染されていた。これ
は、印刷時に半田ペーストがマスクの裏側に回り込んだ
ためであると推定された。また、導通試験に関しては、
半田バンプ形成後は特に問題がなかったが、信頼性試験
後には断線、短絡が発生した。また、断線と確認された
部分の半田バンプの断面を観察すると、クラック、剥が
れを引き起こしていた。In the multilayer printed wiring board of Comparative Example 2, the solder paste adhered to most of the recognition mark openings. Also, since only a low-viscosity solder paste was printed in one printing process, no void was formed in the solder bumps, but the height varied greatly and the shape was uniform compared to the first embodiment. Did not. Further, the surface of the solder resist layer was contaminated with the solder paste. It was presumed that this was because the solder paste wrapped around the back side of the mask during printing. Regarding the continuity test,
Although there was no particular problem after the formation of the solder bumps, disconnection and short-circuit occurred after the reliability test. Further, when the cross section of the solder bump at the portion where the disconnection was confirmed was observed, cracking and peeling occurred.
【０２０５】[0205]
【発明の効果】以上説明したように、第一の本発明の多
層プリント配線板の製造方法では、ソルダーレジスト層
となる樹脂層に半田バンプ形成用開口を形成する際、同
時に、半田ペースト除去領域の外側に、認識マーク用開
口を形成するので、上記認識マーク用開口に半田ペース
トが付着することはなく、上記認識マーク用開口に半田
ペーストが付着した際に発生する認識マークの輝度のば
らつきに起因して認識マークの位置がわからなくなった
り、認識マークの位置を誤認することにより、半導体チ
ップを良好に実装することができないといった事態を回
避することができる。また、均一な形状および高さを有
するとともに、相互間で短絡のない半田バンプを形成す
ることができ、接続性および信頼性に優れた多層プリン
ト配線板を製造することができる。As described above, according to the first method for manufacturing a multilayer printed wiring board of the present invention, when a solder bump forming opening is formed in a resin layer to be a solder resist layer, a solder paste removal area is simultaneously formed. Since the opening for the recognition mark is formed on the outside of the opening, the solder paste does not adhere to the opening for the recognition mark, and the unevenness of the brightness of the recognition mark generated when the solder paste adheres to the opening for the recognition mark is reduced. As a result, it is possible to avoid a situation where the position of the recognition mark is not known or the position of the recognition mark is erroneously recognized, whereby the semiconductor chip cannot be mounted properly. In addition, a solder bump having a uniform shape and height and having no short circuit between each other can be formed, and a multilayer printed wiring board excellent in connectivity and reliability can be manufactured.
【０２０６】また、第二の本発明の多層プリント配線板
の製造方法では、ソルダーレジスト層となる樹脂層に半
田バンプ形成用開口を形成する際、同時に、半田ペース
ト除去領域の外側に、認識マーク用開口およびコンデン
サ実装用開口を形成するので、上記認識マーク用開口お
よびコンデンサ実装用開口に半田ペーストが付着するこ
とはなく、上記認識マーク用開口に半田ペーストが付着
することにより発生する上記不都合を回避することがで
きるとともに、コンデンサ実装用開口に半田ペーストが
付着することに起因してコンデンサ実装時に良好にコン
デンサを実装することができないという不都合を回避す
ることができる。In the method of manufacturing a multilayer printed wiring board according to the second aspect of the present invention, when forming an opening for forming a solder bump in a resin layer to be a solder resist layer, at the same time, a recognition mark is formed outside a solder paste removal area. Since the opening for forming the capacitor and the opening for mounting the capacitor are formed, the solder paste does not adhere to the opening for forming the recognition mark and the opening for mounting the capacitor. In addition to the above, it is possible to avoid the inconvenience that the capacitor cannot be satisfactorily mounted at the time of capacitor mounting due to the solder paste adhering to the capacitor mounting opening.
【図１】（ａ）は、第一の本発明の製造方法で製造する
多層プリント配線板の一例を模式的に示す平面図であ
り、（ｂ）は、（ａ）に示す多層プリント配線板の部分
拡大断面図である。FIG. 1A is a plan view schematically showing an example of a multilayer printed wiring board manufactured by a manufacturing method according to the first invention, and FIG. 1B is a multilayer printed wiring board shown in FIG. It is the elements on larger scale sectional view.
【図２】（ａ）〜（ｄ）は、第一の本発明の多層プリン
ト配線板の製造方法における（ａ）〜（ｄ）の工程を模
式的に示す部分拡大断面図である。FIGS. 2A to 2D are partial enlarged cross-sectional views schematically showing steps (a) to (d) in the first method for manufacturing a multilayer printed wiring board of the present invention.
【図３】（ａ）〜（ｂ）は、第一の本発明の多層プリン
ト配線板の製造方法において、半田ペーストを印刷する
方法の一例を模式式に示す部分断面図である。FIGS. 3A and 3B are partial cross-sectional views schematically showing an example of a method for printing a solder paste in the first method for manufacturing a multilayer printed wiring board according to the present invention.
【図４】第一の本発明の多層プリント配線板の製造方法
の工程の一部を模式的に示す平面図である。FIG. 4 is a plan view schematically showing a part of the steps of the method for manufacturing a multilayer printed wiring board according to the first invention.
【図５】（ａ）は、第二の本発明の製造方法で製造する
多層プリント配線板の一例を模式的に示す平面図であ
り、（ｂ）は、（ａ）に示す多層プリント配線板の部分
拡大断面図である。FIG. 5A is a plan view schematically showing an example of a multilayer printed wiring board manufactured by the second manufacturing method of the present invention, and FIG. 5B is a multilayer printed wiring board shown in FIG. It is the elements on larger scale sectional view.
【図６】（ａ）〜（ｄ）は、第一の本発明の多層プリン
ト配線板の製造方法の工程の一部を示す断面図である。FIGS. 6A to 6D are cross-sectional views showing a part of the steps of the method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
【図７】（ａ）〜（ｄ）は、第一の本発明の多層プリン
ト配線板の製造方法の工程の一部を示す断面図である。FIGS. 7A to 7D are cross-sectional views showing some of the steps of the method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
【図８】（ａ）〜（ｄ）は、第一の本発明の多層プリン
ト配線板の製造方法の工程の一部を示す断面図である。FIGS. 8A to 8D are cross-sectional views showing a part of the steps of the first method for manufacturing a multilayer printed wiring board according to the present invention.
【図９】（ａ）〜（ｃ）は、第一の本発明の多層プリン
ト配線板の製造方法の工程の一部を示す断面図である。FIGS. 9A to 9C are cross-sectional views showing a part of the steps of the first method for manufacturing a multilayer printed wiring board according to the present invention.
【図１０】（ａ）〜（ｃ）は、第一の本発明の多層プリ
ント配線板の製造方法の工程の一部を示す断面図であ
る。FIGS. 10A to 10C are cross-sectional views showing a part of the steps of the first method for manufacturing a multilayer printed wiring board according to the present invention.
【図１１】（ａ）〜（ｅ）は、第一の本発明の多層プリ
ント配線板の製造方法の工程の一部を示す断面図であ
る。FIGS. 11A to 11E are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
【図１２】（ａ）〜（ｅ）は、第一の本発明の多層プリ
ント配線板の製造方法の工程の一部を示す断面図であ
る。FIGS. 12A to 12E are cross-sectional views showing a part of the steps of the first method for manufacturing a multilayer printed wiring board according to the present invention.
【図１３】（ａ）〜（ｄ）は、第一の本発明の多層プリ
ント配線板の製造方法の工程の一部を示す断面図であ
る。FIGS. 13A to 13D are cross-sectional views showing a part of the steps of the first method for manufacturing a multilayer printed wiring board according to the present invention.
【図１４】（ａ）〜（ｄ）は、第一の本発明の多層プリ
ント配線板の製造方法の工程の一部を示す断面図であ
る。FIGS. 14A to 14D are cross-sectional views illustrating some of the steps of the method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention.
【図１５】（ａ）〜（ｃ）は、第一の本発明の多層プリ
ント配線板の製造方法の工程の一部を示す断面図であ
る。FIGS. 15A to 15C are cross-sectional views showing a part of the steps of the first method for manufacturing a multilayer printed wiring board of the present invention.
【図１６】第一の本発明の製造方法により得られる多層
プリント配線板の一例を模式的に示す断面図である。FIG. 16 is a cross-sectional view schematically showing one example of a multilayer printed wiring board obtained by the manufacturing method of the first invention.
１、３０ 基板 ８、３２ 銅箔 ４、３４ 下層導体回路 ９、３６ スルーホール ６、５２ バイアホール用開口 １２、４２ 薄膜導体層（無電解めっき膜） ３、４３ めっきレジスト １３、４４ 電解めっき膜 ２、５０ 層間樹脂絶縁層 １０、５４ 樹脂充填材 ５８ 蓋めっき層 １４、７０、１１４ ソルダーレジスト層 １７、７６、１２７ 半田バンプ ７８ 導電性ピン １０６ 半田バンプ形成用開口 １１６ 半田パッド １３０、３３０ 認識マーク用開口 1, 30 Substrate 8, 32 Copper foil 4, 34 Lower conductor circuit 9, 36 Through hole 6, 52 Via hole opening 12, 42 Thin film conductor layer (electroless plating film) 3, 43 Plating resist 13, 44 Electroplating film 2, 50 interlayer resin insulating layer 10, 54 resin filler 58 lid plating layer 14, 70, 114 solder resist layer 17, 76, 127 solder bump 78 conductive pin 106 solder bump forming opening 116 solder pad 130, 330 recognition mark Opening
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｂ Ｑ Ｆターム(参考） 5E319 AA03 AA07 AB05 AC02 BB05 CC33 CD29 GG03 GG05 5E346 AA02 AA43 CC09 CC10 CC12 CC13 CC14 CC32 CC54 CC55 CC57 CC58 DD02 DD03 DD25 DD32 DD33 EE34 FF01 FF04 FF07 FF13 GG19 HH07 HH33──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H05K 3/46 H05K 3/46 B Q F term (Reference) 5E319 AA03 AA07 AB05 AC02 BB05 CC33 CD29 GG03 GG05 5E346 AA02 AA43 CC09 CC10 CC12 CC13 CC14 CC32 CC54 CC55 CC57 CC58 DD02 DD03 DD25 DD32 DD33 EE34 FF01 FF04 FF07 FF13 GG19 HH07 HH33
Claims (10)
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、前記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、 少なくとも下記（ａ）〜（ｄ）の工程を行うことを特徴
とする多層プリント配線板の製造方法。 （ａ）ソルダーレジスト層となる樹脂層に上記半田バン
プ形成用開口を形成する際、同時に、下記（ｃ）工程で
半田ペーストを除去する領域の外側に、認識マーク用開
口を形成する開口形成工程、（ｂ）ソルダーレジスト層
上の複数の半田バンプ形成用開口を含む一定領域に、１
回以上半田ペーストを印刷し、前記半田バンプ形成用開
口に半田ペーストを充填する第一の半田ペースト印刷工
程、（ｃ）半田バンプ形成用開口に充填した半田ペース
ト以外の半田ペーストを除去し、半田ペーストの表面と
ソルダーレジスト層の表面とを略同一平面とする半田ペ
ースト除去工程、および、（ｄ）１回以上の半田ペース
トの印刷を行う第二の半田ペースト印刷工程。1. After laminating an interlayer resin insulating layer and a conductive circuit on a substrate on which a conductive circuit is formed, a solder resist layer having a plurality of openings for forming solder bumps is provided on the uppermost conductive circuit. A method of manufacturing a multilayer printed wiring board, wherein a solder paste is formed by printing a solder paste in the opening for forming a solder bump, wherein at least the following steps (a) to (d) are performed. Manufacturing method of wiring board. (A) an opening forming step of forming an opening for a recognition mark outside a region where a solder paste is to be removed in the following step (c) when the opening for forming a solder bump is formed in a resin layer to be a solder resist layer; , (B) a fixed area including a plurality of solder bump forming openings on the solder resist layer;
A first solder paste printing step of printing the solder paste more than once and filling the solder bump forming opening with the solder paste; (c) removing the solder paste other than the solder paste filling the solder bump forming opening, A solder paste removing step of making the surface of the paste and the surface of the solder resist layer substantially flush with each other, and (d) a second solder paste printing step of performing one or more solder paste printings.
を除去する領域より１ｍｍ以上離れた位置に認識マーク
用開口を形成する請求項１に記載の多層プリント配線板
の製造方法。2. The method for manufacturing a multilayer printed wiring board according to claim 1, wherein in the step (a), an opening for a recognition mark is formed at a position at least 1 mm away from a region from which the solder paste is removed.
絶縁層と導体回路とを積層形成した後、最上層の導体回
路上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を設け、前記半田バンプ形成用開口に半田ペ
ーストを印刷して半田バンプを形成する多層プリント配
線板の製造方法であって、少なくとも下記（Ａ）〜
（Ｄ）の工程を行うことを特徴とする多層プリント配線
板の製造方法。 （Ａ）ソルダーレジスト層となる樹脂層に上記半田バン
プ形成用開口を形成する際、同時に、下記（Ｃ）工程で
半田ペーストを除去する領域の外側に、認識マーク用開
口およびコンデンサ実装用開口を形成する開口形成工
程、（Ｂ）ソルダーレジスト層上の複数の半田バンプ形
成用開口を含む一定領域に、１回以上半田ペーストを印
刷し、前記半田バンプ形成用開口に半田ペーストを充填
する第一の半田ペースト印刷工程、（Ｃ）半田バンプ形
成用開口に充填した半田ペースト以外の半田ペーストを
除去し、半田ペーストの表面とソルダーレジスト層の表
面とを略同一平面とする半田ペースト除去工程、およ
び、（Ｄ）１回以上の半田ペーストの印刷を行う第二の
半田ペースト印刷工程。3. A method according to claim 1, wherein an interlayer resin insulating layer and a conductive circuit are laminated on the substrate on which the conductive circuit is formed, and a solder resist layer having a plurality of solder bump forming openings is provided on the uppermost conductive circuit. A method for manufacturing a multilayer printed wiring board, wherein a solder paste is printed on the solder bump forming opening to form a solder bump, wherein at least the following (A) to
A method for producing a multilayer printed wiring board, comprising performing the step (D). (A) When forming the solder bump forming opening in the resin layer to be the solder resist layer, at the same time, the recognition mark opening and the capacitor mounting opening are formed outside the region where the solder paste is removed in the following step (C). Forming an opening to be formed, (B) printing a solder paste at least once in a predetermined area including a plurality of solder bump forming openings on the solder resist layer, and filling the solder bump forming opening with the solder paste; Solder paste printing step, (C) a solder paste removing step of removing solder paste other than the solder paste filled in the solder bump forming opening, and making the surface of the solder paste and the surface of the solder resist layer substantially flush with each other; And (D) a second solder paste printing step of printing the solder paste one or more times.
を除去する領域より、１ｍｍ以上離れた位置に認識マー
ク用開口およびコンデンサ実装用開口を形成する請求項
３に記載の多層プリント配線板の製造方法。4. The method of manufacturing a multilayer printed wiring board according to claim 3, wherein in the step (A), an opening for a recognition mark and an opening for mounting a capacitor are formed at a position 1 mm or more away from a region from which the solder paste is removed. Method.
て、前記ソルダーレジスト層上に、前記半田ペーストを
印刷する領域に対向する部分に開口を有するマスクを載
置した後、半田ペーストを印刷する請求項１〜４のいず
れかに記載の多層プリント配線板の製造方法。5. The method according to claim 1, wherein, in the first solder paste printing step, a mask having an opening at a portion facing a region where the solder paste is to be printed is placed on the solder resist layer, and then the solder paste is printed. Item 5. The method for producing a multilayer printed wiring board according to any one of Items 1 to 4.
て、前記ソルダーレジスト層上に、前記半田バンプ形成
用開口に対向する部分に開口を有するマスクを載置した
後、半田ペーストを印刷する請求項１〜５のいずれか１
に記載の多層プリント配線板の製造方法。6. In the second solder paste printing step, after a mask having an opening at a portion facing the solder bump forming opening is placed on the solder resist layer, the solder paste is printed. Any one of 1 to 5
3. The method for producing a multilayer printed wiring board according to item 1.
する半田ペーストの粘度が、前記第二の半田ペースト印
刷工程で印刷する半田ペーストの粘度よりも低い請求項
１〜６のいずれか１に記載の多層プリント配線板の製造
方法。7. The method according to claim 1, wherein the viscosity of the solder paste printed in the first solder paste printing step is lower than the viscosity of the solder paste printed in the second solder paste printing step. A method for producing the multilayer printed wiring board according to the above.
て、１回目の半田ペーストの印刷で、その底面に窪みを
有する半田バンプ形成用開口のみに、その窪み部分が充
填される程度に半田ペーストを印刷し、２回目の半田ペ
ーストの印刷で、凹形状の半田バンプ形成用開口を完全
に充填するように、半田ペーストを印刷する請求項１〜
７のいずれか１に記載のプリント配線板の製造方法。8. In the first solder paste printing step, in the first solder paste printing, the solder paste is applied to such an extent that only the solder bump forming opening having a recess on the bottom surface is filled with the recess. The solder paste is printed so as to completely fill the concave-shaped solder bump forming opening in the second printing of the solder paste.
8. The method for manufacturing a printed wiring board according to any one of items 7 to 7.
に記載の製造方法により製造された多層プリント配線
板。9. The method according to claim 1, wherein the first and second and the fifth to the eighth are used.
14. A multilayer printed wiring board manufactured by the manufacturing method according to above.
造方法により製造された多層プリント配線板。10. A multilayer printed wiring board manufactured by the manufacturing method according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000850A JP2002204057A (en) | 2001-01-05 | 2001-01-05 | Multilayer printed wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001000850A JP2002204057A (en) | 2001-01-05 | 2001-01-05 | Multilayer printed wiring board and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002204057A true JP2002204057A (en) | 2002-07-19 |
Family
ID=18869565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001000850A Pending JP2002204057A (en) | 2001-01-05 | 2001-01-05 | Multilayer printed wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002204057A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006147726A (en) * | 2004-11-17 | 2006-06-08 | Sony Corp | Circuit module body and manufacturing method thereof |
| JP2006520093A (en) * | 2003-02-26 | 2006-08-31 | イムベラ エレクトロニクス オサケユキチュア | Manufacturing method of electronic module |
| JP2012094563A (en) * | 2010-10-22 | 2012-05-17 | Fujitsu Ltd | Print circuit board, manufacturing method of print circuit board, and electronic device |
| JP2012256752A (en) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | Multilayer wiring board and method for manufacturing the same |
| WO2013065420A1 (en) * | 2011-10-31 | 2013-05-10 | 株式会社村田製作所 | Electronic component, assembly substrate, and method for manufacturing electronic component |
| US9006580B2 (en) | 2011-06-09 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| KR101513404B1 (en) | 2011-06-09 | 2015-04-17 | 니혼도꾸슈도교 가부시키가이샤 | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02117195A (en) * | 1988-10-27 | 1990-05-01 | Furukawa Electric Co Ltd:The | Formation solder resist layer of circuit substrate |
| JPH05338369A (en) * | 1992-06-12 | 1993-12-21 | Ibiden Co Ltd | Paste filling mask and paste filling method using same |
| JPH10335800A (en) * | 1997-06-04 | 1998-12-18 | Ibiden Co Ltd | Formation of solder bump |
| JP2000208913A (en) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | Manufacture of printed wiring board |
| JP2000232260A (en) * | 1999-02-09 | 2000-08-22 | Ngk Spark Plug Co Ltd | Wiring board, stiffener and manufacture thereof |
| JP2000307024A (en) * | 1999-04-20 | 2000-11-02 | Ibiden Co Ltd | Production of printed wiring board |
-
2001
- 2001-01-05 JP JP2001000850A patent/JP2002204057A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02117195A (en) * | 1988-10-27 | 1990-05-01 | Furukawa Electric Co Ltd:The | Formation solder resist layer of circuit substrate |
| JPH05338369A (en) * | 1992-06-12 | 1993-12-21 | Ibiden Co Ltd | Paste filling mask and paste filling method using same |
| JPH10335800A (en) * | 1997-06-04 | 1998-12-18 | Ibiden Co Ltd | Formation of solder bump |
| JP2000208913A (en) * | 1999-01-19 | 2000-07-28 | Ibiden Co Ltd | Manufacture of printed wiring board |
| JP2000232260A (en) * | 1999-02-09 | 2000-08-22 | Ngk Spark Plug Co Ltd | Wiring board, stiffener and manufacture thereof |
| JP2000307024A (en) * | 1999-04-20 | 2000-11-02 | Ibiden Co Ltd | Production of printed wiring board |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006520093A (en) * | 2003-02-26 | 2006-08-31 | イムベラ エレクトロニクス オサケユキチュア | Manufacturing method of electronic module |
| US11071207B2 (en) | 2003-02-26 | 2021-07-20 | Imberatek, Llc | Electronic module |
| US10765006B2 (en) | 2003-02-26 | 2020-09-01 | Imberatek, Llc | Electronic module |
| US10085345B2 (en) | 2003-02-26 | 2018-09-25 | Ge Embedded Electronics Oy | Electronic module |
| JP2006147726A (en) * | 2004-11-17 | 2006-06-08 | Sony Corp | Circuit module body and manufacturing method thereof |
| JP2012094563A (en) * | 2010-10-22 | 2012-05-17 | Fujitsu Ltd | Print circuit board, manufacturing method of print circuit board, and electronic device |
| US8754333B2 (en) | 2010-10-22 | 2014-06-17 | Fujitsu Limited | Printed circuit board incorporating fibers |
| KR101513404B1 (en) | 2011-06-09 | 2015-04-17 | 니혼도꾸슈도교 가부시키가이샤 | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| US9006580B2 (en) | 2011-06-09 | 2015-04-14 | Ngk Spark Plug Co., Ltd. | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate |
| KR101527630B1 (en) * | 2011-06-09 | 2015-06-09 | 니혼도꾸슈도교 가부시키가이샤 | Method of manufacturing multilayer wiring substrate |
| JP2012256752A (en) * | 2011-06-09 | 2012-12-27 | Ngk Spark Plug Co Ltd | Multilayer wiring board and method for manufacturing the same |
| JP5585737B2 (en) * | 2011-10-31 | 2014-09-10 | 株式会社村田製作所 | Electronic component, collective substrate, and method of manufacturing electronic component |
| US9368464B2 (en) | 2011-10-31 | 2016-06-14 | Murata Manufacturing Co., Ltd. | Electronic component, mother substrate, and electronic component manufacturing method |
| CN103918071A (en) * | 2011-10-31 | 2014-07-09 | 株式会社村田制作所 | Electronic component, assembly substrate, and method for manufacturing electronic component |
| WO2013065420A1 (en) * | 2011-10-31 | 2013-05-10 | 株式会社村田製作所 | Electronic component, assembly substrate, and method for manufacturing electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2000076281A1 (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
| JP2003023252A (en) | Multilayered printed wiring board | |
| JP2003023253A (en) | Multilayered printed wiring board | |
| JP4863557B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP4707273B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2003101244A (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP4282190B2 (en) | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board | |
| JP2002204057A (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP4514308B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2002134920A (en) | Multilayer printed wiring board and method for manufacturing the same | |
| JP4698046B2 (en) | Multilayer printed circuit board | |
| JP2001217549A (en) | Multilayer circuit board | |
| JP4748889B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP3219396B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP3348846B2 (en) | Method of manufacturing multilayer printed wiring board and multilayer printed wiring board | |
| JP4514309B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2002134921A (en) | Multilayer printed wiring board and method for manufacturing the same | |
| JP4484350B2 (en) | Method for manufacturing printed wiring board | |
| JP4518660B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2002271027A (en) | Multi-layer printed board | |
| JP4587571B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2001244640A (en) | Multilayer printed wiring board and its manufacturing method | |
| JP3219395B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2000328256A (en) | Electroless plating liquid and production of printed wiring board using the same | |
| JP2003008221A (en) | Multilayer printed wiring board and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100224 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100224 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100323 |