JP2002198656A - 高密度実装用基板の製法 - Google Patents

高密度実装用基板の製法

Info

Publication number
JP2002198656A
JP2002198656A JP2000392840A JP2000392840A JP2002198656A JP 2002198656 A JP2002198656 A JP 2002198656A JP 2000392840 A JP2000392840 A JP 2000392840A JP 2000392840 A JP2000392840 A JP 2000392840A JP 2002198656 A JP2002198656 A JP 2002198656A
Authority
JP
Japan
Prior art keywords
conductive
density mounting
substrate
conductive paste
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000392840A
Other languages
English (en)
Inventor
Hideo Yamanaka
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000392840A priority Critical patent/JP2002198656A/ja
Publication of JP2002198656A publication Critical patent/JP2002198656A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【課題】 ビアホール内に充填した導電性ペーストの接
続抵抗のばらつきの問題を解決して、信頼性の高い高密
度実装基板を提供する。 【解決手段】 導電性マイクロワイヤー又は導電性マイ
クロコイルの少なくともいずれか1種以上が、目的とす
る電気抵抗値及び機械的強度が得られるように混入され
た導電性ペースト3を、多層配線構造の層間絶縁層のビ
アホールに埋め込む導電材とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高密度実装用基板
の製法に関する。
【0002】
【従来の技術】近年、多リードで0.3mmピッチ以下
のQFP(4方向フラットパッケージ)やTAB(Ta
pe Automated Bonding)など、ま
たバンプ数が多く1mmピッチ未満のBGA(Ball
Grid Array)、0.3mmピッチ以下のフ
リップフラップチップ素子等が実用化され、それらに対
応した高精度で微細なピッチの電極パッドをもった高密
度実装用基板の必要性が増してきている。
【0003】従来の高密度実装用基板の製造工程は、例
えば樹脂多層基板の「ALIVH(登録商標:松下電気
産業)」型の実装用基板の場合、炭酸ガスレーザを用い
たプリプレグ(アラミド不織布にFR−5相当の高耐熱
性エポキシ樹脂を含浸させた絶縁樹脂)のビアホール加
工即ち穴開けを行った後、導電性銅ペーストの充填、プ
リプレグの両面へ銅箔を配置後、熱プレス機による銅箔
の加熱及び加圧、銅箔エッチングによる両面プリント配
線板の製作、両面プリント配線板と導電性銅ペーストを
充填したプリプレグと銅箔の位置合わせ、熱プレス機に
より加熱及び加圧、多層化即ち各層の形成の後、最表層
の銅箔エッチングのプロセスによって、例えば4層の高
密度実装用基板が得られる。
【0004】4層以上の多層化が必要な場合は、4層の
基板をコアとして再度、上述の工程を繰り返し行うこと
により、例えば6層や8層の多層構成の高密度実装用基
板を製造することができる。
【0005】このような基板の製造工程において、重要
な技術のひとつが、導電性ペーストによる層間接続技術
である。一般にこの導電性ペーストは、高耐熱性エポキ
シ系、又はポリイミド系等の熱硬化性接着剤中に、導電
性フィラー、例えば金、銀、銅、ITO(In、Snの
複合酸化物)等の微粒子を所望の電気抵抗値になる量だ
け混入し、スクリーン印刷等でビアホール内に充填さ
せ、例えばエポキシ系は150〜160℃/1〜2h
(時間)の熱硬化、ポリイミド系では150℃/0.5
h+250℃/0.5hのステップキュアすなわち段階
的な熱硬化を行っている。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うにして硬化した導電性ペーストは、ビアホール内を充
填しているが、高温放置または低温放置、高温高湿放置
及びプレッシャークッカーなどの高温高湿度雰囲気の放
置試験、また温度サイクル、ハンダリフロー、ハンダデ
ィップ、ホットオイルなどの熱衝撃の各試験において、
ストレスやマイクロクラック発生等により接続抵抗の変
化率が大きくなり、断線が発生しやすくなって信頼性の
低下を生じるという問題がある。
【0007】本発明は、このようなビアホール内に充填
した導電性ペーストの接続抵抗のばらつきの問題を解決
して、信頼性の高い高密度実装基板を提供するものであ
る。
【0008】
【課題を解決するための手段】本発明による高密度実装
用基板の製法は、導電性マイクロワイヤー又は導電性マ
イクロコイルの少なくともいずれか1種以上が、目的と
する電気抵抗値及び機械的強度が得られるように混入さ
れた導電性ペーストを、多層配線構造の層間絶縁層のビ
アホールに埋め込む導電材とする。
【0009】このように、本発明においては、導電性マ
イクロワイヤー又は導電性マイクロコイルを含む導電性
ペーストを用いてビアホール内を埋め込むことから、導
電性マイクロワイヤー又は導電性マイクロコイルによっ
て縦方向、横方向等の全方向の引っ張り及び圧縮樹脂強
度が増大し、熱ストレスやマイクロクラック発生による
電気抵抗値変化率が小さく、断線の発生を防止すること
ができて、信頼性の高い高密度実装用基板を製造するこ
とができる。
【0010】
【発明の実施の形態】次に、本発明による高密度実装用
基板の製法の実施形態について、図面を参照して各例を
詳細に説明するが、本発明はこれらの例に限定されるも
のではない。
【0011】〔実施例1〕この例においては、図1の工
程図を参照して、多層構造の高密度実装用基板を製造す
る場合について説明する。
【0012】先ず、図1Aに示すように、絶縁樹脂1
1、例えばアラミド繊維製の不織布にエポキシ樹脂を含
浸し固化させたいわゆるプリプレグより成る絶縁樹脂1
1に、レーザ光でビアホールとなる開口2を形成する。
【0013】次に、図1Bに示すように、例えばスクリ
ーン印刷によって、この開口2に、導電性ペースト3を
埋め込む。
【0014】この導電性ペースト3には、後述する導電
性フィラーをエポキシ系、又はポリイミド系の熱硬化性
樹脂接着剤に、目的とする電気抵抗値及び機械的強度が
得られるように、後述する重量比をもって混在させたも
のを使用した。
【0015】その後、図1Cに示すように、2枚の例え
ば銅箔より成る金属箔4で挟んで熱圧着する。このと
き、必要に応じて配線をスクリーン印刷で形成する。
【0016】そして、図1Dに示すように、金属箔をエ
ッチング等によりパターニングして、配線4aを形成す
る。
【0017】このようにして配線4a及びビアホールの
埋め込みがなされた絶縁樹脂11の上下に、更に絶縁樹
脂12、13と金属箔を熱圧着し、パターニングする工
程を繰り返して積層することによって、図1Eに示すよ
うに、多層構造の高密度実装用基板を形成することがで
きる。
【0018】上述の導電性フィラーとしては、 (1)導電性マイクロワイヤー (2)導電性マイクロコイル (3)導電性マイクロワイヤー+導電性微粒子 (4)導電性マイクロコイル+導電性微粒子 (5)導電性マイクロワイヤー+導電性マイクロコイル
+導電性微粒子 を用いることができる。
【0019】これら、導電性マイクロワイヤー、導電性
マイクロコイル及び導電性微粒子の接着剤に対する混在
比としては、所望の電気的抵抗値及び機械的強度を得る
為に、以下のように選定するのが好ましい。
【0020】(1)接着剤:20〜40重量%の例えば
30重量% 導電性マイクロワイヤー:60〜80重量%の例えば7
0重量%
【0021】(2)接着剤:20〜40重量%の例えば
30重量% 導電性マイクロコイル:60〜80重量%の例えば70
重量%
【0022】(3)接着剤:20〜40重量%の例えば
30重量% 導電性マイクロワイヤー:50〜70重量%の例えば6
0重量% 導電性微粒子:10重量%以下の例えば10重量%
【0023】(4)接着剤:20〜40重量%の例えば
30重量% 導電性マイクロコイル:50〜70重量%の例えば60
重量% 導電性微粒子:10重量%以下の例えば10重量%
【0024】(5)接着剤:20〜40重量%の例えば
30重量% 導電性マイクロワイヤー:50〜70重量%以下の例え
ば30重量% 導電性マイクロコイル:50〜70重量%以下の例えば
30重量%(導電性マイクロワイヤーと導電性マイクロ
コイルを合わせて50〜70重量%の例えば60重量%
とする。) 導電性微粒子:10重量%以下の例えば10重量%
【0025】一方、導電性フィラーの材料、大きさ及び
長さ等は、一般的なビアホールコンタクト及び配線の電
気抵抗値と機械的強度を得ることができる範囲とするた
め、以下のように選定するのが好ましい。
【0026】導電性マイクロワイヤー及び導電性マイク
ロコイルの材料は、カーボン、金、銀、銅、アルミニウ
ム等の各材料より成るマイクロワイヤーを単独、又は混
在させたものを用いる。大きさは、直径1μm〜10μ
mの例えば5μmとした。
【0027】また、導電性マイクロワイヤー及び導電性
マイクロコイルの長さは、基板の厚さ、すなわち上述の
絶縁樹脂11の厚さの2分の1以上、ビアホールすなわ
ち開口2の直径の3倍以下が好ましい。
【0028】ここで、絶縁樹脂11の厚さは、80〜1
00μmの例えば80μm、ビアホール径は300μ
m、配線部の線間(間隔)及び線幅はそれぞれ60μ
m、90μmのものを作成した。
【0029】したがって、この例においては、導電性マ
イクロワイヤー及び導電性マイクロコイルの長さは、4
0μm以上150μmのものを用いた。
【0030】更に高密度の配線形成する場合、例えば基
板の厚さが50〜60μm、ビアホール径が200μ
m、線間及び線幅がそれぞれ50μm、50μmとする
場合は、導電性マイクロワイヤー及び導電性マイクロコ
イルの長さを例えば25〜100μmとすることが好ま
しい。
【0031】導電性マイクロコイルを用いる場合、その
コイル状細線の直径を0.03μm〜0.3μmの例え
ば0.1μm、マイクロコイルのコイルピッチを0.1
μm以上5μm以下の例えば1μmとした。
【0032】導電性微粒子は、カーボン、金、銀、銅、
アルミニウム等を単独又は混在させた金属粉や、ITO
粉を用いる。1μm〜10μmの例えば3μmとする。
【0033】熱圧着条件は、エポキシ系導電性ペースト
の場合は例えば150℃/1h、ポリイミド系導電性ペ
ーストの場合は、例えば150℃/0.5h+250℃
/0.5hとする。
【0034】導電性フィラーの各材料、大きさ、長さ等
を上述の範囲に選定することにより、スクリーン印刷等
の塗布作業時の作業性を良好に、すなわち生産性の低下
を招くことなく行うための最適な粘度にコントロールす
ることができる。
【0035】更にまた、この場合材料コスト及び上述の
作業性からくる加工コストを適切に抑えることができ
る。
【0036】このようにして製造した高密度実装用基板
は、従来に比べて、導電性ペーストにカーボンや銅等よ
り成る導電性マイクロワイヤー又はカーボンや銅等より
成る導電性マイクロコイルの少なくともいずれかを1種
以上、又はこれにカーボンや銅や銀等より成る導電性微
粒子を混在させたため、その縦方向、横方向等の全方向
の引っ張り及び樹脂強度が増大することから熱ストレス
やマイクロクラック発生を回避することができて、電気
抵抗値も小とすることができる。
【0037】更に、断線の発生を防止することができる
ことから、信頼性の高い高密度実装用基板を製造するこ
とができる。
【0038】また、導電性マイクロコイルを混在させた
導電性ペーストを用いる場合は、導電性マイクロコイル
が電磁波を吸収するので、電磁波障害に強い高密度実装
用基板を得ることができる。
【0039】次に、本発明の実施形態の他の一例につい
て詳細に説明する。この場合、金属箔上に三角錘状のポ
リマー導電バンプを形成して、多層構造の高密度実装用
基板を製造する場合に本発明を適用した例について図2
A〜Dを参照して説明するが、本発明はこの例に限定さ
れるものではない。
【0040】〔実施例2〕図2Aに示すように、例えば
銅より成る金属箔4の上に、上述の実施例1における導
電性ペーストと同様の材料の導電性ペースト3により、
三角錘状の導電性バンプ5を形成する。
【0041】次に図2Bに示すように、このバンプ5の
形成された金属箔4と、絶縁層になるプリプレグ等の絶
縁樹脂11とを重ねて、熱圧着する。
【0042】この後、図2Cに示すように、金属箔4を
パターニングして、配線4aを形成する。
【0043】そして、このようにして形成した、各絶縁
樹脂11、12及び13を重ねて熱圧着し、図2Dに示
すように、多層に積層された高密度実装用基板を得るこ
とができる。
【0044】このときの絶縁樹脂11の材料としては、
ガラス布基材のエポキシレジン、BT(Bismale
imide Triazine)レジン、紙フェノール
樹脂、高速素子実装のためのより比誘電率の低いPPE
(Poly−Phenylene Ether)樹脂、
ポリイミド樹脂、テフロン(登録商標)樹脂等を用いて
ることができる。
【0045】熱圧着条件は、エポキシ系導電性ペースト
の場合は例えば150℃/0.5h+250℃/0.5
hとする。
【0046】このとき、図2Bにおいて説明したバンプ
5の形成にあたって、従来の導電性ペーストを用いる場
合は、絶縁樹脂を容易に貫通可能な、先端の尖った円錐
形状に制御して、その高さのばらつきを、バンプを形成
する領域全面に渡ってできるだけ均一に形成する必要が
ある。
【0047】この為に従来は、バンプを形成するための
マスク穴型を可能な限り均一にすることと、導電性ペー
ストが適切なチクソトロピック性(異常粘性の一つで、
攪拌することによりゲルが流動性のゾルに変化し、これ
を放置しておくと再びゲルに戻る性質)を有し、且つ最
適粘度にコントロールする必要がある。
【0048】しかし、本発明における導電性ペーストに
は、導電性マイクロワイヤー、又は導電性マイクロコイ
ルが混在し、これが突起となって尖鋭な円錐形の先端に
代わって絶縁樹脂を突き破るので、本実施例において
は、必ずしも先端の尖った三角錐状のバンプに加工する
必要がない。
【0049】従って、本実施例においては、上述したよ
うなバンプ形成のためのマスク穴型を可能な限り均一に
することや、導電性ペーストが適切なチクソトロピック
性を有し且つ最適粘度となるようにコントロールする必
要がなく、生産性に優れコストの低減化が可能となる。
【0050】上述したように本実施例においては、導電
性ペーストの三角錘状バンプが絶縁樹脂を突き破り、バ
ンプ先端が絶縁樹脂上に露出して、ビアホールを形成す
ることができる。
【0051】また、従来の導電性微粒子のみが含まれる
導電性ペーストに比し、本発明においては導電性マイク
ロワイヤー又は導電性マイクロコイルが混在した導電性
ペーストを用いるので、従来より低い温度で、またより
弱い圧着力でバンプにより絶縁樹脂を突き破り、層間を
導通させることができた。
【0052】このため、温度条件及び加圧条件が緩和さ
れるので、安定した生産と高歩留り及び高品質の高密度
実装用基板を製造することができて、コストの低減化を
はかることができる。
【0053】また、上述の導電性ペーストとして、紫外
線照射硬化型、又は紫外線照射硬化+熱硬化型接着剤を
用いる場合は、スクリーン印刷直後に紫外線照射硬化を
行ってバンプ形状を制御するので、安定した導電バンプ
形状を得ることができ、絶縁樹脂を重ねて熱圧着しても
配線幅及び高さの安定性が保たれて、ばらつきのない安
定した電気抵抗値及び機械的強度を得ることができる。
【0054】次に、本発明の実施形態の他の一例につい
て詳細に説明する。この場合、一括積層タイプの多層配
線基板への適用に関して、図3を用いて説明するが、本
発明はこの例に限定されるものではない。
【0055】〔実施例3〕図3Aに示すように、両面に
熱可塑性のポリイミド等より成る接着層22が被着され
たポリイミド等より成るフィルム21の片面に、スパッ
タ及び鍍金により銅等より成る金属層23を形成する。
【0056】次に、図3Bに示すように、金属層をフォ
トリソグラフ及びエッチング技術によって、パターニン
グして配線24を形成する。
【0057】その後、図3Cに示すように、裏面即ち図
3Cにおいて下部から、エキシマレーザ等のレーザ光L
により所要部に開口25を形成する。このとき、開口2
5の直径は100μm程度とする。
【0058】次に、開口25内に、図3Dに示すよう
に、導電性ペースト26を充填し、キュアすなわち硬化
を行う。この例においても、導電性ペーストに含まれる
導電性マイクロワイヤー、導電性マイクロコイル及び導
電性微粒子の材料としては、上述の実施例1におけると
同様の材料を用いた。
【0059】この例においては、この導電性マイクロワ
イヤー又は導電性マイクロコイル及び導電性微粒子を混
在したポリイミド系樹脂より成る導電性ペースト26
を、スクリーン印刷等により充填した後、例えば150
℃/0.5h程度でプリキュアを行った。
【0060】その後、図3Eに示すように、必要な枚数
の各フィルム21を用意し、同様に、配線24をパター
ニングして導電性ペースト26を充填、プリキュアした
ものを用意する。
【0061】次に、図3Fに示すように、各フィルム2
1を積み重ねて、熱プレスによりホットメルト(熱融
着)して一括積層する。このときの熱プレス条件は、例
えば250℃で30分程度とする。
【0062】上述の実施例においては、導電性ペースト
に導電性マイクロワイヤー又は導電性マイクロコイルを
混在させたことから、従来に比し縦方向、横方向等の全
方向の樹脂強度が増大し、電気抵抗値も小さくできて、
更に熱ストレスやマイクロクラック等の発生による電気
抵抗値の変動を抑制することができて、断線の発生を回
避し、安定した特性の基板を得ることができた。
【0063】
【発明の効果】上述したように、本発明によれば、導電
性ペーストにカーボンや銅等より成る導電性マイクロワ
イヤー、又はカーボンや銅等より成る導電性マイクロコ
イルの少なくともいずれかを1種以上、又はこれにカー
ボンや銅や銀等より成る導電性微粒子を混在させたるこ
とから、その縦方向、横方向等の全方向の引っ張り及び
樹脂強度が増大することから熱ストレスやマイクロクラ
ック発生を回避することができて、電気抵抗値も小とす
ることができる。
【0064】また断線の発生を防止することができて、
信頼性の高い高密度実装用基板を製造することができる
ことから、安定した生産と歩留りの向上、高品質化及び
コストの低減化をはかることができる。
【0065】また、導電性マイクロコイルを導電性ペー
ストに混在させる場合は、導電性マイクロコイルが電磁
波を吸収するので電磁波障害に強い基板を得ることがで
きて、また電磁波吸収により導電性ペースト内が発熱す
ることから、耐湿性に優れた高密度実装用基板を得るこ
とができる。
【0066】また、金属箔上に三角錘状の導電性バンプ
を形成し、その後絶縁樹脂を重ねて熱圧着してバンプを
絶縁樹脂に貫通させてビアホールを形成する場合、本発
明によれば導電性ペーストに導電性マイクロワイヤー又
は導電性マイクロコイルを混在させることから、これら
が微小な突起となって、三角錘状のバンプの尖鋭な先端
部に代わって絶縁樹脂を貫通させることができる。
【0067】したがって、従来の導電性ペーストを用い
た場合のような、このバンプ形成時のスクリーン印刷用
マスクの穴型の均一性及び導電性ペーストのチクソトロ
ピック性、粘度コントロール等の必要性が低くなり、バ
ンプの製造工程が簡易化されて、生産性の向上及びコス
トの低減化をはかることができる。
【図面の簡単な説明】
【図1】A〜Eは、高密度実装用基板の製法の一例の工
程図である。
【図2】A〜Dは、高密度実装用基板の製法の一例の工
程図である。
【図3】A〜Fは、高密度実装用基板の製法の一例の工
程図である。
【符号の説明】
2・・・開口、3・・・導電性ペースト、4・・・金属
箔、4a・・・配線、5・・・バンプ、11・・・絶縁
樹脂、12・・・絶縁樹脂、13・・・絶縁樹脂、21
・・・フィルム、22・・・接着層、23・・・金属
層、24・・・配線、25・・・開口、26・・・導電
性ペースト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) // H01B 1/00 H01B 1/20 A 1/20 1/24 A 1/24 H01L 23/12 N Fターム(参考) 4E351 AA01 BB01 BB26 BB31 BB49 CC11 DD29 DD51 DD52 DD53 EE03 EE16 EE18 GG08 5E317 AA24 BB01 BB11 BB19 CC22 CC25 CC60 GG05 GG09 5E346 AA12 AA15 AA43 BB01 CC02 CC08 CC31 FF18 FF24 FF35 FF36 GG19 GG28 HH01 HH07 5G301 DA01 DA18 DA51 DA57 DD01

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 導電性マイクロワイヤー又は導電性マイ
    クロコイルの少なくともいずれか1種以上が、目的とす
    る電気抵抗値及び機械的強度が得られるように混入され
    た導電性ペーストを、多層配線構造の層間絶縁層のビア
    ホールを埋め込む導電材としたことを特徴とする高密度
    実装用基板の製法。
  2. 【請求項2】 上記導電材によって上記ビアホールの埋
    め込みを行うと共に、配線形成を行うことを特徴とする
    上記請求項1に記載の高密度実装用基板の製法。
  3. 【請求項3】 上記導電材に、導電性微粒子を混入した
    ことを特徴とする上記請求項1又は2に記載の高密度実
    装用基板の製法。
  4. 【請求項4】 上記導電性ペーストの材料を、エポキシ
    系、もしくはポリイミド系の熱硬化性接着剤、又は紫外
    線硬化性接着剤、あるいは紫外線及び熱硬化性接着剤と
    したことを特徴とする上記請求項1又は2又は3に記載
    の高密度実装用基板の製法。
  5. 【請求項5】 上記導電性マイクロワイヤー、上記導電
    性マイクロコイル及び上記導電性微粒子の材料を、それ
    ぞれ同じ材料または異なる組み合わせとしたことを特徴
    とする上記請求項1又は2又は3に記載の高密度実装用
    基板の製法。
  6. 【請求項6】 上記導電性マイクロコイルの材料が、触
    媒及び不純物ガス存在下で、アセチレンを熱分解して合
    成したカーボンより成ることを特徴とする上記請求項1
    又は2又は3に記載の高密度実装用基板の製法。
  7. 【請求項7】 上記導電性ペーストを、スクリーン印刷
    により、上記ビアホールの埋め込み及び配線形成を行う
    ことを特徴とする上記請求項1又は2又は3に記載の高
    密度実装用基板の製法。
JP2000392840A 2000-12-25 2000-12-25 高密度実装用基板の製法 Pending JP2002198656A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000392840A JP2002198656A (ja) 2000-12-25 2000-12-25 高密度実装用基板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000392840A JP2002198656A (ja) 2000-12-25 2000-12-25 高密度実装用基板の製法

Publications (1)

Publication Number Publication Date
JP2002198656A true JP2002198656A (ja) 2002-07-12

Family

ID=18858763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000392840A Pending JP2002198656A (ja) 2000-12-25 2000-12-25 高密度実装用基板の製法

Country Status (1)

Country Link
JP (1) JP2002198656A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003105160A1 (ja) * 2002-05-31 2003-12-18 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
JP2005251780A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 半導体回路部品およびその製造方法
JP2006511110A (ja) * 2002-12-18 2006-03-30 海爾集団公司 ペン型携帯電話
KR100733759B1 (ko) 2006-04-04 2007-06-29 대덕전자 주식회사 이종 재료가 도포된 전도성 페이스트 및 이를 이용한 다층인쇄 회로 기판 제조 방법
JP2013101958A (ja) * 2005-08-15 2013-05-23 Merck Patent Gmbh 外部回路への相互接続を有する光起電力電池
JP2016025257A (ja) * 2014-07-23 2016-02-08 コニカミノルタ株式会社 導電パターン作製装置
WO2017213086A1 (ja) * 2016-06-06 2017-12-14 日立化成株式会社 多層配線板の製造方法
WO2017213085A1 (ja) * 2016-06-06 2017-12-14 日立化成株式会社 多層配線板の製造方法
JP2019050397A (ja) * 2012-03-26 2019-03-28 アドヴァンパック ソリューションズ ピーティーイー リミテッド 半導体パッケージング用の半導体基板

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003105160A1 (ja) * 2002-05-31 2005-10-13 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
US7214419B2 (en) 2002-05-31 2007-05-08 Tatsuta Electric Wire & Cable Co., Ltd. Conductive paste multilayered board including the conductive paste and process for producing the same
CN1326155C (zh) * 2002-05-31 2007-07-11 大自达电线股份有限公司 导电糊、使用其的多层基板及其制造方法
WO2003105160A1 (ja) * 2002-05-31 2003-12-18 タツタ電線株式会社 導電性ペースト、これを用いた多層基板及びその製造方法
JP2006511110A (ja) * 2002-12-18 2006-03-30 海爾集団公司 ペン型携帯電話
JP2005251780A (ja) * 2004-03-01 2005-09-15 Matsushita Electric Ind Co Ltd 半導体回路部品およびその製造方法
JP2013101958A (ja) * 2005-08-15 2013-05-23 Merck Patent Gmbh 外部回路への相互接続を有する光起電力電池
KR100733759B1 (ko) 2006-04-04 2007-06-29 대덕전자 주식회사 이종 재료가 도포된 전도성 페이스트 및 이를 이용한 다층인쇄 회로 기판 제조 방법
JP2019050397A (ja) * 2012-03-26 2019-03-28 アドヴァンパック ソリューションズ ピーティーイー リミテッド 半導体パッケージング用の半導体基板
US9955585B2 (en) 2014-07-23 2018-04-24 Konica Minolta, Inc. Conductive pattern production device
JP2016025257A (ja) * 2014-07-23 2016-02-08 コニカミノルタ株式会社 導電パターン作製装置
WO2017213085A1 (ja) * 2016-06-06 2017-12-14 日立化成株式会社 多層配線板の製造方法
JPWO2017213086A1 (ja) * 2016-06-06 2019-03-14 日立化成株式会社 多層配線板の製造方法
JPWO2017213085A1 (ja) * 2016-06-06 2019-03-28 日立化成株式会社 多層配線板の製造方法
WO2017213086A1 (ja) * 2016-06-06 2017-12-14 日立化成株式会社 多層配線板の製造方法
JP2020182007A (ja) * 2016-06-06 2020-11-05 日立化成株式会社 多層配線板の製造方法
TWI733829B (zh) * 2016-06-06 2021-07-21 日商昭和電工材料股份有限公司 多層線路板的製造方法
US11240915B2 (en) 2016-06-06 2022-02-01 Lincstech Co., Ltd. Method for manufacturing multilayer wiring board
US11291124B2 (en) 2016-06-06 2022-03-29 Lincstech Co., Ltd. Method for manufacturing multilayer wiring board
TWI777958B (zh) * 2016-06-06 2022-09-21 日商林克斯泰克股份有限公司 多層線路板的製造方法

Similar Documents

Publication Publication Date Title
US6300576B1 (en) Printed-circuit board having projection electrodes and method for producing the same
JP3057924B2 (ja) 両面プリント基板およびその製造方法
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
JP2587596B2 (ja) 回路基板接続材とそれを用いた多層回路基板の製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
JPH08255982A (ja) 回路基板及びその製造方法
WO1997019579A1 (fr) Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
US6335076B1 (en) Multi-layer wiring board and method for manufacturing the same
JP2001237512A (ja) 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
CN100558222C (zh) 多层布线板及其制造方法
KR20090124916A (ko) 프린트 배선판의 제조방법 및 도전성 접합제
JP2001332828A (ja) 両面回路基板およびそれを用いた多層配線基板
JP2002198656A (ja) 高密度実装用基板の製法
JP2000312063A (ja) 配線基板及びその製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP3879158B2 (ja) 多層プリント配線板とその製造方法
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
US9060458B2 (en) Method for manufacturing multi-layer printed circuit board
JP3699614B2 (ja) 配線基板およびその製造方法
JP3695844B2 (ja) 多層プリント配線基板の製造方法
JP3329756B2 (ja) 多層配線板およびその製造方法
JP3588888B2 (ja) 多層プリント配線基板の製造方法
JP3923224B2 (ja) 多層プリント配線板及びその製造方法
JP2001077534A (ja) 積層配線基板ならびにその製造方法および製造装置