JP2002198289A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2002198289A JP2002198289A JP2000394885A JP2000394885A JP2002198289A JP 2002198289 A JP2002198289 A JP 2002198289A JP 2000394885 A JP2000394885 A JP 2000394885A JP 2000394885 A JP2000394885 A JP 2000394885A JP 2002198289 A JP2002198289 A JP 2002198289A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- integrated circuit
- manufacturing
- circuit device
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70533—Controlling abnormal operating mode, e.g. taking account of waiting time, decision to rework or rework flow
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路装置の製造工程におけるリソ
グラフィ工程の効率を向上させる。 【解決手段】 個々の半導体ウエハ１毎に、感光性有機
膜を堆積する工程、露光処理を施す工程、現像処理を施
す工程、検査をする工程、前記検査により規格外とされ
た半導体ウエハ１の感光性有機膜を前記感光性有機膜を
堆積する処理部内で除去し再び前記感光性有機膜を堆積
する工程に戻り半導体ウエハ１を再生する。そして、こ
の一貫処理を行う系内においては、半導体ウエハ１の再
生処理の間、複数の半導体ウエハ１群の他の半導体ウエ
ハ１に対して他の処理が自動的に並列して施される。
グラフィ工程の効率を向上させる。 【解決手段】 個々の半導体ウエハ１毎に、感光性有機
膜を堆積する工程、露光処理を施す工程、現像処理を施
す工程、検査をする工程、前記検査により規格外とされ
た半導体ウエハ１の感光性有機膜を前記感光性有機膜を
堆積する処理部内で除去し再び前記感光性有機膜を堆積
する工程に戻り半導体ウエハ１を再生する。そして、こ
の一貫処理を行う系内においては、半導体ウエハ１の再
生処理の間、複数の半導体ウエハ１群の他の半導体ウエ
ハ１に対して他の処理が自動的に並列して施される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造置技術に関し、特に、半導体集積回路装置の製
造工程におけるフォトリソグラフィ（以下、単にリソグ
ラフィという）技術に適用して有効な技術に関するもの
である。
置の製造置技術に関し、特に、半導体集積回路装置の製
造工程におけるフォトリソグラフィ（以下、単にリソグ
ラフィという）技術に適用して有効な技術に関するもの
である。
【０００２】
【従来の技術】半導体集積回路装置（ＬＳＩ：Large Sc
ale Integrated circuit）の製造においては、微細パタ
ーンを半導体ウエハ（以下、単にウエハという）上に形
成する方法として、リソグラフィ技術が用いられる。
ale Integrated circuit）の製造においては、微細パタ
ーンを半導体ウエハ（以下、単にウエハという）上に形
成する方法として、リソグラフィ技術が用いられる。
【０００３】このリソグラフィ技術については、例えば
特開平１０−５０７８８号公報に記載がある。この公報
には、再生判定可能な情報を有する電子システムと、リ
ソグラフィ処理装置とを通信で連結し、検査装置の結果
に基き、不合格判定を自動的に行なって遅滞なく再生処
理を行うシステムが開示されている。このシステムで
は、情報通信が接続されていることが重要で、装置がバ
ラバラであっても、一貫化されても、一体化されても良
いが、一体化が便利であろうとされている。
特開平１０−５０７８８号公報に記載がある。この公報
には、再生判定可能な情報を有する電子システムと、リ
ソグラフィ処理装置とを通信で連結し、検査装置の結果
に基き、不合格判定を自動的に行なって遅滞なく再生処
理を行うシステムが開示されている。このシステムで
は、情報通信が接続されていることが重要で、装置がバ
ラバラであっても、一貫化されても、一体化されても良
いが、一体化が便利であろうとされている。
【０００４】
【発明が解決しようとする課題】しかし、半導体集積回
路装置の製造工程におけるリソグラフィ工程において
は、如何にして効率良く短い時間で、しかも高い品質で
半導体集積回路装置を製造するか、という課題がある。
路装置の製造工程におけるリソグラフィ工程において
は、如何にして効率良く短い時間で、しかも高い品質で
半導体集積回路装置を製造するか、という課題がある。
【０００５】例えば本発明者は、直径３００ｍｍ程度の
大口径のウエハに対して処理を行うラインの構想におい
て、超ＱＴＡＴ（Quick Turn Around Time）で生産を行
うのにあたり、各工程の処理時間を工程間で一定化し、
工程間にストックを置かない方式を検討した。このため
には、リソグラフィ工程のラインでの１ロットあたりの
着工時間を一定化しなければならないが、リソグラフィ
ラインでは、他工程と異なり、先行作業、現像検査、再
生作業等のような作業があり、着工時間が不安定となる
ため、物流に脈流をおこしＴＡＴが延びる、という問題
がある。なお、先行作業とは、製品用のウエハの製造に
先立って検査用のウエハを製造ラインに流すことによ
り、各種の製造上の情報を得る作業である。
大口径のウエハに対して処理を行うラインの構想におい
て、超ＱＴＡＴ（Quick Turn Around Time）で生産を行
うのにあたり、各工程の処理時間を工程間で一定化し、
工程間にストックを置かない方式を検討した。このため
には、リソグラフィ工程のラインでの１ロットあたりの
着工時間を一定化しなければならないが、リソグラフィ
ラインでは、他工程と異なり、先行作業、現像検査、再
生作業等のような作業があり、着工時間が不安定となる
ため、物流に脈流をおこしＴＡＴが延びる、という問題
がある。なお、先行作業とは、製品用のウエハの製造に
先立って検査用のウエハを製造ラインに流すことによ
り、各種の製造上の情報を得る作業である。
【０００６】また、上記先行作業、現像検査および再生
処理はロット分割やまとめが生じるが、上記大口径のウ
エハの製造ラインで標準となるミニエンバイアロメント
対応の密閉容器のカセットを自動の着工制御システムで
管理する方式では、これらの扱いが非常に困難となる、
という問題がある。
処理はロット分割やまとめが生じるが、上記大口径のウ
エハの製造ラインで標準となるミニエンバイアロメント
対応の密閉容器のカセットを自動の着工制御システムで
管理する方式では、これらの扱いが非常に困難となる、
という問題がある。
【０００７】また、現像検査および再生処理は、これら
の処理を行う少数の装置に多くの露光装置からロットが
集中するため、搬送装置が過負荷になり、搬送、移し替
え、他のハンドリングとその待ちによる無駄なＴＡＴロ
スが発生する問題が生じる。
の処理を行う少数の装置に多くの露光装置からロットが
集中するため、搬送装置が過負荷になり、搬送、移し替
え、他のハンドリングとその待ちによる無駄なＴＡＴロ
スが発生する問題が生じる。
【０００８】さらに、上記大口径のウエハに対応する露
光装置は非常に高額であるため、稼働率およびスループ
ットを高めることが必須であるが、上記先行作業、再生
処理は、装置の稼働率を大幅に低下させる。一方、上記
大口径のウエハでは、ウエハあたりのチップ取得数が
２．２５倍になることから、多品種少量生産と、品質の
確保とが必須である。多品種少量生産では、先行頻度が
増加するため稼働率が低下するとともに、同一品種の検
査データが減少するため品質制御に使えるデータが激減
するか、あるいは品種に依存する誤差が増大するため、
品質の確保がいっそう難しくなり、先行、現像検査およ
び再生に依存する傾向が増加する。製品の要求精度が厳
しくなる中で、このような相反する要求に応えるのは難
しい。
光装置は非常に高額であるため、稼働率およびスループ
ットを高めることが必須であるが、上記先行作業、再生
処理は、装置の稼働率を大幅に低下させる。一方、上記
大口径のウエハでは、ウエハあたりのチップ取得数が
２．２５倍になることから、多品種少量生産と、品質の
確保とが必須である。多品種少量生産では、先行頻度が
増加するため稼働率が低下するとともに、同一品種の検
査データが減少するため品質制御に使えるデータが激減
するか、あるいは品種に依存する誤差が増大するため、
品質の確保がいっそう難しくなり、先行、現像検査およ
び再生に依存する傾向が増加する。製品の要求精度が厳
しくなる中で、このような相反する要求に応えるのは難
しい。
【０００９】また、上記公報に開示されたリソグラフィ
システム技術は、これを実現すれば、それなりの効率化
が可能なものの、以下の課題があることを本発明者は見
出した。
システム技術は、これを実現すれば、それなりの効率化
が可能なものの、以下の課題があることを本発明者は見
出した。
【００１０】まず、上記リソグラフィシステムでは、ウ
エハの良否判定は設定された抜取り枚数の検査に基づ
き、規定外であれば再生を行うもので、再生はロット内
の全ウエハに対して行う。この場合、品質要求の厳しい
条件下、あるいは多品種少量生産下で、再生頻度がアッ
プした場合、再生処理による装置の稼働率が低下し、Ｔ
ＡＴが長くなるという問題がある。
エハの良否判定は設定された抜取り枚数の検査に基づ
き、規定外であれば再生を行うもので、再生はロット内
の全ウエハに対して行う。この場合、品質要求の厳しい
条件下、あるいは多品種少量生産下で、再生頻度がアッ
プした場合、再生処理による装置の稼働率が低下し、Ｔ
ＡＴが長くなるという問題がある。
【００１１】また、ここでの一貫化は処理フロー（処
理、検査および再生）に基く一方向に並べられたもの
で、再生後の処理や先行などの他の処理との関連が検討
されていないので、効果や応用範囲が充分とは言えな
い。また、ここでのレジスト除去は真空室内でのアッシ
ャ処理を前提にして考えられたものである。このため、
レジスト除去後に即座に、その場で繰り替えしの処理に
ループできないし、後処理との連続化も実現できないも
のとなっている。
理、検査および再生）に基く一方向に並べられたもの
で、再生後の処理や先行などの他の処理との関連が検討
されていないので、効果や応用範囲が充分とは言えな
い。また、ここでのレジスト除去は真空室内でのアッシ
ャ処理を前提にして考えられたものである。このため、
レジスト除去後に即座に、その場で繰り替えしの処理に
ループできないし、後処理との連続化も実現できないも
のとなっている。
【００１２】さらに、ロット検査の考えに基づくため、
再生前提の検査工程や再生原因の究明など、自動化で必
要となる機能をインテグレーションすることができな
い。
再生前提の検査工程や再生原因の究明など、自動化で必
要となる機能をインテグレーションすることができな
い。
【００１３】また、本発明者は、レジスト膜の除去の観
点で公知例を調査した結果、例えば特開平１１−１０９
６５４号公報および特開平１０−１５４６６４号公報に
はレジスト膜をシンナで除去する技術が開示されてい
る。
点で公知例を調査した結果、例えば特開平１１−１０９
６５４号公報および特開平１０−１５４６６４号公報に
はレジスト膜をシンナで除去する技術が開示されてい
る。
【００１４】本発明の目的は、半導体集積回路装置の製
造工程におけるリソグラフィ工程の効率を向上させるこ
とのできる技術を提供することにある。
造工程におけるリソグラフィ工程の効率を向上させるこ
とのできる技術を提供することにある。
【００１５】また、本発明の目的は、半導体集積回路装
置の製造工程におけるリソグラフィ工程の期間を短縮さ
せることのできる技術を提供することにある。
置の製造工程におけるリソグラフィ工程の期間を短縮さ
せることのできる技術を提供することにある。
【００１６】また、本発明の目的は、半導体集積回路装
置の品質を向上させることのできる技術を提供すること
にある。
置の品質を向上させることのできる技術を提供すること
にある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１９】すなわち、本発明は、個々の半導体ウエハ
毎に、感光性有機膜を堆積する工程、露光処理を施す工
程、現像処理を施す工程、検査をする工程、前記検査に
より規格外とされた半導体ウエハの感光性有機膜を除去
し再び前記感光性有機膜を堆積する工程に戻り半導体ウ
エハを再生する一貫処理工程を有し、前記一貫処理を行
う系内においては、前記半導体ウエハの再生処理の間、
複数の半導体ウエハ群の他の半導体ウエハに対して他の
処理が自動的に並列して施されるものである。
毎に、感光性有機膜を堆積する工程、露光処理を施す工
程、現像処理を施す工程、検査をする工程、前記検査に
より規格外とされた半導体ウエハの感光性有機膜を除去
し再び前記感光性有機膜を堆積する工程に戻り半導体ウ
エハを再生する一貫処理工程を有し、前記一貫処理を行
う系内においては、前記半導体ウエハの再生処理の間、
複数の半導体ウエハ群の他の半導体ウエハに対して他の
処理が自動的に並列して施されるものである。
【００２０】また、本発明は、前記再生する半導体ウエ
ハは、再生後の処理の際、他の半導体ウエハの処理の際
に用いた補正量ではなく、その半導体ウエハを処理した
際に用いた補正量とその結果から計算される補正量を用
いて処理されるものである。
ハは、再生後の処理の際、他の半導体ウエハの処理の際
に用いた補正量ではなく、その半導体ウエハを処理した
際に用いた補正量とその結果から計算される補正量を用
いて処理されるものである。
【００２１】また、本発明は、再生のための半導体ウエ
ハの発生によって、待機を必要とされた半導体ウエハの
指定および待機するステップは複数指定することが可能
なように制御されるものである。
ハの発生によって、待機を必要とされた半導体ウエハの
指定および待機するステップは複数指定することが可能
なように制御されるものである。
【００２２】また、本発明は、前記検査工程に用いる検
査装置はカセットローダを有し、前記感光性有機膜の塗
布から現像を行う装置であって前記検査装置にインライ
ン接続された塗布現像装置から供給される半導体ウエハ
と、前記カセットローダから供給される半導体ウエハを
ともに処理するものである。
査装置はカセットローダを有し、前記感光性有機膜の塗
布から現像を行う装置であって前記検査装置にインライ
ン接続された塗布現像装置から供給される半導体ウエハ
と、前記カセットローダから供給される半導体ウエハを
ともに処理するものである。
【００２３】また、本発明は、前記検査装置のカセット
ローダは、前記塗布現像装置のカセットローダと同じ方
向あるいは面に設置されており、前記塗布現像装置のカ
セットローダと共通の搬送手段とのインターフェースを
有するものである。
ローダは、前記塗布現像装置のカセットローダと同じ方
向あるいは面に設置されており、前記塗布現像装置のカ
セットローダと共通の搬送手段とのインターフェースを
有するものである。
【００２４】また、本発明は、前記一貫処理を行う系内
に供給される半導体ウエハを装置内で搬送する搬送装置
を介し、複数の検査装置を接続して、これらの検査をパ
イプライン動作により連続的に処理するものである。
に供給される半導体ウエハを装置内で搬送する搬送装置
を介し、複数の検査装置を接続して、これらの検査をパ
イプライン動作により連続的に処理するものである。
【００２５】また、本発明は、前記複数の検査をパイプ
ライン動作により連続的に処理する際に、規格外の異常
を検知した場合、その検査を詳細化すること、および前
段の検査に基いて後続の検査を行うよう制御されるもの
である。
ライン動作により連続的に処理する際に、規格外の異常
を検知した場合、その検査を詳細化すること、および前
段の検査に基いて後続の検査を行うよう制御されるもの
である。
【００２６】
【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。
本願における用語の意味を説明すると次の通りである。
【００２７】１．ウエハとは、集積回路の製造に用いる
シリコン単結晶基板（一般にほぼ平面円形状）、サファ
イア基板、ガラス基板、その他の絶縁、反絶縁または半
導体基板等並びにそれらの複合的基板を言う。また、本
願において半導体集積回路装置というときは、シリコン
ウエハやサファイア基板等の半導体または絶縁体基板上
に作られるものだけでなく、特に、そうでない旨明示さ
れた場合を除き、ＴＦＴ（Thin-Film-Transistor）およ
びＳＴＮ（Super-Twisted-Nematic）液晶等のようなガ
ラス等の他の絶縁基板上に作られるもの等も含むものと
する。
シリコン単結晶基板（一般にほぼ平面円形状）、サファ
イア基板、ガラス基板、その他の絶縁、反絶縁または半
導体基板等並びにそれらの複合的基板を言う。また、本
願において半導体集積回路装置というときは、シリコン
ウエハやサファイア基板等の半導体または絶縁体基板上
に作られるものだけでなく、特に、そうでない旨明示さ
れた場合を除き、ＴＦＴ（Thin-Film-Transistor）およ
びＳＴＮ（Super-Twisted-Nematic）液晶等のようなガ
ラス等の他の絶縁基板上に作られるもの等も含むものと
する。
【００２８】２．デバイス面とは、ウエハの主面であっ
て、その面にリソグラフィにより、複数のチップ領域に
対応するデバイスパターンが形成される面を言う。
て、その面にリソグラフィにより、複数のチップ領域に
対応するデバイスパターンが形成される面を言う。
【００２９】３．スキャンニング露光：細いスリット状
の露光帯を、ウエハとマスクに対して、スリットの長手
方向と直交する方向に（斜めに移動させてもよい）相対
的に連続移動（走査）させることによって、マスク上の
回路パターンをウエハ上の所望の部分に転写する露光方
法。この露光方法を行う装置をスキャナという。
の露光帯を、ウエハとマスクに対して、スリットの長手
方向と直交する方向に（斜めに移動させてもよい）相対
的に連続移動（走査）させることによって、マスク上の
回路パターンをウエハ上の所望の部分に転写する露光方
法。この露光方法を行う装置をスキャナという。
【００３０】４．ステップ・アンド・スキャン露光：上
記スキャンニング露光とステッピング露光を組み合わせ
てウエハ上の露光すべき部分の全体を露光する方法であ
り、上記スキャンニング露光の下位概念に当たる。
記スキャンニング露光とステッピング露光を組み合わせ
てウエハ上の露光すべき部分の全体を露光する方法であ
り、上記スキャンニング露光の下位概念に当たる。
【００３１】５．ステップ・アンド・リピート露光：マ
スク上の回路パターンの投影像に対してウエハを繰り返
しステップすることで、マスク上の回路パターンをウエ
ハ上の所望の部分に転写する露光方法。この露光方法を
行う装置をステッパという。
スク上の回路パターンの投影像に対してウエハを繰り返
しステップすることで、マスク上の回路パターンをウエ
ハ上の所望の部分に転写する露光方法。この露光方法を
行う装置をステッパという。
【００３２】６．化学機械研磨（ＣＭＰ：Chemical Mec
hanical Polish）とは、一般に被研磨面を相対的に軟ら
かい布様のシート材料などからなる研磨パッドに接触さ
せた状態で、スラリを供給しながら面方向に相対移動さ
せて研磨を行うことをいい、本願においてはその他、被
研磨面を硬質の砥石面に対して相対移動させることによ
って研磨を行うＣＭＬ(Chemical Mechanical Lappin
g)、その他の固定砥粒を使用するもの、及び砥粒を使用
しない砥粒フリーＣＭＰなども含むものとする。
hanical Polish）とは、一般に被研磨面を相対的に軟ら
かい布様のシート材料などからなる研磨パッドに接触さ
せた状態で、スラリを供給しながら面方向に相対移動さ
せて研磨を行うことをいい、本願においてはその他、被
研磨面を硬質の砥石面に対して相対移動させることによ
って研磨を行うＣＭＬ(Chemical Mechanical Lappin
g)、その他の固定砥粒を使用するもの、及び砥粒を使用
しない砥粒フリーＣＭＰなども含むものとする。
【００３３】７．先行：製品用のウエハの流すのに先立
って、情報取得用のウエハをラインに流し、各種の処理
の情報を取得するための処理を言い、この時、流すウエ
ハを先行ウエハと言う。先行ウエハで得られた情報を、
製品用のウエハを流す際の情報として使用し、各種処理
条件の補正等を行う。
って、情報取得用のウエハをラインに流し、各種の処理
の情報を取得するための処理を言い、この時、流すウエ
ハを先行ウエハと言う。先行ウエハで得られた情報を、
製品用のウエハを流す際の情報として使用し、各種処理
条件の補正等を行う。
【００３４】８．枚葉処理：ウエハに対して各種の処理
を行う場合に、ウエハを１枚ずつ処理する方式を言う。
処理条件をウエハ毎に制御できるので、処理の精度や再
現性に優れ、さらに、装置自体の小型化に有利である。
を行う場合に、ウエハを１枚ずつ処理する方式を言う。
処理条件をウエハ毎に制御できるので、処理の精度や再
現性に優れ、さらに、装置自体の小型化に有利である。
【００３５】９．インライン方式、インライン：ウエハ
処理の設備において、複数のプロセスを結んで、各工程
を自動で搬送し、連続して処理を行えるようにした一連
の装置（処理）を言う。
処理の設備において、複数のプロセスを結んで、各工程
を自動で搬送し、連続して処理を行えるようにした一連
の装置（処理）を言う。
【００３６】１０．パイプライン動作：複数枚のウエハ
の流れ処理を並列的に処理する動作を言う。インライン
パイプライン動作は、パイプライン動作が可能なように
各プロセスがハード的およびソフト的に接続されたライ
ン内でのウエハに対する処理動作を言う。
の流れ処理を並列的に処理する動作を言う。インライン
パイプライン動作は、パイプライン動作が可能なように
各プロセスがハード的およびソフト的に接続されたライ
ン内でのウエハに対する処理動作を言う。
【００３７】１１．一貫装置（一貫処理）：再生ループ
を含み、インラインパイプライン動作を行える装置（処
理）を言う。一貫装置内では、処理の順序は決まってい
るが、再生処理等を行っているウエハに対して、再生処
理と同時期に、他のウエハは他の処理がパラレルに自動
進行している。
を含み、インラインパイプライン動作を行える装置（処
理）を言う。一貫装置内では、処理の順序は決まってい
るが、再生処理等を行っているウエハに対して、再生処
理と同時期に、他のウエハは他の処理がパラレルに自動
進行している。
【００３８】１２．ＱＣインテグレーション：一貫装置
内に品質管理のための検査処理をパラレルにかつ自動的
に行えるようにハード的およびソフト的に組み込み集積
したシステムをいう。
内に品質管理のための検査処理をパラレルにかつ自動的
に行えるようにハード的およびソフト的に組み込み集積
したシステムをいう。
【００３９】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００４０】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００４１】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
【００４２】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００４３】また、本実施の形態を説明するための全図
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
において同一機能を有するものは同一の符号を付し、そ
の繰り返しの説明は省略する。
【００４４】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
て詳細に説明する。
【００４５】（実施の形態１）本発明は、リソグラフィ
ラインにおいて、装置効率の低下やＴＡＴの増大を招く
先行処理・現像検査・再生処理の全てを含むシステマチ
ックな課題に対応するものである。中でも、現像検査装
置を塗布現像装置に接続し、現像処理後、枚葉で検査判
定を行い、再生処理が必要な場合、塗布現像装置内で再
生を行う（以下、その場再生技術ともいう）。これによ
り、半導体集積回路装置の生産効率と品質の向上を同時
に実現することが可能となる。
ラインにおいて、装置効率の低下やＴＡＴの増大を招く
先行処理・現像検査・再生処理の全てを含むシステマチ
ックな課題に対応するものである。中でも、現像検査装
置を塗布現像装置に接続し、現像処理後、枚葉で検査判
定を行い、再生処理が必要な場合、塗布現像装置内で再
生を行う（以下、その場再生技術ともいう）。これによ
り、半導体集積回路装置の生産効率と品質の向上を同時
に実現することが可能となる。
【００４６】まず、本発明の一経緯を説明すると、例え
ば次のとおりである。本発明者は、多品種少量生産にお
ける品質制御（ＱＣ：Quality Control）に対応するた
め、全数検査をＴＡＴロスなく実施すべく、現像検査
（合せ・寸法・外観）を塗布現像装置にインライン接続
し、パイプライン動作で行うＱＣインテグレーションを
開発することを検討した。しかし、寸法検査を行う測長
ＳＥＭ（Scanning Electron Microscope）や自動外観検
査装置をインテグレートするのは不可能である。そこ
で、その検査を寸法に関連するフォーカス・露光量ＱＣ
によるレベル管理に置き換え、合せ検査装置に組込むこ
ととし、外観は自動マクロ検査装置を合せ検査装置の搬
送系にドッキングしてリソグラフィ工程で発生する突発
的不良要因の検出に限定するようにした。また、再生
は、塗布現像装置で行うこととし、先行、現像、検査お
よび再生を、極力インラインパイプライン動作の中でロ
スを少なく制御するため、フレキシビリティの高い枚葉
フロー制御を実現するインラインコントローラの仕様を
検討した。以上のハードウェアおよびソフトウェアの検
討を通じて、今回の発明である上記その場再生技術を中
心とした新規技術を実現することができた。
ば次のとおりである。本発明者は、多品種少量生産にお
ける品質制御（ＱＣ：Quality Control）に対応するた
め、全数検査をＴＡＴロスなく実施すべく、現像検査
（合せ・寸法・外観）を塗布現像装置にインライン接続
し、パイプライン動作で行うＱＣインテグレーションを
開発することを検討した。しかし、寸法検査を行う測長
ＳＥＭ（Scanning Electron Microscope）や自動外観検
査装置をインテグレートするのは不可能である。そこ
で、その検査を寸法に関連するフォーカス・露光量ＱＣ
によるレベル管理に置き換え、合せ検査装置に組込むこ
ととし、外観は自動マクロ検査装置を合せ検査装置の搬
送系にドッキングしてリソグラフィ工程で発生する突発
的不良要因の検出に限定するようにした。また、再生
は、塗布現像装置で行うこととし、先行、現像、検査お
よび再生を、極力インラインパイプライン動作の中でロ
スを少なく制御するため、フレキシビリティの高い枚葉
フロー制御を実現するインラインコントローラの仕様を
検討した。以上のハードウェアおよびソフトウェアの検
討を通じて、今回の発明である上記その場再生技術を中
心とした新規技術を実現することができた。
【００４７】次に、本発明者が検討した技術の一例につ
いて説明する。まず、成膜などのようなリソグラフィ前
工程から供給されたウエハの主面（デバイス面）上にレ
ジスト膜を塗布する。続いて、露光、現像により、パタ
ーンを形成し、検査行った後、ウエハをストッカに保管
する。上記検査の結果、不合格判定の場合、レジスト除
去装置でレジストを剥離し、着工条件を修正の上、ウエ
ハを再度塗布現像装置に搬送し、上記処理を繰り返す。
ここで、再生処理で問題となるのは、例えば下記項目で
ある。
いて説明する。まず、成膜などのようなリソグラフィ前
工程から供給されたウエハの主面（デバイス面）上にレ
ジスト膜を塗布する。続いて、露光、現像により、パタ
ーンを形成し、検査行った後、ウエハをストッカに保管
する。上記検査の結果、不合格判定の場合、レジスト除
去装置でレジストを剥離し、着工条件を修正の上、ウエ
ハを再度塗布現像装置に搬送し、上記処理を繰り返す。
ここで、再生処理で問題となるのは、例えば下記項目で
ある。
【００４８】第１に、ロット単位での搬送が、現像-検
査間、検査-ストッカ間、ストッカ-レジスト除去間、レ
ジスト除去-洗浄間、洗浄-塗布現像装置間等の５個所で
発生するため、枚葉で処理されるウエハをロットに束ね
ることで発生するロスと、次工程の装置が着工可能とな
るまでの待ち時間によるロスとにより、大きなＴＡＴロ
スを生じる。ここで、検査−ストッカ間でストッカに収
納するのは、レジスト除去および洗浄処理がリソグラフ
ィ工程から離れたエッチング工程の装置を流用するため
である。
査間、検査-ストッカ間、ストッカ-レジスト除去間、レ
ジスト除去-洗浄間、洗浄-塗布現像装置間等の５個所で
発生するため、枚葉で処理されるウエハをロットに束ね
ることで発生するロスと、次工程の装置が着工可能とな
るまでの待ち時間によるロスとにより、大きなＴＡＴロ
スを生じる。ここで、検査−ストッカ間でストッカに収
納するのは、レジスト除去および洗浄処理がリソグラフ
ィ工程から離れたエッチング工程の装置を流用するため
である。
【００４９】第２に、ロット単位で投入されるオフライ
ンの検査では全数検査を行うと長時間を要し、ＴＡＴロ
スと大きな待ち行列が発生するため抜取り検査が行われ
る。抜取り検査でロットの合否判定を行うため、通常、
ロット内の全ウエハの再生を行う。このため、本来は良
品であるウエハの再生処理が含まれるため、処理に要す
るＴＡＴロスが発生する。また、塗布現像装置および露
光装置は余分な作業にロット単位の処理時間をさくた
め、実質的な生産効率は低下する。さらに、上記随所に
発生するＴＡＴロスは後続するロットの処理を待機させ
るため、ＴＡＴロスが後続ロットに伝播することにな
る。これはさらに着工スケジューリングを混乱させるこ
とになり、適切なリカバリー処置をとらないと、物流に
脈動を発生させ、他工程を含めてＴＡＴおよび生産効率
を低下させる。
ンの検査では全数検査を行うと長時間を要し、ＴＡＴロ
スと大きな待ち行列が発生するため抜取り検査が行われ
る。抜取り検査でロットの合否判定を行うため、通常、
ロット内の全ウエハの再生を行う。このため、本来は良
品であるウエハの再生処理が含まれるため、処理に要す
るＴＡＴロスが発生する。また、塗布現像装置および露
光装置は余分な作業にロット単位の処理時間をさくた
め、実質的な生産効率は低下する。さらに、上記随所に
発生するＴＡＴロスは後続するロットの処理を待機させ
るため、ＴＡＴロスが後続ロットに伝播することにな
る。これはさらに着工スケジューリングを混乱させるこ
とになり、適切なリカバリー処置をとらないと、物流に
脈動を発生させ、他工程を含めてＴＡＴおよび生産効率
を低下させる。
【００５０】第３に、ここでレジスト除去を行うアッシ
ャは、反射防止膜とレジスト膜との選択性が乏しく、そ
の両方を除去してしまう。また、洗浄も反射防止膜を許
容しない。アッシャの与えるダメージと洗浄による下地
の膜厚変化等により品質上が劣化する場合がある。ま
た、そのため、再生回数が制限される。
ャは、反射防止膜とレジスト膜との選択性が乏しく、そ
の両方を除去してしまう。また、洗浄も反射防止膜を許
容しない。アッシャの与えるダメージと洗浄による下地
の膜厚変化等により品質上が劣化する場合がある。ま
た、そのため、再生回数が制限される。
【００５１】第４に、再生処理の際の処理条件の補正
は、同一の処理装置でのみ有効であるが、ロットの処理
を特定の1装置に限定することはスケジュール上の不利
がある。例えば塗布現像装置は普通３〜４のカセットロ
ーダを有するが全て投入されている場合はこれらの着工
完了を待つことになる。また、露光装置では直前の処理
の履歴からフィードバックがかけられている場合など、
複数のロットを処理した後では、上記再生時の条件補正
精度も低下する。反射防止膜塗布から再度処理すること
によっても再現性が低下する。
は、同一の処理装置でのみ有効であるが、ロットの処理
を特定の1装置に限定することはスケジュール上の不利
がある。例えば塗布現像装置は普通３〜４のカセットロ
ーダを有するが全て投入されている場合はこれらの着工
完了を待つことになる。また、露光装置では直前の処理
の履歴からフィードバックがかけられている場合など、
複数のロットを処理した後では、上記再生時の条件補正
精度も低下する。反射防止膜塗布から再度処理すること
によっても再現性が低下する。
【００５２】このように本発明者が検討した再生処理
は、そのロットのＴＡＴを多重に阻害するだけでなく、
後続ロット、他工程への波及を生じる場合がある。これ
は、特に、ＱＴＡＴの多品種少量生産では許容できない
ものとなる。再生率は製品の要求精度に依存するため、
設計的にマージンを確保することで低く押さえることは
可能であるが、これはシステムＬＳＩの高機能化や、Ａ
ｒＦエキシマレーザ光を用いた露光技術以降の微細化で
は困難となることが考えられる。一方、先行処理により
再生率を押さえることがこれまで行われているが、その
場合でも本発明者が検討した技術では生産効率が低下す
る。
は、そのロットのＴＡＴを多重に阻害するだけでなく、
後続ロット、他工程への波及を生じる場合がある。これ
は、特に、ＱＴＡＴの多品種少量生産では許容できない
ものとなる。再生率は製品の要求精度に依存するため、
設計的にマージンを確保することで低く押さえることは
可能であるが、これはシステムＬＳＩの高機能化や、Ａ
ｒＦエキシマレーザ光を用いた露光技術以降の微細化で
は困難となることが考えられる。一方、先行処理により
再生率を押さえることがこれまで行われているが、その
場合でも本発明者が検討した技術では生産効率が低下す
る。
【００５３】次に、上記のような課題を解決する本発明
の一本実施の形態を図１〜図４により説明する。図１
は、本実施の形態の半導体集積回路装置の製造工程にお
いて、１枚のウエハ１が処理されるフローを説明したも
のである。また、図２〜図４は、図１の各処理工程にお
けるウエハ１の要部拡大断面図を示している。
の一本実施の形態を図１〜図４により説明する。図１
は、本実施の形態の半導体集積回路装置の製造工程にお
いて、１枚のウエハ１が処理されるフローを説明したも
のである。また、図２〜図４は、図１の各処理工程にお
けるウエハ１の要部拡大断面図を示している。
【００５４】カセットＣ１には、成膜工程等のようなリ
ソグラフィ前工程の終了した１ロットの複数枚のウエハ
１が収容されている。そのカセットＣ１内のウエハ１の
要部拡大図を示したのが図２（ａ）である。ウエハ１を
構成する半導体基板１ｓは、例えばシリコン単結晶等の
ような半導体からなり、その主面（デバイス面）には、
特に限定されないが、例えば電界効果トランジスタを代
表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconducto
r Field Effect Transistor）等のような素子２が形成
されている。このＭＩＳ・ＦＥＴには、ｎチャネル型お
よびｐチャネル型がある。このＭＩＳ・ＦＥＴのゲート
電極２ｇは、特に限定されないが、例えば低抵抗ポリシ
リコンまたはその上にタングステンシリサイドやコバル
トシリサイド等のようなシリサイド膜が堆積されてな
り、その表面は、例えば酸化シリコン膜等からなる絶縁
膜３で覆われている。さらに、ウエハ１の主面上には、
上記ＭＩＳ・ＦＥＴを覆うように、例えば酸化シリコン
膜等からなる層間絶縁膜４が堆積されている。ここで
は、層間絶縁膜４の上面が、例えば化学機械研磨法（Ｃ
ＭＰ：Chemical Mechanical Polish）等によって平坦化
されている。このようなカセットＣ１内のウエハ１は、
１枚ずつ取り出され１枚ずつ各処理が実施される。
ソグラフィ前工程の終了した１ロットの複数枚のウエハ
１が収容されている。そのカセットＣ１内のウエハ１の
要部拡大図を示したのが図２（ａ）である。ウエハ１を
構成する半導体基板１ｓは、例えばシリコン単結晶等の
ような半導体からなり、その主面（デバイス面）には、
特に限定されないが、例えば電界効果トランジスタを代
表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconducto
r Field Effect Transistor）等のような素子２が形成
されている。このＭＩＳ・ＦＥＴには、ｎチャネル型お
よびｐチャネル型がある。このＭＩＳ・ＦＥＴのゲート
電極２ｇは、特に限定されないが、例えば低抵抗ポリシ
リコンまたはその上にタングステンシリサイドやコバル
トシリサイド等のようなシリサイド膜が堆積されてな
り、その表面は、例えば酸化シリコン膜等からなる絶縁
膜３で覆われている。さらに、ウエハ１の主面上には、
上記ＭＩＳ・ＦＥＴを覆うように、例えば酸化シリコン
膜等からなる層間絶縁膜４が堆積されている。ここで
は、層間絶縁膜４の上面が、例えば化学機械研磨法（Ｃ
ＭＰ：Chemical Mechanical Polish）等によって平坦化
されている。このようなカセットＣ１内のウエハ１は、
１枚ずつ取り出され１枚ずつ各処理が実施される。
【００５５】まず、図１および図２（ｂ），（ｃ）に示
すように、ウエハ１の主面上に反射防止膜５を塗布した
後、ウエハ１を比較的高温でベークする。こうして形成
された反射防止膜５はシンナなどの溶媒に不溶となる。
この反射防止膜５は、下地からの反射を防止して感光時
にレジスト膜内で発生する定在波を防止する機能の他
に、本実施の形態では、後述のように再生時における下
地の保護膜として機能する。このため、本発明の実施の
形態では、反射防止膜を用いることを望ましいとして説
明するが、解像度、寸法精度が不要であったり、基板表
面の保護が不要である場合は、省略されることもある
が、その場合もその他の処理は同一である。
すように、ウエハ１の主面上に反射防止膜５を塗布した
後、ウエハ１を比較的高温でベークする。こうして形成
された反射防止膜５はシンナなどの溶媒に不溶となる。
この反射防止膜５は、下地からの反射を防止して感光時
にレジスト膜内で発生する定在波を防止する機能の他
に、本実施の形態では、後述のように再生時における下
地の保護膜として機能する。このため、本発明の実施の
形態では、反射防止膜を用いることを望ましいとして説
明するが、解像度、寸法精度が不要であったり、基板表
面の保護が不要である場合は、省略されることもある
が、その場合もその他の処理は同一である。
【００５６】次いで、図１および図２（ｄ）に示すよう
に、その反射防止膜の表面に対してＨＭＤＳ（hexameth
yle disilazane）処理を施すことにより、反射防止膜５
の被処理面の改質を行ってレジスト膜の接着性を向上さ
せる。ＨＭＤＳは、界面活性剤の一種であり、化学記号
では（ＣＨ3）ＳｉＮＨＳｉ（ＣＨ3）3で表すことがで
きる。半導体集積回路装置の製造工程におけるリソグラ
フィ工程において、ＨＭＤＳは、ウエハ１とレジスト膜
との接着性を向上させるために使用する接着強化剤であ
り、処理に際してはウエハ１の主面に蒸気状にして塗布
する。これにより、反射防止膜５の表面が改質される。
続いて、図１および図２（ｅ）に示すように、ウエハ１
をベークする。なお、反射防止膜表面はＨＭＤＳ処理が
必要でない場合があるが、反射防止膜が塗布されない工
程では必須であり、この処理を考慮することで反射防止
膜がない場合にも適用することができる。
に、その反射防止膜の表面に対してＨＭＤＳ（hexameth
yle disilazane）処理を施すことにより、反射防止膜５
の被処理面の改質を行ってレジスト膜の接着性を向上さ
せる。ＨＭＤＳは、界面活性剤の一種であり、化学記号
では（ＣＨ3）ＳｉＮＨＳｉ（ＣＨ3）3で表すことがで
きる。半導体集積回路装置の製造工程におけるリソグラ
フィ工程において、ＨＭＤＳは、ウエハ１とレジスト膜
との接着性を向上させるために使用する接着強化剤であ
り、処理に際してはウエハ１の主面に蒸気状にして塗布
する。これにより、反射防止膜５の表面が改質される。
続いて、図１および図２（ｅ）に示すように、ウエハ１
をベークする。なお、反射防止膜表面はＨＭＤＳ処理が
必要でない場合があるが、反射防止膜が塗布されない工
程では必須であり、この処理を考慮することで反射防止
膜がない場合にも適用することができる。
【００５７】次いで、図１および図２（ｆ），（ｇ）に
示すように、反射防止膜５上にポジ型のレジスト膜（感
光性有機膜）６を塗布した後、ウエハ１に対してプリベ
ーク処理を行う。その後、図１および図３（ａ）に示す
ように、露光装置ＥＸＰにウエハ１を渡し、露光処理に
よるパターン転写を行う。この際の露光方式は、上記ス
テップ・アンド・スキャン方式やステップ・アンド・リ
ピート方式を例示できる。その後、図１および図３
（ｂ）に示すように、ウエハ１を再び塗布現像装置に戻
してベークを行う。これは化学増幅レジスト膜の増幅作
用、非化学増幅レジスト膜では定在波の平均化などの効
果を与える処理である。
示すように、反射防止膜５上にポジ型のレジスト膜（感
光性有機膜）６を塗布した後、ウエハ１に対してプリベ
ーク処理を行う。その後、図１および図３（ａ）に示す
ように、露光装置ＥＸＰにウエハ１を渡し、露光処理に
よるパターン転写を行う。この際の露光方式は、上記ス
テップ・アンド・スキャン方式やステップ・アンド・リ
ピート方式を例示できる。その後、図１および図３
（ｂ）に示すように、ウエハ１を再び塗布現像装置に戻
してベークを行う。これは化学増幅レジスト膜の増幅作
用、非化学増幅レジスト膜では定在波の平均化などの効
果を与える処理である。
【００５８】次いで、ウエハ１に対して、図１および図
３（ｃ），（ｄ）に示すように、現像処理およびポスト
ベークを行ってポジ型のレジスト膜６のパターンを形成
した後、図１に示すように現像検査を行う。この現像検
査では、現像検査処理ユニットにウエハ１を渡し、例え
ば合せ精度（光学測定）、寸法精度および外観検査等を
行う。この現像検査で規格内の判定であれば（図１の工
程１００）、カセットＣ２にウエハ１を収納する。規格
外の判定であれば（図１の工程１００）、そのウエハ１
は再生処理に連続的に渡される。その際には、検査で計
測した誤差、あるいは検知された欠陥や不均一性などの
情報を、露光条件など各処理ユニットに与える補正値に
変換して各処理ユニットに与える（図１の工程１０
１）。この変換は、合せ検査ではウエハ１上の誤差の分
布を統計モデルなどの手法に基づきパラメータ化し、さ
らに露光装置の有する制御操作量に変換するといった処
理を行う。ここで処理条件修正は、説明の便宜上、検査
結果の判定後の再生前に位置させたが、後述の本発明を
先行処理や異常検知と組み合わせて枚葉でフローを制御
して、リアルタイムで補正を最適化するシステムにおい
ては、各処理自体で検出される着工時履歴のモニタデー
タも含めて種々時点（処理ステップあるいはウエハ順
序）で偏在的に補正を行うことが考えられている。
３（ｃ），（ｄ）に示すように、現像処理およびポスト
ベークを行ってポジ型のレジスト膜６のパターンを形成
した後、図１に示すように現像検査を行う。この現像検
査では、現像検査処理ユニットにウエハ１を渡し、例え
ば合せ精度（光学測定）、寸法精度および外観検査等を
行う。この現像検査で規格内の判定であれば（図１の工
程１００）、カセットＣ２にウエハ１を収納する。規格
外の判定であれば（図１の工程１００）、そのウエハ１
は再生処理に連続的に渡される。その際には、検査で計
測した誤差、あるいは検知された欠陥や不均一性などの
情報を、露光条件など各処理ユニットに与える補正値に
変換して各処理ユニットに与える（図１の工程１０
１）。この変換は、合せ検査ではウエハ１上の誤差の分
布を統計モデルなどの手法に基づきパラメータ化し、さ
らに露光装置の有する制御操作量に変換するといった処
理を行う。ここで処理条件修正は、説明の便宜上、検査
結果の判定後の再生前に位置させたが、後述の本発明を
先行処理や異常検知と組み合わせて枚葉でフローを制御
して、リアルタイムで補正を最適化するシステムにおい
ては、各処理自体で検出される着工時履歴のモニタデー
タも含めて種々時点（処理ステップあるいはウエハ順
序）で偏在的に補正を行うことが考えられている。
【００５９】次に、本実施の形態の再生処理では、例え
ば次のように処理が進行する。まず、上記現像検査で規
格外と判定されたウエハ１を、図１に示すように、上記
レジスト膜塗布用の処理ユニットに搬送する。この処理
ユニットは、上記レジスト膜を滴下するノズルの他に、
ウエハ１の主面にシンナ（溶剤）を滴下または噴霧する
ノズルを有している。このシンナを、図４（ａ）に示す
ように、ウエハ１の表面に滴下または噴霧しながらウエ
ハ１をスピナ上でウエハ１の主面内において水平に回転
させる。これにより、シンナはレジスト膜６を溶解しな
がらウエハ１の主面の外周方向に放射状に流れポジ型の
レジスト膜を除去していく。ポジ型のレジスト膜６を除
去し尽くした後もシンナを滴下すことによりウエハ１の
表面を洗浄する。十分な洗浄を行った後、図４（ｂ）に
示すように、シンナ滴下を停止してウエハ１を回転させ
てシンナを除去する。この際、ウエハ１の主面上（すな
わち、反射防止膜５上）のシンナを完全に乾燥させず、
その主面に薄く残存させるようにする。このようにウエ
ハ１の表面にシンナを薄く残しておく。この段階は、図
２（ｅ）の工程後と同じであり、反射防止膜５の表面改
質効果は残存されている。その後、図４（ｃ）に示すよ
うに、再度、レジスト膜６を反射防止膜５上に塗布す
る。この際、反射防止膜５の表面に薄く一定のシンナ成
分を残しておいたことにより、レジスト膜６のぬれ性を
良くすることでレジスト膜６の流れと膜形成とを均一に
することができる。このため、レジスト膜６の滴下量が
少なくても、ウエハ１の主面全面に渡って均一にレジス
ト膜６の塗布することが可能となる。したがって、レジ
スト膜６の滴下量を削減することができるので、コスト
の低減が可能となる（省レジスト技術の適用）。また、
この再生処理では、廃液の管理や処理室内の材料の耐薬
液性を維持できるようにし、洗浄用など別の薬液を単独
であるいはシンナと組み合わせて適用できる。その後、
図１および図４（ｄ）に示すように、ウエハ１に対して
プリベーク処理を施す。この際、反射防止膜５とレジス
ト膜６との間に残存していたシンナの成分も乾燥される
ので、シンナの影響無く、レジスト膜６と反射防止膜５
とを密着性良く接着させることができる。なお、溶剤
は、シンナに限定されるものではなく種々変更可能であ
り、例えばアセトン、トリクロロエチレン、ベンゼンス
ルホン酸、濃い現像液を用いることもできる。
ば次のように処理が進行する。まず、上記現像検査で規
格外と判定されたウエハ１を、図１に示すように、上記
レジスト膜塗布用の処理ユニットに搬送する。この処理
ユニットは、上記レジスト膜を滴下するノズルの他に、
ウエハ１の主面にシンナ（溶剤）を滴下または噴霧する
ノズルを有している。このシンナを、図４（ａ）に示す
ように、ウエハ１の表面に滴下または噴霧しながらウエ
ハ１をスピナ上でウエハ１の主面内において水平に回転
させる。これにより、シンナはレジスト膜６を溶解しな
がらウエハ１の主面の外周方向に放射状に流れポジ型の
レジスト膜を除去していく。ポジ型のレジスト膜６を除
去し尽くした後もシンナを滴下すことによりウエハ１の
表面を洗浄する。十分な洗浄を行った後、図４（ｂ）に
示すように、シンナ滴下を停止してウエハ１を回転させ
てシンナを除去する。この際、ウエハ１の主面上（すな
わち、反射防止膜５上）のシンナを完全に乾燥させず、
その主面に薄く残存させるようにする。このようにウエ
ハ１の表面にシンナを薄く残しておく。この段階は、図
２（ｅ）の工程後と同じであり、反射防止膜５の表面改
質効果は残存されている。その後、図４（ｃ）に示すよ
うに、再度、レジスト膜６を反射防止膜５上に塗布す
る。この際、反射防止膜５の表面に薄く一定のシンナ成
分を残しておいたことにより、レジスト膜６のぬれ性を
良くすることでレジスト膜６の流れと膜形成とを均一に
することができる。このため、レジスト膜６の滴下量が
少なくても、ウエハ１の主面全面に渡って均一にレジス
ト膜６の塗布することが可能となる。したがって、レジ
スト膜６の滴下量を削減することができるので、コスト
の低減が可能となる（省レジスト技術の適用）。また、
この再生処理では、廃液の管理や処理室内の材料の耐薬
液性を維持できるようにし、洗浄用など別の薬液を単独
であるいはシンナと組み合わせて適用できる。その後、
図１および図４（ｄ）に示すように、ウエハ１に対して
プリベーク処理を施す。この際、反射防止膜５とレジス
ト膜６との間に残存していたシンナの成分も乾燥される
ので、シンナの影響無く、レジスト膜６と反射防止膜５
とを密着性良く接着させることができる。なお、溶剤
は、シンナに限定されるものではなく種々変更可能であ
り、例えばアセトン、トリクロロエチレン、ベンゼンス
ルホン酸、濃い現像液を用いることもできる。
【００６０】ここで、上記再生処理に関し、反射防止膜
５の機能を図５および図６により説明する。図５は、再
生処理前の規格外のウエハ１の要部拡大断面図を示して
いる。上記のように層間絶縁膜４の上面は平坦化されて
いる。その層間絶縁膜４の上面には、上記反射防止膜５
が堆積されている。反射防止膜５の上面は、下地の多少
の段差を吸収して平坦化されている。そして、その反射
防止膜５上に、上記ポジ型のレジスト膜６がパターニン
グされている。
５の機能を図５および図６により説明する。図５は、再
生処理前の規格外のウエハ１の要部拡大断面図を示して
いる。上記のように層間絶縁膜４の上面は平坦化されて
いる。その層間絶縁膜４の上面には、上記反射防止膜５
が堆積されている。反射防止膜５の上面は、下地の多少
の段差を吸収して平坦化されている。そして、その反射
防止膜５上に、上記ポジ型のレジスト膜６がパターニン
グされている。
【００６１】一方、図６（ａ）〜（ｃ）は、反射防止膜
の無い場合の一例を比較のために示している。図６
（ａ）は、ウエハ５０の主面上に堆積された層間絶縁膜
５１の上面が平坦化されておらず、その上面には、ウエ
ハ５０の主面のＭＩＳ・ＦＥＴ５２による段差が反映さ
れている場合が例示されている。また、レジスト膜５３
のパターンは、その層間絶縁膜５１上に直接接した状態
で形成されている。図６（ｂ）は再生処理により図６
（ａ）のレジスト膜５３を除去した際に生じる問題を例
示している。ここでは、層間絶縁膜５１の上面の段差部
に、溶解不充分によりレジスト膜５３の除去残り等のよ
うな異物５３ａが付着する問題やレジスト膜５３の除去
により層間絶縁膜５１の上面に破線で示すように汚染や
表面状態変化（劣化）等が生じる問題が示されている。
図６（ｃ）では層間絶縁膜５１の上面を平坦化している
ものの、その場合でもレジスト膜の除去により層間絶縁
膜５１の上面に破線で示すように汚染や表面状態変化等
が生じることを示している。
の無い場合の一例を比較のために示している。図６
（ａ）は、ウエハ５０の主面上に堆積された層間絶縁膜
５１の上面が平坦化されておらず、その上面には、ウエ
ハ５０の主面のＭＩＳ・ＦＥＴ５２による段差が反映さ
れている場合が例示されている。また、レジスト膜５３
のパターンは、その層間絶縁膜５１上に直接接した状態
で形成されている。図６（ｂ）は再生処理により図６
（ａ）のレジスト膜５３を除去した際に生じる問題を例
示している。ここでは、層間絶縁膜５１の上面の段差部
に、溶解不充分によりレジスト膜５３の除去残り等のよ
うな異物５３ａが付着する問題やレジスト膜５３の除去
により層間絶縁膜５１の上面に破線で示すように汚染や
表面状態変化（劣化）等が生じる問題が示されている。
図６（ｃ）では層間絶縁膜５１の上面を平坦化している
ものの、その場合でもレジスト膜の除去により層間絶縁
膜５１の上面に破線で示すように汚染や表面状態変化等
が生じることを示している。
【００６２】これに対して本実施の形態では、図５に示
したように、層間絶縁膜４上に反射防止膜５を堆積した
ことにより、層間絶縁膜４上の段差を低減でき、レジス
ト膜６の下地の平坦性を向上させることができるので、
上記異物５４が残るのを防止して洗浄効果を向上させる
ことが可能となっている。
したように、層間絶縁膜４上に反射防止膜５を堆積した
ことにより、層間絶縁膜４上の段差を低減でき、レジス
ト膜６の下地の平坦性を向上させることができるので、
上記異物５４が残るのを防止して洗浄効果を向上させる
ことが可能となっている。
【００６３】また、反射防止膜５は、エッチング後に除
去されるので、下地は反射防止膜５の除去で受ける影響
以外からは保護される。すなわち、上記再生処理のため
のシンナによるレジスト膜の除去の際等において、ウエ
ハ１の主面上の反射防止膜５が下地の層間絶縁膜４を保
護するのでその層間絶縁膜４がシンナ等により損傷を受
けたり劣化したりするのを防止できる。したがって、再
生処理による影響を考慮する必要がなくなるので、再生
処理の繰り返しが許容される。これまでは、再生でのロ
スが大きかったことや再生処理による損傷から再生処理
を複数回実施することは考えられなかったが、本実施の
形態によれば、僅かなロスで、しかも小さな損傷で再生
を行うことができるので、今までになかった再生前提の
処理（条件出しなど）及び繰り返し再生を行って同一ウ
エハを使い回す処理（装置点検など）を自動化すること
が可能となる。
去されるので、下地は反射防止膜５の除去で受ける影響
以外からは保護される。すなわち、上記再生処理のため
のシンナによるレジスト膜の除去の際等において、ウエ
ハ１の主面上の反射防止膜５が下地の層間絶縁膜４を保
護するのでその層間絶縁膜４がシンナ等により損傷を受
けたり劣化したりするのを防止できる。したがって、再
生処理による影響を考慮する必要がなくなるので、再生
処理の繰り返しが許容される。これまでは、再生でのロ
スが大きかったことや再生処理による損傷から再生処理
を複数回実施することは考えられなかったが、本実施の
形態によれば、僅かなロスで、しかも小さな損傷で再生
を行うことができるので、今までになかった再生前提の
処理（条件出しなど）及び繰り返し再生を行って同一ウ
エハを使い回す処理（装置点検など）を自動化すること
が可能となる。
【００６４】また、上記再生処理のためのシンナの滴下
処理の間、上記反射防止膜５の膜厚変化はほとんどない
ようにできることが本発明者によって確認されている。
すなわち、本実施の形態によれば、ウエハ１の主面に形
成した反射防止膜５が１度めの塗布と同じ状態を保つの
で、再生処理における上記ポジ型のレジスト膜６の塗
布、露光および現像での再現性を高めることができる。
このため、１度目の現像検査に基いて再生処理の条件を
補正すると統計的な予測よりも、高精度にパターン形成
が可能となる。この点に着目し、本実施の形態では、他
のウエハ１が適切な統計的処理を利用したアルゴリズム
で補正をかけるのに対して、再生処理ウエハは、前回の
結果で得られた誤差を補正するという２方式を併用した
処理についても提案している。
処理の間、上記反射防止膜５の膜厚変化はほとんどない
ようにできることが本発明者によって確認されている。
すなわち、本実施の形態によれば、ウエハ１の主面に形
成した反射防止膜５が１度めの塗布と同じ状態を保つの
で、再生処理における上記ポジ型のレジスト膜６の塗
布、露光および現像での再現性を高めることができる。
このため、１度目の現像検査に基いて再生処理の条件を
補正すると統計的な予測よりも、高精度にパターン形成
が可能となる。この点に着目し、本実施の形態では、他
のウエハ１が適切な統計的処理を利用したアルゴリズム
で補正をかけるのに対して、再生処理ウエハは、前回の
結果で得られた誤差を補正するという２方式を併用した
処理についても提案している。
【００６５】また、上記のように反射防止膜５の状態が
再生処理前後で変わらないことから、本実施の形態で
は、このような再生処理を同一処理室で一連の連続動作
で行うことができる。このように再生処理を同一の処理
室内で連続して行う効果は費用的にもスループット的に
も望ましい。ここで、考慮すべきことは、１度目の処理
でレジスト膜６の塗布前に行われるＨＭＤＳ処理であ
る。ＨＭＤＳ処理はレジスト膜６の塗布処理とは異なる
処理室で行われる。このため、ＨＭＤＳ処理を実施する
場合、レジスト膜６のレジスト塗布カップ内でのシンナ
除去、ＨＭＤＳ処理およびレジスト塗布カップでのレジ
スト塗布というように、ウエハ１を処理室間で往復搬送
する必要性が生じる。そこで、後続するウエハ１を待機
させることになるが（そのように実施することも不可能
ではないが）、その場合、パイプライン動作で処理を効
率化している装置での実装は困難な場合がある。これ
は、塗布カップを２連有する構成でも通常処理と異なっ
てくる。
再生処理前後で変わらないことから、本実施の形態で
は、このような再生処理を同一処理室で一連の連続動作
で行うことができる。このように再生処理を同一の処理
室内で連続して行う効果は費用的にもスループット的に
も望ましい。ここで、考慮すべきことは、１度目の処理
でレジスト膜６の塗布前に行われるＨＭＤＳ処理であ
る。ＨＭＤＳ処理はレジスト膜６の塗布処理とは異なる
処理室で行われる。このため、ＨＭＤＳ処理を実施する
場合、レジスト膜６のレジスト塗布カップ内でのシンナ
除去、ＨＭＤＳ処理およびレジスト塗布カップでのレジ
スト塗布というように、ウエハ１を処理室間で往復搬送
する必要性が生じる。そこで、後続するウエハ１を待機
させることになるが（そのように実施することも不可能
ではないが）、その場合、パイプライン動作で処理を効
率化している装置での実装は困難な場合がある。これ
は、塗布カップを２連有する構成でも通常処理と異なっ
てくる。
【００６６】これに対して、本実施の形態では、反射防
止膜のレジストとの接着性が高い場合や上記のようにＨ
ＭＤＳ処理で改質された反射防止膜表面は、上記省レジ
スト技術で実績があるように、シンナによってはその効
果が減ずることがないため、１度目の処理を行った後の
再生処理で例外を除き、ある回数の再生処理の間は改質
効果が残る条件がある。この範囲ではシンナ除去から連
続してレジスト膜６の塗布を行いＨＭＤＳ処理を省略す
ることが可能である。したがって、本実施の形態では、
大幅な遅延や待機が生じることなく効率的なインライン
パイプライン動作が可能となる。また、反射防止膜の接
着性が低下する場合や反射防止膜を用いない場合に、再
生処理でＨＭＤＳ処理が必要な時についても実施の形態
３の方法で良好に処理することができる。
止膜のレジストとの接着性が高い場合や上記のようにＨ
ＭＤＳ処理で改質された反射防止膜表面は、上記省レジ
スト技術で実績があるように、シンナによってはその効
果が減ずることがないため、１度目の処理を行った後の
再生処理で例外を除き、ある回数の再生処理の間は改質
効果が残る条件がある。この範囲ではシンナ除去から連
続してレジスト膜６の塗布を行いＨＭＤＳ処理を省略す
ることが可能である。したがって、本実施の形態では、
大幅な遅延や待機が生じることなく効率的なインライン
パイプライン動作が可能となる。また、反射防止膜の接
着性が低下する場合や反射防止膜を用いない場合に、再
生処理でＨＭＤＳ処理が必要な時についても実施の形態
３の方法で良好に処理することができる。
【００６７】なお、このような再生処理後は、上記と同
様に、露光、ベーク、現像処理、ポストベークおよび現
像検査を経た後、規格に入るまで上記再生処理を繰り返
し、規格に入った段階でウエハ１をカセットＣ２に収容
する。
様に、露光、ベーク、現像処理、ポストベークおよび現
像検査を経た後、規格に入るまで上記再生処理を繰り返
し、規格に入った段階でウエハ１をカセットＣ２に収容
する。
【００６８】このような再生処理が可能な本実施の形態
では、上記のように塗布現像装置にロットが投入され、
処理を行って塗布現像装置からロットが搬出されるまで
の連続した処理の中で、ウエハ１は全数検査される。1
度目の処理で規格に満たなかったウエハ１は再生処理で
高精度に補正された良品のウエハ１となってカセットＣ
２に収まることになる。また、図１は同一のウエハ１が
処理される順序を表したが、これに限定されるものでは
なく、例えば異なる製品用（または異なるロット）のウ
エハを同一ライン内で処理することもできる。その場
合、第１のウエハのうち、規格外になった第１のウエハ
１のみを、それとは異なる第２のウエハの処理とパイプ
ライン的に並行に処理することにより、発生する遅延を
僅かなものとすることができる。
では、上記のように塗布現像装置にロットが投入され、
処理を行って塗布現像装置からロットが搬出されるまで
の連続した処理の中で、ウエハ１は全数検査される。1
度目の処理で規格に満たなかったウエハ１は再生処理で
高精度に補正された良品のウエハ１となってカセットＣ
２に収まることになる。また、図１は同一のウエハ１が
処理される順序を表したが、これに限定されるものでは
なく、例えば異なる製品用（または異なるロット）のウ
エハを同一ライン内で処理することもできる。その場
合、第１のウエハのうち、規格外になった第１のウエハ
１のみを、それとは異なる第２のウエハの処理とパイプ
ライン的に並行に処理することにより、発生する遅延を
僅かなものとすることができる。
【００６９】また、再生後の処理は同一のロット処理の
シーケンスの中で行われるため、１回めの処理と２回目
の処理との再現性が高く、処理条件の補正は正確に反映
される。このため、例えば図１の中で点線で示すように
再検査は省略も可能である。
シーケンスの中で行われるため、１回めの処理と２回目
の処理との再現性が高く、処理条件の補正は正確に反映
される。このため、例えば図１の中で点線で示すように
再検査は省略も可能である。
【００７０】半導体集積回路装置の製造工程では、シン
ナ液によるレジスト膜の除去が簡易的なレジスト除去方
法として使われる場合もあるが、除去性能がアッシャや
専用の剥離液に比べてソフトであるため、例えば上記下
地段差部での除去効果の不十分性などの懸念からテスト
ウエハへの適用や下地との関連で限定的なものである。
また、シンナによるレジスト膜の除去方法は、後述する
ように、その手軽さからレジスト膜の塗布と同一の処理
ユニットの中で連続処理が可能な上、レジスト膜の塗布
工程で生じる廃棄物と同一であり廃棄物の処理が容易な
ので、その場再生技術にとって最適なレジスト除去手段
である。
ナ液によるレジスト膜の除去が簡易的なレジスト除去方
法として使われる場合もあるが、除去性能がアッシャや
専用の剥離液に比べてソフトであるため、例えば上記下
地段差部での除去効果の不十分性などの懸念からテスト
ウエハへの適用や下地との関連で限定的なものである。
また、シンナによるレジスト膜の除去方法は、後述する
ように、その手軽さからレジスト膜の塗布と同一の処理
ユニットの中で連続処理が可能な上、レジスト膜の塗布
工程で生じる廃棄物と同一であり廃棄物の処理が容易な
ので、その場再生技術にとって最適なレジスト除去手段
である。
【００７１】また、本発明者が検討した技術のフローで
は、レジスト膜の除去処理をアッシャから塗布現像装置
に置き換えたロット単位での処理であったため、上記問
題点はそのままで、塗布現像装置の効率を落とすだけで
あった。本実施の形態では、ウエハ単位での処理であ
り、全数ウエハ検査および規格外ウエハの再生を行って
もロット単位の待機が生じないので、半導体集積回路装
置の製造効率を向上させることが可能となる。
は、レジスト膜の除去処理をアッシャから塗布現像装置
に置き換えたロット単位での処理であったため、上記問
題点はそのままで、塗布現像装置の効率を落とすだけで
あった。本実施の形態では、ウエハ単位での処理であ
り、全数ウエハ検査および規格外ウエハの再生を行って
もロット単位の待機が生じないので、半導体集積回路装
置の製造効率を向上させることが可能となる。
【００７２】また、同様に、反射防止膜も、特に寸法精
度の点で高精度が要求される工程で使われてきた技術で
あるが、本実施の形態では、その場再生技術というコン
セプトの中で、反射防止膜を設けたものである。すなわ
ち、後述するように、レジスト膜の除去との選択性、下
地の保護および再生時の処理条件補正の再現性という優
れた効果に着目し、新規なシステム化において活用した
ものである。しかし、エッチング工程での問題から反射
防止膜を適用できない工程や反射防止膜を使用しないイ
オン打ち込み工程のレジストマスクを形成する工程にも
本発明のその場再生技術を適用する場合がある。その場
合には、反射防止膜が塗布されているものに比べてレジ
スト膜と下地との接着性が低下するので、前記したＨＭ
ＤＳ処理を再度行うことが必要で、また、下地との関係
で剥離や洗浄効果が不十分となる問題が発生する場合が
考えらる。このようなケースでは別の剥離液や後洗浄の
必要性が発生することも考えられる。レアケースであれ
ば全数ウエハ検査後、別の処理装置で規格外ウエハのみ
処理しても影響は小さいが、問題になる場合は、スピン
洗浄を塗布現像装置に追加して上記特殊な薬液を使用
し、同様にその場再生を行って、以降の多くの応用を実
現することができる。
度の点で高精度が要求される工程で使われてきた技術で
あるが、本実施の形態では、その場再生技術というコン
セプトの中で、反射防止膜を設けたものである。すなわ
ち、後述するように、レジスト膜の除去との選択性、下
地の保護および再生時の処理条件補正の再現性という優
れた効果に着目し、新規なシステム化において活用した
ものである。しかし、エッチング工程での問題から反射
防止膜を適用できない工程や反射防止膜を使用しないイ
オン打ち込み工程のレジストマスクを形成する工程にも
本発明のその場再生技術を適用する場合がある。その場
合には、反射防止膜が塗布されているものに比べてレジ
スト膜と下地との接着性が低下するので、前記したＨＭ
ＤＳ処理を再度行うことが必要で、また、下地との関係
で剥離や洗浄効果が不十分となる問題が発生する場合が
考えらる。このようなケースでは別の剥離液や後洗浄の
必要性が発生することも考えられる。レアケースであれ
ば全数ウエハ検査後、別の処理装置で規格外ウエハのみ
処理しても影響は小さいが、問題になる場合は、スピン
洗浄を塗布現像装置に追加して上記特殊な薬液を使用
し、同様にその場再生を行って、以降の多くの応用を実
現することができる。
【００７３】また、上記図１のフローは本発明の原理の
説明に本質的な部分に絞って表記している。図１中にお
いて括弧で挿入している処理は本発明の実施の形態をさ
らに信頼度の高いものとする応用例である。例えばレジ
スト塗布及びプリベーク後にインラインの膜厚検査を行
う例がある。これはパターン形成後では膜厚の測定が困
難になる場合もあるからである。また、現像検査後に再
生したウエハ１の裏面を洗浄する裏面洗浄ユニットを付
加し、洗浄処理を追加することもある。これは塗布−露
光−現像−検査と経てきたウエハ１に裏面の異物が増加
する可能性があり、この異物が再生の感光時にデフォー
カスを引き起こす可能性があるからである。これらの異
物はリソグラフィ前工程から裏面に付着して持込んだ異
物が集積したものであり、本来は最初の処理である反射
防止膜の塗布前に、あるいは影響を受ける感光直前に裏
面洗浄を行うことが長期的にメンテナンスフリー化する
には望ましい処理である。また、露光前または後に周辺
露光が処理され、周辺の不要のポジ型のレジスト膜が現
像時に除去されるようにするための処理で膜厚検査と同
様にウエハ１の方向合せが必要なため露光前の処理とし
てインテグレートして、同時処理化することも可能であ
る。
説明に本質的な部分に絞って表記している。図１中にお
いて括弧で挿入している処理は本発明の実施の形態をさ
らに信頼度の高いものとする応用例である。例えばレジ
スト塗布及びプリベーク後にインラインの膜厚検査を行
う例がある。これはパターン形成後では膜厚の測定が困
難になる場合もあるからである。また、現像検査後に再
生したウエハ１の裏面を洗浄する裏面洗浄ユニットを付
加し、洗浄処理を追加することもある。これは塗布−露
光−現像−検査と経てきたウエハ１に裏面の異物が増加
する可能性があり、この異物が再生の感光時にデフォー
カスを引き起こす可能性があるからである。これらの異
物はリソグラフィ前工程から裏面に付着して持込んだ異
物が集積したものであり、本来は最初の処理である反射
防止膜の塗布前に、あるいは影響を受ける感光直前に裏
面洗浄を行うことが長期的にメンテナンスフリー化する
には望ましい処理である。また、露光前または後に周辺
露光が処理され、周辺の不要のポジ型のレジスト膜が現
像時に除去されるようにするための処理で膜厚検査と同
様にウエハ１の方向合せが必要なため露光前の処理とし
てインテグレートして、同時処理化することも可能であ
る。
【００７４】ところで、本発明を塗布現像装置に適用す
る場合、ウエハ１の処理を一枚毎に制御する枚葉フロー
制御が必要である。枚葉制御は、ＬＳＩ（Large Scale
Integrated circuit）生産ラインでの本格的な適用がさ
れないできたが、直径３００ｍｍ程度のウエハ１の生産
方式として重視され、現在、ＳＥＭＩ（Semiconductor
Equipment and Material Inter-national）で標準化が
検討されている。ＧＥＭ（Generic Equipment Model）
３００と呼ばれるホストから見た制御仕様が提案され、
装置に徐々に適用されてきている。しかし、本発明の実
施の形態に説明されているような、１枚毎に個々の処理
ユニットあるいはロケーションでの待機や最新の補正条
件での処理再開を制御できる装置はまだ存在しない。こ
のようなフレキシブルな制御は技術上のトレンドとして
徐々に実現されると考えられる。ここで、その様々な実
現形態を例示する。これらは再生判定したウエハ１をレ
ジスト膜の塗布カップに戻してレジスト膜を除去する場
合に、後続のウエハ１をどのように待機させるか、ま
た、他のウエハ１との処理順序の管理をどう制御するか
などを検討している。
る場合、ウエハ１の処理を一枚毎に制御する枚葉フロー
制御が必要である。枚葉制御は、ＬＳＩ（Large Scale
Integrated circuit）生産ラインでの本格的な適用がさ
れないできたが、直径３００ｍｍ程度のウエハ１の生産
方式として重視され、現在、ＳＥＭＩ（Semiconductor
Equipment and Material Inter-national）で標準化が
検討されている。ＧＥＭ（Generic Equipment Model）
３００と呼ばれるホストから見た制御仕様が提案され、
装置に徐々に適用されてきている。しかし、本発明の実
施の形態に説明されているような、１枚毎に個々の処理
ユニットあるいはロケーションでの待機や最新の補正条
件での処理再開を制御できる装置はまだ存在しない。こ
のようなフレキシブルな制御は技術上のトレンドとして
徐々に実現されると考えられる。ここで、その様々な実
現形態を例示する。これらは再生判定したウエハ１をレ
ジスト膜の塗布カップに戻してレジスト膜を除去する場
合に、後続のウエハ１をどのように待機させるか、ま
た、他のウエハ１との処理順序の管理をどう制御するか
などを検討している。
【００７５】図７は、再生処理を後続のウエハ１の処理
に割り込んで実施する様子の一例を示している。まず、
リソグラフィ工程の一連の処理においては、処理の時間
間隔を一定化する必要がある。これは、特に、化学増幅
レジストで顕著であるが、レジスト膜中の諸々の反応が
常温でも、あるいは昇降温の際の履歴に依存して進行す
るためである。また、大気中の微量な化学成分によって
も変化が生じ、線幅バラツキなどに影響するため、処理
の時間間隔を一定化してその変化を一定化することによ
り、露光量などの補正可能な条件で調節できるようにす
るためである。この変化の敏感度は、露光後のベーク後
が最も敏感で、次に露光後、その次がレジスト膜の塗布
後となる。レジスト膜の塗布前および現像後は影響がな
く、レジスト膜の改善により塗布後も比較的安定となっ
ている。従って、再生処理を開始するレジスト塗布カッ
プに再生ウエハを戻すのに際し、レジスト膜の塗布前、
すなわち、これまで説明したフローでＨＭＤＳ処理まで
の処理ユニットに存在するウエハは再生ウエハのレジス
ト除去からレジスト塗布完了までの間、その位置での処
理が終了した後も待機させておいても品質上の問題は生
じない。従って、次に検査されたウエハで連続して再生
判定された場合も引き続き待っても良い。
に割り込んで実施する様子の一例を示している。まず、
リソグラフィ工程の一連の処理においては、処理の時間
間隔を一定化する必要がある。これは、特に、化学増幅
レジストで顕著であるが、レジスト膜中の諸々の反応が
常温でも、あるいは昇降温の際の履歴に依存して進行す
るためである。また、大気中の微量な化学成分によって
も変化が生じ、線幅バラツキなどに影響するため、処理
の時間間隔を一定化してその変化を一定化することによ
り、露光量などの補正可能な条件で調節できるようにす
るためである。この変化の敏感度は、露光後のベーク後
が最も敏感で、次に露光後、その次がレジスト膜の塗布
後となる。レジスト膜の塗布前および現像後は影響がな
く、レジスト膜の改善により塗布後も比較的安定となっ
ている。従って、再生処理を開始するレジスト塗布カッ
プに再生ウエハを戻すのに際し、レジスト膜の塗布前、
すなわち、これまで説明したフローでＨＭＤＳ処理まで
の処理ユニットに存在するウエハは再生ウエハのレジス
ト除去からレジスト塗布完了までの間、その位置での処
理が終了した後も待機させておいても品質上の問題は生
じない。従って、次に検査されたウエハで連続して再生
判定された場合も引き続き待っても良い。
【００７６】このように再生が発生した場合、レジスト
塗布カップでの後続のウエハ１の処理が終了次第、再生
のウエハ１をレジスト塗布カップに搬送し、シンナ除去
を開始することで、後続のウエハ１との間で無駄な時間
なく、インラインパイプライン処理を行うことができ
る。
塗布カップでの後続のウエハ１の処理が終了次第、再生
のウエハ１をレジスト塗布カップに搬送し、シンナ除去
を開始することで、後続のウエハ１との間で無駄な時間
なく、インラインパイプライン処理を行うことができ
る。
【００７７】この方法は、処理が継ぎ目無く進み、ま
た、ウエハ待機用のバッファを必要としないので、本発
明の特徴が最も明示的に現れる方法である。しかし、こ
の方法では、カセットＣ１からウエハ１を取り出した順
序と処理の順序およびカセットＣ１に格納する順序が再
生により混じって変化する。本発明者が検討する装置で
は、ウエハ１の位置や処理は順序が変化しないものとし
ていたため、塗布現像装置のソフトウェアに大きな変更
を強いる。
た、ウエハ待機用のバッファを必要としないので、本発
明の特徴が最も明示的に現れる方法である。しかし、こ
の方法では、カセットＣ１からウエハ１を取り出した順
序と処理の順序およびカセットＣ１に格納する順序が再
生により混じって変化する。本発明者が検討する装置で
は、ウエハ１の位置や処理は順序が変化しないものとし
ていたため、塗布現像装置のソフトウェアに大きな変更
を強いる。
【００７８】図８は、他の処理方法を示している。この
方法は、再生を必要とするウエハ１は、１度目の処理
が、カセットＣ１内における同一ロットの全てのウエハ
１の処理が終了するまでバッファ内で待機するものであ
る。
方法は、再生を必要とするウエハ１は、１度目の処理
が、カセットＣ１内における同一ロットの全てのウエハ
１の処理が終了するまでバッファ内で待機するものであ
る。
【００７９】そのロットの最後のウエハ１がレジスト膜
の塗布処理を終了した後に、バッファからレジスト塗布
カップに搬送される。この方式では、１度目の処理はカ
セットから取り出した順にまとまって行われる。再生処
理は、該当ウエハ１のみ、やはり１度目の処理が行われ
た順に行われるので、あまり管理用のソフトウェアを変
えないで適用できる。この場合は、最後のウエハ１の再
生処理が終了するまで次のカセットＣ１のウエハ１の処
理を開始できず、ロットのつなぎに処理が連続して行わ
れないというデメリットが生じる。しかし、ロットの先
頭の１枚または複数枚のウエハ１を先行して現像検査ま
での処理を行い、そこで得られた情報を、後続のウエハ
１の処理情報としてフィードバックして補正を行うこと
により、後続のウエハ１において再生が発生する確率を
極めて小さくすることができる。この場合、図８に示す
ように、次に処理するロットは、ＨＭＤＳ処理完で待機
し、先行処理で発生したウエハ１の再生処理が全て終了
した後に待機を解除する。これにより、ロット間の継ぎ
目を最小とすることができる。この場合、後続のウエハ
１および再生用のウエハに追加の再生処理が発生する可
能性があるものの、この場合は、ウエハ１の処理順序の
単純化のためには、いったんカセットＣ１に戻し、次の
ロットの後に後続して処理することとなる。
の塗布処理を終了した後に、バッファからレジスト塗布
カップに搬送される。この方式では、１度目の処理はカ
セットから取り出した順にまとまって行われる。再生処
理は、該当ウエハ１のみ、やはり１度目の処理が行われ
た順に行われるので、あまり管理用のソフトウェアを変
えないで適用できる。この場合は、最後のウエハ１の再
生処理が終了するまで次のカセットＣ１のウエハ１の処
理を開始できず、ロットのつなぎに処理が連続して行わ
れないというデメリットが生じる。しかし、ロットの先
頭の１枚または複数枚のウエハ１を先行して現像検査ま
での処理を行い、そこで得られた情報を、後続のウエハ
１の処理情報としてフィードバックして補正を行うこと
により、後続のウエハ１において再生が発生する確率を
極めて小さくすることができる。この場合、図８に示す
ように、次に処理するロットは、ＨＭＤＳ処理完で待機
し、先行処理で発生したウエハ１の再生処理が全て終了
した後に待機を解除する。これにより、ロット間の継ぎ
目を最小とすることができる。この場合、後続のウエハ
１および再生用のウエハに追加の再生処理が発生する可
能性があるものの、この場合は、ウエハ１の処理順序の
単純化のためには、いったんカセットＣ１に戻し、次の
ロットの後に後続して処理することとなる。
【００８０】次に、上記の再生のウエハ１がもともとセ
ットされていたカセットＣ１のスロットをバッファとし
て用いる方法は、前記したＧＥＭ３００の標準仕様と最
も合っている。ＧＥＭ３００では、コントロールジョブ
およびプロセスジョブのマネージメントに関連した仕様
で、本実施の形態の再生処理や前述した後処理を連続処
理できるようにジョブの待ち行列を変更する機能があ
る。カセット毎およびロット毎の繋ぎ目をどこまで短縮
できるかは、装置に実装される枚葉フロー制御のフレキ
シビリティに依存するため、ここでは詳述しないが、最
も効率的な処理を可能とするのは、前記図７で説明した
第一の方法で、ウエハ１の処理開始時の順序に依存せず
枚葉で処理フローを変更でき、割り込みで循環できる機
能と、そのフローに応じて後続のウエハ１の待機および
待機の解除を制御すること、およびそのようにダイナミ
ックに変化するウエハ１の処理順序を制御しつつ、適切
に処理条件を補正する機能を有することである。このよ
うな枚葉フロー制御は、困難に見えるかもしれないが、
そうではなく、ＧＥＭ３００の標準仕様の、特にＳＴＳ
（Substrate Tracking System),ＯＳＳ(Object System
Service),ＣＪＭ(Control Job Management),ＰＪＭ(Pro
cess Job Management)などで、抽象的に要求されたオプ
ション仕様の射程内で現実的な仕様であることが、本発
明者の検討で分かっている。
ットされていたカセットＣ１のスロットをバッファとし
て用いる方法は、前記したＧＥＭ３００の標準仕様と最
も合っている。ＧＥＭ３００では、コントロールジョブ
およびプロセスジョブのマネージメントに関連した仕様
で、本実施の形態の再生処理や前述した後処理を連続処
理できるようにジョブの待ち行列を変更する機能があ
る。カセット毎およびロット毎の繋ぎ目をどこまで短縮
できるかは、装置に実装される枚葉フロー制御のフレキ
シビリティに依存するため、ここでは詳述しないが、最
も効率的な処理を可能とするのは、前記図７で説明した
第一の方法で、ウエハ１の処理開始時の順序に依存せず
枚葉で処理フローを変更でき、割り込みで循環できる機
能と、そのフローに応じて後続のウエハ１の待機および
待機の解除を制御すること、およびそのようにダイナミ
ックに変化するウエハ１の処理順序を制御しつつ、適切
に処理条件を補正する機能を有することである。このよ
うな枚葉フロー制御は、困難に見えるかもしれないが、
そうではなく、ＧＥＭ３００の標準仕様の、特にＳＴＳ
（Substrate Tracking System),ＯＳＳ(Object System
Service),ＣＪＭ(Control Job Management),ＰＪＭ(Pro
cess Job Management)などで、抽象的に要求されたオプ
ション仕様の射程内で現実的な仕様であることが、本発
明者の検討で分かっている。
【００８１】このように、本発明を従来の仕様の装置へ
実装していく際の便宜上有効な方式として、カセットの
スロットをバッファとして用いるべくカセットにいった
ん戻す方式を提案しているが、これは本発明の１カセッ
トの処理内で再生を行うという方法からの逸脱ではな
い。その点を明示するため、図９では、カセットＣ１の
開閉蓋の開閉（ＯＰＥＮ−ＣＬＯＳＥ）間で処理が全て
終了するということを示している。これは、例えば再生
処理を行うために、後続のロットと処理の終了が前後す
るのも許容する。また、１度目の処理と、再生処理の間
で開閉（ＯＰＥＮ−ＣＬＯＳＥ）することも考えられる
が、本質的には、カセットをローダに搬送してきて処理
を開始し、処理を終了してカセットをリソグラフィ工程
後の工程に搬送するまでに再生処理が終了している機能
をここで提案している。また、この場合にも本提案で一
貫化した検査以外にオフライン検査を行って、必要な場
合、再生を、上記シンナによるレジスト膜の除去で行わ
れるケースも応用として含まれる。本発明によって、こ
のオフライン検査で発生しうる再生処理は非常に頻度の
低いものになるので、このようなオフライン検査も生産
上許容できるものとなっているからである。
実装していく際の便宜上有効な方式として、カセットの
スロットをバッファとして用いるべくカセットにいった
ん戻す方式を提案しているが、これは本発明の１カセッ
トの処理内で再生を行うという方法からの逸脱ではな
い。その点を明示するため、図９では、カセットＣ１の
開閉蓋の開閉（ＯＰＥＮ−ＣＬＯＳＥ）間で処理が全て
終了するということを示している。これは、例えば再生
処理を行うために、後続のロットと処理の終了が前後す
るのも許容する。また、１度目の処理と、再生処理の間
で開閉（ＯＰＥＮ−ＣＬＯＳＥ）することも考えられる
が、本質的には、カセットをローダに搬送してきて処理
を開始し、処理を終了してカセットをリソグラフィ工程
後の工程に搬送するまでに再生処理が終了している機能
をここで提案している。また、この場合にも本提案で一
貫化した検査以外にオフライン検査を行って、必要な場
合、再生を、上記シンナによるレジスト膜の除去で行わ
れるケースも応用として含まれる。本発明によって、こ
のオフライン検査で発生しうる再生処理は非常に頻度の
低いものになるので、このようなオフライン検査も生産
上許容できるものとなっているからである。
【００８２】図１０は、本実施の形態のインラインパイ
プライン動作を実施する半導体製造装置Ｓ１の構成例を
示している（第１の方式）。半導体製造装置Ｓ１は、カ
セットローダＣＬと、塗布現像装置ＲＤと、露光装置Ｅ
ＸＰと、検査装置Ｑとを有している。カセットローダＣ
Ｌには、上記カセットＣ１が搬入されている。Ｐ１〜Ｐ
１１は、上記処理工程を行う処理室を示している。処理
室Ｐ１は、上記反射防止膜の塗布室、処理室Ｐ２は、上
記反射防止膜塗布後のベーク処理室、処理室Ｐ３は、上
記ＨＭＤＳ処理室、処理室Ｐ４は、上記ＨＭＤＳ処理後
のベーク処理室、処理室Ｐ５は、レジスト膜の塗布およ
びシンナによるレジスト膜の除去のための処理室、処理
室Ｐ６は、レジスト膜の塗布後のベーク処理室、処理室
Ｐ７は、露光装置ＥＸＰの感光処理室、処理室Ｐ８は、
露光処理後のベーク処理室、処理室Ｐ９は、露光処理後
の現像処理室、処理室Ｐ１０は、現像処理後のベーク処
理室、処理室Ｐ１１は、検査装置Ｑ内の検査室をそれぞ
れ示している。処理室Ｐ１〜Ｐ１１は直列に接続されて
いる。ウエハに対する処理は、上記したように処理室Ｐ
１〜Ｐ１１の順に進められる。露光装置ＥＸＰの処理室
Ｐ７の前後にバッファ領域Ｂが介在されている。ここで
は検査装置Ｑの処理室Ｐ１１が塗布現像装置ＲＤ内に配
置されている。この塗布現像装置ＲＤにインテグレイト
された検査装置Ｑで規格外と判定されたウエハは、処理
室Ｐ５に搬送される。そして、上記のように処理室Ｐ５
で上記再生フローが実行される。このようにして処理ル
ープが構成されている。
プライン動作を実施する半導体製造装置Ｓ１の構成例を
示している（第１の方式）。半導体製造装置Ｓ１は、カ
セットローダＣＬと、塗布現像装置ＲＤと、露光装置Ｅ
ＸＰと、検査装置Ｑとを有している。カセットローダＣ
Ｌには、上記カセットＣ１が搬入されている。Ｐ１〜Ｐ
１１は、上記処理工程を行う処理室を示している。処理
室Ｐ１は、上記反射防止膜の塗布室、処理室Ｐ２は、上
記反射防止膜塗布後のベーク処理室、処理室Ｐ３は、上
記ＨＭＤＳ処理室、処理室Ｐ４は、上記ＨＭＤＳ処理後
のベーク処理室、処理室Ｐ５は、レジスト膜の塗布およ
びシンナによるレジスト膜の除去のための処理室、処理
室Ｐ６は、レジスト膜の塗布後のベーク処理室、処理室
Ｐ７は、露光装置ＥＸＰの感光処理室、処理室Ｐ８は、
露光処理後のベーク処理室、処理室Ｐ９は、露光処理後
の現像処理室、処理室Ｐ１０は、現像処理後のベーク処
理室、処理室Ｐ１１は、検査装置Ｑ内の検査室をそれぞ
れ示している。処理室Ｐ１〜Ｐ１１は直列に接続されて
いる。ウエハに対する処理は、上記したように処理室Ｐ
１〜Ｐ１１の順に進められる。露光装置ＥＸＰの処理室
Ｐ７の前後にバッファ領域Ｂが介在されている。ここで
は検査装置Ｑの処理室Ｐ１１が塗布現像装置ＲＤ内に配
置されている。この塗布現像装置ＲＤにインテグレイト
された検査装置Ｑで規格外と判定されたウエハは、処理
室Ｐ５に搬送される。そして、上記のように処理室Ｐ５
で上記再生フローが実行される。このようにして処理ル
ープが構成されている。
【００８３】また、図１１は、図１０の半導体製造装置
Ｓ１よりも有効性の高い改良例を示している（第２の方
式）。図１１の半導体製造装置Ｓ２は、塗布現像装置Ｒ
Ｄと一個所のインタフェースでウエハを授受するもの
で、検査装置Ｑの複数の検査用の処理室Ｐ１１，１２
と、塗布現像装置ＲＤとを共通の搬送系で接続するもの
である。この場合は、処理室Ｐ１０での処理終了後、ウ
エハを搬送系を通じて検査装置Ｑに搬送する。検査装置
Ｑには、例えば合わせ検査フォーカス検査、マクロ検査
等のような複数の検査種目が用意されているので、検査
の質の向上を図ることができる。また、検査が増えた場
合は、検査装置Ｑの前段に備えられたバッファ領域Ｂに
ウエハを一時的に保管できるようになっているので、処
理の流れを大幅に乱すこともなく、処理をほぼ一定のリ
ズムでスムーズに進行させることが可能となっている。
リソグラフィ工程では、一定の時間的間隔を保ちながら
処理を進行することは重要である。レジスト膜の化学反
応の度合いが処理時間に応じて変動するからである。す
なわち、各ウエハの処理時間が一定の時間であれば、各
ウエハにおけるレジスト膜の変動の度合いも同一にする
ことができるので、同一の品質の製品を製造できるから
である。
Ｓ１よりも有効性の高い改良例を示している（第２の方
式）。図１１の半導体製造装置Ｓ２は、塗布現像装置Ｒ
Ｄと一個所のインタフェースでウエハを授受するもの
で、検査装置Ｑの複数の検査用の処理室Ｐ１１，１２
と、塗布現像装置ＲＤとを共通の搬送系で接続するもの
である。この場合は、処理室Ｐ１０での処理終了後、ウ
エハを搬送系を通じて検査装置Ｑに搬送する。検査装置
Ｑには、例えば合わせ検査フォーカス検査、マクロ検査
等のような複数の検査種目が用意されているので、検査
の質の向上を図ることができる。また、検査が増えた場
合は、検査装置Ｑの前段に備えられたバッファ領域Ｂに
ウエハを一時的に保管できるようになっているので、処
理の流れを大幅に乱すこともなく、処理をほぼ一定のリ
ズムでスムーズに進行させることが可能となっている。
リソグラフィ工程では、一定の時間的間隔を保ちながら
処理を進行することは重要である。レジスト膜の化学反
応の度合いが処理時間に応じて変動するからである。す
なわち、各ウエハの処理時間が一定の時間であれば、各
ウエハにおけるレジスト膜の変動の度合いも同一にする
ことができるので、同一の品質の製品を製造できるから
である。
【００８４】なお、上記合わせ検査およびフォーカス検
査は、ウエハ上の層間のパターン間の合わせの状態と焦
点合わせ状態を検査することでウエハの良否を判定する
検査である。また、マクロ検査は、リニア光源からウエ
ハに光を当てて、その反射光をカメラで撮影し、正反射
像と回折像とを２回のスキャンで検出し、デフォーカ
ス、塗布ムラ等のような各種の欠陥について、ウエハ全
面の画像を検出することでウエハの良否を判定する検査
である。
査は、ウエハ上の層間のパターン間の合わせの状態と焦
点合わせ状態を検査することでウエハの良否を判定する
検査である。また、マクロ検査は、リニア光源からウエ
ハに光を当てて、その反射光をカメラで撮影し、正反射
像と回折像とを２回のスキャンで検出し、デフォーカ
ス、塗布ムラ等のような各種の欠陥について、ウエハ全
面の画像を検出することでウエハの良否を判定する検査
である。
【００８５】ここで説明する２方式は、併用したり、第
二の方式の要素の一部を第一の方式に付加することも可
能である。以下、第一の方式の不十分な点と、第二の方
式の要素および利点とを説明する。
二の方式の要素の一部を第一の方式に付加することも可
能である。以下、第一の方式の不十分な点と、第二の方
式の要素および利点とを説明する。
【００８６】まず、本発明者が再生原因の調査を行った
ところ、一例であるが、合せ精度に起因するものが１．
５％、塗布現像装置や露光装置の突発的な異常で、現像
の目視検査で検出されるものが０．８％、測長ＳＥＭで
検出される寸法異常が０．０８％であった。数字は、運
用、製品の要求精度、プロセスの成熟性、装置の安定性
で変化するものであるが、要因の傾向としては、寸法は
装置の安定性が確保されれば比較的安定な傾向があり、
合せ精度が最も不安定で検査として必須であり、突発的
な異常は様々な要因で発生するが、比較的ラフな外観検
査で検出しうるものが多いという傾向があった。それぞ
れ検査装置Ｑとしては寸法測定機、合せ精度測定機、マ
クロ検査装置が必要である。このように再生要因として
上記した要因を考慮して複数の検査を一貫化するＱＣイ
ンテグレーションが望ましい。上記の要因の再生発生率
から優先順位をつけうるが、拡張性は望まれる。この拡
張性について、第一の方式では塗布現像装置ＲＤの架台
に搭載するため、拡張性は得るのが難しい。これに対し
て第二の方式では、共通の搬送系を拡張することによ
り、このような複数の検査装置の統合を可能としてい
る。このように複数の検査装置をインテグレートする利
点は、本発明のように再生を自動判定する場合に特に有
効である。
ところ、一例であるが、合せ精度に起因するものが１．
５％、塗布現像装置や露光装置の突発的な異常で、現像
の目視検査で検出されるものが０．８％、測長ＳＥＭで
検出される寸法異常が０．０８％であった。数字は、運
用、製品の要求精度、プロセスの成熟性、装置の安定性
で変化するものであるが、要因の傾向としては、寸法は
装置の安定性が確保されれば比較的安定な傾向があり、
合せ精度が最も不安定で検査として必須であり、突発的
な異常は様々な要因で発生するが、比較的ラフな外観検
査で検出しうるものが多いという傾向があった。それぞ
れ検査装置Ｑとしては寸法測定機、合せ精度測定機、マ
クロ検査装置が必要である。このように再生要因として
上記した要因を考慮して複数の検査を一貫化するＱＣイ
ンテグレーションが望ましい。上記の要因の再生発生率
から優先順位をつけうるが、拡張性は望まれる。この拡
張性について、第一の方式では塗布現像装置ＲＤの架台
に搭載するため、拡張性は得るのが難しい。これに対し
て第二の方式では、共通の搬送系を拡張することによ
り、このような複数の検査装置の統合を可能としてい
る。このように複数の検査装置をインテグレートする利
点は、本発明のように再生を自動判定する場合に特に有
効である。
【００８７】なぜなら再生判定は再生処理だけでなく、
再生原因の判別も必要としているが、このインテリジェ
ントな要求は、単に合せがはずれたというデータだけで
は、理解がむずかしい。本実施の形態で説明している合
せ精度測定機、マクロ検査装置および光学式寸法測定に
よるフォーカス・露光量の検査機能をインテグレートし
た場合、例えばマクロ検査装置で検出した欠陥を合せ精
度測定機の観察系で欠陥画像を撮影して記録あるいは欠
陥分類を行うこと、マクロ検査で検出した回折光の分布
異常に対し、フォーカス・露光量の評価を行うことで定
量性を得たり、また合せ精度不良を検知した際ウエハ全
面の分布測定を行って、マクロ検査で検出する干渉光の
分布異常と後に照合できるようにしたりするなど、検査
機能を能動的に関連させる制御を行うことで、本発明の
その場再生技術の自動化に適した新規機能を実現でき
る。
再生原因の判別も必要としているが、このインテリジェ
ントな要求は、単に合せがはずれたというデータだけで
は、理解がむずかしい。本実施の形態で説明している合
せ精度測定機、マクロ検査装置および光学式寸法測定に
よるフォーカス・露光量の検査機能をインテグレートし
た場合、例えばマクロ検査装置で検出した欠陥を合せ精
度測定機の観察系で欠陥画像を撮影して記録あるいは欠
陥分類を行うこと、マクロ検査で検出した回折光の分布
異常に対し、フォーカス・露光量の評価を行うことで定
量性を得たり、また合せ精度不良を検知した際ウエハ全
面の分布測定を行って、マクロ検査で検出する干渉光の
分布異常と後に照合できるようにしたりするなど、検査
機能を能動的に関連させる制御を行うことで、本発明の
その場再生技術の自動化に適した新規機能を実現でき
る。
【００８８】また、塗布現像装置ＲＤとのインターフェ
ースにおいては、機能としてバッファ機能を有すること
で、これらの検査装置のタクトタイムが変化するのを吸
収して、例えばロット内の検査数や項目を動的に変化さ
せることを可能としている。これは例えば先行ウエハの
検査や再生検出時に再生原因を特定するためなど、検査
を特定ウエハに対し強化するという機能を実装するのに
必要である。また、第二の方式では、図１１のように、
検査装置Ｑの搬送系とカセットローダＣＬは塗布現像装
置ＲＤと同一の面に配している。これはインラインで一
貫処理するだけでなく、カセットから供給されたウエハ
（インライン検査装置を有しない例えばラフ工程の装置
で着工したウエハなど）をオフライン検査することを可
能とする。このようにすることで、検査装置をこのよう
にインライン・オフライン共用とすることで、インライ
ン検査で検査装置台数が増加することを防止することが
できる。本実施の形態では、バッファ領域Ｂを配置して
インライン検査中に、少数の抜取りによるオフライン検
査を割り込みで行うようスケジューリングすることで、
オフライン検査が待たされることなくＴＡＴの面でもい
っそう有効である。また、複数の検査装置の搬送系及び
通信やデータベースなどを共用とすることで、検査装置
の投資を大幅に削減することができる。ここで説明した
投資削減効果は、本発明を実際のラインに適用して効果
をあげる現実性を与えている点で重要である。また、こ
のＱＣインテグレーション方式は装置サイズを削減し一
貫化を可能とするだけでなく、それぞれオフライン設置
する技術と比較してもスペース効果が高い。また、露光
装置ＥＸＰと塗布現像装置ＲＤとのインライン化で発生
するデッドスペースを有効に利用していることも図より
あきらかであろう。
ースにおいては、機能としてバッファ機能を有すること
で、これらの検査装置のタクトタイムが変化するのを吸
収して、例えばロット内の検査数や項目を動的に変化さ
せることを可能としている。これは例えば先行ウエハの
検査や再生検出時に再生原因を特定するためなど、検査
を特定ウエハに対し強化するという機能を実装するのに
必要である。また、第二の方式では、図１１のように、
検査装置Ｑの搬送系とカセットローダＣＬは塗布現像装
置ＲＤと同一の面に配している。これはインラインで一
貫処理するだけでなく、カセットから供給されたウエハ
（インライン検査装置を有しない例えばラフ工程の装置
で着工したウエハなど）をオフライン検査することを可
能とする。このようにすることで、検査装置をこのよう
にインライン・オフライン共用とすることで、インライ
ン検査で検査装置台数が増加することを防止することが
できる。本実施の形態では、バッファ領域Ｂを配置して
インライン検査中に、少数の抜取りによるオフライン検
査を割り込みで行うようスケジューリングすることで、
オフライン検査が待たされることなくＴＡＴの面でもい
っそう有効である。また、複数の検査装置の搬送系及び
通信やデータベースなどを共用とすることで、検査装置
の投資を大幅に削減することができる。ここで説明した
投資削減効果は、本発明を実際のラインに適用して効果
をあげる現実性を与えている点で重要である。また、こ
のＱＣインテグレーション方式は装置サイズを削減し一
貫化を可能とするだけでなく、それぞれオフライン設置
する技術と比較してもスペース効果が高い。また、露光
装置ＥＸＰと塗布現像装置ＲＤとのインライン化で発生
するデッドスペースを有効に利用していることも図より
あきらかであろう。
【００８９】このような、その場再生技術と枚葉フロー
制御技術を用いると、これまで行われてきた先行処理
も、装置効率およびＴＡＴを犠牲にすることなく実施可
能である。先行を行う場合に発生する検査装置への搬
送、ロットの分割とまとめ、および先行で不合格になっ
たウエハを別の装置で再生処理する必要がなくなるから
である。このことを図１２および図１３により説明す
る。図１２は、本発明者が検討した技術により先行及び
再生を行った場合の説明図である。図１３が本発明の実
施の形態である。
制御技術を用いると、これまで行われてきた先行処理
も、装置効率およびＴＡＴを犠牲にすることなく実施可
能である。先行を行う場合に発生する検査装置への搬
送、ロットの分割とまとめ、および先行で不合格になっ
たウエハを別の装置で再生処理する必要がなくなるから
である。このことを図１２および図１３により説明す
る。図１２は、本発明者が検討した技術により先行及び
再生を行った場合の説明図である。図１３が本発明の実
施の形態である。
【００９０】図１２および図１３において、縦方向が時
間軸で、横方向が処理の順序を示し、２次元で示す処理
の進行で、処理がパイプライン的に並行処理されること
が示されている。図１３の実施の形態では、先行ウエハ
の再生を本体処理の後づけで行うという、先に説明した
方法を説明している。また、この図１３では特にロット
を連続処理する場合のロット間の並行処理の効果も示し
ている。図１２および図１３を比較することで明らかな
ように、縦方向の処理時間は大幅に削減されている。ま
た、横方向の処理の複雑さも削減するため、自動化ライ
ンにおけるスケジューリングの負荷が減り、ライン全体
の物流の安定に寄与することが分かる。
間軸で、横方向が処理の順序を示し、２次元で示す処理
の進行で、処理がパイプライン的に並行処理されること
が示されている。図１３の実施の形態では、先行ウエハ
の再生を本体処理の後づけで行うという、先に説明した
方法を説明している。また、この図１３では特にロット
を連続処理する場合のロット間の並行処理の効果も示し
ている。図１２および図１３を比較することで明らかな
ように、縦方向の処理時間は大幅に削減されている。ま
た、横方向の処理の複雑さも削減するため、自動化ライ
ンにおけるスケジューリングの負荷が減り、ライン全体
の物流の安定に寄与することが分かる。
【００９１】また、次にこのようにロスのない先行処理
が可能となったため、これまで行われることの無かっ
た、複数の項目の先行処理が可能となる。この実施の形
態を図１４に示す。図１４では、まず、塗布性能の先行
処理を行った後、そのウエハも含めて先行２枚の合せ検
査結果を用いて露光装置の先行を行っている。斜め線で
区切られている処理がほぼ同期的に処理されるものであ
る。個々の待機は発生するもののこれまでのように無駄
な待ち時間が発生するのを抑えることができるので、こ
れまでにないマルチな先行を行うことができ、先行を特
に必要とするような実績のない製品の着工も効率的に行
うことができることを示している。これは多品種少量生
産で特に有効と考えられる。
が可能となったため、これまで行われることの無かっ
た、複数の項目の先行処理が可能となる。この実施の形
態を図１４に示す。図１４では、まず、塗布性能の先行
処理を行った後、そのウエハも含めて先行２枚の合せ検
査結果を用いて露光装置の先行を行っている。斜め線で
区切られている処理がほぼ同期的に処理されるものであ
る。個々の待機は発生するもののこれまでのように無駄
な待ち時間が発生するのを抑えることができるので、こ
れまでにないマルチな先行を行うことができ、先行を特
に必要とするような実績のない製品の着工も効率的に行
うことができることを示している。これは多品種少量生
産で特に有効と考えられる。
【００９２】また、図１５は、本発明のその場再生とＱ
Ｃインテグレーションの別の応用例であり、着工中の異
常検出での制御の実施の形態である。ここでは、正常に
着工していたロットの着工途中で異常を検出した場合、
その結果が工程の状態が変化したのか、あるいは例外的
な飛び値であるのかは、後続の数枚の結果を調べないと
判定できない。しかし、リソグラフィ工程をインライン
で着工している場合、判定可能な検査結果がでるまで
に、すでに数枚の着工がなされており、異常が継続する
場合には再生ウエハが増加する可能性がある。これに対
し、本実施の形態では、例えば露光装置の露光結果に異
常が検出された場合、一時的に露光装置の着工を中断さ
せ、すでに着工された数枚の検査結果が出るのまで待機
させる。検査結果から、一時的な飛び値で条件変更の必
要性が不要と判定されれば、そのまま着工を再開させ、
条件変更の補正が求まればフィードバックして再開させ
る。このように異常に対する処置の影響を最小化させ
て、異常判定されたウエハをその場再生することで、生
産効率を高めるものである。
Ｃインテグレーションの別の応用例であり、着工中の異
常検出での制御の実施の形態である。ここでは、正常に
着工していたロットの着工途中で異常を検出した場合、
その結果が工程の状態が変化したのか、あるいは例外的
な飛び値であるのかは、後続の数枚の結果を調べないと
判定できない。しかし、リソグラフィ工程をインライン
で着工している場合、判定可能な検査結果がでるまで
に、すでに数枚の着工がなされており、異常が継続する
場合には再生ウエハが増加する可能性がある。これに対
し、本実施の形態では、例えば露光装置の露光結果に異
常が検出された場合、一時的に露光装置の着工を中断さ
せ、すでに着工された数枚の検査結果が出るのまで待機
させる。検査結果から、一時的な飛び値で条件変更の必
要性が不要と判定されれば、そのまま着工を再開させ、
条件変更の補正が求まればフィードバックして再開させ
る。このように異常に対する処置の影響を最小化させ
て、異常判定されたウエハをその場再生することで、生
産効率を高めるものである。
【００９３】上記図１４および図１５で説明した二つの
実施の形態は、再生と判定されるよう規格外となるよう
なケースを想定して説明しているが、このような枚葉品
質制御は一般的な統計的品質制御やＲｕｎ ｔｏ Ｒｕ
ｎ Ｃｏｎｔｒｏｌｅと呼ばれるフィードバック制御な
どのアルゴリズムと併用できるもので、規格内で再生が
発生しない条件下でも実施できる。最近の微細化したＬ
ＳＩ製造プロセスでは加工マージンが十分に確保されて
いないため、精度が良ければ良いほど歩留りや特性が向
上するという傾向があり、規格内であってもより厳しく
追い込む価値がある場合がある。このような枚葉の制御
は、通常では生産効率に大きく支障がでるというトレー
ドオフにより行わないケースが多い。また、説明した実
施の形態は、一般的にはない、モニタを行いながら、フ
ローを制御し、その結果をモニタしてという能動的な動
作によって品質制御の信頼度を高めるものある。すなわ
ち、通常は再生によるロスを避けるため装置を止めて調
査を行いモニタ結果に高い信頼度が見込めてからでない
と作動できない補正や制御を、その場再生という手段を
ベースに、不確定な状況での処置を行えるようにするこ
とができるようにしたものである。したがって、この技
術は、完全に自動化したラインにおけるＮＯＮ ＳＴＯ
Ｐ化を高めるために重要な方法と考えられる。
実施の形態は、再生と判定されるよう規格外となるよう
なケースを想定して説明しているが、このような枚葉品
質制御は一般的な統計的品質制御やＲｕｎ ｔｏ Ｒｕ
ｎ Ｃｏｎｔｒｏｌｅと呼ばれるフィードバック制御な
どのアルゴリズムと併用できるもので、規格内で再生が
発生しない条件下でも実施できる。最近の微細化したＬ
ＳＩ製造プロセスでは加工マージンが十分に確保されて
いないため、精度が良ければ良いほど歩留りや特性が向
上するという傾向があり、規格内であってもより厳しく
追い込む価値がある場合がある。このような枚葉の制御
は、通常では生産効率に大きく支障がでるというトレー
ドオフにより行わないケースが多い。また、説明した実
施の形態は、一般的にはない、モニタを行いながら、フ
ローを制御し、その結果をモニタしてという能動的な動
作によって品質制御の信頼度を高めるものある。すなわ
ち、通常は再生によるロスを避けるため装置を止めて調
査を行いモニタ結果に高い信頼度が見込めてからでない
と作動できない補正や制御を、その場再生という手段を
ベースに、不確定な状況での処置を行えるようにするこ
とができるようにしたものである。したがって、この技
術は、完全に自動化したラインにおけるＮＯＮ ＳＴＯ
Ｐ化を高めるために重要な方法と考えられる。
【００９４】次に、図１６〜図１９は、これまで説明し
てきた本発明にもとづく応用例であり、自動化ラインの
装置点検に適用したものである。リソグラフィラインで
用いられる装置は、非常に高精度かつ大規模にシステム
化されていて、その品質を維持するには多くの要因につ
いて良好な状態が維持されねばならず、またそれぞれの
要因の装置間のマッチングも影響する。このような装置
の精度管理は装置の有する個別の自己モニタ機能だけで
は精度は保証されず、実際のウエハを処理してその結果
を測定することにより精度を点検することが行われてい
る。この場合、例えば露光装置ではメーカやユーザが作
成した多種のテストパターンを有する性能評価専用レチ
クルを用いて、評価する要因に応じて、動作方法や評価
パターンを選択あるいは設定して処理を行い、計測装置
で収集されるデータを、やはり要因に応じた計算方法で
評価している。
てきた本発明にもとづく応用例であり、自動化ラインの
装置点検に適用したものである。リソグラフィラインで
用いられる装置は、非常に高精度かつ大規模にシステム
化されていて、その品質を維持するには多くの要因につ
いて良好な状態が維持されねばならず、またそれぞれの
要因の装置間のマッチングも影響する。このような装置
の精度管理は装置の有する個別の自己モニタ機能だけで
は精度は保証されず、実際のウエハを処理してその結果
を測定することにより精度を点検することが行われてい
る。この場合、例えば露光装置ではメーカやユーザが作
成した多種のテストパターンを有する性能評価専用レチ
クルを用いて、評価する要因に応じて、動作方法や評価
パターンを選択あるいは設定して処理を行い、計測装置
で収集されるデータを、やはり要因に応じた計算方法で
評価している。
【００９５】このように、実際にウエハを処理してその
結果を測定する点検方法が重要なため、リソグラフィラ
インでは多くのテスト用ウエハが必要となる。当該ウエ
ハはテスト後、再生処理されて繰り返し使われる。特
に、下地に精度の基準となるパターンを形成した基準用
のウエハを用いるテスト項目も多い。この場合はウエハ
毎の精度が異なるため、１台毎に再生処理して実施する
必要もある。本発明者が検討した技術では、このような
再生処理は時間がかかり、また生産にとって余分な処理
のため、スケジュールできず、点検は不定期、かつ、ま
ばらな状態となって、装置管理が不十分な状態におかれ
る傾向がある。装置管理が不十分な状態におかれれば、
製品着工時の精度が装置の機差に依存するため、製品精
度が不安定化し、その結果先行の必要性が増したり、再
生頻度が増加して生産効率を大きく悪化させることは言
うまでもない。
結果を測定する点検方法が重要なため、リソグラフィラ
インでは多くのテスト用ウエハが必要となる。当該ウエ
ハはテスト後、再生処理されて繰り返し使われる。特
に、下地に精度の基準となるパターンを形成した基準用
のウエハを用いるテスト項目も多い。この場合はウエハ
毎の精度が異なるため、１台毎に再生処理して実施する
必要もある。本発明者が検討した技術では、このような
再生処理は時間がかかり、また生産にとって余分な処理
のため、スケジュールできず、点検は不定期、かつ、ま
ばらな状態となって、装置管理が不十分な状態におかれ
る傾向がある。装置管理が不十分な状態におかれれば、
製品着工時の精度が装置の機差に依存するため、製品精
度が不安定化し、その結果先行の必要性が増したり、再
生頻度が増加して生産効率を大きく悪化させることは言
うまでもない。
【００９６】このような装置管理、装置点検に本発明を
適用した例を以下に説明する。図１６は、上記した基準
用のウエハ１を、その場再生して繰り返しパターン形成
してテストを行うことを示している。段差を有する基準
用のウエハ１として、主面上に反射防止膜５を塗布した
ウエハ１を用い、その上のレジスト膜６のパターンの除
去と再生（パターン形成）とを繰り返して行うものであ
る。すなわち、図１６（ａ）のレジスト膜６のパターン
を、図１６（ｂ）に示すように、シンナにより除去した
後、図１６（ｃ）に示すように、基準用のウエハ１の主
面上に再びレジスト膜６を塗布し、露光処理によって図
１６（ｄ）に示すように基準用のウエハ１の主面上にレ
ジスト膜６のテストパターンを形成する。
適用した例を以下に説明する。図１６は、上記した基準
用のウエハ１を、その場再生して繰り返しパターン形成
してテストを行うことを示している。段差を有する基準
用のウエハ１として、主面上に反射防止膜５を塗布した
ウエハ１を用い、その上のレジスト膜６のパターンの除
去と再生（パターン形成）とを繰り返して行うものであ
る。すなわち、図１６（ａ）のレジスト膜６のパターン
を、図１６（ｂ）に示すように、シンナにより除去した
後、図１６（ｃ）に示すように、基準用のウエハ１の主
面上に再びレジスト膜６を塗布し、露光処理によって図
１６（ｄ）に示すように基準用のウエハ１の主面上にレ
ジスト膜６のテストパターンを形成する。
【００９７】半導体集積回路装置のテストは多岐にわた
り、例えば主面に鏡面研磨処理を施した段階のミラーウ
エハを用いるもの、段差を露出させて、段差部の影響に
関連した評価を行うテストなど、あるいは反射防止膜５
を用いる必要もなく、レジスト膜６のみ塗布してその場
再生を行えるものもある。本実施の形態は反射防止膜５
を用いるものに限定されるものではないが、反射防止膜
５を用いることで、例えば、その都度再塗布されるレジ
スト膜６の膜厚均一性が下地段差に影響されて再現性が
劣化しないようにできるので、例えば露光装置の合せ精
度に関連したテストで有効な場合がある。
り、例えば主面に鏡面研磨処理を施した段階のミラーウ
エハを用いるもの、段差を露出させて、段差部の影響に
関連した評価を行うテストなど、あるいは反射防止膜５
を用いる必要もなく、レジスト膜６のみ塗布してその場
再生を行えるものもある。本実施の形態は反射防止膜５
を用いるものに限定されるものではないが、反射防止膜
５を用いることで、例えば、その都度再塗布されるレジ
スト膜６の膜厚均一性が下地段差に影響されて再現性が
劣化しないようにできるので、例えば露光装置の合せ精
度に関連したテストで有効な場合がある。
【００９８】図１７は、このような多岐にわたるウエハ
１を用いた点検あるいはＱＣの、それぞれが行えるよう
に、各種ウエハ１の集まりを一つのカセットに収納し
て、前記した枚葉フロー制御およびびＱＣインテグレー
ション（ここでは合せ精度・マクロ・フォーカス・露光
量）を用いて総合的な点検を行う実施の形態を示してお
り、１カセットの処理が終了する時点で点検が終了する
ようにしたものである。ここでは、各ウエハ１毎に単一
の検査を実施しているが、同一ウエハ１上に複数の要因
の検査パターンを挿入して複合化ことや、これまでに説
明した連続処理の制御により、例えば膜厚均一性のＱＣ
を行ったウエハ１で露光装置のステージ精度をＱＣする
ことも可能である。
１を用いた点検あるいはＱＣの、それぞれが行えるよう
に、各種ウエハ１の集まりを一つのカセットに収納し
て、前記した枚葉フロー制御およびびＱＣインテグレー
ション（ここでは合せ精度・マクロ・フォーカス・露光
量）を用いて総合的な点検を行う実施の形態を示してお
り、１カセットの処理が終了する時点で点検が終了する
ようにしたものである。ここでは、各ウエハ１毎に単一
の検査を実施しているが、同一ウエハ１上に複数の要因
の検査パターンを挿入して複合化ことや、これまでに説
明した連続処理の制御により、例えば膜厚均一性のＱＣ
を行ったウエハ１で露光装置のステージ精度をＱＣする
ことも可能である。
【００９９】図１８は、上記した１カセットＣ１で複数
のＱＣを行う方法で、その場再生を行うことにより、再
生処理装置にカセットＣ１が搬送されることなく、リソ
グラフィ装置を渡って同一カセットＣ１の同一ウエハ１
に対し、同様の総合的な点検を実施する方法である。こ
の点検動作は製品のカセットＣ１が連続して着工してい
るなかで、あたかも１製品カセットであるかのように制
御して実行することも可能である。このため、計画的に
製品の投入をストップするなどの処置をする必要はな
く、また点検動作の順序を適切に考慮すれば、前後の製
品用のカセットＣ１とパイプライン的な並行動作も可能
となる。
のＱＣを行う方法で、その場再生を行うことにより、再
生処理装置にカセットＣ１が搬送されることなく、リソ
グラフィ装置を渡って同一カセットＣ１の同一ウエハ１
に対し、同様の総合的な点検を実施する方法である。こ
の点検動作は製品のカセットＣ１が連続して着工してい
るなかで、あたかも１製品カセットであるかのように制
御して実行することも可能である。このため、計画的に
製品の投入をストップするなどの処置をする必要はな
く、また点検動作の順序を適切に考慮すれば、前後の製
品用のカセットＣ１とパイプライン的な並行動作も可能
となる。
【０１００】図１９は、１台の装置で同一のウエハ１
（１枚の基準用のウエハ）を繰り返しその場再生してテ
ストを行うものでる。すなわち、テスト１でシンナによ
るウエハ主面上のレジスト膜の除去、レジスト膜の再塗
布、露光によるテストパターンの形成、第１の検査の一
連の処理を行った後、テスト２で、再び、シンナによる
ウエハ１主面上のレジスト膜の除去、レジスト膜の再塗
布、露光によるテストパターンの形成、第２の検査の一
連の処理を行うというように、その場再生とテストとを
繰り返し行う。この方法を併用すれば、装置状態により
テスト項目が変化するような場合にウエハ１を準備した
り、カセット内のウエハ１を入れ替える必要性が減るた
め、特に自動化ラインにおけるエンジニアリングのフレ
キシビリティが向上する。また、再生率が高くてもＴＡ
Ｔを短縮できる。
（１枚の基準用のウエハ）を繰り返しその場再生してテ
ストを行うものでる。すなわち、テスト１でシンナによ
るウエハ主面上のレジスト膜の除去、レジスト膜の再塗
布、露光によるテストパターンの形成、第１の検査の一
連の処理を行った後、テスト２で、再び、シンナによる
ウエハ１主面上のレジスト膜の除去、レジスト膜の再塗
布、露光によるテストパターンの形成、第２の検査の一
連の処理を行うというように、その場再生とテストとを
繰り返し行う。この方法を併用すれば、装置状態により
テスト項目が変化するような場合にウエハ１を準備した
り、カセット内のウエハ１を入れ替える必要性が減るた
め、特に自動化ラインにおけるエンジニアリングのフレ
キシビリティが向上する。また、再生率が高くてもＴＡ
Ｔを短縮できる。
【０１０１】自動化ラインではこのようなエンジニアリ
ングが困難となって、稼動状態不全を来たすケースが多
いが、上記したいくつかの実施の形態は、生産ラインの
直接の生産性にかかわるものではないが、ラインに影響
を与えず詳細な点検を行えるので、半導体集積回路装置
の製造において顕著な進歩をもたらものである。
ングが困難となって、稼動状態不全を来たすケースが多
いが、上記したいくつかの実施の形態は、生産ラインの
直接の生産性にかかわるものではないが、ラインに影響
を与えず詳細な点検を行えるので、半導体集積回路装置
の製造において顕著な進歩をもたらものである。
【０１０２】（実施の形態２）前記実施の形態１では、
シンナによるレジスト膜の除去に際し、反射防止膜との
選択性に着目し、かつＱＣインテグレーションと枚葉の
インラインフロー制御により、再生によるロスを最低限
とすることが可能なシステマティックな方法を説明し
た。しかし、シンナによるレジスト膜の除去や反射防止
膜の使用に限定されるものではない。上述したようにシ
ンナによるレジスト膜の除去はソフトであるため、ネガ
型のレジスト膜を用いる場合や図２０および図２１に示
す現像後の後処理による難溶化により、除去できなくな
る。
シンナによるレジスト膜の除去に際し、反射防止膜との
選択性に着目し、かつＱＣインテグレーションと枚葉の
インラインフロー制御により、再生によるロスを最低限
とすることが可能なシステマティックな方法を説明し
た。しかし、シンナによるレジスト膜の除去や反射防止
膜の使用に限定されるものではない。上述したようにシ
ンナによるレジスト膜の除去はソフトであるため、ネガ
型のレジスト膜を用いる場合や図２０および図２１に示
す現像後の後処理による難溶化により、除去できなくな
る。
【０１０３】図２０（ａ），（ｂ）は、現像処理後にウ
エハ１を加熱してリフローする後処理を例示している。
ここでは、ホールパターン（コンタクトホールやスルー
ホール等のような孔のパターン）の径を縮小する処理を
例示している。また、図２１は、現像処理後のウエハ１
に対してＤＵＶ光（例えば波長１９３ｎｍ）等のような
紫外光を照射することでレジスト膜を硬化する後処理を
例示している。これは、レジスト膜の耐エッチング特性
を強化する技術である。
エハ１を加熱してリフローする後処理を例示している。
ここでは、ホールパターン（コンタクトホールやスルー
ホール等のような孔のパターン）の径を縮小する処理を
例示している。また、図２１は、現像処理後のウエハ１
に対してＤＵＶ光（例えば波長１９３ｎｍ）等のような
紫外光を照射することでレジスト膜を硬化する後処理を
例示している。これは、レジスト膜の耐エッチング特性
を強化する技術である。
【０１０４】上記ネガ型のレジスト膜がシンナで充分に
除去できないことに対しては、ポジ型のレジスト膜を使
用することで解決できる。ポジ型のレジスト膜の高解像
度化傾向は著しいので、半導体集積回路装置の製造工程
の全てのリソグラフィ工程をポジ型のレジスト膜で統一
することは可能である。
除去できないことに対しては、ポジ型のレジスト膜を使
用することで解決できる。ポジ型のレジスト膜の高解像
度化傾向は著しいので、半導体集積回路装置の製造工程
の全てのリソグラフィ工程をポジ型のレジスト膜で統一
することは可能である。
【０１０５】また、上記後処理によるレジスト膜の難溶
化についてもシンナによるレジスト膜の除去技術によっ
て、例えば次のように解決できる。図２２は、本実施の
形態において、レジスト膜を難溶化する後処理を行うプ
ロセスを要する場合の一例である。本実施の形態では、
後処理に関して、図２２に示すように、現像直後に検査
を行い、現像後の規格外のウエハは再生処理を行って各
ウエハで品質を確保した後（再生処理終了後）に、品質
確保の上で難溶化する後処理（工程１０３）を行う。こ
れは、上記レジスト膜の難溶化処理を一貫化する場合、
一般的には後処理後に現像検査を行うことが多いが、搬
送ロスがなければ、本来、現像検査を行って必要な場合
は再生処理により品質を確保してから後処理を行うこと
が望ましいことを、今回提案の技術を検討していて本発
明者が初めて見出したものである。
化についてもシンナによるレジスト膜の除去技術によっ
て、例えば次のように解決できる。図２２は、本実施の
形態において、レジスト膜を難溶化する後処理を行うプ
ロセスを要する場合の一例である。本実施の形態では、
後処理に関して、図２２に示すように、現像直後に検査
を行い、現像後の規格外のウエハは再生処理を行って各
ウエハで品質を確保した後（再生処理終了後）に、品質
確保の上で難溶化する後処理（工程１０３）を行う。こ
れは、上記レジスト膜の難溶化処理を一貫化する場合、
一般的には後処理後に現像検査を行うことが多いが、搬
送ロスがなければ、本来、現像検査を行って必要な場合
は再生処理により品質を確保してから後処理を行うこと
が望ましいことを、今回提案の技術を検討していて本発
明者が初めて見出したものである。
【０１０６】ここで、後処理を有するフローのうち、レ
ジスト膜を難溶化する処理において本発明の必然性が高
いため、本実施の形態を難溶化処理との関連で説明した
が、後処理を上記難溶化に制限するのではない。例えば
現像後のレジスト膜のパターンに残存する酸などの成分
を利用して、現像後に別の薬液を塗布して残存する酸と
反応させることによりホールを縮小する技術が知られて
いるが、このような処理においても品質を確保した上で
塗布現像装置上で一貫化して後処理を実行することは、
処理の化学反応は経時的履歴に敏感なため、例えば塗布
装置外で検査する場合に比べて精度を向上させることが
できる。
ジスト膜を難溶化する処理において本発明の必然性が高
いため、本実施の形態を難溶化処理との関連で説明した
が、後処理を上記難溶化に制限するのではない。例えば
現像後のレジスト膜のパターンに残存する酸などの成分
を利用して、現像後に別の薬液を塗布して残存する酸と
反応させることによりホールを縮小する技術が知られて
いるが、このような処理においても品質を確保した上で
塗布現像装置上で一貫化して後処理を実行することは、
処理の化学反応は経時的履歴に敏感なため、例えば塗布
装置外で検査する場合に比べて精度を向上させることが
できる。
【０１０７】（実施の形態３）前記実施の形態１，２で
は、レジスト膜を塗布する処理ユニットにレジスト膜を
除去するシンナ用のノズルを配置した場合について説明
した。しかし、反射防止膜を塗布しない場合の下地表面
はＨＭＤＳの効果は消失し易く、また、反射防止膜を塗
布した場合も、レジスト膜の性質および熱処理によっ
て、あるいは本発明の応用例として前記したように、特
定のウエハで再生処理を繰り返して装置点検を行う場合
のように、長期に渡ってレジスト膜付きで放置される場
合、反射防止膜表面のＨＭＤＳ処理の効果が低減する可
能性がある。
は、レジスト膜を塗布する処理ユニットにレジスト膜を
除去するシンナ用のノズルを配置した場合について説明
した。しかし、反射防止膜を塗布しない場合の下地表面
はＨＭＤＳの効果は消失し易く、また、反射防止膜を塗
布した場合も、レジスト膜の性質および熱処理によっ
て、あるいは本発明の応用例として前記したように、特
定のウエハで再生処理を繰り返して装置点検を行う場合
のように、長期に渡ってレジスト膜付きで放置される場
合、反射防止膜表面のＨＭＤＳ処理の効果が低減する可
能性がある。
【０１０８】この場合には、反射防止膜の表面または下
地表面に対して再びＨＭＤＳ処理を行う必要性がある。
しかし、図１および図２２に示したように、ＨＭＤＳ処
理は、レジスト膜の塗布（除去）工程の前の工程である
ことから、再生のためにレジスト膜を除去するのにレジ
スト膜の塗布カップにウエハを渡すとすると、レジスト
膜のシンナによる除去後、ウエハをＨＭＤＳ処理のため
に前の工程に戻さなければならなくなり、工程に乱れが
生じる場合がある。
地表面に対して再びＨＭＤＳ処理を行う必要性がある。
しかし、図１および図２２に示したように、ＨＭＤＳ処
理は、レジスト膜の塗布（除去）工程の前の工程である
ことから、再生のためにレジスト膜を除去するのにレジ
スト膜の塗布カップにウエハを渡すとすると、レジスト
膜のシンナによる除去後、ウエハをＨＭＤＳ処理のため
に前の工程に戻さなければならなくなり、工程に乱れが
生じる場合がある。
【０１０９】そこで、本実施の形態においては、レジス
ト膜の除去後にＨＭＤＳ処理を行うため、再生ウエハの
レジスト膜を、反射防止膜の塗布カップにおいてシンナ
により除去する。反射防止膜の塗布工程は、ＨＭＤＳ処
理の前の工程であることから、再生のためのウエハを反
射防止膜の塗布カップに渡し、そこでレジスト膜を除去
するとすれば、続いてウエハをＨＭＤＳ処理工程にスム
ーズに進行させることができる。すなわち、反射防止膜
をウエハの主面上に塗布するための塗布カップでのレジ
スト膜の除去の後は、１度目の処理と同様にＨＭＤＳ処
理、レジスト膜の塗布と連続処理することができるの
で、パイプライン動作を大きく乱さずに処理ができる。
このためには、反射防止膜の塗布カップにも、レジスト
膜の塗布カップと同様に、シンナ用のノズルを配置する
必要がある。この反射防止膜の塗布カップにおけるノズ
ルは、余剰なノズルではなく、レジスト膜と同様に反射
防止膜の塗布性を向上させるのに使用できるものであ
る。
ト膜の除去後にＨＭＤＳ処理を行うため、再生ウエハの
レジスト膜を、反射防止膜の塗布カップにおいてシンナ
により除去する。反射防止膜の塗布工程は、ＨＭＤＳ処
理の前の工程であることから、再生のためのウエハを反
射防止膜の塗布カップに渡し、そこでレジスト膜を除去
するとすれば、続いてウエハをＨＭＤＳ処理工程にスム
ーズに進行させることができる。すなわち、反射防止膜
をウエハの主面上に塗布するための塗布カップでのレジ
スト膜の除去の後は、１度目の処理と同様にＨＭＤＳ処
理、レジスト膜の塗布と連続処理することができるの
で、パイプライン動作を大きく乱さずに処理ができる。
このためには、反射防止膜の塗布カップにも、レジスト
膜の塗布カップと同様に、シンナ用のノズルを配置する
必要がある。この反射防止膜の塗布カップにおけるノズ
ルは、余剰なノズルではなく、レジスト膜と同様に反射
防止膜の塗布性を向上させるのに使用できるものであ
る。
【０１１０】このような本実施の形態３の処理の反射防
止膜を用いる場合の一例を図２３に示す。反射防止膜を
用いない場合は、最初の反射防止膜塗布がない他は同じ
である。図２３（ａ），（ｂ）は、前記実施の形態１と
同様のレジスト膜６のシンナ除去工程を示している。こ
こでは、レジスト膜６を反射防止膜の塗布カップでシン
ナにより除去する。この際、ウエハ１の主面上における
反射防止膜５の表面の改質効果が消失したとする。そこ
で、図２３（ｃ）に示すように、反射防止膜５の表面に
対してＨＭＤＳ処理を施し、反射防止膜５の表面を改質
する。続いて、図２３（ｄ）に示すようにベーク処理を
施した後、図２３（ｅ）に示すように、反射防止膜５上
にレジスト膜６を塗布し、図２３（ｆ）に示すように、
プリベーク処理を施す。
止膜を用いる場合の一例を図２３に示す。反射防止膜を
用いない場合は、最初の反射防止膜塗布がない他は同じ
である。図２３（ａ），（ｂ）は、前記実施の形態１と
同様のレジスト膜６のシンナ除去工程を示している。こ
こでは、レジスト膜６を反射防止膜の塗布カップでシン
ナにより除去する。この際、ウエハ１の主面上における
反射防止膜５の表面の改質効果が消失したとする。そこ
で、図２３（ｃ）に示すように、反射防止膜５の表面に
対してＨＭＤＳ処理を施し、反射防止膜５の表面を改質
する。続いて、図２３（ｄ）に示すようにベーク処理を
施した後、図２３（ｅ）に示すように、反射防止膜５上
にレジスト膜６を塗布し、図２３（ｆ）に示すように、
プリベーク処理を施す。
【０１１１】このように、パイプライン動作で行われる
一連の動作のフローのなかで、ＨＭＤＳ処理を行う場合
には再生ウエハを反射防止膜の塗布カップに渡し、ＨＭ
ＤＳ処理が不要な場合には再生ウエハをレジスト膜の塗
布カップに渡すというように、再生ウエハを引き渡す場
所を切り替えるだけで、処理の流れを乱さずに、処理を
制御することができる。本発明の実施の形態では、それ
ぞれの方法と、ウエハの履歴に応じて方法を切り替える
制御についても提案している。
一連の動作のフローのなかで、ＨＭＤＳ処理を行う場合
には再生ウエハを反射防止膜の塗布カップに渡し、ＨＭ
ＤＳ処理が不要な場合には再生ウエハをレジスト膜の塗
布カップに渡すというように、再生ウエハを引き渡す場
所を切り替えるだけで、処理の流れを乱さずに、処理を
制御することができる。本発明の実施の形態では、それ
ぞれの方法と、ウエハの履歴に応じて方法を切り替える
制御についても提案している。
【０１１２】（実施の形態４）本実施の形態において
は、レジスト膜の上層に反射防止膜を塗布する場合につ
いて説明するものである。この場合も基本的に前記実施
の形態１〜３と同様のフローで処理でき、パイプライン
での処理に影響を及ぼすものではない。
は、レジスト膜の上層に反射防止膜を塗布する場合につ
いて説明するものである。この場合も基本的に前記実施
の形態１〜３と同様のフローで処理でき、パイプライン
での処理に影響を及ぼすものではない。
【０１１３】その一例を図２４〜図２６により説明す
る。まず、前記図２の（ａ）〜（ｇ）と同様の工程を経
た後、図２４（ａ）に示すように、レジスト膜６上に反
射防止膜５をさらに塗布し、図２４（ｂ）に示すよう
に、ベーク処理を施す。
る。まず、前記図２の（ａ）〜（ｇ）と同様の工程を経
た後、図２４（ａ）に示すように、レジスト膜６上に反
射防止膜５をさらに塗布し、図２４（ｂ）に示すよう
に、ベーク処理を施す。
【０１１４】次いで、前記実施の形態１と同様に、図２
５（ａ）に示すように、ウエハ１に対して露光処理を施
した後、図２５（ｂ）に示すように、ベーク処理を施
す。続いて、図２５（ｃ）に示すように、現像処理を施
すことで、最上の反射防止膜５および所定のレジスト膜
６部分を除去した後、図２５（ｄ）に示すようにポスト
ベーク処理を施すことでレジスト膜６のパターンを形成
する。
５（ａ）に示すように、ウエハ１に対して露光処理を施
した後、図２５（ｂ）に示すように、ベーク処理を施
す。続いて、図２５（ｃ）に示すように、現像処理を施
すことで、最上の反射防止膜５および所定のレジスト膜
６部分を除去した後、図２５（ｄ）に示すようにポスト
ベーク処理を施すことでレジスト膜６のパターンを形成
する。
【０１１５】次いで、前記実施の形態１と同様に、現像
後の検査を行い、ウエハ１（レジスト膜６のパターン）
の良否を判定し、規格外と判定されたウエハ１を再生処
理に渡す。再生処理では、前記実施の形態１と同様に、
ウエハ１をレジスト膜の塗布用の処理ユニットに送り、
図２６（ａ），（ｂ）に示すように、シンナによってウ
エハ１上のレジスト膜６を除去する。ここでは下層の反
射防止膜５の表面の改質効果が残存している。そこで、
図２６（ｃ）に示すように、ウエハ１の主面上の反射防
止膜５上にレジスト膜６を再び塗布する。この図２６
（ａ）〜（ｃ）は前記実施の形態１と同様に同一の処理
ユニット内で行う。
後の検査を行い、ウエハ１（レジスト膜６のパターン）
の良否を判定し、規格外と判定されたウエハ１を再生処
理に渡す。再生処理では、前記実施の形態１と同様に、
ウエハ１をレジスト膜の塗布用の処理ユニットに送り、
図２６（ａ），（ｂ）に示すように、シンナによってウ
エハ１上のレジスト膜６を除去する。ここでは下層の反
射防止膜５の表面の改質効果が残存している。そこで、
図２６（ｃ）に示すように、ウエハ１の主面上の反射防
止膜５上にレジスト膜６を再び塗布する。この図２６
（ａ）〜（ｃ）は前記実施の形態１と同様に同一の処理
ユニット内で行う。
【０１１６】次いで、図２６（ｄ）に示すように、プリ
ベーク処理を施した後、図２６（ｅ）に示すように、レ
ジスト膜６上に反射防止膜５を塗布し、図２６（ｆ）に
示すようにウエハ１に対してベーク処理を施す。
ベーク処理を施した後、図２６（ｅ）に示すように、レ
ジスト膜６上に反射防止膜５を塗布し、図２６（ｆ）に
示すようにウエハ１に対してベーク処理を施す。
【０１１７】このように、本実施の形態でもインライン
パイプライン動作を乱すことなく、レジスト膜の塗布、
露光、現像、検査および再生の一連の動作を行うことが
できる。
パイプライン動作を乱すことなく、レジスト膜の塗布、
露光、現像、検査および再生の一連の動作を行うことが
できる。
【０１１８】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【０１１９】例えば前記実施の形態においては、半導体
基板にＭＩＳ・ＦＥＴが形成された場合について説明し
たが、これに限定されるものではなく種々変更可能であ
り、例えばバイポーラトランジスタ、ダイオード、キャ
パシタおよび抵抗等のような他の素子あるいはこれらの
複数の素子の集合体が形成される場合にも本発明を適用
できる。
基板にＭＩＳ・ＦＥＴが形成された場合について説明し
たが、これに限定されるものではなく種々変更可能であ
り、例えばバイポーラトランジスタ、ダイオード、キャ
パシタおよび抵抗等のような他の素子あるいはこれらの
複数の素子の集合体が形成される場合にも本発明を適用
できる。
【０１２０】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造方法に適用した場合について説明し
たが、それに限定されるものではなく、例えば液晶基板
の製造方法やマイクロマシンの製造方法等、所定の基板
上に所定のパターンを転写するリソグラフィ工程を必要
とする技術に適用できる。
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造方法に適用した場合について説明し
たが、それに限定されるものではなく、例えば液晶基板
の製造方法やマイクロマシンの製造方法等、所定の基板
上に所定のパターンを転写するリソグラフィ工程を必要
とする技術に適用できる。
【０１２１】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、個々の半導体ウエハ毎に、感光性
有機膜を堆積する工程、露光処理を施す工程、現像処理
を施す工程、検査をする工程、前記検査により規格外と
された半導体ウエハの感光性有機膜を除去し再び前記感
光性有機膜を堆積する工程に戻り半導体ウエハを再生す
る一貫処理工程を有し、前記一貫処理を行う系内におい
ては、前記半導体ウエハの再生処理の間、複数の半導体
ウエハ群の他の半導体ウエハに対して他の処理が自動的
に並列して施されることにより、半導体集積回路装置の
製造工程におけるリソグラフィ工程の効率を向上させる
ことが可能となる。 (2).本発明によれば、個々の半導体ウエハ毎に、感光性
有機膜を堆積する工程、露光処理を施す工程、現像処理
を施す工程、検査をする工程、前記検査により規格外と
された半導体ウエハの感光性有機膜を除去し再び前記感
光性有機膜を堆積する工程に戻り半導体ウエハを再生す
る一貫処理工程を有し、前記一貫処理を行う系内におい
ては、前記半導体ウエハの再生処理の間、複数の半導体
ウエハ群の他の半導体ウエハに対して他の処理が自動的
に並列して施されることにより、半導体集積回路装置の
製造工程におけるリソグラフィ工程の期間を短縮させる
ことが可能となる。 (3).本発明によれば、個々の半導体ウエハ毎に、感光性
有機膜を堆積する工程、露光処理を施す工程、現像処理
を施す工程、検査をする工程、前記検査により規格外と
された半導体ウエハの感光性有機膜を除去し再び前記感
光性有機膜を堆積する工程に戻り半導体ウエハを再生す
る一貫処理工程を有し、前記一貫処理を行う系内におい
ては、前記半導体ウエハの再生処理の間、複数の半導体
ウエハ群の他の半導体ウエハに対して他の処理が自動的
に並列して施されることにより、半導体集積回路装置の
品質を向上させることが可能となる。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、個々の半導体ウエハ毎に、感光性
有機膜を堆積する工程、露光処理を施す工程、現像処理
を施す工程、検査をする工程、前記検査により規格外と
された半導体ウエハの感光性有機膜を除去し再び前記感
光性有機膜を堆積する工程に戻り半導体ウエハを再生す
る一貫処理工程を有し、前記一貫処理を行う系内におい
ては、前記半導体ウエハの再生処理の間、複数の半導体
ウエハ群の他の半導体ウエハに対して他の処理が自動的
に並列して施されることにより、半導体集積回路装置の
製造工程におけるリソグラフィ工程の効率を向上させる
ことが可能となる。 (2).本発明によれば、個々の半導体ウエハ毎に、感光性
有機膜を堆積する工程、露光処理を施す工程、現像処理
を施す工程、検査をする工程、前記検査により規格外と
された半導体ウエハの感光性有機膜を除去し再び前記感
光性有機膜を堆積する工程に戻り半導体ウエハを再生す
る一貫処理工程を有し、前記一貫処理を行う系内におい
ては、前記半導体ウエハの再生処理の間、複数の半導体
ウエハ群の他の半導体ウエハに対して他の処理が自動的
に並列して施されることにより、半導体集積回路装置の
製造工程におけるリソグラフィ工程の期間を短縮させる
ことが可能となる。 (3).本発明によれば、個々の半導体ウエハ毎に、感光性
有機膜を堆積する工程、露光処理を施す工程、現像処理
を施す工程、検査をする工程、前記検査により規格外と
された半導体ウエハの感光性有機膜を除去し再び前記感
光性有機膜を堆積する工程に戻り半導体ウエハを再生す
る一貫処理工程を有し、前記一貫処理を行う系内におい
ては、前記半導体ウエハの再生処理の間、複数の半導体
ウエハ群の他の半導体ウエハに対して他の処理が自動的
に並列して施されることにより、半導体集積回路装置の
品質を向上させることが可能となる。
【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程において半導体ウエハが処理されるフロー
の説明図である。
置の製造工程において半導体ウエハが処理されるフロー
の説明図である。
【図２】（ａ）〜（ｇ）は図１の各処理工程における半
導体ウエハの要部拡大断面図である。
導体ウエハの要部拡大断面図である。
【図３】（ａ）〜（ｄ）は図１の図２に続く各処理工程
における半導体ウエハの要部拡大断面図である。
における半導体ウエハの要部拡大断面図である。
【図４】（ａ）〜（ｄ）は図１の図３に続く各処理工程
における半導体ウエハの要部拡大断面図である。
における半導体ウエハの要部拡大断面図である。
【図５】図１の半導体集積回路装置の製造工程における
半導体ウエハの主面に形成された反射防止膜の機能を説
明するための半導体ウエハの要部断面図である。
半導体ウエハの主面に形成された反射防止膜の機能を説
明するための半導体ウエハの要部断面図である。
【図６】（ａ）〜（ｃ）は本発明者が検討した技術にお
ける不具合を説明するための半導体ウエハの要部断面図
である。
ける不具合を説明するための半導体ウエハの要部断面図
である。
【図７】図１のフローにおける再生処理を後続の半導体
ウエハの処理に割り込んで実施する様子の一例の説明図
である。
ウエハの処理に割り込んで実施する様子の一例の説明図
である。
【図８】図１のフローにおける再生処理を後続の半導体
ウエハの処理に割り込んで実施する他の一例の説明図で
ある。
ウエハの処理に割り込んで実施する他の一例の説明図で
ある。
【図９】図１のフローにおける再生処理を後続の半導体
ウエハの処理に割り込んで実施するさらに他の一例の説
明図である。
ウエハの処理に割り込んで実施するさらに他の一例の説
明図である。
【図１０】図１のフローの半導体集積回路装置の製造方
法で用いた半導体製造装置の一例の説明図である。
法で用いた半導体製造装置の一例の説明図である。
【図１１】図１のフローの半導体集積回路装置の製造方
法で用いた半導体製造装置の他の一例の説明図である。
法で用いた半導体製造装置の他の一例の説明図である。
【図１２】本発明者が検討した技術により先行及び再生
を行った場合の製造時間等の説明図である。
を行った場合の製造時間等の説明図である。
【図１３】図１のフローの半導体集積回路装置の製造方
法で行った場合の製造時間等の説明図である。
法で行った場合の製造時間等の説明図である。
【図１４】本発明の他の実施の形態である半導体集積回
路装置の製造方法における複数の項目の先行処理を行う
場合の説明図である。
路装置の製造方法における複数の項目の先行処理を行う
場合の説明図である。
【図１５】本発明の他の実施の形態である半導体集積回
路装置の製造方法におけるその場再生とＱＣインテグレ
ーションの別の応用例の説明図である。
路装置の製造方法におけるその場再生とＱＣインテグレ
ーションの別の応用例の説明図である。
【図１６】（ａ）〜（ｄ）は、本発明の他の実施の形態
である半導体集積回路装置の製造方法であって、基準用
の半導体ウエハをその場再生することで繰り返しパター
ンを形成してテストを行う処理の説明図である。
である半導体集積回路装置の製造方法であって、基準用
の半導体ウエハをその場再生することで繰り返しパター
ンを形成してテストを行う処理の説明図である。
【図１７】本発明の他の実施の形態である半導体集積回
路装置の製造方法であって、複数の半導体ウエハを１つ
のカセットに収容し、総合的な点検を行う処理の説明図
である。
路装置の製造方法であって、複数の半導体ウエハを１つ
のカセットに収容し、総合的な点検を行う処理の説明図
である。
【図１８】本発明の他の実施の形態である半導体集積回
路装置の製造方法であって、複数の半導体ウエハの総合
的な点検を行う処理の説明図である。
路装置の製造方法であって、複数の半導体ウエハの総合
的な点検を行う処理の説明図である。
【図１９】本発明の他の実施の形態である半導体集積回
路装置の製造方法であって、１台の装置で同一の半導体
ウエハ１を繰り返しその場再生してテストを行う処理の
説明図である。
路装置の製造方法であって、１台の装置で同一の半導体
ウエハ１を繰り返しその場再生してテストを行う処理の
説明図である。
【図２０】（ａ），（ｂ）は、現像処理後に半導体ウエ
ハを加熱してリフローする後処理を例示する説明図であ
る。
ハを加熱してリフローする後処理を例示する説明図であ
る。
【図２１】現像処理後の半導体ウエハに対して紫外光を
照射することでレジスト膜を硬化する後処理を例示する
説明図である。
照射することでレジスト膜を硬化する後処理を例示する
説明図である。
【図２２】本発明の他の実施の形態である半導体集積回
路装置の製造方法であって、レジスト膜を難溶化する後
処理を行うプロセスを要するフローの一例の説明図であ
る。
路装置の製造方法であって、レジスト膜を難溶化する後
処理を行うプロセスを要するフローの一例の説明図であ
る。
【図２３】（ａ）〜（ｆ）は本発明の他の実施の形態で
ある半導体集積回路装置の製造工程中における半導体ウ
エハの要部断面図である。
ある半導体集積回路装置の製造工程中における半導体ウ
エハの要部断面図である。
【図２４】（ａ），（ｂ）は本発明のさらに他の実施の
形態である半導体集積回路装置の製造工程中における半
導体ウエハの要部断面図である。
形態である半導体集積回路装置の製造工程中における半
導体ウエハの要部断面図である。
【図２５】（ａ）〜（ｄ）は図２４に続く半導体集積回
路装置の製造工程中における半導体ウエハの要部断面図
である。
路装置の製造工程中における半導体ウエハの要部断面図
である。
【図２６】（ａ）〜（ｆ）は図２５に続く半導体集積回
路装置の製造工程中における半導体ウエハの要部断面図
である。
路装置の製造工程中における半導体ウエハの要部断面図
である。
１ 半導体ウエハ １ｓ 半導体基板 ２ 素子 ２ｇ ゲート電極 ３ 絶縁膜 ４ 層間絶縁膜 ５ 反射防止膜 ６ レジスト膜 ５０ 半導体ウエハ ５１ 層間絶縁膜 ５２ ＭＩＳ・ＦＥＴ ５３ レジスト膜 ５３ａ 異物 Ｃ１，Ｃ２ カセット ＥＸＰ 露光装置 ＲＤ 塗布現像装置 Ｑ 検査装置 Ｐ１〜Ｐ１２ 処理室
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/30 ５０２Ｖ ５７４ Ｆターム(参考） 2H025 AA04 AB16 AD01 AD03 BJ10 DA34 FA28 FA47 2H096 AA25 BA01 BA09 CA05 CA06 HA30 LA30 4D075 AC64 AE03 BB20Y BB69Y CA47 CB03 DA06 DB13 DB14 DC22 EA45 5F046 AA18 AA28 HA01 PA01
Claims (40)
- 【請求項１】 複数枚の半導体ウエハ群の個々の半導体
ウエハ毎に、（ａ）前記半導体ウエハの主面上に感光性
有機膜を堆積する工程、（ｂ）前記半導体ウエハに露光
処理を施す工程、（ｃ）前記半導体ウエハに現像処理を
施す工程、（ｄ）前記現像処理後の半導体ウエハを検査
する工程、（ｅ）前記検査結果により規格外とされた半
導体ウエハの感光性有機膜を除去する工程、（ｆ）前記
感光性有機膜を除去する処理を、前記感光性有機膜を堆
積する処理部内において行うことにより、前記感光性有
機膜を除去する工程と前記感光性有機膜を堆積する工程
とを接続し、前記感光性有機膜を堆積する工程以降の工
程を繰り返して前記半導体ウエハを再生する一貫処理工
程を有し、 前記一貫処理を行う系内においては、前記規格外とされ
た半導体ウエハの再生処理の間、前記複数の半導体ウエ
ハ群の他の半導体ウエハに対して他の処理が自動的に並
列して施されることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、前記感光性有機膜を除去する際に、有
機溶剤を用いることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項３】 請求項２記載の半導体集積回路装置の製
造方法において、前記有機溶剤がシンナであり、前記再
生処理に際しては、前記感光性有機膜を除去したシンナ
を前記半導体ウエハの主面上に残したまま前記半導体ウ
エハの主面上に前記感光性有機膜を堆積することを特徴
とする半導体集積回路装置の製造方法。 - 【請求項４】 請求項１記載の半導体集積回路装置の製
造方法において、前記半導体ウエハにおいて前記感光性
有機膜の下地は平坦化されていることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項５】 請求項１記載の半導体集積回路装置の製
造方法において、前記半導体ウエハの主面上には予め反
射防止膜が堆積されていることを特徴とする半導体集積
回路装置の製造方法。 - 【請求項６】 請求項５記載の半導体集積回路装置の製
造方法において、前記半導体ウエハにおいて前記反射防
止膜の下地は平坦化処理が施されていることを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項７】 請求項１記載の半導体集積回路装置の製
造方法において、前記半導体ウエハが前記検査において
規格に合致した後、その規格に合致した半導体ウエハに
形成された感光性有機膜のパターンの難溶化処理を施す
工程を有することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項８】 請求項１記載の半導体集積回路装置の製
造方法において、前記規格外とされた半導体ウエハをバ
ッファ領域で待機させ、前記複数枚の半導体ウエハ群の
最後の半導体ウエハの主面上に前記感光性有機膜を塗布
した後、その最後の半導体ウエハに続いて、前記バッフ
ァ領域の規格外とされた半導体ウエハを前記感光性有機
膜を堆積する処理部に投入し、前記再生処理を行うこと
を特徴とする半導体集積回路装置の製造方法。 - 【請求項９】 請求項１記載の半導体集積回路装置の製
造方法において、前記規格外とされた半導体ウエハをカ
セットに一旦戻し、前記複数枚の半導体ウエハ群の最後
の半導体ウエハの主面上に前記感光性有機膜を塗布した
後、その最後の半導体ウエハに続いて、前記カセット内
の規格外とされた半導体ウエハを前記感光性有機膜を堆
積する処理部に投入し、前記再生処理を行うことを特徴
とする半導体集積回路装置の製造方法。 - 【請求項１０】 請求項１記載の半導体集積回路装置の
製造方法において、前記検査工程で得られた情報を、そ
れに続く半導体ウエハの処理条件として提供することを
特徴とする半導体集積回路装置の製造方法。 - 【請求項１１】 請求項１０記載の半導体集積回路装置
の製造方法において、前記検査工程で情報が得られるま
で、それに続く半導体ウエハを一旦待機させ、前記情報
が得られた時点で、その情報に基づいて処理条件を補正
した後、前記待機させておいた半導体ウエハの処理を再
開することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項１２】 複数枚の半導体ウエハ群の個々の半導
体ウエハ毎に、（ａ）前記半導体ウエハの主面上に反射
防止膜を堆積する工程、（ｂ）前記反射防止膜の表面を
改質する処理を施す工程、（ｃ）前記反射防止膜上に感
光性有機膜を堆積する工程、（ｄ）前記半導体ウエハに
露光処理を施す工程、（ｅ）前記半導体ウエハに現像処
理を施す工程、（ｆ）前記現像処理後の半導体ウエハを
検査する工程、（ｇ）前記検査結果により規格外とされ
た半導体ウエハの感光性有機膜を除去する工程、（ｈ）
前記感光性有機膜を除去する処理を、前記感光性有機膜
を堆積する処理部内において行うことにより、前記感光
性有機膜を除去する工程と前記感光性有機膜を堆積する
工程とを接続し、前記感光性有機膜を堆積する工程以降
の工程を繰り返して前記半導体ウエハを再生する一貫処
理工程を有し、 前記一貫処理を行う系内においては、前記規格外とされ
た半導体ウエハの再生処理の間、前記複数の半導体ウエ
ハ群の他の半導体ウエハに対して他の処理が自動的に並
列して施されることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項１３】 請求項１２記載の半導体集積回路装置
の製造方法において、前記感光性有機膜を除去する際に
有機溶剤を用いることにより、前記感光性有機膜を選択
的に除去することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項１４】 請求項１３記載の半導体集積回路装置
の製造方法において、前記有機溶剤がシンナであり、前
記再生処理に際しては、前記感光性有機膜を除去したシ
ンナを前記反射防止膜上に残したままその反射防止膜上
に前記感光性有機膜を堆積することを特徴とする半導体
集積回路装置の製造方法。 - 【請求項１５】 請求項１２記載の半導体集積回路装置
の製造方法において、前記半導体ウエハにおいて前記反
射防止膜の下地は平坦化処理が施されていることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項１６】 請求項１２記載の半導体集積回路装置
の製造方法において、前記半導体ウエハにおいて前記反
射防止膜の上面は平坦化されていることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１７】 請求項１６記載の半導体集積回路装置
の製造方法において、前記半導体ウエハにおいて前記反
射防止膜の下地は平坦化処理が施されていることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項１８】 請求項１２記載の半導体集積回路装置
の製造方法において、前記再生処理に際して、前記反射
防止膜の表面改質処理を再度行う必要があると判断され
る場合には、前記反射防止膜を堆積する処理部内におい
て、前記感光性有機膜を除去した後、前記反射防止膜の
表面を改質する処理を施し、それ以降の工程を繰り返し
て前記半導体ウエハを再生する一貫処理工程を選択する
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項１９】 請求項１２記載の半導体集積回路装置
の製造方法において、前記規格外とされた半導体ウエハ
をバッファ領域で待機させ、前記複数枚の半導体ウエハ
群の最後の半導体ウエハの主面上に前記感光性有機膜を
塗布した後、その最後の半導体ウエハに続いて、前記バ
ッファ領域の規格外とされた半導体ウエハを前記感光性
有機膜を堆積する処理部に投入し、前記再生処理を行う
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項２０】 請求項１２記載の半導体集積回路装置
の製造方法において、前記規格外とされた半導体ウエハ
をカセットに一旦戻し、前記複数枚の半導体ウエハ群の
最後の半導体ウエハの主面上に前記感光性有機膜を塗布
した後、その最後の半導体ウエハに続いて、前記カセッ
ト内の規格外とされた半導体ウエハを前記感光性有機膜
を堆積する処理部に投入し、前記再生処理を行うことを
特徴とする半導体集積回路装置の製造方法。 - 【請求項２１】 請求項１２記載の半導体集積回路装置
の製造方法において、前記検査工程で得られた情報を、
それに続く半導体ウエハの処理条件として提供すること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項２２】 請求項１２記載の半導体集積回路装置
の製造方法において、前記検査工程で情報が得られるま
で、それに続く半導体ウエハを一旦待機させ、前記情報
が得られた時点で、その情報に基づいて処理条件を補正
した後、前記半導体ウエハの処理を再開することを特徴
とする半導体集積回路装置の製造方法。 - 【請求項２３】 複数枚の半導体ウエハ群の個々の半導
体ウエハ毎に、（ａ）前記半導体ウエハの主面上に反射
防止膜を堆積する工程、（ｂ）前記反射防止膜の表面を
改質する処理を施す工程、（ｃ）前記反射防止膜上に感
光性有機膜を堆積する工程、（ｄ）前記半導体ウエハに
露光処理を施す工程、（ｅ）前記半導体ウエハに現像処
理を施す工程、（ｆ）前記現像処理後の半導体ウエハを
検査する工程、（ｇ）前記検査結果により規格外とされ
た半導体ウエハの感光性有機膜を除去する工程、（ｈ）
前記感光性有機膜を除去する処理を、前記反射防止膜を
堆積する処理部内において行うことにより、前記感光性
有機膜を除去した後、前記反射防止膜の表面を改質する
処理を施し、それ以降を繰り返して前記半導体ウエハを
再生する一貫処理工程を有し、 前記一貫処理を行う系内においては、前記規格外とされ
た半導体ウエハの再生処理の間、前記複数の半導体ウエ
ハ群の他の半導体ウエハに対して他の処理が自動的に並
列して施されることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項２４】 露光装置と塗布現像装置とが接続して
一貫処理をパイプライン動作で行う装置システムにおい
て、 前記塗布現像装置に検査装置を接続して、現像処理後に
同様のパイプライン動作で連続して、半導体ウエハ単位
で検査を行い、その半導体ウエハの検査結果が規格外で
あれば、半導体ウエハに形成された感光性有機膜を前記
塗布現像装置内で除去し、さらに感光性有機膜の塗布、
露光および現像処理を検査結果に基づいて行うことを特
徴とする半導体集積回路装置の製造方法。 - 【請求項２５】 請求項２４記載の半導体集積回路装置
の製造方法において、前記半導体ウエハの感光性有機膜
の現像後に検査及び必要な場合に再生処理を行い規格内
に追い込まれた後に、前記感光性有機膜のパターンを難
溶化する処理を行うことを特徴とする半導体集積回路装
置の製造方法。 - 【請求項２６】 請求項２４記載の半導体集積回路装置
の製造方法において、前記感光性有機膜の除去は、前記
塗布現像装置内で有機溶剤を用いて行うことを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項２７】 請求項２６記載の半導体集積回路装置
の製造方法において、前記半導体ウエハは下地の上に反
射防止膜の塗布を行った後に前記感光性有機膜を塗布す
るものであり、前記反射防止膜は前記有機溶剤に溶解せ
ず、あるいは溶解度が感光性有機膜よりも小として、前
記感光性有機膜の除去処理に際して感光性有機膜を選択
的に除去することを特徴とする半導体集積回路装置の製
造方法。 - 【請求項２８】 請求項２６記載の半導体集積回路装置
の製造方法において、前記感光性有機膜の除去は、前記
感光性有機膜を塗布する処理部内において前記半導体ウ
エハを回転させながら行うことを特徴とする半導体集積
回路装置の製造方法。 - 【請求項２９】 請求項２８記載の半導体集積回路装置
の製造方法において、再生を行う半導体ウエハは、バッ
ファ領域で待機し、カセットの最後の半導体ウエハの感
光性有機膜の塗布が終了した後連続して、前記再生を行
う半導体ウエハの感光性有機膜を除去することで、前記
半導体ウエハの処理順序を維持することを特徴とする半
導体集積回路装置の製造方法。 - 【請求項３０】 請求項２９記載の半導体集積回路装置
の製造方法において、バッファ領域を特設せずに、着工
中のカセットに一時的にもどすことで、バッファ領域の
機能とすることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項３１】 請求項２８記載の半導体集積回路装置
の製造方法において、再生を行う半導体ウエハは、再生
発生時に感光性有機膜の塗布中の半導体ウエハの処理が
終了後、後続の半導体ウエハを待機させて、割り込んで
感光性有機膜を除去し、連続して感光性有機膜の塗布以
降の処理を行い、待機していた半導体ウエハは、再生ウ
ェハの処理終了後に、処理を再開するように制御され、
バッファ領域およびバッファ収納を不要とすることを特
徴とする半導体集積回路装置の製造方法。 - 【請求項３２】 請求項２４記載の半導体集積回路装置
の製造方法において、再生する半導体ウエハは、再生後
の処理の際、他の半導体ウエハの処理の際に用いた補正
量ではなく、その半導体ウエハを処理した際に用いた補
正量とその結果から計算される補正量を用いて処理され
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項３３】 請求項２４記載の半導体集積回路装置
の製造方法において、先行する半導体ウエハの検査結果
を用いて補正を行うため、連続する処理のフローの中
で、予め指定された半導体ウエハは、予め指定されたス
テップで先行する半導体ウエハの検査結果を待機し、検
査結果が出た後、結果に基き補正を行って処理を再開す
るように制御されることを特徴とする半導体集積回路装
置の製造方法。 - 【請求項３４】 請求項２４記載の半導体集積回路装置
の製造方法において、待機する半導体ウエハの指定およ
び待機するステップは複数指定することが可能なように
制御されることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項３５】 請求項２４記載の半導体集積回路装置
の製造方法において、連続的に半導体ウエハを検査して
いる際に規格外の異常を検知した際に、該当する処理の
ステップでの処理にとりかかるのを一時待機とし、すで
に処理を行った半導体ウエハの検査結果を待機し、前記
検査結果が出た後、結果に基き補正を行って処理を再開
するように制御されることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項３６】 請求項２４記載の半導体集積回路装置
の製造方法において、前記検査装置はカセットローダを
有し、インライン接続された塗布現像装置から供給され
る半導体ウエハと、前記カセットローダから供給される
半導体ウエハをともに処理することを特徴とする半導体
集積回路装置の製造方法。 - 【請求項３７】 請求項３６記載の半導体集積回路装置
の製造方法において、前記検査装置のカセットローダ
は、前記塗布現像装置のカセットローダと同じ方向ある
いは面に設置されており、前記塗布現像装置のカセット
ローダと共通の搬送手段とのインターフェースを有する
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項３８】 請求項３６記載の半導体集積回路装置
の製造方法において、前記検査装置はカセットローダを
有し、インライン接続された塗布現像装置との間にバッ
ファ領域を有し、インラインで連続的に供給される半導
体ウエハに割り込んでカセットローダから供給される半
導体ウエハを処理できるよう制御されることを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項３９】 請求項２４記載の半導体集積回路装置
の製造方法において、供給される半導体ウエハを装置内
で搬送する搬送装置を介し、複数の検査装置を接続し
て、これらの検査をパイプライン動作により連続的に処
理することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項４０】 請求項３９記載の半導体集積回路装置
の製造方法において、前記複数の検査をパイプライン動
作により連続的に処理する際に、規格外の異常を検知し
た場合、その検査を詳細化すること、および前段の検査
に基いて後続の検査を行うよう制御されることを特徴と
する半導体集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394885A JP2002198289A (ja) | 2000-12-26 | 2000-12-26 | 半導体集積回路装置の製造方法 |
| US10/025,458 US6716648B2 (en) | 2000-12-26 | 2001-12-26 | Method of manufacturing and testing semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000394885A JP2002198289A (ja) | 2000-12-26 | 2000-12-26 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002198289A true JP2002198289A (ja) | 2002-07-12 |
Family
ID=18860443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000394885A Pending JP2002198289A (ja) | 2000-12-26 | 2000-12-26 | 半導体集積回路装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6716648B2 (ja) |
| JP (1) | JP2002198289A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006073854A (ja) * | 2004-09-03 | 2006-03-16 | Nec Electronics Corp | フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法 |
| US7403259B2 (en) | 2003-10-17 | 2008-07-22 | Asml Netherlands B.V. | Lithographic processing cell, lithographic apparatus, track and device manufacturing method |
| JP2008300431A (ja) * | 2007-05-29 | 2008-12-11 | Tokyo Electron Ltd | 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体 |
| JP2009016657A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | レジストパターンの再形成方法 |
| JP2014067910A (ja) * | 2012-09-26 | 2014-04-17 | Tokyo Electron Ltd | 塗布膜形成装置、塗布膜形成方法、塗布、現像装置、塗布、現像方法及び記憶媒体 |
| WO2015115166A1 (ja) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法及びコンピュータ記憶媒体 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243295A (ja) * | 2002-02-20 | 2003-08-29 | Dainippon Screen Mfg Co Ltd | 基板処理装置 |
| US6968280B2 (en) * | 2003-03-24 | 2005-11-22 | Powerchip Semiconductor Corp. | Method for analyzing wafer test parameters |
| US7079963B2 (en) * | 2003-04-14 | 2006-07-18 | Lsi Logic Corporation | Modified binary search for optimizing efficiency of data collection time |
| US6881590B2 (en) * | 2003-08-25 | 2005-04-19 | Powerchip Semiconductor Corp. | Re-performable spin-on process |
| US6873938B1 (en) | 2003-09-17 | 2005-03-29 | Asml Netherlands B.V. | Adaptive lithographic critical dimension enhancement |
| US7198873B2 (en) * | 2003-11-18 | 2007-04-03 | Asml Netherlands B.V. | Lithographic processing optimization based on hypersampled correlations |
| US7151590B2 (en) * | 2004-02-24 | 2006-12-19 | Asml Netherlands B.V. | Transport system for a lithographic apparatus and device manufacturing method |
| US7031795B2 (en) * | 2004-03-10 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method of coinsurance wafer management |
| US7046027B2 (en) * | 2004-10-15 | 2006-05-16 | Teradyne, Inc. | Interface apparatus for semiconductor device tester |
| JP4955977B2 (ja) * | 2005-01-21 | 2012-06-20 | 東京エレクトロン株式会社 | 塗布、現像装置及びその方法 |
| US7738075B2 (en) * | 2005-05-23 | 2010-06-15 | Asml Netherlands B.V. | Lithographic attribute enhancement |
| CN101258453B (zh) * | 2005-09-13 | 2011-07-27 | 爱德万测试株式会社 | 生产***、生产方法、管理装置、管理方法以及程序 |
| JP2011222726A (ja) * | 2010-04-08 | 2011-11-04 | Elpida Memory Inc | 半導体装置の製造方法、ウェハ処理システム及びプログラム |
| EP3221883A4 (en) * | 2014-11-17 | 2018-07-25 | Sage Electrochromics, Inc. | Multiple barrier layer encapsulation stack |
| TWI786116B (zh) * | 2017-06-05 | 2022-12-11 | 日商東京威力科創股份有限公司 | 基板處理系統之處理條件設定方法、基板處理系統及記憶媒體 |
| KR20220037505A (ko) * | 2019-08-30 | 2022-03-24 | 에이에스엠엘 홀딩 엔.브이. | 메트롤로지 시스템 및 방법 |
| CN114669452B (zh) * | 2022-03-26 | 2023-06-06 | 宁波芯健半导体有限公司 | 一种超薄芯片背胶涂覆方法、涂覆装置及存储介质 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1050788A (ja) | 1996-08-06 | 1998-02-20 | Mitsubishi Electric Corp | 半導体装置の製造システムおよびそれを用いた半導体装置の製造方法 |
| KR19980036464A (ko) | 1996-11-18 | 1998-08-05 | 김광호 | 반도체 제조용 확산장치 중의 증기발생기의 점화기 |
| KR100265766B1 (ko) | 1997-09-04 | 2000-09-15 | 윤종용 | 반도체장치 제조용 웨이퍼의 리워크방법 및 반도체장치의 제조방법 |
| JP3555859B2 (ja) * | 2000-03-27 | 2004-08-18 | 広島日本電気株式会社 | 半導体生産システム及び半導体装置の生産方法 |
| US6472239B2 (en) * | 2001-04-02 | 2002-10-29 | Micron Technology, Inc. | Method for fabricating semiconductor components |
-
2000
- 2000-12-26 JP JP2000394885A patent/JP2002198289A/ja active Pending
-
2001
- 2001-12-26 US US10/025,458 patent/US6716648B2/en not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7403259B2 (en) | 2003-10-17 | 2008-07-22 | Asml Netherlands B.V. | Lithographic processing cell, lithographic apparatus, track and device manufacturing method |
| US7679715B2 (en) | 2003-10-17 | 2010-03-16 | Asml Netherlands B.V. | Lithographic processing cell, lithographic apparatus, track and device manufacturing method |
| JP2006073854A (ja) * | 2004-09-03 | 2006-03-16 | Nec Electronics Corp | フォトレジスト液の塗布方法、フォトレジストパターンの形成方法、半導体装置の製造方法 |
| JP2008300431A (ja) * | 2007-05-29 | 2008-12-11 | Tokyo Electron Ltd | 塗布、現像装置及び塗布、現像装置の運転方法並びに記憶媒体 |
| KR101223843B1 (ko) | 2007-05-29 | 2013-01-17 | 도쿄엘렉트론가부시키가이샤 | 도포, 현상 장치 및 도포, 현상 장치의 운전 방법 및 기억 매체 |
| JP2009016657A (ja) * | 2007-07-06 | 2009-01-22 | Tokyo Electron Ltd | レジストパターンの再形成方法 |
| JP2014067910A (ja) * | 2012-09-26 | 2014-04-17 | Tokyo Electron Ltd | 塗布膜形成装置、塗布膜形成方法、塗布、現像装置、塗布、現像方法及び記憶媒体 |
| WO2015115166A1 (ja) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法及びコンピュータ記憶媒体 |
| JP2015144179A (ja) * | 2014-01-31 | 2015-08-06 | 東京エレクトロン株式会社 | 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6716648B2 (en) | 2004-04-06 |
| US20020081758A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002198289A (ja) | 半導体集積回路装置の製造方法 | |
| US11513081B2 (en) | Substrate inspection method, substrate treatment system, and computer storage medium | |
| US10539514B2 (en) | Substrate inspection method, computer storage medium and substrate inspection apparatus | |
| US6529789B1 (en) | Method and apparatus for automatic routing for reentrant processes | |
| EP0898300B1 (en) | Method for processing a semiconductor wafer on a robotic track having access to in situ wafer backside particle detection | |
| JP4842513B2 (ja) | 半導体製造方法及びその装置 | |
| US7679715B2 (en) | Lithographic processing cell, lithographic apparatus, track and device manufacturing method | |
| JP2002075853A (ja) | 露光装置、基板処理装置及びリソグラフィシステム、並びにデバイス製造方法 | |
| US20100203434A1 (en) | Substrate treatment method and substrate treatment system | |
| JP4342921B2 (ja) | 基板処理装置の制御方法及び基板処理装置 | |
| US7591600B2 (en) | Method and system for monitoring photolithography processing based on a batch change in light sensitive material | |
| US20100291491A1 (en) | Resist pattern slimming treatment method | |
| US6724476B1 (en) | Low defect metrology approach on clean track using integrated metrology | |
| JP4489547B2 (ja) | フォトマスクの搬送方法、露光方法及び露光処理システム、並びに半導体装置の製造方法 | |
| JP2003031644A (ja) | 半導体製造装置 | |
| US7323212B2 (en) | Method and system of controlling dummy dispense | |
| US6368985B1 (en) | Dual track/stepper interface configuration for wafer processing | |
| JP2001168153A (ja) | 基板処理装置 | |
| JP4208353B2 (ja) | 露光装置および方法 | |
| US20060134563A1 (en) | Method for manufacturing semiconductor device | |
| CN115810555A (zh) | 机台的控制方法、装置、电子设备及计算机可读存储介质 | |
| US6620636B2 (en) | Semiconductor manufacturing method and semiconductor manufacturing apparatus | |
| JPS641928B2 (ja) | ||
| JP2004281482A (ja) | 半導体ウェハ検査装置及び検査方法及び半導体装置 | |
| JP2009099901A (ja) | 半導体製造システム及び半導体製造方法 |