JP2002190604A - 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 閾値電圧のばらつきや、高温電圧印加試験で
の閾値電圧の変動などの不安定要因がなく、信頼性の高
い薄膜トランジスタを提供する。 【解決手段】 本発明の薄膜トランジスタ１０は、チャ
ネル領域１３ａと、該チャネル領域１３ａの両側に形成
されたソース領域１３ｂおよびドレイン領域１３ｃとを
有する半導体薄膜１３と、前記半導体薄膜１３上に形成
されたゲート絶縁膜１４と、前記ゲート絶縁膜１４上の
前記チャネル領域１３ａに対応する位置に形成されたゲ
ート電極１５とを備え、前記半導体薄膜１３と前記ゲー
ト絶縁膜１４との界面に存在する不純物元素の各々の濃
度は、３×１０¹¹ａｔｏｍｓ／ｃｍ ²以下であることを
特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
およびそれを用いた液晶表示装置とエレクトロルミネッ
センス表示装置に関する。より詳しくは、閾値電圧の変
動を抑制した薄膜トランジスタ、それを用いた液晶表示
装置やエレクトロルミネッセンス表示装置に関する。

【０００２】

【従来の技術】従来、基板上に、画素スイッチング素子
としての薄膜トランジスタを作り込んだアクティブマト
リックス型の液晶表示装置が盛んに開発されてきた。こ
のような液晶表示装置は、携帯電話やビデオカメラ等の
機器の表示部として用いられている。

【０００３】また、昨今では、非晶質シリコン（アモル
ファスシリコン：ａ−Ｓｉ）よりも電界効果移動度の高
い多結晶シリコン（ポリシリコン：ｐ−Ｓｉ）を用いた
薄膜トランジスタの開発が進められている。

【０００４】液晶表示装置に用いられる多結晶シリコン
薄膜トランジスタは、図１３に示すような構成が一般的
である。図１３は、従来の薄膜トランジスタの構成を示
す概略図である。

【０００５】ガラス基板１上に不純物の拡散を防ぐため
のアンダーコート膜２が形成され、該アンダーコート膜
２上に非晶質シリコン膜をレーザーアニールで結晶化さ
せて得た多結晶シリコン膜３が半導体層として設けられ
ている。

【０００６】前記多結晶シリコン膜３を覆うように、ゲ
ート絶縁膜４が堆積され、該ゲート絶縁膜４上にゲート
電極５が設けられている。

【０００７】さらに、前記ゲート電極５上には層間絶縁
膜６が堆積され、前記層間絶縁膜６及びゲート絶縁膜４
に形成されたコンタクトホールを介して、前記多結晶シ
リコン膜３のソース領域３ｂ、ドレイン領域３ｃに、前
記層間絶縁膜６上に形成されたソース電極７及びドレイ
ン電極８がそれぞれ接続されている。

【０００８】

【発明が解決しようとする課題】しかしながら、上述の
ような従来の多結晶シリコン薄膜トランジスタにおいて
は、多結晶シリコン膜３のチャネル領域３ａとゲート絶
縁膜４との界面に金属不純物（特に、Ｎａ、Ｋ等のアル
カリ金属、Ｂ、Ａｌ等のドーパントとして作用するも
の、Ｆｅ、Ｃｕ等の重金属）が存在すると、それらの持
つ電荷によってトランジスタの閾値電圧が変動してしま
うなど特性を不安定にする要因となっていた。

【０００９】これら特性不良の薄膜トランジスタについ
て、それらのチャネル領域をＳＩＭＳ（２次イオン質量
分析）により調べたところ、Ｎａ、Ｋ、Ａｌ、Ｂをはじ
めとして、Ｍｏ、Ｃｒ、Ｆｅ、Ｃａ、Ｂａ、Ｃ等の多く
の不純物がチャネル領域とゲート絶縁膜との界面から多
く検出された。

【００１０】更に、特性の良好な薄膜トランジスタにつ
いて同様に分析したところ、チャネル領域とゲート絶縁
膜との界面に存在する上記の不純物が少ないことが判っ
た。

【００１１】上記の分析結果から、従来の非晶質シリコ
ン膜をレーザーアニールにより結晶化する多結晶シリコ
ン膜の形成工程においては、非晶質シリコン膜表面に付
着した金属不純物がレーザーアニール時に溶融したシリ
コン膜中に拡散してしまい、膜中に金属不純物を含んだ
多結晶シリコン膜になっている。また、その後にゲート
絶縁膜を成膜する工程において、多結晶シリコン膜表面
がいったん空気中に暴露されるので、その際に付着した
金属不純物が多結晶シリコン膜とゲート絶縁膜の界面に
残っていたことが判った。

【００１２】そして、これらの不純物がトランジスタ特
性不良を引き起こす要因となることが判った。

【００１３】いわゆる半導体プロセスにおいては、上記
のような特性を劣化させる不純物の混入を防ぐために、
高純度の材料や清浄な装置の利用、薬液や水およびガス
の清浄化、さらには環境中の不純物除去など総合的な不
純物除去の取り組みがなされており成果をあげている。
液晶表示装置に用いられる薄膜トランジスタの製造工程
においても同様に清浄化の取り組みがなされてきた。

【００１４】しかしながら、液晶表示装置は、ガラスを
基板として用いるために、どうしてもガラス中に含まれ
る物質が薄膜トランジスタに不純物として混入してしま
っていた。

【００１５】特に、製造工程の切れ目において環境や薬
液を介して汚染が起こりがちであり、このため、薄膜ト
ランジスタの界面に不純物が多く存在することとなって
しまっていた。

【００１６】そして、液晶表示装置に用いられる薄膜ト
ランジスタは、基板上に多数形成されており、前記薄膜
トランジスタを構成する各構成要素の界面に存在する不
純物は、各々の薄膜トランジスタの閾値電圧をばらつか
せる原因となっていた。

【００１７】上記のような汚染を防ぐ手段として、ガラ
ス表面に不純物拡散防止膜を設ける方法（例えば、特開
平０９−１６７８４５号公報）や、いったん付着した汚
染を洗浄やエッチングにより除去する方法（例えば、特
開昭６３−２９３９８１号公報、特開平１０−１１６９
９１号公報）、界面を大気に晒すことなく清浄雰囲気中
において連続処理を行なう方法（例えば、特開平１０−
１１６９８９号公報）など、多くの方法が提案されてい
る。

【００１８】これらの方法はすべて汚染低減に何らかの
効果があり有効な手段ではあるが、いずれの手段によっ
ても汚染を完全に除去することは現実には不可能であ
る。

【００１９】すなわち、少ないながらも界面には何らか
の不純物が汚染として残るので、それら不純物の許容で
きる量を定める必要があった。

【００２０】

【課題を解決するための手段】本願発明者らは、上記課
題を解決するために、薄膜トランジスタを構成する半導
体薄膜とゲート絶縁膜との界面に存在する不純物の濃度
と、薄膜トランジスタの閾値電圧との関係を調べたとこ
ろ、上述の不純物元素の各々の濃度が３×１０ ¹¹ａｔｏ
ｍｓ／ｃｍ²以下であれば、閾値電圧の変動量を小さく
することができることを見い出した。そして、閾値電圧
の変動量が小さい薄膜トランジスタを液晶表示装置のス
イッチング素子として適用すると、前記薄膜トランジス
タの各々の閾値電圧のばらつきを小さくすることがで
き、表示品質の優れた液晶表示装置とすることができ
る。

【００２１】即ち、本発明の請求項１記載の発明は、チ
ャネル領域と、該チャネル領域の両側に形成されたソー
ス領域およびドレイン領域とを有する半導体薄膜と、前
記半導体薄膜上に形成されたゲート絶縁膜と、前記ゲー
ト絶縁膜上の前記チャネル領域に対応する位置に形成さ
れたゲート電極とを備え、基板上に形成される薄膜トラ
ンジスタであって、前記半導体薄膜と前記ゲート絶縁膜
との界面には少なくとも１つの不純物元素が存在し、該
不純物元素の各々の濃度は、３×１０¹¹ａｔｏｍｓ／ｃ
ｍ²以下であることを特徴とする。

【００２２】尚、ここで、「界面」とは、半導体薄膜と
ゲート絶縁膜とが接する表面からそれぞれの３０Åの深
さまでの領域を意味する。また、本明細書では、半導体
薄膜と基板との「界面」、ゲート絶縁膜とゲート電極と
の「界面」についても同様の意味として用いている。

【００２３】また、請求項２記載の発明は、ゲート電極
と、前記ゲート電極上に設けられたゲート絶縁膜と、前
記ゲート絶縁膜上に設けられた半導体薄膜とを備えた薄
膜トランジスタであって、前記半導体薄膜と前記ゲート
絶縁膜との界面に存在する不純物元素の各々の濃度は、
３×１０¹¹ａｔｏｍｓ／ｃｍ²以下であることを特徴と
する。

【００２４】このように、ボトムゲート型の薄膜トラン
ジスタであっても、請求項１記載の薄膜トランジスタと
同様の効果を達成することができる。

【００２５】また、請求項３記載の発明は、請求項１記
載の薄膜トランジスタであって、前記半導体薄膜と前記
基板との界面には少なくとも１つの不純物元素が存在
し、該不純物元素の各々の濃度は、３×１０¹¹ａｔｏｍ
ｓ／ｃｍ²以下であることを特徴とする。

【００２６】また、請求項４記載の発明は、請求項１記
載の薄膜トランジスタであって、前記基板上には不純物
拡散防止膜が形成されており、前記半導体薄膜と前記不
純物拡散防止膜との界面には少なくとも１つの不純物元
素が存在し、該不純物元素の各々の濃度は、３×１０¹¹
ａｔｏｍｓ／ｃｍ²以下であることを特徴とする。

【００２７】前記構成とすることにより、閾値電圧のば
らつきを低減することができるとともに、閾値電圧の変
動を抑制することができるので、さらに良好な特性の薄
膜トランジスタを提供できる。

【００２８】また、請求項５記載の発明は、請求項３記
載の薄膜トランジスタであって、前記ゲート絶縁膜と前
記ゲート電極との界面には少なくとも１つの不純物元素
が存在し、該不純物元素の各々の濃度は、３×１０¹¹ａ
ｔｏｍｓ／ｃｍ²以下であることを特徴とする。

【００２９】前記構成とすることにより、高温電圧印加
試験（いわゆるＢＴ試験）における、薄膜トランジスタ
の閾値電圧の変動を抑制することができる。

【００３０】また、請求項６記載の発明は、請求項１記
載の薄膜トランジスタであって、前記半導体薄膜と前記
ゲート絶縁膜との界面には少なくとも１つの不純物元素
が存在し、該不純物元素の各々の濃度は、１×１０⁹ａ
ｔｏｍｓ／ｃｍ²以上であることを特徴とする。

【００３１】前記構成とすることにより、薄膜トランジ
スタの製造プロセスをできるだけ簡略化することができ
るとともに、閾値電圧の変動がない薄膜トランジスタと
を提供することができる。

【００３２】また、請求項７記載の発明は、請求項１記
載の薄膜トランジスタであって、前記不純物元素は、ア
ルカリ金属及び／またはアルカリ土類金属であることを
特徴とする。

【００３３】また、請求項８記載の発明は、請求項１記
載の薄膜トランジスタであって、請求項３記載の薄膜ト
ランジスタであって、前記基板は、歪点が６５０℃以下
のガラス基板であり、前記不純物元素は、前記ガラス基
板に含有される元素のうちＳｉとＯとを除いた元素であ
ることを特徴とする。

【００３４】また、請求項９記載の発明は、請求項５記
載の薄膜トランジスタであって、さらに、前記ゲート電
極上には層間絶縁膜が形成され、前記層間絶縁膜上に
は、前記ソース領域及びドレイン領域に接続されるソー
ス電極及びドレイン電極が形成され、前記基板は、歪点
が６５０℃以下のガラス基板であり、前記不純物元素
は、前記ガラス基板と前記ゲート電極と前記ソース電極
と前記ドレイン電極とに含有される元素のうちのＳｉと
Ｏとを除いた元素であることを特徴とする。

【００３５】前記構成によれば、ガラス基板や電極材料
から発生した不純物が界面にあったとしても、薄膜トラ
ンジスタの特性を劣化させることがない。

【００３６】また、請求項１０記載の発明は、請求項８
記載の薄膜トランジスタであって、前記不純物元素は、
Ｎａ、Ｋ、Ｃａ、Ｍｇ、Ｂａ、Ｂ、Ｆｅ、ＣｕおよびＺ
ｎからなる群より選ばれる少なくとも１つ以上の元素で
あることを特徴とする。

【００３７】また、請求項１１記載の発明は、請求項９
記載の薄膜トランジスタであって、前記不純物元素は、
Ｎａ、Ｋ、Ｃａ、Ｍｇ、Ｂａ、Ｂ、Ａｌ、Ｍｏ、Ｃｒ、
Ｆｅ、ＣｕおよびＺｎからなる群より選ばれる少なくと
も１つ以上の元素であることを特徴とする。

【００３８】また、請求項１２記載の発明は、請求項１
記載の薄膜トランジスタであって、前記半導体薄膜が、
多結晶シリコン膜であることを特徴とする。

【００３９】また、請求項１３記載の発明は、請求項１
記載の薄膜トランジスタであって、前記半導体薄膜が、
非単結晶シリコン膜をレーザーアニールして得られた多
結晶シリコン膜であることを特徴とする。

【００４０】前記構成においては、半導体薄膜が多結晶
シリコン膜であること、特には非単結晶シリコン膜をレ
ーザーアニールして得られた多結晶シリコン膜である
と、本発明の効果を顕著に見ることができる。尚、前記
非単結晶シリコンとは、非晶質シリコンおよび微結晶シ
リコンを意味している。

【００４１】また、請求項１４記載の発明は、第１の基
板と、前記第１の基板に対向して配置された第２の基板
と、前記第１の基板と前記第２の基板との間に挟持され
た液晶層とを有する液晶表示装置であって、前記第１の
基板上には、請求項１記載の薄膜トランジスタと該薄膜
トランジスタに接続された表示電極とをマトリクス状に
配置してなることを特徴とする。

【００４２】前記構成によれば、トランジスタアレイを
構成する個々の薄膜トランジスタの特性が良好であるこ
とから、表示品質と信頼性に優れた液晶表示装置とな
る。

【００４３】また、請求項１５記載の発明は、第１の基
板と、前記第１の基板に対向して配置された第２の基板
と、前記第１の基板と前記第２の基板との間に挟持され
たエレクトロルミネッセンス材料とを有するエレクトロ
ルミネッセンス表示装置であって、前記第１の基板上に
は、請求項１記載の薄膜トランジスタと該薄膜トランジ
スタに接続された表示電極とをマトリクス状に配置して
なることを特徴とする。

【００４４】前記構成によれば、トランジスタアレイを
構成する個々の薄膜トランジスタの特性が良好であるこ
とから、表示品質と信頼性に優れたエレクトロルミネッ
センス表示装置となる。

【００４５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。

【００４６】（実施の形態１）図１は、本発明の実施の
形態１に係る薄膜トランジスタの構造を示す概略図であ
り、図１（ａ）は、薄膜トランジスタの概略平面図、図
１（ｂ）は、図１（ａ）のＡ−Ａ'線概略断面図であ
る。

【００４７】図１に示すように、絶縁性基板としてのガ
ラス基板１１上に不純物拡散防止膜１２が形成されてお
り、該不純物拡散防止膜１２上にＴＦＴ１０が形成され
ている。

【００４８】前記不純物拡散防止膜１２は、例えば、酸
化珪素や窒化珪素からなる絶縁膜であり、緻密性が高い
ため、アルカリ金属元素やアルカリ土類元素等の不純物
を遮蔽するブロッキング作用に優れている。

【００４９】前記ＴＦＴ１０は、トップゲート型薄膜ト
ランジスタであり、半導体薄膜１３と、ゲート絶縁膜１
４と、ゲート電極１５と、層間絶縁膜１６とが順に積層
されて構成されている。更に、前記層間絶縁膜１６上に
はソース電極１７及びドレイン電極１８が設けられてい
る。

【００５０】前記半導体薄膜１３は、チャネル領域１３
ａと、ソース領域１３ｂと、ドレイン領域１３ｃとを備
え、かつ所定の形状にパターンされた多結晶シリコンか
らなる半導体層である。

【００５１】前記ソース領域１３ｂ及び前記ドレイン領
域１３ｃは、チャネル領域１３ａの両側に位置し、リン
等の不純物イオンがドーピングされている。一方、前記
チャネル領域１３ａは前記ゲート電極１５の下方に位置
するように形成されている。

【００５２】前記ゲート絶縁膜１４は、例えばＳｉＯ₂
からなる絶縁膜であり、前記半導体薄膜１３の上方に形
成されている。

【００５３】前記ゲート電極１５は、例えばＡｌ−Ｚｒ
合金等からなり、ゲート絶縁膜１４の上方における、半
導体薄膜１３のチャネル領域１３ａに対応する位置に形
成されている。

【００５４】前記層間絶縁膜１６は、例えばＳｉＮ_Xか
らなる絶縁膜であり、前記ゲート電極１５及びゲート絶
縁膜１４の上方に積層されている。

【００５５】また、前記層間絶縁膜１６及び前記ゲート
絶縁膜１４には、それぞれ半導体薄膜１３のソース領域
１３ｂまたはドレイン領域１３ｃに達するコンタクトホ
ール１４ａ・１４ｂが形成されており、前記ソース電極
１７及びドレイン電極１８は、このコンタクトホール１
４ａ・１４ｂを介して、ソース領域１３ｂおよびドレイ
ン領域１３ｃとそれぞれ接触するように形成されてい
る。

【００５６】次に、本発明の特徴である、薄膜トランジ
スタを構成する構成要素の界面に存在する不純物元素の
濃度について説明する。

【００５７】本発明のＴＦＴ１０においては、前記半導
体薄膜１３（より詳しくは、チャネル領域１３ａ）とゲ
ート絶縁膜１４との界面に含まれる不純物元素の濃度
は、いずれの元素についても、３×１０¹¹ａｔｏｍｓ／
ｃｍ²以下となるように構成されている。

【００５８】また、前記不純物拡散防止膜と前記半導体
薄膜１３との界面に存在する不純物元素の濃度は、いず
れの元素についても３×１０¹¹ａｔｏｍｓ／ｃｍ²以下
となるように構成されている。

【００５９】ここで、前記半導体薄膜と前記ゲート絶縁
膜との界面、及び前記半導体薄膜と前記不純物拡散防止
膜との界面に存在する不純物の濃度を３×１０¹¹ａｔｏ
ｍｓ／ｃｍ²以下とする技術的意義について説明する。

【００６０】本願発明者らは、半導体薄膜とゲート絶縁
膜との界面における不純物元素の濃度が、薄膜トランジ
スタの特性にどのような影響を及ぼすかを詳細に検討
し、図２に示すような実験結果を得た。

【００６１】図２は、半導体薄膜とゲート絶縁膜との界
面における不純物元素の濃度と閾値電圧の変動量との関
係を示す図である。尚、前記不純物元素としてＮａ、
Ｂ、Ａｌを用いた場合のデータを示している。

【００６２】図２から明らかなように、元素によって閾
値電圧をシフトさせる方向が異なり、Ｎａは閾値電圧を
負へシフトさせ、Ｂ、Ａｌは正へシフトさせることがわ
かる。また、それらの変動幅は元素によって異なってい
る。

【００６３】図２より、薄膜トランジスタの閾値電圧を
変動させないようにするには、いずれの不純物元素につ
いても、その濃度を３×１０¹¹ａｔｏｍｓ／ｃｍ²以下
にすることが必要とされる。

【００６４】また、図示はしていないが、Ｋ、Ｃａは閾
値電圧の負シフトを、Ｆｅ、Ｃｕ等は正シフトを引き起
こすが、これらの元素もその原子数量が３×１０¹¹ａｔ
ｏｍｓ／ｃｍ²以下にすれば閾値電圧に影響を与えない
ことが分かった。

【００６５】また、本願発明者らは、半導体薄膜と不純
物拡散防止膜との界面における不純物元素の濃度が薄膜
トランジスタの特性にどのような影響を及ぼすかを詳細
に検討し、図３に示すような実験結果を得た。

【００６６】図３は、半導体薄膜と不純物拡散防止膜と
の界面における不純物元素の濃度と閾値電圧の変動量と
の関係を示す図である。

【００６７】図３から明らかなように、前述した図２の
結果とほぼ同様の結果が得られ、トランジスタの閾値電
圧を変動させないようにするには、いずれの不純物元素
についても、その濃度を３×１０¹¹ａｔｏｍｓ／ｃｍ²
以下にすることが必要とされることが分かる。

【００６８】しかし、半導体薄膜と不純物拡散防止膜と
の界面は、半導体薄膜とゲート絶縁膜との間の界面より
も、閾値電圧の変動への影響が小さいことが判明した。

【００６９】上記結果より、以下の内容を導き出すこと
ができる。即ち、半導体薄膜とゲート絶縁膜との界面に
存在する不純物元素の濃度を低くする、具体的には、３
×１０¹¹ａｔｏｍｓ／ｃｍ²以下とすることにより、閾
値電圧の変動を小さくすることができるので、例えば、
本発明の薄膜トランジスタを液晶表示装置のスイッチン
グ素子として用いた場合、各薄膜トランジスタ間の閾値
電圧のばらつきを小さくすることができる。

【００７０】さらに、上記構成に加えて、半導体薄膜と
不純物拡散防止膜との界面に存在する各々の不純物元素
の濃度を、３×１０¹¹ａｔｏｍｓ／ｃｍ²以下とするこ
とにより、各薄膜トランジスタ間の閾値電圧のばらつき
を小さくすることができると共に、個々の薄膜トランジ
スタの閾値電圧の変動を小さくすることができる。ま
た、半導体薄膜とゲート絶縁膜との界面に存在する不純
物元素のトータルの濃度を３×１０¹¹ａｔｏｍｓ／ｃｍ
²以下とすることにより、更に上記効果を高くすること
ができる。

【００７１】次に、本発明の実施の形態１に係る薄膜ト
ランジスタの製造方法について、図４、５を用いて説明
する。図４、５は、本発明の実施の形態１に係る薄膜ト
ランジスタの製造工程を示す概略断面図である。

【００７２】（１）まず、図４（ａ）に示すように、絶
縁性基板であるガラス基板１１上に、プラズマＣＶＤ法
（Plasma-Enhanced Chemical Vapor Deposition：プラ
ズマ化学的気相成長法）により、膜厚が１００〜１００
０ｎｍ程度のＳｉＯ₂等からなる不純物拡散防止膜１２
を成膜する（不純物拡散防止膜形成工程）。

【００７３】（２）次に、図４（ｂ）に示すように、前
記ＣＶＤ装置の同一チャンバー内で、前記不純物拡散防
止膜１２上に、非晶質シリコン（ａ−Ｓｉ）膜１３’を
形成する（ａ−Ｓｉ膜形成工程）。

【００７４】具体的には、原料ガスとして、ＳｉＨ
₄（シラン）、Ａｒ（アルゴン）およびＨ₂（水素）等の
混合ガスを用いて、プラズマＣＶＤ法により、膜厚が３
０〜１５０ｎｍの非晶質シリコン薄膜を形成する。

【００７５】これにより、不純物拡散防止膜１２表面が
大気中に暴露されることがないので、不純物拡散防止膜
１２と非晶質シリコン薄膜との界面の不純物汚染を防止
できる。具体的には、Ａｌ、Ｂ、Ｎａのそれぞれの濃度
を３×１０¹⁰ａｔｏｍｓ／ｃｍ²以下とすることができ
た。

【００７６】（３）次いで、前記非晶質シリコン膜の膜
中の水素を６〜２４時間の熱処理によって数ａｔ％以下
に除去する（熱処理工程）。

【００７７】（４）次いで、図４（ｃ）に示すように、
例えば波長３０８ｎｍのエキシマレーザーを用いたレー
ザーアニール（ＥＬＡ）により、ａ−Ｓｉ膜の溶融再結
晶化（多結晶化）を行ない、半導体薄膜１３を得る（レ
ーザーアニール工程）。

【００７８】このＥＬＡ工程においては、ａ−Ｓｉ膜表
面の不純物をいずれの元素についても、その濃度を３×
１０¹¹ａｔｏｍｓ／ｃｍ²以下にした状態でレーザー照
射をおこなう。

【００７９】不純物を上記濃度以下にする方法として
は、例えばフッ酸を含む溶液で洗浄する方法、逆スパッ
タで表面をエッチングする方法、あるいはａ−Ｓｉ膜堆
積後に大気に曝露することなくＥＬＡをおこなう等の方
法がある。

【００８０】本実施の形態では、ａ−Ｓｉ膜表面を１ｖ
ｏｌ％の希フッ酸水溶液により９０秒程度洗浄すること
により、ａ−Ｓｉ膜表面に存在する不純物を自然酸化膜
ごとエッチングして除去した後、速やかにＥＬＡをおこ
なった。尚、本工程では、後述する（６）の工程を行っ
ても良い。

【００８１】（５）次に、図４（ｄ）に示すように、前
記半導体薄膜１３をフォトリソグラフィー及びエッチン
グ技術により、所定の形状（島状）となるようにパター
ニングして加工する（フォトリソグラフィー工程）。

【００８２】（６）次に、ゲート絶縁膜を堆積する前
に、半導体薄膜表面の不純物元素をいずれの元素につい
ても、その濃度を３×１０¹¹ａｔｏｍｓ／ｃｍ²以下に
する。

【００８３】半導体薄膜の表面の酸化処理を行い、厚み
が１〜５ｎｍ程度の表面酸化層１９を形成する（酸化工
程）（図４ｅ）。酸化層が１ｎｍより薄いと表面保護効
果を十分に発揮することができない。また、５ｎｍより
厚い酸化層が存在すると、シリコン薄膜とその酸化層と
でエッチングレートが異なることから不具合を生じる恐
れがある。酸化させる方法としては、オゾンを溶解させ
た水（以下、オゾン水と称する。）に晒す方法や、ＵＶ
光照射、ＵＶオゾン処理あるいは酸素プラズマ処理等の
方法を用いることができる。特に、オゾン水に晒す方法
はポリシリコン膜に何ら損傷を与えることがなく、基板
全面に渡って均一な酸化層を適当な厚みに形成すること
ができ、かつ低コストな手段であるため望ましい。さら
には基板表面に付着した有機物汚染や微粒子等の汚れを
除去する作用もある。本実施の形態では、基板を回転さ
せながらその表面にオゾン水を滴下させて処理を行っ
た。オゾン濃度は５〜２５ｍｇ／Ｌ程度で、処理時間は
数秒程度でも効果があるが１０秒以上の処理を行うと酸
化層が十分に形成されるので好ましい。

【００８４】次に、表面酸化層１９をエッチングにより
除去し、表面の不純物ごと取り去る（表面酸化層除去工
程）（図４ｆ）。

【００８５】エッチング手段としては希ふっ酸中に溶け
だした不純物がポリシリコン表面に残留することを避け
るため、基板を回転させながら希ふっ酸を滴下した。そ
うすることにより、常に基板上には清浄な希ふっ酸が供
給され、酸化層が溶け込んだ古い希ふっ酸は振り切られ
るようにした。希ふっ酸濃度は０．２〜１％程度、処理
時間は３０〜６０秒で酸化層の内部もしくは表面に存在
していた不純物を酸化層ごと除去することができた。

【００８６】（７）続いて、図４（ｇ）に示すように、
前記（５）の工程の後速やかに、前記半導体薄膜１３上
に、原料ガスとして、例えば、ＴＥＯＳ（テトラエトキ
シシラン）蒸気と酸素などの混合ガスを用い、同じくプ
ラズマＣＶＤ法などにより、酸化シリコンをゲート絶縁
膜１４として、膜厚が１００ｎｍとなるように形成した
（ゲート絶縁膜形成工程）。

【００８７】このようにして、半導体薄膜とゲート絶縁
膜との界面に存在する不純物元素の濃度を３×１０¹¹ａ
ｔｏｍｓ／ｃｍ²以下とすることができた。具体的に
は、Ａｌの濃度を３×１０¹⁰ａｔｏｍｓ／ｃｍ²、Ｎａ
の濃度を４×１０¹⁰ａｔｏｍｓ／ｃｍ²とすることがで
きた。

【００８８】（８）次に、図５（ｈ）に示すように、例
えばモリブテン・タングステンの合金から構成されるゲ
ート電極膜を形成し、ゲート電極膜をフォトリソグラフ
ィとエッチングにより島状にパターニングしてゲート電
極１５を形成する（ゲート電極形成工程）。

【００８９】（９）次いで、図５（ｉ）に示すように、
ゲート電極１５をマスクとして水素希釈フォスフィン
（ＰＨ₃）のプラズマを生成し、加速電圧７０ｋＶ、ド
ーズ量１０¹⁵ｃｍ^-2の条件でイオンドーピングすること
により、ソース・ドレイン領域１３ｂ・１３ｃを形成す
る（ソース・ドレイン領域形成工程）。

【００９０】（１０）その後、図５（ｊ）に示すよう
に、例えばＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）により局所的な加熱を行い、注入されたイオ
ンを活性化する（アニール工程）。

【００９１】（１１）次いで、図５（ｋ）に示すよう
に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣ
ＶＤ法により層間絶縁膜１６としてＳｉＯ₂を全面に堆
積し、次にコンタクトホール１４ａ・１４ｂを形成する
（コンタクトホール形成工程）。

【００９２】（１２）次いで、図５（ｌ）に示すよう
に、ソース電極１７及びドレイン電極１８として例えば
アルミニウム系合金膜をスパッタ法により堆積し、その
後フォトリソグラフィとエッチングによりパターニング
する（ソース・ドレイン電極形成工程）。

【００９３】以上のようにして、薄膜トランジスタが完
成する。このようにして完成された薄膜トランジスタを
実験例１とする。

【００９４】＜比較例１＞実施の形態１（実験例１）の
比較例として、半導体薄膜１３とゲート絶縁膜１４との
界面に存在する不純物元素の濃度が３×１０¹¹ａｔｏｍ
ｓ／ｃｍ²より多くの存在する薄膜トランジスタを以下
のようにして作製した。

【００９５】即ち、実施の形態１において、ゲート絶縁
膜１４を堆積する前に、半導体薄膜１３表面に不純物を
付着させる。本比較例では、不純物元素を含む化合物の
水溶液を調製し、その不純物水溶液中に半導体薄膜表面
を晒した。水溶液の不純物濃度を変えることで様々な原
子数量の不純物を半導体薄膜表面に付着させることがで
きる。このようにして作製された薄膜トランジスタを比
較例１、２とした。

【００９６】尚、前記不純物元素としては、比較例１に
ついてはＡｌを、比較例２についてはＮａを用いてい
る。

【００９７】＜実験１＞本実施の形態１に示すような製
造方法によって作製された薄膜トランジスタ（実験例
１）と前記比較例１、２の薄膜トランジスタとの電圧／
電流特性を測定した。その結果を図６に示す。

【００９８】＜結果１＞図６は、本発明の実施の形態１
（実験例１）の薄膜トランジスタと比較例１、２の薄膜
トランジスタの電圧／電流特性を示す図である。

【００９９】尚、ラインＬ１は、実施の形態１のＴＦＴ
（すなわち、半導体薄膜とゲート絶縁膜との界面の不純
物元素の濃度が３×１０¹¹ａｔｏｍｓ／ｃｍ²以下のＴ
ＦＴ）の特性である。

【０１００】一方、ラインＬ２とＬ３は比較例１、２の
ＴＦＴ（すなわち、半導体薄膜とゲート絶縁膜との界面
の不純物元素の濃度が３×１０¹¹ａｔｏｍｓ／ｃｍ²よ
り多いＴＦＴ）の特性を示す。

【０１０１】前記ラインＬ１〜Ｌ３のそれぞれのＴＦＴ
において、チャネル領域とゲート絶縁膜との界面の不純
物の濃度をＳＩＭＳで測定したところ、ラインＬ２のＴ
ＦＴでは、Ａｌが１．０×１０¹²ａｔｏｍｓ／ｃｍ²、
ラインＬ３のＴＦＴでは、Ｎａが１．１×１０¹²ａｔｏ
ｍｓ／ｃｍ²検出された。ラインＬ１のＴＦＴでは、Ａ
ｌが３×１０¹⁰ａｔｏｍｓ／ｃｍ²、Ｎａが４×１０¹⁰
ａｔｏｍｓ／ｃｍ²しか検出されなかった。

【０１０２】図６から明らかなように、ラインＬ１に示
されるトランジスタでは、不純物濃度が低いので、Ｉ−
Ｖ特性の立ち上がりがほぼ０Ｖにある。

【０１０３】それに対して、ラインＬ２に示されるトラ
ンジスタＬ２では、Ａｌが１．０×１０¹²ａｔｏｍｓ／
ｃｍ²存在しているために、＋１．５Ｖ付近から立ち上
がっており、また、ラインＬ３に示されるトランジスタ
では、Ｎａが１．０×１０¹²ａｔｏｍｓ／ｃｍ²存在し
ているために、−２Ｖ付近から立ち上がっていて、ライ
ンＬ２、Ｌ３の両方に示されるトランジスタともに閾値
電圧が大きく変動してしまっている。

【０１０４】このように、実施の形態１によって作製さ
れた薄膜トランジスタは、閾値電圧の変動がなく、優れ
た特性を有する。

【０１０５】尚、前記のように、半導体薄膜とゲート絶
縁膜との界面に存在する不純物の濃度はできるだけ低い
方が良いが、半導体薄膜とゲート絶縁膜との界面におけ
る不純物濃度を１×１０⁹ａｔｏｍｓ／ｃｍ²より低くし
ようとすると、半導体薄膜表面を一度も大気に暴露せず
に製造を行う必要がある。そのためには、製造工程は非
常に複雑なものとなり、また高価な製造装置を必要とす
る。

【０１０６】具体的には、ガラス基板上への非晶質シリ
コン膜堆積からレーザーによる結晶化、ゲート絶縁膜堆
積までの工程は大気に暴露させることなく、真空中で一
環して行わなければならない。よって、少なくとも非晶
質シリコン膜堆積装置、熱処理装置、レーザーアニール
装置およびゲート絶縁膜堆装置を接続して、基板を上記
４装置間を真空中に保存されたまま移動させる必要があ
る。しかし、前記非晶質シリコン膜堆積装置、前記レー
ザーアニール装置および前記ゲート絶縁膜堆積装置は、
枚葉式装置であり、一方、熱処理装置はバッチ式であ
り、上記４装置を接続して４つの工程、即ち、非晶質シ
リコン膜堆積工程、熱処理工程、レーザーアニール工程
およびゲート絶縁膜堆積工程を真空中で連続的に行うこ
とは、非常に困難である。

【０１０７】即ち、前記熱処理工程は４００℃程度の温
度で行われるが、該熱処理工程に要する時間は６〜２４
時間であり、前記レーザーアニール工程およびゲート絶
縁膜堆積工程に要する時間は、それぞれ数十分程度であ
る。このように、前記各装置のスループットが異なり、
最もタクトの遅い装置（熱処理装置）に律速されること
となるので、全体として非常に生産性に劣る製造方法に
なる。

【０１０８】また、ポリシリコン膜のパターニングはゲ
ート絶縁堆積工程の後に行うことになるので、ゲート絶
縁膜とポリシリコン膜の堆積膜をエッチングしなければ
ならず、プロセスが複雑であり、かつそれに見合った特
殊な製造装置を必要とする。

【０１０９】上述の理由から、不純物濃度を１×１０⁹
ａｔｏｍｓ／ｃｍ²より低くするには相当の製造コスト
がかかり、ひいては製品価格が高騰してしまうので、量
産には不向きである。

【０１１０】それに対して、本実施の形態によれば、前
記４つの装置を接続して、真空中で４工程を行う必要は
ないので、各装置のスループットの影響を受けることな
く薄膜トランジスタの製造を行うことができるので、閾
値電圧の変動がない薄膜トランジスタを短時間でかつ確
実に得ることができる。

【０１１１】従って、製造プロセスをできるだけ簡略化
しながらも、閾値電圧の変動がない薄膜トランジスタを
得るためには、前記半導体薄膜と前記ゲート絶縁膜との
間に存在する不純物元素の各々の濃度は、１×１０⁹ａ
ｔｏｍｓ／ｃｍ²以上、３×１０¹¹ａｔｏｍｓ／ｃｍ²以
下とするのが好ましい。

【０１１２】また、前記半導体薄膜と前記基板との界面
または前記ゲート絶縁膜と前記ゲート電極との界面に存
在する不純物元素についても、１×１０⁹ａｔｏｍｓ／
ｃｍ²以上、３×１０¹¹ａｔｏｍｓ／ｃｍ²以下であって
も良い。

【０１１３】尚、より好ましくは、前記不純物元素の各
々の濃度を１×１０¹⁰ａｔｏｍｓ／ｃｍ²以上とするの
が良い。その理由を以下に説明する。

【０１１４】前記不純物元素の各々の濃度を１×１０¹⁰
ａｔｏｍｓ／ｃｍ²より低くするには、半導体製造ライ
ン構築の際の徹底した汚染発生源の排除と、徹底的に不
純物を除去する工程管理を行わなければならない。

【０１１５】即ち、製造装置、製造環境、水、薬液、そ
の他材料からの不純物を防ぐ必要がある。

【０１１６】例えば、装置や工場建物には不純物の発生
しない部材を使用したり、工場内の空気を清浄化するエ
アフィルターにはより清浄化性能の高いものを用いた
り、また、純水製造装置も同様に高性能のものを用いた
り、或いは何重にもろ過するなどして不純物を除去す
る。また、使用する薬液は高価な高純度品を購入し、必
要に応じてさらに不純物を除去する処理、例えば蒸留や
ろ過等を行う。これらの施策を行うには大変な労力と多
大なコストを要する。

【０１１７】しかし、本実施の形態によれば、上記のよ
うな多大な製造コストを必要とせずに、半導体薄膜とゲ
ート絶縁膜との界面における不純物元素の各々の濃度を
１×１０¹⁰ａｔｏｍｓ／ｃｍ²以上、３×１０¹¹ａｔｏ
ｍｓ／ｃｍ²以下とすることができ、閾値電圧の変動が
ない薄膜トランジスタを得ることができる。

【０１１８】（実施の形態２）本実施の形態２では、ゲ
ート絶縁膜とゲート電極との界面の不純物を低減するこ
とにより、高温電圧印加試験（いわゆるＢＴ試験）にお
ける、薄膜トランジスタの閾値電圧の変動を抑制するこ
とを目的とする。以下に具体的に説明する。

【０１１９】前記実施の形態１に述べた薄膜トランジス
タの製造方法に準拠して、ゲート絶縁膜１４の堆積まで
行なう（図４（ａ）〜（ｇ））。

【０１２０】次に、ゲート絶縁膜１４の表面不純物を除
去する工程を行う（不純物除去工程）。

【０１２１】尚、本実施の形態では、前記実施の形態１
の（６）の工程を行って、ゲート絶縁膜１４の表面に存
在する不純物を除去した。

【０１２２】尚、ゲート絶縁膜１４の表面不純物を除去
する他の方法としては、ゲート電極を形成する際に、逆
スパッタによりゲート絶縁膜の極表面をエッチングして
からゲート電極膜を堆積することもできる。

【０１２３】この後、速やかに、例えばモリブテン・タ
ングステンの合金から構成されるゲート電極１５を形成
した（ゲート電極形成工程）。

【０１２４】このようにして、界面の不純物元素の濃度
を３×１０¹¹ａｔｏｍｓ／ｃｍ²以下とした。

【０１２５】その後、ゲート電極膜堆積後の工程を、実
施の形態１に準拠して行ない、薄膜トランジスタが完成
した。このようにして完成された薄膜トランジスタを実
験例２とする。

【０１２６】ここで、前記界面の不純物の濃度を３×１
０¹¹ａｔｏｍｓ／ｃｍ²以下とする技術的意義につい
て、図７を用いて説明する。

【０１２７】本願発明者らは、ゲート絶縁膜とゲート電
極との界面における不純物の濃度が、薄膜トランジスタ
の特性にどのような影響を及ぼすかを詳細に検討し、図
７に示すような実験結果を得た。

【０１２８】図７は、ゲート絶縁膜とゲート電極との界
面におけるＮａ量とＢＴ試験による閾値電圧の変動量と
の関係を調べた結果である。

【０１２９】これより、Ｎａ元素の濃度を３×１０¹¹ａ
ｔｏｍｓ／ｃｍ²以下にすれば、ＢＴ試験前後で閾値電
圧が変動しない薄膜トランジスタを十分な余裕を持って
作製できることが分かった。

【０１３０】＜比較例３＞前記実施の形態１で述べた比
較例１、２を参考して、ゲート絶縁膜とゲート電極の界
面にＮａが多く存在する薄膜トランジスタを作製した。
この薄膜トランジスタを比較例３とする。

【０１３１】＜実験２＞前記実験例２及び比較例３のそ
れぞれの薄膜トランジスタにおいて、ゲート絶縁膜とゲ
ート電極との界面の不純物元素の濃度をＳＩＭＳで測定
したところ、実験例２の薄膜トランジスタでは、Ｎａが
１×１０¹¹ａｔｏｍｓ／ｃｍ²しか検出されなかった
が、比較例３ではＮａが２．０×１０¹²ａｔｏｍｓ／ｃ
ｍ²検出された。

【０１３２】そこで、上記の工程で作製したＢＴ試験を
行ない特性の変化を調べた。図８は、それぞれの薄膜ト
ランジスタについて、ＢＴ試験前後の薄膜トランジスタ
特性の変化を示す。

【０１３３】尚、試験条件は８５℃、印可電圧＋３０
Ｖ、印可時間６００秒で行なった。また、図８（ａ）
は、実験例２のＴＦＴ（すなわち、ゲート絶縁膜とゲー
ト電極との界面の不純物の濃度が１×１０¹¹ａｔｏｍｓ
／ｃｍ²のＴＦＴ）の試験結果である。

【０１３４】一方、図８（ｂ）は、比較例３のＴＦＴ
（すなわち、界面のＮａ原子の濃度が２．０×１０¹²ａ
ｔｏｍｓ／ｃｍ²のＴＦＴ）の試験結果を示す。

【０１３５】＜結果２＞図８から明らかなように、Ｎａ
元素の濃度が高い薄膜トランジスタ（図８（ｂ）に示さ
れるＴＦＴ）では、試験前後で−１Ｖほど閾値電圧が変
動してしまっている。一方、不純物の濃度が低い薄膜ト
ランジスタ（図８（ａ）に示されるＴＦＴ）では閾値電
圧の変動が見られなかった。

【０１３６】このように、ゲート絶縁膜とゲート電極と
の界面の不純物を低減することにより、高温電圧印加試
験（いわゆるＢＴ試験）でのトランジスタ特性の変動を
抑制することができるようになった。

【０１３７】（実施の形態３）図９は、本発明の実施の
形態３に係る液晶表示装置の構成を説明するための概略
断面図である。図１０は、本発明の実施の形態３に係る
液晶表示装置の等価回路図である。

【０１３８】前記実施の形態１で述べた方法に準拠し
て、薄膜トランジスタを各画素のスイッチングトランジ
スタとしてマトリクス状に形成するのと同時に各画素ト
ランジスタを駆動するためのＣＭＯＳ駆動回路を一体化
して形成した薄膜トランジスタアレイ基板３９上に画素
電極２１を形成し、配向膜２２を塗布し、ラビングによ
る配向処理を行った。

【０１３９】そして、対向電極２４とカラーフィルタ２
５を形成した対向基板２３にも同様に配向膜２２を塗布
し、ラビングによる配向処理を行った。

【０１４０】両基板を貼り合わせ、その間に液晶２６を
注入し、両基板前後に偏光板２７を配置することによっ
て液晶表示装置が完成する。

【０１４１】このような液晶表示装置は、その構成要素
である薄膜トランジスタの閾値電圧がばらつかず、閾値
電圧の変動がないので、表示性能に優れている。

【０１４２】（実施の形態４）図９は、本発明における
実施の形態４の液晶表示装置を説明するための断面図で
ある。図１０は、実施の形態４の液晶表示装置の等価回
路図である。

【０１４３】実施の形態２の方法に準拠して、薄膜トラ
ンジスタを各画素のスイッチングトランジスタとしてマ
トリクス状に形成するのと同時に各画素トランジスタを
駆動するためのＣＭＯＳ駆動回路を一体化して形成した
薄膜トランジスタアレイ基板上に画素電極２１を形成
し、配向膜２２を塗布し、ラビングによる配向処理を行
った。

【０１４４】そして、対向電極２４とカラーフィルタ２
５を形成した対向基板２３にも同様に配向膜を塗布し、
ラビングによる配向処理を行った。両基板を貼り合わ
せ、その間に液晶２６を注入し、両基板前後に偏光板２
７を配置することによって液晶表示装置が完成する。

【０１４５】（実施の形態５）図１１は、本発明におけ
る実施の形態５のエレクトロルミネッセンス表示装置を
説明するための断面図である。図１２は、実施の形態５
のエレクトロルミネッセンス表示装置の等価回路図であ
る。

【０１４６】実施の形態１の方法に準拠して、薄膜トラ
ンジスタを各画素のスイッチングトランジスタおよび電
流駆動用薄膜トランジスタをマトリクス状に形成するの
と同時に各画素トランジスタを駆動するためのＣＭＯＳ
駆動回路を一体化して形成した薄膜トランジスタアレイ
基板上に透明電極４９としてＩＴＯ電極を形成する。

【０１４７】その後、例えば、導電性高分子４３とし
て、例えばポリエチレンジオキシチオフェン（ＰＥＤ
Ｔ）と実際に発光するポリジアルキルフルオレン誘導体
４４を形成し、最後に陰極４５を蒸着してエレクトロル
ミネッセンス表示装置が完成する。

【０１４８】その動作は以下の通りである。まず、スイ
ッチングトランジスタ５０がオンするように走査線上に
パルス信号を与えたときに信号線に表示信号を印加する
と、駆動用トランジスタ４６がオン状態となって電流供
給線４７から電流が流れ、エレクトロルミネッセンスセ
ル４８が発光する。

【０１４９】このようなエレクトロルミネッセンス表示
装置は、トランジスタアレイを構成する個々の薄膜トラ
ンジスタの特性が良好であることから、表示品質と信頼
性に優れる。

【０１５０】（実施の形態６）図１１は、本発明におけ
る実施の形態６のエレクトロルミネッセンス表示装置を
説明するための断面図である。図１２は、実施の形態６
のエレクトロルミネッセンス表示装置の等価回路図であ
る。

【０１５１】実施の形態２の方法に準拠して、薄膜トラ
ンジスタを各画素のスイッチングトランジスタおよび電
流駆動用薄膜トランジスタをマトリクス状に形成するの
と同時に各画素トランジスタを駆動するためのＣＭＯＳ
駆動回路を一体化して形成した薄膜トランジスタアレイ
基板上に透明電極４９としてＩＴＯ電極を形成する。

【０１５２】その後、例えば、導電性高分子４３とし
て、例えばポリエチレンジオキシチオフェン（ＰＥＤ
Ｔ）と実際に発光するポリジアルキルフルオレン誘導体
４４を形成し、最後に陰極４５を蒸着してエレクトロル
ミネッセンス表示装置が完成する。

【０１５３】なお、実施の形態５及び６では、エレクト
ロルミネッセンス材料として、ポリジアルキルフルオレ
ン誘導体を用いたが、他の有機材料、例えば、他のポリ
フルオレン系材料やポリフェニルビニレン系の材料でも
よいし、無機材料でもよい。

【０１５４】また、エレクトロルミネッセンス材料の形
成方法は、スピンコートなどの塗布方法、蒸着、インク
ジェットによる吐出形成等の方法を用いもよい。

【０１５５】（その他の事項） （１）前記実施の形態１〜６では、本発明をトップゲー
ト構造のｎチャネル多結晶薄膜トランジスタに適用した
例を示したが、これに限られるものではなく、ｐチャネ
ル多結晶薄膜トランジスタや、トップゲート型の薄膜ト
ランジスタにも適用することができる。

【０１５６】（２）前記実施の形態１〜６では、基板と
して、歪点が６５０℃以下のガラス基板を用いている。
上記ガラス基板は、汎用される基板であり、不純物等が
発生しやすく、薄膜トランジスタへの悪影響が懸念され
るものである。しかし、本発明の薄膜トランジスタを前
記ガラス基板上に形成しても、薄膜トランジスタの閾値
電圧の変動はないので、実用上有効である。

【０１５７】

【発明の効果】以上説明したように、本発明の構成によ
れば、本発明の課題を十分に達成することができる。

【０１５８】即ち、本発明の構成によれば、薄膜トラン
ジスタの閾値電圧の変動を抑制できる。また、複数の薄
膜トランジスタ間の閾値電圧のばらつきを防止できる。
よって、良好な特性の薄膜トランジスタを歩留まりよ
く、安定して提供することができる。また、高温電圧印
可試験における薄膜トランジスタの閾値電圧の変動を抑
えることができる。よって、薄膜トランジスタの信頼性
を向上することができる。また、本発明の液晶表示装置
によれば、初期特性および信頼性が優れた液晶表示装置
を提供できる。また、本発明のエレクトロルミネッセン
ス表示装置によれば、同じく初期特性および信頼性が優
れたエレクトロルミネッセンス表示装置を提供できる。
以上のことから、本発明の実用上の効果は大きい。

【図面の簡単な説明】

【図１】本発明の実施の形態１に係る薄膜トランジスタ
の構造を示す概略図であり、図１（ａ）は、薄膜トラン
ジスタの概略平面図、図１（ｂ）は、図１（ａ）のＡ−
Ａ'線概略断面図である。

【図２】半導体薄膜とゲート絶縁膜との界面における不
純物元素の濃度と閾値電圧の変動量との関係を示す図で
ある。

【図３】半導体薄膜と不純物拡散防止膜との界面におけ
る不純物元素の濃度と閾値電圧の変動量との関係を示す
図である。

【図４】本発明の実施の形態１に係る薄膜トランジスタ
の製造工程を示す概略断面図である。

【図５】同じく本発明の実施の形態１に係る薄膜トラン
ジスタの製造工程を示す概略断面図である。

【図６】本発明の実施の形態１（実験例１）の薄膜トラ
ンジスタと比較例１、２の薄膜トランジスタの電圧／電
流特性を示す図である。

【図７】ゲート絶縁膜とゲート電極との界面における、
Ｎａ量とＢＴ試験による閾値電圧の変動量との関係を示
す図である。

【図８】本発明の実施の形態２（実験例２）の薄膜トラ
ンジスタと比較例３の薄膜トランジスタの、ＢＴ試験前
後の閾値電圧の変動量との関係を示す図である。

【図９】本発明の実施の形態３、４に係る液晶表示装置
を模式的に示した概略断面図である。

【図１０】本発明の実施の形態３、４の液晶表示装置の
等価回路を説明するための概略図である。

【図１１】実施の形態５、６のエレクトロルミネッセン
ス表示装置を模式的に示した概略断面図である。

【図１２】実施の形態５、６のエレクトロルミネッセン
ス表示装置の等価回路を説明するための概略図である。

【図１３】従来の薄膜トランジスタの構造を示す概略図
であり、図１３（ａ）は、薄膜トランジスタの概略平面
図、図１３（ｂ）は、図１３（ａ）のＡ−Ａ'線概略断
面図である。

【符号の説明】

１０ ＴＦＴ １１ ガラス基板 １２ 不純物拡散防止膜 １３ 半導体薄膜 １３ａ チャネル領域 １３ｂ ソース領域 １３ｃ ドレイン領域 １３’ 非晶質シリコン（ａ−Ｓｉ）膜 １４ ゲート絶縁膜 １４ａ・１４ｂ コンタクトホール １５ ゲート電極 １６ 層間絶縁膜 １７ ソース電極 １８ ドレイン電極 １９ 表面酸化層 ２１ 画素電極 ２２ 配向膜 ２３ 対向基板 ２４ 対向電極 ２５ カラーフィルタ ２６ 液晶 ２７ 偏光板 ３９ アレイ基板 ４３ 導電性高分子 ４４ ポリジアルキルフルオレン誘導体 ４５ 陰極 ４６ 駆動用トランジスタ ４７ 電流供給線 ４８ エレクトロルミネッセンスセル ４９ 透明電極 ５０ スイッチングトランジスタ Ｌ１,Ｌ２,Ｌ３ ライン

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/20 Ｈ０１Ｌ 29/78 ６１８Ｆ 21/336 ６２６Ｃ ６２７Ｇ ６１７Ｓ ６１７Ｊ (72)発明者 井土 眞澄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 JA25 JA27 JA28 JA34 JA46 JB57 KA04 MA30 NA24 PA01 PA08 5C094 AA03 AA31 BA03 BA27 BA43 CA19 DA15 EA04 EA07 FB14 5F052 AA02 BB07 CA02 DA02 DB03 EA15 JA01 5F110 AA08 BB02 BB04 CC02 DD02 DD13 DD14 EE06 FF02 FF07 FF30 FF36 GG02 GG13 GG25 GG31 GG32 GG34 GG45 HJ01 HJ04 HJ12 HJ23 HL06 HL23 NN02 NN24 NN35 PP01 PP03 PP04 PP10 PP29 PP31 PP35 QQ09 QQ11

Claims (15)

【特許請求の範囲】
1. 【請求項１】 チャネル領域と、該チャネル領域の両側
   に形成されたソース領域およびドレイン領域とを有する
   半導体薄膜と、 前記半導体薄膜上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上の前記チャネル領域に対応する位置
   に形成されたゲート電極とを備え、基板上に形成される
   薄膜トランジスタであって、 前記半導体薄膜と前記ゲート絶縁膜との界面には少なく
   とも１つの不純物元素が存在し、該不純物元素の各々の
   濃度は、３×１０¹¹ａｔｏｍｓ／ｃｍ²以下であること
   を特徴とする薄膜トランジスタ。
2. 【請求項２】 ゲート電極と、 前記ゲート電極上に設けられたゲート絶縁膜と、 前記ゲート絶縁膜上に設けられた半導体薄膜とを備えた
   薄膜トランジスタであって、 前記半導体薄膜と前記ゲート絶縁膜との界面には少なく
   とも１つの不純物元素が存在し、該不純物元素の各々の
   濃度は、３×１０¹¹ａｔｏｍｓ／ｃｍ²以下であること
   を特徴とする薄膜トランジスタ。
3. 【請求項３】 請求項１記載の薄膜トランジスタであっ
   て、 前記半導体薄膜と前記基板との界面には少なくとも１つ
   の不純物元素が存在し、該不純物元素の各々の濃度は、
   ３×１０¹¹ａｔｏｍｓ／ｃｍ²以下であることを特徴と
   する薄膜トランジスタ。
4. 【請求項４】 請求項１記載の薄膜トランジスタであっ
   て、 前記基板上には不純物拡散防止膜が形成されており、 前記半導体薄膜と前記不純物拡散防止膜との界面には少
   なくとも１つの不純物元素が存在し、該不純物元素の各
   々の濃度は、３×１０¹¹ａｔｏｍｓ／ｃｍ²以下である
   ことを特徴とする薄膜トランジスタ。
5. 【請求項５】 請求項３記載の薄膜トランジスタであっ
   て、 前記ゲート絶縁膜と前記ゲート電極との界面には少なく
   とも１つの不純物元素が存在し、該不純物元素の各々の
   濃度は、３×１０¹¹ａｔｏｍｓ／ｃｍ²以下であること
   を特徴とする薄膜トランジスタ。
6. 【請求項６】 請求項１記載の薄膜トランジスタであっ
   て、 前記半導体薄膜と前記ゲート絶縁膜との界面には少なく
   とも１つの不純物元素が存在し、該不純物元素の各々の
   濃度は、１×１０⁹ａｔｏｍｓ／ｃｍ²以上であることを
   特徴とする薄膜トランジスタ。
7. 【請求項７】 請求項１記載の薄膜トランジスタであっ
   て、 前記不純物元素は、アルカリ金属及び／またはアルカリ
   土類金属であることを特徴とする薄膜トランジスタ。
8. 【請求項８】 請求項１記載の薄膜トランジスタであっ
   て、 前記基板は、歪点が６５０℃以下のガラス基板であり、 前記不純物元素は、前記ガラス基板に含有される元素の
   うちＳｉとＯとを除いた元素であることを特徴とする薄
   膜トランジスタ。
9. 【請求項９】 請求項５記載の薄膜トランジスタであっ
   て、 さらに、前記ゲート電極上には層間絶縁膜が形成され、 前記層間絶縁膜上には、前記ソース領域及びドレイン領
   域に接続されるソース電極及びドレイン電極が形成さ
   れ、 前記基板は、歪点が６５０℃以下のガラス基板であり、 前記不純物元素は、前記ガラス基板と前記ゲート電極と
   前記ソース電極と前記ドレイン電極とに含有される元素
   のうちのＳｉとＯとを除いた元素であることを特徴とす
   る薄膜トランジスタ。
10. 【請求項１０】 請求項８記載の薄膜トランジスタであ
    って、 前記不純物元素は、Ｎａ、Ｋ、Ｃａ、Ｍｇ、Ｂａ、Ｂ、
    Ｆｅ、ＣｕおよびＺｎからなる群より選ばれる少なくと
    も１つ以上の元素であることを特徴とする薄膜トランジ
    スタ。
11. 【請求項１１】 請求項９記載の薄膜トランジスタであ
    って、 前記不純物元素は、Ｎａ、Ｋ、Ｃａ、Ｍｇ、Ｂａ、Ｂ、
    Ａｌ、Ｍｏ、Ｃｒ、Ｆｅ、ＣｕおよびＺｎからなる群よ
    り選ばれる少なくとも１つ以上の元素であることを特徴
    とする薄膜トランジスタ。
12. 【請求項１２】 請求項１記載の薄膜トランジスタであ
    って、 前記半導体薄膜は、多結晶シリコン膜であることを特徴
    とする薄膜トランジスタ。
13. 【請求項１３】 請求項１記載の薄膜トランジスタであ
    って、 前記半導体薄膜は、非単結晶シリコン膜をレーザーアニ
    ールして得られた多結晶シリコン膜であることを特徴と
    する薄膜トランジスタ。
14. 【請求項１４】 第１の基板と、 前記第１の基板に対向して配置された第２の基板と、 前記第１の基板と前記第２の基板との間に挟持された液
    晶層とを有する液晶表示装置であって、 前記第１の基板上には、請求項１記載の薄膜トランジス
    タと該薄膜トランジスタに接続された表示電極とをマト
    リクス状に配置してなることを特徴とする液晶表示装
    置。
15. 【請求項１５】 第１の基板と、 前記第１の基板に対向して配置された第２の基板と、 前記第１の基板と前記第２の基板との間に挟持されたエ
    レクトロルミネッセンス材料とを有するエレクトロルミ
    ネッセンス表示装置であって、 前記第１の基板上には、請求項１記載の薄膜トランジス
    タと該薄膜トランジスタに接続された表示電極とをマト
    リクス状に配置してなることを特徴とするエレクトロル
    ミネッセンス表示装置。