JP2002185137A - Method of manufacturing multilayer wiring board - Google Patents

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer wiring board manufacturing method capable of restraining or preventing voids from occurring in a viahole filled up with metal. SOLUTION: A multilayer wiring board manufacturing method comprises a catalyst applying process of applying electroless plating catalyst 70 on the inner walls of bottomed cylindrical small holes 61, 62, and 63 which are to serve as the viaholes of a multilayer wiring board; a catalyst deactivating process of deactivating 1 the catalyst 70 attached to the openings of the small holes; and a metal filling process in which the small holes are dipped into an electroless plating solution, and plating metal 80 is gradually separated out to fill up the small holes to turn them into viaholes after the catalyst deactivation process is carried from with the bottoms and/or the inner peripheral walls near the bottoms of the small holes where the catalyst is kept in an active state up to the openings of the small holes where the catalyst is kept in a deactivated state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、金属充填されたビ
アホールにより金属配線層間が導通可能に接続された多
層配線基板の製造方法に関するものである。さらに、詳
しくは、そのビアホールの形成方法に特徴を有する多層
配線基板の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board in which metal wiring layers are connected to each other via via holes filled with metal so as to be conductive. More particularly, the present invention relates to a method for manufacturing a multilayer wiring board characterized by a method for forming a via hole.

【０００２】[0002]

【従来の技術】各種電子機器のコンパクト化の要請によ
り、半導体チップ等の高密度集積化と共に配線基板の小
型化も強く求められている。そして、少ない容積内で多
くの配線を行うために、従来から多層配線基板が研究開
発され、使用されてきた。ところで、多層配線基板は、
金属配線層（銅等の金属で形成された配線パターン）が
絶縁層を挟んで積層されたものであり、複数の金属配線
層間の導通はビアホールやスルーホールにより行われ、
特に２つの金属配線層間の接続（層間接続）は、ビアホ
ールで行われることが多い。2. Description of the Related Art Due to the demand for miniaturization of various electronic devices, there is a strong demand for high-density integration of semiconductor chips and the like and miniaturization of wiring boards. In order to perform a large number of wirings in a small volume, a multilayer wiring board has been conventionally researched, developed, and used. By the way, multilayer wiring boards
Metal wiring layers (wiring patterns formed of metal such as copper) are laminated with an insulating layer interposed therebetween, and conduction between a plurality of metal wiring layers is performed by via holes and through holes.
In particular, the connection (interlayer connection) between two metal wiring layers is often made via holes.

【０００３】ビアホールには、内壁面が銅等でめっきさ
れた有底筒状のものもあるが、特開平７−２９７５５１
号公報等にも開示されているように、無電解めっきによ
り内部が金属充填された構造のものもある。金属充填さ
れたビアホール（前記公報では、「ビアスタッド」と呼
称している。）は、複数のビアホールを垂直に連続して
接続することができるため、各金属配線層毎にビアホー
ルの位置をずらす必要がなく基板面積の縮小化を図れ
る。また、それに伴い配線長さを短縮できるし、ビアホ
ールの抵抗も少なくすることが可能となる。[0003] Some via holes have a bottomed cylindrical shape whose inner wall surface is plated with copper or the like.
As disclosed in Japanese Unexamined Patent Publication (Kokai) No. H10-209, there is a structure in which the inside is filled with metal by electroless plating. A via hole filled with metal (referred to as a “via stud” in the above-mentioned publication) can connect a plurality of via holes continuously in a vertical direction, so that the position of the via hole is shifted for each metal wiring layer. There is no need to reduce the substrate area. In addition, the wiring length can be shortened, and the resistance of the via hole can be reduced.

【０００４】[0004]

【発明が解決しようとする課題】しかし、無電解めっき
により金属充填された従来のビアホールでは、ビアホー
ルの軸方向の位置と無関係に、めっき触媒の付着してい
る部分からめっき金属が析出していくため、十分に密な
金属充填が行われない場合がある。例えば、底部に内部
空隙を生じたまま、上部（開孔部）が充填されてしまう
ことが起り得る。このような金属充填の不均一や空隙の
発生は、ビアホールにおける抵抗のバラツキや温度変化
に伴うクラックの発生原因とも成り得る。本発明は、こ
のような事情に鑑みて為されたものである。つまり、無
電解めっきを用いてビアホールを金属充填する際に空隙
等の発生を抑制または防止して、金属配線層間が品質の
安定したビアホールで接続された多層配線基板が得られ
る製造方法を提供することを目的とする。However, in a conventional via hole filled with metal by electroless plating, the plating metal is deposited from the portion where the plating catalyst is attached, regardless of the axial position of the via hole. Therefore, there is a case where a sufficiently dense metal is not filled. For example, the upper portion (opening portion) may be filled with an internal void at the bottom. Such non-uniform metal filling and voids may cause variations in resistance in via holes and cracks due to temperature changes. The present invention has been made in view of such circumstances. In other words, the present invention provides a manufacturing method capable of suppressing or preventing the occurrence of voids and the like when filling a via hole with metal by using electroless plating, and obtaining a multilayer wiring board in which the metal wiring layers are connected by a via hole having stable quality. The purpose is to:

【０００５】[0005]

【課題を解決するための手段】そこで、本発明者はこの
課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、
ビアホールとなる小孔に付与した触媒を部分的に失活さ
せることにより、ビアホールの金属充填に方向性を持た
せることを思い付き、本発明の多層配線基板の製造方法
を開発するに至ったものである。The inventor of the present invention has made intensive studies to solve this problem, and as a result of repeated trial and error,
By partially deactivating the catalyst applied to the small hole that becomes the via hole, the idea was given to give directionality to the metal filling of the via hole, and came to develop a method for manufacturing a multilayer wiring board of the present invention. is there.

【０００６】すなわち、本発明の多層配線基板の製造方
法は、複数の金属配線層が絶縁層を挟んで積層され、該
金属配線層間がめっき金属で充填されたビアホールによ
って導通可能に接続された多層配線基板の製造方法にお
いて、前記ビアホールとなる有底筒状の小孔の内壁に無
電解めっき用の触媒を付与する触媒付与工程と、該小孔
の開孔部側に付与した該触媒を失活させる触媒失活工程
と、該触媒失活工程後に該小孔を無電解めっき液に浸漬
して、該触媒が活性状態にある該小孔の底部および／ま
たは該底部近傍の内周壁部から該触媒が失活状態にある
該小孔の開孔部へと順に前記めっき金属を析出させ、該
めっき金属で該小孔が充填された前記ビアホールを形成
する充填工程と、を備えることを特徴とする。That is, in the method of manufacturing a multilayer wiring board according to the present invention, there is provided a multilayer wiring board in which a plurality of metal wiring layers are stacked with an insulating layer interposed therebetween, and the metal wiring layers are conductively connected by via holes filled with plating metal. In the method for manufacturing a wiring board, a catalyst applying step of applying a catalyst for electroless plating to the inner wall of the cylindrical hole having a bottom serving as the via hole, and losing the catalyst applied to the opening side of the small hole. Activating the catalyst, and immersing the pores in an electroless plating solution after the catalyst deactivation step, so that the catalyst is in the activated state from the bottom and / or the inner peripheral wall near the bottom. A filling step of sequentially depositing the plating metal into the opening of the small hole where the catalyst is in a deactivated state, and forming the via hole filled with the small hole with the plating metal. And

【０００７】触媒失活工程でビアホールとなる小孔の開
孔部側に付与された触媒を失活させたため、次の充填工
程で無電解めっきを行う際にその開孔部付近では、めっ
き開始当初、めっき金属の充填が殆ど進行しないことと
なる。その一方、小孔の底部付近は触媒が活性であるた
め、無電解めっきがその底部から徐々に進行して、めっ
き金属が底部から開口部へと順に析出、充填されていく
こととなる。この結果、従来のように、金属充填が不十
分な状態のままで開孔部付近の充填が先に進行して底部
付近に空隙が生じるといったことが防止され、ビアホー
ル内に空隙を殆ど生じさせることなく、めっき金属が密
に充填されたビアホールが形成されることとなる。よっ
て、本発明の製造方法を用いると、抵抗値や耐久性等の
品質に優れたビアホールにより接続された多層配線基板
が得られる。[0007] Since the catalyst applied to the opening portion side of the small hole that becomes a via hole in the catalyst deactivating process is deactivated, plating is started near the opening portion when performing electroless plating in the next filling process. Initially, the filling of the plated metal hardly progresses. On the other hand, since the catalyst is active near the bottom of the small hole, the electroless plating gradually proceeds from the bottom, and the plating metal is deposited and filled in order from the bottom to the opening. As a result, unlike the related art, it is possible to prevent a situation in which the filling in the vicinity of the opening portion proceeds with the metal filling state being insufficient and a gap is formed in the vicinity of the bottom portion, thereby almost causing a gap in the via hole. Without this, a via hole densely filled with the plating metal is formed. Therefore, when the manufacturing method of the present invention is used, a multilayer wiring board connected by via holes having excellent quality such as resistance and durability can be obtained.

【０００８】[0008]

【発明の実施の形態】次に、多層配線基板の製造方法に
係る実施形態を挙げ、本発明を詳細に説明する。 （１）触媒失活工程は、ビアホールとなる小孔の開孔部
側に付与した触媒を不活性とさせる工程であるが、例え
ば、この触媒失活工程が、前記小孔の開孔部側に付着し
た前記触媒にレーザを照射して該触媒を失活させる工程
であると、好適である。小孔は孔径が数十μｍ程度であ
るため、その一部に付与された触媒を不活性とするに
は、高い加工精度が必要となる。そこで、レーザを利用
すると、触媒失活工程を容易に行うことが可能となる。
使用するレーザの種類、出力、波長、絞り等は、小孔に
応じて適宜変更すれば良い。また、ここで用いるレーザ
装置は、使用条件を適宜変更することにより、小孔形成
に用いるレーザ装置や後述の析出促進工程で用いるレー
ザ装置と共通化することも可能である。Next, the present invention will be described in detail with reference to an embodiment relating to a method for manufacturing a multilayer wiring board. (1) The catalyst deactivation step is a step of inactivating the catalyst applied to the opening side of the small hole serving as a via hole. Preferably, the step of irradiating a laser to the catalyst adhering to the surface to deactivate the catalyst is preferable. Since the pores have a pore diameter of about several tens of μm, high processing accuracy is required to deactivate the catalyst provided to a part thereof. Therefore, if a laser is used, the catalyst deactivation step can be easily performed.
The type, output, wavelength, aperture, etc. of the laser to be used may be appropriately changed according to the small hole. Further, the laser device used here can be shared with a laser device used for forming small holes or a laser device used in a precipitation promotion step described later by appropriately changing the use conditions.

【０００９】触媒失活工程についてさらに具体的に述べ
ると、レーザにより触媒を酸化させて触媒を失活させる
ことが考えられる。例えば、無電解めっき液をめっき金
属を銅とする無電解銅めっき液とし、触媒をパラジウム
（Ｐｄ）とし、前記触媒失活工程を酸化雰囲気で該Ｐｄ
にレーザを照射して該Ｐｄを酸化させる工程とすること
ができる。金属配線は、通常、銅パターンであることか
ら無電解銅めっきを用いてビアホールを銅で充填するこ
とが好ましく、無電解銅めっきに適した触媒としてＰｄ
を選択することができる。なお、酸化雰囲気を、例え
ば、大気中とすることにより容易にＰｄをレーザで酸化
させることができる。[0009] More specifically, the catalyst deactivation step is considered to deactivate the catalyst by oxidizing the catalyst with a laser. For example, the electroless plating solution is an electroless copper plating solution in which the plating metal is copper, the catalyst is palladium (Pd), and the catalyst deactivation step is performed in an oxidizing atmosphere using the Pd.
To oxidize the Pd by irradiating a laser. Since the metal wiring is usually a copper pattern, it is preferable to fill the via holes with copper by using electroless copper plating, and Pd is used as a catalyst suitable for electroless copper plating.
Can be selected. Note that Pd can be easily oxidized by a laser by setting the oxidizing atmosphere to, for example, the atmosphere.

【００１０】（２）触媒付与工程は、ビアホールとなる
有底筒状の小孔の内壁に無電解めっき用の触媒を付与す
る工程であるが、上述の無電解銅めっきを利用する場合
であれば、次のようにすることができる。すなわち、前
記無電解めっき液を前記めっき金属を銅とする無電解銅
めっき液とし、前記触媒をパラジウム（Ｐｄ）とし、前
記触媒付与工程を前記小孔にＰｄイオンを付着させる付
着工程と該付着したＰｄイオンを還元してＰｄ金属とす
る還元工程とで構成すると、好適である。触媒付与工程
を、Ｐｄイオンの付着工程と、その還元工程とに分けて
行うことにより、触媒が小孔の内壁に確実に付与若しく
は吸着される。(2) The catalyst applying step is a step of applying a catalyst for electroless plating to the inner wall of a small cylindrical hole having a bottom as a via hole. Then, you can do as follows. That is, the electroless plating solution is an electroless copper plating solution in which the plating metal is copper, the catalyst is palladium (Pd), and the catalyst applying step is an attaching step of attaching Pd ions to the small holes. It is preferable to comprise a reduction step of reducing the Pd ions thus formed into Pd metal. By performing the catalyst applying step separately in the step of attaching the Pd ions and the step of reducing the Pd ions, the catalyst is reliably applied or adsorbed on the inner wall of the small hole.

【００１１】（３）充填工程は、小孔の底部付近から開
孔付近へめっき金属を充填させていく工程であるが、こ
の充填工程が、前記無電解めっき液に浸漬した該小孔に
レーザを照射して前記めっき金属の析出を促進させる析
出促進工程を含むと、局所的な加熱により反応が促進さ
れて、めっき金属の充填が速やかに進行し、生産性の向
上を図れる。なお、このときのレーザ照射は、ビアホー
ルの底部を狙って行われると良いが、配線部のみなら
ず、ビアホールの内周壁にレーザが照射されても良い。(3) The filling step is a step of filling the plating metal from the vicinity of the bottom of the small hole to the vicinity of the opening. This filling step is performed by applying a laser beam to the small hole immersed in the electroless plating solution. And the step of irradiating to promote the deposition of the plating metal, the reaction is promoted by local heating, the filling of the plating metal proceeds promptly, and the productivity can be improved. The laser irradiation at this time may be performed aiming at the bottom of the via hole, but the laser may be applied not only to the wiring portion but also to the inner peripheral wall of the via hole.

【００１２】（４）本発明の製造方法は、適用できるビ
アホールのサイズが限定されるものではないが、孔径が
１００μｍ以下のビアホール、または、アスペクト比
（ビアホールの高さ／ビアホールの孔径）が０．５以上
のビアホールに適用すると好ましい。ビアホールがこの
ような形状である場合、ビアホールが浸漬されている無
電解めっき液を一般的な方法で攪拌しても、ビアホール
内のめっき液は十分に攪拌若しくは循環されない。この
ため、ビアホール底部で、めっき金属の析出が困難とな
る。従って、そのような形状のビアホールの場合でも本
発明の製造方法を用いると、ビアホールの底部から十分
にめっき金属が析出することとなり、好ましい。なお、
ビアホールとなる***の形状は、両端の開孔径が同じで
も良いが、両端の開孔径が異なり大径側が外向きである
切頭円錐状であると、触媒付与工程、触媒失活工程、充
填工程等を行い易く、好ましい。(4) The size of a via hole applicable to the manufacturing method of the present invention is not limited, but a via hole having a hole diameter of 100 μm or less or an aspect ratio (via hole height / via hole diameter) of 0 is 0. It is preferable to apply the method to via holes of 0.5 or more. When the via hole has such a shape, even if the electroless plating solution in which the via hole is immersed is stirred by a general method, the plating solution in the via hole is not sufficiently stirred or circulated. For this reason, it becomes difficult to deposit the plating metal at the bottom of the via hole. Therefore, even in the case of a via hole having such a shape, it is preferable to use the manufacturing method of the present invention because a plating metal is sufficiently deposited from the bottom of the via hole. In addition,
The shape of the small hole serving as the via hole may have the same opening diameter at both ends, but if the opening diameter at both ends is different and a frusto-conical shape with the large diameter side facing outward, the catalyst providing step, the catalyst deactivating step, the filling step This is preferable because it is easy to carry out the above-mentioned steps.

【００１３】[0013]

【実施例】次に、実施例を挙げて、本発明をより具体的
に説明する。 （１）本発明の実施例に係る多層配線基板１００は、配
線パターンが形成された銅張り絶縁基板をビルドアップ
法により積層して製造したものである。本実施例では、
図５（ｂ）に示すように、両面銅張り絶縁基板１０を中
心にその両側に片面銅張り絶縁基板２０、３０を配設し
て、配線パターン（金属配線層）１０ａ、１０ｂ、２０
ｂ、３０ｂからなる４層構造の多層配線基板１００を一
例として取上げた。そして、各配線パターン１０ａ、１
０ｂ、２０ｂ、３０ｂはビアホール９１、９２、９３に
より接続される。この多層配線基板１００の製造方法
を、図１ないし図５を用いて以下に説明する。Next, the present invention will be described more specifically with reference to examples. (1) The multilayer wiring board 100 according to the embodiment of the present invention is manufactured by laminating a copper-clad insulating substrate on which a wiring pattern is formed by a build-up method. In this embodiment,
As shown in FIG. 5B, single-sided copper-clad insulating substrates 20 and 30 are disposed on both sides of a double-sided copper-clad insulating substrate 10 and wiring patterns (metal wiring layers) 10a, 10b, and 20 are provided.
As an example, a multilayer wiring board 100 having a four-layer structure consisting of b and 30b is taken up. Then, each wiring pattern 10a, 1
0b, 20b, 30b are connected by via holes 91, 92, 93. A method for manufacturing the multilayer wiring board 100 will be described below with reference to FIGS.

【００１４】（２）本実施例では、先ず、前記両（片）
面銅張り絶縁基板１０、２０、３０として、市販の銅張
りガラスエポキシ基板（板厚０．２ｍｍ、銅箔厚０．０
３ｍｍ）を用い、図１（ａ）に示すような配線パターン
１０ａ、１０ｂの形成や銅箔２０ａ、３０ａのエッチン
グには、フォトエッチング法を用いた。また、図１
（ｂ）に示すように各基板を積層する際には、エポキシ
樹脂フィルム４０を用いて各基板間の絶縁および接着を
行った。なお、言うまでもないが、本実施例の場合、基
板中のガラスエポキシまたはエポキシ樹脂が本発明でい
う絶縁層に相当する。また、以降では、ビアホール９
１、９２、９３の形成前後に拘らず、便宜上、両面銅張
り絶縁基板１０と片面銅張り絶縁基板２０、３０との積
層体を多層配線基板１００と呼称する。(2) In the present embodiment, first, the two (pieces)
As the copper-clad insulating substrates 10, 20, and 30, commercially available copper-clad glass epoxy substrates (plate thickness 0.2 mm, copper foil thickness 0.0
3 mm), and the photo-etching method was used for forming the wiring patterns 10a and 10b and etching the copper foils 20a and 30a as shown in FIG. FIG.
As shown in (b), when laminating the substrates, insulation and bonding between the substrates were performed using the epoxy resin film 40. Needless to say, in the case of this embodiment, the glass epoxy or epoxy resin in the substrate corresponds to the insulating layer referred to in the present invention. In the following, the via hole 9
Regardless of before and after the formation of 1, 92, 93, a laminate of the double-sided copper-clad insulating substrate 10 and the single-sided copper-clad insulating substrates 20, 30 is referred to as a multilayer wiring board 100 for convenience.

【００１５】（３）次に、ビアホール９１、９２、９３
の形成について詳述する。図１（ｃ）に示すように、片
面銅張り絶縁基板２０、３０の銅箔２０ａ、３０ａ上に
ビアホール９１、９２、９３用の小孔５１、５２、５３
をエッチングして形成する。勿論、この小孔５１、５
２、５３を他の配線パターンと一緒に、フォトエッチン
グ法により形成することも可能である。次に、図１
（ｄ）に示すように、片面銅張り絶縁基板２０、３０の
ガラスエポキシ部分にφ０．０３ｍｍの切頭円錐状の小
孔６１、６２、６３を、小孔５１、５２、５３に続けて
レーザ加工により形成した（小孔形成工程）。勿論、小
孔の形成は、レーザ加工に限らず、例えば、感光性樹脂
フィルムをパターン露光後に薬液処理することで行うこ
ともできる。この後、小孔６１、６２、６３への銅めっ
きの密着性を向上させるために、多層配線基板１００を
脱脂、膨潤させた。膨潤は、３０体積％のＮａＯＨ水溶
液中に浸漬（８０℃×５分間）して行った。(3) Next, via holes 91, 92, 93
The formation of is described in detail. As shown in FIG. 1C, small holes 51, 52, 53 for via holes 91, 92, 93 are formed on copper foils 20a, 30a of single-sided copper-clad insulating substrates 20, 30, respectively.
Is formed by etching. Of course, these small holes 51, 5
It is also possible to form 2 and 53 together with other wiring patterns by a photo-etching method. Next, FIG.
As shown in (d), laser holes are formed in the glass epoxy portions of the single-sided copper-clad insulating substrates 20 and 30 in the form of truncated conical small holes 61, 62 and 63 having a diameter of 0.03 mm, followed by the small holes 51, 52 and 53. It was formed by processing (small hole forming step). Needless to say, the formation of the small holes is not limited to laser processing, but can be performed, for example, by performing a chemical treatment on the photosensitive resin film after pattern exposure. Thereafter, the multilayer wiring board 100 was degreased and swollen in order to improve the adhesion of the copper plating to the small holes 61, 62, 63. Swelling was performed by immersion in a 30% by volume NaOH aqueous solution (80 ° C. × 5 minutes).

【００１６】この多層配線基板１００をめっき触媒液
（アトテックジャパン社製アクチベイタ−ネオガント８
３４：３５℃）に５分間浸漬した（付着工程）。これに
より、小孔６１、６２、６３の内壁、特に樹脂（ガラス
エポキシ）上にＰｄイオンが吸着された。これに続い
て、Ｐｄイオンの吸着した多層配線基板１００をめっき
触媒還元液（アトテックジャパン社製リデューサ−ネオ
ガントＷＡ：３０℃）に５分間浸漬した（還元工程）。
こうして、そのＰｄイオンが還元され、図１（ｅ）に示
すように触媒であるＰｄ金属７０が小孔６１、６２、６
３の内面に付与される（触媒付与工程）。The multilayer wiring board 100 is coated with a plating catalyst solution (Activator Neo Gant 8 manufactured by Atotech Japan).
34: 35 ° C.) for 5 minutes (adhering step). As a result, Pd ions were adsorbed on the inner walls of the small holes 61, 62, and 63, particularly on the resin (glass epoxy). Subsequently, the multilayer wiring substrate 100 on which the Pd ions were adsorbed was immersed in a plating catalyst reducing solution (Reducer-Neo Gant WA, manufactured by Atotech Japan: 30 ° C.) for 5 minutes (reduction step).
Thus, the Pd ions are reduced, and as shown in FIG.
3 (catalyst applying step).

【００１７】次に、図２（ａ）に示すように、切頭円錐
状の小孔６１、６２、６３の開孔部にのみ、大気中でレ
ーザを照射して、前工程で付与したＰｄ金属７０を酸化
させて失活させる（触媒失活工程）。なお、図２では、
小孔６１のみを拡大して示した（図３、図４についても
同様）。小孔６１の開口部にあるＰｄ金属７０がレーザ
照射によりＰｄ酸化物７１へ変化して失活した様子を図
２（ｂ）に示した。そして、図３に示すように、触媒失
活工程後の多層配線基板１００を無電解銅めっき浴中に
浸漬して、小孔６１にめっき銅８０を析出させて、めっ
き銅８０が充填されたビアホール９１、９２、９３を形
成した（充填工程）。このとき使用した無電解銅めっき
液は硫酸銅を主成分とする８０℃の溶液であり、多層配
線基板１００をその溶液中に３時間浸漬して、めっき銅
８０を析出させた。また、図３に示すように、その浸漬
中に小孔６１にレーザを照射することにより、めっき銅
８０の析出を促進させた（析出促進工程）。このレーザ
の照射は、０．３ＷのＡｒイオンレーザを３０秒間照射
することとした。Next, as shown in FIG. 2 (a), laser is irradiated in the air only to the opening portions of the frusto-conical small holes 61, 62 and 63, and the Pd applied in the previous step is irradiated. The metal 70 is oxidized and deactivated (catalyst deactivation step). In FIG. 2,
Only the small holes 61 are shown in an enlarged manner (the same applies to FIGS. 3 and 4). FIG. 2B shows a state in which the Pd metal 70 in the opening of the small hole 61 is changed to the Pd oxide 71 by laser irradiation and deactivated. Then, as shown in FIG. 3, the multilayer wiring board 100 after the catalyst deactivation step was immersed in an electroless copper plating bath to deposit plated copper 80 in the small holes 61, and the plated copper 80 was filled. Via holes 91, 92 and 93 were formed (filling step). The electroless copper plating solution used at this time was a solution containing copper sulfate as a main component at 80 ° C., and the multilayer wiring board 100 was immersed in the solution for 3 hours to precipitate the plated copper 80. In addition, as shown in FIG. 3, by irradiating the small holes 61 with a laser during the immersion, the deposition of the plated copper 80 was promoted (precipitation promoting step). This laser was irradiated with a 0.3 W Ar ion laser for 30 seconds.

【００１８】図４には、底部およびその内周壁部から、
開孔部に向けて順にめっき銅８０が析出していく様子
を、小孔６１の部分を拡大して示した。こうして、図５
（ａ）に示すように、めっき銅８０により充填されたビ
アホール９１、９２、９３が形成される。このあと、フ
ォトエッチング法を用いて、片面銅張り絶縁基板１０、
２０の表面に配線パターン１０ｂ、２０ｂを形成するこ
とにより、多層配線基板１００が完成する。In FIG. 4, from the bottom and its inner peripheral wall,
The state where the plated copper 80 is deposited in order toward the opening portion is shown by enlarging the small hole 61 portion. Thus, FIG.
As shown in (a), via holes 91, 92, 93 filled with plated copper 80 are formed. Then, using a photo-etching method, the single-sided copper-clad insulating substrate 10
By forming the wiring patterns 10b and 20b on the surface of the substrate 20, the multilayer wiring board 100 is completed.

【００１９】[0019]

【発明の効果】本発明の多層配線基板の製造方法によれ
ば、金属充填されるビアホール９１、９２、９３内の空
隙の発生を抑制または防止して、品質的に安定した多層
配線基板が生産性良く得られる。According to the method for manufacturing a multilayer wiring board of the present invention, the generation of voids in the via holes 91, 92 and 93 filled with metal is suppressed or prevented, and a multilayer wiring board having stable quality is produced. It can be obtained well.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の実施例である多層配線基板の製造方法
に係る各工程を示した模式断面図である。FIG. 1 is a schematic cross-sectional view showing each step of a method for manufacturing a multilayer wiring board according to an embodiment of the present invention.

【図２】その実施例に係る触媒失活工程を示した拡大模
式断面図である。FIG. 2 is an enlarged schematic cross-sectional view showing a catalyst deactivation step according to the embodiment.

【図３】その実施例に係る析出促進工程を示した拡大模
式断面図である。FIG. 3 is an enlarged schematic sectional view showing a precipitation accelerating step according to the embodiment.

【図４】その実施例に係るビアホールにめっき銅が析出
していく様子を示した拡大模式断面図である。FIG. 4 is an enlarged schematic cross-sectional view showing a state in which plated copper is deposited in a via hole according to the example.

【図５】その実施例に係るビアホールが形成された多層
配線基板を示した模式断面図である。FIG. 5 is a schematic cross-sectional view showing a multilayer wiring board in which via holes according to the example are formed.

【符号の説明】[Explanation of symbols]

１０ 両面銅張り絶縁基板 ２０、３０ 片面銅張り絶縁基板 １０ａ、１０ｂ、２０ｂ、３０ｂ 金属配線層 ９１、９２、９３ ビアホール ６１、６２、６３ 小孔 ７０ Ｐｄ金属（触媒） １００ 多層配線基板 DESCRIPTION OF SYMBOLS 10 Double-sided copper-clad insulating substrate 20, 30 Single-sided copper-clad insulating substrate 10a, 10b, 20b, 30b Metal wiring layer 91, 92, 93 Via hole 61, 62, 63 Small hole 70 Pd metal (catalyst) 100 Multilayer wiring substrate

フロントページの続き (72)発明者 小鉄 泰生 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 (72)発明者 平手 洋 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 Ｆターム(参考） 5E317 AA24 BB01 BB12 CC32 CD11 CD12 CD13 CD27 CD32 GG05 GG11 5E346 AA43 CC09 CC32 DD02 EE33 FF13 GG17 Continued on the front page (72) Inventor Yasuo Kotetsu 2-1-1 Toyota-cho, Kariya-shi, Aichi Prefecture Inside Toyota Industries Corporation (72) Inventor Hiroshi Hirate 2-1-1 Toyota-cho, Kariya-shi, Aichi Prefecture Toyota Corporation F term in the automatic loom mill (reference) 5E317 AA24 BB01 BB12 CC32 CD11 CD12 CD13 CD27 CD32 GG05 GG11 5E346 AA43 CC09 CC32 DD02 EE33 FF13 GG17

Claims (5)

【特許請求の範囲】[Claims] 【請求項１】複数の金属配線層が絶縁層を挟んで積層さ
れ、該金属配線層間がめっき金属で充填されたビアホー
ルによって導通可能に接続された多層配線基板の製造方
法において、 前記ビアホールとなる有底筒状の小孔の内壁に無電解め
っき用の触媒を付与する触媒付与工程と、 該小孔の開孔部側に付与した該触媒を失活させる触媒失
活工程と、 該触媒失活工程後に該小孔を無電解めっき液に浸漬し
て、該触媒が活性状態にある該小孔の底部および／また
は該底部近傍の内周壁部から該触媒が失活状態にある該
小孔の開孔部へと順に前記めっき金属を析出させ、該め
っき金属で該小孔が充填された前記ビアホールを形成す
る充填工程と、 を備えることを特徴とする多層配線基板の製造方法。1. A method of manufacturing a multilayer wiring board in which a plurality of metal wiring layers are stacked with an insulating layer interposed therebetween, and the metal wiring layers are conductively connected by via holes filled with plating metal, wherein the via holes are formed. A catalyst applying step of applying a catalyst for electroless plating to the inner wall of the bottomed cylindrical small hole, a catalyst inactivating step of inactivating the catalyst applied to the opening side of the small hole, After the activation step, the pores are immersed in an electroless plating solution, and the catalyst is deactivated from the bottom of the pores where the catalyst is activated and / or the inner peripheral wall near the bottom. A depositing step of depositing the plating metal in the opening portion of (a) in order and forming the via hole filled with the plating hole with the plating metal. 【請求項２】前記触媒失活工程は、前記小孔の開孔部側
に付着した前記触媒にレーザを照射して該触媒を失活さ
せる工程である請求項１記載の多層配線基板の製造方
法。2. The method for manufacturing a multilayer wiring board according to claim 1, wherein the catalyst deactivating step is a step of irradiating a laser to the catalyst attached to the opening of the small hole to deactivate the catalyst. Method. 【請求項３】前記無電解めっき液は前記めっき金属を銅
とする無電解銅めっき液であり、 前記触媒はパラジウム（Ｐｄ）であり、 前記触媒失活工程は酸化雰囲気で該Ｐｄにレーザを照射
して該Ｐｄを酸化させる工程である請求項２記載の多層
配線基板の製造方法。3. The electroless plating solution is an electroless copper plating solution in which the plating metal is copper, the catalyst is palladium (Pd), and the catalyst deactivation step includes applying a laser to the Pd in an oxidizing atmosphere. 3. The method for manufacturing a multilayer wiring board according to claim 2, wherein the step of irradiating the Pd by irradiation is performed. 【請求項４】前記無電解めっき液は前記めっき金属を銅
とする無電解銅めっき液であり、 前記触媒はパラジウム（Ｐｄ）であり、 前記触媒付与工程は前記小孔にＰｄイオンを付着させる
付着工程と該付着したＰｄイオンを還元してＰｄ金属と
する還元工程とからなる請求項１に記載の多層配線基板
の製造方法。4. The electroless plating solution is an electroless copper plating solution in which the plating metal is copper, the catalyst is palladium (Pd), and the catalyst applying step attaches Pd ions to the small holes. 2. The method for manufacturing a multilayer wiring board according to claim 1, comprising: an attaching step; and a reducing step of reducing the attached Pd ions to Pd metal. 【請求項５】前記充填工程は、前記無電解めっき液に浸
漬した該小孔にレーザを照射して前記めっき金属の析出
を促進させる析出促進工程を含む請求項１記載の多層配
線基板の製造方法。5. The method for manufacturing a multilayer wiring board according to claim 1, wherein said filling step includes a step of irradiating said small holes immersed in said electroless plating solution with a laser to accelerate the deposition of said plating metal. Method.