JP2005005500A - Printed wiring board, multilayer wiring board and semiconductor device - Google Patents
Printed wiring board, multilayer wiring board and semiconductor device Download PDFInfo
- Publication number
- JP2005005500A JP2005005500A JP2003167620A JP2003167620A JP2005005500A JP 2005005500 A JP2005005500 A JP 2005005500A JP 2003167620 A JP2003167620 A JP 2003167620A JP 2003167620 A JP2003167620 A JP 2003167620A JP 2005005500 A JP2005005500 A JP 2005005500A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductive layer
- film
- conductive
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、コンデンサを内蔵する印刷配線板、多層配線板及び半導体装置に関し、特に、信頼性の高い接続ビアを形成することができる印刷配線板、多層配線板及び半導体装置に関する。
【0002】
【従来の技術】
コンデンサを基板中に内蔵する従来の印刷配線板として、例えば以下の特許文献1が参照される。
【0003】
【特許文献1】
特開2001−320171号公報
【0004】
特許文献1には、アルミニウムからなる金属基材の表面を覆って形成された酸化アルミニウムからなるコンデンサ用誘電体層と、このコンデンサ用誘電体層の表面を覆って形成されたコンデンサ電極用銅めっき層と、を備え、このコンデンサ用誘電体層に、金属基材に通じる第1のコンタクトホールがレーザにより開口して形成され、コンデンサ電極用銅めっき層に、第1のコンタクトホールと連通し、該第1のコンタクトホールの径よりも大きい径を有する第2のコンタクトホールが開口して形成され、コンデンサ電極用銅めっき層上に非感光性樹脂からなる絶縁層が形成され、該絶縁層に、第2のコンタクトホール及び第1のコンタクトホールのそれぞれを通って金属基材まで通じる金属基材コンタクト用ビアホールがレーザにより形成され、該絶縁層に、コンデンサ電極用銅めっき層まで通じるコンデンサ電極コンタクト用ビアホールがレーザにより形成され、金属基材コンタクト用ビアホールの内壁に、金属基材と電気的に接続する金属基材コンタクト用銅めっき層が形成され、コンデンサ電極コンタクト用ビアホールの内壁に、コンデンサ電極用銅めっき層と電気的に接続するコンデンサ電極コンタクト用銅めっき層が形成された構成が開示されている。これにより、チップコンデンサを層間絶縁膜内に埋め込む必要をなくし、層間絶縁膜の膜厚を薄くし、多層配線基板全体の厚みも薄くすることを可能としている。
【0005】
【発明が解決しようとする課題】
しかしながら、レーザにより絶縁層119に第1のコンタクトホール119aを形成すると、レーザが金属基材111の内部にまで到達してしまう。金属基材111が露出すると電解銅めっきが均一な膜に析出せず、信頼性のある金属基材コンタクト用の銅めっき120aが形成できないおそれがある(図9(A)参照)。
【0006】
また、コンデンサ電極用の銅めっき118が金属スパッタ膜のように薄い場合には、レーザにより絶縁層119に第2のコンタクトホール119bを形成すると、レーザが銅めっき118を突き破ってコンデンサ用の誘電体層112の内部にまで到達してしまう。コンデンサ用の誘電体層112が露出すると電解銅めっきが均一な膜に析出せず、信頼性のあるコンデンサ電極コンタクト用の銅めっき120bが形成できないおそれがある(図9(B)参照)。
【0007】
ところで、特許文献1には、アルミニウム基材の表面を酸素プラズマ処理してその表層部を酸化し、表層部をAl2O3からなるコンデンサ用誘電体膜、あるいは、Al2O3よりなる粉体をアルミニウム基材の表面に堆積させ、それを焼成することで、Al2O3からなるコンデンサ用誘電体膜を形成することができる旨が記載されている。しかしながら、粉体の焼成等によって形成される酸化アルミニウム膜では、要求される薄膜化に対応できるものとはいえない。
【0008】
本発明の第1の目的は、信頼性の高い接続ビア(コンタクトホール)を形成することができる印刷配線板、多層配線板及び半導体装置を提供することである。
【0009】
本発明の第2の目的は、コンデンサ用誘電体膜の薄膜化に対応できる印刷配線板、多層配線板及び半導体装置を提供することである。
【0010】
【課題を解決するための手段】
コンデンサ電極用コンタクトホールをレーザによって形成する際に、レーザをコンデンサ電極用銅めっき層の表面近くで止めることができるようにするには、コンデンサ電極用銅めっき層の厚みを数〜数十μmと厚くすることが有効である。そして、コンデンサ用誘電体層を薄膜化(容量の増大化)したときの絶縁性を確保するためには、コンデンサ用誘電体層を固体電解質材料(例えば、ポリピロールなど)からなる導電性高分子膜で覆うことが有効である。よって、このようなコンデンサ電極用銅めっき層と導電性高分子膜を組み合わせた構成にすれば、導電性高分子膜とコンデンサ電極用銅めっき層の両者の有利な効果を享受することができ、上記目的を達成することができるとも考えられる。しかしながら、コンデンサ電極用の銅めっき218を厚く析出させるためには、導電性高分子膜213を直接めっき浴に長時間浸漬することとなり、導電性高分子膜213が破壊されて電気特性の劣化(静電容量の低下、リーク電流の増加)を引き起こすおそれがある(図10参照)。そこで、このような問題を解決すべく、以下のような手段を案出した。
【0011】
本発明の第1の視点においては、コンデンサを内蔵する印刷配線板において、表面の一部又は全部が粗化されたアルミニウムよりなる金属基材と、少なくとも前記金属基材の粗化された表面を覆って形成された誘電体膜と、前記誘電体膜の表面を覆って形成された導電性高分子膜と、前記導電性高分子膜の表面の少なくとも一部に形成された導電性ペースト膜と、前記金属基材乃至前記導電性ペースト膜を含む組立体を封止するとともに、前記金属基材に通じる第1の開口部を有し、かつ、前記導電性ペースト膜に通じる第2の開口部を有する第1の絶縁樹脂膜と、を備える。そして、前記第1の開口部における前記金属基材の表面に形成され、かつ、亜鉛よりなる第1の導電層を有する。そして、前記第1の開口部における前記第1の導電層の表面に形成され、かつ、ニッケルめっき又はパラジウムめっきよりなる第2の導電層を有する。そして、前記第1の開口部における前記第2の導電層の表面に形成されるとともに、前記第2の開口部における前記導電性ペースト膜の表面に形成され、前記第2の導電層よりも電気伝導性の高い金属めっきよりなり、かつ、膜厚が2μm以上(好ましくは5μm以上)である第3の導電層を有する。そして、前記金属基材乃至前記第3の導電層を含む組立体を封止するとともに、前記第1の開口部における前記第3の導電層に通じる第1のコンタクトホール、及び前記第2の開口部における前記第3の導電層に通じる第2のコンタクトホールの少なくとも一方を有する第2の絶縁樹脂膜を有する。そして、前記第1のコンタクトホールにおける前記第3の導電層の表面を含む前記第2の絶縁樹脂膜の表面の所定領域に形成された第1の電極パッドと、前記第2のコンタクトホールにおける前記第3の導電層の表面を含む前記第2の絶縁樹脂膜の表面の所定領域に形成された第2の電極パッドと、を有する。
【0012】
本発明の第2の視点においては、コンデンサを内蔵する印刷配線板において、表面の一部又は全部が粗化されたアルミニウムよりなる金属基材と、少なくとも前記金属基材の粗化された表面を覆って形成された誘電体膜と、前記誘電体膜の表面を覆って形成された導電性高分子膜と、前記導電性高分子膜の表面の少なくとも一部に形成された導電性ペースト膜と、前記金属基材乃至前記導電性ペースト膜を含む組立体を封止するとともに、前記金属基材に通じる第1の開口部を有し、かつ、前記導電性ペースト膜に通じる第2の開口部を有する第1の絶縁樹脂膜と、を備える。そして、前記第1の開口部における前記金属基材の表面に形成され、かつ、亜鉛よりなる第1の導電層を有する。そして、前記第1の開口部における前記第1の導電層の表面に形成されるとともに、前記第2の開口部における前記導電性ペースト膜の表面に形成され、かつ、ニッケルめっき又はパラジウムめっきよりなる第2の導電層を有する。そして、前記第1の開口部における前記第2の導電層の表面に形成されるとともに、前記第2の開口部における前記第2の導電層の表面に形成され、前記第2の導電層よりも電気伝導性の高い金属めっきよりなり、かつ、膜厚が2μm以上(好ましくは5μm以上)である第3の導電層を有する。そして、前記金属基材乃至前記第3の導電層を含む組立体を封止するとともに、前記第1の開口部における前記第3の導電層に通じる第1のコンタクトホール、及び前記第2の開口部における前記第3の導電層に通じる第2のコンタクトホールの少なくとも一方を有する第2の絶縁樹脂膜を有する。そして、前記第1のコンタクトホールにおける前記第3の導電層の表面を含む前記第2の絶縁樹脂膜の表面の所定領域に形成された第1の電極パッドと、前記第2のコンタクトホールにおける前記第3の導電層の表面を含む前記第2の絶縁樹脂膜の表面の所定領域に形成された第2の電極パッドと、を有する。
【0013】
本発明の第3の視点においては、多層配線板において、前記印刷配線板の上層及び下層の少なくとも一方に、絶縁層と配線層とが交互に積層されてなることを特徴とする。
【0014】
本発明の第4の視点においては、半導体装置において、半導体チップと、前記印刷配線板又は前記多層配線板よりなる配線板と、を搭載することを特徴とする。
【0015】
以下の説明からも明らかとされるように、上記目的は特許請求の範囲の各請求項の本発明によっても同様にして達成される。
【0016】
【発明の実施の形態】
本発明の実施形態1に係る印刷配線板について図面を用いて説明する。図1及び図2は、本発明の実施形態1に係る印刷配線板の構成を模式的に示した部分断面図である。図2(A)、図2(B)は、図1の丸で囲んだAの領域(第1のコンタクトホール19a周辺部)、Bの領域(第2のコンタクトホール19b周辺部)をそれぞれ拡大して示した部分拡大図である。この印刷配線板10は、金属基材11、誘電体膜12、導電性高分子膜13、導電性ペースト膜14、第1の絶縁樹脂膜15、第1の導電層16、第2の導電層17、第3の導電層18a、18b、第2の絶縁樹脂膜19、第1の電極パッド20a、第2の電極パッド20b、を有する。
【0017】
金属基材11は、表面の一部(例えば、陽極接続用ビアが配される領域及びその周辺領域を除く部分)又は表面全部が粗化処理(例えば、エッチング処理)された細かい凹凸面を有するアルミニウムよりなる部材である。アルミニウム板をコア基板とすれば、基板の厚みを薄くしながら、必要な強度を保つことができる。また、金属基材11の粗化処理された表面粗さは、一例として、1〜50μm(マイクロメートル)程度とされる。
【0018】
誘電体膜12は、少なくとも金属基材11の粗化された凹凸面を覆って形成されている。誘電体膜12には、例えば、酸化アルミニウム、酸化チタン、チタン酸バリウム、酸化タンタル、BST、PZT等の金属酸化物を用いることができ、2種以上の金属酸化物を組み合わせた複合膜も用いることができる。また、誘電体膜12には、酸化アルミニウムの比誘電率(約ε=9.0)以上の高誘電物質を用いることが好ましい。誘電体膜12の膜厚は、例えば、酸化アルミニウムの場合、数百pm(ピコメートル)〜数十nm(ナノメートル)とされる。誘電体膜12の形成は、金属基材11の表面を酸化処理することで行ってもよいし、スパッタリング法等の成膜法で行ってもよい。このように、本実施形態によれば、粗化処理により表面積が拡大された金属基材11に、薄膜の誘電体膜12が形成されたことで、コンデンサの厚み(電極間の距離)が縮減し、誘電体膜12が、下地となった金属基材11の表面の凹凸に追従した凹凸となり、誘電体及び電極の表面積が拡大し、コンデンサの静電容量は増大している。
【0019】
導電性高分子膜13は、誘電体膜12の表面を覆って形成された対向電極である。誘電体膜12を、導電性高分子膜13で覆うことで絶縁性が確保されている。導電性高分子膜13には、例えば、ポリピロール、ポリアセチレン、ポリアニリン、ポリアリレーン、ポリアリレーンビニレン、ポリチオフェン、ポリ−3−アルキルチオフェン等を用いることができ、2種以上の組み合わせでもよく、その中でもポリピロールを用いることが好ましい。導電性高分子膜13の膜厚は、例えば、10〜50μmとされる。
【0020】
導電性ペースト膜14は、導電性高分子膜13の表面の少なくとも一部(第2の電極用の接続ビアで接続を行う箇所を含む領域)に形成されている。導電性ペースト膜14として、カーボンペースト層上に銀ペースト層を形成した2層構造よりなる膜を用いることが好ましい。導電性ペースト層14の膜厚は、例えば、カーボンペーストと銀ペーストの2層からなる場合、5〜20μmとされる。
【0021】
第1の絶縁樹脂膜15は、金属基材11乃至導電性ペースト膜14を含む組立体を封止する絶縁性の樹脂膜である。第1の絶縁樹脂膜15は、金属基材11に通じる第1の開口部15aを有し、導電性ペースト膜14に通じる第2の開口部15bを有し、第1の絶縁樹脂膜15を貫通する貫通部15cを有する。第1の絶縁樹脂膜15として、例えば、感光性ソルダーレジスト(太陽インキ製造社製PSR4000 NAS−90−TY,タムラ化研社製 DSR 2200 BGX−8等)等を用いることができる。
【0022】
第1の導電層16は、第1の開口部15aにおける金属基材11(アルミニウム)の表面に形成され、かつ、亜鉛よりなる導電層である。第1の導電層16は、例えば、粒径1μm程度の多数の結晶性亜鉛を金属基材11(アルミニウム)に置換析出させている。第1の導電層16を設けるのは、金属基材11に係るアルミニウムは酸やアルカリに弱いため(活性が大きいため)、アルミニウムの表面に既存の銅めっき、ニッケルめっき等を成膜させることが困難だからであり、アルミニウムの表面が酸化してしまって良好なめっき密着が得られないからである。その点、亜鉛よりなる第1の導電層16を形成することで、金属基材11と第1の導電層16が良好に密着し、かつ、亜鉛上に銅めっきやニッケルめっきを行うことが可能となる。ここで、第1の導電層16の形成方法は、例えば、ダブルジンケート法又はジンケート法である。ダブルジンケート法では、例えば、アルカリ脱脂工程、酸性エッチング工程、活性化工程、第1の亜鉛置換工程、亜鉛剥離工程、第2の亜鉛置換工程の順に行われ、各工程における薬品(いずれもメルテックス社製)、濃度、温度、時間は、表1に示すとおりである。ジンケート法では、例えば、アルカリ脱脂工程、酸性エッチング工程、活性化工程、亜鉛置換工程の順に行われる。
【0023】
【表1】
【0024】
第2の導電層17は、第1の開口部15aにおける第1の導電層16の表面に形成された導電層である。すなわち、第1の導電層16を介して、第2の導電層17と金属基材11とは電気的接続が行われている。第2の導電層17には、ニッケルめっき又はパラジウムめっきを用いることができる。ニッケルめっき又はパラジウムめっきの形成には、例えば、既存の電解めっき法、無電解めっき法を用いることができる。このようなニッケルめっき又はパラジウムめっきは、亜鉛よりなる第1の導電層16と良好な密着性を有することができるとともに、耐食性の向上、低接触抵抗等の効果がある。また、ニッケルめっき又はパラジウムめっきを行った後は、既存の電解銅めっき法、無電解銅めっき法のいずれの方法も可能となる。第2の導電層17の厚さは、例えば、1μm以上10μm以下であり、好ましくは3μm以上7μm以下である。
【0025】
第3の導電層18aは、第1の開口部15aにおける第2の導電層17の表面に形成された陽極取り出し用の導電層である。第3の導電層18bは、第2の開口部15bにおける導電性ペースト膜14の表面に形成された陰極取り出し用の導電層である。第3の導電層18a、18bには、第2の導電層よりも電気伝導性の高い金属めっき、例えば、銅めっき、金めっき、銀めっき等を用いることができる。第3の導電層18a、18bの形成には、例えば、既存の電解めっき法、無電解めっき法を用いることができる。第3の導電層18a、18bの厚さは、当該第3の導電層18a、18bにレーザ(例えば、CO2レーザ、UV−YAGレーザ)を照射しても当該レーザを前記第3の導電層で止めることができる厚さであればよく、例えば、2μm以上であり、好ましくは5μm以上25μm以下であり、より好ましくは10μm以上20μm以下である。
【0026】
第2の絶縁樹脂膜19は、金属基材11乃至第3の導電層18a、18bを含む組立体を封止する絶縁性の樹脂膜である。また、第2の絶縁樹脂膜19は、第1の開口部15aにおける第3の導電層18aに通じる陽極接続用の第1のコンタクトホール19aを有し、第2の開口部15bにおける第3の導電層18bに通じる陰極接続用の第2のコンタクトホール19bを有し、貫通部15cにおける第2の絶縁樹脂膜19を貫通するスルーホール用の貫通孔19cを有する。第2の絶縁樹脂膜19には、例えば、市販の絶縁樹脂フィルムや絶縁樹脂付き銅箔を用いることができる。絶縁樹脂として、例えば、エポキシ樹脂、フェノール樹脂、ポリエステル樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フッ素樹脂、ベンゾシクロブテン樹脂、ポリフェニレンエーテル樹脂、液晶ポリマー等の非感光性絶縁樹脂を用いることができる。また、絶縁樹脂を塗布して、第2の絶縁樹脂膜19の形成を行ってもよい。第1のコンタクトホール19a、第2のコンタクトホール19b及び貫通孔19cは、例えば、第2の絶縁樹脂膜19にレーザ(例えば、CO2レーザ、UV−YAGレーザ)を照射することによって形成することができる。第1のコンタクトホール19a、第2のコンタクトホール19b及び貫通孔19cを形成するときのレーザの選択について、レーザのエネルギー量や回路の微細度合いにもよるが、例えば、径が約75μm以上の穴を形成するときはCO2レーザが適しており、径が約75μm以下の穴を形成するときはUV−YAGレーザが適している。
【0027】
第1の電極パッド20aは、第1のコンタクトホール19aにおける第3の導電層18aの表面を含む第2の絶縁樹脂膜19の表面の所定領域に形成された金属層である。第2の電極パッド20bは、第2のコンタクトホール19bにおける第3の導電層18bの表面を含む第2の絶縁樹脂膜19の表面の所定領域に形成された金属層である。また、印刷配線板10は、基板の貫通孔19cの表面に貫通接続するためのスルーホール20c(めっきスルーホール)を備えており、表面と裏面間での信号配線が可能である。第1の電極パッド20a、第2の電極パッド20b及びスルーホール20cには、例えば、無電解めっき、電解めっき等による銅等の電極材料を用いることができ、第3の導電層18a、18bと同じ材料を用いてもよい。銅等の電極材料を被着する際、印刷配線板の図示されない導体パターンと、貫通孔19cの表面にも、銅等の電極材料が被着される。
【0028】
この印刷配線板10は、金属基材11を陽極(+)とし、誘電体膜12を介して導電性ペースト膜14側を陰極(−)としており、この間に、電荷を蓄積する。
【0029】
なお、図1の断面図で示す金属基材11aと11bは一体である。この印刷配線板10を上面からみた場合、金属基材11aと11bの平面形状は、環状、π状等任意のパターンであってよい(図示せず)。
【0030】
図2(A)に示すように、第1のコンタクトホール19a付近には、金属基材11に第1の導電層16、第2の導電層17及び第3の導電層18aを介して接続される第1の電極パッド20aが設けられている。金属基材11の表面には、図示した範囲内において誘電体膜、導電性高分子膜及び導電性ペースト膜は形成されていない。
【0031】
図2(B)に示すように、第2のコンタクトホール19b付近には、金属基材11の対向電極である導電性高分子膜13に導電性ペースト膜14及び第3の導電層18bを介して接続される第2の電極パッド20bが設けられている。
【0032】
かかる構成の本実施形態によれば、誘電体膜12の厚さを極めて薄く形成することができ、金属基材11の粗化処理により電極の表面積を増大させ、導電性高分子膜13を金属基材11の粗化面に良好な追従性で被覆することができ、このため実質的に、金属基材11の対向電極及び誘電体膜12の表面積を増大させることが可能となり、高い静電容量を実現することができる。また、第1の開口部15a及び第2の開口部15bへの第3の導電層18a、18bを形成する際(例えば、電解銅めっきする際)、導電性高分子膜13は導電性ペースト膜14若しくは第1の絶縁樹脂膜15で覆われており、めっき液に直接接することがないので、導電性高分子膜13が破壊され電気特性劣化(静電容量低下やリーク電流増加)を引き起こすことがない。また、レーザによって第2の絶縁樹脂膜19に開口した第1のコンタクトホール19a及び第2のコンタクトホール19bの底では、常に十分に厚い第3の導電層18a、18bが表面となるので、レーザを確実に第3の導電層18a、18bで止めることができ、過剰に掘り込んで金属基材11、誘電体膜12及び導電性高分子膜13を露出させることがないので、第1のコンタクトホール19a及び第2のコンタクトホール19bへの安定した第1の電極パッド20a及び第2の電極パッド20bの形成(例えば、銅めっき析出)とビア接続を得ることができる。さらに、高い静電容量のコンデンサを実現するとともに、基板を貫通するスルーホール20cが形成され、基板の表面と裏面に所望のパターンが形成され、インターポーザとしての基板としての役割も果たしている。
【0033】
次に、本発明の実施形態1に係る印刷配線板の製造方法について説明する。図3及び図4は、本発明の実施形態1に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。なお、図3及び図4は、単に、図面作成の都合で分図されている。
【0034】
まず、図3(A)に示すように、金属基材11(例えば、箔状のアルミニウム板)を用意する(ステップA1)。次に、図3(B)に示すように、金属基材11の所望の位置に、ドリル加工等により、穴明けし、貫通穴11c形成する(ステップA2)。
【0035】
次に、図3(C)に示すように、金属基材11の表面上の、陽極接続用ビアを形成する箇所を含む領域にテンポラリーマスク22(絶縁性のレジスト)を形成する(ステップA3)。ここで、テンポラリーマスク22の形成は、金属基材11の表面の粗化処理の前に行われる。テンポラリーマスク22としては、例えば、市販の感光性ドライフィルム等を用いることができる。テンポラリーマスク22は、例えば、感光性ドライフィルムを熱圧着ラミネータで両面に貼り付け、所望のパターンを有するフォトマスクを介して紫外線を照射して感光性ドライフィルムを選択的に硬化させ、その後、未露光部を現像液で除去することによって形成することができる。
【0036】
次に、このテンポラリーマスク22をマスクとして、金属基材11の表面の粗化処理を行う(ステップA4)。この粗化処理は、例えば、エッチングによって行われる。その際、テンポラリーマスク22で覆われた表面以外の金属基材11の表面には凹凸を形成する。当然のことながら、テンポラリーマスク22が塗布された箇所の金属基材11の表面は粗化処理されない。
【0037】
次に、コンデンサ用の誘電体として、金属基材11の粗化処理された表面の凹凸に追従するようにして、誘電体膜12(例えば、酸化アルミニウム)を形成する(ステップA5)。誘電体膜12の膜厚は数百pm〜数十nmとする。粗化処理により表面積が拡大された誘電体膜が形成されるので静電容量が増大する。テンポラリーマスク22が塗布された箇所の金属基材11の表面には誘電体膜12は形成されない。
【0038】
次に、誘電体膜12の上に、導電性高分子膜13(例えば、ポリピロール膜)を形成する(ステップA6)。導電性高分子膜13の膜厚は10〜20μmとする。テンポラリーマスク22が塗布された箇所の金属基材11の表面には導電性高分子膜は形成されない。テンポラリーマスク22の側面は、ポリピロール膜13の端部と当接している。この後、テンポラリーマスク22を剥がす(ステップA7)ことで、図3(D)に示すような組立体(基板)ができる。
【0039】
次に、図3(E)に示すように、導電性高分子膜13の表面上の、陰極接続用ビアを形成する箇所を含む領域に、導電性ペースト膜14を形成する(ステップA8)。ここでの導電性ペースト膜14は、カーボンペーストと、銀ペーストの2層からなる。導電性ペースト膜14は、インクジェット方式又はスクリーン方式などの印刷により形成することができる。
【0040】
次に、図3(F)に示すように、金属基材11乃至導電性ペースト膜14を含む組立体全体を第1の絶縁樹脂膜15(感光性絶縁樹脂)で覆い、フォトリソグラフィ法(ここでは、露光、現像のみ)により、陽極接続用ビア及び陰極接続用ビアのそれぞれに対応する第1の開口部15a及び第2の開口部15bを形成した後、第1の絶縁樹脂膜15を硬化させる(ステップA9)。この時点では、金属基材11の貫通穴11cの箇所にも第1の絶縁樹脂膜15が覆われており、スルーホールに対応する貫通部15cが存在する。
【0041】
次に、図4(A)に示すように、第2の開口部15b含む領域をマスキングするテンポラリーマスク23(絶縁性のレジスト)を形成する(ステップA10)。この時点では、第1の開口部15aはマスキングされておらず、金属基材11が露出している。テンポラリーマスク23は、前記テンポラリーマスク22と同様な方法で形成される。
【0042】
次に、第1の開口部15aから露出している金属基材11の表面に第1の導電層16(亜鉛)を形成する(ステップA11)。ここでの第1の導電層16(亜鉛)の形成は、ダブルジンケート法又はジンケート法であり、これにより第1の開口部15aから露出した金属基材11(アルミニウム)の表面に、選択的に第1の導電層16(亜鉛)を析出させることができる。なお、この時点ではテンポラリーマスク23は剥がされていない。
【0043】
次に、図4(B)に示すように、第1の開口部15aから露出している第1の導電層16(亜鉛)の表面に第2の導電層17(ニッケルめっき又はパラジウムめっき)を形成する(ステップA12)。第2の導電層17の膜厚は、1〜10μmとする。ここでは、第1の開口部15aから露出した第1の導電層16(亜鉛)の表面に、選択的に第2の導電層17(ニッケルめっき又はパラジウムめっき)を成膜させることができる。なお、この時点ではテンポラリーマスク23は剥がされていない。
【0044】
次に、テンポラリーマスク23を剥がした後、図4(C)に示すように、第1の開口部15aから露出している第2の導電層17(ニッケルめっき又はパラジウムめっき)の表面、及び第2の開口部15bから露出している導電性ペースト膜14(例えば、カーボンペースト、銀ペースト)の表面に、それぞれ第3の導電層18a(例えば、銅めっき)及び第3の導電層18b(例えば、銅めっき)を形成する(ステップA13)。第3の導電層の膜厚は、5〜25μmとする(なお、めっき前処理の酸洗により溶解する分を見込んで、この数値範囲に1〜2μm加えてもよい)。ここでは、第1の開口部15aから露出した第2の導電層17(ニッケルめっき又はパラジウムめっき)の表面、及び第2の開口部15bから露出している導電性ペースト膜14(カーボンペースト、銀ペースト)の表面に、選択的に第3の導電層18a、18b(銅めっき)を成膜させることができる。
【0045】
次に、第1の絶縁樹脂膜15をマスクとして、第3の導電層18a、18b(例えば、銅めっき)の表面の粗化処理が行われる(ステップA14)。この粗化処理は、例えば、公知の黒化還元処理、ソフトエッチング等によって行われる。その際、第1の絶縁樹脂膜15で覆われた表面以外の第3の導電層18a、18bの表面には凹凸を形成する。
【0046】
次に、組立体の表面に第2の絶縁樹脂膜19(例えば、エポキシ樹脂)を形成する(ステップA15)。ここで、第2の絶縁樹脂膜19は、絶縁樹脂付き銅箔を用いる場合、組立体の上下面に絶縁樹脂付き銅箔を貼り、真空積層プレスすることにより形成できる。また、絶縁樹脂フィルムを用いる場合、組立体の上下面に絶縁樹脂フィルムを真空ラミネータで貼り付け、その後、硬化させることにより第2の絶縁樹脂膜19を形成することができる。また、絶縁樹脂を塗布して第2の絶縁樹脂膜19を形成してもかまわない。
【0047】
次に、第2の絶縁樹脂膜19のスルーホールを設ける場所にスルーホール用の貫通孔19cをレーザ(例えば、CO2レーザ、UV−YAGレーザ)加工で形成し、陽極接続用の第1のコンタクトホール19a、及び陰極接続用の第2のコンタクトホール19bをレーザ(例えば、CO2レーザ、UV−YAGレーザ)加工で形成する(ステップA16)。第1のコンタクトホール19a及び第2のコンタクトホール19bでは、第3の導電層18a、18bの上面まで第2の絶縁樹脂膜19を除去し、第3の導電層18a、18bを露出させる。レーザの条件について、例えば、CO2レーザでは、装置が三菱電機製レーザ加工機、パルスあたりのエネルギー量が2〜10mJ、パルス幅が2〜10μ秒、ショット数が3〜10ショット、加工方法がバースト加工、サイクル加工、及びトレパニング加工とすることができる。また、例えば、UV−YAGレーザでは、装置が三菱電機製レーザ加工機、パルスあたりのエネルギー量が0.01〜0.05mJ、パルス幅が100〜500n秒、ショット数が30〜200ショット、加工方法がバースト加工、及びトレパニング加工とすることができる。
【0048】
次に、第1のコンタクトホール19a、第2のコンタクトホール19bの壁面やビア底、及び貫通孔19cの壁面に付着したコンタミネーションを除去するために、過マンガン酸液で洗浄する(ステップA17)。
【0049】
次に、めっきの密着性を増強させるため、第2の絶縁樹脂膜19(例えば、エポキシ樹脂)の表面の化学粗化を行ない、その後、基板表面全体(ビア底も含む)に無電解銅めっきでシード層を形成する(ステップA18)。ここで、化学粗化には、例えば、公知のデスミア、樹脂粗化処理等を用いることができる。
【0050】
次に、回路形成用のドライフィルムを基板にラミネートしてからマスク露光、現像工程を経て、所望の配線パターンを形成した後、電解銅めっきで配線パターン(第1の電極パッド20a、第2の電極パッド20b、スルーホール20c、回路20dを含む)を形成する(ステップA19)。なお、両面の配線パターンをスルーホールめっきにより接続するスルーホールめっき技術として、例えばアディティブ法等が用いられるが、本発明は、かかる手法に限定されるものではない。
【0051】
最後に、ドライフィルムを剥がす(同時にシード層も除去される)(ステップA20)。以上の工程により、図4(D)の構成の印刷配線板が形成される。
【0052】
本実施形態の製造方法によれば、第1の開口部15a及び第2の開口部15bへの第3の導電層18a、18bを形成する際(例えば、電解銅めっきする際)、導電性高分子膜13は導電性ペースト膜14及び第1の絶縁樹脂膜15で覆われており、めっき液に直接接することがない。また、レーザによって第2の絶縁樹脂膜19に開口した第1のコンタクトホール19a及び第2のコンタクトホール19bの底では、常に十分に厚い第3の導電層18a、18bが表面となるので、レーザを確実に第3の導電層18a、18bで止めることができ、過剰に掘り込んで金属基材11、誘電体膜12及び導電性高分子膜13を露出させることがない。
【0053】
次に、本発明の実施形態2に係る印刷配線板について図面を用いて説明する。図5及び図6は、本発明の実施形態2に係る印刷配線板の構成を模式的に示した部分断面図である。図6(A)、図6(B)は、図5の丸で囲んだAの領域(第1のコンタクトホール19a周辺部)、Bの領域(第2のコンタクトホール19b周辺部)をそれぞれ拡大して示した部分拡大図である。この印刷配線板10は、金属基材11、誘電体膜12、導電性高分子膜13、導電性ペースト膜14、第1の絶縁樹脂膜15、第1の導電層16、第2の導電層17a、17b、第3の導電層18a、18b、第2の絶縁樹脂膜19、第1の電極パッド20a、第2の電極パッド20b、を有する。
【0054】
実施形態2に係る印刷配線板は、第2の導電層17bを有する点で、実施形態1に係る印刷配線板と異なる。実施形態2に係る印刷配線板の第2の導電層17b以外の構成は、実施形態1に係る印刷配線板の対応する構成と同様である。
【0055】
第2の導電層17bは、第2の開口部15bにおける導電性ペースト膜14の表面に形成されている。第2の導電層17bの材料や膜厚は、実施形態1に係る印刷配線板の第2の導電層17(図1参照)と同様である。第3の導電層18bは、第2の開口部15bにおける第2の導電層17bの表面に形成されている。
【0056】
かかる構成の本実施形態によれば、誘電体膜12の厚さを極めて薄く形成することができ、金属基材11の粗化処理により電極の表面積を増大させ、導電性高分子膜13を金属基材11の粗化面に良好な追従性で被覆することができ、このため実質的に、金属基材11の対向電極及び誘電体膜12の表面積を増大させることが可能となり、高い静電容量を実現することができる。また、第1の開口部15a及び第2の開口部15bへの第2の導電層17a、17b及び第3の導電層18a、18bを形成する際(例えば、電解銅めっきする際)、導電性高分子膜13は導電性ペースト膜14及び第1の絶縁樹脂膜15で覆われており、めっき液に直接接することがないので、導電性高分子膜13が破壊され電気特性劣化(静電容量低下やリーク電流増加)を引き起こすことがない。また、レーザによって第2の絶縁樹脂膜19に開口した第1のコンタクトホール19a及び第2のコンタクトホール19bの底では、常に十分に厚い第3の導電層18a、18bが表面となるので、レーザを確実に第3の導電層18a、18bで止めることができ、過剰に掘り込んで金属基材11、誘電体膜12及び導電性高分子膜13を露出させることがないので、第1のコンタクトホール19a及び第2のコンタクトホール19bへの安定した第1の電極パッド20a及び第2の電極パッド20bの形成(例えば、銅めっき析出)とビア接続を得ることができる。さらに、高い静電容量のコンデンサを実現するとともに、基板を貫通するスルーホール20cが形成され、基板の表面と裏面に所望のパターンが形成され、インターポーザとしての基板としての役割も果たしている。
【0057】
次に、本発明の実施形態2に係る印刷配線板の製造方法について説明する。図7及び図8は、本発明の実施形態2に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した部分断面図である。なお、図7及び図8は、単に、図面作成の都合で分図されている。
【0058】
実施形態2に係る印刷配線板の製造方法は、実施形態1に係る印刷配線板の製造方法におけるステップA1〜A11、A14〜A20と共通し、ステップA12及びA13と異なる。
【0059】
実施形態2に係る印刷配線板の製造方法では、実施形態1に係る印刷配線板の製造方法におけるステップA1〜A11を行った後(図8(B)参照)、テンポラリーマスク23を剥がし、その後、第1の開口部15aから露出している第1の導電層16(亜鉛)の表面に第2の導電層17a(ニッケルめっき又はパラジウムめっき)を形成するとともに、第2の開口部15bから露出している導電性ペースト膜14(カーボンペースト、銀ペースト)の表面に第2の導電層17b(ニッケルめっき)を形成する。次に、第1の開口部15aから露出している第2の導電層17a(ニッケルめっき又はパラジウムめっき)の表面、及び第2の開口部15bから露出している第2の導電層17b(ニッケルめっき又はパラジウムめっき)の表面に、それぞれ第3の導電層18a(銅めっき)及び第3の導電層18b(銅めっき)を形成する(図8(C)参照)。その後、実施形態2に係る印刷配線板の製造方法では、実施形態1に係る印刷配線板の製造方法におけるステップA14〜A20を行う。以上の工程により、図8(D)の構成の印刷配線板が形成される。
【0060】
本実施形態の製造方法によれば、第1の開口部15a及び第2の開口部15bに第2の導電層17a、17b及び第3の導電層18a、18bを形成する際(例えば、電解銅めっきする際)、導電性高分子膜13は導電性ペースト膜14及び第1の絶縁樹脂膜15で覆われており、めっき液に直接接することがない。また、レーザによって第2の絶縁樹脂膜19に開口形成した第1のコンタクトホール19a及び第2のコンタクトホール19bの底では、常に十分に厚い第3の導電層18a、18bが表面となるので、レーザを確実に第3の導電層18a、18bで止めることができ、過剰に掘り込んで金属基材11、誘電体膜12及び導電性高分子膜13を露出させることがない。
【0061】
【発明の効果】
本発明に係る印刷配線板によれば、電極表面を粗化処理して電極の表面積を増大させ、比誘電率の高い酸化皮膜を薄く形成して、コンデンサの電極間の距離を薄くし、大静電容量のコンデンサを内蔵した印刷配線板を実現している。これにより、インターポーザ等の基板内に大静電容量のコンデンサを内蔵することを可能としている。
【0062】
また、本発明に係る印刷配線板によれば、導電性高分子膜が第1の絶縁樹脂膜及び導電性ペースト膜で覆われており、めっき液に直接接することがないので、導電性高分子膜が破壊され電気特性劣化(静電容量低下やリーク電流増加)を引き起こすことがない。これにより、信頼性の高い接続ビアを形成することができる。
【0063】
また、本発明に係る印刷配線板によれば、レーザによる第2の絶縁樹脂膜への穴あけの際、レーザを確実に第3の導電層で止めることができ、過剰に掘り込んで金属基材、誘電体膜及び導電性高分子膜を露出させることがない。これにより、信頼性の高い接続ビアを形成することができる。
【0064】
また、本発明に係る印刷配線板によれば、陽極の電極と陰極の電極との電気的な絶縁性が確保されており、印刷配線板における配線の引き回し等に支障をきたすことなく、設計自由度を確保しながら、高静電容量のキャパシタを基板内に形成することを可能としている。
【0065】
また、本発明の半導体装置によれば、デカップリングコンデンサ、ノイズフィルタ、大容量のキャパシタアレイ等を内蔵したパッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明の実施形態1に係る印刷配線板の構成を模式的に示した部分断面図である。
【図2】本発明の実施形態1に係る印刷配線板の構成を模式的に示した部分断面図(拡大)である。
【図3】本発明の実施形態1に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第1の部分断面図である。
【図4】本発明の実施形態1に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第2の部分断面図である。
【図5】本発明の実施形態2に係る印刷配線板の構成を模式的に示した部分断面図である。
【図6】本発明の実施形態2に係る印刷配線板の構成を模式的に示した部分断面図(拡大)である。
【図7】本発明の実施形態2に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第1の部分断面図である。
【図8】本発明の実施形態2に係る印刷配線板の断面を主たる製造工程について工程順に模式的に示した第2の部分断面図である。
【図9】従来例に係る印刷配線板の構成を模式的に示した部分断面図(拡大)である。
【図10】比較例に係る印刷配線板の構成を模式的に示した部分断面図(拡大)である。
【符号の説明】
10 印刷配線板
11、11a、11b、111、211 金属基材(アルミニウム)
11c 貫通穴
12、112、212 誘電体膜
13、213 導電性高分子膜
14 導電性ペースト膜(カーボンペースト、銀ペースト)
15 第1の絶縁樹脂膜(感光性絶縁樹脂)
15a 第1の開口部
15b 第2の開口部
15c 貫通部
16 第1の導電層(亜鉛)
17、17a、17b 第2の導電層(ニッケル又はパラジウムめっき)
18a、18b、118、218 第3の導電層(銅めっき)
19、119、219 第2の絶縁樹脂膜(非感光性絶縁樹脂)
19a、119a 第1のコンタクトホール(陽極接続用)
19b、119b、219b 第2のコンタクトホール(陰極接続用)
19c 貫通孔(スルーホール用)
20a、120a 第1の電極パッド(銅めっき)
20b、120b、220b 第2の電極パッド(銅めっき)
20c スルーホール(銅めっき)
20d 回路(銅めっき)
22、23 テンポラリーマスク[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a printed wiring board, a multilayer wiring board, and a semiconductor device with a built-in capacitor, and more particularly to a printed wiring board, a multilayer wiring board, and a semiconductor device that can form a highly reliable connection via.
[0002]
[Prior art]
For example, the following Patent Document 1 is referred to as a conventional printed wiring board in which a capacitor is built in a substrate.
[0003]
[Patent Document 1]
JP 2001-320171 A
[0004]
Patent Document 1 discloses a capacitor dielectric layer made of aluminum oxide formed so as to cover the surface of a metal substrate made of aluminum, and a capacitor electrode copper plating formed so as to cover the surface of the capacitor dielectric layer. A first contact hole communicating with the metal substrate is formed by opening a laser in the capacitor dielectric layer, and the capacitor electrode copper plating layer communicates with the first contact hole. A second contact hole having a diameter larger than the diameter of the first contact hole is formed to open, and an insulating layer made of a non-photosensitive resin is formed on the copper plating layer for the capacitor electrode. , A via hole for contact with a metal base material that leads to the metal base material through each of the second contact hole and the first contact hole is formed by a laser. A via hole for capacitor electrode contact that leads to the copper plating layer for capacitor electrode is formed in the insulating layer by a laser, and the inner wall of the via hole for metal substrate contact is electrically connected to the metal substrate for metal substrate contact A configuration is disclosed in which a copper plating layer is formed and a capacitor electrode contact copper plating layer electrically connected to the capacitor electrode copper plating layer is formed on the inner wall of the capacitor electrode contact via hole. This eliminates the need to embed the chip capacitor in the interlayer insulating film, makes it possible to reduce the thickness of the interlayer insulating film and reduce the thickness of the entire multilayer wiring board.
[0005]
[Problems to be solved by the invention]
However, when the
[0006]
Further, when the copper plating 118 for the capacitor electrode is as thin as a metal sputter film, when the
[0007]
By the way, in Patent Document 1, the surface of an aluminum substrate is subjected to oxygen plasma treatment to oxidize the surface layer portion, and the surface layer portion is made of Al. 2 O 3 Dielectric film for capacitors made of Al or Al 2 O 3 By depositing the powder consisting of on the surface of the aluminum substrate and firing it, Al 2 O 3 It is described that a capacitor dielectric film can be formed. However, it cannot be said that an aluminum oxide film formed by firing powder or the like can cope with the required thinning.
[0008]
A first object of the present invention is to provide a printed wiring board, a multilayer wiring board, and a semiconductor device capable of forming a connection via (contact hole) with high reliability.
[0009]
A second object of the present invention is to provide a printed wiring board, a multilayer wiring board, and a semiconductor device that can cope with a reduction in the thickness of a capacitor dielectric film.
[0010]
[Means for Solving the Problems]
When the capacitor electrode contact hole is formed by a laser, the thickness of the capacitor electrode copper plating layer is set to several to several tens of μm so that the laser can be stopped near the surface of the capacitor electrode copper plating layer. It is effective to increase the thickness. In order to ensure insulation when the capacitor dielectric layer is thinned (capacity increase), the capacitor dielectric layer is made of a conductive polymer film made of a solid electrolyte material (for example, polypyrrole). It is effective to cover with. Therefore, if such a configuration in which the copper plating layer for capacitor electrodes and the conductive polymer film are combined, the advantageous effects of both the conductive polymer film and the copper plating layer for capacitor electrodes can be enjoyed. It is considered that the above object can be achieved. However, in order to deposit the
[0011]
In a first aspect of the present invention, in a printed wiring board incorporating a capacitor, a metal base material made of aluminum whose surface is partially or entirely roughened, and at least a roughened surface of the metal base material. A dielectric film formed to cover, a conductive polymer film formed to cover the surface of the dielectric film, and a conductive paste film formed on at least a part of the surface of the conductive polymer film; And sealing the assembly including the metal base material to the conductive paste film, having a first opening leading to the metal base material, and having a first opening leading to the conductive paste film A first insulating resin film. And it has the 1st conductive layer which is formed in the surface of the said metal base material in a said 1st opening part, and consists of zinc. And it has the 2nd conductive layer which is formed in the surface of the said 1st conductive layer in a said 1st opening part, and consists of nickel plating or palladium plating. And formed on the surface of the second conductive layer in the first opening and formed on the surface of the conductive paste film in the second opening, and more electrically than the second conductive layer. It has the 3rd conductive layer which consists of metal plating with high conductivity, and whose film thickness is 2 micrometers or more (preferably 5 micrometers or more). And while sealing the assembly containing the said metal base material thru | or said 3rd conductive layer, the 1st contact hole which leads to the said 3rd conductive layer in the said 1st opening part, and the said 2nd opening A second insulating resin film having at least one of the second contact holes communicating with the third conductive layer. A first electrode pad formed in a predetermined region of the surface of the second insulating resin film including the surface of the third conductive layer in the first contact hole; and the second electrode in the second contact hole. And a second electrode pad formed in a predetermined region on the surface of the second insulating resin film including the surface of the third conductive layer.
[0012]
In a second aspect of the present invention, in a printed wiring board incorporating a capacitor, a metal base material made of aluminum whose surface is partially or entirely roughened, and at least a roughened surface of the metal base material. A dielectric film formed to cover, a conductive polymer film formed to cover the surface of the dielectric film, and a conductive paste film formed on at least a part of the surface of the conductive polymer film; And sealing the assembly including the metal base material to the conductive paste film, having a first opening leading to the metal base material, and having a first opening leading to the conductive paste film A first insulating resin film. And it has the 1st conductive layer which is formed in the surface of the said metal base material in a said 1st opening part, and consists of zinc. And formed on the surface of the first conductive layer in the first opening, formed on the surface of the conductive paste film in the second opening, and made of nickel plating or palladium plating A second conductive layer; And formed on the surface of the second conductive layer in the first opening, and formed on the surface of the second conductive layer in the second opening, than the second conductive layer. It has a third conductive layer made of metal plating with high electrical conductivity and a film thickness of 2 μm or more (preferably 5 μm or more). And while sealing the assembly containing the said metal base material thru | or said 3rd conductive layer, the 1st contact hole which leads to the said 3rd conductive layer in the said 1st opening part, and the said 2nd opening A second insulating resin film having at least one of the second contact holes communicating with the third conductive layer. A first electrode pad formed in a predetermined region of the surface of the second insulating resin film including the surface of the third conductive layer in the first contact hole; and the second electrode in the second contact hole. And a second electrode pad formed in a predetermined region on the surface of the second insulating resin film including the surface of the third conductive layer.
[0013]
According to a third aspect of the present invention, in the multilayer wiring board, an insulating layer and a wiring layer are alternately laminated on at least one of an upper layer and a lower layer of the printed wiring board.
[0014]
According to a fourth aspect of the present invention, in a semiconductor device, a semiconductor chip and a wiring board made of the printed wiring board or the multilayer wiring board are mounted.
[0015]
As will be apparent from the following description, the above object can be similarly achieved by the present invention of each claim.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
A printed wiring board according to Embodiment 1 of the present invention will be described with reference to the drawings. 1 and 2 are partial cross-sectional views schematically showing the configuration of a printed wiring board according to Embodiment 1 of the present invention. FIGS. 2A and 2B are enlarged views of the area A (the periphery of the
[0017]
The
[0018]
The
[0019]
The
[0020]
The
[0021]
The first insulating
[0022]
The first
[0023]
[Table 1]
[0024]
The second
[0025]
The third
[0026]
The second insulating
[0027]
The
[0028]
The printed
[0029]
In addition, the
[0030]
As shown in FIG. 2A, in the vicinity of the
[0031]
As shown in FIG. 2B, in the vicinity of the
[0032]
According to this embodiment having such a configuration, the thickness of the
[0033]
Next, a method for manufacturing a printed wiring board according to Embodiment 1 of the present invention will be described. 3 and 4 are partial cross-sectional views schematically showing the cross-section of the printed wiring board according to Embodiment 1 of the present invention in the order of the steps in the main manufacturing process. 3 and 4 are simply separated for convenience of drawing.
[0034]
First, as shown in FIG. 3A, a metal substrate 11 (for example, a foil-like aluminum plate) is prepared (step A1). Next, as shown in FIG. 3B, a hole is drilled at a desired position of the
[0035]
Next, as shown in FIG. 3C, a temporary mask 22 (insulating resist) is formed in a region on the surface of the
[0036]
Next, the surface of the
[0037]
Next, as a capacitor dielectric, a dielectric film 12 (for example, aluminum oxide) is formed so as to follow the roughness of the roughened surface of the metal substrate 11 (step A5). The film thickness of the
[0038]
Next, a conductive polymer film 13 (for example, a polypyrrole film) is formed on the dielectric film 12 (step A6). The film thickness of the
[0039]
Next, as shown in FIG. 3E, a
[0040]
Next, as shown in FIG. 3F, the entire assembly including the
[0041]
Next, as shown in FIG. 4A, a temporary mask 23 (insulating resist) for masking the region including the
[0042]
Next, the 1st conductive layer 16 (zinc) is formed in the surface of the
[0043]
Next, as shown in FIG. 4B, a second conductive layer 17 (nickel plating or palladium plating) is applied to the surface of the first conductive layer 16 (zinc) exposed from the
[0044]
Next, after removing the
[0045]
Next, using the first insulating
[0046]
Next, a second insulating resin film 19 (for example, epoxy resin) is formed on the surface of the assembly (step A15). Here, when using a copper foil with an insulating resin, the second insulating
[0047]
Next, a through
[0048]
Next, in order to remove the contamination adhering to the wall surface and via bottom of the
[0049]
Next, in order to enhance the adhesion of plating, the surface of the second insulating resin film 19 (for example, epoxy resin) is chemically roughened, and then the entire surface of the substrate (including the via bottom) is electrolessly plated with copper. Then, a seed layer is formed (step A18). Here, for the chemical roughening, for example, a known desmear, a resin roughening treatment, or the like can be used.
[0050]
Next, after laminating a dry film for circuit formation on the substrate, a mask exposure and development process are performed to form a desired wiring pattern, and then the wiring pattern (
[0051]
Finally, the dry film is peeled off (the seed layer is also removed at the same time) (Step A20). Through the above steps, a printed wiring board having the configuration shown in FIG. 4D is formed.
[0052]
According to the manufacturing method of the present embodiment, when the third
[0053]
Next, a printed wiring board according to Embodiment 2 of the present invention will be described with reference to the drawings. 5 and 6 are partial cross-sectional views schematically showing the configuration of the printed wiring board according to Embodiment 2 of the present invention. 6A and 6B are enlarged views of the region A (the
[0054]
The printed wiring board according to the second embodiment is different from the printed wiring board according to the first embodiment in that it includes the second
[0055]
The second
[0056]
According to this embodiment having such a configuration, the thickness of the
[0057]
Next, a method for manufacturing a printed wiring board according to Embodiment 2 of the present invention will be described. 7 and 8 are partial cross-sectional views schematically showing the main manufacturing steps in the order of the steps of the printed wiring board according to Embodiment 2 of the present invention. 7 and 8 are simply divided for convenience of drawing.
[0058]
The printed wiring board manufacturing method according to the second embodiment is common to steps A1 to A11 and A14 to A20 in the printed wiring board manufacturing method according to the first embodiment, and is different from steps A12 and A13.
[0059]
In the method for manufacturing a printed wiring board according to Embodiment 2, after performing Steps A1 to A11 in the method for manufacturing a printed wiring board according to Embodiment 1 (see FIG. 8B), the
[0060]
According to the manufacturing method of the present embodiment, when the second
[0061]
【The invention's effect】
According to the printed wiring board of the present invention, the surface of the electrode is roughened to increase the surface area of the electrode, the oxide film having a high relative dielectric constant is formed thinly, the distance between the electrodes of the capacitor is thinned, and the large A printed wiring board with a built-in electrostatic capacitor is realized. This makes it possible to incorporate a capacitor having a large capacitance in a substrate such as an interposer.
[0062]
Further, according to the printed wiring board of the present invention, the conductive polymer film is covered with the first insulating resin film and the conductive paste film, and does not directly contact the plating solution. The film is not destroyed and electrical characteristics are not deteriorated (capacitance reduction or leakage current increase). Thereby, a highly reliable connection via can be formed.
[0063]
Further, according to the printed wiring board of the present invention, the laser can be surely stopped at the third conductive layer when the second insulating resin film is drilled by the laser, and the metal substrate is dug excessively. The dielectric film and the conductive polymer film are not exposed. Thereby, a highly reliable connection via can be formed.
[0064]
Further, according to the printed wiring board according to the present invention, the electrical insulation between the anode electrode and the cathode electrode is ensured, and the design freedom can be achieved without hindering the routing of the wiring on the printed wiring board. It is possible to form a high-capacitance capacitor in the substrate while securing the degree.
[0065]
Further, according to the semiconductor device of the present invention, a package incorporating a decoupling capacitor, a noise filter, a large-capacity capacitor array, and the like can be provided.
[Brief description of the drawings]
FIG. 1 is a partial cross-sectional view schematically showing a configuration of a printed wiring board according to Embodiment 1 of the present invention.
FIG. 2 is a partial cross-sectional view (enlarged) schematically showing the configuration of the printed wiring board according to Embodiment 1 of the present invention.
FIG. 3 is a first partial cross-sectional view schematically showing, in the order of steps, the main manufacturing process of the cross section of the printed wiring board according to Embodiment 1 of the present invention.
FIG. 4 is a second partial cross-sectional view schematically showing, in the order of steps, the main manufacturing process of the cross-section of the printed wiring board according to Embodiment 1 of the present invention.
FIG. 5 is a partial cross-sectional view schematically showing the configuration of a printed wiring board according to Embodiment 2 of the present invention.
FIG. 6 is a partial cross-sectional view (enlarged) schematically showing the configuration of a printed wiring board according to Embodiment 2 of the present invention.
FIG. 7 is a first partial cross-sectional view schematically showing, in order of processes, main manufacturing steps of a cross section of a printed wiring board according to Embodiment 2 of the present invention.
FIG. 8 is a second partial cross-sectional view schematically showing, in the order of steps, a main manufacturing process of a cross-section of a printed wiring board according to Embodiment 2 of the present invention.
FIG. 9 is a partial sectional view (enlarged) schematically showing a configuration of a printed wiring board according to a conventional example.
FIG. 10 is a partial cross-sectional view (enlarged) schematically showing a configuration of a printed wiring board according to a comparative example.
[Explanation of symbols]
10 Printed wiring board
11, 11a, 11b, 111, 211 Metal substrate (aluminum)
11c Through hole
12, 112, 212 Dielectric film
13, 213 Conductive polymer film
14 Conductive paste film (carbon paste, silver paste)
15 First insulating resin film (photosensitive insulating resin)
15a first opening
15b second opening
15c penetration
16 First conductive layer (zinc)
17, 17a, 17b Second conductive layer (nickel or palladium plating)
18a, 18b, 118, 218 Third conductive layer (copper plating)
19, 119, 219 Second insulating resin film (non-photosensitive insulating resin)
19a, 119a First contact hole (for anode connection)
19b, 119b, 219b Second contact hole (for cathode connection)
19c Through hole (for through hole)
20a, 120a First electrode pad (copper plating)
20b, 120b, 220b Second electrode pad (copper plating)
20c Through hole (copper plating)
20d circuit (copper plating)
22, 23 Temporary mask
Claims (15)
少なくとも前記金属基材の粗化された表面を覆って形成された誘電体膜と、
前記誘電体膜の表面を覆って形成された導電性高分子膜と、
前記導電性高分子膜の表面の少なくとも一部に形成された導電性ペースト膜と、
前記金属基材乃至前記導電性ペースト膜を含む組立体を封止するとともに、前記金属基材に通じる第1の開口部を有し、かつ、前記導電性ペースト膜に通じる第2の開口部を有する第1の絶縁樹脂膜と、
前記第1の開口部における前記金属基材の表面に形成され、かつ、亜鉛よりなる第1の導電層と、
前記第1の開口部における前記第1の導電層の表面に形成され、かつ、ニッケルめっき又はパラジウムめっきよりなる第2の導電層と、
前記第1の開口部における前記第2の導電層の表面に形成されるとともに、前記第2の開口部における前記導電性ペースト膜の表面に形成され、前記第2の導電層よりも電気伝導性の高い金属めっきよりなり、かつ、膜厚が2μm以上である第3の導電層と、
を備えることを特徴とする印刷配線板。A metal substrate made of aluminum having a partially or entirely rough surface;
A dielectric film formed to cover at least the roughened surface of the metal substrate;
A conductive polymer film formed over the surface of the dielectric film;
A conductive paste film formed on at least a part of the surface of the conductive polymer film;
Sealing the assembly including the metal base material or the conductive paste film, and having a first opening leading to the metal base material and a second opening leading to the conductive paste film A first insulating resin film having
A first conductive layer formed on the surface of the metal substrate in the first opening and made of zinc;
A second conductive layer formed on the surface of the first conductive layer in the first opening and made of nickel plating or palladium plating; and
It is formed on the surface of the second conductive layer in the first opening and is formed on the surface of the conductive paste film in the second opening, and is more electrically conductive than the second conductive layer. A third conductive layer made of high metal plating and having a thickness of 2 μm or more;
A printed wiring board comprising:
少なくとも前記金属基材の粗化された表面を覆って形成された誘電体膜と、
前記誘電体膜の表面を覆って形成された導電性高分子膜と、
前記導電性高分子膜の表面の少なくとも一部に形成された導電性ペースト膜と、
前記金属基材乃至前記導電性ペースト膜を含む組立体を封止するとともに、前記金属基材に通じる第1の開口部を有し、かつ、前記導電性ペースト膜に通じる第2の開口部を有する第1の絶縁樹脂膜と、
前記第1の開口部における前記金属基材の表面に形成され、かつ、亜鉛よりなる第1の導電層と、
前記第1の開口部における前記第1の導電層の表面に形成されるとともに、前記第2の開口部における前記導電性ペースト膜の表面に形成され、かつ、ニッケルめっき又はパラジウムめっきよりなる第2の導電層と、
前記第1の開口部における前記第2の導電層の表面に形成されるとともに、前記第2の開口部における前記第2の導電層の表面に形成され、かつ、前記第2の導電層よりも電気伝導性の高い金属めっきよりなり、膜厚が2μm以上である第3の導電層と、
を備えることを特徴とする印刷配線板。A metal substrate made of aluminum having a partially or entirely rough surface;
A dielectric film formed to cover at least the roughened surface of the metal substrate;
A conductive polymer film formed over the surface of the dielectric film;
A conductive paste film formed on at least a part of the surface of the conductive polymer film;
Sealing the assembly including the metal base material or the conductive paste film, and having a first opening leading to the metal base material and a second opening leading to the conductive paste film A first insulating resin film having
A first conductive layer formed on the surface of the metal substrate in the first opening and made of zinc;
The second opening formed on the surface of the first conductive layer in the first opening and formed on the surface of the conductive paste film in the second opening and made of nickel plating or palladium plating. A conductive layer of
Formed on the surface of the second conductive layer in the first opening, formed on the surface of the second conductive layer in the second opening, and more than the second conductive layer. A third conductive layer made of metal plating having high electrical conductivity and having a thickness of 2 μm or more;
A printed wiring board comprising:
を備えることを特徴とする請求項1又は2記載の印刷配線板。In the first contact hole leading to the third conductive layer in the first opening and in the second opening, the assembly including the metal base material to the third conductive layer is sealed. A second insulating resin film having at least one second contact hole that communicates with the third conductive layer;
The printed wiring board according to claim 1, further comprising:
請求項1乃至13のいずれか一に記載の前記印刷配線板、又は、請求項14記載の前記多層配線板よりなる配線板と、
を搭載することを特徴とする半導体装置。A semiconductor chip;
The printed wiring board according to any one of claims 1 to 13, or the wiring board comprising the multilayer wiring board according to claim 14,
A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003167620A JP4089520B2 (en) | 2003-06-12 | 2003-06-12 | Printed wiring board, multilayer wiring board, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003167620A JP4089520B2 (en) | 2003-06-12 | 2003-06-12 | Printed wiring board, multilayer wiring board, and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005005500A true JP2005005500A (en) | 2005-01-06 |
JP4089520B2 JP4089520B2 (en) | 2008-05-28 |
Family
ID=34093382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003167620A Expired - Fee Related JP4089520B2 (en) | 2003-06-12 | 2003-06-12 | Printed wiring board, multilayer wiring board, and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4089520B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007113080A (en) * | 2005-10-21 | 2007-05-10 | Aisin Takaoka Ltd | Coated aluminum material |
JP2008108841A (en) * | 2006-10-24 | 2008-05-08 | Nec Toppan Circuit Solutions Inc | Printed circuit board and semiconductor device |
WO2009017271A2 (en) * | 2007-07-31 | 2009-02-05 | Wavenics, Inc | Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof |
JP2021012973A (en) * | 2019-07-08 | 2021-02-04 | 御田 護 | Semiconductor light-emitting device |
-
2003
- 2003-06-12 JP JP2003167620A patent/JP4089520B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007113080A (en) * | 2005-10-21 | 2007-05-10 | Aisin Takaoka Ltd | Coated aluminum material |
JP4667202B2 (en) * | 2005-10-21 | 2011-04-06 | アイシン高丘株式会社 | Aluminum material with corrosion resistant insulation coating for fuel cell components |
JP2008108841A (en) * | 2006-10-24 | 2008-05-08 | Nec Toppan Circuit Solutions Inc | Printed circuit board and semiconductor device |
WO2009017271A2 (en) * | 2007-07-31 | 2009-02-05 | Wavenics, Inc | Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof |
WO2009017271A3 (en) * | 2007-07-31 | 2009-09-24 | Wavenics, Inc | Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof |
JP2021012973A (en) * | 2019-07-08 | 2021-02-04 | 御田 護 | Semiconductor light-emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP4089520B2 (en) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4738299B2 (en) | Capacitor, manufacturing method thereof, and electronic substrate | |
JP5058812B2 (en) | Printed wiring board | |
JP3585796B2 (en) | Multilayer wiring board manufacturing method and semiconductor device | |
US8164920B2 (en) | Printed wiring board | |
US7649748B2 (en) | Multilayer printed wiring board | |
JP4700332B2 (en) | Multilayer printed circuit board | |
JP3956204B2 (en) | MULTILAYER RESIN WIRING BOARD AND METHOD FOR MANUFACTURING THE SAME, METAL PLATE FOR LAMINATED RESIN WIRING BOARD | |
JP3817463B2 (en) | Manufacturing method of multilayer wiring board | |
JP5213094B2 (en) | Method and process for embedding conductive vias in a dielectric layer | |
JP4741616B2 (en) | Method for forming photoresist laminated substrate | |
JP4980419B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
KR20070037671A (en) | Printed-wiring board, multilayer printed-wiring board and manufacturing process therefor | |
US20070145584A1 (en) | Printed wiring board, method for manufacturing same, and circuit device | |
JP2007208263A (en) | Method for manufacturing printed-circuit substrate with built-in thin-film capacitor | |
US20100065194A1 (en) | Method for manufacturing printed wiring board | |
JP2010027948A (en) | Capacitor, capacitor built-in substrate and method for manufacturing capacitor | |
JP4192946B2 (en) | MATERIAL FOR MULTILAYER WIRING BOARD CONTAINING CAPACITOR, MULTILAYER WIRING BOARD SUBSTRATE, MULTILAYER WIRING BOARD AND METHOD FOR PRODUCING THE SAME | |
JP4089520B2 (en) | Printed wiring board, multilayer wiring board, and semiconductor device | |
JP4537753B2 (en) | Multilayer wiring board and manufacturing method thereof | |
JP4599488B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
JP5003226B2 (en) | Electrolytic capacitor sheet, wiring board, and manufacturing method thereof | |
JP4144439B2 (en) | Wiring board, multilayer wiring board, and manufacturing method thereof | |
KR100665367B1 (en) | Thin film capacitor embedded printed circuit board, and its manufacturing method | |
JP2007235015A5 (en) | ||
JP2007235015A (en) | Multilayer wiring board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |